

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5184042号

(P5184042)

(45) 発行日 平成25年4月17日(2013.4.17)

(24) 登録日 平成25年1月25日(2013.1.25)

(51) Int.Cl.

F I

G09G 3/30 (2006.01)

G09G 3/30 J

G09G 3/20 (2006.01)

G09G 3/30 K

G09G 3/20 670J

G09G 3/20 624B

G09G 3/20 621A

請求項の数 2 (全 8 頁) 最終頁に続く

(21) 出願番号 特願2007-269679 (P2007-269679)

(22) 出願日 平成19年10月17日(2007.10.17)

(65) 公開番号 特開2009-98386 (P2009-98386A)

(43) 公開日 平成21年5月7日(2009.5.7)

審査請求日 平成22年6月2日(2010.6.2)

(73) 特許権者 510048417

グローバル・オーエルイーディー・テクノ
ロジー・リミテッド・ライアビリティ・カ
ンパニーGLOBAL OLED TECHNOL
OGY LLC.アメリカ合衆国、バージニア州、ハーンド
ン、パーク・センター・ロード 1387
3、スイート 33013873 Park Center R
oad, Suite 330, Her
ndon, VA 20171, Uni
ted States of Ameri
ca

最終頁に続く

(54) 【発明の名称】 画素回路

(57) 【特許請求の範囲】

【請求項 1】

駆動電流に応じて発光する有機EL素子と、

データ電圧が充電される保持容量と、

ゲートに前記保持容量の充電電圧を受けて駆動電流を前記有機EL素子に供給する第1
駆動トランジスタと、前記保持容量と、所定の電源とを接続し、有機EL素子における電圧降下に応じた電位
をゲートに受けて前記保持容量への充電電流を流す第2駆動トランジスタと、
を有し、前記第1駆動トランジスタおよび第2駆動トランジスタは、pチャネルトランジスタで
あり、前記第1駆動トランジスタのソースが第1電源に接続され、前記第2駆動トランジ
スタのソースが第2電源に接続され、前記第1電源より前記第2電源の方が高い電圧であ
り、

前記保持容量は、前記有機EL素子の有機層を誘電体層として利用する部分を含み、

前記保持容量にデータ電圧が充電され前記第1駆動トランジスタからの駆動電流が前記
有機EL素子に流れる時点から前記第2駆動トランジスタが充電電流を前記保持容量に流
し、保持容量の充電電圧の変化によって第1駆動トランジスタの駆動電流が停止すること
で、データ電圧に応じた期間であって、前記有機EL素子の電圧降下に応じた期間前記有
機EL素子に駆動電流が供給される画素回路。

【請求項 2】

10

20

請求項 1 に記載の画素回路において、

前記保持容量は、前記有機 EL 素子の有機層を誘電体層として利用する一方の電極としての第 1 の保持容量と、前記第 2 駆動トランジスタのドレインを形成するポリシリコンの無機半導体を他方の電極として形成される第 2 の保持容量とでなる画素回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機 EL 素子を駆動する画素回路に関する。

【背景技術】

【0002】

従来より、薄型表示装置として、液晶表示装置が広く普及している。しかし、この液晶表示装置は、バックライトからの光を液晶によって制御し表示を行う。このため、完全な黒レベルを表示することが難しく、コントラストを十分高くすることが難しい。

【0003】

一方、自発光型の有機 EL ディスプレイは、映像の内容によって発光、非発光が画素毎に制御される。このため、発光しない黒レベルが表現でき、コントラストが高く、高画質化が実現できる。

【0004】

【特許文献 1】特開 2006-53348 号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

ここで、有機 EL ディスプレイでは、画素毎に発光強度、発光頻度が異なるため、頻繁に明るく発光している画素とほとんど発光しない画素とでの劣化の違いが生じる。そして、頻繁に明るく発光している画素において、焼きつきが発生しやすかった。

【課題を解決するための手段】

【0006】

本発明は、駆動電流に応じて発光する有機 EL 素子と、データ電圧が充電される保持容量と、ゲートに前記保持容量の充電電圧を受けて駆動電流を前記有機 EL 素子に供給する第 1 駆動トランジスタと、前記保持容量と、所定の電源とを接続し、有機 EL 素子における電圧降下に応じた電位をゲートに受けて前記保持容量への充電電流を流す第 2 駆動トランジスタと、を有し、前記第 1 駆動トランジスタおよび第 2 駆動トランジスタは、p チャネルトランジスタであり、前記第 1 駆動トランジスタのソースが第 1 電源に接続され、前記第 2 駆動トランジスタのソースが第 2 電源に接続され、前記第 1 電源より前記第 2 電源の方が高い電圧であり、前記保持容量は、前記有機 EL 素子の有機層を誘電体層として利用する部分を含み、前記保持容量にデータ電圧が充電され前記第 1 駆動トランジスタからの駆動電流が前記有機 EL 素子に流れる時点から前記第 2 駆動トランジスタが充電電流を前記保持容量に流し、保持容量の充電電圧の変化によって第 1 駆動トランジスタの駆動電流が停止することで、データ電圧に応じた期間であって、前記有機 EL 素子の電圧降下に応じた期間前記有機 EL 素子に駆動電流が供給されることを特徴とする。

【発明の効果】

【0012】

本発明によれば、データ電圧に応じた期間であって、前記有機 EL 素子の電圧降下に応じた期間有機 EL 素子に駆動電流が供給される。従って、有機 EL 素子が劣化し、電圧降下が大きくなると、保持容量への充電電流が小さなりそれだけ長時間有機 EL 素子が発光する。このため、有機 EL 素子の劣化により発光期間が変わり、劣化による電流及び発光強度の減少を発光期間が長くなることで自動的に補正される。

【発明を実施するための最良の形態】

【0013】

以下、本発明の実施形態について、図面に基づいて説明する。

10

20

30

40

50

【0014】

図1には、3つのpチャネルトランジスタ2、4、5と、容量Cの保持容量3で構成される画素11が示されている。有機EL素子1のカソードは、電源電位VSSが与えられた全画素共通のカソード電極10に接続され、有機EL素子1のアノードは第1駆動トランジスタ2のドレイン端子と第2駆動トランジスタ4のゲート端子に接続されている。第1駆動トランジスタ2のゲート端子は、第2駆動トランジスタ4のドレイン端子及びゲートトランジスタ5のソース端子に接続されている。ゲートトランジスタ5のゲート端子は、ゲートライン6、ドレイン端子はデータライン7に接続されている。また、ゲートライン6には選択電圧、データライン7にデータ電圧が供給される。なお、ゲートトランジスタ5は、nチャネルトランジスタとしてもよく、その場合には、ゲートライン6をHigh電圧としてゲートトランジスタ5を選択してオンすることができる。

10

【0015】

第1駆動トランジスタ2のソース端子は第1電源ライン8、第2駆動トランジスタ4のソース端子は第2電源ライン9に接続される。第1電源ライン8と第2電源ライン9には異なる第1電源VDD1、第2電源電位VDD2がそれぞれ供給される。

【0016】

第2駆動トランジスタ4のドレイン端子は、保持容量3を介しカソード電極10に接続されている。ここで、保持容量3は、その一端が第2駆動トランジスタ4のドレイン端子に接続されていれば、他端は第1電源ライン8や第2電源ライン9に接続されていてもよい。

20

【0017】

なお、表示パネルは、画素11がマトリクス状に配置され、その周辺に各種駆動回路が配置されて構成される。

【0018】

このような画素11において、ゲートライン6が選択(Low電圧が供給)され、データライン7に第1駆動トランジスタ2をオンするLow電圧が供給されると、第1駆動トランジスタ2はオンし、有機EL素子1に電流が流れて発光する。有機EL素子1のアノード電位Vaは第1電源電位VDD1近くまで上昇し、第2駆動トランジスタ4がオフする。このため、保持容量3にデータライン7に供給されたLow電圧が書き込まれ、ゲートライン6が非選択(High電圧が供給)されて保持容量3に書き込まれた電圧が確定する。

30

【0019】

ここで、第2電源電位VDD2を有機EL素子1がオンした際のアノード電位Vaに対し、第2駆動トランジスタ4の閾値Vth2以上の電圧つまり $VDD2 > Va + Vth2$ に設定しておく、第2電源電位VDD2から第2駆動トランジスタ4に定電流Icが流れ、保持容量3にチャージされていく。このチャージ電流Icは第2駆動トランジスタ4のドレイン電位が $VDD2 - Vth2$ となるまで継続されるが、それ以前に第1駆動トランジスタ2のゲート電圧Vgが $VDD1 - Vth1$ (第1駆動トランジスタ2の閾値電圧)より高くなり第1駆動トランジスタ2がオフする。これによって、有機EL素子1のアノード電位VaがVSS付近まで急速に低下するため、第2駆動トランジスタ4はオンしてそのドレイン端子はほぼVDD2になって終了する。

40

【0020】

図2には、第1駆動トランジスタ2のゲート電位Vg、有機EL素子1のアノード電位Vaの時間に対する推移が示されている。書き込みが完了してから第2駆動トランジスタ4による定電流Icにより保持容量3は初期のVg電位から徐々にチャージされ、Vgは速度 $dVg/dt = Ic/C$ (式1)で上昇していく。Vgが第1駆動トランジスタ2の閾値Vth1より低い期間(発光期間)では第1駆動トランジスタ2はオンしているため、有機EL素子1に電流が流れて発光し続けるが、チャージが進んで閾値Vth1を越えると消灯する。この発光期間tは、Vg初期電位Vg0と(式1)で示されるVgの変化速度によって次のように表される。 $t = (C/Ic) * (VDD2 - Vth1 - Vg0)$

50

(式2)。

【0021】

この(式2)によれば、発光期間 t は書き込み完了時の V_g 初期電位 V_{g0} とチャージ電流 I_c によって制御可能である。すなわち、データライン7上にアナログ V_{g0} 電圧を供給すれば、そのアナログ V_{g0} 電圧に応じた発光期間が得られる。より低いアナログ V_{g0} 電位を与えると発光期間は長く、より高い V_{g0} アナログ電位では発光期間は短くなるように制御できる。

【0022】

一般に、有機EL素子1は、劣化すると高抵抗化する。従って、有機EL素子1に定電圧を与えて長時間電流を流し続けると、電流が低下し、それに伴って発光強度も劣化する。このため、画素の焼きつきが生じやすく、定電圧駆動の課題となっていた。

10

【0023】

図1の画素11においても、長期間有機EL素子1が発光し続けていると、有機EL素子1及び第1駆動トランジスタ2に流れる電流も同様に低下する。有機EL素子1に流れる電流が減少すると、第1駆動トランジスタ2のオン抵抗によりその電圧降下が小さくなり、第1有機EL素子1のアノード電位 V_a は上昇する。そして、アノード電位 V_a が上昇したことで第2駆動トランジスタ4のゲート電位も上昇するため、チャージ電流 I_c が小さくなる。チャージ電流 I_c が減少すると、(式2)により発光期間が長くなるため、有機EL素子1の劣化により発光期間が変わり、劣化による電流及び発光強度の減少を発光期間が長くなることで自動的に補正される。

20

【0024】

ここで、(式2)に示されるように発光期間 t は、チャージ電流 I_c や容量 C に依存するため、それらのばらつきを低減することが望ましい。例えば、保持容量3の容量 C のばらつきを抑制するにはより容量 C を大きく確保できることが望ましい。

【0025】

図3には、図1の画素11のレイアウト(平面図)が示してある。データライン7が左側、第1電源ライン8、第2電源ライン9が右側の垂直方向に配置されている。また、ゲートライン6は、画素の上側に水平方向に配置されている。データライン7上部にコンタクトで接続されここから右方向に半導体層が伸び、ここにゲートライン6の一部が突出してゲートトランジスタ5が構成されている。ゲートトランジスタ5のドレインから下方向に配線が伸び第2駆動トランジスタ4のドレインに接続されている。この第2駆動トランジスタ4のドレインから伸びる半導体層は、第2電源ライン9にコンタクトを介し接続され、ここがソースになっている。また、ゲートトランジスタ5のドレインには、コンタクトを介し第1駆動トランジスタ2のゲート電極が接続されている。第1駆動トランジスタ2は、ゲートトランジスタ5の下側で右にずれた位置に配置され、ソースが第1電源ライン8に接続され、ドレインが有機EL素子1のアノードへの配線に接続される水平方向に伸びる半導体層を有している。また、有機EL素子1のアノードと第2駆動トランジスタ4のドレインからの配線を接続するコンタクトからは第2駆動トランジスタのゲート電極が伸びている。また、ゲートトランジスタ5のドレインを構成する半導体層は、右方向に伸び、第1駆動トランジスタのゲート電極から伸びた配線との間で、保持容量3を構成している。

30

40

【0026】

ここで、保持容量3の容量 C を大きく形成するには例えば図4に示されるような方法を用いるとよい。図4には、図3に示される図1の画素11のレイアウト図において、有機EL素子1を誘電体として用いた保持容量の一例である保持容量3Aとポリシリコンなどの無機半導体で形成された保持容量3Bの断面形状が示されている。有機EL素子1は、通常では透明電極(アノード)上に図4のように約100nm程度の厚さの有機EL膜とカソード膜(カソード電極10)が順次成膜されることで形成されるが、保持容量3Aが形成される個所のみ、透明電極(有機EL素子1のアノードを形成する)と有機EL膜の間に酸化シリコンや窒化シリコンなどの絶縁膜12を成膜する。すなわち、図3において

50

、ゲートトランジスタ5から右側に伸びた部分（駆動トランジスタ2のゲート電極が接続される部分）に、実線で示されている四角形のように、この部分に透明電極を有機EL素子1のアノードと同時に形成する。また、この透明電極の上には薄い絶縁膜12を介し有機EL膜を形成する。なお、図4においては、透明電極上の絶縁膜12を斜線で示してあるが、他の部分の絶縁膜12と同一材質で形成してもよいし、他の材質で形成してもよい。これによって、この部分に保持容量3Aが形成される。なお、図3に示される有機EL1の部分には、絶縁膜12を形成しないので、この部分には通常の有機EL素子1が形成される。このように、保持容量3Aと有機EL素子1を同時に形成することができる。また、有機EL膜は非常に薄く形成され、他の有機膜より比較的誘電率が高いため、容量値Cを大きくすることができる。

10

【0027】

第2駆動トランジスタ4のドレインを形成するポリシリコンなどを片方の電極として保持容量3Bを形成するには、不純物をドーピングされて形成されたポリシリコン電極とその他のメタルでゲート絶縁膜を挟むとよい。なお、他方のメタルは、VSSや他の電源に接続される。

【0028】

有機EL膜やポリシリコン電極は光学的に活性化されやすいため、それらを用いて保持容量3を形成すると、外光などで第2駆動トランジスタ4のチャージ電流 I_c が増加しても、外光の影響で同様に誘電率が増加し、容量Cが増加することになる。このため、（式2）により、外光の発光期間 t への影響が低減される。温度に対しても同様に両者が作用するため、発光期間 t の変動を最小限に抑制することができる。

20

【0029】

さらに、センサーなどで外光量や温度変化量を計測し、その計測値に応じて第2電源ライン9の電位 V_{DD2} を上げ下げし、チャージ電流 I_c を制御することでも同様に変動を抑制できる。

【0030】

図1の画素11は、上述のようにデータライン7に供給されるデータがアナログの場合にはアナログ電位により発光期間が制御される。一方、データライン7に供給されるデータがデジタルの場合には、2値の電圧が画素11に書き込まれて階調が制御される。デジタルの場合には複数のサブフレームを用いて多階調化されてもよいし、複数のサブ画素を用いて多階調化されていてもよい。

30

【0031】

また、第2駆動トランジスタ4をデプレッションタイプにしてそのゲート電圧が V_{DD1} より小さければ必ずオンするようにすると、第2電源ライン9を省略できる。その場合には、第2駆動トランジスタ4のソース端子を第1電源ライン8に接続すればよい。第2駆動トランジスタ4がデプレッションタイプの場合、有機EL素子1に電流が流れた際のアノード電位 V_a が V_{DD1} 付近であっても、ある程度のチャージ電流 I_c を流すことができるため、画素11を正常に動作させると共に、簡略化することができる。

【0032】

第2駆動トランジスタ4のゲート端子を有機EL素子1と第1駆動トランジスタ2の接続点に接続するのではなく、図5のように、画素の外部に V_c 発生回路20を設け、ここから V_c を与えてチャージ電流 I_c を制御してもよい。この V_c 発生回路20は、表示パネルの周辺回路として構成してもよいし、別に設けたICなどに形成し、電圧 V_c を表示パネルに供給するようにしてもよい。

40

【0033】

この構成の場合、個々の有機EL素子1の劣化を補正するのではなく、全体の劣化を同時に補正する。すなわち、 V_c を外部から与えることでチャージ電流 I_c を有機EL素子1の影響を受けることなく外部から制御できる。このため、画面の中央と外側との温度差で生じやすい有機EL素子1のアノード電位 V_a の変動が補正に影響することを回避できる。外光や、温度による第1駆動トランジスタ2や有機EL素子1の電流変動は、先に述

50

べたセンサーなどで計測されたデータをもとに、 V_c 発生回路 20 が V_c を上げ下げすることで回避可能である。

【図面の簡単な説明】

【0034】

【図1】実施形態の画素回路を示す図である。

【図2】電圧の変化状態を示す図である。

【図3】画素のレイアウトを示す図である。

【図4】画素回路の要部の断面構成を示す図である。

【図5】別の実施形態の画素回路を示す図である。


【符号の説明】

10


【0035】

1 有機EL素子、2 第1駆動トランジスタ、3 保持容量、4 第2駆動トランジスタ、5 ゲートトランジスタ、6 ゲートライン、7 データライン、8 第1電源ライン、9 第2電源ライン、10 カソード電極、11 画素、12 絶縁膜、20 V_c 発生回路。


【図1】




【図2】



【图 4】



【図 5】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 1 1 H

(74)代理人 100110423
弁理士 曾我 道治

(74)代理人 100084010
弁理士 古川 秀利

(74)代理人 100094695
弁理士 鈴木 憲七

(74)代理人 100111648
弁理士 梶並 順

(74)代理人 100122437
弁理士 大宅 一宏

(74)代理人 100147566
弁理士 上田 俊一

(72)発明者 川辺 和佳
東京都中央区新川2丁目27番1号 コダック株式会社内

審査官 鳥居 祐樹

(56)参考文献 特表2003-509728 (JP, A)
特開2006-323396 (JP, A)
特開2005-265937 (JP, A)
特開2007-256728 (JP, A)
特開2003-345307 (JP, A)

(58)調査した分野(Int.Cl., DB名)
G 0 9 G 3/00- 3/08
G 0 9 G 3/12- 3/16
G 0 9 G 3/19- 3/26
G 0 9 G 3/30- 3/34
G 0 9 G 3/38

专利名称(译)	画素回路		
公开(公告)号	JP5184042B2	公开(公告)日	2013-04-17
申请号	JP2007269679	申请日	2007-10-17
[标]申请(专利权)人(译)	伊斯曼柯达公司		
申请(专利权)人(译)	伊士曼柯达公司		
当前申请(专利权)人(译)	全球豪迪E.科技有限责任公司		
[标]发明人	川边和佳		
发明人	川边 和佳		
IPC分类号	G09G3/30 G09G3/20		
CPC分类号	G09G3/3258 G09G2300/0842 G09G2300/0857 G09G2320/046 H01L27/3265		
FI分类号	G09G3/30.J G09G3/30.K G09G3/20.670.J G09G3/20.624.B G09G3/20.621.A G09G3/20.611.H G09G3/20.641.D G09G3/20.641.P G09G3/3233 H05B33/14.A		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC34 3K107/EE04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD18 5C080/DD29 5C080/EE28 5C080/EE29 5C080/FF11 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C380/AA01 5C380/AB06 5C380/AB23 5C380/BD02 5C380/BD11 5C380/CC26 5C380/CC33 5C380/CC62 5C380/CD013 5C380/CE01 5C380/CF67 5C380/CF68 5C380/DA02 5C380/DA06 5C380/DA09 5C380/FA04 5C380/FA06		
代理人(译)	英年古河 Kajinami秩序 上田俊一		
其他公开文献	JP2009098386A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供像素电路和显示面板，其补偿由于像素劣化引起的电流变化。
 解决方案：有机电致发光 (EL) 元件1根据来自第一驱动晶体管2的驱动电流发光。数据电压在保持电容器3中充电，并且保持电容器的充电电压被提供给栅极。第一个驱动晶体管。第二驱动晶体管使充电电流流到保持电容器3，同时栅极接收与有机EL元件1中的电压降相关的电压 V_a 。数据电压在保持电容器3中充电，并且驱动电流来自保持电容器3。使第一驱动晶体管2流入有机EL元件1。从那时起，第二驱动晶体管4使充电电流流入保持电容器3，并且通过充电停止第一驱动晶体管2的驱动电流。因此，驱动电流仅在与数据电压相对应的时段内提供给有机EL元件1并且对应于有机EL元件1的电压降 ΔV 。

