

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-287195

(P2008-287195A)

(43) 公開日 平成20年11月27日(2008.11.27)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/30 K	5C080
H01L 51/50 (2006.01)	G09G 3/20 624B	
	G09G 3/20 611H	
	G09G 3/20 642A	
審査請求 未請求 請求項の数 4 O L (全 17 頁) 最終頁に続く		

(21) 出願番号	特願2007-134796 (P2007-134796)	(71) 出願人	000002185
(22) 出願日	平成19年5月21日 (2007. 5. 21)		ソニー株式会社
			東京都港区港南1丁目7番1号
		(74) 代理人	100092336
			弁理士 鈴木 晴敏
		(72) 発明者	三富 豊
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
		(72) 発明者	内野 勝秀
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
		Fターム(参考)	3K107 AA01 BB01 CC33 EE03 HH02
			HH04 HH05
		最終頁に続く	


(54) 【発明の名称】 表示装置及び電子機器

(57) 【要約】 (修正有)

【課題】ドライブトランジスタの電流供給能力を確保しつつ、ドライブトランジスタの特性ばらつきの影響を抑制することが可能な表示装置を提供する。

【解決手段】画素2は、発光素子ELを含む発光部Cと、発光素子ELを駆動する駆動部とに分かれている。駆動部は、少なくともサンプリングトランジスタTr1と、ドライブトランジスタTr2と、保持容量Ccsとを含む。サンプリングトランジスタTr1は、走査線WSから供給される制御信号に応じてオンし信号線SLから供給される映像信号Vsigをサンプリングして保持容量Ccsに書き込み、ドライブトランジスタTrdは、保持容量Ccsに書き込まれた映像信号に応じた駆動電流を発光素子ELに供給する。画素2は、一個の発光素子ELに対して二個の駆動部A、Bを含んでおり、一個の発光素子ELに二個のドライブトランジスタTrda、Trdbから同時に駆動電流を供給する。

【選択図】 図5



【特許請求の範囲】**【請求項 1】**

行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、

各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれており、

前記駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含み、

前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、

前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、

前記保持容量は該ドライブトランジスタの制御端に接続し、

前記サンプリングトランジスタは、該走査線から供給される制御信号に応じてオンし該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、

前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、

前記画素は、一個の発光素子に対して二個の駆動部を含んでおり、一個の発光素子に二個のドライブトランジスタから同時に駆動電流を供給することを特徴とする表示装置。

【請求項 2】

前記画素は、発光期間と非発光期間に分かれて動作し、

各駆動部は、その保持容量がドライブトランジスタの制御端と電流端の間に接続しており、

非発光期間で映像信号を保持容量に書き込むとともに、所定の補正時間だけ駆動電流を保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該保持容量に保持された映像信号にかけ、

発光期間になると各駆動部は、補正された映像信号に応じて駆動電流を同時に発光素子に供給することを特徴とする請求項 1 記載の表示装置。

【請求項 3】

各駆動部に含まれるドライブトランジスタは、単一のドライブトランジスタで一個の発光素子に駆動電流を供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、

二個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を一個の発光素子に供給する一方、

両ドライブトランジスタを合わせて使うことで、その特性バラツキを画素内で平均化することを特徴とする請求項 1 記載の表示装置。

【請求項 4】

請求項 1 に記載の表示装置を含む電子機器。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、画素毎に配した発光素子を電流駆動して表示を行なう表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機 EL などの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。また本発明は、かかる画像表示装置をディスプレイに用いた電子機器に関する。

【背景技術】**【0002】**

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機 EL 素子を画素に用いた有機 EL ディスプレイな

10

20

30

40

50

どにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

【０００３】

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。

【特許文献１】特開２００３－２５５８５６

【特許文献２】特開２００３－２７１０９５

【特許文献３】特開２００４－１３３２４０

【特許文献４】特開２００４－０２９７９１

【特許文献５】特開２００４－０９３６８２

【発明の開示】

【発明が解決しようとする課題】

【０００４】

従来の表示装置は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれている。駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含んでいる。サンプリングトランジスタは走査線から供給される制御信号に応じてオンし、信号線から供給される映像信号をサンプリングして保持容量に書き込む。ドライブトランジスタは、保持容量に書き込まれた映像信号に応じて駆動電流を発光素子に供給する。

【０００５】

ドライブトランジスタは、保持容量に保持された映像信号を入力電圧としてゲートに受けてソース／ドレイン間に出力電流 I_{ds} を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。さらにドライブトランジスタの出力電流供給量はゲート電圧 V_{gs} 即ち保持容量に書き込まれた入力電圧によって制御される。この画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

【０００６】

ここでドライブトランジスタの動作特性は以下の式１で表わされる。

$$I_{ds} = (1/2) \mu (W/L) C_{ox} (V_{gs} - V_{th})^2 \cdots \text{式 1}$$

このトランジスタ特性式１において、 I_{ds} はソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。 V_{gs} はソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。 V_{th} はトランジスタの閾電圧である。又 μ はトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他 W はチャネル幅を表わし、 L はチャネル長を表わし、 C_{ox} はゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧 V_{gs} が閾電圧 V_{th} を超えて大きくなると、オン状態となってドレイン電流 I_{ds} が流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧 V_{gs} が一定であれば常に同じ量のドレイン電流 I_{ds} が発光素子に供給される。従って、画面を構成する各画素に全てのレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

【０００７】

しかしながら実際には各画素に形成される個々のドライブトランジスタは、閾電圧 V_{th} や移動度 μ にばらつきがある。上記のトランジスタ特性式 1 から明らかなように、移動度 μ や閾電圧 V_{th} にばらつきがあると、入力電圧 V_{gs} が同じであっても、出力電流 I_{ds} が異なってしまい、画面の一樣性が得られない。そのため従来から個々の画素回路にドライブトランジスタの閾電圧補正機能や移動度補正機能を組み込んだ表示装置も知られている。

【0008】

一方ドライブトランジスタのサイズは上述したトランジスタ特性式 1 に含まれるファクタ W/L で決まる。 W/L はサイズファクタと呼ばれる場合がある。チャネル幅 W が大きく且つチャネル長 L が小さいほどサイズファクタ W/L は大きくなり、電流供給能力が増大する。ドライブトランジスタのサイズファクタを大きくすると、チャネル領域のオン抵抗が小さくなるため、同じ入力電圧 V_{gs} でも大きな出力電流 I_{ds} が得られる。そのため従来の表示装置では、限られた電源電圧で高い輝度を得るため、ドライブトランジスタのサイズファクタを大きく設計する方式が採用されている。

10

【0009】

しかしながらドライブトランジスタのサイズを大きくすると、その分移動度 μ や閾電圧 V_{th} のばらつきの影響が大きくなる。画素回路に組み込んだ移動度補正機能や閾電圧補正機能だけでは特性ばらつきを抑えることが難しくなり、画面のユニフォーム性を損なってしまうという課題がある。

【課題を解決するための手段】

20

【0010】

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの電流供給能力を確保しつつ、ドライブトランジスタの特性ばらつきの影響を抑制することが可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、各画素は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれており、前記駆動部は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量とを含み、前記サンプリングトランジスタはその制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が電源に接続し他方が該発光素子に接続し、前記保持容量は該ドライブトランジスタの制御端に接続し、前記サンプリングトランジスタは、該走査線から供給される制御信号に応じてオンし該信号線から供給される映像信号をサンプリングして該保持容量に書き込み、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、前記画素は、一個の発光素子に対して二個の駆動部を含んでおり、一個の発光素子に二個のドライブトランジスタから同時に駆動電流を供給することを特徴とする。

30

【0011】

好ましくは、前記画素は、発光期間と非発光期間に分かれて動作し、各駆動部は、その保持容量がドライブトランジスタの制御端と電流端の間に接続しており、非発光期間で映像信号を保持容量に書き込むとともに、所定の補正時間だけ駆動電流を保持容量に負帰還して該ドライブトランジスタの移動度に対する補正を該保持容量に保持された映像信号にかけ、発光期間になると各駆動部は、補正された映像信号に応じて駆動電流を同時に発光素子に供給する。又各駆動部に含まれるドライブトランジスタは、単一のドライブトランジスタで一個の発光素子に駆動電流を供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、二個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を一個の発光素子に供給する一方、両ドライブトランジスタを合わせて使うことで、その特性バラツキを画素内で平均化する。

40

【発明の効果】

【0012】

50

本発明によれば、個々の画素は、１個の発光素子に対して２個の駆動部を含んでおり、１個の発光素子に２個のドライブトランジスタから同時に駆動電流を供給している。２個の駆動部に含まれるドライブトランジスタが供給する駆動電流を合わせて必要な駆動電流を１個の発光素子に供給することができる。一方２個のドライブトランジスタを合わせて使うことで、１個のドライブトランジスタのサイズは大きくしなくてすむ。その分ドライブトランジスタの特性ばらつきの影響が少なくなる。加えて画素に２個のドライブトランジスタを組み込むことで、両者の特性ばらつきを画素内で平均化することが可能となる。これにより、ドライブトランジスタの特性ばらつきは、画素回路に組み込んだ移動度補正機能や閾電圧補正機能で十分キャンセルすることが可能なレベルとなり、画面のユニフォーミティを顕著に改善することができた。

10

【発明を実施するための最良の形態】

【００１３】

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画像表示装置の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された走査線 WS 、走査線 $AZ1$ 、走査線 $AZ2$ 及び走査線 DS と、列状に配された信号線 SL と、これらの走査線 WS 、 $AZ1$ 、 $AZ2$ 、 DS 及び信号線 SL に接続した行列状の画素２と、各画素２の動作に必要な第１電位 $Vofs$ 、第２電位 $Vini$ 及び第３電位 Vcc を供給する複数の電源線とからなる。信号部は水平セクタ３からなり、信号線 SL に映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線 WS 、走査線 DS 、走査線 $AZ1$ 及び走査線 $AZ2$ に制御信号を供給して順次行毎に画素２を走査する。なお、各画素２には、 RGB 三原色が割り当てられておりカラー表示する。但し本発明はこれに限られるものではなく、単一色表示にも適用できる。

20

【００１４】

図２は、図１に示した画像表示装置に組み込まれる画素の構成例を示す回路図である。図示する様に画素２は、サンプリングトランジスタ $Tr1$ と、ドライブトランジスタ Trd と、第１スイッチングトランジスタ $Tr2$ と、第２スイッチングトランジスタ $Tr3$ と、第３スイッチングトランジスタ $Tr4$ と、保持容量 Ccs と、発光素子 EL とを含む。サンプリングトランジスタ $Tr1$ は、所定のサンプリング期間に走査線 WS から供給される制御信号に応じ導通して信号線 SL から供給された映像信号の信号電位を保持容量 Ccs にサンプリングする。保持容量 Ccs は、サンプリングされた映像信号の信号電位に応じてドライブトランジスタ Trd のゲート G に入力電圧 Vgs を印加する。ドライブトランジスタ Trd は、入力電圧 Vgs に応じた出力電流 Ids を発光素子 EL に供給する。発光素子 EL は、所定の発光期間中ドライブトランジスタ Trd から供給される出力電流 Ids により映像信号の信号電位に応じた輝度で発光する。なお、発光素子 EL と並列に補助容量 $Ccsu$ が接続されている。

30

【００１５】

第１スイッチングトランジスタ $Tr2$ は、サンプリング期間に先立ち走査線 $AZ2$ から供給される制御信号に応じ導通してドライブトランジスタ Trd のゲート G を第１電位 $Vofs$ に設定する。第２スイッチングトランジスタ $Tr3$ は、サンプリング期間に先立ち走査線 $AZ1$ から供給される制御信号に応じ導通してドライブトランジスタ Trd のソース S を第２電位 $Vini$ に設定する。第３スイッチングトランジスタ $Tr4$ は、サンプリング期間に先立ち走査線 DS から供給される制御信号に応じ導通してドライブトランジスタ Trd を第３電位 Vcc に接続し、以ってドライブトランジスタ Trd の閾電圧 Vth に相当する電圧を保持容量 Ccs に保持させて閾電圧 Vth の影響を補正する。さらにこの第３スイッチングトランジスタ $Tr4$ は、発光期間に再び走査線 DS から供給される制御信号に応じ導通してドライブトランジスタ Trd を第３電位 Vcc に接続して出力電流 Ids を発光素子 EL に流す。

40

【００１６】

50

以上の説明から明らかな様に、本画素回路 2 は、5 個のトランジスタ T_{r1} ないし T_{r4} 及び T_{rd} と 1 個の保持容量 C_{cs} と 1 個の発光素子 E_L とで構成されている。トランジスタ $T_{r1} \sim T_{r3}$ と T_{rd} は N チャネル型のポリシリコン T F T である。トランジスタ T_{r4} のみ P チャネル型のポリシリコン T F T である。但し本発明はこれに限られるものではなく、N チャネル型と P チャネル型の T F T を適宜混在させることができる。発光素子 E_L は例えばアノード及びカソードを備えたダイオード型の有機 E_L デバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

【0017】

図 3 は、図 2 に示した画素回路のタイミングチャートである。図 3 を参照して、図 2 に示した画素回路の動作を具体的に説明する。図 3 は、時間軸 T に沿って各走査線 W_S , A_Z1 , A_Z2 及び D_S に印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタ T_{r1} , T_{r2} , T_{r3} は N チャネル型なので、走査線 W_S , A_Z2 , A_Z1 がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタ T_{r4} は P チャネル型なので、走査線 D_S がハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号 W_S , A_Z1 , A_Z2 , D_S の波形と共に、ドライブトランジスタ T_{rd} のゲート G の電位変化 V_g 及びソース S の電位変化 V_s も表してある。

【0018】

本表示装置は、1 フィールドの間に画素アレイの各行が 1 回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号 W_S , A_Z1 , A_Z2 , D_S の波形を表してある。当該フィールドが始まるタイミング T_1 の前では、全ての制御信号 W_S , A_Z1 , A_Z2 , D_S がローレベルにある。したがって N チャネル型のトランジスタ T_{r1} , T_{r2} , T_{r3} はオフ状態にある一方、P チャネル型のトランジスタ T_{r4} のみオン状態である。したがってドライブトランジスタ T_{rd} はオン状態のトランジスタ T_{r4} を介して電源 V_{cc} に接続しているので、所定の入力電圧 V_{gs} に応じて出力電流 I_{ds} を発光素子 E_L に供給している。したがって発光素子 E_L は発光している。この時ドライブトランジスタ T_{rd} に印加される入力電圧 V_{gs} は、ゲート電位 V_g とソース電位 V_s の差で表される。

【0019】

当該フィールドが始まるタイミング T_1 で、制御信号 D_S がローレベルからハイレベルに切り替わる。これによりトランジスタ T_{r4} がオフし、ドライブトランジスタ T_{rd} は電源 V_{cc} から切り離されるので、発光が停止し非発光期間に入る。したがってタイミング T_1 に入ると、全てのトランジスタ $T_{r1} \sim T_{r4}$ がオフ状態になる。

【0020】

続いてタイミング T_2 に進むと、制御信号 A_Z1 がハイレベルになるので、スイッチングトランジスタ T_{r3} がオンする。この結果ドライブトランジスタ T_{rd} のソース S が基準電位 V_{ini} に接続する。

【0021】

続いてタイミング T_3 に進むと、制御信号 A_Z2 がハイレベルになるので、スイッチングトランジスタ T_{r2} もオンする。この結果、ドライブトランジスタ T_{rd} のゲート G が基準電位 V_{ofs} に接続される。ここで $V_{ofs} - V_{ini} > V_{th}$ を満たしており、 $V_{ofs} - V_{ini} = V_{gs} > V_{th}$ とする事で、その後タイミング T_5 で行われる V_{th} 補正の準備を行う。換言すると期間 $T_2 - T_3$ は、ドライブトランジスタ T_{rd} のリセット期間に相当する。また、発光素子 E_L の閾電圧を V_{thEL} とすると、 $V_{thEL} > V_{ini}$ に設定されている。これにより、発光素子 E_L にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行う V_{th} 補正動作及び移動度補正動作を正常に行うために必要である。

【0022】

この後タイミング T_4 で制御信号 A_Z1 をローレベルに戻し、スイッチングトランジス

10

20

30

40

50

タTr3をオフして、ドライブトランジスタTrdのソースSを基準電位Vin1から切り離す。これに対し制御信号AZ2はハイレベルのままであり、ドライブトランジスタTrdのゲートGは引き続き基準電位Vofsに接続されている。

【0023】

続いてタイミングT5で制御信号DSがローレベルとなり、スイッチングトランジスタTr4がオンする。この結果ドレイン電流Idsが保持容量Ccsに流れ込み、Vth補正動作(Vthキャンセル動作)を開始する。このときドライブトランジスタTrdのゲートGはVofsに保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位VsはVofs - Vthとなる。

10

【0024】

ドレイン電流Idsがカットオフした後のタイミングT6で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらにタイミングT7で制御信号AZ2もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果ドライブトランジスタTrdのゲートGもVofsから切り離され、保持容量CcsにVthが保持固定される。この様にタイミングT5 - T6はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここではこの検出期間T5 - T6をVth補正期間(Vthキャンセル期間)と呼んでいる。

【0025】

この様にVth補正を行った後タイミングT8で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを保持容量Ccsに書き込む。発光素子ELの等価容量Coleに比べて保持容量Ccsは十分に小さい。この結果、映像信号Vsigのほとんど大部分が保持容量Ccsに書き込まれる。正確には、Vofsに対するVsigの差分Vsig - Vofsが保持容量Ccsに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig - Vofsを加えたレベル(Vsig - Vofs + Vth)となる。以降説明簡易化の為Vofs = 0Vとすると、ゲート/ソース間電圧Vgsは図3のタイミングチャートに示すようにVsig + Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT10まで行われる。すなわちタイミングT8 - T10がサンプリング期間に相当する。

20

30

【0026】

タイミングT8の後タイミングT10に至る前のタイミングT9で、制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に遷移する。ここでサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T9 - T10でドライブトランジスタTrdの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T9 - T10で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T9 - T10では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVofs - Vth < VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは保持容量Ccsと発光素子ELの等価容量Coleと補助容量Ccsubの三者を結合した容量C = Ccs + Cole + Ccsubに書き込まれていく。これによりドライブトランジスタTrdのソース電位Vsは上昇していく。図3のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局保持容量Ccsに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で

40

50

、移動度 μ を補正する事が可能である。なお負帰還量 ΔV は移動度補正期間 $T_9 - T_{10}$ の時間幅 t を調整する事で最適化可能である。

【0027】

タイミング T_{10} では制御信号 WS がローレベルとなりサンプリングトランジスタ Tr_1 がオフする。この結果ドライブトランジスタ Tr_d のゲート G は信号線 SL から切り離される。映像信号 $Vsig$ の印加が解除されるので、ドライブトランジスタ Tr_d のゲート電位 V_g は上昇可能となり、ソース電位 V_s と共に上昇していく。その間保持容量 C_{cs} に保持されたゲート/ソース間電圧 V_{gs} は $(Vsig - \Delta V + V_{th})$ の値を維持する。ソース電位 V_s の上昇に伴い、発光素子 EL の逆バイアス状態は解消されるので、出力電流 I_{ds} の流入により発光素子 EL は実際に発光を開始する。この時のドレイン電流 I_{ds} 対ゲート電圧 V_{gs} の関係は、先のトランジスタ特性式 1 の V_{gs} に $Vsig - \Delta V + V_{th}$ を代入する事で、以下の式 2 のように与えられる。

$$I_{ds} = k\mu(V_{gs} - V_{th})^2 = k\mu(Vsig - \Delta V)^2 \cdots \text{式 2}$$

上記式 2 において、 $k = (1/2)(W/L)Cox$ である。この特性式 2 から V_{th} の項がキャンセルされており、発光素子 EL に供給される出力電流 I_{ds} はドライブトランジスタ Tr_d の閾電圧 V_{th} に依存しない事が分かる。基本的にドレイン電流 I_{ds} は映像信号の信号電圧 $Vsig$ によって決まる。換言すると、発光素子 EL は映像信号 $Vsig$ に応じた輝度で発光する事になる。その際 $Vsig$ は帰還量 ΔV で補正されている。この補正量 ΔV は丁度特性式 2 の係数部に位置する移動度 μ の効果を打ち消すように働く。したがって、ドレイン電流 I_{ds} は実質的に映像信号 $Vsig$ のみに依存する事になる。

【0028】

図 4 は、ドライブトランジスタの出力電流 I_{ds} と移動度補正時間 t との関係を示すグラフである。縦軸にドレイン電流 I_{ds} を取り、横軸に移動度補正期間 t をとっている。比較のため、サイズファクタが大きなドライブトランジスタとサイズファクタが小さなドライブトランジスタの両サンプルについて移動度補正時間 t とドレイン電流 I_{ds} との関係を測定している。またサイズ大のドライブトランジスタでさらに移動度 μ が大きなサンプルと小さなサンプルを用意し、両者を比較したデータを取っている。グラフでは移動度 μ の大きなサンプルの特性カーブを実線で表し、移動度 μ の小さなドライブトランジスタの特性カーブを鎖線で表してある。これはサイズが小さなドライブトランジスタについても同様である。

【0029】

まずサイズファクタが大きく且つ移動度 μ の大きなドライブトランジスタについて着目すると、これが最もドレイン電流供給能力が高い。移動度補正開始タイミング T_9 になると保持容量 C_{cs} に対する負帰還が始まり、 V_{gs} が圧縮されるので、時間の経過と共にドレイン電流 I_{ds} が低下していく。サイズ大で μ 大のドライブトランジスタは駆動電流能力が高い分電流低下も急激に起きている。

【0030】

これに対しサイズ大で μ 小のサンプルはサイズ大で μ 大のサンプルに比べ多少電流供給能力が低く、補正開始タイミング T_9 で同じくドレイン電流 I_{ds} の低下が始まるものの、その傾斜は比較的ゆるく、丁度タイミング T_{10L} でサイズ大且つ μ 大のサンプルと出力電流のレベルが逆転している。換言すると、タイミング T_{10L} で丁度移動度 μ の大きなサンプルも移動度 μ の小さなサンプルも同じドレイン電流 I_{ds} のレベルとなっている。このタイミングで移動度補正動作を終了すれば、移動度 μ の大小にかかわらず同一のドレイン電流 I_{ds} のレベルが得られたこととなり、移動度補正を完全に行うことが可能である。換言するとタイミング T_9 からタイミング T_{10L} までの期間がサイズ大のドライブトランジスタに対する最適移動度補正時間 t になる。

【0031】

一方サイズ小のドライブトランジスタを見ると、サイズ大のサンプルに比べ電流供給能力は半減している。即ちこの例はサイズ小のサンプルがサイズ大のサンプルに比べて丁度

半分のサイズファクタとなっている場合である。ここで μ 大の方に着目すると、補正開始タイミング T_9 でドレイン電流 I_{ds} が低下していくがその傾向はサイズ大のサンプルに比べ緩やかである。移動度 μ 小のサンプルはさらにドレイン電流 I_{ds} の低下傾向が緩やかであるため、丁度タイミング T_{10S} で両サンプルの特性カーブが交差し、ドレイン電流 I_{ds} のレベルが一致する。ここで移動度補正動作を打ち切れば、最適な移動度補正動作をサイズ小のドライブトランジスタにかけることができる。換言するとタイミング T_9 からタイミング T_{10S} までの期間が、サイズ小のドライブトランジスタの最適移動度補正時間である。

【0032】

図4のグラフから明らかなように、サイズ大の最適移動度補正期間 $T_{10L} - T_9$ は、サイズ小のドライブトランジスタの最適移動度補正時間 $T_{10S} - T_9$ よりも短い。最適移動度補正時間 t が短くなるほどその制御は困難となりばらつきが生じる。従って移動度補正の精度を上げるためには、最適移動度補正時間 t は長いほうが良く、この面ではサイズファクタが小のドライブトランジスタの方がサイズ大のドライブトランジスタよりも有利である。

【0033】

一方サイズ大のドライブトランジスタはサイズ小のドライブトランジスタに比べ電流供給能力が高い。従って電源電圧や信号電圧を一定にすると、サイズ大のドライブトランジスタを用いた方が高い輝度を得られる。あるいは輝度を同じにすると、サイズ大のドライブトランジスタを用いた方が信号電圧や電源電圧を低く抑えることができる。よって画面輝度の観点から考えると、サイズ大のドライブトランジスタの方がサイズ小のドライブトランジスタに比べて有利である。

【0034】

上述した問題点に鑑み、本発明はドライブトランジスタの電流供給能力を確保しつつ移動度 μ などの特性ばらつきを抑えることが可能な画素回路構成を提供することを目的とする。かかる目的を達成するために図5に示す画素回路構成とした。図5は本発明にかかる表示装置に含まれる画素1個分の第1実施形態を示す回路図である。本画素2は、各走査線 WS と各信号線 SL とが交差する部分に配されている。画素2は、発光素子を含む発光部と、発光素子を駆動する駆動部とに分かれている。本発明の特徴事項として画素2は、1個の発光部 C に対して2個の駆動部 A, B を含んでおり、1個の発光素子 EL に2個のドライブトランジスタ Trd から同時に駆動電流を供給している。

【0035】

画素回路2の発光部 C は発光素子 EL とこれに並列接続した補助容量 C_{csu} とからなる。これに対し一方の駆動部 A は、基本的に図2に示した画素2の構成と同一であり、対応する部分には対応する参照番号を付してある。但し駆動部 A に含まれる各要素は駆動部 B に含まれる各要素から区別するため、各要素の参照符号に点字 a を付してある。同様に駆動部 B に属する各要素にはその参照符号に点字 b を付け加えてある。

【0036】

駆動部 A は少なくともサンプリングトランジスタ $Tr1a$ とドライブトランジスタ $Trda$ と保持容量 C_{csa} とを含む。これに加え本実施形態はスイッチングトランジスタ $Tr2a$ 、スイッチングトランジスタ $Tr3a$ 及びスイッチングトランジスタ $Tr4a$ を備えている。ここまでは図2に示した画素2の構成と同様である。本実施形態ではこれら5個のトランジスタに加え、追加のスイッチングトランジスタ $Tr5a$ が配されている。このスイッチングトランジスタ $Tr5a$ の一对の電流端はドライブトランジスタ $Trda$ のソース S と発光素子 EL のアノードとの間に接続されている。スイッチングトランジスタ $Tr5a$ のゲートには追加の走査線 TSa から制御信号 TSa が印加される。

【0037】

サンプリングトランジスタ $Tr1a$ はその制御端が走査線 WSa に接続し、その一对の電流端が信号線 SL とドライブトランジスタ $Trda$ の制御端(ゲート G)との間に接続している。ドライブトランジスタ $Trda$ は、一对の電流端の一方がスイッチングトラン

10

20

30

40

50

ジスタ $Tr4a$ を介して電源 Vcc に接続し、他方がスイッチングトランジスタ $Tr5a$ を介して発光素子 EL のアノードに接続している。保持容量 $Ccsa$ はドライブトランジスタ $Trda$ のゲート G とソース S との間に接続している。かかる構成において、サンプリングトランジスタ $Tr1a$ は走査線 WSa から供給される制御信号 WSa に応じてオンし信号線 SL から供給される映像信号 $Vsig$ をサンプリングして保持容量 $Ccsa$ に書き込む。ドライブトランジスタ $Trda$ は保持容量 $Ccsa$ に書き込まれた映像信号 $Vsig$ に応じた駆動電流 $I ds$ を発光素子 EL に供給する。

【0038】

本実施形態の画素回路 2 は、発光期間と非発光期間に分かれて動作する。駆動部 A は非発光期間の一部で映像信号 $Vsig$ を保持容量 $Ccsa$ に書き込むと共に、所定の移動度補正時間だけ駆動電流 $I ds$ を保持容量 $Ccsa$ に負帰還してドライブトランジスタ $Trda$ の移動度に対する補正を保持容量 $Ccsa$ に保持された映像信号にかける。発光期間になると駆動部 A は、補正された映像信号に応じて駆動電流 $I ds$ を発光素子 EL に供給する。

10

【0039】

他方の駆動部 B も、駆動部 A とまったく同様の回路構成となっている。即ちサンプリングトランジスタ $Tr1b$ はその制御端（ゲート）が走査線 WSb に接続し、その一对の電流端が信号線 SL とドライブトランジスタ $Trdb$ の制御端（ゲート G ）との間に接続している。ドライブトランジスタ $Trdb$ は、一对の電流端の一方（ドレイン）がスイッチングトランジスタ $Tr4b$ を介して電源 Vcc に接続し、他方（ソース S ）がスイッチングトランジスタ $Tr5b$ を介して発光素子 EL のアノードに接続している。保持容量 $Ccsb$ は、ドライブトランジスタ $Trdb$ のゲート G とソース S との間に接続している。かかる構成において、サンプリングトランジスタ $Tr1b$ は、走査線 WSb から供給される制御信号 WSb に応じてオンし信号線 SL から供給される映像信号 $Vsig$ をサンプリングして保持容量 $Ccsb$ に書き込む。ドライブトランジスタ $Trdb$ は、保持容量 $Ccsb$ に書き込まれた映像信号 $Vsig$ に応じた駆動電流 $I ds$ を発光素子 EL に供給する。駆動部 A と同じように、駆動部 B は非発光期間の一部で映像信号 $Vsig$ を保持容量 $Ccsb$ に書き込むと共に、所定の補正時間だけ駆動電流 $I ds$ を保持容量 $Ccsb$ に負帰還してドライブトランジスタ $Trdb$ の移動度に対する補正を保持容量 $Ccsb$ に保持された映像信号 $Vsig$ にかける。発光期間になると駆動部 B は駆動部 A と同時に、補正された映像信号に応じて駆動電流 $I ds$ を発光素子 EL に供給する。

20

30

【0040】

本実施形態では、各駆動部 A, B に含まれるそれぞれのドライブトランジスタ $Trda$, $Trdb$ は、図 2 に示した単一のドライブトランジスタ Trd で 1 個の発光素子 EL に駆動電流 $I ds$ を供給する場合に設定されるトランジスタサイズに比べて、そのトランジスタサイズが半分であり、2 個の駆動部 A, B に含まれるドライブトランジスタ $Trda$, $Trdb$ が供給する駆動電流を合わせて必要な駆動電流を 1 個の発光素子 EL に供給している。この様に両ドライブトランジスタ $Trda$, $Trdb$ を合わせて使うことで、その特性ばらつきを画素 2 内で平均化することができる。

【0041】

40

以上の説明から明らかなように、本実施形態は各ドライブトランジスタ $Trda$, $Trdb$ のサイズファクタが図 2 に示したドライブトランジスタ Trd に比較して半分になっているにもかかわらず、両者を合わせ同時に発光素子 EL を駆動することで、必要なドレイン電流を確保している。一方各ドライブトランジスタ $Trda$, $Trdb$ はサイズファクタが小さくなった分、最適移動度補正時間を長く取ることができる。よって移動度補正動作の精度が高くなり、画面のユニフォームティが改善する。加えて両ドライブトランジスタ $Trda$ 及び $Trdb$ の特性ばらつきは、同一の画素 2 内で平均化されるので、その分特性ばらつきも小さくなる。

【0042】

図 6 は、図 5 に示した画素の動作説明に供するタイミングチャートである。駆動部 A 及

50

び駆動部 B に属するサンプリングトランジスタ及びスイッチングトランジスタの各ゲートに印加する制御信号の波形を時系列で表してある。タイミング T 1 からタイミング T 1 0 までは非発光期間で、タイミング T 1 0 の後発光期間に移行する。非発光期間の前半 A で駆動部 A が所定の補正動作を行う。即ちタイミング T 1 で非発光期間に移行した後、タイミング T 5 a からタイミング T 6 a の間で V t h キャンセル A を行う。さらにタイミング T 8 a からタイミング T 1 0 a までの間に信号書き込み A の動作を行う。この間タイミング T 9 a からタイミング T 1 0 a までの間に μ 補正 A の動作を行う。移動度補正期間 T 9 a ~ T 1 0 a は、ドライプトランジスタ T r d a のサイズを半減した分、延長化されている。

【 0 0 4 3 】

10

続いて非発光期間の後半 B になると、駆動部 B が同じように V t h キャンセル B の動作と信号書き込み B の動作と μ 補正 B の動作を行う。この後タイミング T 1 0 になると発光期間に移行し、制御信号 T S a がローレベルからハイレベルに切替る。このとき制御信号 T S b は引き続きハイレベルを維持する。よって駆動部 A 側のスイッチングトランジスタ T r 5 a と駆動部 B 側のスイッチングトランジスタ T r 5 b は共にオン状態であるため、駆動部 A 及び駆動部 B の両方から供給される駆動電流がこれらオン状態にあるスイッチングトランジスタ T r 5 a , T r 5 b を介して、共通の発光素子 E L に供給される。

【 0 0 4 4 】

図 7 は、本発明にかかる表示装置に組み込まれる画素 2 の第 2 実施形態を示す模式的な回路図である。第 1 実施形態と同様に、本実施形態も画素 2 は一對の駆動部 A , B と一個の発光部 C とで構成されている。発光部 C には発光素子 E L と補助容量 C c s u b が組み込まれている。

20

【 0 0 4 5 】

図 7 に示した第 2 実施形態は基本的に図 5 に示した第 1 実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、第 1 実施形態が駆動部 A 及び B を時分割で動作させているのに対し、本実施形態では駆動部 A 及び駆動部 B を非発光期間で同時並列的に動作させている。この関係で、駆動部 A に属するトランジスタと駆動部 B に属するトランジスタには、共通の走査線が接続されている。例えば駆動部 A 側のサンプリングトランジスタ T r 1 a と駆動部 B 側のサンプリングトランジスタ T r 1 a b には、共に共通の走査線 W S が接続されている。同様に駆動部 A 側のスイッチングトランジスタ T r 4 a と駆動部 B 側のスイッチングトランジスタ T r 4 b には、共通の走査線 D S が接続している。なお第 1 実施形態と異なり、本実施形態では駆動部 A 側のドライプトランジスタ T r d a のソース S は直接発光素子 E L のアノードに接続している。同様に駆動部 B 側のドライプトランジスタ T r d b のソース S も直接発光素子 E L のアノードに接続している。

30

【 0 0 4 6 】

図 8 は、図 7 に示した第 2 実施形態にかかる画素の動作説明に供するタイミングチャートである。基本的には図 3 に示したタイミングチャートと同じであり、タイミング T 1 からタイミング T 1 0 までの間が非発光期間となり、タイミング T 1 0 以降発光期間に移行する。非発光期間 T 1 - T 1 0 で、一對の駆動部 A , B は同時並列的に動作して V t h キャンセル及び信号書き込みと移動度補正を行う。図 8 のタイミングチャートでは理解を容易にするため、パート A とパート B に分けて、対応する駆動部 A 及び駆動部 B の動作を表してある。

40

【 0 0 4 7 】

本発明にかかる表示装置は、図 9 に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジスタを含むトランジスタ部（図では 1 個の T F T を例示）、保持容量などの容量部及び有機 E L 素子などの発光部とを含む。基板の上に T F T プロセスでトランジスタ部や容量部が形成され、その上に有機 E L 素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

50

【 0 0 4 8 】

本発明にかかる表示装置は、図 1 0 に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機 E L 素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えば F P C（フレキシブルプリントサーキット）を設けてもよい。

【 0 0 4 9 】

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。

【 0 0 5 0 】

図 1 1 は本発明が適用されたテレビであり、フロントパネル 1 2、フィルターガラス 1 3 等から構成される映像表示画面 1 1 を含み、本発明の表示装置をその映像表示画面 1 1 に用いることにより作製される。

【 0 0 5 1 】

図 1 2 は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部 1 5、表示部 1 6、コントロールスイッチ、メニュースイッチ、シャッター 1 9 等を含み、本発明の表示装置をその表示部 1 6 に用いることにより作製される。

【 0 0 5 2 】

図 1 3 は本発明が適用されたノート型パーソナルコンピュータであり、本体 2 0 には文字等を入力するとき操作されるキーボード 2 1 を含み、本体カバーには画像を表示する表示部 2 2 を含み、本発明の表示装置をその表示部 2 2 に用いることにより作製される。

【 0 0 5 3 】

図 1 4 は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体 2 3、下側筐体 2 4、連結部（ここではヒンジ部）2 5、ディスプレイ 2 6、サブディスプレイ 2 7、ピクチャーライト 2 8、カメラ 2 9 等を含み、本発明の表示装置をそのディスプレイ 2 6 やサブディスプレイ 2 7 に用いることにより作製される。

【 0 0 5 4 】

図 1 5 は本発明が適用されたビデオカメラであり、本体部 3 0、前方を向いた側面に被写体撮影用のレンズ 3 4、撮影時のスタート/ストップスイッチ 3 5、モニター 3 6 等を含み、本発明の表示装置をそのモニター 3 6 に用いることにより作製される。

【 図面の簡単な説明 】

【 0 0 5 5 】

【 図 1 】 本発明にかかる画像表示装置の全体構成を示すブロック図である。

【 図 2 】 図 1 に示した画像表示装置に形成される画素を示す回路図である。

【 図 3 】 図 2 に示した画素回路の動作説明に供するタイミングチャートである。

【 図 4 】 画像表示装置の移動度補正動作を説明するグラフである。

【 図 5 】 本発明にかかる画像表示装置の第 1 実施形態を示す回路図である。

【 図 6 】 第 1 実施形態の動作説明に供するタイミングチャートである。

【 図 7 】 本発明にかかる画像表示装置の第 2 実施形態を示す回路図である。

【 図 8 】 第 2 実施形態の動作説明に供するタイミングチャートである。

【 図 9 】 本発明にかかる表示装置のデバイス構成を示す断面図である。

【 図 1 0 】 本発明にかかる表示装置のモジュール構成を示す平面図である。

10

20

30

40

50

【図 1 1】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。

【図 1 2】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。

【図 1 3】本発明にかかる表示装置を備えたノート型パーソナルコンピュータを示す斜視図である。

【図 1 4】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。

【図 1 5】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。


【符号の説明】

【0056】


1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、71・・・第一補正用スキャナ、72・・・第二補正用スキャナ、Tr1・・・サンプリングトランジスタ、Tr2・・・第1スイッチングトランジスタ、Tr3・・・第2スイッチングトランジスタ、Tr4・・・第3スイッチングトランジスタ、Trd・・・ドライブトランジスタ、Ccs・・・保持容量、EL・・・発光素子、WS・・・走査線、AZ1・・・走査線、AZ2・・・走査線、DS・・・走査線、A・・・駆動部、B・・・駆動部、C・・・発光部

10


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 11】




【図 10】




【図 1 2】




【図 1 3】



【図 1 4】



【図 1 5】



フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 4 1 D
	G 0 9 G 3/20	6 2 1 A
	G 0 9 G 3/20	6 4 1 P
	G 0 9 G 3/20	6 2 2 D
	H 0 5 B 33/14	A

F ターム(参考) 5C080 AA06 BB05 CC03 DD05 EE28 EE29 EE30 FF11 JJ02 JJ03
JJ04 JJ05 JJ06 KK07 KK43 KK47

专利名称(译)	表示装置及び电子机器		
公开(公告)号	JP2008287195A	公开(公告)日	2008-11-27
申请号	JP2007134796	申请日	2007-05-21
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	三富豊 内野勝秀		
发明人	三富 豊 内野 勝秀		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/30.K G09G3/20.624.B G09G3/20.611.H G09G3/20.642.A G09G3/20.641.D G09G3/20.621.A G09G3/20.641.P G09G3/20.622.D H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/HH02 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/EE28 5C080/EE29 5C080/EE30 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK07 5C080/KK43 5C080/KK47 5C380/AA01 5C380/AB06 5C380/AB11 5C380/AB23 5C380/AB31 5C380/AB34 5C380/AB46 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/BA27 5C380/BA38 5C380/BA39 5C380/BB02 5C380/CA08 5C380/CA12 5C380/CA53 5C380/CB01 5C380/CB16 5C380/CB17 5C380/CB26 5C380/CB31 5C380/CC04 5C380/CC06 5C380/CC07 5C380/CC27 5C380/CC28 5C380/CC30 5C380/CC34 5C380/CC39 5C380/CC45 5C380/CC52 5C380/CC61 5C380/CC65 5C380/CC66 5C380/CD025 5C380/CD039 5C380/CE04 5C380/DA02 5C380/DA06 5C380/DA47 5C380/HA13		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种能够在确保驱动晶体管的电流供给能力的同时抑制驱动晶体管的特性变化的影响的显示装置。像素2被划分为包括发光元件EL的发光部分C和用于驱动发光元件EL的驱动部分。驱动单元至少包括采样晶体管Tr1，驱动晶体管Tr2和存储电容器Ccs。采样晶体管Tr1响应于从扫描线WS提供的控制信号而导通，对从信号线SL提供的视频信号Vsig进行采样并将其写入保持电容器Ccs，并且驱动晶体管Trd将其写入保持电容器Ccs。与视频信号相对应的驱动电流被提供给发光元件EL。像素2包括用于一个发光元件EL的两个驱动单元A和B，并且同时将来自两个驱动晶体管Trda和Trdb的驱动电流提供给一个发光元件EL。

[选择图]图5

