

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-15276

(P2009-15276A)

(43) 公開日 平成21年1月22日 (2009.1.22)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 623B	5C080
H01L 51/50 (2006.01)	G09G 3/20 623D	
	G09G 3/20 623C	
	G09G 3/20 621F	
審査請求 未請求 請求項の数 9 O L (全 32 頁) 最終頁に続く		

(21) 出願番号	特願2007-208847 (P2007-208847)	(71) 出願人	000002185
(22) 出願日	平成19年8月10日 (2007.8.10)		ソニー株式会社
(31) 優先権主張番号	特願2007-148700 (P2007-148700)		東京都港区港南1丁目7番1号
(32) 優先日	平成19年6月5日 (2007.6.5)	(74) 代理人	100114546
(33) 優先権主張国	日本国 (JP)		弁理士 頭師 教文
		(72) 発明者	浅野 慎
			東京都港区港南1丁目7番1号ソニー株式 会社内
		Fターム (参考)	3K107 AA01 BB01 CC33 EE03 HH04 HH05 5C080 AA06 BB05 CC03 DD05 DD08 EE19 FF11 JJ02 JJ03 JJ04 KK02 KK07 KK43


(54) 【発明の名称】 E L表示パネル駆動方法、E L表示パネル、E L表示パネル駆動装置及び電子機器

(57) 【要約】

【課題】 1 水平走査期間が短い場合でも画素データに対応する信号電圧の供給に十分な期間を確保する。

【解決手段】 E L表示パネルの画素アレイ部に、アクティブマトリクス駆動方式に対応する画素構造を有する画素回路がM行N列に配置されている場合にあって、1列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続されるとき、複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する方法を提案する。

【選択図】 図5



【特許請求の範囲】**【請求項 1】**

アクティブマトリクス駆動方式に対応する画素構造を有する画素回路が M 行 N 列に配置される画素アレイ部を有する E L 表示パネルの駆動方法であって、

1 列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続されるとき、

前記複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する

ことを特徴とする E L 表示パネル駆動方法。

【請求項 2】

10

請求項 1 に記載の E L 表示パネル駆動方法において、

前記画素回路を構成する保持容量に対する信号電圧の書き込み期間が、複数の水平走査期間に跨るように配置される

ことを特徴とする E L 表示パネル駆動方法。

【請求項 3】

請求項 1 に記載の E L 表示パネル駆動方法において、

E L 素子に駆動電流を供給する駆動トランジスタのバラツキ補正期間が、複数の水平走査期間に跨るように配置される

ことを特徴とする E L 表示パネル駆動方法。

【請求項 4】

20

請求項 3 に記載の E L 表示パネル駆動方法において、

前記バラツキ補正期間が、移動度補正期間である

ことを特徴とする E L 表示パネル駆動方法。

【請求項 5】

請求項 3 に記載の E L 表示パネル駆動方法において、

前記バラツキ補正期間が、閾値補正期間又は閾値補正兼データ書込期間である

ことを特徴とする E L 表示パネル駆動方法。

【請求項 6】

アクティブマトリクス駆動方式に対応する画素構造を有する画素回路が M 行 N 列に配置される画素アレイ部であって、1 列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続される画素アレイ部と、

30

走査線を行単位で駆動する第 1 の駆動部と、

前記複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する第 2 の駆動部と

を有することを特徴とする E L 表示パネル。

【請求項 7】

請求項 6 に記載の E L 表示パネルにおいて、

前記複数本のデータ線に印加する各信号電圧の位相関係の並びが、横方向に並ぶ画素回路間で周期的に入れ替わる

40

ことを特徴とする E L 表示パネル。

【請求項 8】

アクティブマトリクス駆動方式に対応する画素構造を有する画素回路が M 行 N 列に配置される画素アレイ部であって、1 列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続される画素アレイ部を有する E L 表示パネルを駆動する E L 表示パネル駆動装置において、

走査線を行単位で駆動する第 1 の駆動部と、

前記複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する第 2 の駆動部と

50

を有する E L 表示パネル駆動装置。

【請求項 9】

アクティブマトリクス駆動方式に対応する画素構造を有する画素回路が M 行 N 列に配置される画素アレイ部であって、1 列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続される画素アレイ部と、走査線を行単位で駆動する第 1 の駆動部と、前記複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する第 2 の駆動部とを有する E L 表示パネルと、

システム制御部と、

前記システム制御部に対する操作入力部と

を有することを特徴とする電子機器。

10

【発明の詳細な説明】

【技術分野】

【0001】

この明細書で説明する発明は、アクティブマトリクス駆動方式に対応する E L (Electro Luminescence) 表示パネルの駆動技術に関する。

なお、発明は、E L 表示パネル駆動方法、E L 表示パネル、E L 表示パネル駆動装置及び電子機器としての側面を有する。

【背景技術】

20

【0002】

近年、有機 E L 素子を行列配置した自発光型の表示装置の開発が進められている。有機 E L 素子を用いた表示パネル（以下「有機 E L パネル」ともいう。）は、軽量化や薄膜化が容易なのに加え、応答速度が速く動画表示特性にも優れている。

【0003】

有機 E L パネルの駆動方式には、パッシブマトリクス方式とアクティブマトリクス駆動方式がある。昨今では、画素毎にアクティブ素子（薄膜トランジスタ）とキャパシタを配置するアクティブマトリクス駆動型の表示パネルの開発が盛んに進められている。

【0004】

図 1 に、有機 E L パネルの主要な構成を示す。有機 E L パネル 1 は、画素アレイ部 3、走査線駆動部 5 及びデータ線駆動部 7 で構成される。画素アレイ部 3 には、画素回路 9 が M 行 × N 列に配置される。M と N は、それぞれ表示解像度に応じて定まる。なお、画素アレイ部 3 には、M 本の走査線 11 と N 本のデータ線 13 が配置されており、画素回路 9 は、走査線 11 とデータ線 13 の各交点位置に配置される。

30

【0005】

図 2 に、画素回路 9 の構成例を示す。なお、画素回路 9 には、実に様々な回路構成が提案されている。図 2 は、これらのうち最も単純な回路構成の一つである。

図 2 の画素回路 9 は、書き込み制御素子として機能する n チャネル T F T 15 と、電流駆動素子として機能する p チャネル T F T 17 と、データ記憶キャパシタ C s と、有機 E L 素子 19 とで構成される。

40

【0006】

なお、p チャネル T F T 17 は、そのソース電極が電源電位 V D D に接続され、ドレイン電極が有機 E L 素子 19 の陽極に接続される。また、有機 E L 素子 19 の陰極は、基準電位（例えば接地電位）G N D に接続される。また、データ記憶キャパシタ C s の一方の電極は電源電位 V D D に接続され、他方の電極は p チャネル T F T 17 のゲート電極に接続される。

【0007】

この画素回路 9 では、n チャネル T F T 15 のオン制御時に（すなわち、走査線 11 への H レベルの印加時に）、画像データに対応する信号電圧 V data がデータ記憶キャパシタ C s に書き込まれる。なお、この信号電圧 V data は、p チャネルトランジスタ 17 のゲート電極に印加される。

50

ト・ソース間電圧 V_{gs} を与える。

【0008】

信号電圧 V_{data} の書き込み後は、 n チャネル $TF T 1 5$ がオフ制御され（すなわち、走査線 11 に L レベルが印加され）、データ記憶キャパシタ C_s がデータ線 13 から切り離される。この切り離し状態は、次の書き込み期間まで、1 フィールド期間に亘って継続する。このとき、 p チャネル $TF T 1 7$ は、データ記憶キャパシタ C_s に保持された信号電圧 V_{data} （ゲート・ソース間電圧 V_{gs} ）に応じた駆動電流 I_{ds} を有機 EL 素子 19 に供給する。有機 EL 素子 19 の発光輝度は、駆動電流 I_{ds} の大きさに比例する。

【0009】

この駆動電流 I_{ds} は、次式で与えられる。

10

$$I_{ds} = 1 / 2 \cdot \mu \cdot C_{ox} \cdot W \cdot L \cdot (V_{gs} - V_{th})^2$$

ここで、 μ は p チャネル $TF T 1 7$ のキャリア移動度、 C_{ox} は p チャネル $TF T 1 7$ の単位面積当たりゲート容量、 W は p チャネル $TF T 1 7$ のゲート幅、 L は p チャネル $TF T 1 7$ のゲート長である。

【0010】

前式より明らかなように、電流駆動素子である p チャネル $TF T 1 7$ の移動度 μ 及び閾値電圧 V_{th} の特性バラツキは、駆動電流 I_{ds} の大きさに直接影響する。

すなわち、画素データが同じでも（信号電圧 V_{gs} が同じでも）、画素回路間で駆動電流 I_{ds} にバラツキが生じ、輝度バラツキを発生させてしまう。

【0011】

20

そこで、この特性バラツキの影響を補正する仕組みが以下の特許文献等で提案されている。

【特許文献1】特表 2002 - 514320 号公報

【特許文献2】特開 2005 - 027028 号公報

【特許文献3】特開 2006 - 215213 号公報

【発明の開示】

【発明が解決しようとする課題】

【0012】

ところが、特許文献 1 や特許文献 2 に開示の駆動技術では、閾値電圧 V_{th} の影響を補正できるものの、移動度 μ の影響を補正することはできない。

30

一方、特許文献 3 に開示の駆動技術の場合、電流駆動素子として機能する p チャネル $TF T$ 自身による信号電圧 V_{data} の放電動作により移動度 μ が補正される。

【0013】

図 3 に、特許文献 3 で採用する補正動作の実行タイミングを示す。図 3 (A) は、水平セクタ 7 へのデータ $DATA$ の供給タイミングを示し、図 3 (B) は、データ線 13 (j) に印加される信号電圧 V_{sig} の遷移動作を示す。図 3 (C) ~ (E) はそれぞれ、画面上方から $i - 1$ 行目の画素列 ~ $i + 1$ 行目に位置する画素列で実行される補正動作の実行タイミングを示す。

【0014】

なお、 V_{ofs} は、電流駆動素子として機能する p チャネル $TF T 1 7$ の閾値 (V_{th}) 補正時に使用するオフセット電圧である。このオフセット電圧 V_{ofs} をデータ線 13 に供給している期間に、 p チャネル $TF T 1 7$ の閾値 V_{th} に相当する電圧が不図示のデータ記憶キャパシタに格納される。図 3 (C) ~ (E) に示すように、閾値 V_{th} の補正動作は、各水平走査期間の最初に実行される。

40

【0015】

一方、画像データに対応する信号電圧 V_{data} のデータ線 13 への供給は、データ $DATA$ の入力期間と同じ水平期間内に実行される。信号電圧 V_{data} の供給は、閾値 V_{th} の補正動作の後に実行される。この信号電圧 V_{data} の供給期間では、最初に信号電圧 V_{data} のデータ記憶キャパシタ C_s への格納動作 (PIX 書込) が実行され、次に移動度 μ の補正動作が実行される。

50

【 0 0 1 6 】

図 4 に、オフセット電圧 V_{ofs} と信号電圧 V_{data} の選択的な供給機能に対応した水平セクタ 7 の回路構成を示す。なお図 4 は、画素回路 9 がサブ画素回路 9 R、9 G、9 B で構成される場合の接続形態である。R、G、B はそれぞれ赤色、緑色、青色に対応する。図 4 では、データ線 13 についても色別に 13 R、13 G、13 B として表している。

【 0 0 1 7 】

図 4 に示すように、個々のデータ線に対しては、オフセット電圧 V_{ofs} 用のスイッチと信号電圧 V_{data} 用のスイッチが配置され、それぞれ対応する選択信号 SEL_{ofs} 、 SEL_{data} により切り替え制御される。

以上のように、引用文献 3 の駆動技術を用いれば、電流駆動素子の特性バラツキの影響を補正することができる。すなわち、輝度ムラの少ない画像表示が可能になる。

10

【 0 0 1 8 】

しかしながら、昨今の画面解像度の向上や縦長画面への対応の必要性など、1 水平走査期間の短縮化が進んでいる。

これに伴い、画像データの書込み期間や移動度補正期間に割り当て可能な時間の不足が新たな技術課題として指摘されている。

【課題を解決するための手段】

【 0 0 1 9 】

そこで、発明者は、1 水平走査期間が短くなっても、画像データの書込みや移動度補正に十分な時間の確保が可能な EL 表示パネルの駆動技術を提案する。

20

【 0 0 2 0 】

すなわち、EL 表示パネルの画素アレイ部に、アクティブマトリクス駆動方式に対応する画素構造を有する画素回路が M 行 N 列に配置されている場合にあって、1 列毎に複数本ずつ配置されたデータ線の一本が行単位で画素回路に接続されると共に、縦方向に隣り合う画素回路同士が駆動位相の異なるデータ線に接続されるとき、複数本のデータ線のそれぞれに、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する方法を提案する。

【発明の効果】

【 0 0 2 1 】

発明者の提案する駆動技術で使用する EL 表示パネルの画素アレイ部では、同じ駆動位相で動作するデータ線に接続される画素回路が縦方向に連続して現れない。このため、1 つのデータ線についてのみ着目すると、ある画素列に対する信号電圧の印加開始から次の画素列に対する信号電圧の印加開始までに 2 水平走査期間以上の時間を確保することが可能になる。

30

【 0 0 2 2 】

そこで、この期間を有効活用し、データ線のそれぞれについて、対応する画素データの信号電圧を複数の水平走査期間に跨って印加する。これにより、1 水平走査期間が短くなった場合でも、画像データに対応する信号電圧の書込み時間を確保することができる。

【 0 0 2 3 】

勿論、縦方向に隣り合う別の画素列に対しては、別のデータ線を通じて各画素回路に応じた信号電圧が複数の水平走査期間に跨って印加される。この際、複数本のデータ線の全体から見ると、1 つの水平走査期間内に複数の信号電圧が並行して印加されることになる。

40

【 0 0 2 4 】

しかし、各データ線は別であるので、複数の画素列についての動作を並行して実行できる。結果的に、信号電圧の書き込み精度や移動度の補正精度を向上することができる。これにより、輝度特性の面内均一化を実現でき、表示品質を高めることができる。

【発明を実施するための最良の形態】

【 0 0 2 5 】

以下、アクティブマトリクス駆動型の有機 EL パネルについて説明する。

50

なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。

また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

【0026】

(A) 基本形態

(A-1) 各形態例に共通する有機ELパネルの構造

図5に、有機ELパネルの主要な構成を示す。なお、図5に対しては、図1との対応部分に同一符号を付して示す。

【0027】

有機ELパネル21は、走査線駆動部23、画素アレイ部25及びデータ線駆動部27で構成される。走査線駆動部23が、特許請求の範囲における「第1の駆動部」に対応する。また、データ線駆動部27が、特許請求の範囲における「第2の駆動部」に対応する。

【0028】

画素アレイ部25には、画素回路9がM行×N列に配置される。MとNは、それぞれ表示解像度に依りて定まる。なお、画素アレイ部25には、横方向に並ぶN個の画素回路9に沿って1本ずつM本の走査線11が配置される。また、画素アレイ部25には、縦方向に並ぶM個の画素回路9に沿って2本ずつ2×N本のデータ線13が配置される。

【0029】

図5においては、上からi行目に位置する走査線を11(i)で示す。また、左からj列目に位置するデータ線を13(j)A、13(j)Bで示す。ここで、符号Aを付したデータ線は、上から奇数行目に位置するN個の画素回路9と接続されることを示し、符号Bを付したデータ線は、上から偶数行目に位置するN個の画素回路9と接続されることを示す。

【0030】

すなわち、縦方向の各画素列に対応する2本のデータ線13A、13Bのうち一本だけが横方向に並ぶN個の画素回路9と接続されるが、縦方向に隣り合う画素回路同士は別のデータ線に接続されている。

【0031】

データ線駆動部27は、これら2本のデータ線13A、13Bに印加する信号電位の切り替え動作を制御する。図6及び図7に、データ線駆動部27の構成例を示す。

【0032】

図6は、画素回路単位でデータ線13A、13Bの信号電圧Vsigを切り換え制御できるデータ線駆動部27の回路構成例である。図7は、3原色に対応するサブ画素回路9R、9G、9B単位でデータ線13A、13Bの信号電圧Vsigを切り換え制御できるデータ線駆動部27の回路構成例である。

【0033】

このうちデータ線13Aの他端には、上から奇数番目に位置する各画素回路9R、9G、9Bに対応して発生された画素データの信号電圧Vdata(R)A、Vdata(G)A、Vdata(B)Aが供給されており、その供給期間はデータ線上に配置されたスイッチの開閉により制御される。なお、信号電圧VdataAの印加期間は、選択信号SELdataAにより制御する。

【0034】

一方、データ線13Bの他端には、上から偶数番目に位置する各画素回路9R、9G、9Bに対応して発生された画素データの信号電圧Vdata(R)B、Vdata(G)B、Vdata(B)Bが供給されており、その供給期間はデータ線上に配置されたスイッチの開閉により制御される。なお、信号電圧VdataBの印加期間は、選択信号SELdataBにより制御する。

【0035】

(A-2) 駆動方法

以下の説明では、2種類の駆動方法を説明する。

10

20

30

40

50

【 0 0 3 6 】

(a) 駆動方法 1

ここでは、1 行分の画素列に 2 水平走査期間に跨って信号電圧 V dataA
又は V dataB を印加できることを利用して、データ書込期間や移動度補正期間を 2 水平走査期間に跨るように配置する場合について説明する。

【 0 0 3 7 】

図 8 及び図 9 に、対応する駆動例を示す。なお、図 8 及び図 9 は、いずれも 2 水平走査期間内に閾値補正動作、データ書込動作及び移動度補正動作を順番に実行する場合の駆動例を示している。

【 0 0 3 8 】

図 8 (B)、(C) 及び図 9 (B) 及び (C) に示すように、データ線 1 3 A 及び 1 3 B には、画素データに対応する信号電圧 V dataA 及び V dataB がそれぞれ 2 水平走査期間に跨って印加される。

【 0 0 3 9 】

なお、信号電圧 V data の印加が開始するタイミングは、図 8 (A) 及び図 9 (A) に示すように、対応する画素データの供給タイミングに同期する。従って、データ線 1 3 A に印加される信号電圧 V dataA とデータ線 1 3 B に印加される信号電圧 V dataB の供給位相には 1 水平走査期間の時間差がある。

【 0 0 4 0 】

因みに、図 8 及び図 9 では、データ線 1 3 A 及び 1 3 B を用いて閾値補正用のオフセット電圧 V ofs も印加する場合について表している。このため、信号電圧 data の印加期間の前に、オフセット電圧 V ofs の印加期間が配置されている。

【 0 0 4 1 】

図 8 (D) ~ (F) 及び図 9 (D) ~ (F) に、2 水平走査期間に跨って信号電圧 V dataA 及び V dataB が印加される状態での駆動動作例を示す。

例えば図 8 (D) ~ (F) に示す駆動例の場合、信号電圧 V data のデータ記憶キャパシタ C s への格納動作 (PIX 書込) を 2 水平走査期間に跨って実行することが可能となる。

【 0 0 4 2 】

また例えば図 9 (D) ~ (F) に示す駆動例の場合、移動度 μ の補正動作を 2 水平走査期間に跨って実行することが可能となる。

結果的に、高解像度化等の影響により 1 水平走査期間が短縮しても、PIX 書込期間や移動度補正期間への割り当て期間を大幅に増やすことが可能となる。

【 0 0 4 3 】

勿論、PIX 書込期間や移動度補正期間のいずれか一方だけを増加しても、高画質化を実現することはできない。従って、最低限必要な時間や許容可能な画質の範囲を考慮して、PIX 書込期間や移動度補正期間に割り当てる期間長を最適化することが望ましい。

【 0 0 4 4 】

または、閾値補正動作の開始から移動度補正動作の終了までの期間が 3 水平走査期間に跨るようにパネル構造を最適化することが望ましい。なお、この場合には、縦方向の画素列に沿って配置するデータ線を各 3 本とし、各データ線と横方向に並ぶ画素列との接続は、それぞれ縦方向に対して 3 行毎に設定すれば良い。

【 0 0 4 5 】

(b) 駆動方法 2

ここでは、1 行分の画素列に 2 水平走査期間に跨って信号電圧 V dataA
又は V dataB を印加できることを利用して、閾値補正期間や閾値補正兼データ書込期間を 2 水平走査期間に跨るように配置する場合について説明する。

【 0 0 4 6 】

図 1 0 ~ 図 1 2 に、対応する駆動例を示す。なお、図 1 0 ~ 図 1 2 は、いずれも 2 水平走査期間内にデータ書込動作と閾値補正動作を順番に又は並行して実行する場合の駆動例を示しており、移動度補正動作が配置されない点で駆動方法 1 と異なっている。

【 0 0 4 7 】

この駆動例の場合も、図 1 0 (B)、(C)、図 1 1 (B)、(C) 及び図 1 2 (B)、(C) に示すように、データ線 1 3 A 及び 1 3 B には、画素データに対応する信号電圧 VdataA 及び VdataB がそれぞれ 2 水平走査期間に跨って印加される。

【 0 0 4 8 】

なお、信号電圧 Vdata の印加が開始するタイミングは、図 1 0 (A)、図 1 1 (A) 及び図 1 2 (A) に示すように、対応する画素データの供給タイミングに同期する。従って、データ線 1 3 A に印加される信号電圧 VdataA とデータ線 1 3 B に印加される信号電圧 VdataB の供給位相には 1 水平走査期間の時間差がある。

【 0 0 4 9 】

図 1 0 (D) ~ (F)、図 1 1 (D) ~ (F) 及び図 1 2 (D) ~ (F) に、2 水平走査期間に跨って信号電圧 VdataA 及び VdataB が印加される状態での駆動動作例を示す。

例えば図 1 0 (D) ~ (F) に示す駆動例の場合、信号電圧 Vdata のデータ記憶キャパシタ C s への格納動作 (PIX 書込) と閾値補正動作が 2 水平走査期間に跨って同時並行的に実行される。

【 0 0 5 0 】

また例えば図 1 1 (D) ~ (F) に示す駆動例の場合、信号電圧 Vdata の書込動作 (PIX 書込) が 2 水平走査期間に跨って実行され、その後、閾値補正動作が実行される。

また例えば図 1 2 (D) ~ (F) に示す駆動例の場合、信号電圧 Vdata の書込動作 (PIX 書込) が実行された後、駆動トランジスタの閾値補正動作が 2 水平走査期間に跨って実行される。

【 0 0 5 1 】

結果的に、高解像度化等の影響により 1 水平走査期間が短縮しても、PIX 書込期間や閾値補正期間への割り当て期間を大幅に増やすことが可能となる。

勿論、PIX 書込期間や閾値補正期間のいずれか一方だけを増加しても、高画質化を実現することはできない。従って、最低限必要な時間や許容可能な画質の範囲を考慮して、PIX 書込期間や閾値補正期間に割り当てる期間長を最適化することが望ましい。

【 0 0 5 2 】

または、PIX 書込期間や閾値補正動作の開始から終了までの期間が 3 水平走査期間に跨るようにパネル構造を最適化することが望ましい。なお、この場合には、縦方向の画素列に沿って配置するデータ線を各 3 本とし、各データ線と横方向に並ぶ画素列との接続は、それぞれ縦方向に対して 3 行毎に設定すれば良い。

【 0 0 5 3 】

(B) 画素回路の構造と駆動動作例

駆動トランジスタの特性バラツキの補正機能に適応した画素回路 9 には様々な回路構成が存在する。以下では、画素回路 9 と駆動動作例との様々な組み合わせ例を説明する。なお、後述する回路例と各駆動動作との関係は固定されるものではなく、いずれの回路例も適切な修正を加えれば他の駆動動作例との組み合わせ動作が可能である。

【 0 0 5 4 】

(B - 1) 回路例 A

(a) 画素回路の構成

図 1 3 に、画素回路 9 の構成例を示す。図 1 3 に示す画素回路 9 は、4 個のトランジスタ 3 1、3 3、3 5、3 7 と、データ記憶キャパシタ C s と、補正值キャパシタ C c と、有機 E L 素子 3 9 とで構成される。

【 0 0 5 5 】

トランジスタ 3 1 は、データ線 1 3 A 又は 1 3 B の信号電圧 Vsig の画素回路内への書き込みを制御する素子である。図 1 3 のトランジスタ 3 1 は n チャネル T F T である。トランジスタ 3 3 は、電流駆動素子として機能する p チャネル T F T である。トランジスタ 3 5 及び 3 7 は、スイッチング素子として機能する n チャネル T F T である。

【 0 0 5 6 】

10

20

30

40

50

ここで、トランジスタ 31 は、一方の主電極がデータ線 13A 又は 13B と接続され、他方の主電極がデータ記憶キャパシタ Cs の一方の電極と接続される。トランジスタ 31 のゲート電極は、走査線 11 に接続される。

【0057】

データ記憶キャパシタ Cs の他方の電極は、電源電位 VDD1 に接続される。

補正值キャパシタ Cc は、トランジスタ 31 の一方の主電極とトランジスタ 33 のゲート電極とを接続する配線に直列に接続される。

トランジスタ 33 のソース電極は電源電位 VDD1 に接続され、ドレイン電極はトランジスタ 35 の主電極とトランジスタ 37 の主電極を接続する配線の間接点に接続される。

【0058】

因みに、トランジスタ 35 の一方の主電極は、トランジスタ 33 のゲート電極と補正值キャパシタ Cc を接続する配線の間接点に接続される。

トランジスタ 37 の他方の主電極は、有機 EL 素子 39 の陽極電極に接続される。有機 EL 素子 39 の陰極電極は接地電位 VSS1 に接続される。

【0059】

(b) データ線駆動部の回路構成

図 14 及び図 15 に、図 13 に示す画素回路用のデータ線駆動部 27 の構成例を示す。図 13 の場合、データ線 13A 又は 13B には、画素データに対応した信号電圧 Vdata の他に、オフセット電圧 Vofs も時分割で供給される。

【0060】

このため、データ線 13A の端部は分岐され、その一方が信号電圧供給用のスイッチに接続され、他方がオフセット電圧供給用のスイッチに接続される。勿論、各スイッチの他端には、信号電圧 VdataA とオフセット電圧 Vofs が供給される。図 14 では、データ線 13A 用のスイッチ制御信号を SELA で示す。

【0061】

なお、色別に電圧の印加タイミングを制御できる図 15 の場合には、データ線 13A 用のスイッチ制御信号を SEL(R)A、SEL(G)A、SEL(B)A で示す。ここでの「1」は、データ線 13A が左端から 1 列目の画素回路に対応することを意味する。

【0062】

また、データ線 13B の端部は分岐され、その一方が信号電圧供給用のスイッチに接続され、他方がオフセット電圧供給用のスイッチに接続される。勿論、各スイッチの他端には、信号電圧 VdataB とオフセット電圧 Vofs が供給される。図 14 では、データ線 13B 用のスイッチ制御信号を SELB で示す。

【0063】

なお、色別に電圧の印加タイミングを制御できる図 15 の場合には、データ線 13B 用のスイッチ制御信号を SEL(R)B、SEL(G)B、SEL(B)B で示す。

【0064】

(c) 駆動動作

図 16 に、画素回路 9 (図 13) の駆動方法 1 に対応する駆動タイミングを示す。図 16 は、2 本のデータ線 13A 及び 13B のうち一方に接続された画素回路 9 に着目した駆動タイミングであり、他方に接続された画素回路 9 では 1 水平走査期間の位相差で同様の駆動動作が実行されることになる。

【0065】

(i) 補正準備期間

この期間では、トランジスタ 31、35 及び 37 がそれぞれオン状態に制御される。また、データ線 13 には、高電位のオフセット電圧 Vofs が印加される。これに伴い、データ記憶キャパシタ Cs と補正值キャパシタ Cc との中間電位 Vin がオフセット電圧 Vofs に収束するように急上昇する。

【0066】

10

20

30

40

50

一方、補正值キャパシタ C_c の電荷はトランジスタ35及び37を通じて引き出され、有機EL素子の陽極電圧まで急低下する。すなわち、補正值キャパシタ C_c の両極間電圧は拡大する。この動作が補正值キャパシタ C_c の保持電圧をリセットする動作に当たる。

【0067】

(ii) 閾値補正期間

この期間では、トランジスタ31及び35だけがオン状態を維持し、トランジスタ37はオフ制御される。結果的に、オン状態にあるトランジスタ33のドレイン電流 I_{ds} がトランジスタ35、補正值キャパシタ C_c を通じてデータ線13へと流れる。これに伴い、補正值キャパシタ C_c の保持電圧が小さくなる。

【0068】

なお、この期間中もデータ線13に対する高電位のオフセット電圧 V_{ofs} の印加が継続される。従って、データ記憶キャパシタ C_s と補正值キャパシタ C_c との中点電位 V_{in} はオフセット電圧 V_{ofs} のままである。一方、ゲート電圧 V_g は、補正值キャパシタ C_c の保持電圧の低下に伴って上昇する。

【0069】

やがて、ゲート電圧 V_g と電源電位 V_{DD1} との電位差がトランジスタ33の閾値電圧 V_{th} まで上昇すると、トランジスタ33は自動的にオフ動作する。これに伴い、ゲート電圧 V_g の上昇も自動停止する。

【0070】

結果的に、補正值キャパシタ C_c には、電流駆動素子として機能するトランジスタ33に固有の閾値電圧 V_{th} の補正に必要な電圧が格納される。

【0071】

(iii) 信号電圧 V_{data} の書き込み期間

この期間では、トランジスタ31のみがオン動作し、トランジスタ35及び37はオフ動作する。勿論、トランジスタ33もカットオフ状態にあるのでオフ動作のままである。

【0072】

このとき、データ線13には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ低い電圧が印加される。これにより、データ記憶キャパシタ C_s と補正值キャパシタ C_c との中点電位 V_{in} は、オフセット電圧 V_{ofs} より信号電圧 V_{data} だけ低い電圧へと遷移される。勿論、補正值キャパシタ C_c の保持電圧に変化はないので、中点電位 V_{in} の低下に伴ってゲート電圧 V_g も低下する。

【0073】

(iv) 移動度補正期間

この期間では、トランジスタ31及び35がオン動作し、トランジスタ37はオフ動作する。なお、この期間中も、データ線13には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ低い電圧の印加が継続される。

【0074】

このとき、トランジスタ33はオン状態にある。信号電圧 V_{data} の書き込みによりトランジスタ33のゲート電圧 V_g が低下した影響でゲート・ソース間電圧 V_{gs} が閾値電圧 V_{th} より広がったためである。ただし、トランジスタ37はオフ動作しているので、ドレイン電流 I_{ds} は、トランジスタ35を通じて補正值キャパシタ C_c に流れ込む。

【0075】

この際、ドレイン電流 I_{ds} の大きさは、トランジスタ33の移動度 μ の大きさに比例する。結果的に、補正值キャパシタ C_c の保持電圧は、移動度 μ の大きさに応じて小さくなる。すなわち、トランジスタ33のゲート電圧 V_g は、その移動度 μ の大きさに応じて定まる大きさだけ上昇する。

【0076】

ここで、ゲート電圧 V_g が大きくなることは、トランジスタ33のゲート・ソース間電圧 V_{gs} が小さくなることを意味する。従って、移動度 μ が大きいほど、この補正動作後のゲート・ソース間電圧 V_{gs} が小さくなる。

10

20

30

40

50

【 0 0 7 7 】

ところで、ドレイン電流 I_{ds} の大きさは、 $1 / 2 \cdot \mu \cdot C_{ox} \cdot W \cdot L \cdot (V_{gs} - V_{th})^2$ で与えられる。このため、移動度 μ に応じた保持電圧の電圧変化が移動度のバラツキによる影響を小さくするように作用する。

【 0 0 7 8 】

(v) 発光期間

この期間では、トランジスタ 3 7 のみがオン状態に制御され、トランジスタ 3 1 及び 3 5 はオフ状態に制御される。このとき、トランジスタ 3 3 はオン状態にあり、データ記憶キャパシタ C_s と補正值キャパシタ C_c の保持電圧により定まるゲート・ソース間電圧 V_{gs} に応じたドレイン電流 I_{ds} を有機 E L 素子 3 9 に供給する。これにより、トランジスタ 3 3 の特性バラツキの影響を受けない発光輝度を得られる。

10

【 0 0 7 9 】

(B - 2) 回路例 B

(a) 画素回路の構成

図 1 7 に、画素回路 9 の他の構成例を示す。図 1 7 に示す画素回路 9 は、6 個のトランジスタ 4 1、4 3、4 5、4 7、4 9、5 1 と、データ記憶キャパシタ C_s と、補正值キャパシタ C_c と、有機 E L 素子 5 3 とで構成される。また、この画素回路 9 は、オフセット電圧 V_{ofs} の供給に専用線を使用する。従って、データ線 1 3 には、画素データに対応する信号電圧 V_{data} だけが供給される。

【 0 0 8 0 】

20

トランジスタ 4 1 は、データ線 1 3 A 又は 1 3 B の信号電圧 V_{sig} の画素回路内への書き込みを制御する素子である。図 1 7 のトランジスタ 4 1 は n チャネル T F T である。トランジスタ 4 3 は、電流駆動素子として機能する p チャネル T F T である。トランジスタ 4 5 は、オフセット電圧 V_{ofs} の供給に使用される n チャネル T F T である。

【 0 0 8 1 】

トランジスタ 4 7、4 9 は、スイッチング素子として機能する n チャネル T F T である。トランジスタ 5 1 は、スイッチング素子として機能する p チャネル T F T である。

ここで、トランジスタ 4 1 は、一方の主電極がデータ線 1 3 A 又は 1 3 B と接続され、他方の主電極がデータ記憶キャパシタ C_s の一方の電極と接続される。トランジスタ 4 1 のゲート電極は、走査線 1 1 に接続される。

30

【 0 0 8 2 】

データ記憶キャパシタ C_s の他方の電極は、電源電位 V_{DD1} に接続される。

補正值キャパシタ C_c は、トランジスタ 4 1 の一方の主電極とトランジスタ 4 3 のゲート電極との間に直列に接続される。

トランジスタ 4 3 のソース電極は電源電位 V_{DD1} に接続され、ドレイン電極はトランジスタ 4 7 の主電極とトランジスタ 4 9 の主電極を接続する配線の間接点に接続される。

【 0 0 8 3 】

トランジスタ 4 5 の一方の主電極はオフセット電圧供給線に接続され、他方の主電極はトランジスタ 4 1 の主電極と補正值キャパシタ C_c を接続する配線の間接点に接続される。

40

トランジスタ 4 7 の一方の主電極は、トランジスタ 4 3 のゲート電極と補正值キャパシタ C_c を接続する配線の間接点に接続される。トランジスタ 4 7 の他方の主電極は、トランジスタ 4 3 のドレイン電極に接続される。

【 0 0 8 4 】

トランジスタ 4 9 の他方の主電極は、有機 E L 素子 5 3 の陽極電極に接続される。有機 E L 素子 5 3 の陰極電極は接地電位 V_{SS1} に接続される。

トランジスタ 5 1 は、移動度補正時にトランジスタ 4 3 のドレイン電極とデータ線 1 3 とを接続するのに用いられる。このため、トランジスタ 5 1 の一方の主電極はデータ線 1 3 に接続され、他方の主電極はトランジスタ 4 3 のドレイン電極と接続される。

【 0 0 8 5 】

50

(b) データ線駆動部の回路構成

この回路例の場合、データ線駆動部 27 には、図 6 や図 7 で説明した回路構成を使用する。

【0086】

(c) 駆動動作

図 18 に、画素回路 9 (図 17) の駆動方法 1 に対応する駆動タイミングを示す。図 17 は、2 本のデータ線 13A 及び 13B のうち一方に接続された画素回路 9 に着目した駆動タイミングであり、他方に接続された画素回路 9 では 1 水平走査期間の位相差で同様の駆動動作が実行されることになる。

【0087】

10

(i) 補正準備期間

この期間では、トランジスタ 45、47 及び 49 がそれぞれオン状態に制御され、トランジスタ 41 及び 51 がオフ状態に制御される。これに伴い、データ記憶キャパシタ Cs と補正值キャパシタ Cc との midpoint 電位 Vin は、トランジスタ 45 を通じて印加されるオフセット電圧 Vofs に収束するように急上昇する。

【0088】

一方、補正值キャパシタ Cc の電荷はトランジスタ 47 及び 49 を通じて引き出され、有機 EL 素子の陽極電圧まで急低下する。すなわち、補正值キャパシタ Cc の両極間電圧は拡大する。この動作が補正值キャパシタ Cc の保持電圧をリセットする動作に当たる。

【0089】

20

(ii) 閾値補正期間

この期間では、トランジスタ 45 及び 47 だけがオン状態を維持し、トランジスタ 49 がオフ状態に切り替え制御される。結果的に、オン状態にあるトランジスタ 43 のドレイン電流 Ids がトランジスタ 47、補正值キャパシタ Cc、トランジスタ 45 を通じてオフセット電圧供給線へと流れる。これに伴い、補正值キャパシタ Cc の保持電圧が小さくなる。

【0090】

なお、この期間中もトランジスタ 45 を通じて補正值キャパシタ Cc の入力側端子は、高電位のオフセット電圧 Vofs に保持される。従って、データ記憶キャパシタ Cs と補正值キャパシタ Cc との midpoint 電位 Vin はオフセット電圧 Vofs のままである。一方、ゲート電圧 Vg は、補正值キャパシタ Cc の保持電圧の低下に伴って上昇する。

30

【0091】

やがて、ゲート電圧 Vg と電源電位 VDD1 との電位差がトランジスタ 43 の閾値電圧 Vth まで上昇すると、トランジスタ 43 は自動的にオフ動作する。これに伴い、ゲート電圧 Vg の上昇も自動停止する。

【0092】

結果的に、補正值キャパシタ Cc には、電流駆動素子として機能するトランジスタ 43 に固有の閾値電圧 Vth の補正に必要な電圧が格納される。

【0093】

40

(iii) 信号電圧 Vdata の書き込み期間

この期間では、トランジスタ 41 がオン状態に切り替え制御される一方で、他のトランジスタはオフ状態に制御される。勿論、トランジスタ 43 もカットオフ状態にあるのでオフ動作のままである。

【0094】

このとき、データ線 13 には、オフセット電圧 Vofs よりも画素データに対応する信号電圧 Vdata だけ低い電圧が印加される。これにより、データ記憶キャパシタ Cs と補正值キャパシタ Cc との midpoint 電位 Vin は、オフセット電圧 Vofs より信号電圧 Vdata だけ低い電圧へと遷移される。勿論、補正值キャパシタ Cc の保持電圧に変化はないので、midpoint 電位 Vin の低下に伴ってゲート電圧 Vg も低下する。

【0095】

50

(iv) 移動度補正期間

この期間では、トランジスタ 4 1 及び 5 1 がオン状態に制御される。なお、この期間中も、データ線 1 3 には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ低い電圧の印加が継続される。

【0096】

ここで、トランジスタ 4 3 はオン状態にある。信号電圧 V_{data} の書き込みによりトランジスタ 4 3 のゲート電圧 V_g が低下した影響でゲート・ソース間電圧 V_{gs} が閾値電圧 V_{th} より広がったためである。ただし、トランジスタ 4 7 及び 4 9 はオフ動作しているので、ドレイン電流 I_{ds} は、トランジスタ 5 1 を通じてデータ線 1 3 の浮遊容量へと流れ込む。

【0097】

すなわち、ドレイン電流 I_{ds} は、データ線 1 3 の電位を上昇させるように作用する。この際、浮遊容量は大きいので、データ線 1 3 の電位は比較的ゆっくりと上昇する。なお、ドレイン電流 I_{ds} の大きさは、トランジスタ 4 3 の移動度 μ の大きさに比例する。

このデータ線 1 3 の電位の上昇は、補正值キャパシタ C_c の入力側端子の電位 V_{in} を上げるように作用する。

【0098】

この際、補正值キャパシタ C_c の保持電圧には変化がないので、データ線 1 3 の電位が上昇分だけ、トランジスタ 4 3 のゲート・ソース間電圧 V_{gs} を小さくするように作用する。従って、移動度 μ が大きいほど、この補正動作後のゲート・ソース間電圧 V_{gs} が小さくなる。

【0099】

なお、この移動度補正に伴う電位上昇は、データ記憶キャパシタ C_s の保持電圧の補正值として保持される。

この場合も、ドレイン電流 I_{ds} の大きさは、 $1/2 \cdot \mu \cdot C_{ox} \cdot W \cdot L \cdot (V_{gs} - V_{th})^2$ で与えられる。このため、移動度 μ に応じた保持電圧の電圧変化が移動度のバラツキによる影響を小さくするように作用する。

【0100】

(v) 発光期間

この期間では、トランジスタ 4 9 のみがオン状態に制御され、トランジスタ 4 1、4 5、4 7 及び 5 1 はオフ状態に制御される。このとき、トランジスタ 4 3 はオン状態にあり、データ記憶キャパシタ C_s と補正值キャパシタ C_c の保持電圧により定まるゲート・ソース間電圧 V_{gs} に応じたドレイン電流 I_{ds} を有機 EL 素子 5 3 に供給する。これにより、トランジスタ 4 3 の特性バラツキの影響を受けない発光輝度が得られる。

【0101】

(B - 3) 回路例 C

(a) 画素回路の構成

図 1 9 に、画素回路 9 の他の構成例を示す。図 1 9 に示す画素回路 9 は、電流駆動素子を n チャネルトランジスタで構成する場合の一例である。

【0102】

この画素回路 9 は、5 個のトランジスタ 6 1、6 3、6 5、6 7、6 9 と、データ記憶キャパシタ C_s と、有機 EL 素子 7 1 とで構成される。この画素回路 9 の場合も、オフセット電圧 V_{ofs} の供給に専用線を使用する。従って、データ線 1 3 には、画素データに対応する信号電圧 V_{data} だけが供給される。

【0103】

トランジスタ 6 1 は、データ線 1 3 A 又は 1 3 B の信号電圧 V_{sig} の画素回路内への書き込みを制御する素子である。図 1 9 のトランジスタ 6 1 は n チャネル TFT である。トランジスタ 6 3 は、電流駆動素子として機能する n チャネル TFT である。トランジスタ 6 5 は、スイッチング制御素子として機能する p チャネル TFT である。トランジスタ 6 7、6 9 は、スイッチング素子として機能する n チャネル TFT である。

【0104】

10

20

30

40

50

ここで、トランジスタ 6 1 は、一方の主電極がデータ線 1 3 A 又は 1 3 B と接続され、他方の主電極がトランジスタ 6 3 のゲート電極と接続される。また、トランジスタ 6 1 のゲート電極は、走査線 1 1 に接続される。

【 0 1 0 5 】

データ記憶キャパシタ C s の一方の電極はトランジスタ 6 3 のゲート電極に接続され、他方の電極はトランジスタ 6 3 のソース電極に接続される。

トランジスタ 6 3 のドレイン電極は、トランジスタ 6 5 を通じて電源電位 V D D 1 に接続される。従って、トランジスタ 6 5 の一方の主電極は電源電位 V D D 1 に接続され、他方の主電極はトランジスタ 6 3 のドレイン電極と接続される。

【 0 1 0 6 】

トランジスタ 6 7 の一方の主電極はオフセット電圧供給線に接続され、他方の主電極はトランジスタ 6 1 の主電極とトランジスタ 6 3 のゲート電極とを接続する配線の間接点に接続される。

【 0 1 0 7 】

トランジスタ 6 9 の一方の主電極はトランジスタ 6 3 のソース電極と接続され、他方の主電極は初期化電位 V ini に接続される。

有機 E L 素子 5 3 の陽極電極はトランジスタ 6 3 のソース電極に接続され、陰極電極は接地電位 V S S 1 に接続される。

【 0 1 0 8 】

(b) データ線駆動部の回路構成

この回路例の場合、データ線駆動部 2 7 には、図 6 や図 7 で説明した回路構成を使用する。

【 0 1 0 9 】

(c) 駆動動作

図 2 0 に、画素回路 9 (図 1 9) の駆動方法 1 に対応する駆動タイミングを示す。図 2 0 も、2 本のデータ線 1 3 A 及び 1 3 B のうち一方に接続された画素回路 9 に着目した駆動タイミングであり、他方に接続された画素回路 9 では 1 水平走査期間の位相差で同様の駆動動作が実行されることになる。

【 0 1 1 0 】

(i) 補正準備期間

この期間では、トランジスタ 6 7 及び 6 9 がそれぞれオン状態に制御され、トランジスタ 6 1 及び 6 5 がオフ状態に制御される。これに伴い、トランジスタ 6 3 のゲート電圧 V g がオフセット電圧 V ofs に収束するように急低下する。

【 0 1 1 1 】

また、データ記憶キャパシタ C s の電荷がトランジスタ 6 9 を通じて引き出される。これにより、トランジスタ 6 3 のソース電圧 V s は初期化電位 V ini まで急低下する。すなわち、トランジスタ 6 3 のゲート・ソース間電圧 V gs が拡大する。この動作がデータ記憶キャパシタ C s の保持電圧をリセットする動作に当たる。

【 0 1 1 2 】

(ii) 閾値補正期間

この期間では、トランジスタ 6 5 及び 6 7 だけがオン状態を維持し、トランジスタ 6 9 がオフ状態に切り替え制御される。結果的に、電源電位 V D D 1 からトランジスタ 6 5 を通過して流れるトランジスタ 6 3 のドレイン電流 I ds が、データ記憶キャパシタ C s 及びトランジスタ 6 7 を通じてオフセット電圧 V ofs へと流れる。

【 0 1 1 3 】

このようにドレイン電流が流れることで、データ記憶キャパシタ C s に保持されていた電荷は流出し、その両端子間電圧が徐々に小さくなる。なお、トランジスタ 6 3 のゲート電圧 V g はオフセット電圧 V ofs に保持されるので、ソース電圧 V s が徐々に上昇する。

【 0 1 1 4 】

やがて、データ記憶キャパシタ C s の両端子間電圧がトランジスタ 6 3 の閾値電圧 V th

10

20

30

40

50

まで小さくなると、トランジスタ 6 3 は自動的にオフ動作する。これに伴い、ソース電圧 V_s の上昇も自動停止する。

【0115】

結果的に、データ記憶キャパシタ C_s には、電流駆動素子として機能するトランジスタ 6 3 に固有の閾値電圧 V_{th} の補正に必要な電圧が格納される。

【0116】

(iii) 信号電圧 V_{data} の書き込み期間

この期間では、トランジスタ 6 1 だけがオン状態に切り替え制御され、他のトランジスタ 6 5、6 7 及び 6 8 はオフ状態に制御される。勿論、トランジスタ 6 3 もカットオフ状態にあるのでオフ状態のままである。

【0117】

このとき、データ線 1 3 には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ高い電圧が印加される。これにより、トランジスタ 6 3 のゲート電圧 V_g は、オフセット電圧 V_{ofs} より信号電圧 V_{data} だけ高い電圧へと遷移される。この結果、データ記憶キャパシタ C_s には、信号電圧 V_{data} と閾値電圧 V_{th} の補正電圧が保持される。

【0118】

(iv) 移動度補正期間

この期間では、トランジスタ 6 1 及び 6 5 がオン状態に制御される。なお、この期間中も、データ線 1 3 には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ高い電圧の印加が継続される。

【0119】

ここで、トランジスタ 6 3 はオン状態にある。信号電圧 V_{data} の書き込みによりトランジスタ 6 3 のゲート電圧 V_g が上昇した影響でゲート・ソース間電圧 V_{gs} が閾値電圧 V_{th} より広がったためである。

【0120】

この際、トランジスタ 6 3 のドレイン電流 I_{ds} は、トランジスタ 6 3 のソース電極よりデータ記憶キャパシタ C_s へと流れ、更にトランジスタ 6 1 を通過してデータ線 1 3 へと流れる。データ線 1 3 には比較的大きな浮遊容量が存在するので、ドレイン電流はこの浮遊容量へと流れ込み、データ線 1 3 の電位をゆっくりと上昇させるように作用する。

【0121】

また、ドレイン電流 I_{ds} は、データ記憶キャパシタ C_s に保持されていた電荷を流出させ、その保持電圧を徐々に小さくさせる。

【0122】

なお、トランジスタ 6 3 のゲート電圧 V_g は信号電圧 V_{data} (ここでは、浮遊容量の充電による電圧の上昇を無視する) に保持されるので、トランジスタ 6 3 のソース電圧 V_s だけが徐々に上昇する。すなわち、トランジスタ 6 3 のゲート・ソース間電圧 V_{gs} を小さくするように作用する。

【0123】

勿論、ドレイン電流 I_{ds} の大きさは、トランジスタ 6 3 の移動度 μ の大きさに比例する。従って、移動度 μ が大きいほど、この補正動作後のゲート・ソース間電圧 V_{gs} が小さくなる。

【0124】

かくして、データ記憶キャパシタ C_s には、画素データに対応する信号電圧 V_{data} 、閾値補正用の電圧、閾値補正用の電圧が保持される。

この場合も、ドレイン電流 I_{ds} の大きさは、 $1/2 \cdot \mu \cdot C_{ox} \cdot W \cdot L \cdot (V_{gs} - V_{th})^2$ で与えられる。このため、移動度 μ に応じた保持電圧の電圧変化が移動度のバラツキによる影響を小さくするように作用する。

【0125】

(v) 発光期間

10

20

30

40

50

この期間では、トランジスタ 6 5 のみがオン状態に制御され、トランジスタ 6 1、6 5、6 7 及び 6 9 はオフ状態に制御される。このとき、トランジスタ 6 3 はオン状態にあり、データ記憶キャパシタ C_s の保持電圧により定まるゲート・ソース間電圧 V_{gs} に応じたドレイン電流 I_{ds} が有機 EL 素子 5 3 に供給される。これにより、トランジスタ 6 3 の特性バラツキの影響を受けない発光輝度が得られる。

【0126】

(B - 4) 回路例 D

(a) 画素回路の構成

図 2 1 に、画素回路 9 の他の構成例を示す。図 2 1 に示す画素回路 9 も、電流駆動素子が n チャネルトランジスタの場合の回路例である。

10

【0127】

この画素回路 9 は、3 個のトランジスタ 8 1、8 3、8 5 と、データ記憶キャパシタ C_s と、有機 EL 素子 8 7 とで構成される。この画素回路 9 の場合も、オフセット電圧 V_{ofs} の供給に専用線を使用する。従って、データ線 1 3 には、画素データに対応する信号電圧 V_{data} だけが供給される。

【0128】

トランジスタ 8 1 は、データ線 1 3 A 又は 1 3 B の信号電位 V_{sig} の画素回路内への書き込みを制御する素子である。図 2 1 のトランジスタ 8 1 は n チャネル TFT である。トランジスタ 8 3 は、電流駆動素子として機能する n チャネル TFT である。トランジスタ 8 5 は、スイッチング制御素子として機能する n チャネル TFT である。

20

【0129】

ここで、トランジスタ 8 1 は、一方の主電極がデータ線 1 3 A 又は 1 3 B と接続され、他方の主電極がトランジスタ 8 3 のゲート電極と接続される。また、トランジスタ 8 1 のゲート電極は、走査線 1 1 に接続される。

【0130】

データ記憶キャパシタ C_s は、トランジスタ 8 3 のゲート電極と有機 EL 素子 8 7 の陽極端子との間に接続される。

トランジスタ 8 3 の一方の主電極は電源線と接続される。この場合、電源線には、高電位の電源電位 V_{DD1} と低電位の電源電位 V_{SS2} のいずれかが、走査線駆動部 2 3 より供給される。

30

【0131】

トランジスタ 8 5 の一方の主電極はオフセット電圧供給線に接続され、他方の主電極はトランジスタ 8 1 の主電極とトランジスタ 8 3 のゲート電極とを接続する配線の間接点に接続される。

有機 EL 素子 8 7 の陽極電極はトランジスタ 8 3 の一方の主電極に接続され、陰極電極は接地電位 V_{SS1} に接続される。

【0132】

(b) データ線駆動部の回路構成

この回路例の場合、データ線駆動部 2 7 には、図 6 や図 7 で説明した回路構成を使用する。

40

【0133】

(c) 駆動動作

図 2 2 に、画素回路 9 (図 2 1) の駆動方法 1 に対応する駆動タイミングを示す。図 2 2 も、2 本のデータ線 1 3 A 及び 1 3 B のうち一方に接続された画素回路 9 に着目した駆動タイミングであり、他方に接続された画素回路 9 では 1 水平走査期間の位相差で同様の駆動動作が実行されることになる。

【0134】

(i) 補正準備期間

この期間では、トランジスタ 8 5 がオン状態に制御され、トランジスタ 8 1 はオフ状態に制御される。また、この期間では、電源線に低電位の電源電圧 V_{SS2} が印加される。

50

この際、トランジスタ 8 3 のドレイン電流 I_{ds} は、オフセット電圧 V_{ofs} からトランジスタ 8 5、データ記憶キャパシタ C_s 、トランジスタ 8 3 を経て電源線（電源電圧 V_{SS2} ）へと流れる。

【0135】

この結果、トランジスタ 6 3 のゲート電圧 V_g がオフセット電圧 V_{ofs} に収束するように急低下する。また、有機 EL 素子 8 7 の陽極電圧 V_A は、低電位の電源電圧 V_{SS2} に収束するように急低下する。

【0136】

かくして、データ記憶キャパシタ C_s には、オフセット電圧 V_{ofs} と電源電圧 V_{SS2} の電位差に相当する電圧が保持される。この電圧はトランジスタ 8 3 の閾値電圧 V_{th} よりも大きい電圧である。この動作がデータ記憶キャパシタ C_s の保持電圧をリセットする動作に当たる。

【0137】

(ii) 閾値補正期間

この期間では、電源線に印加される電位が高電位の電源電位 V_{DD1} に切り替わる。今度は、電源線の電位がオフセット電圧 V_{ofs} より高くなる。この結果、トランジスタ 8 3 のドレイン電流 I_{ds} は逆向きに流れる。すなわち、電源線（ V_{DD1} ）からトランジスタ 8 3、データ記憶キャパシタ C_s 、トランジスタ 8 5 を経てオフセット電圧 V_{ofs} へ流れる。

【0138】

これに伴い、データ記憶キャパシタ C_s に記憶されていた電荷が流出し、保持電圧が小さくなる。この際、トランジスタ 8 3 のゲート電圧 V_g はオフセット電圧 V_{ofs} に固定であるので、有機 EL 素子 8 7 の陽極電圧 V_A が上昇する。

【0139】

やがて、データ記憶キャパシタ C_s の両端子間電圧がトランジスタ 8 3 の閾値電圧 V_{th} まで小さくなると、トランジスタ 8 3 は自動的にオフ動作する。これに伴い、有機 EL 素子 8 7 の陽極電圧 V_A の上昇も自動停止する。

【0140】

結果的に、データ記憶キャパシタ C_s には、電流駆動素子として機能するトランジスタ 8 3 に固有の閾値電圧 V_{th} の補正に必要な電圧が格納される。

【0141】

(iii) 信号電圧 V_{data} の書き込みと移動度補正の兼用期間

この期間では、トランジスタ 8 1 がオン状態に切り替え制御され、トランジスタ 8 5 はオフ状態に制御される。勿論、トランジスタ 8 3 もカットオフ状態にあるのでオフ状態のままである。

【0142】

このとき、データ線 1 3 には、オフセット電圧 V_{ofs} よりも画素データに対応する信号電圧 V_{data} だけ高い電圧が印加される。これにより、トランジスタ 8 3 のゲート電圧 V_g は、オフセット電圧 V_{ofs} より信号電圧 V_{data} だけ高い電圧へと遷移される。この結果、データ記憶キャパシタ C_s には、信号電圧 V_{data} と閾値電圧 V_{th} の補正電圧が保持される。

【0143】

この信号電圧 V_{data} の書き込み開始によりデータ記憶キャパシタ C_s の保持電圧が上昇を開始すると、トランジスタ 8 3 がオン動作してドレイン電流 I_{ds} を流し始める。このドレイン電流 I_{ds} は、有機 EL 素子 8 7 の寄生容量に流れ込む。そして、寄生容量の充電に伴って有機 EL 素子 8 7 の陽極電圧 V_A の上昇が開始される。

【0144】

この陽極電圧 V_A の上昇は、データ記憶キャパシタ C_s の保持電圧を小さくするように作用する。すなわち、トランジスタ 8 3 のゲート・ソース間電圧 V_{gs} を小さくするように作用する。

10

20

30

40

50

勿論、ドレイン電流 I_{ds} の大きさは、トランジスタ 83 の移動度 μ の大きさに比例する。従って、移動度 μ が大きいほど、この補正動作後のゲート・ソース間電圧 V_{gs} が小さくなる。

【0145】

かくして、データ記憶キャパシタ C_s には、画素データに対応する信号電圧 V_{data} 、閾値補正用の電圧、閾値補正用の電圧が保持される。

この場合も、ドレイン電流 I_{ds} の大きさは、 $1/2 \cdot \mu \cdot C_{ox} \cdot W \cdot L \cdot (V_{gs} - V_{th})^2$ で与えられる。このため、移動度 μ に応じた保持電圧の電圧変化が移動度のバラツキによる影響を小さくするように作用する。

【0146】

(iv) 発光期間

この期間では、トランジスタ 81、85 がオフ状態に制御され、データ記憶キャパシタ C_s の保持電圧によりトランジスタ 83 だけがオン動作する。このとき、トランジスタ 83 はオン状態にあり、データ記憶キャパシタ C_s の保持電圧により定まるゲート・ソース間電圧 V_{gs} に応じたドレイン電流 I_{ds} を有機 EL 素子 87 に供給する。これにより、トランジスタ 83 の特性バラツキの影響を受けない発光輝度が得られる。

【0147】

(B-5) 回路例 E

(a) 画素回路の構成

図 23 に、画素回路 9 の他の構成例を示す。図 23 に示す画素回路 9 は、電流駆動素子を p チャネルトランジスタで構成する場合の一例である。

【0148】

この画素回路 9 は、6 個のトランジスタ 91、93、95、97、99、101 と、データ記憶キャパシタ C_s と、有機 EL 素子 103 とで構成される。この画素回路 9 の場合、閾値補正用の初期化電位 V_{INI} の供給に専用線を使用する。従って、データ線 13 には、画素データに対応する信号電圧 V_{data} だけが供給される。

【0149】

トランジスタ 91 は、信号電圧 V_{sig} の書き込み準備動作期間にオン動作して、トランジスタ 97 のゲート電位を初期化するのに用いられる p チャネル TFT である。

トランジスタ 93 は、信号電圧 V_{sig} のデータ記憶キャパシタ C_s への書き込み経路を生成する p チャネル TFT である。トランジスタ 93 の 2 つの主電極は、トランジスタ 97 のソース電極とゲート電極にそれぞれ接続される。

【0150】

トランジスタ 95 は、2 本のデータ線 13A 又は 13B の信号電位 V_{sig} の画素回路内への書き込みを制御する p チャネル TFT である。このトランジスタ 95 の一方の主電極はデータ線に接続され、他方の主電極はトランジスタ 97 のソース電極に接続される。ここで、信号電位 V_{sig} は、トランジスタ 95 → トランジスタ 97 → トランジスタ 93 を通じてトランジスタ 97 のゲート電極とデータ記憶キャパシタ C_s の一方の電極に与えられる。

【0151】

トランジスタ 97 は、有機 EL 素子 103 を電流駆動する p チャネル TFT である。

トランジスタ 99 は、発光期間に限ってオン動作し、駆動電流の有機 EL 素子 103 への供給を可能とする p チャネル TFT である。

トランジスタ 101 は、発光期間中、トランジスタ 97 のソース電極に固定電位である電源電位 V_{DD1} を印加する p チャネル TFT である。

【0152】

データ記憶キャパシタ C_s は、発光期間中、閾値補正済みの信号電位 V_{sig} をトランジスタ 97 のゲート電極とソース電極の間に印加する容量素子である。

有機 EL 素子 103 の陽極電極はトランジスタ 99 を挟んでトランジスタ 97 のドレイ

10

20

30

40

50

ン電極に接続され、陰極電極は接地電位 V_{SS1} に接続される。

【0153】

(b) データ線駆動部の回路構成

この回路例の場合、データ線駆動部 27 には、図 6 や図 7 で説明した回路構成を使用する。

【0154】

(c) 駆動動作

図 24 に、画素回路 9 (図 23) の駆動方法 2 に対応する駆動タイミングを示す。図 24 も、2 本のデータ線 13A 及び 13B のうち一方に接続された画素回路 9 に着目した駆動タイミングであり、他方に接続された画素回路 9 では 1 水平走査期間の位相差で同様の駆動動作が実行されることになる。

10

【0155】

(i) 補正準備期間

この期間では、制御線 $V_{SCAN3}(i)$ によりトランジスタ 91 のみがオン状態に制御され、他のトランジスタ 93、95、99、101 は制御線 $V_{SCAN1}(i)$ 及び $V_{SCAN2}(i)$ によりオフ状態に制御される。これに伴い、電流駆動素子であるトランジスタ 97 のゲート電位 V_g が初期化電位 V_{INI} に収束するように急低下する。

【0156】

このとき、初期化電位 V_{INI} は、閾値補正動作が正常に動作するように下記の条件を満たすように設定される。

20

$$V_{INI} < V_{DD1} - V_{data(max)} - V_{th}$$

ここで、 $V_{data(max)}$ は、データ線 13A 又は 13B から供給される信号電圧 V_{data} の最大値である。

【0157】

また、閾値 V_{th} は、有機 EL 素子 103 を駆動するトランジスタ 97 の閾値電圧である。

図 24 に示すように、ゲート電位 V_g の低下に伴い、オープン状態にあるソース電圧 V_s も追従して低下する。

【0158】

(ii) 信号電圧の書き込み兼閾値補正期間

30

この期間では、制御線 $V_{SCAN1}(i)$ によりトランジスタ 93 及び 95 のみがオン状態に制御され、他のトランジスタ 91、99、101 は制御線 $V_{SCAN2}(i)$ 及び $V_{SCAN3}(i)$ によりオフ状態に制御される。

【0159】

この制御により、電流駆動素子として動作するトランジスタ 97 のソース電位 V_s は、速やかに信号線 13A 又は 13B から供給される信号電圧 V_{sig} に遷移される。

なお、信号電圧 V_{sig} は、電源電圧 $V_{DD1} - V_{data}$ で与えられる。

【0160】

このとき、トランジスタ 97 には駆動電流が流れないため、トランジスタ 97 のゲート電位 V_g はソース電圧 V_s から閾値電圧 V_{th} だけ小さい値に収束するように変化する。すなわち、閾値補正動作が実行される。

40

同時に、データ記憶キャパシタ C_s には、閾値電圧を補正した信号電圧 V_{data} が書き込まれる。

【0161】

なぜなら、データ記憶キャパシタ C_s の両極間には、電源電位 V_{DD1} とソース電位 $V_s - V_{th} (= V_{DD1} - V_{data} - V_{th})$ の差電圧が印加されるためである。つまり、 $V_{data} + V_{th}$ が印加されるためである。

【0162】

(iii) 発光期間

この期間では、制御線 $V_{SCAN2}(i)$ によりトランジスタ 99 及び 101 のみがオ

50

ン状態に制御され、他のトランジスタ 9 1、9 3 及び 9 5 は制御線 V S C A N 1 (i) 及び V S C A N 3 (i) によりオフ状態に制御される。

【 0 1 6 3 】

この制御により、電流駆動素子としてのトランジスタ 9 7 のゲート電位 V_g は、データ記憶キャパシタ C_s により維持される一方で、トランジスタ 9 7 のソース電位 V_s は電源電位 V_{DD1} になる。

【 0 1 6 4 】

結果的に、トランジスタ 9 7 のゲート・ソース間電圧 V_{gs} は、データ記憶キャパシタ C_s の保持電圧により定まり、当該保持電圧に応じたドレイン電流 I_{ds} が有機 E L 素子 1 0 3 に供給される。ここでのドレイン電流 I_{ds} は、 $(\beta / 2) \cdot V_{data}^2$ で与えられる。なお、 β は、 $\mu \cdot C_{ox} \cdot W \cdot L$ である。

10

【 0 1 6 5 】

前式より、閾値成分が補正されていることが分かる。結果的に、トランジスタ 9 7 の特性バラツキの影響を受けない発光輝度が得られる。

【 0 1 6 6 】

(C) 他の形態例

(C - 1) データ線の他の配列例

前述した配置例の場合には、2 本のデータ線 1 3 に印加される信号電圧 V_{sig} の位相関係が全ての画素回路について同じ場合を説明した。

【 0 1 6 7 】

例えば画面上方から偶数行目に位置する画素列に対応するデータ線を 1 3 A、画面上方から奇数行目に位置する画素列に対応するデータ線を 1 3 B とする場合、画面左側から [1 3 A、1 3 B]、[1 3 A、1 3 B]、[1 3 A、1 3 B] ... と配列が繰り返す場合について説明した。ただし、この配列方法の場合には、2 本のデータ線 1 3 A と 1 3 B 間に特性差があると、その特性差が表示画面内でライン状に出現する可能性がある。

20

【 0 1 6 8 】

このような特性差を避けるには、2 本のデータ線 1 3 A と 1 3 B の配列関係を入れ替えることが望ましい。例えば [1 3 A、1 3 B]、[1 3 B、1 3 A]、[1 3 A、1 3 B] ... というように、1 画素毎に位相関係を入れ替えれば良い。

【 0 1 6 9 】

このように配列関係を入れ替えると、左側のデータ線と右側のデータ線との間に特性差があったとしても、その特性差は表示画面上にドット市松状に発生することになる。従って、表示画質に与える特性差の影響を軽減することができる。

30

【 0 1 7 0 】

図 2 5 に、データ線 1 3 の並び替え例を示す。ただし、データ線 1 3 の並びは入れ替わっても、画素回路 9 の駆動信号は行単位で切り替わることに違いはない。従って、各データ線 1 3 A 及び 1 3 B と画素回路 9 との接続関係は同じである。勿論、データ線駆動部 2 7 もデータ線 1 3 A 及び 1 3 B の配列順に対応してスイッチその他の配線が入れ替わる。

【 0 1 7 1 】

(C - 2) 移動度補正時間

前述の画素回路例の場合には、基本的に移動度補正時間が固定である場合について説明した。

40

しかし、画素データに対応する信号電圧 V_{data} が大きい場合には補正時間を短くする一方、画素データに対応する信号電圧 V_{data} が小さい場合には補正時間を長くする方法を採用しても良い。

【 0 1 7 2 】

(C - 3) 製品例

(a) ドライブ I C

前述の説明では、画素アレイ部と駆動回路とが 1 つのパネル上に形成されている場合について説明した。

50

しかし、画素アレイ部 2 5 と駆動回路部 5、2 3 等とは別々に製造し、流通することもできる。例えば、駆動回路部 5、2 3 等はそれぞれ独立したドライブ IC (integrated circuit) として製造し、画素アレイ部 2 5 を形成したパネルとは独立に流通することもできる。

【0173】

(b) 表示モジュール

前述した形態例における有機 EL パネルは、図 2 6 に示す外観構成を有する表示モジュール 1 1 1 の形態で流通することもできる。

【0174】

表示モジュール 1 1 1 は、支持基板 1 1 5 の表面に対向部 1 1 3 を貼り合わせた構造を有している。対向部 1 1 3 は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。

【0175】

なお、表示モジュール 1 1 1 には、外部から支持基板 1 1 5 に信号等を入出力するための FPC (フレキシブルプリントサーキット) 1 1 7 等が設けられていても良い。

【0176】

(c) 電子機器

前述した形態例における有機 EL パネルは、電子機器に実装された商品形態でも流通される。

図 2 7 に、電子機器 1 2 1 の概念構成例を示す。電子機器 1 2 1 は、前述した有機 EL ディ스플레이装置 1 2 3 及びシステム制御部 1 2 5 で構成される。システム制御部 1 2 5 で実行される処理内容は、電子機器 1 2 1 の商品形態により異なる。

【0177】

なお、電子機器 1 2 1 は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。

この種の電子機器 1 2 1 には、例えばテレビジョン受像機が想定される。図 2 8 に、テレビジョン受像機 1 3 1 の外観例を示す。

【0178】

テレビジョン受像機 1 3 1 の筐体正面には、フロントパネル 1 3 3 及びフィルターガラス 1 3 5 等で構成される表示画面 1 3 7 が配置される。表示画面 1 3 7 の部分が、形態例で説明した有機 EL パネルに対応する。

【0179】

また、この種の電子機器 1 2 1 には、例えばデジタルカメラが想定される。図 2 9 に、デジタルカメラ 1 4 1 の外観例を示す。図 2 9 (A) が正面側 (被写体側) の外観例であり、図 2 9 (B) が背面側 (撮影者側) の外観例である。

【0180】

デジタルカメラ 1 4 1 は、保護カバー 1 4 3、撮像レンズ 1 4 5、表示画面 1 4 7、コントロールスイッチ 1 4 9 及びシャッターボタン 1 5 1 で構成される。このうち、表示画面 1 4 7 の部分が、形態例で説明した有機 EL パネルに対応する。

【0181】

また、この種の電子機器 1 2 1 には、例えばビデオカメラが想定される。図 3 0 に、ビデオカメラ 1 6 1 の外観例を示す。

ビデオカメラ 1 6 1 は、本体 1 6 3 の前方に被写体を撮像する撮像レンズ 1 6 5、撮影のスタート/ストップスイッチ 1 6 7 及び表示画面 1 6 9 で構成される。このうち、表示画面 1 6 9 の部分が、形態例で説明した有機 EL パネルに対応する。

【0182】

また、この種の電子機器 1 2 1 には、例えば携帯端末装置が想定される。図 3 1 に、携帯端末装置としての携帯電話機 1 7 1 の外観例を示す。図 3 1 に示す携帯電話機 1 7 1 は折りたたみ式であり、図 3 1 (A) が筐体を開いた状態の外観例であり、図 3 1 (B) が筐体を折りたたんだ状態の外観例である。

10

20

30

40

50

【 0 1 8 3 】

携帯電話機 1 7 1 は、上側筐体 1 7 3、下側筐体 1 7 5、連結部（この例ではヒンジ部）1 7 7、表示画面 1 7 9、補助表示画面 1 8 1、ピクチャーライト 1 8 3 及び撮像レンズ 1 8 5 で構成される。このうち、表示画面 1 7 9 及び補助表示画面 1 8 1 の部分が、形態例で説明した有機 E L パネルに対応する。

【 0 1 8 4 】

また、この種の電子機器 1 2 1 には、例えばコンピュータが想定される。図 3 2 に、ノート型コンピュータ 1 9 1 の外觀例を示す。

ノート型コンピュータ 1 9 1 は、下型筐体 1 9 3、上側筐体 1 9 5、キーボード 1 9 7 及び表示画面 1 9 9 で構成される。このうち、表示画面 1 9 9 の部分が、形態例で説明した有機 E L パネルに対応する。

10

【 0 1 8 5 】

これらの他、電子機器 1 2 1 には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。

【 0 1 8 6 】

(C - 4) 他の表示デバイス例

前述した駆動方法は、有機 E L パネル以外にも適用できる。例えば無機 E L パネル、LED を配列する表示パネルその他のダイオード構造を有する発光素子を画面上に配列する表示パネルに適用できる。

【 0 1 8 7 】

20

(C - 5) その他

前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

【 図面の簡単な説明 】

【 0 1 8 8 】

【 図 1 】 有機 E L パネルの主要構成例を示す図である（従来例）。

【 図 2 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 3 】 駆動動作例を説明する図である。

【 図 4 】 画素回路とデータ線駆動部との接続関係を説明する図である。

30

【 図 5 】 有機 E L パネルの主要構成例を示す図である（形態例）。

【 図 6 】 画素回路とデータ線駆動部との接続関係を説明する図である（形態例）。

【 図 7 】 画素回路とデータ線駆動部との接続関係を説明する図である（形態例）。

【 図 8 】 駆動動作例を説明する図である（駆動方法 1 ）。

【 図 9 】 駆動動作例を説明する図である（駆動方法 1 ）。

【 図 1 0 】 駆動動作例を説明する図である（駆動方法 2 ）。

【 図 1 1 】 駆動動作例を説明する図である（駆動方法 2 ）。

【 図 1 2 】 駆動動作例を説明する図である（駆動方法 2 ）。

【 図 1 3 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 1 4 】 図 1 3 に示す画素回路とデータ線駆動部との接続関係を説明する図である。

40

【 図 1 5 】 図 1 3 に示す画素回路とデータ線駆動部との接続関係を説明する図である。

【 図 1 6 】 図 1 3 に示す画素回路の駆動動作例を示す図である。

【 図 1 7 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 1 8 】 図 1 7 に示す画素回路の駆動動作例を示す図である。

【 図 1 9 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 2 0 】 図 1 9 に示す画素回路の駆動動作例を示す図である。

【 図 2 1 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 2 2 】 図 2 1 に示す画素回路の駆動動作例を示す図である。

【 図 2 3 】 アクティブマトリクス駆動型の画素回路例を示す図である。

【 図 2 4 】 図 2 3 に示す画素回路の駆動動作例を示す図である。

50

【図 2 5】データ線の他の配置例を説明する図である（形態例）。

【図 2 6】表示モジュールの構成例を示す図である。

【図 2 7】電子機器の機能構成例を示す図である。

【図 2 8】電子機器の商品例を示す図である。

【図 2 9】電子機器の商品例を示す図である。

【図 3 0】電子機器の商品例を示す図である。

【図 3 1】電子機器の商品例を示す図である。

【図 3 2】電子機器の商品例を示す図である。

【符号の説明】


【 0 1 8 9 】

- | | |
|-----|------------|
| 1 | 有機 E L パネル |
| 3 | 画素アレイ部 |
| 5 | 走査線駆動部 |
| 7 | データ線駆動部 |
| 9 | 画素回路 |
| 1 1 | 走査線 |
| 1 3 | データ線 |
| 2 1 | 有機 E L パネル |
| 2 3 | 走査線駆動部 |
| 2 5 | 画素アレイ部 |
| 2 7 | データ線駆動部 |


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 6 】




【 ㊦ 1 8 】




【図 19】




【図 21】




【図 20】




【図 22】




【 図 2 4 】




【 図 2 6 】




【図 27】




【図 28】




【図 29】




【図 30】



【図 3 1】



【図 3 2】



フロントページの続き

(51) Int.Cl.

F I

テーマコード (参考)

G 0 9 G 3/20 6 1 1 H

G 0 9 G 3/20 6 4 2 A

H 0 5 B 33/14 A

专利名称(译)	EL显示面板驱动方法，EL显示面板，EL显示面板驱动装置和电子设备		
公开(公告)号	JP2009015276A	公开(公告)日	2009-01-22
申请号	JP2007208847	申请日	2007-08-10
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	浅野 慎		
发明人	浅野 慎		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.623.B G09G3/20.623.D G09G3/20.623.C G09G3/20.621.F G09G3/20.611.H G09G3/20.642.A H05B33/14.A G09G3/20.624.B G09G3/3225 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD08 5C080/EE19 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK02 5C080/KK07 5C080/KK43 5C380/AA01 5C380/AA02 5C380/AA03 5C380/AB06 5C380/AB08 5C380/AB18 5C380/AB34 5C380/AB45 5C380/AC07 5C380/AC08 5C380/AC09 5C380/AC11 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB14 5C380/CA12 5C380/CA53 5C380/CB16 5C380/CB17 5C380/CB20 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC05 5C380/CC06 5C380/CC07 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC63 5C380/CC64 5C380/CC66 5C380/CD012 5C380/CD013 5C380/CD015 5C380/CD017 5C380/CD024 5C380/CD026 5C380/CF51 5C380/DA06 5C380/DA47 5C380/HA16		
代理人(译)	头师 教文		
优先权	2007148700 2007-06-05 JP		
外部链接	Espacenet		

摘要(译)

要解决的问题：即使在一个水平扫描周期短的情况下，也要确保足够的时间来提供与像素数据相对应的信号电压。解决方案：提出了一种方法，用于当每列布置的多条数据线中的一条数据线以线为单位连接到像素电路时，在多个水平扫描周期内将相应像素数据的信号电压施加到多条数据线中的每一条。当在有源矩阵驱动系统对应的像素结构的像素电路排列在EL的像素阵列部分的M行和N列的情况下，当垂直相邻的像素电路连接到不同驱动相的数据线时显示屏。 Z

