

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3956347号
(P3956347)

(45) 発行日 平成19年8月8日(2007.8.8)

(24) 登録日 平成19年5月18日(2007.5.18)

(51) Int. Cl.	F I	
G09G 3/30 (2006.01)	G09G 3/30	J
G09G 3/20 (2006.01)	G09G 3/20	624B
G09F 9/30 (2006.01)	G09G 3/20	611H
H01L 27/32 (2006.01)	G09G 3/20	641C
H01L 29/786 (2006.01)	G09F 9/30	338

請求項の数 5 (全 16 頁) 最終頁に続く

<p>(21) 出願番号 特願2002-50171 (P2002-50171)</p> <p>(22) 出願日 平成14年2月26日(2002.2.26)</p> <p>(65) 公開番号 特開2003-255856 (P2003-255856A)</p> <p>(43) 公開日 平成15年9月10日(2003.9.10)</p> <p>審査請求日 平成14年12月20日(2002.12.20)</p>	<p>(73) 特許権者 390009531 インターナショナル・ビジネス・マシー ズ・コーポレーション INTERNATIONAL BUSIN ESS MASHINES CORPO RATION アメリカ合衆国10504 ニューヨーク 州 アーモンク ニュー オーチャード ロード</p> <p>(74) 代理人 100086243 弁理士 坂口 博</p> <p>(74) 代理人 100091568 弁理士 市位 嘉宏</p>
---	--

最終頁に続く

(54) 【発明の名称】 ディスプレイ装置

(57) 【特許請求の範囲】

【請求項1】

複数の画素を有するディスプレイ装置であって、
 画素毎に設けられ自己発光するOLED(Organic Light Emitti
 ng Diode)と、
 前記OLEDを駆動し、ゲート電極とアモルファスシリコンと当該アモルファスシリ
 コンを介して前記ゲート電極と対向するソース電極およびドレイン電極とを備えるドライ
 用トランジスタと、
 前記ドライブ用トランジスタの前記ソース電極および前記ドレイン電極の何れか一方の
 電極の一部を分離させて形成される分枝電極を含み、前記ドライブ用トランジスタのスレ
 ッショルド電圧(V_{th})を検出するための分枝トランジスタと、
 前記分枝トランジスタのゲート電極とソース電極およびドレイン電極の何れか一方の電
 極の間に配設される第3トランジスタと、を含み、
 前記ドライブ用トランジスタの前記ソース電極および前記ドレイン電極の何れか一方の
 電極は、前記分枝トランジスタの前記ソース電極および前記ドレイン電極の何れか一方の
 電極と接続し、当該分枝トランジスタの当該ソース電極および当該ドレイン電極のうちも
 う一方の電極は、前記第3トランジスタのソース電極およびドレイン電極の何れか一方の
 電極と接続し、当該第3トランジスタの当該ソース電極および当該ドレイン電極のうちも
 う一方の電極は、当該ドライブ用トランジスタの当該ゲート電極および当該分枝トランジ
 スタのゲート電極と接続し、

10

20

前記分枝トランジスタは、前記ドライブ用トランジスタの電圧変化に追従して変化することにより前記スレッシュールド電圧 (V_{th}) を検出し、

前記スレッシュールド電圧 (V_{th}) の検出は、前記第3トランジスタの前記ゲート電極に電圧を加えることで当該第3トランジスタの前記ソース電極と前記ドレイン電極を導通させることにより前記ドライブ用トランジスタおよび前記分枝トランジスタの前記ゲート電極の電荷を抜き、当該分枝トランジスタの前記ソース電極と前記ドレイン電極が導通しなくなったときの当該分枝トランジスタの当該ゲート電極の電圧をスレッシュールド電圧 (V_{th}) とすることにより行われる

ことを特徴とするディスプレイ装置。

【請求項2】

さらに、

前記分枝トランジスタによって得られた前記スレッシュールド電圧 (V_{th}) を格納するキャパシタを含み、

供給される信号電圧に、前記キャパシタに格納された前記スレッシュールド電圧 (V_{th}) に基づく補正が加えられた制御電圧を前記ドライブ用トランジスタに対して供給することを特徴とする請求項1記載のディスプレイ装置。

【請求項3】

さらに、

前記OLEDに対して前記信号電圧を供給するホールド回路と、

前記OLEDに対して走査のためのセレクト信号を供給する走査回路とを含み、

前記走査回路から供給される前記セレクト信号に基づいて、前記スレッシュールド電圧 (V_{th}) の取り込みおよび前記ドライブ用トランジスタへの書き込みのタイミングが制御されることを特徴とする請求項2記載のディスプレイ装置。

【請求項4】

画素毎に設けられ自己発光するOLED (Organic Light Emitting Diode) を、ゲート電極とアモルファスシリコンと当該アモルファスシリコンを介して前記ゲート電極と対向するソース電極およびドレイン電極とを備えるアモルファスシリコンTFTを用いて駆動する駆動手段と、

前記駆動手段に用いられる前記アモルファスシリコンTFTの前記ソース電極および前記ドレイン電極の何れか一方の電極の一部を分離させて形成される分枝電極を用いて、当該アモルファスシリコンTFTにおけるスレッシュールド電圧 (V_{th}) を取得するスレッシュールド電圧取得手段と、

前記スレッシュールド電圧取得手段により取得された前記スレッシュールド電圧 (V_{th}) に基づき前記アモルファスシリコンTFTに対して制御電圧を供給する信号電圧供給手段と、を含み、

前記スレッシュールド電圧取得手段は、前記アモルファスシリコンTFTにおけるスレッシュールド電圧 (V_{th}) を取得する分枝トランジスタと、当該分枝トランジスタのゲート電極とソース電極およびドレイン電極の何れか一方の電極の間に配設される第3トランジスタと、を備え、

前記アモルファスシリコンTFTの前記ソース電極および前記ドレイン電極の何れか一方の電極は、前記分枝トランジスタの前記ソース電極および前記ドレイン電極の何れか一方の電極と接続し、当該分枝トランジスタの当該ソース電極および当該ドレイン電極のうちもう一方の電極は、当該第3トランジスタのソース電極およびドレイン電極の何れか一方の電極と接続し、当該第3トランジスタの当該ソース電極および当該ドレイン電極のうちもう一方の電極は、当該アモルファスシリコンTFTの前記ゲート電極および当該分枝トランジスタのゲート電極と接続し、

前記分枝トランジスタは、前記アモルファスシリコンTFTの電圧変化に追従して変化することにより前記スレッシュールド電圧 (V_{th}) を検出し、

前記スレッシュールド電圧 (V_{th}) の検出は、前記第3トランジスタの前記ゲート電極に電圧を加えることで当該第3トランジスタの前記ソース電極と前記ドレイン電極を導通

10

20

30

40

50

させることにより前記アモルファスシリコンTFTおよび前記分枝トランジスタの前記ゲート電極の電荷を抜き、当該分枝トランジスタの当該ソース電極と当該ドレイン電極が導通しなくなったときの当該分枝トランジスタの当該ゲート電極の電圧をスレッシュホールド電圧(V_{th})とすることでスレッシュホールド電圧(V_{th})を取得する

ことにより行われることを特徴とするディスプレイ装置。

【請求項5】

前記信号電圧供給手段は、新たに得られた信号電圧と前記スレッシュホールド電圧(V_{th})とを重み付け加算して前記制御電圧とすることを特徴とする請求項4記載のディスプレイ装置。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は、OLED(Organic Light Emitting Diode)を用いたディスプレイ装置等に係り、より詳しくは、駆動用トランジスタにおけるスレッシュホールド(閾値)電圧(V_{th})を補正するディスプレイ装置等に関する。

【0002】

【従来の技術】

OLED(有機ELとも呼ばれる)は、電場を加えることによって励起する蛍光性の有機化合物に直流電圧をかけて発光させるものであり、次世代ディスプレイデバイスとして注目されている。このOLEDは電流駆動素子であり、駆動用トランジスタのばらつきや劣化による電流のばらつきは、そのまま画質の悪化につながる。そこで、画質の向上を図る上で、駆動用トランジスタへ電流が流れ始めるポイントとなるスレッシュホールド(閾値)電圧(V_{th})の補正を行い、出力電流を安定させる方法が効果的である。ここで、OLEDの駆動方式としては、電圧書き込み方式と電流書き込み方式とに大別される。従来、それぞれの駆動方式にて、 V_{th} を補正する回路が提案されている。

20

【0003】

図8(a),(b)は、従来の電圧書き込み方式において V_{th} 補正を実現する方法を説明するための図であり、図8(a)は回路図を、図8(b)はタイミングチャートを示している。図8(a)に示すトランジスタによる電圧書き込み方式の回路図では、OLED200の駆動のために、4つのFET201~204と2つのコンデンサ205~206とが用いられている。FET201はデータ線とコンデンサ205との間に入るスイッチ、FET202はOLED200のドライブトランジスタ、FET203はFET202のドレイン/ゲート間に入るスイッチ、FET204はFET202とOLED200との間に入るスイッチである。また、コンデンサ205はデータ電圧を記憶するコンデンサ、コンデンサ206は V_{th} を記憶するコンデンサである。FET203がオン(ON)になると、FET202のドレイン/ゲート電圧が同じになる。このとき、FET202のドレインに電圧がかかっている場合にはFET202は完全にONになる。FET202のドレインに電圧がかかっていない場合にはFET202の電荷はドレインを通して逃げて行き、ついにはFET203がオフ(OFF)になる。このとき、FET203のゲートには V_{th} が残る。

30

40

【0004】

各期間における動作を図8(b)を用いて説明する。

まず、期間1では、Selectが立ち下がりFET201がONになり、AZが立ち下がりFET203もONになる。前の周期でAZBがONなのでOLED200には電流が流れる状態になっており、FET202のドレイン電位 V_d はOLED200の接地電位に対して十分に近い電位にある。すなわち V_d は十分に低電位である。従ってFET202のゲートソース間電圧 V_{gs} は十分マイナス方向に振れているのでFET202はON状態を保つ。その際OLED200の電位は V_{th} 程度であり、この期間でOLED200における V_{th} の補償が行われる。

【0005】

50

次に、期間 2 では、A Zが立ち下がりF E T 2 0 3がO Nになり、A Z Bが立ち上がり、F E T 2 0 4がO F Fになる。V ddの電流はF E T 2 0 2のゲートに回り込みV gs = V thになるまでV gsの電位を押し上げ、V gs = V thになった時点でF E T 2 0 2はO F Fになる。A Zが立ち上がってF E T 2 0 3がO F FになるとC 1とC 2にV thがプログラムされる。

【0006】

期間 3 では、D a t a線にV ddから V dataだけ低い信号を入力すると、容量分割によりコンデンサ205およびコンデンサ206に記憶される電圧が変化する。

【式1】

$$V_{C2} = V_{dd} - V_{th}$$

10

$$\rightarrow V_{C2} = V_{dd} - V_{th} - \frac{C1}{C1 + C2 + Cg} \cdot \Delta V_{data}$$

【0007】

期間 4 では、A Z BがO NになりO L E D 2 0 0が発光する。そのときのF E T 2 0 2のドレイン・ソース間に流れる電流I dsは次の式のようになり、V thの項を含まなくなる。

20

【式2】

$$I_{ds} = \alpha (V_{gs} - V_{th})^2 = \alpha (\beta \cdot \Delta V_{data} - V_{dd})^2$$

ここで、

【式3】

$$\beta = \frac{C1}{C1 + C2 + Cg}$$

30

である。

【0008】

図9(a),(b)は、従来の電流書き込み方式においてV th補正を実現したものを説明するための図であり、図9(a)は回路図を、図9(b)はタイミングチャートを示している。図9(a)に示すトランジスタによる電圧書き込み方式の回路図では、O L E D 2 0 0の駆動のために、4つのF E T 2 1 1 ~ 2 1 4とコンデンサ215とが用いられている。F E T 2 1 1はデータ線とコンデンサ215との間に入るスイッチ、F E T 2 1 2はO L E D 2 0 0のドライブトランジスタ、F E T 2 1 3はF E T 2 1 2とO L E D 2 0 0との間に入るスイッチ、F E T 2 1 4はF E T 2 1 3のドレイン/ゲート間に入るスイッチである。また、コンデンサ215はV thを記憶するコンデンサである。

40

【0009】

各期間における動作を図9(b)を用いて説明する。

まず、期間 1 では、F E T 2 1 2をO F FにしてV ddを遮断し、F E T 2 1 1およびF E T 2 1 4をO Nにする。このとき、I dataがF E T 2 1 3を流れる。期間 2 では、I dataに応じた電圧がコンデンサ215にプログラムされる。期間 3 では、F E T 2 1 1とF E T 2 1 4とをO F Fにし、F E T 2 1 2をO NにしてV ddをF E T 2 1 3およびO L E D 2 0 0に供給する。このとき、コンデンサ215に記憶された電圧により、I dataの電流がO L E D 2 0 0に供給される。

【0010】

【発明が解決しようとする課題】

50

以上のような方式によって、 V_{th} の補正がなされていたが、上述した2つの方式では、電源 V_{dd} とOLED200との間に、直列に2つのトランジスタ(電圧書き込み方式ではFET202とFET204、電流書き込み方式ではFET212とFET213)が設置される必要がある。すなわち、 V_{th} を検出するためには、2個のトランジスタを直列につないで、片方は電流のON/OFF制御、片方は電流値の制御を行うことが必要となる。

【0011】

しかしながら、例えばa-Si(アモルファスシリコン)TFT(Thin Film Transistor)でOLED200を駆動する場合、アモルファスシリコンTFTは移動度が小さく電流があまり流せないことから、大きな電流を流すためには大きなTFTを用いる必要がある。そのために、上述の方式をアモルファスシリコンTFTで実現しようとした場合に、トランジスタが占有する面積が大きくなってしまい、一方でディスプレイは画素サイズが限られていることから、上述のような画素の中に大きなTFTを何個も必要とする回路を採用することは、実装する上で困難なことである。

10

【0012】

本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、アモルファスシリコンTFTにてスレッシュヨルド電圧(V_{th})を適切に取り出すことにある。

また他の目的は、大容量のトランジスタの数を削減した状態にて V_{th} のばらつきを補正することにある。

さらに他の目的は、 V_{th} の検出とデータの書き込みとを同時に行うことで、制御を簡潔化することにある。

20

【0013】

【課題を解決するための手段】

かかる目的のもと、本発明は、OLED(Organic Light Emitting Diode)の駆動用トランジスタであるアモルファスシリコンTFTの電極の一部を分枝させた分枝電極によって形成される分枝トランジスタによってアモルファスシリコンTFTのスレッシュヨルド電圧(V_{th})を取り出し、このスレッシュヨルド電圧(V_{th})のばらつきを補正して駆動用トランジスタに制御電圧を供給することを特徴としている。即ち、本発明が適用されるディスプレイ装置は、画素毎に設けられ自己発光するOLEDと、このOLEDを駆動するドライブ用トランジスタと、このドライブ用トランジスタの電極の一部を独立させて形成されると共に、ドライブ用トランジスタのスレッシュヨルド電圧(V_{th})を検出するための分枝トランジスタとを含んでいる。

30

【0014】

さらに、分枝トランジスタによって得られたスレッシュヨルド電圧(V_{th})を格納するキャパシタを含み、供給される信号電圧に、キャパシタに格納されたスレッシュヨルド電圧(V_{th})に基づく補正が加えられた制御電圧をドライブ用トランジスタに対して供給することを特徴とすることができる。またさらに、OLEDに対して信号電圧を供給するホールド回路と、OLEDに対して走査のためのセレクト信号を供給する走査回路とを含み、この走査回路から供給されるセレクト信号に基づいて、スレッシュヨルド電圧(V_{th})の取り込みおよびドライブ用トランジスタへの書き込みのタイミングが制御されることを特徴とすることができる。

40

【0015】

また、本発明が適用されるディスプレイ装置は、画素毎に設けられ自己発光するOLED(Organic Light Emitting Diode)をアモルファスシリコンTFTを用いて駆動する駆動手段と、この駆動手段に用いられるアモルファスシリコンTFTに形成される分枝電極を用いて、アモルファスシリコンTFTにおけるスレッシュヨルド電圧(V_{th})を取得するスレッシュヨルド電圧取得手段と、このスレッシュヨルド電圧取得手段により取得されたスレッシュヨルド電圧(V_{th})に基づきアモルファスシリコンTFTに対して制御電圧を供給する信号電圧供給手段とを含んでいる。

【0016】

50

ここで、このスレッシュヨルド電圧取得手段は、アモルファスシリコンTFTに電流を流している状態から電流を十分に減らしたときのゲート電圧を分枝電極を用いて取得する、即ち、電流を絞り込むという操作を分枝電極を用いて実行している。また、この信号電圧供給手段は、新たに得られた信号電圧とスレッシュヨルド電圧(V_{th})とを加算して制御電圧とすることを特徴とすれば、アモルファスシリコンTFTにおける V_{th} のばらつきを補正することができる点で好ましい。

【0017】

一方、本発明が適用される駆動回路は、OLED等の被駆動素子を駆動させるためのアモルファスシリコンTFTに代表されるドライブ用トランジスタと、このドライブ用トランジスタの電極の一部を独立させて形成されると共に、ドライブ用トランジスタに電流が流れる際のスレッシュヨルド電圧(V_{th})を検出するための分枝トランジスタと、この分枝トランジスタによって検出されるスレッシュヨルド電圧(V_{th})が書き込まれる補償キャパシタと、ドライブ用トランジスタの制御に必要な信号電圧が書き込まれる信号キャパシタと、データ線と信号キャパシタとの間にある第1トランジスタと、この信号キャパシタと補償キャパシタとの間にある第2トランジスタと、分枝トランジスタのゲート電極と他の電極との間にある第3トランジスタとを含むことを特徴とすることができる。

10

【0018】

また、本発明が適用されるアモルファスシリコン薄膜トランジスタは、ゲート電極と、アモルファスシリコンと、このアモルファスシリコンを介してゲート電極と対向するソース電極およびドレイン電極と、ソース電極およびドレイン電極の何れか一方の電極に対してその一部を分離させて形成される分枝電極とを含み、この分枝電極は、分離前の電極に追従した電圧が得易い位置に配置されること、分離前の電極に対して近接して配置されること、分離前の電極によって形成されるトランジスタのスレッシュヨルド電圧(V_{th})を検出する分枝トランジスタを形成する電極であることを特徴とすることができる。

20

【0019】

他の観点から捉えると、本発明が適用されるアモルファスシリコン薄膜トランジスタは、ゲート電極と、アモルファスシリコンと、このアモルファスシリコンを介してゲート電極と対向するソース電極およびドレイン電極と、ドレイン電極の分枝として形成されると共に、ゲート電極、ソース電極およびドレイン電極によって形成されるトランジスタのスレッシュヨルド電圧(V_{th})を検出をするための分枝トランジスタを形成する分枝電極とを含んでいる。

30

【0020】

さらに本発明は、アモルファスシリコンTFTによってOLEDを駆動するOLED駆動方法であって、アモルファスシリコンTFTに信号電圧を書き込むステップと、このアモルファスシリコンTFT上に設けられる分枝トランジスタを用いてアモルファスシリコンTFTのスレッシュヨルド電圧(V_{th})を読み込むステップと、このスレッシュヨルド電圧(V_{th})に基づき新たな信号電圧に補正を加えてアモルファスシリコンTFTに制御電圧を供給するステップとを含んでいる。ここで、例えば制御電圧を供給するステップは、新たな信号電圧とスレッシュヨルド電圧(V_{th})とを加算することを特徴としている。また、例えばスレッシュヨルド電圧(V_{th})を読み込むステップは、制御電圧を供給するN次の前であるN-1次のセレクト信号に基づいて読み込みを実行することを特徴とすることができる。

40

【0021】

【発明の実施の形態】

以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。

図1は、本実施の形態が適用されるアクティブマトリクス型のOLEDディスプレイ10を示した図である。OLEDの駆動方式には、パッシブ駆動とアクティブ駆動があるが、例えば26万色程度以上のフルカラーを制御するにはアクティブ駆動が適している。このアクティブ駆動では、TFT駆動を必要としており、TFT技術にはa-Si(アモルファスシリコン)を用いたものと低温ポリシリコンを用いたものがある。本実施の形態では、アモルファスシリコンTFTを用いたアクティブマトリクス型のOLEDディスプレイ1

50

0を対象としている。このOLEDディスプレイ10は、 $m \times n$ 配置のドットマトリクス型のディスプレイを駆動するにあたり、供給されるビデオ信号を処理して各ドライバ回路に供給すべき制御信号を必要なタイミングで出力する制御回路11、制御回路11からの制御信号に基づいてセレクト信号(アドレス信号)を走査線 $Y_1 \sim Y_n$ に供給する走査回路12、制御回路11からの制御信号に基づいてデータ信号をデータ線 $X_1 \sim X_m$ に供給するホールド回路13、 $m \times n$ 個の画素毎に設けられ、走査回路12からのセレクト信号およびホールド回路13からのデータ信号によって制御される駆動回路20とを備えている。尚、制御回路11に供給されるビデオ信号を生成する回路構成等をも含めてディスプレイ装置として把握される場合がある。

【0022】

図2は、OLEDディスプレイ10に用いられる駆動回路20の構成を示した図である。図2に示す駆動回路20では、発光層に有機化合物を用いたOLED(Organic Light Emitting Diode)21、5つのトランジスタ(22~26)、および2つのキャパシタ(27,28)から構成されている。トランジスタとしては、OLED21の駆動用大型トランジスタとして $a\text{-Si}$ (アモルファスシリコン)TFTからなるドライブ用トランジスタ22、ドライブ用トランジスタ22とソース電極およびゲート電極等を共通にしてドレイン電極だけが独立している分枝(Twig)トランジスタ23、データ線と信号キャパシタ27との間に入る第1トランジスタ24、信号キャパシタ27のデータ線側とグランド(GND)との間に入る第2トランジスタ25、分枝トランジスタ23のゲートとドレインとの間に入っている第3トランジスタ26を有している。また、キャパシタとしては、ドライブ用トランジスタ22の制御に必要な制御電圧が書き込まれる信号キャパシタ27、信号キャパシタ27の2倍程度の容量を持ち、ドライブ用トランジスタ22へ電流が流れ始めるポイントとなるスレッシュホールド電圧(V_{th})を記憶するための補償キャパシタ28を備えている。

【0023】

ここで、FET(Field-effect Transistor)一般に、ゲートソース間電圧 V_{GS} とドレイン電流 I_D との関係は、二乗カーブによって表されるが、寿命によって、スレッシュホールド電圧(V_{th})のシフトが生じる。オリジナルのゲートソース間電圧を V_{GS0} とすると、得られるゲートソース間電圧 V_{GS}' は、ある期間内では、

$$V_{GS}' = V_{GS0} + V_{th}$$

として得られる。したがって、この V_{th} を正しく算出し、その部分の電圧を余分にかけてトランジスタを駆動することができれば、このシフト量を補正することが可能となる。尚、スレッシュホールド電圧(V_{th})は、半導体の中にある電荷量に対してゲート電圧にコントロールされている電荷量が優勢になるポイントを示す電圧である。この V_{th} シフトの原因としては、電子がチャンネルを流れる際に、電子がゲート絶縁膜に飛び込むことや、電子がチャンネルを流れる際に電子が Si の結合を切るために Si が帯電すること等が挙げられる。

【0024】

ドライブ用トランジスタ22は、大電流を流すために幅が広くなっており、幅広で且つ電流を均一に流すために、出力ピンを取り囲むように例えば、Jフック等の特殊な形状をしている(後述)。本実施の形態における一例では、このJフックの中に分枝トランジスタ23を設けるように構成されている。この分枝トランジスタ23は、ドライブ用トランジスタ22のJフックの端や途中でドレインだけが独立して設けられており、ドライブ用トランジスタ22の V_{th} の値と分枝トランジスタ23の V_{th} の値とが同じであることが期待されている。但し、ドライブ用トランジスタ22のように大電流を流す必要がない。

【0025】

アモルファスシリコンTFTで構成されるドライブ用トランジスタ22は、前述のように、電子が走っている最中に周りの膜に飛び込むこと、またシリコンが破壊されること等の理由によって、時間と共にチャージを帯びるようになり、寿命によってスレッシュホールド電圧(V_{th})がシフトしてしまう。そこで、このシフト量を検出してその部分の電圧を余分にかけてTFTをドライブすることが必要となる。本実施の形態では、ドライブ用トランジスタ22のドレイン電圧とできるだけ等しい電圧を取り出せるように、分枝トランジスタ

10

20

30

40

50

23を用いている。即ち、OLE D 21を流れる大電流はドライブ用トランジスタ22に流れる状態で、ドライブ用トランジスタ22の一部を枝分けした小さなトランジスタである分枝トランジスタ23によって V_{th} を取り出すことで、大きなトランジスタを複数個設けることなく、OLE D 21のパス上にある大型のトランジスタであるドライブ用トランジスタ22の V_{th} を正確に測定することができる。

【0026】

ここで、ドライブ用トランジスタ22に流れる電流は、 $(V_s - V_{th})^2$ に関係することから、この V_{th} の検出には、まず、ドライブ用トランジスタ22に電流を流した状態から、電流を十分に減らしたときのゲート電圧を見る方法が取られる。本実施の形態では、この電流を絞り込むという操作のために、分枝トランジスタ23という新しい概念を採用している。

10

【0027】

第1トランジスタ24は、信号を書くときにONとなり、ONになると信号電圧が信号キャパシタ27に入る。第1トランジスタ24がOFFになると、信号キャパシタ27には第1トランジスタ24がOFFになった瞬間のデータが保持される。

【0028】

また、第2トランジスタ25は、このトランジスタがOFFのときは信号キャパシタ27と補償キャパシタ28とが切り離された状態にあり、ONになると両キャパシタ(27, 28)の電圧に対して重み付き平均された同じ電圧が両キャパシタ(27, 28)に入る。平均するときの重み付けは両者の容量比で決定される。例えば、信号キャパシタ27と補償キャパシタ28との比を1:2とすると、第2トランジスタ25をONした後の電圧は、 $V_{average} = (1/3) \cdot V_1 + (2/3) \cdot V_2$ となる。但し、 V_1 は信号電圧、 V_2 は V_{th} の電圧とする。

20

【0029】

第3トランジスタ26は、このトランジスタがONになると分枝トランジスタ23のゲートの電荷が分枝トランジスタ23のドレインから徐々に抜けて、分枝トランジスタ23をOFFにする。このときのゲート電圧が V_{th} である。同時にドライブ用トランジスタ22もOFFになる。第3トランジスタ26がONになったとき、既に分枝トランジスタ23が遮断状態にあるときには、 V_{th} の検出は行われない。

【0030】

次に、図2に示した駆動回路20の動作について説明する。

30

まず、第1のプロセスとして、データ書き込みサイクル(V_{th} 検出サイクル)について説明する。ここでは、

第1トランジスタ24 = ON

第2トランジスタ25 = OFF

第3トランジスタ26 = ON

分枝トランジスタ23は、ドレイン電流 I_d が0に漸近接近し、10 μ sec程度でほぼ0になる。また、ドライブ用トランジスタ22は、分枝トランジスタ23の I_d に比例して、 I_d が0に漸近接近する。このとき、信号キャパシタ27に信号電圧が書き込まれ、補償キャパシタ28では、分枝トランジスタ23の V_{th} 電圧が書き込まれて検出される。

40

【0031】

次に、第2プロセスとして、ポーズについて説明する。ここでは、信号電圧の書き込みが終了し、 V_{th} の検出が終了したときである。ここでは、

第1トランジスタ24 = OFF

第2トランジスタ25 = OFF

第3トランジスタ26 = OFF

と全てOFFにして、電圧を確定させる。このとき、

分枝トランジスタ23は $I_d = 0$ 、ドライブ用トランジスタ22は $I_d = 0$ 、信号キャパシタ27には信号電圧、補償キャパシタ28には分枝トランジスタ23の V_{th} 電圧が存在する。前述した第1プロセスと後述する第3プロセスとの間にこの第2プロセスを入れるこ

50

とにより、第1トランジスタ24と第2トランジスタ25、または第2トランジスタ25と第3トランジスタ26が同時にオンになることによっておきるレーシングを防ぐことができる。

【0032】

最後に、第3プロセスとして、第2トランジスタ25をONにして、信号電圧と V_{th} とを加算する。加算された電圧は、ドライブ用トランジスタ22のゲート制御電圧になる。すなわち、

第1トランジスタ24 = OFF

第2トランジスタ25 = ON

第3トランジスタ26 = OFF

分枝トランジスタ23は $I_d = 0$

ドライブ用トランジスタ22は $I_d = I_s$

このとき、信号キャパシタ27および補償キャパシタ28は、各々、

$(1/3) \cdot \text{信号電圧} + (2/3) \cdot V_{th}$

が書き込まれる。

【0033】

ここで、初期状態における動作を説明する。

初期状態においては、補償キャパシタ28の電圧は0Vであることが予想されるので、ドライブ用トランジスタ22には電流が流れていない。この状態から徐々にドライブ用トランジスタ22に電流が流れ始める機構は以下ようになる。まず、初期状態において、信号キャパシタ27には信号電圧 V_s があり、補償キャパシタ28の電圧 V_c は0Vである。

1回目の書き込みで補償キャパシタ28には、

$V = (1/3) \cdot V_s + (2/3) \cdot V_c = (1/3) \cdot V_s$

の電圧が書き込まれる。この電圧が V_{th} よりも大きければ、2回目からは信号電圧と V_{th} との合成が行われる。

【0034】

次に経過状態として、2回目以降、 n 回目の電圧書き込みで、補償キャパシタ28には次の電圧が与えられる。

$V_c = V_s \cdot (1 - (2/3)^n)$

このように、補償キャパシタ28の電圧 V_c は徐々に V_s に近づいていく。何回か繰り返していくうちに、ドライブ用トランジスタ22は導通して、一度、ドライブ用トランジスタ22が導通すると、以降は V_{th} の補正が行われるようになる。

【0035】

最後に定常状態として、信号キャパシタ27には信号電圧 V_s が与えられ、補償キャパシタ28には、 V_{th} の電圧が入る。第2トランジスタ25をONにすると、

$V_c = (1/3) \cdot V_s + (2/3) \cdot V_{th}$

というように、 V_{th} と信号電圧 V_s とが重み付け加算された電圧が補償キャパシタ28に残り、これがOLED21駆動用の大型トランジスタであるドライブ用トランジスタ22の制御電圧になる。

【0036】

このようにして、ドライブ用トランジスタ22をソフト・スタートさせているのは、ドライブ用トランジスタ22に過大な負荷をかけないためである。もし V_{th} の検出の前にドライブ用トランジスタ22を完全にオンにしまえば、最初の1回目から V_{th} の測定ができるが、このサージ電流でOLED21とドライブ用トランジスタ22とに過大な負荷が生じる恐れがある。また、サージ電流が流れているときにOLED21が光るので、画質に関わる暗部のグラテーションは1000倍程度に制限される。このグラテーションの悪化は、将来において問題となる可能性がある。上述した方法によれば、かかる問題点に対処可能となる。

【0037】

次に、Jフック型のパラシティックトランジスタを用いた駆動回路について説明する。

10

20

30

40

50

図3(a)~(d)は、Jフック型トランジスタのいくつかのパターンを示した図である。本実施の形態では、これらのJフック型トランジスタを用いて、大電流を流すためのトランジスタD1と、 V_{th} を検出するための分枝(Twig)のトランジスタD2とを形成することが可能である。このJフック型トランジスタの形状は、図3(a)~(d)に示すように大電流を流すために幅が広がっており、電流を均一に流すために出力ピンを取り囲むようにJフックの特殊な形状をしている。ここでは、Jフック型トランジスタのゲート電極およびソース電極とを共通とし、トランジスタD1のドレイン電極の一部を独立させてトランジスタD2を形成している。図3(a)では分枝のトランジスタD2がD1の端に形成されており、図3(b)では分枝のトランジスタD2がD1の途中に形成され、D1が分断されてD1'が形成されている。図3(c)では2つの分枝のトランジスタD2、D2'がD1の途中に形成され、分断されたD1'とD1''が形成されている。図3(d)では3つの分枝のトランジスタD2、D2'、D2''がD1の途中に形成され、分断されたD1'、D1''、D1'''が形成されている。D1の間に複数のD2によって測定すれば、より正確な V_{th} を得ることができる。但し、分断された部分については接続する必要があることから、配線の点を考慮すると、トランジスタD1とトランジスタD2の分断された部分が生じていない図3(a)に示す構造が最も好ましい。また、これらの駆動用アモルファスシリコンTFTでは、形状の工夫がなされ、電流がある部分に集中的に流れることによる局所的な劣化を抑えることを可能としている。尚、このようなJフック型の代わりに、円形タイプのトランジスタに対して分枝を形成することも可能である。

【0038】

図4は、図3(a)~(d)に示したようなJフック型のパラシティックトランジスタを用いて V_{th} を補正する駆動回路を示した図である。ここでは、OLED31と、6つのトランジスタ(32~37)、および2つのキャパシタ(38,39)から構成されている。トランジスタとしては、OLED31の駆動用大型トランジスタとして、図3(a)~(d)に示したフック型のトランジスタD1(D1'/D1''/D1''')に該当するドライブ用トランジスタ32、ドライブ用トランジスタ32とソース電極およびゲート電極等(アモルファスシリコン等を含む)を共通にしてドレイン電極だけが独立している図3(a)~(d)に示したトランジスタD2(D2'/D2'')に該当する分枝(Twig)トランジスタ33、データ線と信号キャパシタ38との間にある第1トランジスタ34、信号キャパシタ38と補償キャパシタ39との間にある第2トランジスタ35、分枝トランジスタ33のゲートとドレインとの間に入っている第3トランジスタ36、分枝トランジスタ33に電流を流すための第4トランジスタ37を備えている。また、キャパシタとしては、ドライブ用トランジスタ32の制御に必要な制御電圧が書き込まれる信号キャパシタ38、ドライブ用トランジスタ32へ電流が流れ始めるポイントとなるスレッシュホールド電圧(V_{th})を記憶するための補償キャパシタ39を備えている。

【0039】

第4トランジスタ37を制御するNot Select信号は、ドライブ用トランジスタ32と分枝トランジスタ33とを切り離す際に用いられる。N-1次セレクト(N-1th Select)信号では、ここがONになると分枝トランジスタ33の V_{th} が検出される。また、データ(Data)信号は書き込まれる電圧であり、N次セレクト(Nth Select)信号は書き込みのためのラインをONするために用いられる。N-1次セレクト信号は、実際にデータが書き込まれるこのN次の前に、 V_{th} 読み込みのために作られる信号である。

【0040】

図5は、図4に示す駆動回路を駆動するためのタイミングチャートを示した図である。図5に示す各期間(1~3)の動作として、まず期間1では、N-1次のセレクトA信号により第2トランジスタ35と第3トランジスタ36とをONさせ、信号キャパシタ38および補償キャパシタ39に対し、ドライブ用トランジスタ32および分枝トランジスタ33の電圧 V_{th} の蓄積を開始する。蓄積の開始時点で、ドライブ用トランジスタ32および分枝トランジスタ33のゲート電位は V_{th} よりも大きくなる必要があることから、セレクトB信号により第4トランジスタ37をONにして、 V_{th} よりも大きい電位を

10

20

30

40

50

確保する。

【0041】

期間 2 では、第4トランジスタ37をOFFにして、信号キャパシタ38および補償キャパシタ39に蓄えられた電荷は、第3トランジスタ36および分枝トランジスタ33を通して設置電位へ流れる。これは、分枝トランジスタ33のゲートソース電圧V_{gs}が、V_{gs} = V_{th}となるまで行われる。

【0042】

期間 3 では、N次(書き込みライン)のセレクトA信号がハイとなり、第2トランジスタ35と第3トランジスタ36とをOFFにし、第1トランジスタ34をONにして、データ線からデータ電圧V_{data}を書き込む。このとき、容量分割によって、補償キャパシタ39の電位は、次式のようになる。

【式4】

$$V_{C2} = V_{th} + \frac{C1}{C1 + C2 + Cg} \cdot V_{data} = V_{th} + \beta \cdot V_{data} = V_{gs}$$

よって、ドライブ用トランジスタ32を流れる電流は次式のようになり、V_{th}には依存しなくなる。

【式5】

$$I_{ds} = \alpha (V_{gs} - V_{th})^2 = \alpha (\beta \cdot V_{data})^2$$

【0043】

図6(a),(b)は、アモルファスシリコンTFTにおいて、V_{th}の取り出し構成例を示した図である。図6(a)は上面から見た状態を示しており、図6(b)は図6(a)のA-A断面を示している。まず、図6(b)に示すように、逆スタガ型のアモルファスシリコンTFTの構造は、ガラス基板55上にゲート電極51が形成され、その上にSiNx等の絶縁膜56が形成される。その絶縁膜56の上にアモルファスシリコン(a-Si)57が積層され、その上にソース電極52とドレイン電極53が形成される。本実施の形態では、図6(a)に示すように、ドレイン電極53の近傍に、このドレイン電極53に追従する第4の電極である分枝(Twig)電極54を設けた点に特徴がある。即ち、ゲート電極51およびソース電極52を共に用いた状態にて、図2および図3に示したドライブ用トランジスタ22,32はこのドレイン電極53によって形成され、分枝トランジスタ23,33はこの分枝電極54によって形成される。

【0044】

ここでは、分枝電極54がドレイン電極53の近傍に設けられ、分枝電極54ができるだけドレイン電極53に囲まれるようにし、分枝電極54の電圧ができるだけドレイン電極53の電極に等しくなることが好ましい。アモルファスシリコン(a-Si)57は、電圧をかけると徐々に電圧が変わっていき、電圧の影響が徐々に遠距離に及んでいく。そのために、分枝電極54をドレイン電極53によって囲んだ構造にすると、分枝電極54にドレイン電極53の影響を強く及ぼすことができ、分枝電極54にて得られる電圧がドレイン電極53に近くなる。

【0045】

図7(a),(b)は、アモルファスシリコンTFTの他の構成例を示した図である。図7(a)では、L字型の2つのドレイン電極53に挟まれるように分枝電極54が設置されている。また、図7(b)では、2つのドレイン電極53の間に挟まれるようにT字型の分枝電極54が設けられる。これらのように、ドレイン電極53および分枝電極54の形状に工夫を加え、できるだけ両者を近い位置に配置し、且つ、スペースの許す限り長いエリアに亘って隣接できるように配置すれば、ドレイン電極53に対して、より追従した電圧が分枝電極54にて得られ、アモルファスシリコンTFTにおけるV_{th}の測定精度を飛躍的に

10

20

30

40

50

向上させることができる。

【0046】

このように、本実施の形態では、OLED 21, 31の駆動のために大電流が流れるアモルファスシリコンTFTからなるドライブ用トランジスタ22, 32において、ゲート電極51、ソース電極52等を共通にした分枝電極54を備える分枝トランジスタ23, 33により、そのスレッシュホールド電圧(V_{th})を測定するように構成した。即ち、ドライブ用トランジスタ22, 32に電流を流している状態から電流を十分に減らしたときのゲート電圧を見る方法に、この分枝トランジスタ23, 33を利用することにより、ドライブ用トランジスタ22, 32における V_{th} の検出を容易に行い、かつ精度を高めることができる。

10

【0047】

ここで、例えば2個のトランジスタを直列につないで、片方は電流のON/OFFの制御、片方は電流地の制御をする方法により V_{th} を検出する方法が考えられるが、トランジスタを直列に接続することとなり、アモルファスシリコンTFTのように電子移動度の小さなデバイスにて実現しようとする、トランジスタの占める面積が大きくなり、実装が困難となる。しかしながら、この分枝トランジスタ23, 33を利用することにより、かかる実装上の問題を解決することができる。即ち、1個のアモルファスシリコンTFTにおけるトランジスタ構造の中に、 V_{th} を検出する部分と電流を流す部分とを兼ね備えたTFTの構造を作ること、大きなTFTを複数個、設ける必要がなくなる。

20

【0048】

また、本実施の形態では、検出された V_{th} と信号電圧とを合成するために、スイッチドキャパシタ方式を用い、 V_{th} の測定と信号の書き込みとを平行して行える(V_{th} の検出とデータ書き込みとを同時に行う)ようにした。即ち、得られた V_{th} をキャパシタに蓄積し、信号電圧を加算するように構成した。これによって、制御が簡単になり、制御線の数少なくすることができる。また、書き込み時間が短く、電流安定性の良い駆動回路を提供することができる。

【0049】

尚、本実施の形態では、分枝電極54を形成するに際して、ゲート電極51およびソース電極52を共通とし、ドレイン電極53を分枝させるように構成したが、ゲート電極51およびドレイン電極53を共通にし、ソース電極52を分枝させるように構成することも可能である。

30

【0050】

【発明の効果】

以上説明したように、本発明によれば、アモルファスシリコンTFTにてスレッシュホールド電圧(V_{th})を適切に取り出すことができる。

【図面の簡単な説明】

【図1】 本実施の形態が適用されるアクティブマトリクス型のOLEDディスプレイを示した図である。

【図2】 OLEDディスプレイに用いられる駆動回路の構成を示した図である。

【図3】 (a)~(d)は、Jフック型トランジスタのいくつかのパターンを示した図である。

40

【図4】 Jフック型のパラシティックトランジスタを用いて V_{th} を補正する駆動回路を示した図である。

【図5】 図4に示す駆動回路を駆動するためのタイミングチャートを示した図である。

【図6】 (a),(b)は、アモルファスシリコンTFTにおいて、 V_{th} の取り出し構成例を示した図である。

【図7】 (a),(b)は、アモルファスシリコンTFTの他の構成例を示した図である。

【図8】 従来の電圧書き込み方式において V_{th} 補正を実現する方法を説明するための図である。

【図9】 従来の電流書き込み方式において V_{th} 補正を実現したものを説明するための図

50


である。

【符号の説明】


10 ... O L E Dディスプレイ、11 ... 制御回路、12 ... 走査回路、13 ... ホールド回路、
 20 ... 駆動回路、21 ... O L E D (Organic Light Emitting Diode)、22 ... ドライブ用ト
 ランジスタ、23 ... 分枝(Twig)トランジスタ、24 ... 第1トランジスタ、25 ... 第2トラン
 ジスタ、26 ... 第3トランジスタ、27 ... 信号キャパシタ、28 ... 補償キャパシタ、3
 1 ... O L E D、32 ... ドライブ用トランジスタ、33 ... 分枝(Twig)トランジスタ、34 ...
 第1トランジスタ、35 ... 第2トランジスタ、36 ... 第3トランジスタ、37 ... 第4トラン
 ジスタ、38 ... 信号キャパシタ、39 ... 補償キャパシタ、51 ... ゲート電極、52 ... ソ
 ース電極、53 ... ドレイン電極、54 ... 分枝(Twig)電極、55 ... ガラス基板、56 ... 絶縁
 膜、57 ... アモルファスシリコン(a-Si)

10


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】



【 図 8 】



【 図 9 】



フロントページの続き

(51) Int.Cl. F I
H 0 1 L 51/50 (2006.01) G 0 9 F 9/30 3 6 5 Z
H 0 1 L 29/78 6 1 4
H 0 1 L 29/78 6 1 6 T
H 0 5 B 33/14 A

(72)発明者 小林 芳直
神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 東京基礎研究所内
(72)発明者 辻村 隆俊
神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 東京基礎研究所内
(72)発明者 小野 晋也
神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 東京基礎研究所内

審査官 福村 拓

(56)参考文献 特開平11-219146(JP,A)
国際公開第01/006484(WO,A1)

(58)調査した分野(Int.Cl., DB名)
G09G 3/00-3/38
G02F 1/133 505-580

专利名称(译)	显示设备		
公开(公告)号	JP3956347B2	公开(公告)日	2007-08-08
申请号	JP2002050171	申请日	2002-02-26
[标]申请(专利权)人(译)	国际商业机器公司		
申请(专利权)人(译)	国际商业机器公司		
当前申请(专利权)人(译)	国际商业机器公司		
[标]发明人	小林芳直 辻村隆俊 小野晋也		
发明人	小林 芳直 辻村 隆俊 小野 晋也		
IPC分类号	G09G3/30 G09G3/20 G09F9/30 H01L27/32 H01L29/786 H01L51/50 G09G3/32 G09G3/3225 G09G3/3266 G09G3/3283 G09G3/3291 H01L29/417 H01L29/423		
CPC分类号	G09G3/3233 G09G3/325 G09G2300/0426 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2310/06 G09G2320/043 H01L27/3244 H01L29/41733 H01L29/42384 H01L29/78669		
FI分类号	G09G3/30.J G09G3/20.624.B G09G3/20.611.H G09G3/20.641.C G09F9/30.338 G09F9/30.365.Z H01L29/78.614 H01L29/78.616.T H05B33/14.A G09F9/30.365 G09G3/3225 G09G3/3266 G09G3/3283 G09G3/3291 H01L27/32		
F-TERM分类号	3K007/AB02 3K007/AB17 3K007/BA06 3K007/BB07 3K007/DB03 3K007/GA04 3K107/AA01 3K107/BB01 3K107/CC33 3K107/CC43 3K107/EE04 3K107/HH04 3K107/HH05 5C080/AA06 5C080/DD05 5C080/DD23 5C080/DD27 5C080/EE29 5C080/FF11 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C094/AA03 5C094/AA07 5C094/AA48 5C094/AA53 5C094/AA55 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA13 5C094/DB01 5C094/DB04 5C094/EA04 5C094/EA07 5C094/FA01 5C094/GA10 5C380/AA01 5C380/AB06 5C380/AB22 5C380/BA11 5C380/BA12 5C380/BA38 5C380/BA39 5C380/BB02 5C380/BB05 5C380/BB23 5C380/BD02 5C380/BD05 5C380/CA12 5C380/CA13 5C380/CB16 5C380/CB17 5C380/CC03 5C380/CC04 5C380/CC05 5C380/CC06 5C380/CC12 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC52 5C380/CC62 5C380/CC64 5C380/CC77 5C380/CD012 5C380/CD024 5C380/CD025 5C380/CD026 5C380/DA06 5F110/AA08 5F110/BB02 5F110/CC07 5F110/DD02 5F110/FF03 5F110/GG02 5F110/GG15 5F110/GG23 5F110/HM04 5F110/HM12 5F110/NN72		
代理人(译)	坂口 博		
审查员(译)	福村 拓		
其他公开文献	JP2003255856A		
外部链接	Espacenet		

摘要(译)

要解决的问题：通过非晶硅TFT适当地获得阈值电压 (V_{th})。解决方案：驱动电路设置有自发光OLED 21，驱动OLED 21的驱动晶体管22，分支晶体管23，其通过使晶体管22的一部分电极独立并且检测阈值电压而形成 (晶体管22的 V_{th})，写入由晶体管23检测的电压 (V_{th}) 的补偿电容器28，写入晶体管22的信号电压的信号电容器27，位于a之间的第一晶体管24数据线和电容器27，位于电容器27和28之间的第二晶体管25和位于晶体管23的栅极和另一电极之间的第三晶体管26。 Z

ここで、

【式3】

$$\beta = \frac{C1}{C1 + C2 + Cg}$$