

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号
特開2006-251091
(P2006-251091A)

(43) 公開日 平成18年9月21日(2006.9.21)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 K	3K007
G09F 9/30 (2006.01)	G09G 3/30 J	5C080
H01L 27/32 (2006.01)	G09F 9/30 338	5C094
G09G 3/20 (2006.01)	G09F 9/30 365Z	
H01L 51/50 (2006.01)	G09G 3/20 611H	
審査請求 未請求 請求項の数 5 O L (全 10 頁) 最終頁に続く		

(21) 出願番号	特願2005-64561 (P2005-64561)	(71) 出願人	000001889
(22) 出願日	平成17年3月8日 (2005.3.8)		三洋電機株式会社
			大阪府守口市京阪本通2丁目5番5号
		(74) 代理人	100075258
			弁理士 吉田 研二
		(74) 代理人	100096976
			弁理士 石田 純
		(72) 発明者	小川 隆司
			大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
		Fターム(参考)	3K007 AB17 BA06 DB03 GA00 GA04
			5C080 AA06 BB05 DD05 DD20 EE28
			EE29 FF11 HH09 JJ03 JJ05
			JJ06
			5C094 AA03 AA42 BA03 BA27 DB10


(54) 【発明の名称】 エレクトロルミネッセンス表示パネル

(57) 【要約】

【課題】 アクティブマトリクス型EL表示パネルの輝度ムラを抑制する。

【解決手段】 複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルの構成画素は、一端が駆動トランジスタ14のゲートに接続され、他端が電源に接続され、ゲートが容量電源に接続された受光TFT18を備える。受光TFT18は、EL素子16の発光光強度に応じて電源から保持容量12の一端に電流を流し、保持容量12に蓄積する電荷量を変化させ、駆動トランジスタ14のゲート電位をデータ信号に応じた電位から補正制御する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、

前記画素は、

エレクトロルミネッセンス素子と、

電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、

一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、

前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光しその受光量に応じた出力電流を出力する受光トランジスタと、

を有し、

前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とするエレクトロルミネッセンス表示パネル。

【請求項 2】

請求項 1 に記載のエレクトロルミネッセンス表示パネルにおいて、

前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続された n チャンネル薄膜トランジスタであって、

前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とするエレクトロルミネッセンス表示パネル。

【請求項 3】

請求項 1 または 2 に記載のエレクトロルミネッセンス表示パネルにおいて、

前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることを特徴とするエレクトロルミネッセンス表示パネル。

【請求項 4】

請求項 1 から 3 のいずれか 1 項に記載のエレクトロルミネッセンス表示パネルにおいて

、

前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることを特徴とするエレクトロルミネッセンス表示パネル。

【請求項 5】

請求項 1 から 4 のいずれか 1 項に記載のエレクトロルミネッセンス表示パネルにおいて

、

前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、

前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることを特徴とするエレクトロルミネッセンス表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブマトリクス型エレクトロルミネッセンス表示パネルに関する。

【背景技術】

【0002】

自発光素子であるエレクトロルミネッセンス (Electroluminescence: 以下 E L という) 素子を各画素に発光素子として用いた E L 表示パネルは、自発光型であると共に、薄く、消費電力が小さい等の有利な点があり、液晶表示パネル (LCD) や CRT などに代わる表示パネルとして注目されている。

10

20

30

40

50

【 0 0 0 3 】

なかでも、E L 素子を個別に制御する薄膜トランジスタ (T F T) などのスイッチ素子を各画素に設け、画素毎に E L 素子を制御するアクティブマトリクス型 E L 表示パネルは、高精細な画像を表示することができる。

【 0 0 0 4 】

アクティブマトリクス型 E L 表示パネルは、マトリクス状に配置された画素の各列に対応してその列の各画素に輝度データを供給するデータライン D L および各画素の E L 素子の駆動電流を供給する電源ラインの 2 本が配置され、各行 (水平) の画素に対応してその行の画素を選択するための選択ライン (ゲートライン) が配置される。

【 0 0 0 5 】

選択 T F T は、ゲートがゲートラインに、一端がデータラインとに接続されており、ゲート信号 (選択信号) を受けてオンする。選択 T F T の他端は、補助容量の一端が接続されている E L 素子駆動用 T F T のゲートに接続されている。このため、選択 T F T がオンしたとき、データラインに供給されているデータ信号は補助容量の一端に供給される。従って、E L 素子駆動用 T F T のゲート電極には、選択 T F T を介して供給されたデータ信号に応じた電圧が保持され、E L 素子駆動用 T F T は、その電圧値に応じた電流を電源ラインから E L 素子に供給する。

【 0 0 0 6 】

1 つのゲートラインによって、その行の選択トランジスタがオンになり、その状態でデータラインに順次データ信号を供給することで、各画素の補助容量にデータ信号に応じた電圧が保持され、E L 素子駆動用 T F T が保持された電圧に応じた電流を対応する E L 素子に供給する。このような動作を各行について繰り返すことによって、各画素ごとにデータ信号に応じた輝度で E L 素子を発光させることができ、E L 表示パネルにおいて、データ信号に応じたイメージが表示される。

【 0 0 0 7 】

【特許文献 1】特開 2 0 0 2 - 6 2 8 5 6

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 8 】

このような E L 表示パネルにおいて、発光輝度ムラを抑制するためには、各画素の T F T 特性のばらつきを小さくすることが必要である。特に、電源ライン V L から E L 素子に供給する電流量を制御する E L 素子駆動用 T F T の特性ばらつき (ゲート電圧に対するドレイン電流量のばらつき) は直接発光輝度にばらつきを発生させるので、そのばらつきを小さくすることが要求されている。

【 0 0 0 9 】

しかしながら、デバイス作製プロセス上、不可避免的に表示パネル内の T F T 特性のばらつきが発生してしまい、輝度ムラが発生してしまう場合がある。

【 0 0 1 0 】

そこで、本発明では、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、E L 素子の発光光輝度をフィードバック制御し、表示パネル内の輝度ムラを抑制する。

【課題を解決するための手段】

【 0 0 1 1 】

本発明は、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、前記画素は、エレクトロルミネッセンス素子と、電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光し受光量に応じた出力電流を出力する受光トランジスタと、有し、前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前

10

20

30

40

50

記エレクトロルミネッセンス素子の輝度を補正することを特徴とする。

【0012】

また、本発明は、前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたnチャネル薄膜トランジスタであって、前記エレクトロルミネッセンス素子の発光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とする。

【0013】

また、前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることが好適である。

10

【0014】

また、前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることが好適である。

【0015】

また、前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることが好適である。

【発明の効果】

【0016】

このように、本発明によれば、各画素に設けられた受光トランジスタがエレクトロルミネッセンス素子の発光量に応じて駆動トランジスタのゲート電圧を補正する。そこで、アクティブマトリクス型EL表示パネルの輝度ムラを抑制することができる。

20

【発明を実施するための最良の形態】

【0017】

以下、本発明を実施するための最良の形態（以下、実施形態という）について、図面に基づいて説明する。

【0018】

図1を参照して、実施形態に係るEL表示パネル100の1つの画素の回路構成とその動作を説明する。

【0019】

30

列方向に伸び、発光強度についてのデータ信号が供給されるデータラインには、pチャネルの選択TF T10のソースが接続され、そのドレインはpチャネルの駆動TF T14のゲートに接続されている。また、選択TF Tのゲートは、行方向に伸びる選択ライン（ゲートライン）に接続されている。また、駆動TF T14のゲートには、他端が所定の電源（低電圧の容量電源ライン）に接続され、駆動TF T14のゲート電圧を保持する保持容量12の一端が接続されている。保持容量12の他端は、電源ラインに接続してもよい。

【0020】

駆動TF T14のソースは電源ラインPLに接続され、そのドレインはEL素子16のアノードに接続されている。EL素子16のカソードは、カソード電源に接続されている。

40

【0021】

ゲートラインをLレベルにセットすることで、選択TF T10がオンし、データラインDLのデータ信号（データ電圧）が駆動TF T14のゲートに供給されるとともに、この電圧が保持容量12に保持される。すなわち、駆動TF T14のゲート電圧は、データ電圧にセットされる。従って、駆動TF T14からデータ電圧に応じた電流がEL素子16に供給され、EL素子16がデータ電圧に応じて発光する。

【0022】

そして、本実施形態の画素回路においては、受光TF T18を有している。この受光TF T18は、ドレインが駆動TF T14のゲートに接続され、ソースが電源ラインPLに

50

接続され、ゲートが容量電源ラインに接続されたnチャンネルTFTである。このように、受光TFT18のゲートは低電圧の容量電源ラインに接続されているため、逆バイアスが係っておりオフとなっている。この状態で、受光TFT18が、EL素子16の発光光の一部を受光すると、受光TFT18のチャンネル領域において、正孔と、電子のペアが発生し、これによって光電流が流れる。

【0023】

選択TFT10がオフであって、駆動TFT14のゲート電圧が保持容量12に保持されている場合、受光TFT18に光電流が流れると、この光電流によって保持容量12の保持電圧はより高くなる。従って、駆動TFT14のゲート電圧は、データ電圧より高く補正された電圧が印加され、電源ラインPLからEL素子16に供給される駆動電流が減少し、EL素子16の発光輝度が、光電流による補正がない場合に比べ、低下する。

【0024】

光電流の大きさは、受光TFT18が受光する光量によって決まるため、EL素子16からの発光光量に依存する。すなわち、強く発光している画素のEL素子16ほど、駆動電流が大きく減少し、弱く発光している画素のEL素子16では駆動電流の減少は小さい。したがって、表示パネル内の画素の発光光強度のばらつきを抑制することができる。

【0025】

ここで、受光TFT18のソース・ドレインに流れる電流量と、駆動TFT14のゲート電圧の変化量との関係は、保持容量12の容量に依存する。すなわち、受光TFT18のソース・ドレインに流れる電流量が一定であった場合、保持容量12の容量が小さければ、ゲート電圧のデータラインDLから供給されたデータ電圧から比較的大きく上昇し、保持容量12の容量が大きければ、ゲート電圧のデータラインDLから供給されたデータ電圧からの上昇は小さくなる。また、受光TFT18のサイズ(チャンネル幅)に応じて光電流の大きさが変化する。従って、受光TFT18のサイズによって、EL素子16の発光量の調整感度を制御できる。そこで、レイアウト上の制約や、データ電圧を保持するための必要な保持容量値などを考慮の上、保持容量12の容量値、受光TFT18のサイズが決定される。

【0026】

図2は、実施形態に係るEL表示パネル100における受光TFT18のゲート電圧(V_g)とドレイン電流(I_d)との関係をEL素子16の発光をオン/オフしたときについてそれぞれプロットした図である。ここで、測定は、受光TFT18のドレイン・ソース間に10V印加した条件で行ったものである。

【0027】

EL素子16が発光しない場合、受光TFT18には光が入射しないため、 V_g がマイナス電位の領域のオフ電流は、 $I_d = 4 \times 10^{-13}$ (A)程度の低い電流値となる。一方、EL素子16の発光をオンとした場合、受光TFT18に光が入射するため、 V_g がマイナス電位の領域のときのオフ電流が、 $I_d = 1 \times 10^{-11}$ (A)程度となる。したがって、受光TFT18のドレイン・ソース間に流れるオフ電流は、EL素子16の発光のオン/オフにより100倍以上変化し、受光TFT18のドレイン・ソース間に流れるオフ電流によりEL素子16の発光光強度を検知することができる。

【0028】

図3は、実施形態に係るEL表示パネル100における受光TFT18のオフ電流とEL素子16の発光輝度との関係をゲート領域のチャンネル幅(W)を3種類変えて形成した受光TFT18についてそれぞれプロットした図である。3種類の受光TFT18のチャンネル幅(W)は、それぞれ6 μm 、60 μm 、600 μm である。ここで、チャンネル幅を3種類変えた受光TFT18においてチャンネル長さ(L): 20 μm 、ゲート領域両端のLDD(Lightly Doped Drain)領域の幅: 1.4 μm は共通とした。

【0029】

チャンネル幅(W)を3種類変えて形成した受光TFT18は、それぞれEL素子16の

発光輝度にほぼ比例して、オフ電流が上昇する。したがって、受光ＴＦＴ１８のオフ電流により、ＥＬ素子１６の発光輝度を検知できる。また、ＥＬ素子１６の発光輝度が一定の場合、チャネル幅 W すなわち、受光ＴＦＴ１８のチャネル領域の面積にほぼ比例してオフ電流が増えている。したがって、受光ＴＦＴ１８の受光感度は、チャネル領域の面積により設定することができる。

【００３０】

ここで、受光ＴＦＴ１８は１画素に対して１素子設けるものとして説明したが、２つ以上のＴＦＴを並列に設け、互いに並列接続してもよい。２つ以上のＴＦＴを並列接続する受光ＴＦＴの構成とすれば、チャネル領域面積を広く取ることができるので、受光感度を高めることができる。

10

【００３１】

図４は、実施形態に係るＥＬ表示パネル１００におけるＥＬ素子１６と駆動ＴＦＴ１４および受光ＴＦＴ１８の断面構造の一例を示す図である。なお、図示しない選択ＴＦＴ１０は、駆動ＴＦＴ１４と同様の断面構造を備える。

【００３２】

まず、ガラス基板２０上に、例えばＣｒ等の金属膜を所定の領域に形成し、受光ＴＦＴ１８のゲート電極２２および、駆動ＴＦＴ１４の能動層への外光の入射を防止する遮光膜２４とする。すなわち、受光ＴＦＴ１８のゲート電極１８と、外光の入射を防止する遮光膜２４を同一プロセスで形成する。この遮光膜２４は、各画素の境界部分にブラックマトリクスとして形成するとともに、周辺回路のＴＦＴへの遮光のためにその領域にも形成する。

20

【００３３】

次に、ＳｉＮバフファ層２６およびＳｉＯ₂バフファ層２８を全面に形成する。さらに、受光ＴＦＴ１８および駆動ＴＦＴ１４のエリアに半導体層（能動層）である例えばポリシリコン（ p -Ｓｉ）層３０を形成する。引き続き、 p -Ｓｉ層３０を覆って全面にゲート絶縁膜３２を形成する。さらに、ゲート絶縁膜３２上の駆動ＴＦＴ１４のチャネル領域上にゲート電極３４を形成する。

【００３４】

駆動ＴＦＴ１４の p -Ｓｉ層３０の中央部分のゲート電極３４の下方に不純物がドーピングされていないチャネル領域３０ c 、その両側に不純物のドーピングされたソース領域３０ s およびドレイン領域３０ d を形成する。また、受光ＴＦＴ１８においても、チャネル領域３０ c 、その両側に不純物のドーピングされたソース領域３０ s およびドレイン領域３０ d を形成する。ここで、駆動ＴＦＴ１４は、トップゲートタイプであり、ゲート電極３４をマスクとして、不純物のドーピングができるが、受光ＴＦＴ１８はボトムゲートであり、不純物を止めるチャネルストッパなどを設けて、チャネル領域への不純物ドーピングを阻止する。

30

【００３５】

さらに、ゲート電極３４を覆って全面に層間絶縁膜３６を形成する。この層間絶縁膜３６は、例えばＳｉＯ₂およびＳｉＮを積層して形成される。この層間絶縁膜３６を貫通してソース領域３０ s 、ドレイン領域３０ d の上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜３６の上面に例えばＡｌなどのソース電極３８，４２、およびドレイン電極４０，４４を形成する。なお、ソース電極３８，４２には、電源ライン（図示せず）が接続される。さらに、層間絶縁膜３６を覆って、全面に平坦化絶縁膜４６を形成する。以上が、受光ＴＦＴ１８および駆動ＴＦＴ１４の層構造である。ここで、このようにして形成された駆動ＴＦＴ１４は、この例では n チャネルＴＦＴであるが、 p チャネルとすることもできる。また、受光ＴＦＴは、この例では n チャネルＴＦＴであるが、 p チャネルとすることもできる。

40

【００３６】

受光ＴＦＴ１８の上方のエリアの平坦化絶縁膜４６上にさらにＥＬ素子１６の構造が設けられる。まず、ドレイン電極４０の上方の平坦化絶縁膜４６を貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極４０と接続するように透明電

50

極 50 が形成される。透明電極 50 は、例えば、ITO (Indium Tin Oxide)、IZO など各画素で個別パターンに構成され、EL 素子 16 の陽極として機能する。

【0037】

平坦化絶縁膜 46 上の EL 素子 16 のエリア以外の領域に平坦化膜 52 を形成する。平坦化絶縁膜 46 および平坦化膜 52 には、通常アクリル樹脂などの有機膜が利用されるが、TEOS (テトラエトキシシラン) などを利用することも可能である。

【0038】

次に、透明電極 50 上の EL 素子 16 のエリアに有機層 48 を形成する。有機層 48 は、少なくとも 1 層の有機発光層を有し、図 4 の例では、全面に形成されたホール輸送層 54 と、発光領域より若干大きめに形成された有機発光層 56 と、全面に形成された電子輸送層 58 とを備える。陰極として機能する Al などからなる対向電極 60 は、全画素について共通して設けられる。そして、この対向電極 60 と、上記透明電極 50 との間に有機層 48 が挟まれ、有機 EL 素子が形成される。

【0039】

ホール輸送層 54、有機発光層 56、電子輸送層 58 には、有機 EL 素子に通常利用される材料が使用され、有機発光層 56 の材料によって、有機 EL 素子の発光色が決定される。

【0040】

このような構成によれば、駆動 TFT 14 を構成する層構造と共通して受光 TFT 18 を形成することができるので、新たに製造プロセスを追加することなく、受光 TFT 18 を備えた表示パネルを製造することができる。

【0041】

このような構成において、ゲート電極 34 の設定電圧に応じて、駆動 TFT 14 がオンすると、電源ライン PL からの電流が透明電極 50 から有機 EL 素子を介し対向電極 60 に流れる。この電流によって有機発光層 56 が発光し、発光光は、透明電極 50、平坦化絶縁膜 46、層間絶縁膜 36、ゲート絶縁膜 32、SiO₂ バッファ層 28、SiN バッファ層 26 およびガラス基板 20 を通過し、図 4 における下方 (観察側) に射出される。

【0042】

受光 TFT 18 は、EL 素子 16 の下面に配置されたボトムゲート型 TFT であるので、有機発光層 56 の発光光の一部は、透明電極 50、平坦化絶縁膜 46、層間絶縁膜 36 およびゲート絶縁膜 32 を通過し、受光 TFT 18 の能動層である p-Si 層 30 に効率よく入射する。この能動層にて光起電力効果を生じ、受光 TFT 18 のソース - ドレイン間に EL 素子 16 の発光輝度に応じた光電流が流れる。

【0043】

以上説明した実施形態において、駆動 TFT 14 は、ゲート電極 34 を 1 つとしたシングルゲート構造としたが、ゲート電極 34 をチャネル領域に対して 2 つ直列に設け、オフ電流を抑制できるダブルゲート構造であってもよい。また、駆動 TFT 14 は、p-Si 30 の上方にゲート電極 34 を備えるトップゲート型としたが、受光 TFT 18 と同様に p-Si 30 の下方にゲート電極 34 を備えるボトムゲート型とすることもできる。

【0044】

実施形態に係る EL 表示パネル 100 の構成において、駆動 TFT 14 の特性ばらつきを抑制するものとして説明したが、この特性ばらつきは、デバイス作製プロセスのばらつきに起因するものだけでなく、使用状況により、画素毎の温度等のばらつきに起因するものも含む。例えば、一定温度下では、所定のゲート電圧においてドレイン電流が揃った駆動 TFT 14 であっても、温度が上昇した駆動 TFT 14 では、ドレイン電流は増加してしまう。したがって、表示パネル内で局所的に温度分布が生じた場合、温度の高い領域の画素ほど EL 素子 16 に大きく電流が流れて発光輝度が高くなり、輝度ムラとなる。このような場合であっても、本発明の構成によれば、輝度ムラを抑制するように輝度の光フィードバックを行うことができる。

10

20

30

40

50

【図面の簡単な説明】

【 0 0 4 5 】

【図 1】本発明の実施形態に係る E L 表示パネル 1 0 0 の 1 つの画素の回路構成を示す図である。

【図 2】実施形態に係る E L 表示パネル 1 0 0 において、E L 素子 1 6 のオン / オフ時の受光 T F T 1 8 のゲート電圧 (V_g) とドレイン電流 (I_d) との関係を示す図である。

【図 3】実施形態に係る E L 表示パネル 1 0 0 における受光 T F T 1 8 のオフ電流と E L 素子 1 6 の発光輝度との関係を示す図である。

【図 4】実施形態に係る E L 表示パネル 1 0 0 における E L 素子 1 6 と駆動 T F T 1 4 および受光 T F T 1 8 の断面構造の一例を示す図である。


10

【符号の説明】


【 0 0 4 6 】

1 0 選択 T F T、1 2 保持容量、1 4 駆動 T F T、1 6 E L 素子、1 8 受光 T F T、2 0 ガラス基板、2 2 , 3 4 ゲート電極、2 4 遮光膜、2 6 , 2 8 バッファ層、3 0 p - S i 層、3 2 ゲート絶縁膜、3 6 層間絶縁膜、3 8 , 4 0 , 4 2 , 4 4 電極、4 6 平坦化絶縁膜、4 8 発光素子層、5 0 透明電極、5 2 平坦化膜、5 4 ホール輸送層、5 6 有機発光層、5 8 電子輸送層、6 0 金属電極、1 0 0 表示パネル。


【図 1】




【図 2】



【図 3】



【 図 4 】



フロントページの続き

(51) Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 2 4 B
G 0 9 G	3/20	6 4 2 A
G 0 9 G	3/20	6 4 2 F
G 0 9 G	3/20	6 4 2 P
H 0 5 B	33/14	A

专利名称(译)	电致发光显示板		
公开(公告)号	JP2006251091A	公开(公告)日	2006-09-21
申请号	JP2005064561	申请日	2005-03-08
[标]申请(专利权)人(译)	三洋电机株式会社		
申请(专利权)人(译)	三洋电机株式会社		
[标]发明人	小川隆司		
发明人	小川 隆司		
IPC分类号	G09G3/30 G09F9/30 H01L27/32 G09G3/20 H01L51/50		
CPC分类号	H01L27/1251		
FI分类号	G09G3/30.K G09G3/30.J G09F9/30.338 G09F9/30.365.Z G09G3/20.611.H G09G3/20.624.B G09G3/20.642.A G09G3/20.642.F G09G3/20.642.P H05B33/14.A G09F9/30.365 G09G3/3233 G09G3/3275 G09G3/3291 H01L27/32		
F-TERM分类号	3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD20 5C080/EE28 5C080/EE29 5C080/FF11 5C080/HH09 5C080/JJ03 5C080/JJ05 5C080/JJ06 5C094/AA03 5C094/AA42 5C094/BA03 5C094/BA27 5C094/DB10 3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE03 3K107/EE27 3K107/EE68 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/AB23 5C380/BA38 5C380/BA39 5C380/BA42 5C380/BB03 5C380/BB04 5C380/CA09 5C380/CA12 5C380/CC02 5C380/CC03 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC48 5C380/CC62 5C380/CD013 5C380/CF68 5C380/DA02 5C380/DA06 5C380/DA50 5C380/FA05 5C380/FA21 5C380/GA17 5C380/HA08 5C380/HA13		
代理人(译)	吉田健治 石田 纯		
外部链接	Espacenet		

摘要(译)

要解决的问题：抑制有源矩阵型EL显示板的亮度不均匀性。具有多个像素的有源矩阵电致发光显示面板的构成像素包括光接收TFT 18，其一端连接到驱动晶体管14的栅极，另一端连接到电源，栅极连接到电容电源配备了。光接收TFT18根据EL元件16的发光强度使电流从电源流到保持电容12的一端，以改变保持电容12中累积的电荷量，并根据数据信号改变驱动晶体管14的栅极电位。从潜在进行纠正控制。点域1

