

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-154067
(P2006-154067A)

(43) 公開日 平成18年6月15日(2006.6.15)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K007
G09G 3/20 (2006.01)	G09G 3/30 K	5C080
H01L 51/50 (2006.01)	G09G 3/20 612E	
	G09G 3/20 623B	
	G09G 3/20 624B	

審査請求 未請求 請求項の数 6 O L (全 10 頁) 最終頁に続く

(21) 出願番号 特願2004-342129 (P2004-342129)
(22) 出願日 平成16年11月26日 (2004.11.26)

(71) 出願人 000001007
キヤノン株式会社
東京都大田区下丸子3丁目30番2号

(74) 代理人 100065385
弁理士 山下 穰平

(74) 代理人 100122921
弁理士 志村 博

(74) 代理人 100130029
弁理士 永井 道雄

(72) 発明者 山下 孝教
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72) 発明者 井関 正己
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

最終頁に続く


(54) 【発明の名称】 電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法

(57) 【要約】

【課題】 データ線の寄生容量の影響を抑え、電流の書き込み動作を安定化させる。

【解決手段】 電界発光素子ELと、データ線に流される表示に係わる映像データ電流に基づく、該ELの駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、一方向に配列された複数の駆動電流設定回路がそれぞれ接続された複数のデータ線と、各データ線に少なくとも一つ接続され、データ線に流される表示に係わらない基準電流に基づく電流が書き込まれるゼロ電流設定回路と、データ線の切り離し、接続を制御するスイッチM5と、を備え、スイッチM5は基準電流に基づく電流を電流設定回路に書き込む際にはデータ線を切り離しする。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

それぞれデータ電流に基づく第 1 電流が書き込まれる複数の第 1 電流設定回路と、
前記複数の第 1 電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、

前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第 2 電流が書き込まれる第 2 電流設定回路と、

前記第 2 電流設定回路と前記第 2 電流設定回路に隣接する前記第 1 電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備え、

前記スイッチは、前記第 2 電流を前記第 2 電流設定回路に書き込む際には前記データ線を切り離し、前記第 1 電流を前記第 1 電流設定回路に書き込む際には前記データ線の接続を行い、

前記スイッチにより前記データ線の接続を行うときに、前記第 2 電流設定回路は前記第 2 電流を前記データ線に流してなる電流プログラミング装置。

【請求項 2】

電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、

一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、

各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、

前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備え、

前記スイッチは、前記基準電流に基づく電流を前記電流設定回路に書き込む際には前記データ線を切り離し、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む際には前記データ線の接続を行い、

前記スイッチにより前記データ線の接続を行うときに、前記電流設定回路は前記基準電流に基づく電流を前記データ線に流してなるアクティブマトリクス型表示装置。

【請求項 3】

請求項 2 に記載のアクティブマトリクス型表示装置において、前記基準電流は、前記駆動電流設定回路を用いて前記電流駆動型表示素子が黒表示されるときに前記データ線に流れる電流と同じ電流値の電流であるアクティブマトリクス型表示装置。

【請求項 4】

請求項 2 又は 3 に記載のアクティブマトリクス型表示装置において、前記電流駆動型表示素子は注入電流に対応して発光動作するエレクトロルミネセンス素子であることを特徴とするアクティブマトリクス型表示装置。

【請求項 5】

それぞれデータ電流に基づく第 1 電流が書き込まれる複数の第 1 電流設定回路と、

前記複数の第 1 電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、

前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第 2 電流が書き込まれる第 2 電流設定回路と、

前記第 2 電流設定回路と前記第 2 電流設定回路に隣接する前記第 1 電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備えた電流プログラミング装置の電流プログラミング方法であって、

前記スイッチにより前記データ線を切り離して、前記第 2 電流を前記第 2 電流設定回路に書き込み、

10

20

30

40

50

その後、前記スイッチにより前記データ線を接続し、前記第 2 電流設定回路により前記第 2 電流を前記データ線に流しつつ、前記第 1 電流を前記第 1 電流設定回路に書き込む電流プログラミング方法。

【請求項 6】

電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、

一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、

各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、 10

前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備えたアクティブマトリクス型表示装置の電流プログラミング方法であって、

前記スイッチにより前記データ線を切り離して、前記基準電流に基づく電流を前記電流設定回路に書き込み、

その後、前記スイッチにより前記データ線を接続し、前記電流設定回路により前記基準電流に基づく電流を前記データ線に流しつつ、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む電流プログラミング方法。

【発明の詳細な説明】 20

【技術分野】

【0001】

本発明は電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に好適に用いられるものである。

【背景技術】

【0002】

データ線に流す電流を、トランジスタのゲート・ソース電圧として保持する電流プログラミング回路は、特許文献 1 の図 18 に示すように、電界発光素子を用いたアクティブマトリクス型表示装置の、電界発光素子駆動電流を書き込むための電流書き込み型画素回路 30 に用いられている。また、特許文献 1 では高品位な黒および低輝度階調表示を可能とするために、電流プログラミング回路を電流を書き込む電流駆動回路として設け、データ書き込みの際に書き込み電流を打ち消す方向に当該電流を流すことが記載されている。

【特許文献 1】特開 2002 - 351400 号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

本発明者は上記電流駆動回路を用いたときに、電流の書き込み動作を安定に行うことができない場合があることを見出した。

【0004】 40

本発明は上記電流の書き込み動作を安定して行うことができる電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の電流プログラミング装置は、それぞれデータ電流に基づく第 1 電流が書き込まれる複数の第 1 電流設定回路と、

前記複数の第 1 電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、

前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく 50

第 2 電流が書き込まれる第 2 電流設定回路と、

前記第 2 電流設定回路と前記第 2 電流設定回路に隣接する前記第 1 電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備え、

前記スイッチは、前記第 2 電流を前記第 2 電流設定回路に書き込む際には前記データ線を切り離し、前記第 1 電流を前記第 1 電流設定回路に書き込む際には前記データ線の接続を行い、

前記スイッチにより前記データ線の接続を行うときに、前記第 2 電流設定回路は前記第 2 電流を前記データ線に流してなる電流プログラミング装置である。

【0006】

本発明のアクティブマトリクス型表示装置は、電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、

一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、

各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、

前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備え、

前記スイッチは、前記基準電流に基づく電流を前記電流設定回路に書き込む際には前記データ線を切り離し、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む際には前記データ線の接続を行い、

前記スイッチにより前記データ線の接続を行うときに、前記電流設定回路は前記基準電流に基づく電流を前記データ線に流してなるアクティブマトリクス型表示装置である。

【0007】

本発明の電流プログラミング方法は、それぞれデータ電流に基づく第 1 電流が書き込まれる複数の第 1 電流設定回路と、

前記複数の第 1 電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、

前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第 2 電流が書き込まれる第 2 電流設定回路と、

前記第 2 電流設定回路と前記第 2 電流設定回路に隣接する前記第 1 電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備えた電流プログラミング装置の電流プログラミング方法であって、

前記スイッチにより前記データ線を切り離して、前記第 2 電流を前記第 2 電流設定回路に書き込み、

その後、前記スイッチにより前記データ線を接続し、前記第 2 電流設定回路により前記第 2 電流を前記データ線に流しつつ、前記第 1 電流を前記第 1 電流設定回路に書き込む電流プログラミング方法である。

【0008】

また本発明の電流プログラミング方法は、電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、

一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、

各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、

前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置さ

10

20

30

40

50

れ、その間で前記データ線の切り離し、接続を制御するスイッチと、

を備えたアクティブマトリクス型表示装置の電流プログラミング方法であって、

前記スイッチにより前記データ線を切り離して、前記基準電流に基づく電流を前記電流設定回路に書き込み、

その後、前記スイッチにより前記データ線を接続し、前記電流設定回路により前記基準電流に基づく電流を前記データ線に流しつつ、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む電流プログラミング方法である。

【発明の効果】

【0009】

本発明によれば、データ線の寄生容量の影響を抑え、電流の書き込み動作を安定化させることができる。 10

【発明を実施するための最良の形態】

【0010】

以下、本発明の実施の形態について図面を用いて詳細に説明する。

【0011】

(第1の実施形態)

図3は本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。

【0012】

図3において、1はマトリクス状に配された画素回路からなる画素回路部、2はデータ線の切り離し、接続を行うデータ線スイッチ、3はゼロ設定電流(基準電流)に基づく電流が書き込まれる画素回路列ごとに設けられたゼロ電流設定回路、4は列方向に配された画素回路群と接続されるデータ線に線順次データ線電流信号I dataとゼロ設定電流を供給する列電流制御回路、5は列電流制御回路4に接続され、データ線に線順次データ線電流信号I dataを与えるための列走査回路、6は行方向に配された画素回路に接続され、画素回路に行ごとに順次行走査信号P 1 m、行走査信号P 2 mを出力する行走査回路である(mは1以上の正の自然数)。 20

【0013】

図1は本発明の第1の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。図2は図1の画素回路及びゼロ電流設定回路の動作を説明するためのタイミングチャートである。図4は比較例の画素回路及びゼロ電流設定回路の構成を示す図である。 30

【0014】

図4の比較例は図1に示した画素回路及びゼロ電流設定回路と基本構成は同じであり、本実施形態は図4の比較例に比べて、ゼロ電流設定回路と第1行画素回路との間にデータ線スイッチM 5を設けて、各画素回路が接続されるデータ線部分をゼロ電流設定回路と切り離し可能としている点が異なる。

【0015】

まず、理解の容易化のためにデータ線スイッチを設けない比較例の構成と動作について図2及び図3を用いて説明する。 40

【0016】

今、あるデータ線に接続される、第1行画素回路の動作を考えると、図2において、行走査信号P 1 1がハイレベルとなると、第1のプログラム(行選択)用スイッチとなるn MOSトランジスタM 7がオン、発光選択用スイッチとなるp MOSトランジスタM 9がオフする。また行走査信号P 2 1がハイレベルになると、第2のプログラム用スイッチとなるn MOSトランジスタM 6がオンする。そして、駆動用スイッチとなるp MOSトランジスタM 8のゲートに接続されている容量C 2の電圧は、データ線に流れる映像データ電流に基づき電界発光素子(エレクトロルミネッセンス素子)E Lを駆動する電流がp MOSトランジスタM 8を介して流れるに十分なゲート-ソース電圧に設定される。次に、行走査信号P 2 1がロウレベルになると、第2のプログラム用スイッチとなるn MOSト 50

ランジスタM6がオフし、容量C2の電圧が保持される。これまでの期間が第1行電流設定期間(駆動電流プログラミング期間)である。

【0017】

その後、行走査信号P11がロウレベルになると、第1のプログラム(行選択)用スイッチとなるnMOSトランジスタM7がオフ、発光選択用スイッチとなるpMOSトランジスタM9がオンする。駆動用トランジスタM8のゲート電位により電界発光素子ELへの駆動電流の供給が制御され、電界発光素子ELに流れる電流が制御される。電界発光素子ELが発光(黒表示の場合は非発光)している期間が発光期間である。また第1行電流設定期間が終わると第2行電流設定期間が開始し、順次各行の電流設定期間に映像データ信号に基づき駆動電流が書き込まれていく。

10

【0018】

ところで、黒表示において、線順次データ線電流信号は電流ゼロが好ましいが実際には回路構成上電流ゼロにすることは困難である。線順次データ線電流信号の電流がゼロにならないと、電界発光素子ELの駆動電流をゼロにすることはできずそのため黒表示の設定を十分にすることができない。黒表示の設定を十分に行うためにゼロ電流設定回路を設けている。

【0019】

垂直ブランキング期間に図3の列電流制御回路4に入力される映像信号電圧をゼロ電流設定電圧(黒表示電圧レベル)として、列電流制御回路4に接続されるデータ線にゼロ設定電流(基準電流)を流す。この期間をゼロ電流設定期間(ゼロ電流プログラミング期間)という。ゼロ電流設定期間に制御信号P1z, P2zをそれぞれハイレベルとして、nMOSトランジスタM3, M2をそれぞれオンすると、pMOSトランジスタM1のゲートに接続されている容量C1の電圧は、ゼロ設定電流に相関のあるゼロ電流設定レベルに設定され、各画素回路の電流設定時にゼロ設定電流に基づく設定電流IzがpMOSトランジスタM1, M4を介してデータ線に流れるに十分なゲート-ソース電圧に設定される。次に、制御信号P1z, P2zがロウレベルになると、容量C1の電圧が保持される。

20

【0020】

次に第1行画素回路を映像表示(例えば黒表示)に設定するためにデータ電流Idata1がデータ線に流れたとすると、上記ゼロ電流設定回路から設定電流IzがpMOSトランジスタM1, M4を介してデータ線に流れ、第1行画素回路の書込設定電流Idata2は $I_{data2} = I_{data1} - I_z$ となる。このようにゼロ電流設定回路を設けることにより画素回路間の黒表示の設定が可能となる。

30

【0021】

しかしながら、本発明者は、ゼロ電流設定回路で電流の設定をしようとしても、ゼロ電流設定時のゼロプログラミングがデータ線の寄生容量Cxの影響で安定に行うことが困難であることを見いだした。ここで、データ線の寄生容量は配線容量、データ線に接続される画素回路のトランジスタのゲート-ソース間容量等である。ゼロ設定電流は微少電流であるため、データ線の寄生容量の影響があるとゼロ電流設定回路で電流の設定をしようとしても、限られた垂直ブランキング期間にゼロ設定電流も基づく電流を書き込むことは必ずしも容易ではない。また、例えばあるフレームで、あるデータ線に1行~n行の画素回路が接続され、n行番目の画素回路を高輝度に設定するために、容量C1の電圧が低く設定され、データ線寄生容量Cxの電位も低く設定されていたとする。すると、次のフレームでのゼロ電流設定期間では、ゼロ電流書き込み動作が微少電流書き込みであるために、限られたゼロ電流設定期間にデータ線寄生容量Cxの影響によりゼロ電流設定回路の容量C1の電位は十分に上げることは困難になる。さらに、n行番目の画素回路を黒表示に設定するために容量C1の電圧が高く設定され、データ線寄生容量Cxの電位も高く設定されていたとすると、n行番目の画素回路を高輝度に設定した場合とでデータ線寄生容量Cxの電位に差が生じることになり、ゼロ電流設定時のゼロプログラミングがデータ線の寄生容量の影響で安定に行うことが困難となる。

40

【0022】

50

本発明者は図2に示すように、ゼロ電流設定期間に、制御信号Lをロウレベルとし、データ線スイッチ(nMOSトランジスタ)M5をオフにしてデータ線を切り離し、各画素回路が接続されるデータ線部分をゼロ電流設定回路と切り離した。こうすることで、ゼロ電流設定期間でのゼロ設定電流がデータ線の寄生容量と切り離されてゼロ電流設定回路に書き込むことができる。そして、寄生容量の影響を受けないので、より速くゼロ設定電流の書き込みを行うことができる。

【0023】

容量C1は個別に容量素子として形成してもよいが、素子として形成しなくとも、ゲート-ソース間に形成される寄生容量(ゲート電極とソース領域との重なり容量等)を用いてもよい。

【0024】

(第2の実施形態)

図5は本発明の第2の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。本実施形態ではゼロ電流設定回路の構成をより簡略化したものであり、nMOSトランジスタM3とpMOSトランジスタM4を削除し、pMOSトランジスタM1を直接データ線に接続したものである。このような構成でも第1の実施形態と同様な効果を得ることができる。

【0025】

以上本発明に係わる電流プログラミング装置を用いた例として、電流駆動表示素子を用いたアクティブマトリクス型の表示装置を取り上げて説明したが、本発明に係わる電流プログラミング装置はデータ線に流す電流を、トランジスタのゲート-ソース電圧として保持する電流設定回路を用いる用途であれば適用することができ、その用途は電界発光素子、電子放出素子等の電流駆動表示素子を用いたアクティブマトリクス型の表示装置に限られず、アナログメモリ等の電流プログラミングのための回路として用いられる。アナログメモリとして用いる場合には各画素回路から電界発光素子ELが除かれた構成の回路構成をとり、アナログ値を回路から電流値として取り出す。また本発明はマトリクス状の表示装置に限られずライン状の表示装置にも適用可能である。

【産業上の利用可能性】

【0026】

本発明は電界発光素子(EL素子)等の電流駆動型発光素子のアクティブマトリクス型表示装置やアナログメモリに用いられるものである。

【図面の簡単な説明】

【0027】

【図1】本発明の第1の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。

【図2】本発明の第1の実施形態に係わる画素回路及びゼロ電流設定回路の動作を説明するためのタイミングチャートである。

【図3】本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。

【図4】比較例の画素回路及びゼロ電流設定回路の構成を示す図である。

【図5】本発明の第2の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。


【符号の説明】

【0028】


- 1 画素回路部
- 2 データ線スイッチ
- 3 ゼロ電流設定回路
- 4 列電流制御回路
- 5 列走査回路
- 6 行走査回路

- M 1 , M 4 , M 8 , M 9 , M 1 2 , M 1 3 p M O S T ランジスタ
- M 2 , M 3 , M 6 , M 7 , M 1 0 , M 1 1 n M O S T ランジスタ
- M 5 データ線スイッチ (n M O S T ランジスタ) C 1 容量
- E L 電界発光素子


【 図 1 】




【 図 2 】




【 図 3 】



【 図 4 】



【 図 5 】



フロントページの続き

(51) Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20	6 2 4 E
	G 0 9 G 3/20	6 4 1 D
	H 0 5 B 33/14	A

(72)発明者 川野 藤雄

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

Fターム(参考) 3K007 AB17 BA06 DB03 GA00

5C080 AA06 BB05 DD30 EE28 EE29 FF11 JJ02 JJ03 JJ04

专利名称(译)	有源矩阵显示装置及其电流编程方法		
公开(公告)号	JP2006154067A5	公开(公告)日	2008-01-17
申请号	JP2004342129	申请日	2004-11-26
[标]申请(专利权)人(译)	佳能株式会社		
申请(专利权)人(译)	佳能公司		
[标]发明人	山下孝教 井関正己 川野藤雄		
发明人	山下 孝教 井関 正己 川野 藤雄		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/325 G09G2300/0861 G09G2320/029 G09G2320/043		
FI分类号	G09G3/30.J G09G3/30.K G09G3/20.612.E G09G3/20.623.B G09G3/20.624.B G09G3/20.624.E G09G3/20.641.D H05B33/14.A		
F-TERM分类号	3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 5C080/AA06 5C080/BB05 5C080/DD30 5C080/EE28 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/FF04 3K107/HH02 3K107/HH04 5C380/AA01 5C380/AB06 5C380/AB42 5C380/BA19 5C380/BA20 5C380/BA38 5C380/BA39 5C380/BA40 5C380/BB02 5C380/BB23 5C380/CA08 5C380/CA13 5C380/CB01 5C380/CC13 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC53 5C380/CC61 5C380/CC63 5C380/CD014 5C380/CE04 5C380/CE05 5C380/CE30 5C380/DA02 5C380/DA49		
代理人(译)	永井道雄		
其他公开文献	JP2006154067A JP4438067B2		

摘要(译)

解决的问题：通过抑制数据线寄生电容的影响来稳定电流写入操作。布置成矩阵的多个元件，每个元件包括电致发光元件EL和驱动电流设定电路，其中基于与显示器有关的视频数据电流将EL的驱动电流写入到该驱动电流设定电路，该电路施加到数据线。像素电路，在一个方向上布置有多个驱动电流设置电路的多条数据线分别连接，并且至少一条连接到每条数据线，以及施加到数据线且与显示无关的基准电流。设置有基于电流的电流被写入的零电流设定电路以及用于控制数据线的断开和连接的开关M5，当将基于基准电流的电流写入电流设定电路时，开关M5使数据线断开。[选型图]图1