

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-39039

(P2006-39039A)

(43) 公開日 平成18年2月9日(2006.2.9)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 K	3K007
G09G 3/20 (2006.01)	G09G 3/20 624B	5C080
H01L 51/50 (2006.01)	G09G 3/20 641D	
	G09G 3/20 641E	
	G09G 3/20 641G	
審査請求 未請求 請求項の数 10 O L (全 16 頁) 最終頁に続く		

(21) 出願番号 特願2004-215917 (P2004-215917)
 (22) 出願日 平成16年7月23日 (2004.7.23)

(71) 出願人 000221926
 東北パイオニア株式会社
 山形県天童市大字久野本字日光1105番地
 (74) 代理人 100101878
 弁理士 木下 茂
 (72) 発明者 関 修一
 山形県米沢市八幡原四丁目3146番地7
 東北パイオニア株式会社米沢工場内
 (72) 発明者 金内 一浩
 山形県米沢市八幡原四丁目3146番地7
 東北パイオニア株式会社米沢工場内
 Fターム(参考) 3K007 AB05 AB17 BA06 DB03 GA00
 GA04

最終頁に続く


(54) 【発明の名称】 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器

(57) 【要約】

【課題】 自発光素子をマトリクス状に配列した自発光表示パネルにおいて、動画擬似輪郭ノイズや階調異常の発生を抑制すると共に多階調化処理を施し、且つ、多階調化処理に伴うノイズパターンを低減することのできる自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器を提供する。

【解決手段】 複数のデータ線および複数の走査線の交差位置に配された複数の有機EL素子14を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、1つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第1の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第2の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段27とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加する。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、

フレーム期間を複数のサブフレーム期間に時分割し、1つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第1の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第2の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、

前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することを特徴とする自発光表示パネルの駆動装置。 10

【請求項 2】

前記第2の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、

複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項1に記載された自発光表示パネルの駆動装置。

【請求項 3】

前記ディザ処理がなされる組を構成する各画素において、前記連続する複数のフレーム単位で、各々のフレームで加算されるディザ係数値の累計が互いに等しいことを特徴とする請求項2に記載された自発光表示パネルの駆動装置。 20

【請求項 4】

前記自発光表示パネルは、複数の色の発光素子を備え、

少なくとも一色の画素におけるディザ係数値の配列は、同じフレームにおいて、他色の画素に対するディザ係数値の配列と異なることを特徴とする請求項2または請求項3に記載された自発光表示パネルの駆動装置。

【請求項 5】

前記点灯駆動用トランジスタのゲート電位を保持するキャパシタから電荷を放電消去する消去用トランジスタがさらに具備され、

前記第1の階調表示手段は、前記消去用トランジスタにより前記キャパシタの電荷を放電し、前記発光素子を消灯させる消灯期間を設け、各サブフレーム期間における点灯期間の比に非線形特性を持たせることを特徴とする請求項1乃至請求項4のいずれかに記載された自発光表示パネルの駆動装置。 30

【請求項 6】

前記非線形特性は、ガンマ特性であることを特徴とする請求項5に記載された自発光表示パネルの駆動装置。

【請求項 7】

前記発光素子は、少なくとも一層からなる発光機能層を有する有機EL素子によって構成されていることを特徴とする請求項1乃至請求項6のいずれかに記載された自発光表示パネルの駆動装置。

【請求項 8】

前記請求項1乃至請求項7のいずれかに記載された自発光表示パネルの駆動装置を備えることを特徴とする電子機器。 40

【請求項 9】

複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、

フレーム期間を複数のサブフレーム期間に時分割し、1つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第1の階調制御手段と、

互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第2の階調制御手段と、

前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該 50

期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することを特徴とする自発光表示パネルの駆動方法。

【請求項 10】

前記第 2 の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、

複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項 9 に記載された自発光表示パネルの駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、1つのフレーム期間を夫々複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより階調表現を行う自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器に関する。

【背景技術】

【0002】

発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機 EL (エレクトロルミネッセンス) 素子が注目されている。

【0003】

かかる有機 EL 素子を用いた表示パネルとして、マトリクス状に配列した EL 素子の各々に、例えば TFT (Thin Film Transistor) からなる能動素子を加えたアクティブマトリクス型表示パネルがある。このアクティブマトリクス型表示パネルは、低消費電力を実現でき、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。

【0004】

図 1 は、従来のアクティブマトリクス型表示パネルにおける 1つの画素 10 に対応する回路構成の一例を示している。図 1 において、制御用トランジスタである TFT 11 のゲート G は走査線 (走査ライン A 1) に接続され、ソース S はデータ線 (データライン B 1) に接続されている。また、この制御用 TFT 11 のドレイン D は、駆動用トランジスタである TFT 12 のゲート G に接続されると共に、電荷保持用キャパシタ 13 の一方の端子に接続されている。

【0005】

また、駆動用 TFT 12 のドレイン D は前記キャパシタ 13 の他方の端子に接続されると共に、パネル内に形成された共通陽極 16 に接続されている。また、駆動用 TFT 12 のソース S は、有機 EL 素子 14 の陽極に接続され、この有機 EL 素子 14 の陰極は、パネル内に形成された例えば基準電位点 (アース) を構成する共通陰極 17 に接続されている。

【0006】

図 2 は、図 1 に示した各画素 10 を担う回路構成を、表示パネル 20 に配列した状態を模式的に示したものであり、各走査ライン A 1 ~ A n と、各データライン B 1 ~ B m との交差位置の各々において、図 1 に示した回路構成の各画素 10 が夫々形成されている。そして、前記した構成においては、駆動用 TFT 12 の各ドレイン D が図 2 に示された共通陽極 16 に夫々接続され、各 EL 素子 14 の陰極が同じく図 2 に示された共通陰極 17 に夫々接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、スイッチ 18 が図に示すようにグランドに接続される状態になされ、これにより共通陽極 16 に対して電圧源 +V D が供給される。

【0007】

この状態において、図 1 における制御用 TFT 11 のゲート G に走査ラインを介してオン電圧が供給されると、TFT 11 はソース S に供給されるデータラインからの電圧に対応した電流をソース S からドレイン D に流す。従って、TFT 11 のゲート G がオン電圧

10

20

30

40

50

の期間に、前記キャパシタ 13 が充電され、その電圧が駆動用 T F T 12 のゲート G に供給されて、T F T 12 にはそのゲート電圧とドレイン電圧に基づいた電流を、ソース S から E L 素子 14 を通じて共通陰極 17 に流し、E L 素子 14 を発光させる。

【0008】

また、T F T 11 のゲート G がオフ電圧になると、T F T 11 はいわゆるカットオフとなり、T F T 11 のドレイン D が開放状態となるものの、駆動用 T F T 12 はキャパシタ 13 に蓄積された電荷によりゲート G の電圧が保持され、次の走査まで駆動電流を維持し、E L 素子 14 の発光も維持される。なお、前記した駆動用 T F T 12 には、ゲート入力容量が存在するので、前記したキャパシタ 13 を格別に設けなくても、前記と同様な動作を行わせることが可能である。

10

【0009】

ところで前記したような回路構成を用い、画像データの階調表示を行う方式として、時間階調方式がある。この時間階調方式とは、例えば 1 フレーム期間を複数のサブフレーム期間に時分割し、1 フレーム期間あたりに有機 E L 素子が発光したサブフレーム期間の累計によって中間調表示を行う方式である。

【0010】

さらに、この時間階調方式には、図 3 に示すように、サブフレーム単位で E L 素子を発光させ、発光するサブフレーム期間の単純な累計により階調表現する方法（便宜的に単純サブフレーム法と呼ぶ）と、図 4 に示すように、1 つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行い、その組み合わせにより階調表現する方法（便宜的に重み付けサブフレーム法と呼ぶ）とがある。尚、図 3、図 4 においては、階調 0 ~ 7 の 8 階調を表示する場合の例を示している。

20

【0011】

このうち、図 4 に示すような重み付けサブフレーム法では、図 3 に示すような単純サブフレーム法よりも少ないサブフレーム数で多階調表示を実現できるという利点がある。しかしながら、この重み付けサブフレーム法にあっては、1 フレームの画像に対し、時間方向に離散的な発光の組み合わせで階調を表現しているため、動画擬似輪郭ノイズ（以下、単に擬似輪郭ノイズとも呼ぶ）と呼ばれる等高線状のノイズが発生することがあり、これが画質劣化の一原因となっていた。この擬似輪郭ノイズについて、図 5 に基づき説明する。図 5 は、擬似輪郭ノイズの発生メカニズムを説明するための図である。図 5 において、2 のべき乗の輝度に重み付け（重み 1、2、4、8）されたサブフレームの組 4 つ（組 1 ~ 組 4）を、輝度の小さい順に配置した場合を例として説明する。

30

【0012】

表示画面下に行くほど 1 画素単位で輝度が一段階ずつ高くなる画像、すなわち輝度が滑らかに変化する画像を考え、この画像が 1 フレーム経過後に 1 画素分、上方向に移動するものとする。図示するようにフレーム 1 とフレーム 2 とは、画面上の表示位置が 1 画素分ずれているが、人間の目には、この画像移動の切れ目が認識できない。

【0013】

しかしながら、人間の目は、移動する輝度に対して追従する特性があるため、例えば桁上がりにより発光パターンが大きく変化する輝度 7 と輝度 8 の間において、発光していないサブフレームの組を追従してしまい、人間の目には輝度 0 の黒い画素が移動していくように見える。したがって、人間の目は、本来存在しない輝度を認識し、これが等高線状ノイズとして知覚される。このように、連続するフレームにおいて同一画素で同じ階調データを表示するとき、各フレームでの発光パターンが同じ場合には、擬似輪郭ノイズが発生しやすい。

40

【0014】

このような擬似輪郭ノイズに対する対策方法として、フレーム周波数を上げる方法や、1 フレームを構成するサブフレームの数を増加させる等の方法がある。すなわち、これらの方法では、発光パターンの切り換え速度を上げることにより、擬似的な輪郭の原因となる輝度変化への視覚上の認識を抑制し、擬似輪郭ノイズを低減するようにしている。

50

なお、動画擬似輪郭妨害の発生を抑制するため 1 フレームデータの発光パターンに工夫を施した階調表示については、例えば特許文献 1 にも開示されている。

【特許文献 1】特開 2 0 0 1 — 1 2 5 5 2 9 号公報（第 3 頁右欄第 4 5 行乃至第 4 頁左欄第 9 行、図 2）

【発明の開示】

【発明が解決しようとする課題】

【0 0 1 5】

前記したような方法によれば、人間の視覚における擬似輪郭ノイズの知覚を低減することができる。しかしながら、1 フレーム中におけるサブフレーム数の増加、フレーム周波数の増加のためには、動作クロック周波数をより高く設定することが必要であり、また、回路の動作可能周波数能力がそれに対応していなければならない。また、そのように動作周波数が上昇すれば、消費電力が増大するという課題が発生する。さらには、前記方法にあっては、擬似輪郭ノイズをある程度低減することはできても、時間方向に離散的な発光の組み合わせで階調を表現する原理に変わりなく、完全にその発生を抑制することはできなかった。

10

【0 0 1 6】

また、有機 EL 素子は、電流注入型発光素子であるため、素子にかかる配線抵抗を流れる電流は、発光表示パネルの点灯率に大きく依存する。すなわち、点灯率が大きく増加するよう変化すれば、配線抵抗の電圧降下量が増加し、その結果、素子の駆動電圧が低下し、発光輝度が低下する現象が生じる。この現象は、点灯率が急激に変化しやすい重み付けサブフレーム法において発生する虞が高く、その場合、階調表示が崩れ、正常な階調表現ができない（階調異常の発生）という問題があった。

20

【0 0 1 7】

この発明は、前記した技術的な問題点に着目してなされたものであり、自発光素子をマトリクス状に配列した自発光表示パネルにおいて、動画擬似輪郭ノイズや階調異常の発生を抑制すると共に多階調化処理を施し、且つ、多階調化処理に伴うノイズパターンを低減することのできる自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器を提供することを課題とするものである。

【課題を解決するための手段】

【0 0 1 8】

前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動装置は、請求項 1 に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、1 つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第 1 の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第 2 の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することに特徴を有する。

30

【0 0 1 9】

また、前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動方法は、請求項 9 に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、フレーム期間を複数のサブフレーム期間に時分割し、1 つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第 1 の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第 2 の階調制御手段と、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することに特徴を有する。

40

【発明を実施するための最良の形態】

【0 0 2 0】

50

以下、この発明にかかる自発光表示パネルの駆動装置および駆動方法について、図に示す実施の形態に基づいて説明する。尚、以下の説明においてはすでに説明した図 1 および図 2 に示された各部に相当する部分を同一符号で示しており、したがって個々の機能および動作については適宜説明を省略する。

【0021】

また、図 1 および図 2 に示した従来例においては、画素を構成する駆動用 TFT 12 と EL 素子 14 との直列回路が、すべて共通陽極 16 と共通陰極 17 との間に接続されたいわゆる単色発光の表示パネルの例を示している。しかしながら、以下に説明するこの発明にかかる自発光表示パネルの駆動方法および駆動装置においては、単色発光の表示パネルは勿論のこと、むしろ R (赤)、G (緑)、B (青) の各発光画素 (サブピクセル) を備えたカラー表示パネルに好適に採用されるものである。

10

【0022】

図 6 はこの発明にかかる駆動装置および駆動方法における一実施形態をブロック図によって示したものである。図 6 において、駆動制御回路 21 がデータドライバ 24 と、走査ドライバ 25 と、消去ドライバ 26 と、マトリクス状に夫々配列された画素 30 とからなる発光表示パネル 40 の動作を制御するようになされている。

【0023】

先ず、入力されたアナログ映像信号は、駆動制御回路 21 およびアナログ / デジタル (A / D) 変換器 22 に供給される。前記駆動制御回路 21 はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記 A / D 変換器 22 に対するクロック信号 CK、およびフレームメモリ 23 に対する書き込み信号 W、および読み出し信号 R を生成する。

20

【0024】

前記 A / D 変換器 22 は、駆動制御回路 21 から供給されるクロック信号 CK に基づいて、入力されたアナログ映像信号をサンプリングし、これを 1 画素毎に対応した画素データに変換して、フレームメモリ 23 に供給するように作用する。前記フレームメモリ 23 は、駆動制御回路 21 からの書き込み信号 W によって、A / D 変換器 22 から供給される各画素データをフレームメモリ 23 に順次書き込むように動作する。

【0025】

かかる書き込み動作により自発光表示パネル 40 における一画面 (n 行、m 列) 分のデータの書き込みが終了すると、フレームメモリ 23 は駆動制御回路 21 から供給される読み出し信号 R によって、1 画素毎に例えば 6 ビットの画素データとして、順次データ変換回路 28 に供給するようになされる。

30

【0026】

前記データ変換回路 28 では、後述する多階調化処理を施すと共に、かかる 6 ビットの画素データを、4 ビットの画素データに変換し、これを 1 行目から第 n 行目まで 1 行分毎にデータドライバ 24 に供給する。

一方、駆動制御回路 21 より走査ドライバ 25 に対してタイミング信号が送出され、これに基づいて走査ドライバ 25 は、各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてフレームメモリ 23 から読み出され、データ変換回路 28 によってデータ変換された 1 行分毎の駆動画素データは、走査ドライバ 25 の走査によって、1 行毎にアドレッシングされる。

40

【0027】

また、この実施の形態においては、前記駆動制御回路 21 より消去ドライバ 26 に対して制御信号が送出されるように構成されている。

前記消去ドライバ 26 は、駆動制御回路 21 から制御信号を受けて、後述するように走査ライン毎に電氣的に分離して配列された電極ライン (この実施の形態においては制御ライン C1 ~ Cn と称する) に対して、選択的に所定の電圧レベルを印加し、後述の消去用 TFT 15 のオン・オフ動作を制御する。

【0028】

50

さらに、前記駆動制御回路 21 は、逆バイアス電圧印加手段 27 に制御信号を送出する。この逆バイアス電圧印加手段 27 は、前記制御信号を受けて、陰極 32 に対して、選択的に所定の電圧レベルを印加し、有機 EL 素子に対して順方向または逆バイアス電圧を供給するように動作する。この逆バイアス電圧とは、発光時に電流が流れる方向（順方向）とは逆方向の電圧であって、画像データ表示のための発光期間とは関係のない期間に各有機 EL 素子に印加される。なお、このように逆バイアス電圧を印加することによって、時間経過に対して素子の発光寿命が延命されることが知られている。

【0029】

図 7 は、自発光表示パネル 40 にマトリクス状に夫々配列された画素 30 のうち、1 つの画素の回路構成例を示した図である。この図 7 に示す 1 つの画素 30 に対応する回路構成例は、アクティブマトリクス型表示パネルに適用されるものである。そして、この回路は図 1 に示した画素 10 の回路構成に、キャパシタ 13 に蓄積された電荷を消去する消去用トランジスタである TFT 15 を加え、さらに前記点灯駆動用 TFT 12 のソース S とドレイン D との間に、これをバイパスするようにして接続されたダイオード 19 を加えたものとして構成される。

10

【0030】

まず、前記消去用 TFT 15 はキャパシタ 13 に並列に接続されており、有機 EL 素子 14 が点灯動作中に、前記駆動制御回路 21 からの制御信号に従ってオン動作することにより、キャパシタ 13 の電荷を瞬時に放電させることができる。これにより、次のアドレッシング時まで、画素を消灯させることができる。

20

【0031】

一方、前記ダイオード 19 は、その陽極（アノード）が前記した EL 素子 14 の陽極に接続されており、ダイオード 19 の陰極（カソード）は、陽極 31 に接続されている。したがって、前記ダイオード 19 は、ダイオード特性を有する EL 素子 14 の順方向に対して、逆方向となるように駆動用 TFT 12 のソース S とドレイン D との間に並列接続されている。

【0032】

また、図 7 に示した回路構成においては、EL 素子 14 の陰極（カソード）は、走査ライン A1 ~ An に対して共通に形成された陰極 32 に接続されており、図 6 に示す逆バイアス電圧印加手段 27 によって、当該陰極に対し、選択的に所定の電圧レベルが印加されるようになされている。すなわち、ここでは共通陽極 31 に加わる電圧レベルを“Va”とした場合、陰極 32 には、例えば“Vh”または“Vl”の電圧レベルが選択的に印加されるようになされる。前記“Va”に対する“Vl”のレベル差、すなわち Va - Vl は、EL 素子 14 において順方向（例えば 10 V 程度）となるように設定されており、したがって、陰極 32 に選択的に“Vl”が設定された場合には、各画素 30 を構成する EL 素子 14 は、発光可能な状態となる。

30

【0033】

また、前記“Va”に対する“Vh”のレベル差、すなわち Va - Vh は、EL 素子 14 において逆バイアス電圧（例えば - 8 V 程度）となるように設定されており、したがって、陰極 32 に選択的に“Vh”が印加された場合には、各画素 30 を構成する EL 素子 14 は非発光状態になされ、このとき、図 7 に示したダイオード 19 は、前記逆バイアス電圧によって導通状態になされる。

40

【0034】

ところで、前記した回路構成は、発光素子である EL 素子に加える駆動電流の供給時間（点灯時間）を変更することができるので、有機 EL 素子 14 の実質的な発光輝度を制御することができる。したがって、本発明に係る自発光表示パネルの駆動装置および駆動方法における階調表現にあつては、時間階調方式が基本となる。そして、この時間階調方式として、前記した動画擬似輪郭ノイズの発生を完全に抑制するため、また、階調異常の発生を抑制するために、単純サブフレーム法が適用される。なお、本回路構成での階調表現は、前記駆動制御回路 21、前記データドライバ 24、前記走査ドライバ 25、消去ドラ

50

イバ 26、各画素 30 により構成される第 1 の階調制御手段、及びデータ変換回路 28 による第 2 の階調制御手段により実現される。

【0035】

前記したように本発明に係る駆動装置および駆動方法においては、階調表現に単純サブフレーム法を用いるが、単純サブフレーム法を用いる場合、従来は、例えば 1 フレーム期間内のサブフレーム数を増加することにより多階調表現に対応しており、その結果、動作周波数の上昇に伴う弊害が生じていた。

【0036】

そこで、本発明に係る駆動装置および駆動方法においては、サブフレーム数を増加させず多階調表示するために、ディザ処理を軸としたデータ変換処理が行なわれる。図 8 は、その多階調表示のためのデータ変換処理を行うデータ変換回路 28 を説明するためのブロック図である。図 8 に示すように、データ変換回路 28 には、フレームメモリ 23 から偶数フレームと奇数フレームの信号経路のそれぞれについて 6 ビット、1 画素分のデータが順次入力される。そして、偶数フレーム及び奇数フレームの画素データは、それぞれ第一データ変換回路 28 a、28 b においてデータ変換処理が施される。

10

【0037】

第一データ変換回路 28 a、28 b におけるデータ変換処理は、後段に施されるディザ処理の前段処理として、ディザ処理におけるオーバーフロー対策及び、ディザパターンによるノイズ対策等のために行なわれる。具体的には、例えば偶数フレームの画素データに対しては、データ変換回路 28 a において、入力される 6 ビットデータとしての 0 ~ 63 の値のうち、値 0 ~ 58 についてはそのままの値で出力し、値 57 については 1 を加算し値 58 に変換して出力し、値 58 ~ 63 についてはオーバーフロー防止のため強制的に値 60 に変換して出力する。

20

【0038】

一方、奇数フレームの画素データに対しては、データ変換回路 28 b において、入力される 6 ビットデータとしての 0 ~ 63 の値のうち、値 0、2 ~ 57 については 2 を加算し出力し、値 1 については 1 を加算し値 2 に変換して出力し、値 58 ~ 63 についてはオーバーフロー防止のため強制的に値 60 に変換して出力する。尚、このような変換特性は、入力データのビット数、表示階調数、多階調化による圧縮ビット数に応じて設定される。このように第一データ変換回路 28 a、28 b においては、同じ値の入力画素データについて、偶数フレームと奇数フレームとで、変換処理が異なり、同じ値の入力画素データでも各フレームでの発光輝度が互いに異なるようになされる。

30

【0039】

第一データ変換回路 28 a、28 b において変換処理が施された 6 ビットの画素データは、次いで、ディザ処理回路 28 c、28 d においてそれぞれディザ係数が加算され、多階調処理が施される。このディザ処理回路 28 c、28 d においては、画素の輝度データにディザ係数を加算後、6 ビットの画素データのうち、下位 2 ビットは切り捨てられる。すなわち、上位 4 ビットで実階調を表現し、ディザ処理により 2 ビット相当の擬似階調表示が実現される。

【0040】

40

詳しくは、図 9 に示すように上下、左右に互いに隣接する 4 つの画素 p、q、r、s を 1 組とし、この 1 組の各画素に対応した画素データ各々に、互いに異なるディザ係数 0 ~ 3 をそれぞれ割り当てて加算する。このディザ処理によれば、4 画素で 4 つの中間表示レベルの組み合わせが発生することになる。よって、例えば画素データのビット数が 4 ビットであっても、表現できる輝度階調レベルは 4 倍、すなわち、6 ビット相当 (64 階調) の中間調表示が可能となる。

【0041】

尚、図 9 において、それぞれの画素に示す数字 (0、1、2、3) は、それぞれの画素データに加算されるディザ係数 (値) の配列を表す。図示するように、第 1 フレームと第 2 フレームでは、同一画素において加算されるディザ係数が異なるように設定される。そ

50

のとき、同一画素における第 1 フレームと第 2 フレームのディザ係数の和は、4 つの画素 p、q、r、s において全て等しくなるようにディザ係数の配列が設定される。尚、図 9 の例では、同一画素における第 1 フレームと第 2 フレームのディザ係数の和は値 3 となる。

【0042】

このようなディザ係数の配列は、ディザパターンによるノイズ低減のために行われる。すなわち、ディザ係数 0 ~ 3 なるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なう。そこで、前記のようにフレーム毎にディザ係数を変更することにより、ディザパターンによるノイズを低減することができる。

10

【0043】

尚、図 9 においては、同一画素における 2 フレームでのディザ係数の和が等しくなるようにする例を示しているが、これに限定せず、例えば図 10 に示すように、同一画素における 4 フレームでのディザ係数の和が等しくなるようにしてもよい。尚、図 10 の例では、同一画素における 4 フレームでのディザ係数の和は 6 となる。

【0044】

また、発光表示パネル 40 がカラー表示パネルである場合には、R (赤)、G (緑)、B (青) の各発光画素について、加算するディザ係数を異なるように設定してもよい。例えば、発光すべき同じ輝度データであっても、赤及び青の画素における実際の発光輝度は、緑の画素における実際の発光輝度よりも低い。したがって、例えば図 11 に示すように、赤と青の画素は同じディザ係数の組み合わせで、緑の画素については、前記赤、青の画素の場合と異なるディザ係数となるようにすることで、よりディザパターンによるノイズを低減することができる。

20

【0045】

さらに、ディザ処理回路 28c、28d において多階調化処理が施された 4 ビットの画素データは、図 8 に示すように、セクタ 28e により 1 行分の画素データ毎に偶数フレームと奇数フレームのデータが交互に切り換えられ、第二データ変換回路 28f に出力される。

【0046】

第二データ変換回路 28f においては、0 ~ 15 のいずれかの値である 4 ビットの画素データを図 12 に示す変換テーブル 29 に従ってサブフレーム SF1 ~ 15 にそれぞれ対応した第 1 ~ 第 15 ビットからなる表示用画素データ HD に変換する。尚、図 12 において、表示用画素データ HD における論理レベル “1” のビットは、そのビットに対応したサブフレーム SF での画素発光の実施を示すものである。

30

【0047】

かかる変換がなされた表示用画素データ HD は、データドライバ 24 に供給される。この際、表示用画素データ HD の形態は、図 12 に示される 16 パターンのうち、いずれか 1 つとなる。データドライバ 24 は、前記表示用画素データ HD 中の第 1 ~ 第 15 ビットの各々をサブフレーム SF1 ~ 15 各々に割り当てる。したがって、そのビット論理が 1 である場合に、走査ドライバ 25 の走査によって、対応する画素にアドレッシングされ、そのサブフレーム期間に発光動作が行なわれる。

40

【0048】

また、本発明に係る駆動方法にあつては、1 フレーム期間において偶数フレーム、奇数フレームの行データが交互に表示されるが、図 13 に示すように、各フレームにおける各サブフレーム (SF1 ~ 15) 期間中の発光期間の比がすべて異なるようになされる。この際、各サブフレーム期間における発光期間の長さは、単純サブフレーム法により表示される各階調間の輝度曲線が図 14 に示すように非線形 (例えば、ガンマ値 2.2) となるように決定されている。したがって、単純サブフレーム法による階調表示に非線形特性 (ガンマ特性) を持たせることができ、より自然な階調表示が実現される。尚、各サブフレーム期間における発光期間の生成は、駆動制御回路 21 からの消去スタートパルスに従い

50

、消去用 T F T 1 5 が駆動し、キャパシタ 1 3 の電荷を瞬時に放電することにより行なわれる。

【 0 0 4 9 】

また、図示するように、同じ番号のサブフレーム期間について、S F 1 5 を除き、偶数フレームよりも奇数フレームでの発光期間が短くなされる。例えば、S F 3 における奇数フレームの発光期間は、偶数フレームでの S F 2 と S F 3 の発光期間の中間程度の長さに設定される。即ち、前記第一データ変換回路 2 8 a、2 8 b において偶数フレームよりも値が大きいデータに変換される奇数フレームのデータに対しては、その発光期間を偶数フレームでの発光期間よりも短く設定することにより各フレーム間の表示輝度のずれを調整するようになされている。

10

【 0 0 5 0 】

したがって、フレームメモリ 2 3 から入力された画素データの値が、偶数フレームと奇数フレームの画素で同じであった場合、表示される階調は、実際は各フレームで異なるようになされるが、各フレームでの発光期間が異なるため、視覚上の輝度のずれが生じることなく自然な階調表現がなされる。尚、S F 1 5 については、偶数フレームでの発光期間よりも奇数フレームでの発光期間が長く設定され、1 フレーム全体での発光期間が偶数フレームと奇数フレームで等しくなるようになされている。

【 0 0 5 1 】

この場合、各サブフレームで実施すべき発光期間が互いに異なるため、2 種類の 1 6 階調（実階調）の発光駆動がフレーム毎に交互に実施されることになる。かかる駆動によれば、視覚上における表示階調数は、時間方向に積分すると 1 6 階調よりも増加する。したがって、前記した多階調処理（ディザ処理）によるディザパターンのノイズが目立ちにくくなり、S / N 感が向上する。

20

【 0 0 5 2 】

但し、このように偶数フレームと奇数フレームで、互いにサブフレーム期間中の発光期間の異なる 2 種類の発光駆動を交互に実施すると、1 フレーム期間内での発光重心が互いにずれているため、フリッカが生じる場合がある。そこで、本発明に係る駆動装置及び駆動方法においては、各フレームの発光重心を一致させるために、一方のフレーム（図 1 3 においては奇数フレームの最後）にダミーサブフレーム（D M）を設け、この期間は非点灯期間となされる。

30

【 0 0 5 3 】

さらには、このダミーサブフレーム（D M）における非点灯期間に、逆バイアス電圧印加手段 2 7 により、すべての有機 E L 素子に対して逆バイアス電圧が印加される。すなわち、有機 E L 素子を用いた発光表示パネルの駆動において必要となる逆バイアス電圧印加のための期間を特別に設けることなく、逆バイアス電圧を印加することができる。

【 0 0 5 4 】

また、第二データ変換回路 2 8 f における処理において、図 1 2 に示した変換テーブル 2 9 に換え、図 1 5 に示す変換テーブル 3 3 を用いてもよい。すなわち、この変換テーブル 3 3 によれば、全ての階調における発光期間を 1 フレーム期間の中央にすることができ、偶数フレームと奇数フレームとの発光重心の差をより小さくすることができる。

40

【 0 0 5 5 】

また、本発明に係る駆動装置及び駆動方法において、4 ビットの画素データによる実階調、及びディザ処理（擬似階調）により 6 4 階調を表現する場合に、表現すべき一階調値をフレーム毎に、実階調のみと擬似階調とで分けて表現するのが好ましい。例えば、図 1 6 のグラフに示すように、表現すべき階調値 2 6 がある場合、偶数、奇数フレーム共に、実階調のみ、または擬似階調により表現するのではなく、奇数フレームでは、4 ビットデータによる実階調のみで表現し、偶数フレームでは、ディザ処理による擬似階調により表現する。したがって、同じ階調値の表示であっても各フレームにおける発光パターンが異なるため、ディザパターンによるノイズを軽減することができる。

【 0 0 5 6 】

50

以上のように本発明に係る実施の形態にあつては、階調表現に重み付けサブフレーム法ではなく、単純サブフレーム法を採用したことにより、動画擬似輪郭ノイズ及び階調異常の発生を完全に抑制することができる。また、単純サブフレーム法を用いた場合の課題であった多階調化処理については、ディザ法を用いることにより解決することができ、従来生じていたサブフレーム数増加に伴う弊害を回避することができる。

【0057】

さらには、ディザ係数の配列の工夫や、連続するフレーム間で、同じ番号のサブフレームにおける発光期間が異なるよう設定する等により、ディザ法を用いることによるディザパターンのノイズを軽減し、S/N感を向上することができる。

【0058】

なお、図6に示した構成例においては、A/D変換器22から出力された映像信号(画素データ)は、一旦、一画面毎にフレームメモリ23に記憶され、その後、データ変換回路28において処理がなされる。このような構成は、必ずしもフレーム毎に映像データが切り替わらない携帯電話等の表示パネルの駆動装置において有効である。しかしながら、ビデオ信号がA/D変換器22に輸入される場合においては、フレーム毎に映像信号が輸入されるため、A/D変換器22から出力された映像信号(画素データ)をデータ変換回路28において順次データ変換し、それを一画面毎にフレームメモリ23に一時記憶する構成としてもよい。

【0059】

また、前記した実施の形態においては、便宜上、画素データ6ビット、階調表現を64の場合としたが、これに限定されず、より多階調表示或いは低階調においても本発明にかかる駆動装置および駆動方法を適用することができる。

【図面の簡単な説明】

【0060】

【図1】従来のアクティブマトリクス型表示パネルにおける1つの画素に対応する回路構成の一例を示す図である。

【図2】図1に示した各画素を担う回路構成を、表示パネルに配列した状態を模式的に示す図である。

【図3】時間階調方式において、単純サブフレーム法を説明するためのタイミング図である。

【図4】時間階調方式において、重み付けサブフレーム法を説明するためのタイミング図である。

【図5】動画擬似輪郭妨害の発生メカニズムを説明するための図である。

【図6】本発明の駆動装置および駆動方法にかかる一実施の形態を示すブロック図である。

【図7】図6の表示パネルにマトリクス状に夫々配列された画素のうち、1つの画素の回路構成の一例を示した図である。

【図8】図6のデータ変換回路の内部処理を説明するためのブロック図である。

【図9】2つの連続するフレームにおけるディザ係数の配列の一例を示す図である。

【図10】4つの連続するフレームにおけるディザ係数の配列の一例を示す図である。

【図11】異なる色の画素におけるディザ係数の配列パターンの一例を示す図である。

【図12】図6のデータ変換回路において用いられるデータ変換テーブルの一例である。

【図13】図6の駆動装置及び駆動方法における各フレームのサブフレーム発光期間の一例を示すタイミング図である。

【図14】非線形の階調特性を示すグラフである。

【図15】図6のデータ変換回路において用いられるデータ変換テーブルの別の一例である。

【図16】偶数フレーム及び奇数フレームでの階調特性を示すグラフである。

【符号の説明】

【0061】

10

20

30

40


50

- 1 1 制御用 T F T
- 1 2 駆動用 T F T
- 1 3 キャパシタ
- 1 4 有機 E L 素子
- 1 5 消去用 T F T
- 1 9 ダイオード
- 2 1 駆動制御回路
- 2 2 A / D 変換器
- 2 3 フレームメモリ
- 2 4 データドライバ
- 2 5 走査ドライバ
- 2 6 消去ドライバ
- 2 7 逆バイアス電圧印加手段
- 3 0 画素
- 3 1 陽極
- 3 2 陰極
- 4 0 表示パネル
- A 走査線
- B データ線
- C 制御線


10

20


【図 1】




【図 2】




【図 3】




【 図 4 】




【 図 5 】



【 図 6 】



【图 7】



フロントページの続き

(51) Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 4 1 Q
	G 0 9 G 3/20	6 4 1 R
	G 0 9 G 3/20	6 4 2 L
	H 0 5 B 33/14	A

F ターム(参考) 5C080 AA06 BB05 CC03 DD05 DD06 EE19 EE29 EE30 FF11 JJ02
JJ03 JJ04 JJ05

专利名称(译)	自发光显示面板的驱动装置和驱动方法以及配备有该驱动装置的电子设备		
公开(公告)号	JP2006039039A	公开(公告)日	2006-02-09
申请号	JP2004215917	申请日	2004-07-23
[标]申请(专利权)人(译)	东北先锋股份有限公司		
申请(专利权)人(译)	日本东北先锋公司		
[标]发明人	関修一 金内一浩		
发明人	関 修一 金内 一浩		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G3/2022 G09G3/2055 G09G3/3258 G09G2300/0842 G09G2310/0251 G09G2310/0256 G09G2320/0266 G09G2320/0276 G09G2320/043		
FI分类号	G09G3/30.K G09G3/20.624.B G09G3/20.641.D G09G3/20.641.E G09G3/20.641.G G09G3/20.641.Q G09G3/20.641.R G09G3/20.642.L H05B33/14.A G09G3/20.641.K G09G3/20.670.K G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K007/AB05 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA00 3K007/GA04 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD06 5C080/EE19 5C080/EE29 5C080/EE30 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 3K107/AA01 3K107/BB01 3K107/CC02 3K107/CC14 3K107/CC21 3K107/CC33 3K107/EE03 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/AB22 5C380/AB34 5C380/AC11 5C380/BA01 5C380/BA06 5C380/BA19 5C380/BA21 5C380/BB08 5C380/BB09 5C380/BB13 5C380/BB14 5C380/BB21 5C380/BD08 5C380/BE03 5C380/BE11 5C380/BE14 5C380/CA08 5C380/CA12 5C380/CB01 5C380/CB17 5C380/CC02 5C380/CC26 5C380/CC33 5C380/CC38 5C380/CC62 5C380/CC63 5C380/CD012 5C380/CD013 5C380/CF07 5C380/CF13 5C380/CF46 5C380/DA02 5C380/DA09 5C380/DA14 5C380/DA16 5C380/DA34 5C380/DA35 5C380/DA42 5C380/EA02		
代理人(译)	木下茂		
外部链接	Espacenet		

摘要(译)

其中将自发光元件布置成矩阵的自发光显示面板用于抑制运动图像伪轮廓噪声和灰度异常的发生，执行多灰度级处理并减少与多灰度级处理相关联的噪声。提供了一种自发光显示面板驱动装置，一种驱动方法以及包括该驱动装置的电子设备，其可以减少图案。一种自发光显示面板驱动装置，包括布置在多条数据线和多条扫描线的交点处的多个有机EL元件14，其中，帧周期被划分为多个子帧周期。第一灰度级控制单元通过一个或多个子帧周期的点亮周期的累积总数和彼此相邻的多个像素的组的总和来划分和设置每个像素的灰度级 设置进行处理的第二灰度控制单元和向发光元件施加反向偏置电压的反向偏置电压施加单元27，并且设置多个子帧时段中的作为非发光时段的子帧时段。在该时段期间，通过反向偏置电压施加装置将反向偏置电压施加到所有发光元件。[选择图]图6

