

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2004-510208
(P2004-510208A)

(43) 公表日 平成16年4月2日(2004.4.2)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/30	G09G 3/30 K	3K007
G09F 9/30	G09F 9/30 338	5C080
G09G 3/20	G09F 9/30 365Z	5C094
H05B 33/14	G09G 3/20 611A	
	G09G 3/20 611H	
審査請求 未請求 予備審査請求 未請求 (全 42 頁) 最終頁に続く		

(21) 出願番号 特願2002-531400 (P2002-531400)
 (86) (22) 出願日 平成13年9月28日 (2001.9.28)
 (85) 翻訳文提出日 平成14年5月28日 (2002.5.28)
 (86) 国際出願番号 PCT/GB2001/004376
 (87) 国際公開番号 W02002/027700
 (87) 国際公開日 平成14年4月4日 (2002.4.4)
 (31) 優先権主張番号 0023787.5
 (32) 優先日 平成12年9月28日 (2000.9.28)
 (33) 優先権主張国 イギリス (GB)
 (81) 指定国 EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), CN, JP, KR, US

(71) 出願人 000002369
 セイコーエプソン株式会社
 東京都新宿区西新宿2丁目4番1号
 (74) 代理人 100095728
 弁理士 上柳 雅普
 (74) 代理人 100107076
 弁理士 藤綱 英吉
 (74) 代理人 100107261
 弁理士 須澤 修
 (72) 発明者 サイモン タム
 エプソン ケンブリッジ研究所内 8C
 キングス パレード ケンブリッジ CB
 2 1SJ イギリス


最終頁に続く

(54) 【発明の名称】 表示装置、表示装置を駆動する方法、電子装置

(57) 【要約】

フレーム期間中にピクセルのオン状態のデューティ・サイクルを調整するドライバー回路を含む表示装置。好ましくは該ドライバー回路は比較器を含み、より好ましくは該比較器は差動対とインバーターとを構成する薄膜トランジスタから形成される。フレーム期間中にピクセルのオン状態のデューティ・サイクルを調整するステップを含む表示装置を駆動する方法も提供されている。有益には該表示装置は有機エレクトロルミネセンス・アクティブ・マトリクス表示装置である。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

フレーム期間中にピクセルのオン状態のデューティ・サイクルを調整するドライバー回路を含む表示装置。

【請求項 2】

マトリクス中の各ピクセルのためにそれぞれ 1 つの前記ドライバー回路が設けられている、請求項 1 に記載の表示装置。

【請求項 3】

該ドライバー回路は比較器を含む、請求項 1 又は請求項 2 に記載の表示装置。

【請求項 4】

該比較器は薄膜トランジスタから形成されている、請求項 3 に記載の表示装置。

【請求項 5】

該薄膜トランジスタはポリシリコンから形成されている、請求項 4 に記載の表示装置。

【請求項 6】

前記ドライバー回路は、該比較器の 1 入力に接続されたデータ記憶コンデンサと該比較器のもう一つの入力に接続された時間変化する信号ラインとを含む、請求項 3 ~ 5 のいずれかに記載の表示装置。

【請求項 7】

該比較器は差動対回路とインバーター回路とを含む、請求項 3 ~ 6 のいずれかに記載の表示装置。

【請求項 8】

該表示装置はアクティブ・マトリクス表示装置である、上記のいずれかの請求項に記載の表示装置。

【請求項 9】

該表示装置は有機エレクトロルミネセンス表示装置である、上記のいずれかの請求項に記載の表示装置。

【請求項 10】

各ピクセルの発光エレメントのための共通操作電圧ラインと該共通操作電圧ラインとは別の駆動回路供給電圧ラインとを含む、請求項 9 に記載の表示装置。

【請求項 11】

フレーム期間中にピクセルのオン状態のデューティ・サイクルを調整するステップを含む表示装置を駆動する方法。

【請求項 12】

該デューティ・サイクルを調整する該ステップは、データ信号の、時間変化する信号との比較を含む、請求項 11 に記載の方法。

【請求項 13】

鋸波形の形で時間変化する該信号を供給するステップを含む、請求項 12 に記載の方法。

【請求項 14】

三角形の形状の波形で時間変化する該信号を供給するステップを含む、請求項 12 に記載の方法。

【請求項 15】

アクティブ・マトリクス表示装置である表示装置を選択するステップを含む、請求項 12 ~ 14 のいずれかに記載の方法。

【請求項 16】

連続する行に加えられる時間変化する該信号に行から行への位相ずれを与える共通波形発生装置を使用する該マトリクスの行を駆動するステップを含む、請求項 15 に記載の方法。

【請求項 17】

請求項 1 ~ 10 のいずれかに記載されている表示装置を含む電子装置。

【発明の詳細な説明】

10

20

30

40

50

【0001】

【産業上の利用分野】

本発明は表示装置に関し、特にその表示品質の改善に関する。本発明は、方法と電子装置とにも関する。

【0002】

【従来の技術】

本発明が関連する表示装置の1例は有機エレクトロルミネセンス表示装置である。有機エレクトロルミネセンス装置(OELD)は、有機発光材料の層(アクティブ層)を含み、それは、しばしば発光ポリマーであり、該アクティブ材料を通して電流を通すために使用される2つの電極の間に挟まれている。該装置は本質的にダイオードのようにふるまい、発光の強度は、使用される順方向バイアス電流の関数である。該装置は表示パネルの製作のための良好な候補である。

10

【0003】

表示パネルについての基本的必要条件は、良好な品質のグラフィックイメージを表示する能力である。これは、或る範囲の輝度強度を生成する個々のピクセルの能力による。イメージの品質は、階調の数が大きくなるに従って改善してゆく。普通使用される標準は3×8ビット・カラーであり、これは1カラーあたり256階調と同等である。この標準は多くの今日のアプリケーションに使用されている。

【0004】

アナログ駆動回路で階調を得るために、いろいろな方法がOELDディスプレイのために提案されている。通常的手法は、電圧依存電流でOELDを駆動することであり、これはアクティブ・マトリクスOELDディスプレイの実現を可能にしている。この図1に代表的装置が図解されている。

20

【0005】

図1に示されているように、トランジスタ T_1 が選択されたとき(電圧 V_{se1} により)、それはオンに転じ、データ電圧(V_{dat})がトランジスタ T_2 のゲートに印加される。 T_2 が飽和領域にバイアスされているとすると、データ電圧 V_{dat} は電流に変換され、それはOELDを所要の輝度強度へ駆動する。

【0006】

【発明が解決しようとする課題】

しかし、トランジスタのスレショルド電圧のバラツキは、上記表示パネルの実用的実現における非常に重要な問題である。もう一つの重要な問題は、これらの回路の大電力消費である。

30

【0007】

階調に応じたデータ電圧を供給する代わりに方法は、好ましくは2進重み付き領域で各ピクセルを数個のサブ・ピクセルに分割する領域ディザリング法(an area dithering technique)を使用することである。各サブ・ピクセルは完全にオン又は完全にオフに駆動される。従ってデジタル・ドライバーを使用することができ、電力消費量が減少する。しかし、この手法にはパネルのサイズが大きくなり(各ピクセルが数個のサブ・ピクセルに置き換えられ、限界では各サブ・ピクセルは在来のピクセルと同じサイズであるので)、また必要な信号ラインの数が大幅に増える(各サブ・ピクセルにアドレス指定する必要があるので)という不利益がある。

40

【0008】

この背景に抗して、本発明の目的は上記の不利益を軽減する良好なグレイスケール能力を有する表示装置を提供することである。

【0009】

【課題を解決するための手段】

本発明に従って、フレーム期間中にピクセルのオン状態のデューティ・サイクルを調整するドライバー回路を含む表示装置が提供される。

【0010】

50

本発明は、ピクセルのオン期間のパルス幅調整を提供し、人の目の積分機能はこれを放射された光の強度の調整として受け止める。オン期間の調整は、在来の輝度制御、即ち供給される電流の瞬時振幅の制御、と際だった対照をなす。

【0011】

【実施の形態】

ここで、更なる例を挙げ、添付図面を参照して本発明の実施態様についてより詳しく説明する。

【0012】

始めに、本発明の1実施態様に従うピクセル・レベル構成について説明する。図2は、アクティブなマトリクスOELD表示パネル内の個々のピクセル10の回路図である。該回路は、ポリシリコンTFT素子を用いて実現されていて、MOS入力比較器12と2つのパス・ゲート SW_1 及び SW_2 を含んでいる。パス・ゲートの使用は、いわゆる“フィードスルー”、即ち他の回路電圧との結合、を回避する。比較器12の反転入力(+)は波形源 V_{saw} に接続されている。非反転入力(-)は、記憶コンデンサ C_1 とパス・ゲート SW_1 とに接続されている。パス・ゲート SW_1 は波形 V_{se1} により制御される。該比較器の出力はパス・ゲート SW_2 に接続されている。パス・ゲート SW_2 は、有機発光エレメント14に流入する電流を制御する。 V_{saw} に時間変化する信号を加えることにより、コンデンサ C_1 及び比較器12と比べてパス・ゲート SW_1 の他方の側に加えられるデータ電圧 V_{dat} の値に依存する期間にわたって発光エレメント14がオンに切り換えられる。

10

20

【0013】

ライン・アット・ア・タイム(a line-at-a-time)駆動方式で、 V_{se1} は同じ行の上のピクセル・エレメントのパス・ゲート SW_1 の状態をセットする。パス・ゲート SW_1 が閉じられているとき、データ電圧 V_{dat} が比較器12の反転入力とコンデンサ C_1 とへ渡される。その後、パス・ゲート SW_1 が開かれると、データ電圧はコンデンサ C_1 により記憶される。その後、波形 V_{saw} が開始される。比較器12の反転入力における電圧 V_+ がその非反転入力における電圧 V_- より小さいとき、該比較器は発光エレメント14をオン状態にするLO信号を出力する。比較器12の反転入力における電圧 V_+ がその非反転入力における電圧 V_- より大きいとき、該比較器は発光エレメント14をオフ状態にするHI信号を出力する。その結果として、コンデンサ C_1 により記憶されているデータ電圧は、フレーム期間中に発光エレメント14がオン状態にとどまっている期間を調整する。

30

【0014】

フレーム期間は通常は20msであるかも知れず、発光エレメント14の応答時間はナノ秒の程度なので、ポリシリコンTFTの速度と漂遊容量とが該駆動方式の作用の制限要因となる。即ち、非常に有効なスイッチングを得ることができる。

【0015】

図2に図解されている回路では、共通の動作電圧 V_{OELD} が同じタイプの全てのOELDピクセルのために使用される。電圧 V_{OELD} は外部で設定され、該駆動回路の供給電圧 V_{DD} には依存しない。これは、OELDについてのバイアス状態の制御の柔軟性を顕著に向上させる。

40

【0016】

ここで、図2の回路に使用される比較器12の実用的実現に適用される詳細な考慮事項について説明をする。

【0017】

各ピクセルのために別々の比較器が設けられるので、該比較器の回路面積と電力消費量とはなるべく低く保たなければならない。更に、多数のグレイスケールを達成するために、該比較器は入力電圧の小さな差を区別できなければならない。例えば、0Vから5Vまでの電圧振幅で256グレイスケールを実現したいならば、明らかに $V = 19.5mV$ 程度が適当である。スイッチングは非常に高速でなければならないけれども、上記の検討

50

から、それは申し分なく前記の回路の能力の範囲内にある。

【0018】

図2の比較器12の1実施態様の詳しい回路図が図3において図解されている。図3の回路は2つの段：CMOS差動増幅器16とCMOSインバーター18と、を含む。CMOSインバーター18は、パス・ゲート SW_2 を非常に急速に完全にオンに或いは完全にオフに転じさせる。レベルを変える目的のために、インバーター段18の供給電力は差動段16のそれとは違っていても良い。

【0019】

差動段16は、 V_{DD} レールとグランドとの間に接続されたトランジスタ20、21及び23のドレーン・ソース直列接続回路と、同様に接続されたトランジスタ20、22及び24の回路を含んでおり、トランジスタ22及び24はトランジスタ21及び23と並列に接続されている。トランジスタ21及び22のそれぞれのゲートは比較器12の2つの入力端子(+)、(-)を提供し、トランジスタ20のゲートはバイアス電圧 V_{bias} を受け取る。出力段18は2つのトランジスタ25及び26を含み、それらは V_{DD} レールとグランドとの間にソース・ドレーン直列接続されている。該比較器の出力 V_{out} はトランジスタ25及び26の間の接続からとられ、それらのゲートはトランジスタ21及び23の間の接合部から入力を受け取る。

10

【0020】

図3に図解されている回路は7個のTFTを使用している。 SW_1 及び SW_2 のためにそれぞれのTFTを使用するとピクセルあたりの総数は9個になる。

20

【0021】

ピクセル・レベル回路の上記実施態様を組み込んだ表示パネルの実施のいろいろな面についてここで説明をする。

【0022】

図4は、図2の回路に使用することのできる波形を図解している。図4は2つの図(a)及び(b)から成り、そこに波形 V_{scan} 、 V_{saw} 及び V_{out} が示されている。 V_{out} はOLEDに加えられる駆動パルスである。図4(a)及び(b)は、 V_{saw} に用いられる波形の形状において異なっている。図4(a)においては V_{saw} の波形は鋸波であり、図4(b)においては V_{saw} の波形は三角形である。図4(a)の鋸波波形を使用すると、出力パルスは常に各フレームの始まりから始まる。従って図4(a)の鋸波波形は、各フレームについて目が積分を開始する基準時点を与えるので、線形の階調を与える。図4(b)の三角波形については出力パルスの中心は常にサイクルの中央に生じる。

30

【0023】

基本的にはマトリクスと同じ行の全てのピクセルが $V_{saw/m}$ と表示される同じ駆動波形を共有し、ここでmはそれが考察されているマトリクスのm番目の行であることを示す。行が順番にアドレス指定されるとき、 $V_{saw/m+1}$ と表示される次の行についての駆動波形は T_{frame}/M の遅延又は位相ずれを編入するべきであり、この T_{frame} はフレーム期間であり、Mはマトリクスの行の総数である。従って、もし表示装置が外部から駆動されるならば合計M個の相互接続が必要である。これは、高解像度表示装置にとっては問題となる可能性がある。そこで、本発明の1実施態様に従って統合波形発生装置が提供され、これにより所要の相互接続の数を減らすことができる。

40

【0024】

図5は統合波形発生装置の使用を図解している回路図である。波形発生装置30は、別々のマスター電圧入力及び基準電圧入力 V_{master} 及び V_{ref} を受け取る。波形発生装置30は $V_{scan/m}$ からも入力を受け取る。発生装置出力 $V_{saw/m}$ は、マトリクスの特定の行のピクセル10の全てに加えられる。

【0025】

しかし、理想的には、発生装置の機能はピクセル・エレメントの各行に独自の位相ずれを伴う同じ波形を供給することである。表示パネル上のTFT特性の空間的バラツキが考慮

50

される時には正確なタイミング及びデータ電圧関係が主要な問題となる。しかし、この問題は、全ての波形発生装置からの出力が同じではあるけれども位相ずれにおいて異なっていることを保証するためにマスター・クロック V_{master} 及び基準電圧源 V_{ref} を設けることにより解決されることができ。

【0026】

波形発生装置は $V_{scan/m}$ に同期させられるべきであり、従って信号 $V_{scan/m}$ はトリガーとして使用されることができ。

【0027】

以上の記述から、一般化された同期駆動方式が図6に図解されている。ピクセルの2つの行と6個の列とが図解されている。赤、緑及び青を示すR、G、Bにより表示されているように；各ピクセルの発光エレメントは異なる色の光を放射して全色表示を実現するように設計されることができ。ピクセルはデータ・ドライバー32及び行ドライバー34により駆動される。各行のために別々の波形発生装置WGが設けられ、使用される信号が図6に示されている。各波形発生装置が走査線信号に同期させられ、最小動作周波数はフレーム率に等しい。

10

【0028】

表示装置は非同期にも駆動されることができ。非同期駆動方式が図7に示されている。この構成と図6に示されているそれとの差異は、1行あたりに1つを用いるのではなくて表示装置全体のために単一の波形発生装置が使用されていることである。この構成では波形発生装置は表示パネルに統合されることができ、或いはパネルの外部に容易に設けられることができる。波形は走査線信号から独立しており、従ってより高い操作周波数を使用しより良い画質を得ることができ。より高い周波数を使用することの重要性は図8A及び8Bから分かり、即ち図8A（低周波数 V_{DRV} ）と比べて図8Bの改善された階調精度（高周波数 V_{DRV} ）がたやすく明らかである。この現象は、動くイメージのためには重要であるけれども、静止イメージのためには実際上無視することができる。

20

【0029】

ガンマ補償を駆動波形に組み込むことも可能である。これは図9A及び9Bにおいて図解されており、これらは駆動電圧 V_{DRV} に組み込まれたガンマ補正を示す。

【0030】

図10は、本発明の上記実施態様に採用され得るような鋸波形発生装置の詳細な回路図である。該回路はコンデンサ C_{20} の1端子に加えられる入力信号 V_{gray} を受け取る。コンデンサ C_{20} の他方の端子はスイッチ SW_{10} 及び SW_{20} の各々の一方の側に接続されている。これらのスイッチ SW_{10} 及び SW_{20} は、それぞれ信号 ϕ_1 及び ϕ_2 により制御される。スイッチ SW_{20} の他方の側は、コンデンサ C_{10} を介して、且つ信号 V_{scan} により制御されるスイッチ SW_{30} を介して、グラウンドに接続されている。スイッチ SW_{20} 、 SW_{30} 及びコンデンサ C_{10} はユニティーゲインバッファ36の入力に接続されている。スイッチ SW_{10} は、バッファ36の出力からのフィードバック・ループを制御する。バッファ36の出力は、抵抗器とコンデンサとから成る低域フィルタLPに加えられる。フィルタLPの出力は発生装置出力 V_{saw} を供給する。

30

40

【0031】

上で記したように、該回路は4つの入力（ V_{gray} 、 ϕ_1 、 ϕ_2 及び V_{scan} ）と1つの出力（ V_{saw} ）とを有する。入力波形は図11に示されている。

【0032】

波形 V_{gray} は0Vと最大レベル、例えばh、との間で動作する。波形 ϕ_1 及び ϕ_2 は重なり合わないクロックパルスであり、 V_{scan} は走査線と同じ信号である。 V_{scan} がHIになるとき、データが前述したようにピクセル記憶コンデンサへ転送される。同時に、 V_{scan} は、ユニティーゲインバッファの入力が0Vで C_{10} が放電されることとなるように SW_{30} に閉じるように信号する。実際上、これはリセットとして作用して出力をゼロにする。 V_{scan} がLOになるとき、 SW_{30} が開かれる。 SW_{20} が

50

閉じていて SW_{10} が開いているときには波形 $V_{gray} = 0V$ である。 V_{gray} の $0V$ から h への遷移はユニティゲインバッファにおける入力電圧を高める。もし $C_{10} = C_{20}$ ならば、この増分は $h/2$ に等しい。 $V_{gray} = h$ であるときには、 SW_{20} は開いていて、 SW_{10} は閉じている。ユニティゲインバッファ 32 の入力電圧は C_{10} により記憶される。この電圧はユニティゲインバッファの出力により反映されて、 V_{gray} が $0V$ に戻る間に C_{20} に接続される。次に SW_{10} が開き、 SW_{20} が閉じ、その後 V_{gray} は $0V$ から h へ遷移する。これはユニティゲインバッファ 32 の入力における電圧を更に高める。もし $C_{10} = C_{20}$ であるならば、この増分は $h/2$ に等しく、その結果としての電圧は h となる。これが継続し、ユニティゲインバッファ 36 の出力は階段状となる。もし出力が低域フィルタ L.P. を通されたならば、出力信号は滑らかなランプとなる。

10

【0033】

本発明による記述されている構成が既存のアナログ・ビデオ信号を入力信号として利用し得ることが認められる。

【0034】

<実施例>

1例が上記の回路を用いてポリシリコン T F T で実現された。 $0V \sim 5V$ のデータ電圧範囲を用いて、256個の階調が実現された。

【0035】

通常は始めの $20\mu s$ で行われるデータ転送後、フレーム期間は256個のセクションに分割された。 50 サイクル/s のフレーム率については、各々の追加の階調についての時間差は $t = 1/50 \div 256 = 78.125\mu s$ であり、対応するデータ電圧差は $V = 5 \div 256 = 19.53mV$ である。階調 = 0 については O E L D を決してオンに転じさせてはならない。

20

【0036】

図 12 A 及び 12 B は、それぞれ、始めの5個 ($GS = 1 \sim 5$) と最後の5個 ($GS = 252 \sim 256$) の階調を示している。パルス下の面積が計算され、階調に対してプロットされている。図 12 A 及び 12 B に示されているように、階調内ではピクセル輝度の良好な直線性がある。しかし、傾斜の差が認められる。これは、回路の漂遊容量により生じるパルスのトレーリングエッジの丸い隅に起因すると考えられる。これは、下方の階調値についてより小さな輝度の変化をもたらす。これは重大な問題ではなくて、入力信号を調整することにより訂正されることができる。

30

【0037】

ドライバーに必要な電流は、エレクトロルミネセンス・エレメントに流入する電流と比べると小さい。

【0038】

一般的に、本発明で達成され得る画質は、在来の液晶表示装置より優れており、少なくとも在来の CRT 表示装置に等しいことが分かっている。更に、本発明の表示装置は、必要な電力消費量が少ないので、移動装置及び携帯用装置のために理想的なものである。

【0039】

<他の実施態様>

既に分かっているように、特定の実施態様に関連して前述された詳細の多くは有機エレクトロルミネセンス表示装置に関するものである；本発明は他の種類の表示装置にも適用可能である。更に、上記の実施態様は T F T 技術、普通はポリシリコンのもの、を使用する特定の実施態様に言及している；本発明は T F T 技術の使用には限定されない。本発明は、薄膜トランジスタ技術だけではなくてシリコンに基づくトランジスタにも適用可能である。シリコンに基づくトランジスタは、数種類の異なる方法を使用する表示基板上に配置されることができる。例えば、シリコンに基づくトランジスタは液体の中に配置されることができる。

40

【0040】

50

本発明は、携帯電話、コンピュータ、CDプレーヤー、DVDプレーヤー等の小型で可動性の電子製品に用いるのに有利であるが、それらに限定はされない。

【0041】

ここで、本発明による表示装置を使用する幾つかの電子装置を説明する。

【0042】

< 1 : 移動コンピュータ >

ここで、上記実施態様のうちの1つによる表示装置が移動パーソナルコンピュータに適用される例を説明する。

【0043】

図13は、このパーソナルコンピュータの外形を図解した等大図である。図において、パーソナルコンピュータ1100はキーボード1102及び表示ユニット1106を含むボディ1104を備えている。表示ユニット1106は、前述したように、本発明に従って製作された表示パネルを用いて実現されている。 10

【0044】

< 2 : 携帯電話 >

次に、該表示装置が携帯電話の表示セクションに応用されている例を説明する。図14は携帯電話の外形を図解した等大図である。図において、携帯電話1200は、複数の操作キー1202と、受話器口1204と、送話器口1206と、表示パネル100とを備えている。この表示パネル100は、前述したように、本発明に従って製作された表示パネルを使用して実現されている。 20

【0045】

< 3 : デジタル・スチールカメラ >

次に、OEL表示装置をファインダーとして使用するデジタル・スチールカメラについて説明する。図15は、デジタル・スチールカメラの外形と外部装置への接続とを簡潔に図解した等大図である。

【0046】

代表的なカメラは物体からの光学像に基づいてフィルムを感光させるが、デジタル・スチールカメラ1300は、例えば電荷結合素子(CCD)を使用して光電変換により物体の光学像から画像信号を作る。デジタル・スチールカメラ1300は、CCDからの画像信号に基づいて表示を行うためにケース1302の背面にOELエレメント100を備えている。従って、表示パネル100は物体を表示するためのファインダーとして機能する。光学レンズ及びCCDを含む受光素子1304がケース1302の前側(図では後ろ)に設けられている。 30

【0047】

カメラマンがOELエレメント・パネル100に表示されている物体を決定してシャッターをリリースすると、CCDからの画像信号が回路基板1304のメモリーへ送られて記憶される。デジタル・スチールカメラ1300では、データ通信のためのビデオ信号出力端子1312と入/出力端子1314とがケース1302の側に設けられている。もし必要ならば、図に示されているように、テレビジョン・モニター1430とパーソナルコンピュータ1440とがビデオ信号端子1312と入/出力端子1314とにそれぞれ接続される。回路基板1308のメモリーに記憶されている画像信号は、与えられた操作によりテレビジョン・モニター1430とパーソナルコンピュータ1440とへ出力される。 40

【0048】

図13に示されているパーソナルコンピュータ、図14に示されている携帯電話、及び図15に示されているデジタル・スチールカメラ以外の電子装置の例は、テレビジョンセット、ファインダー型及び監視型のビデオ・テープレコーダー、カー・ナビゲーション・システム、ページャー、電子ノートブック、携帯計算機、ワードプロセッサ、ワークステーション、TV電話、ポイント・オブ・セールス・システム(POS)端末装置、及びタッチパネルを備えた装置を含む。もちろん、本発明の上記実施態様は、これらの電子装 50

置の表示セクションに応用されることができる。

【図面の簡単な説明】

【図 1】

O E L D 表示パネルにおける在来のピクセル・レベル・ドライバーの回路図である。

【図 2】

本発明の 1 実施態様に従う、O E L D 表示パネルにおけるピクセル・レベル・ドライバーの回路図である。

【図 3】

図 2 の回路に示されている比較器の実現のための詳しい回路図と動作波形とを図解する。

【図 4】

図 2 の回路における駆動波形を図解する。

【図 5】

総合波形発生装置の使用法を図解した回路図である。

【図 6】

一般化された同期駆動方式を図解する。

【図 7】

一般化された非同期駆動方式を図解する。

【図 8】

非同期駆動方式において高い周波数を使用することの重要性を示す。

【図 9】

駆動電圧へのガンマ補正の編入を図解する。

【図 10】

鋸波発生装置の詳しい回路図である。

【図 11】

図 10 の回路のための入力波形を示す。

【図 12】

特定の例において得られる階調を示す。

【図 13】

本発明に従うピクセル・ドライバーを有する表示装置を編入した移動パーソナルコンピュータの略図である。

【図 14】

本発明に従うピクセル・ドライバーを有する表示装置を編入した携帯電話の略図である。

【図 15】


本発明に従うピクセル・ドライバーを有する表示装置を編入したデジタル・カメラの略図である。

10


20

30


【 図 1 】




【 図 2 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 3 】




【 図 4 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【 図 13 】



【 図 1 4 】



【 図 1 5 】



【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau



(43) International Publication Date
4 April 2002 (04.04.2002)

PCT


(10) International Publication Number
WO 02/27700 A2

(51) International Patent Classification: G09G [GB/GB]: Epson Cambridge Laboratory, 8c King's Parade, Cambridge CB2 1SJ (GB). **FRIEND, Richard**
 (21) International Application Number: PCT/GB01/04376 [GB/GB]: The Old Schools, Trinity Lane, Cambridge CB2 1QA (GB).
 (22) International Filing Date: 28 September 2001 (28.09.2001) (74) Agent: **STURT, Clifford, Mark**; Miller Sturt Kenyon, 9 John Street, London WC1N 2ES (GB).
 (25) Filing Language: English (81) Designated States (national): CN, JP, KR, US.
 (26) Publication Language: English (84) Designated States (regional): European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
 (30) Priority Data: 0023787.5 28 September 2000 (28.09.2000) GB
 (71) Applicant (for all designated States except US): **SEIKO EPSON CORPORATION** [JP/JP]; 4-1, Nishishinjuku 2-chome, Shinjuku-ku, Tokyo 163-0811 (JP).
 Published: without international search report and to be republished upon receipt of that report

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

(72) Inventors: and
(75) Inventors/Applicants (for US only): **TAM, Simon**

(54) Title: DISPLAY DEVICE, METHOD OF DRIVING A DISPLAY DEVICE, ELECTRONIC APPARATUS



(57) Abstract: A display device comprising a driver circuit which modulates the duty cycle of the on-state of a pixel during a frame period. Preferably the driver circuit comprises a comparator and more preferably the comparator is formed of thin film transistors constituting a differential pair and an inverter. Also provided is a method of driving a display device comprising the step of modulating the duty cycle of the on-state of a pixel during a frame period. Beneficially the display device is an organic electroluminescent active matrix display device.



WO 02/27700 A2

WO 02/27700

PCT/GB01/04376

Display Device, Method of Driving a Display Device, Electronic Apparatus

The present invention relates to display devices and in particular to improving the display quality thereof. The invention also relates to a method and an electronic apparatus.

One example of a display device to which the present invention relates is an organic electroluminescent display device. Organic electroluminescent devices (OLEDs) comprise a layer (active layer) of organic light emitting material, often a light emitting polymer, sandwiched between two electrodes which are used to pass a current through the active material. The device essentially behaves like a diode and the intensity of light emission is a function of the forward bias current which is applied. The devices are good candidates for the fabrication of display panels.

A basic requirement for a display panel is an ability to display good quality graphical images. This is dependent upon the ability of the individual pixels to generate a range of brightness intensity. The image quality improves as the number of gray scales increases. The conventionally used standard is 3 x 8 bit colour, equivalent to 256 gray scales per colour. This standard is used in many current day applications.

Various methods of generating gray scales with an analog driving circuit have been proposed for OLED displays. The conventional technique is to drive the OLED with a voltage dependent current and this has allowed the implementation of active matrix OLED displays. A typical arrangement is illustrated in figure 1 hereof.

As shown in figure 1, when transistor T_1 is selected (by voltage V_{sel}) it turns on and the data voltage (V_{dat}) is transferred to the gate of transistor T_2 . Assuming T_2 is biased in the saturation region, the data voltage V_{dat} is converted into current, which drives the OLED to the required brightness intensity.

The variation of threshold voltages of the transistors is, however, a very significant problem in the practical implementation of the above described display panels. Another significant problem is the high power consumption of these circuits.

An alternative method of providing gray scaling is to use an area dithering technique in which each pixel is divided in to a number of sub-pixels, preferably with binary weighted areas. Each sub-pixel is driven either fully on or fully off. Thus a digital driver can be used and power consumption reduced. However, this technique has the disadvantage that

WO 02/27700

PCT/GB01/04376

2

the panel size is increased (because each pixel is replaced by a number of sub-pixels and, in the limit, each sub-pixel is the same size as a conventional pixel) and also there is a large increase in the number of signal lines required (because of the need to address each sub-pixel).

Against this background, it is an object of the present invention to provide a display device with good gray scale capabilities which mitigates the above mentioned disadvantages.

According to the present invention there is provided a display device comprising a driver circuit which modulates the duty cycle of the on-state of a pixel during a frame period.

Thus, the present invention provides pulse width modulation of the on-period of a pixel and the integrating function of the human eye perceives this as modulation of the intensity of the emitted light. Modulation of the on-period is in stark contrast to the conventional control of brightness, ie control of the instantaneous amplitude of the current supplied.

Embodiments of the present invention will now be described in more detail by way of further example only and with reference to the accompanying drawings, in which:-

Figure 1 is a circuit diagram of a conventional pixel level driver in an OLED display panel;

Figure 2 is a circuit diagram of a pixel level driver in an OLED display panel, according to one embodiment of the present invention;

Figure 3 illustrates a detailed circuit diagram and operating waveforms for an implementation of the comparator shown in the circuit of figure 2;

Figure 4 illustrates driving waveforms in the circuit of figure 2;

Figure 5 is a circuit diagram illustrating the use of an integrated waveform generator;

Figure 6 illustrates a generalised synchronous driving scheme;

Figure 7 illustrates a generalised asynchronous driving scheme;

Figures 8A and 8B show the significance of using higher frequencies in the asynchronous driving scheme;

Figures 9A and 9B illustrate the incorporation of gamma correction in to the driving voltage;

Figure 10 is a detailed circuit diagram of a sawtooth wave generator;

Figure 11 shows input waveforms for the circuit of figure 10;

Figures 12A and 12B show gray scales obtained in a specific example;

Figure 13 is a schematic view of a mobile personal computer incorporating a display device having a pixel driver according to the present invention,

Figure 14 is a schematic view of a mobile telephone incorporating a display device having a pixel driver according to the present invention, and

Figure 15 is a schematic view of a digital camera incorporating a display device having a pixel driver according to the present invention,

A description will first be given of the pixel level configuration according to one embodiment of the present invention. Thus, figure 2 is a circuit diagram of an individual pixel 10 within an active matrix OLED display panel. The circuit is implemented using polysilicon TFT components and comprises an MOS-input comparator 12 and two pass-gates, SW₁ and SW₂. The use of pass-gates avoids so-called "feed-through", i.e. coupling with other circuit voltages. The inverting input (+) of the comparator 12 is connected to a waveform source V_{saw}. The non-inverting input (-) is connected to a storage capacitor C₁ and a pass-gate SW₁. The pass-gate SW₁ is controlled by a waveform V_{sel}. The output of the comparator is connected to a pass-gate SW₂. Pass-gate SW₂ controls the current flowing in to the organic light emitting element 14. By applying a time varying signal to V_{saw}, the light emitting element 14 is switched on for a period depending on the value of the data voltage V_{dat} which is applied to the other side of pass-gate SW₁ compared to the capacitor C₁ and the comparator 12.

In a line-at-a-time driving scheme, V_{sel} sets the state of the pass-gate SW₁ of the pixel elements on the same row. When pass-gate SW₁ is closed, the data voltage V_{dat} is transferred to the inverting input of the comparator 12 and to the capacitor C₁. Then, when pass-gate SW₁ is opened the data voltage is memorised by capacitor C₁. The waveform V_{saw} is then initiated. When the voltage, V₊, at the inverting input of the comparator 12 is less than the voltage, V₋, at the non-inverting input thereof, the comparator outputs a LO signal which puts the light emitting element 14 in to the on-state. When the voltage, V₊, at

the inverting input of the comparator 12 is greater than the voltage, V_- , at the non-inverting input thereof, the comparator outputs a HI signal which puts the light emitting element 14 in to the off-state. As a result the data voltage stored by the capacitor C_1 modulates the duration for which the light emitting element 14 remains in the on-state during a frame period.

The frame period might typically be 20mS and with the response time of the light emitting element 14 being of the order of nano-seconds, the speed of the polysilicon TFTs and any stray capacitance become the limiting factors in operation of the driving scheme. That is, exceptionally effective switching can be obtained.

In the circuit illustrated in figure 2, a common operating voltage V_{OELD} is used for all OELD pixels of the same type. The voltage V_{OELD} is set externally and is independent of the supply voltage V_{DD} of the driving circuit. This significantly increases the flexibility of controlling the bias conditions for the OELDs.

A description will now be given of the detailed considerations which apply to the practical implementation of the comparator 12 used in the circuit of figure 2.

Since a separate comparator is provided for each pixel, the circuit area and power consumption of the comparator should be kept as low as possible. Further, in order to achieve a high number of gray scales, the comparator must be able to distinguish a small difference in input voltages. For example, if it is desired to implement 256 gray scales with a voltage swing of 0V to 5V then clearly something of the order of $\Delta V = 19.5mV$ is appropriate. Thus switching must be very fast but, from the previous discussion, it is well within the ability of the described circuit.

A detailed circuit diagram of one implementation of the comparator 12 of figure 2 is illustrated in figure 3. The circuit of figure 3 comprises two stages: a CMOS differential amplifier 16, and a CMOS inverter 18. The CMOS inverter 18 turns the pass-gate SW_2 fully on or fully off very quickly. For level shifting purposes the power supply of the inverter stage 18 can be different from that of the differential stage 16.

The differential stage 16 comprises the drain-source series connection circuit of transistors 20, 21 and 23 connected between the V_{DD} rail and ground, together with the similarly connected circuit of transistors 20, 22 and 24, wherein transistors 22 and 24 are

WO 02/27700

PCT/GB01/04376

5

connected in parallel with transistors 21 and 23. The respective gates of transistors 21 and 22 provide the two input terminals (+), (-) of the comparator 12, whereas the gate of transistor 20 receives a bias voltage V_{bias} . The output stage 18 comprises two transistors, 25 and 26, which are source-drain series connected between the V_{DD} rail and ground. The output V_{out} of the comparator is taken from the connection between the transistors 25 and 26 and the gates thereof receive their input from the junction between transistors 21 and 23.

The circuit illustrated in figure 3 uses seven TFTs. Using a respective TFT for SW_1 and SW_2 brings the total per pixel to nine.

A description will now be given of various aspects of implementing a display panel incorporating the above described embodiment of pixel level circuitry.

Figure 4 illustrates waveforms which can be used with the circuit of figure 2. Figure 4 comprises two diagrams, (a) and (b), in which the waveforms V_{scan} , V_{saw} and V_{out} are shown. V_{out} is the driving pulse applied to the OLED. Figures 4(a) and (b) differ in the shape of the waveform used for V_{saw} . In figure 4(a) the waveform of V_{saw} is a sawtooth whereas in figure 4(b) the waveform of V_{saw} is triangular. Using the sawtooth waveform of figure 4(a) the output pulse always starts at the beginning of each frame. Thus the sawtooth waveform of figure 4(a) provides a linear gray scale, as it provides a reference time point for the eye to start integrating for each frame. For the triangular waveform of figure 4(b) the centre of the output pulse always occurs at mid-cycle.

Basically all pixels in the same row of the matrix share the same driving waveform, denoted by $V_{saw/m}$ where m indicates that it is the m^{th} -row of the matrix which is being considered. When rows are addressed sequentially, the driving waveforms for the next row, denoted by $V_{saw/m+1}$, should incorporate a delay or phase shift of T_{frame}/M , where T_{frame} is the frame period and M is the total number of rows in the matrix. Thus if the display is driven externally a total of M interconnections are required. This can be a problem for high resolution displays. Thus, according to one embodiment of the present invention there is provided an integrated waveform generator, by which the number of interconnections required can be reduced.

Figure 5 is a circuit diagram illustrating the use of an integrated waveform generator. The waveform generator 30 receives separate master and reference voltage

inputs, V_{master} and V_{ref} . The waveform generator 30 also receives an input from $V_{\text{scan/m}}$. The generator output $V_{\text{saw/m}}$ is applied to all of the pixels 10 in a particular row of the matrix.

Ideally, however, the function of the generators is to provide the same waveform with a unique phase shift for each row of pixel elements. The precise timing and data voltage relationship becomes a major challenge when the spatial variation of TFT characteristics over a display panel is taken into account. However, this problem can be solved by providing the master clock V_{master} and the reference voltage source V_{ref} to ensure that outputs from all waveform generators are the same but different in phase shift.

The waveform generator should be synchronised to $V_{\text{scan/m}}$, and thus the signal $V_{\text{scan/m}}$ can be used as a trigger.

From the foregoing description, a generalised synchronous driving scheme is illustrated in figure 6. Two rows and six columns of pixels are illustrated. As denoted by R, G, B indicating red, green and blue; the light emitting element in each pixel may be designed to emit light of different colours thus implementing a full colour display. The pixels are driven by a data driver 32 and a row driver 34. A separate waveform generator, WG, is provided for each row and the signals applied are indicated in figure 6. Each waveform generator is synchronised to the scan line signal and the minimum operating frequency is equal to the frame rate.

The display can also be driven asynchronously. An asynchronous driving scheme is shown in figure 7. The difference between this arrangement and that illustrated in figure 6 is that a single waveform generator is used for the whole display rather than using one per row. With this arrangement the waveform generator can be integrated on the display panel or can easily be provided externally of the panel. The waveform is independent of the scan line signal and higher operating frequencies can thus be used, thereby obtaining better image quality. The significance of using higher frequencies can be appreciated from figures 8A and 8B, that is the improved gray scale accuracy of figure 8B (high frequency V_{DRV}) compared with figure 8A (low frequency V_{DRV}) is readily apparent. This phenomenon is important for moving images but can effectively be ignored for still images.

It is also possible to incorporate gamma compensation into the driving waveform. This is illustrated in figures 9A and 9B, which show gamma correction incorporated in to the driving voltage V_{DRV} .

Figure 10 is a detailed circuit diagram of a sawtooth waveform generator such as may be employed in the above described embodiments of the present invention. The circuit receives an input signal V_{gray} which is applied to one terminal of a capacitor C_{20} . The other terminal of capacitor C_{20} is connected to one side of each of switches SW_{10} and SW_{20} . These switches SW_{10} and SW_{20} are controlled by signals ϕ_1 and ϕ_2 , respectively. The other side of switch SW_{20} is connected to ground via a capacitor C_{10} and also via a switch SW_{30} which is controlled by signal V_{scan} . Switches SW_{20} , SW_{30} and capacitor C_{10} are connected to the input of a unity gain buffer 36. Switch SW_{10} controls a feedback loop from the output of the buffer 36. The output of the buffer 36 is applied to a low-pass filter L.P. consisting of a resistor and a capacitor. The out put of the filter L.P. provides the generator output V_{saw} .

As noted above, the circuit has four inputs (V_{gray} , ϕ_1 , ϕ_2 and V_{scan}) and one output (V_{saw}). The input waveforms are shown in figure 11.

Waveform V_{gray} operates between 0V and a maximum level, say h . Waveforms ϕ_1 and ϕ_2 are non-overlapping clock pulses and V_{scan} is the same signal as in the scan line. When V_{scan} goes HI, data is transferred to the pixel storage capacitor as described above. At the same time, V_{scan} signals SW_{30} to close so that the input of the unity gain buffer is at 0V and C_{10} is discharged. Effectively, this acts as a reset and zeros the output. When V_{scan} goes LO, SW_{30} is opened. Waveform $V_{gray} = 0V$ when SW_{20} is closed and SW_{10} is opened. The transition of V_{gray} from 0V to h raises the input voltage at the unity gain buffer. If $C_{10} = C_{20}$, this increment equals $h/2$. When $V_{gray} = h$, SW_{20} is opened and SW_{10} is closed. The unity gain buffer 32 input voltage is stored by C_{10} . This voltage is reflected by the output of the unity gain buffer and is connected to C_{20} while V_{gray} returns to 0V. Next SW_{10} is opened and then SW_{20} is closed, and then V_{gray} will transit from 0V to h . This will increase further the voltage at the input of the unity gain buffer 32. If C_{10}

WO 02/27700

PCT/GB01/04376

8

= C_{20} , this increment equals $h/2$ and the resulting voltage becomes h . This continues and the output of the unity gain buffer 36 takes on a step shape. If the output is passed through the low pass filter L.P. the output signal becomes a smooth ramp.

It may be appreciated that the described arrangements according to the present invention can utilise existing analog video signals as input signals.

Example

An example was implemented using the circuits described above, with polysilicon TFTs. Using a data voltage range of 0V to 5V, 256 gray scales were implemented.

After the data transfer, which typically occurs in the first $20\mu\text{s}$, the frame period was divided into 256 sections. For a frame rate of 50cycles/s, the time difference for each additional gray scale is given by $\Delta t = 1/50 \div 256 = 78.125\mu\text{s}$, and the corresponding data voltage difference is given by $\Delta V = 5 \div 256 = 19.53\text{mV}$. It is noted that for gray scale = 0 the OELD must not be turned on at all.

Figures 12A and 12B show the first five (GS= 1 to 5) and last five (GS= 252 to 256) gray scales, respectively. The area under the pulses are calculated and plotted against the gray scale. As shown in figures 12A and 12B, there is good linearity of pixel brightness within the gray scaling. However, a difference in slope is noted. This is believed to be due to the round corner in the pulse trailing edges, caused by the circuit's stray capacitance. This results in a smaller change in brightness for the lower gray scale values. This is not a serious problem and can be corrected by adjusting the input signal.

The current required by the driver is small compared to the current flowing in to the electroluminescent element.

Generally, the image quality which can be achieved with the present invention has been found to be superior to conventional Liquid Crystal Displays and at least equal to that of conventional CRT displays. In addition, the low power consumption required by the display device of the present invention makes it ideal for mobile and portable apparatus.

Modifications

As will already be appreciated, although much of the detail given above in relation to specific embodiments has been in terms of organic electroluminescent display devices; the present invention is also applicable to other types of display devices. Further, although the

WO 02/27700

PCT/GB01/04376

9

above described embodiments have mentioned specific implementation using TFT technology, usually in polysilicon,; the present invention is not limited to the use of TFT technology. The invention is applicable not only to thin film transistor technology but also to silicon based transistors. Silicon based transistors can be arranged on a display substrate using several different methods. For example, silicon based transistors can be arranged in a liquid.

The present invention is advantageous for use in small, mobile electronic products such as mobile phones, computers, CD players, DVD players and the like - although it is not limited thereto.

Several electronic apparatuses using a display device according to the present invention will now be described.

<1: Mobile Computer>

An example in which the display device according to one of the above embodiments is applied to a mobile personal computer will now be described.

Figure 13 is an isometric view illustrating the configuration of this personal computer. In the drawing, the personal computer 1100 is provided with a body 1104 including a keyboard 1102 and a display unit 1106. The display unit 1106 is implemented using a display panel fabricated according to the present invention, as described above.

<2: Portable Phone>

Next, an example in which the display device is applied to a display section of a portable phone will be described. Fig. 14 is an isometric view illustrating the configuration of the portable phone. In the drawing, the portable phone 1200 is provided with a plurality of operation keys 1202, an earpiece 1204, a mouthpiece 1206, and a display panel 100. This display panel 100 is implemented using a display panel fabricated according to the present invention, as described above.

<3: Digital Still Camera>

Next, a digital still camera using an OEL display device as a finder will be described. Fig. 15 is an isometric view illustrating the configuration of the digital still camera and the connection to external devices in brief.

Typical cameras sensitize films based on optical images from objects, whereas the digital still camera 1300 generates imaging signals from the optical image of an object by photoelectric conversion using, for example, a charge coupled device (CCD). The digital still

camera 1300 is provided with an OEL element 100 at the back face of a case 1302 to perform display based on the imaging signals from the CCD. Thus, the display panel 100 functions as a finder for displaying the object. A photo acceptance unit 1304 including optical lenses and the CCD is provided at the front side (behind in the drawing) of the case 1302.

When a cameraman determines the object image displayed in the OEL element panel 100 and releases the shutter, the image signals from the CCD are transmitted and stored to memories in a circuit board 1308. In the digital still camera 1300, video signal output terminals 1312 and input/output terminals 1314 for data communication are provided on a side of the case 1302. As shown in the drawing, a television monitor 1430 and a personal computer 1440 are connected to the video signal terminals 1312 and the input/output terminals 1314, respectively, if necessary. The imaging signals stored in the memories of the circuit board 1308 are output to the television monitor 1430 and the personal computer 1440, by a given operation.

Examples of electronic apparatuses, other than the personal computer shown in Fig. 13, the portable phone shown in Fig. 14, and the digital still camera shown in Fig. 15, include television sets, view-finder-type and monitoring-type video tape recorders, car navigation systems, pagers, electronic notebooks, portable calculators, word processors, workstations, TV telephones, point-of-sales system (POS) terminals, and devices provided with touch panels. Of course, the above described embodiments of the present invention can be applied to the display sections of these electronic apparatuses.

WO 02/27700

PCT/GB01/04376

11

CLAIMS

1. A display device comprising a driver circuit which modulates the duty cycle of the on-state of a pixel during a frame period.
2. A display device as claimed in claim 1, wherein a respective one of the said driver circuits is provided for each pixel in the matrix.
3. A display device as claimed in claim 1 or claim 2, wherein the driver circuit comprises a comparator.
4. A display device as claimed in claim 3, wherein the comparator is formed of thin film transistors.
5. A display device as claimed in claim 4, wherein the thin film transistors are formed of polysilicon.
6. A display device as claimed in any of claims 3 to 5, wherein the said driver circuit comprises a data storage capacitor connected to one input of the comparator and a time varying signal line connected to another input of the comparator.
7. A display device as claimed in any of claims 3 to 6, wherein the comparator comprises a differential pair circuit and an inverter circuit.
8. A display device as claimed in any preceding claim, wherein the display device is an active matrix display device.
9. A display device as claimed in any preceding claim, wherein the display device is an organic electroluminescent display device.

WO 02/27700

PCT/GB01/04376

12

10. A display device as claimed in claim 9, comprising a common operating voltage line for the light emitting element of each pixel and a driving circuit supply voltage line which is separate from the common operating voltage line.

11. A method of driving a display device comprising the step of modulating the duty cycle of the on-state of a pixel during a frame period.

12. A method as claimed in claim 11, wherein the step of modulating the duty cycle comprises a comparison of a data signal with a time varying signal.

13. A method as claimed in claim 12, comprising the step of providing the time varying signal in the form of a sawtooth waveform.

14. A method as claimed in claim 12, comprising the step of providing the time varying signal in the form of a triangular shaped waveform.




15. A method as claimed in any of claims 12 to 14, comprising the step of selecting the display device to be an active matrix display device.

16. A method as claimed in claim 15, comprising the step of driving the rows of the matrix using a common waveform generator which provides a row-to-row phase shift in the time varying signal applied to sequential rows.

17. An electronic apparatus including a display device as claimed in any of claims 1 to 10.

WO 02/27700

PCT/GB01/04376



SUBSTITUTE SHEET (RULE 26)

Fig.6.




Fig.7.




Fig.8(a).




Fig.8(b).




Fig.9(a).




Fig.9(b).




Fig.10.









Fig.11.








WO 02/27700

PCT/GB01/04376

8/8



SUBSTITUTE SHEET (RULE 26)

【国際公開パンフレット(コレクション)】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau



(43) International Publication Date
4 April 2002 (04.04.2002)


PCT

(10) International Publication Number
WO 02/027700 A3

- (51) International Patent Classification: G09G 3/32 [(GB/GB): The Old Schools, Trinity Lane, Cambridge CB2 1QA (GB).
- (21) International Application Number: PCT/GB01/04376
- (22) International Filing Date: 28 September 2001 (28.09.2001)
- (25) Filing Language: English
- (26) Publication Language: English
- (30) Priority Data: 0023787.5 28 September 2000 (28.09.2000) GB
- (71) Applicant (for all designated States except US): SEIKO EPSON CORPORATION [JP/JP]; 4-1, Nishishinjuku 2-chome, Shinjuku-ku, Tokyo 163-0811 (JP).
- (72) Inventors; and
- (75) Inventors/Applicants (for US only): TAM, Simon [GB/GB]; Epson Cambridge Laboratory, 8c King's Parade, Cambridge CB2 1SJ (GB). FRIEND, Richard [GB/GB]; Epson Cambridge Laboratory, 8c King's Parade, Cambridge CB2 1SJ (GB).
- (74) Agent: STURT, Clifford, Mark; Miller Sturt Kenyon, 9 John Street, London WC1N 2ES (GB).
- (81) Designated States (national): CN, JP, KR, US.
- (84) Designated States (regional): European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, MC, NL, PT, SE, TR).
- Published: with international search report
- (88) Date of publication of the international search report: 1 August 2002

WO 02/027700 A3

(54) Title: DISPLAY DEVICE, METHOD OF DRIVING A DISPLAY DEVICE, ELECTRONIC APPARATUS



(57) Abstract: A display device comprising a driver circuit which modulates the duty cycle of the on-state of a pixel during a frame period. Preferably the driver circuit comprises a comparator and more preferably the comparator is formed of thin film transistors constituting a differential pair and an inverter. Also provided is a method of driving a display device comprising the step of modulating the duty cycle of the on-state of a pixel during a frame period. Beneficially the display device is an organic electroluminescent active matrix display device.

【国際公開パンフレット(コレクトバージョン)】

(L)60202092009

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau



(43) International Publication Date
4 April 2002 (04.04.2002)


PCT

(10) International Publication Number
WO 02/027700 A3

- (51) International Patent Classification: G09G 3/32 [GB/GB]; The Old Schools, Trinity Lane, Cambridge CB2 1QA (GB).
- (21) International Application Number: PCT/GB01/04376
- (22) International Filing Date: 28 September 2001 (28.09.2001)
- (25) Filing Language: English
- (26) Publication Language: English
- (30) Priority Data: 0023787.5 28 September 2000 (28.09.2000) GB
- (71) Applicant (for all designated States except US): SEIKO EPSON CORPORATION (JP/JP); 4-1, Nishichinjuku 2-chome, Shinjuku-ku, Tokyo 163-0811 (JP).
- (72) Inventors; and
- (75) Inventors/Applicants (for US only): TAM, Simon (GB/GB); Epson Cambridge Laboratory, 8c King's Parade, Cambridge CB2 1SU (GB); FRIEND, Richard (GB).
- (74) Agent: STURT, Clifford, Mark; Miller Short Kenyon, 9 John Street, London WC1N 2FS (GB).
- (81) Designated States (national): CN, JP, KR, US.
- (84) Designated States (regional): European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, MC, NL, PT, SE, TR).
- Published: with international search report.
- (88) Date of publication of the international search report: 1 August 2002

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

(54) Title: DISPLAY DEVICE, METHOD OF DRIVING A DISPLAY DEVICE, ELECTRONIC APPARATUS



(57) Abstract: A display device comprising a driver circuit which modulates the duty cycle of the on-state of a pixel during a frame period. Preferably the driver circuit comprises a comparator and more preferably the comparator is formed of thin film transistors constituting a differential pair and an inverter. Also provided is a method of driving a display device comprising the step of modulating the duty cycle of the on-state of a pixel during a frame period. Hereinafter the display device is an organic electroluminescent active matrix display device.

WO 02/027700 A3

【 国際調査報告 】

INTERNATIONAL SEARCH REPORT

		International Application No. PCT/GB 01/04376
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 609G3/32		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 609G		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base(s) consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category	Date of publication with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 977 942 A (WALKER ET AL.) 2 November 1999 (1999-11-02) column 6, line 57 -column 7, line 64; figures 7,8 column 7, line 59 - line 64 ---	1-5, 8-13, 15-17
A	---	14
X	EP 0 953 959 A (HEWLETT PACKARD) 3 November 1999 (1999-11-03) page 37, paragraph 148 -page 38, paragraph 154; figure 12 column 28, paragraph 116 -column 29, paragraph 118; figure 10B column 4, line 42 - line 55 --- -/--	1-6, 8-13, 15-17
<input checked="" type="checkbox"/> Further documents are listed in the continuation of box C		<input checked="" type="checkbox"/> Patent family members are listed in annex
* Special categories of cited documents:		
A document defining the general state of the art which is not considered to be of particular relevance		
E earlier document but published on or after the international filing date		
L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another claim or other special reason (as specified)		
O document referring to an oral disclosure, use, exhibition or other means		
P document published prior to the international filing date but later than the priority date claimed		
T later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention		
X document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone		
Y document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art		
Z document member of the same patent family		
Date of the actual completion of the international search	Date of mailing of the international search report	
15 March 2002	02/04/2002	
Name and mailing address of the ISA European Patent Office, P.B. 5018 Patentlaan 2 NL - 2200 HV Rijswijk Tel: (+31-70) 340-2040, Tx. 31 551 apo nl, Fax: (+31-70) 340-3016	Authorized officer Lange, J	

Form PCT/ISA/210 (second sheet) July 1992

INTERNATIONAL SEARCH REPORT

International Application No
PCT/GB 01/04376

C: (Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 99 42983 A (CAMBRIDGE DISPLAY TECHNOLOGY) 26 August 1999 (1999-08-26) page 8, line 24 -page 9, line 16 -----	1, 2, 9-11

INTERNATIONAL SEARCH REPORT

 International Application No.
 PCT/GB 01/04376

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 5977942	A	02-11-1999	US 6239780 B1 29-05-2001
			US 2001026261 A1 04-10-2001
EP 0953959	A	03-11-1999	US 6329974 B1 11-12-2001
			EP 0953959 A2 03-11-1999
			JP 11338402 A 10-12-1999
			US 2002021267 A1 21-02-2002
WO 9942983	A	26-08-1999	AU 2529099 A 06-09-1999
			CN 1291321 T 11-04-2001
			EP 1057167 A1 06-12-2000
			WO 9942983 A1 26-08-1999

(L)60202080196



INTERNATIONAL SEARCH REPORT

International Application No
PCT/G8 01/04376

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 609G3/32		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 609G		
Documentation searched in addition to the minimum documentation in the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base first, where practical, search terms used) EPO-Internal		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category	Relevant to claim No.	
X	US 5 977 942 A (WALKER ET AL.) 2 November 1999 (1999-11-02) column 6, line 57 - column 7, line 64; figures 7, 8 column 7, line 59 - line 64	1-5, 8-13, 15-17
A	EP 0 953 959 A (HEWLETT PACKARD) 3 November 1999 (1999-11-03) page 37, paragraph 148 - page 38, paragraph 154; figure 12 column 28, paragraph 116 - column 29, paragraph 118; figure 10B column 4, line 42 - line 55 -/-	14
X		1-5, 8-13, 15-17
<input checked="" type="checkbox"/> Further documents are listed in the continuation of box C. <input checked="" type="checkbox"/> Patent family members are listed in annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" documents which may throw doubts on priority claims) or which is cited to establish the publication date of another claim or other special reason is specified "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date derived "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "Z" document member of the same patent family		
Date of the actual completion of the international search	Date of mailing of the international search report	
15 March 2002	02/04/2002	
Name and mailing address of the ISA European Patent Office, P.O. Box 5818 Patentweg 2 Munich - 85619 Germany Tel: (+31-70) 310-2040, Tx: 31 051 epo nl Fax: (+31-70) 310-2016	Authorized officer Lange, J	

Form PCT/ISA/210 (second edition) July 1999



2

INTERNATIONAL SEARCH REPORT

International Application No
PCT/GB 01/04376

C (Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim no.
X	WO 99 42983 A (CAMBRIDGE DISPLAY TECHNOLOGY) 26 August 1999 (1999-08-26) page 8, line 24 -page 9, line 16	1,2,9-11

Form PCT/ISA/210 (continuation of second sheet) July 1992

3/

INTERNATIONAL SEARCH REPORT

International application No
PCT/GB 01/04376

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 5977942	A	02-11-1999	US 6239780 B1 29-05-2001 US 2001026261 A1 04-10-2001
EP 0953959	A	03-11-1999	US 6329974 B1 11-12-2001 EP 0953959 A2 03-11-1999 JP 11338402 A 10-12-1999 US 2002021267 A1 21-02-2002
WO 9942983	A	26-08-1999	AU 2529099 A 06-09-1999 CN 1291321 T 11-04-2001 EP 1057167 A1 06-12-2000 WO 9942983 A1 26-08-1999

フロントページの続き

(51) Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G	3/20	6 2 2 G
G 0 9 G	3/20	6 2 4 B
G 0 9 G	3/20	6 4 1 A
H 0 5 B	33/14	A

(72)発明者 リチャード フレンド

ザ オールド スクールズ トリニティ レーン ケンブリッジ C B 2 1 Q A イギリス

Fターム(参考) 3K007 AB17 BA06 BB07 DB03 GA04

5C080 AA06 BB05 CC03 DD05 DD26 EE19 EE29 FF01 FF11 JJ02

JJ03 JJ04 JJ05 JJ06 KK02 KK04 KK07 KK23 KK43 KK47

5C094 AA03 AA07 AA22 AA55 BA03 BA27 CA19 CA25 DA09 EA04

FA01 FB01 FB20

专利名称(译)	显示装置，用于驱动显示装置的方法，电子装置		
公开(公告)号	JP2004510208A	公开(公告)日	2004-04-02
申请号	JP2002531400	申请日	2001-09-28
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
[标]发明人	サイモン タム リチャード フレンド		
发明人	サイモン タム リチャード フレンド		
IPC分类号	H01L51/50 G09F9/30 G09G3/20 G09G3/30 G09G3/32 H01L27/32 H05B33/14		
CPC分类号	G09G3/2014 G09G3/3258 G09G2300/0417 G09G2300/0842 G09G2310/0259 G09G2320/0276		
FI分类号	G09G3/30.K G09F9/30.338 G09F9/30.365.Z G09G3/20.611.A G09G3/20.611.H G09G3/20.622.G G09G3/20.624.B G09G3/20.641.A H05B33/14.A		
F-TERM分类号	3K007/AB17 3K007/BA06 3K007/BB07 3K007/DB03 3K007/GA04 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD26 5C080/EE19 5C080/EE29 5C080/FF01 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK02 5C080/KK04 5C080/KK07 5C080/KK23 5C080/KK43 5C080/KK47 5C094/AA03 5C094/AA07 5C094/AA22 5C094/AA55 5C094/BA03 5C094/BA27 5C094/CA19 5C094/CA25 5C094/DA09 5C094/EA04 5C094/FA01 5C094/FB01 5C094/FB20		
代理人(译)	须泽 修		
优先权	2000023787 2000-09-28 GB		
外部链接	Espacenet		

摘要(译)

一种显示装置，包括用于在帧周期期间调整像素的导通状态占空比的驱动器电路。优选地，驱动器电路包括比较器，更优选地，比较器由形成差分对的薄膜晶体管和反相器形成。还提供了一种驱动显示装置的方法，该方法包括在帧周期期间调整像素的导通状态占空比。有利地，显示器是有机电致发光有源矩阵显示器。[选择图]图2

