

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-259373

(P2006-259373A)

(43) 公開日 平成18年9月28日(2006.9.28)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K007
G09G 3/20 (2006.01)	G09G 3/20 621A	5C080
H01L 51/50 (2006.01)	G09G 3/20 624B	
	G09G 3/20 641D	
	G09G 3/20 642C	
審査請求 未請求 請求項の数 8 O L (全 13 頁) 最終頁に続く		

(21) 出願番号 特願2005-77967 (P2005-77967)
 (22) 出願日 平成17年3月17日 (2005.3.17)

(71) 出願人 590000846
 イーストマン コダック カンパニー
 アメリカ合衆国, ニューヨーク14650
 , ロチェスター, ステイト ストリート3
 43
 (74) 代理人 100075258
 弁理士 吉田 研二
 (74) 代理人 100096976
 弁理士 石田 純
 (72) 発明者 小野 晋也
 東京都中央区新川2丁目27番1号 コダ
 ック株式会社内
 Fターム(参考) 3K007 BA06 DB03 GA00
 5C080 AA06 BB05 DD03 FF11 JJ02
 JJ03 JJ04


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 発光素子に流れる電流を制御するドライバー素子の閾値電圧を効果的に補償する。

【解決手段】 各画素に、画素選択スイッチング素子11と、電流制御ドライバー素子12と、静電容量13と、有機ELなどの電流発光素子14を設け、発光素子14が発光する際のドライバー素子12のゲート電極とドレイン電極との間に静電容量13を配置する。発光素子14がオフの状態で、ドライバー素子のゲートとソースに同一の電圧を供給してゲート・ドレイン電極間の閾値電圧を検出し、これを静電容量13に蓄える。次に、閾値検出の際に、ドライバー素子12のゲート電極に与えていた電位よりドライバー素子12をオフする方向の信号電圧を書き込むことで、書き込みの際に静電容量13に保持されていたドライバー素子12の閾値電圧を失うことなく閾値電圧に信号電圧を重畳することができる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

供給される電流値に応じて発光する発光素子と、
発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、
データ書き込み手段によって書き込まれた信号電圧に応じて発光素子に供給される電流値を制御する電流値制御手段と、

発光素子に電流を供給する電源線の電圧を、発光素子の導通状態と非導通状態とを切り替えるために制御する電源線制御手段とを備えたアクティブマトリックス型の表示装置において、

前記データ書き込み手段は、

10

発光輝度に対応した電位を供給する信号線と、

前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、

前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、

前記スイッチング素子を制御する走査線と、

前記走査線を制御する走査線駆動回路と、

を備え、

前記電流値制御手段は、

ドレイン電極が前記発光素子に接続され、前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、

前記書き込まれた信号電圧を保持する前記ドライバー素子のゲート電極とドレイン電極との間に設置された静電容量と、

20

を備え、

前記電源線制御手段は、

前記電源線の電圧を切り替える電源供給回路と、

を備えたことを特徴とする表示装置。

【請求項 2】

前記静電容量に保持される電圧は、前記ドライバー素子の駆動閾値電圧に信号電圧を加えたものであることを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

前記駆動閾値電圧は前記ドライバー素子のゲート電極とドレイン電極との間における駆動閾値電圧であることを特徴とする請求項 1 および 2 に記載の表示装置。

30

【請求項 4】

前記スイッチング素子および前記ドライバー素子は電界効果トランジスタであることを特徴とする請求項 1 ～ 3 に記載の表示装置。

【請求項 5】

前記電界効果トランジスタは薄膜トランジスタであることを特徴とする請求項 4 に記載の表示装置。

【請求項 6】

前記発光素子は有機 EL であることを特徴とする請求項 1 ～ 5 のいずれかに記載の表示装置。

40

【請求項 7】

マトリクス状に配置された画素回路を有する表示装置であって、

各画素は、

電源線からの電流により発光する発光素子と、

この発光素子に流れる電流を制御するドライバー素子と、

このドライバー素子のゲート・ドレイン間に接続された静電容量と、

走査線によってオンオフされ、信号線からのドライバー素子のゲートへの信号電圧の供給を制御するスイッチング素子と、

を含み、

電源線の電圧を発光素子がオフする電圧にセットし、発光素子がオフの状態の前記ドラ

50

イバー素子のソースおよびゲートにそれぞれ一定の電源電圧を印加して、ドライバー素子のドレインにドライバー素子の閾値電圧に応じた電圧をセットし、

その後ドライバー素子がオフの状態を維持したままで、スイッチング素子をオンして信号線より信号電圧をドライバー素子のゲートに供給して前記静電容量に信号電圧およびドライバー素子の閾値電圧に応じた電圧を充電し、

その後スイッチング素子をオフすると共に、電源線の電圧を発光素子がオンする電圧にセットすることで、ドライバー素子のゲートにその閾値電圧を補償した信号電圧に応じた電圧をセットして、ドライバー素子から前記発光素子に電流を供給して発光素子が発光させることを特徴とする表示装置。

【請求項 8】

前記信号電圧は、前記ドライバー素子をオフする方向の電圧であることを特徴とする請求項 7 に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素毎にドライバー素子を用いて発光素子を駆動するアクティブ型の表示装置に関する。

【背景技術】

【0002】

自ら発光する有機エレクトロルミネッセンス（EL）素子を用いた有機 EL 表示装置は、液晶表示装置で必要なバックライトが不要で装置の薄型化に最適であるとともに、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。なお、有機 EL 表示装置に用いられる有機 EL 素子は、その発光輝度が流れる電流値により制御される点で、電圧により表示が制御される液晶セルを用いる液晶表示装置等と異なっている。

【0003】

図 7 に、従来から知られているアクティブマトリックス方式の有機 EL 表示装置における画素回路を示す。この画素回路は、カソード側が負電源線 108 に接続された有機 EL 素子 104 と、ソース電極が有機 EL 素子 104 のアノード側に接続され、ドレイン電極が正電源線 107 に接続されたドライバー素子 102 と、ドライバー素子 102 のゲート電極とソース電極との間に接続された静電容量 103 と、ソースもしくはドレイン電極がドライバー素子 102 のゲート電極に、ドレインもしくはソース電極が信号線 105 に、ゲート電極が走査線 106 にそれぞれ接続されたスイッチング素子 101 とを有する。ここで、スイッチング素子 101 およびドライバー素子 102 は薄膜トランジスタ（TFT）である。

【0004】

上記画素回路の動作を以下に説明する。まず、ドライバー素子 102 のゲート・ソース電極間にドライバー素子 102 の閾値電圧より大きな電圧が静電容量 103 により安定的に保持されていると仮定する。従って、ドライバー素子 102 は、オンしている。

【0005】

この状態で、負電源線 108 を正電源線 107 の電圧 GND より高レベルとする。ドライバー素子 102 をオン状態のままに保ち、有機 EL 素子 104 のアノード電極の電位が正電源線 107 の電位 GND と同電位なり、有機 EL 素子 104 に逆バイアス電圧が印加される。

【0006】

つぎに、走査線 106 を高レベルとしスイッチング素子 101 をオン状態とした後、信号線 105 の電位をドライバー素子 102 のゲート電極に印加する。この信号線の電位は正電源線 107 の電位 GND と同電位である。これにより、有機 EL 素子 104 のアノード電極の電位は有機 EL 素子 104 の静電容量成分と静電容量 103 の容量比に応じてドライバー素子 102 のゲート電位 GND より低くなり、ドライバー素子 102 はオフとなる。

10

20

30

40

50

【0007】

つぎに、負電源線108を正電源線107と同電位GNDに下げると、ドライバー素子102のソースは負電源線の電圧降下に従って下がるが、ドライバー素子102のゲート電位はGNDであり、ドライバー素子102はオン状態となる。このため、ドライバー素子102を通して正電源線107から電流が有機EL素子104のアノード電極に供給され、徐々に有機EL素子104のアノード電極の電位は、ドライバー素子102のゲート電極と有機EL素子104のアノード電極の電位との電位差がドライバー素子102の閾値電圧と等しくなるまで上昇しつづける。

【0008】

その後、走査線106の電位を低レベルとして、ドライバー素子102のソース電極に静電容量103および有機EL素子104の静電容量成分によってドライバー素子102の閾値電圧を保持することができる。

【0009】

このように、静電容量103にドライバー素子102の閾値電圧 V_t を保持する工程を以下「閾値電圧検出」と呼ぶこととする。

【0010】

つぎに、信号線105にデータ電圧 V_{data} を供給しておくと共に、走査線106を高レベルとして信号線105のデータ電圧 V_{data} をドライバー素子102のゲート電極に印加すると、その瞬間に静電容量103の容量値 C_s と有機EL素子104の静電容量値 C_{oled} の容量比により、ドライバー素子102のソース電極が変化し、ドライバー素子102のゲート・ソース電極間電位は以下のようになる。

【0011】

$$V_{gs} = \{C_s / (C_s + C_{oled})\} \cdot V_{data} + V_t \quad (\text{式1})$$

【0012】

この電位差 V_{gs} は静電容量103によって安定的に保持される。このデータ電圧を加算する工程を以下「書き込み」と呼ぶことにする。

【0013】

そして、正電源線107と負電源線108との間の電位差が、有機EL素子104の閾値電圧より充分大きくなるように負電源線108を低くすると、上記工程にて静電容量103に保持された電圧に応じてドライバー素子102は有機EL素子104に流れる電流を制御し、有機EL素子104はその電流値に応じた輝度で発光しつづける。

【0014】

上述のように図7に示す画素回路では一度輝度情報の書き込みを行えば、つぎにこの書き込み状態が解消されるまでの間、有機EL素子104は一定の輝度で発光を継続する（たとえば、特許文献1参照）。

【0015】

【特許文献1】US2004/0174349A1（第2頁、第1図）

【発明の開示】

【発明が解決しようとする課題】

【0016】

しかしながら、前記書き込み工程の際にスイッチング素子101を通してデータ電圧を印加すると式1にあるように、その瞬間にドライバー素子102はオン状態となる。従って、静電容量103と有機EL素子104との間のノードに保持されていたドライバー素子102の閾値電圧は消失しやすく、式1で表されるように閾値電圧の情報を正確に重畳することは困難である。特に、データ電圧 V_{data} が大きくなるにつれ、また書き込み時間が長くなるにつれ閾値電圧の消失する度合いは大きくなる。

【課題を解決するための手段】

【0017】

本発明は、供給される電流値に応じて発光する発光素子と、発光素子の発光輝度に対応する信号電圧を書き込むデータ書き込み手段と、データ書き込み手段によって書き込まれ

10

20

30

40

50

た信号電圧に応じて発光素子に供給される電流値を制御する電流値制御手段と、発光素子に電流を供給する電源線の電圧を、発光素子の導通状態と非導通状態とを切り替えるために制御する電源線制御手段とを備えたアクティブマトリックス型の表示装置において、前記データ書き込み手段は、発光輝度に対応した電位を供給する信号線と、前記信号線に発光輝度に対応した信号電圧を供給する信号線駆動回路と、前記信号線を介して供給される信号電圧の書き込みを制御するスイッチング素子と、前記スイッチング素子を制御する走査線と、前記走査線を制御する走査線駆動回路と、備え、前記電流値制御手段は、ドレイン電極が前記発光素子に接続され、前記書き込み手段によって書き込まれた信号電圧に応じて発光素子に流れる電流値を制御するドライバー素子と、前記書き込まれた信号電圧を保持する前記ドライバー素子のゲート電極とドレイン電極との間に設置された静電容量と、備え、前記電源線制御手段は、前記電源線の電圧を切り替える電源供給回路と、備えたことを特徴とする。 10

【0018】

また、本発明は、マトリクス状に配置された画素回路を有する表示装置であって、各画素は、電源線からの電流により発光する発光素子と、この発光素子に流れる電流を制御するドライバー素子と、このドライバー素子のゲート・ドレイン間に接続された静電容量と、走査線によってオンオフされ、信号線からのドライバー素子のゲートへの信号電圧の供給を制御するスイッチング素子と、を含み、電源線の電圧を発光素子がオフする電圧にセットし、発光素子がオフの状態の前記ドライバー素子のソースおよびゲートにそれぞれ一定の電源電圧を印加して、ドライバー素子のドレインにドライバー素子の閾値電圧に応じた電圧をセットし、その後ドライバー素子がオフの状態を維持したままで、スイッチング素子をオンして信号線より信号電圧をドライバー素子のゲートに供給して前記静電容量に信号電圧およびドライバー素子の閾値電圧に応じた電圧を充電し、その後スイッチング素子をオフすると共に、電源線の電圧を発光素子がオンする電圧にセットすることで、ドライバー素子のゲートにその閾値電圧を補償した信号電圧に応じた電圧をセットして、ドライバー素子から前記発光素子に電流を供給して発光素子を発光させることを特徴とする。 20

【発明の効果】

【0019】

本発明によれば、ドライバー素子のゲート電極とドレイン電極との間に静電容量を設置し、発光素子が発光する際のドライバー素子のゲート・ドレイン電極間の閾値電圧を検出し、この電圧を静電容量に保持する。そして、信号電圧の書き込み時に、閾値電圧検出時にドライバー素子のゲート電極に与えていた電位よりドライバー素子をオフする方向の画素データ信号とすることで、信号電圧の書き込みの際に、静電容量に保持されていたドライバー素子の閾値電圧を失うことなく閾値電圧に画素データ信号を重ねることが可能となる。 30

【発明を実施するための最良の形態】

【0020】

以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。

【0021】

〔第1の実施の形態〕

図1に本発明が適用された表示装置の回路構成を、図2にそのタイミングチャートを示す。

【0022】

表示装置は、マトリクス配置された多数の画素からなり、各画素には、発光素子である有機EL発光素子（OLED）と、その発光を制御する回路が設けられている。

【0023】

正電源供給回路4は、正電源電圧VDDを出力するが、所定のタイミングで負電源電圧VSSより低い電圧Vpを切り替え出力し、これを各画素に供給する。信号線駆動回路2は、垂直ライン毎に設けられる各信号線15に各画素の表示すべき信号電圧Vdataを 40 50

供給し、走査線駆動回路 3 は、水平ライン毎に設けられる走査線 16 の駆動信号を供給する。負電源供給回路 5 は発光素子に電流を流すための負電源電圧 V_{SS} を各画素に供給する。

【0024】

各画素回路において、正電源供給回路 4 には、正電源線 17 が接続されており、この正電源線 17 が各画素回路の発光素子 14 のアノード電極に接続されている。発光素子 14 のカソード電極には、 n 型のドライバー素子 12 のドレイン電極が接続されており、このドライバー素子 12 のソース電極が負電源線 18 に接続されている。ドライバー素子 12 のゲート電極とドレイン電極との間には、静電容量 13 が接続されている。

【0025】

ドライバー素子 12 のゲート電極には、スイッチング素子 11 のソースが接続され、スイッチング素子 11 のドレインは信号線 15 に接続されている。スイッチング素子 11 のゲート電極には、走査線 16 が接続されている。

【0026】

ここで、スイッチング素子 11 は、 n 型 T F T を採用したが、 p 型 T F T を採用することもできる。なお、型を変更した場合には、走査線 16 に供給する信号の極性を反転する必要がある。ドライバー素子 12 は n 型 T F T である。

【0027】

上記画素回路の動作を図 2 のタイミングチャートおよび図 3 を用いて説明する。

【0028】

まず、ドライバー素子 12 のゲート電極には前フレームにおいて ($V_{data} + V_t$) が静電容量 13 によって保持されているものとする。 V_{data} は、当該画素の発光素子 14 の発光量についての輝度データであり、 V_t は当該画素のドライバー素子 12 の閾値電圧である。

【0029】

この状態において、当該画素（当該水平ライン）の書き込みタイミングになった場合には、走査線 16 をスイッチング素子 11 が導通する電位（この例では H レベル）とする。また、信号線 15 の電位を負電源線 18 の電位 V_{SS} と同電位として、ドライバー素子 12 をオフ状態にする。

【0030】

つぎに、図 3-1-1 に示すように正電源線 17 の電位を V_{SS} よりも低い V_p とする。発光素子 14 の電圧降下を V_{oled} とすれば、正電源線 17 の電位が V_{DD} であったときにドライバー素子 12 のドレイン電極の電位は、 $V_{DD} - V_{oled}$ であったはずで、正電源線 17 の電位が V_{DD} から V_p となると、その差が発光素子 14 の容量成分 C_{oled} と、静電容量 13 の容量成分 C_s で分配される。従って、正電源線 17 の電位が V_p になった瞬間ドライバー素子 12 のドレイン電極の電位は、 $V_{DD} - V_{oled} + \{C_{oled} / (C_s + C_{oled})\} (V_p - V_{DD})$ である。ここで、補償したいドライバー素子 12 の閾値電圧の範囲の最大値を $V_t (TFT) (> 0)$ とすると、 $V_{SS} - V_t (TFT) \geq V_{DD} - V_{oled}$

$$+ \{C_{oled} / (C_s + C_{oled})\} (V_p - V_{DD}) \quad (\text{式 2})$$

となるように V_p を設定する。すなわち、ドライバー素子 12 のドレイン電圧がそのゲートおよびソース電圧である V_{SS} から $V_t (TFT)$ を引いた値より低いものに設定する。

【0031】

従って、正電源線 17 が V_p になった瞬間からドライバー素子 12 の閾値電圧検出工程 (1) が開始される。そして、図 3-1-1 に示すようにドライバー素子 12 のソースからドレインに電流が流れ、ドライバー素子 12 のドレイン電極には $V_{SS} - V_t$ の電位が発生する (図 3-1-2)。なお、この閾値電圧検出工程 (1) は、全画素について一緒に行う。

【0032】

10

20

30

40

50

つぎに、走査線 16 をスイッチング素子 11 が非導通状態となるよう（この例では L レベル）にし、各画素への画素信号の書き込み工程（2）に入る。すなわち、信号線 15 の電位を V_{data} とした後、再び走査線 16 をスイッチング素子 11 が導通状態となるように設定し、ドライバー素子 12 のゲート電位を V_{data} ($< V_{SS}$) とする。これによって、ドライバー素子 12 のゲート電圧が V_{SS} から V_{data} に変化し、その変化量が、静電容量 13 の容量 C_s および発光素子 14 の容量 C_{oled} によって分配され、電位が $V_{SS} - V_t$ であったドライバー素子 12 のドレイン電極は、 $V_{SS} - V_t + \{C_s / (C_s + C_{oled})\} (V_{data} - V_{SS})$ となる（図 3-2）。

【0033】

従って、このときに、静電容量 13 には、 $V_{data} - (V_{SS} - V_t + \{C_s / (C_s + C_{oled})\} (V_{data} - V_{SS}))$ だけ充電されていることになる。 10

【0034】

なお、この書き込み工程（2）は、図 2 に示すように、線順次で行う。ただし、1 水平ラインについて、同時にデータ書き込みを行ってもよいし、点順次でデータ書き込みを行ってもよい。

【0035】

つぎに、正電源線 17 を発光素子 14 に印加される電圧が発光素子 14 の閾値電圧より充分大きくなるように V_{DD} とする。これによって、ドライバー素子 12 のドレイン電圧は $V_{DD} - V_{oled}$ となる。従って、ドライバー素子 12 のゲート電圧は、 $V_{DD} - V_{oled}$ に静電容量 13 の充電電圧 $V_{data} - (V_{SS} - V_t + \{C_s / (C_s + C_{oled})\} (V_{data} - V_{SS})) = (1 - \{C_s / (C_s + C_{oled})\}) (V_{data} - V_{SS}) + V_t$ を加算した値になる。 20

【0036】

このため、そのときドライバー素子 12 のゲート・ソース電極間の電位差は
 $V_{gs} = V_{DD} - V_{oled} - V_{SS}$
 $+ (V_{data} - V_{SS}) \{C_{oled} / (C_s + C_{oled})\} + V_t$ （式 3）
 となる（図 3-3）。

【0037】

よって、ドライバー素子 12 に流れる電流 i_d は、
 $i_d = (\beta / 2) (V_{gs} - V_t)^2$
 $= (\beta / 2) (V_{DD} - V_{oled} - V_{SS}$
 $+ (V_{data} - V_{SS}) \{C_{oled} / (C_s + C_{oled})\})^2$ （式 4） 30

のようになる。

【0038】

この電流 i_d が発光素子 14 に供給される。この i_d は、 V_t に無関係であり、これによって、発光素子 14 の発光ドライバー素子 12 の閾値電圧は補償される。

【0039】

特に、本実施形態においては、発光素子 14 が発光する際のドライバー素子 12 のゲート電極とドレイン電極との間に静電容量を設置し、発光素子 14 が発光する際のドライバー素子 12 のゲート・ドレイン電極間の閾値電圧を検出する。そして、この閾値電圧検出時にドライバー素子 12 のゲート電極に与えていた電位より低い電圧を画素信号とすることで、信号書き込み工程の際に、静電容量 13 に保持されていたドライバー素子 12 の閾値電圧 V_t を失うことなく、ドライバー素子 12 のゲートに輝度データ V_{data} を重畳することが可能となる。 40

【0040】

〔第 2 の実施の形態〕

図 4 に本発明が適用された別の表示装置の回路構成を、図 5 にそのタイミングチャートを示す。

【0041】

この装置では、カソード電極が負電源線 18 に接続された発光素子 24 と、ドレイン電 50

極が発光素子 2 4 のアノード電極とソース電極が正電源線 1 7 に接続されたドライバー素子 2 2 と、ドライバー素子 2 2 のゲート電極とドレイン電極との間に接続された静電容量 2 3 と、ソースもしくはドレイン電極がドライバー素子 2 2 のゲート電極に、ドレインもしくはソース電極が信号線 1 5 に、ゲート電極が走査線 2 6 にそれぞれ接続されたスイッチング素子 2 1 とを有する。スイッチング素子 2 1 は n 形もしくは p 形 T F T およびドライバー素子 2 2 は p 型 T F T である。

【0042】

上記画素回路の動作を図 5 のタイミングチャートおよび図 6 を用いて説明する。ドライバー素子 2 2 のゲート電極には前フレームにおいて ($V_{data} - V_t$) が静電容量 2 3 によって保持されているものとする。

10

【0043】

まず、走査線 2 6 をスイッチング素子 2 1 が導通する電位 (この例では H レベル) とし、信号線の電位を正電源線 1 7 と同電位 V_{DD} としてドライバー素子 2 2 をオフ状態にする。つぎに図 6-1-1 に示すように負電源線 1 8 の電位を V_{DD} より高い V_p とする。負電源線 1 8 の電位が V_p になった瞬間ドライバー素子 2 2 のドレイン電極の電位は $V_{oled} + \{C_{oled} / (C_s + C_{oled})\} (V_p - V_{SS})$ である。ここで補償したいドライバー素子 1 2 の閾値電圧の範囲を V_t (T F T) (< 0) とすると、 $V_{DD} - V_t$ (T F T)

$\leq V_{oled} + \{C_{oled} / (C_s + C_{oled})\} (V_p - V_{DD})$ (式 5)
となるように V_p を設定する。

20

【0044】

負電源線 1 8 が V_p になった瞬間からドライバー素子 2 2 の閾値電圧検出工程 (1) が開始される。そして、ドライバー素子 2 2 のドレイン電極には $V_{DD} - V_t$ の電位が発生する (図 6-1-2)。

【0045】

つぎに、走査線 1 6 をスイッチング素子 2 1 が非導通状態となるよう (この例では L レベル) にし、各画素への画素信号の書き込み工程 (2) に入る。信号線 1 5 の電位を V_{data} とした後、再び走査線 1 6 をスイッチング素子 2 1 が導通状態となるよう (この例では H レベル) に設定し、ドライバー素子 2 2 のゲート電位を V_{data} ($> V_{DD}$) とする。これによって、ドライバー素子 2 2 のドレイン電極は $V_{DD} + \{C_s / (C_s + C_{oled})\} (V_{data} - V_{DD}) - V_t$ となる (図 6-2)。

30

【0046】

つぎに、負電源線 1 8 を発光素子 2 4 に印加される電圧が発光素子 2 4 の閾値電圧より充分低くなるように V_{SS} とすると共に、走査線 1 6 によりスイッチング素子 1 1 をオフする。これにより、ドライバー素子 1 2 のドレイン電圧は、 $V_{SS} + V_{oled}$ となり、従ってドライバー素子 1 2 のゲート電圧は、 $V_{SS} + V_{oled} + (1 - \{C_s / (C_s + C_{oled})\} (V_{data} - V_{DD}) + V_t$ となる。

【0047】

従って、そのときドライバー素子 2 2 のソース・ゲート電極間の電位差は

$V_{sg} = V_{DD} - V_{oled} - V_{SS}$
 $+ (V_{data} - V_{DD}) \{C_{oled} / (C_s + C_{oled})\} - V_t$ (式 6)
となる (図 6-3)。

40

【0048】

よって、ドライバー素子 2 2 に流れる電流は、
 $i_d = (\beta / 2) (V_{sg} + V_t)^2 = (\beta / 2) (V_{DD} - V_{oled} - V_{SS} + (V_{data} - V_{DD}) \{C_{oled} / (C_s + C_{oled})\})^2$ (式 7)
以上により、ドライバー素子 2 2 の閾値電圧は補償される。

【図面の簡単な説明】

【0049】

【図 1】本発明の実施形態 1 の構成を示す図である。

50

【図 2】実施形態 1 のタイミングチャートである。

【図 3-1-1】図 2 の閾値電圧検出工程 (1) 初期の状態を示す図である。

【図 3-1-2】図 2 の閾値電圧検出工程 (1) 末期の状態を示す図である。

【図 3-2】図 2 の書き込み工程 (2) の状態を示す図である。

【図 3-3】図 2 の発光工程 (3) の状態を示す図である。

【図 4】本発明の実施形態 2 の構成を示す図である。

【図 5】実施形態 2 のタイミングチャートである。

【図 6-1-1】図 5 の閾値電圧検出工程 (1) 初期の状態を示す図である。

【図 6-1-2】図 5 の閾値電圧検出工程 (1) 末期の状態を示す図である。

【図 6-2】図 5 の書き込み工程 (2) の状態を示す図である。

【図 6-3】図 5 の発光工程 (3) の状態を示す図である。


【図 7】従来の画素回路の構成を示す図である。

【符号の説明】


【0050】

1 画素回路、2 信号線駆動回路、3 走査線駆動回路、4 正電源供給回路、5 負電源供給回路、11, 21, 101 スwitching素子、12, 22, 102 ドライバー素子、13, 23, 103 静電容量、14, 24, 104 発光素子、15, 105 信号線、16, 26, 106 走査線、17, 107 正電源線、18, 108 負電源線。


【図 1】




【図 2】




【図 6-2】



【図 6-3】



【図 7】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

H 0 5 B 33/14

A

专利名称(译)	表示装置		
公开(公告)号	JP2006259373A	公开(公告)日	2006-09-28
申请号	JP2005077967	申请日	2005-03-17
[标]申请(专利权)人(译)	伊斯曼柯达公司		
申请(专利权)人(译)	伊士曼柯达公司		
[标]发明人	小野晋也		
发明人	小野 晋也		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G3/3291 G09G2300/0819 G09G2300/0842 G09G2300/0847 G09G2300/0866 G09G2320/043		
FI分类号	G09G3/30.J G09G3/20.621.A G09G3/20.624.B G09G3/20.641.D G09G3/20.642.C H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K007/BA06 3K007/DB03 3K007/GA00 5C080/AA06 5C080/BB05 5C080/DD03 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 3K107/AA01 3K107/BB01 3K107/CC11 3K107/CC33 3K107/EE03 3K107/HH02 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/BA39 5C380/BB02 5C380/CA08 5C380/CA09 5C380/CA12 5C380/CB01 5C380/CC02 5C380/CC04 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC41 5C380/CC62 5C380/CD012 5C380/CD022 5C380/DA02 5C380/DA06 5C380/DA35		
代理人(译)	吉田健治 石田 纯		
其他公开文献	JP5037795B2		
外部链接	Espacenet		

摘要(译)

有效地补偿驱动器元件的阈值电压，以控制在发光元件中流动的电流。甲在各像素中，像素选择的开关元件11，电流控制驱动器装置12，一个电容13，提供的电流发光元件14，例如有机EL，驱动元件12时发光元件14发出光静电电容13布置在栅电极和漏电极之间。在该发光元件14处于关闭状态，通过供给相同的电压，以检测阈值电压的栅极和漏极电极之间，将其存储在电容13中的栅极和驱动元件的源极。然后，当阈值检测，由写入信号电压的方向从给定的关断驱动装置12具有潜在的与驱动元件12的栅极电极，已在电容13中的写驱动器期间举行信号电压可以叠加在阈值电压上而不会损失元件12的阈值电压。点域1

