(19)日本国特許庁(JP) (12) **公開特許 公報**(A) (11)特許出願公開番号

特開2001 - 67018

(P2001 - 67018A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int .CI	7				識別記号	庁内整理:	番号	F	ı							技術表示箇所
G	0	9	F	9/30	338			G	0	9	F	9/30		338		
					365									365	Z	
G	0	9	G	3/20	611			G	0	9	G	3/20		611	Н	
					624									624	В	
					641									641	Е	
							審査請求	未請	⋠	請	[求]	頁の数	110 L	(全	26数)	最終頁に続く

(21)出願番号 特願2000 - 177639(P2000 - 177639)

(22)出願日 平成12年6月13日(2000.6.13)

(31)優先権主張番号 特願平11 - 174734

(32)優先日 平成11年6月21日(1999.6.21)

(33)優先権主張国 日本(JP)

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山内 幸夫

神奈川県厚木市長谷398番地 株式会社半導

体エネルギー研究所内

(72)発明者 福永 健司

神奈川県厚木市長谷398番地 株式会社半導


体エネルギー研究所内


(54)【発明の名称】 EL表示装置およびその駆動方法並びに電子装置

(57)【要約】

【課題】 鮮明な多階調カラー表示の可能な E L 表示装置及びそれを具備する電気器具を提供する。

【解決手段】 画素104に設けられたEL素子109の発光、非発光を時間で制御する時分割駆動方式により階調表示を行い、電流制御用TFT108の特性バラツキによる影響を防ぐ。また、時分割駆動方式を用いる際、データ信号側駆動回路102及びゲート信号側駆動回路103を、特異な結晶構造を有するシリコン膜を用いた極めて動作速度の速いTFTで形成する。





【特許請求の範囲】

【請求項1】同一基板上に画素部、データ信号側駆動回 路及びゲート信号側駆動回路を有したEL表示装置であ って、

1

前記画素部、データ信号側駆動回路及びゲート信号側駆 動回路はTFTで形成されており、

前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす るEL表示装置。

路、ゲート信号側駆動回路及び時分割階調データ信号発 生回路を有したEL表示装置であって、

前記画素部、データ信号側駆動回路、ゲート信号側駆動 回路及び時分割階調データ信号発生回路はTFTで形成 されており、

前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす るEL表示装置。

【請求項3】同一基板上に画素部、データ信号側駆動回 路、ゲート信号側駆動回路及び時分割階調データ信号発 20 F(n-1)、SF(n)と表す)に分割する第1の手段と、 生回路を有した E L 表示装置であって、

前記画素部、データ信号側駆動回路及びゲート信号側駆 動回路はTFTで形成され、前記時分割階調データ信号 発生回路はICチップで実装されており、

前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす るEL表示装置。

【請求項4】請求項2又は請求項3において、前記時分 割階調データ信号発生回路には、

1フレームをnビット(nは2以上の整数)の階調に対 30 が含まれることを特徴とする電子装置。 応したn個のサブフレーム(SF1、SF2、SF3...S F(n-1)、SF(n)と表す)に分割する第1の手段と、 前記n個のサブフレームにおいて、アドレス期間 (T_a)及びサステイン期間(Ts:但し、SF1、SF 2、SF3...SF(n-1)、SF(n)に対応するサステイン期 間を各々Ts1、Ts2、Ts3...Ts(n-1)、Ts(n)と表す) を選択する第2の手段と、

前記n個のサブフレームにおいて、前記サステイン期間 をTs1: Ts2: Ts3:...: Ts(n-1): Ts(n) = 2°: 2 -1:2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定す 40 る第3の手段と、

が含まれることを特徴とするEL表示装置。

【請求項5】EL表示装置を表示部に用いた電子装置で あって、

前記EL表示装置はTFTで形成された画素部、データ 信号側駆動回路及びゲート信号側駆動回路を有し、

前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす る電子装置。

【請求項6】EL表示装置を表示部に用いた電子装置で 50 前記n個のサブフレームにアドレス期間(Ta)及びサ

あって、

前記EL表示装置はTFTで形成された画素部、データ 信号側駆動回路、ゲート信号側駆動回路及び時分割階調 データ信号発生回路を有し、

2

前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす る電子装置。

【請求項7】 E L 表示装置を表示部に用いた電子装置で あって、

【請求項2】同一基板上に画素部、データ信号側駆動回 10 前記EL表示装置はTFTで形成された画素部、データ 信号側駆動回路及びゲート信号側駆動回路並びにICで 実装された時分割階調データ信号発生回路を有し、

> 前記TFTの活性層は{110}配向に対応する電子線 回折像を示す半導体膜で形成されていることを特徴とす る電子装置。

> 【請求項8】請求項6又は請求項7において、前記時分 割階調データ信号発生回路には、

> 1フレームをnビット(nは2以上の整数)の階調に対 応したn個のサブフレーム(SF1、SF2、SF3...S 前記n個のサブフレームにおいて、アドレス期間 (T₂)及びサステイン期間(Ts:但し、SF1、SF 2、SF3...SF(n-1)、SF(n)に対応するサステイン期 間を各々Ts1、Ts2、Ts3...Ts(n-1)、Ts(n)と表す) を選択する第2の手段と、

> 前記n個のサブフレームにおいて、前記サステイン期間 をTs1: Ts2: Ts3:...: Ts(n-1): Ts(n) = 2°: 2 -1: 2⁻²:...: 2⁻⁽ⁿ⁻²⁾: 2⁻⁽ⁿ⁻¹⁾となるように設定す る第3の手段と、

【請求項9】1フレームをnビット(nは2以上の整 数)の階調に対応したn個のサブフレーム(SF1、S F2、SF3...SF(n-1)、SF(n)と表す)に分割する第 1の手段と、

前記n個のサブフレームにおいて、アドレス期間 (T₁)及びサステイン期間(Ts: 但し、SF1、SF 2、SF3...SF(n-1)、SF(n)に対応するサステイン期 間を各々Ts1、Ts2、Ts3...Ts(n-1)、Ts(n)と表す) を選択する第2の手段と、

前記n個のサブフレームにおいて、前記サステイン期間 をTs1: Ts2: Ts3:...: Ts(n-1): Ts(n) = 2°: 2 -1:2⁻²:...:2⁻⁽ⁿ⁻²⁾:2⁻⁽ⁿ⁻¹⁾となるように設定す る第3の手段と、

が含まれることを特徴とするEL表示装置。

【請求項10】請求項9に記載のEL表示装置を用いた ことを特徴とする電子装置。

【請求項11】1フレームをnビット(nは2以上の整 数)の階調に対応したn個のサブフレーム(SF1、S F2、SF3...SF(n-1)、SF(n)と表す。) に分割し、

ステイン期間(Ts:但し、SF1、SF2、SF3...SF (n-1)、SF(n)に対応するサステイン期間を各々Ts1、 Ts2、Ts3...Ts(n-1)、Ts(n)と表す。)を設け、 前記n個のサブフレームにおいて、前記サステイン期間 をTs1: Ts2: Ts3:...: Ts(n-1): Ts(n) = 2°: 2 - ¹: 2 - ²:...: 2 - (n - 2): 2 - (n - 1) とすることを特徴と するEL表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子(半導体 10 薄膜を用いた素子)を基板上に作り込んで形成された E L (エレクトロルミネッセンス)表示装置及びその E L 表示装置を表示ディスプレイ(表示部)として有する電 子装置(電子デバイス)に関する。

[0002]

【従来の技術】近年、基板上にTFTを形成する技術が 大幅に進歩し、アクティブマトリクス型表示装置への応 用開発が進められている。特に、ポリシリコン膜を用い たTFTは、従来のアモルファスシリコン膜を用いたT FTよりも電界効果移動度(モビリティともいう)が高 20 いので、高速動作が可能である。そのため、従来、基板 外の駆動回路で行っていた画素の制御を、画素と同一の 基板上に形成した駆動回路で行うことが可能となってい

【0003】このようなアクティブマトリクス型表示装 置は、同一基板上に様々な回路や素子を作り込むことで 製造コストの低減、表示装置の小型化、歩留まりの上 昇、スループットの低減など、様々な利点が得られると して注目されている。

【0004】従来、アクティブマトリクス型EL表示装 30 ばれる方式であり、信号の振幅の変化で階調表示が行わ 置の画素構造は図3に示すようなものが一般的であっ た。図3において、301はスイッチング素子として機 能するTFT(以下、スイッチング用TFTという)、 302はEL素子303に供給する電流を制御するため の素子(電流制御素子)として機能するTFT(以下、 電流制御用TFTという)、304はコンデンサ(保持 容量)である。スイッチング用TFT301はゲート配 線305及びソース配線(データ配線)306に接続さ れている。また、電流制御用TFT302はのドレイン はEL素子303に、ソースは電流供給線307に接続 40 り、各画素の電流制御用TFTには異なるゲート電圧が されている。

【0005】ゲート配線305が選択されるとスイッチ ング用TFT301のゲートが開き、ソース配線306 のデータ信号がコンデンサ304に蓄積され、電流制御 用TFT302のゲートが開く。そして、スイッチング 用TFT301のゲートが閉じた後、コンデンサ304 に蓄積された電荷によって電流制御用TFT302のゲ ートは開いたままとなり、その間、EL素子303が発 光する。このEL素子303の発光量は流れる電流量で 変化する。

【0006】このとき、EL素子303に供給される電 流量は電流制御用TFT302のゲート電圧によって制 御される。その様子を図4に示す。

【0007】図4(A)は電流制御用TFTのトランジ スタ特性を示すグラフであり、401はId-Vg特性 (又はId-Vg曲線)と呼ばれている。ここでIdは ドレイン電流であり、Vgはゲート電圧である。このグ ラフにより任意のゲート電圧に対して流れる電流量を知 ることができる。

【0008】通常、EL素子を駆動するにあたって、上 記Id-Vg特性の点線402で示した領域を用いる。 402で囲んだ領域の拡大図を図4(B)に示す。

【0009】図4(B)において、斜線で示す領域はサ ブスレッショルド領域と呼ばれている。実際にはしきい 値電圧(Vth)近傍又はそれ以下のゲート電圧である 領域を指し、この領域ではゲート電圧の変化に対して指 数関数的にドレイン電流が変化する。この領域を使って ゲート電圧による電流制御を行う。

【0010】スイッチング用TFT301が開いて画素 内に入力されたデータ信号は、まずコンデンサ304に 蓄積され、そのデータ信号がそのまま電流制御用TFT 302のゲート電圧となる。このとき、図4(A)に示 したId-Vg特性に従ってゲート電圧に対してドレイ ン電流が1対1で決まる。即ち、データ信号に対応して 所定の電流がEL素子303を流れ、その電流量に対応 した発光量で前記EL素子303が発光する。

【0011】以上のように、データ信号によってEL素 子の発光量が制御され、その発光量の制御によって階調 表示がなされる。この方式はいわゆるアナログ階調と呼 れる。

【0012】しかしながら、上記アナログ階調方式はT FTの特性バラツキに非常に弱いという欠点がある。例 えばスイッチング用TFTのId - Vg特性が同じ階調 を表示する隣接画素のスイッチング用TFTと異なる場 合(全体的にプラス又はマイナス側へシフトした場合) を想定する。

【0013】その場合、各スイッチング用TFTのドレ イン電流はバラツキの程度にもよるが異なるものとな かかることになる。即ち、各EL素子に対して異なる電 流が流れ、結果として異なる発光量となり、同じ階調表 示を行えなくなる。

【0014】また、仮に各画素の電流制御用TFTに等 しいゲート電圧がかかったとしても、電流制御用TFT のId-Vg特性にバラツキがあれば、同じドレイン電 流を出力することはできない。さらに、図4(A)から も明らかなようにゲート電圧の変化に対して指数関数的 にドレイン電流が変化するような領域を使っているた

50 め、Id-Vg特性が僅かでもずれれば、等しいゲート

電圧がかかっても出力される電流量は大きく異なるといった事態が生じうる。こうなってしまうと E L 素子の発光量が隣接画素で大きく異なってしまう。

【0015】実際には、スイッチング用TFTと電流制御用TFTとの、両者のバラツキの相乗効果となるので条件的にはさらに厳しい。このように、アナログ階調方式はTFTの特性バラツキに対して極めて敏感であり、その点が従来のアクティブマトリクス型EL表示装置の多色カラー化における障害となっていた。

[0016]

【発明が解決しようとする課題】本発明は上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能なアクティブマトリクス型 E L 表示装置を提供することを課題とする。そして、そのようなアクティブマトリクス型 E L 表示装置を表示用ディスプレイとして具備する高性能な電子装置(電子デバイス)を提供することを課題とする。

[0017]

【課題を解決するための手段】本出願人はTFT特性のバラツキの影響を受けにくい画素構造とするためには、20電流制御によってEL素子の発光量を制御する従来のアナログ階調方式よりも、電流制御用TFTを単に電流供給用のスイッチング素子として用いたデジタル階調方式の方が良いと考えた。

【0018】このことから、アクティブマトリクス型EL表示装置において最も好ましい階調表示方式は分割階調表示であり、具体的には時間分割方式の階調表示(以下、時分割階調という)を行うことが好ましいと考えた。

【0019】実際には以下のようにして時分割階調表示 30 素を点灯させたとする。を行う。ここでは8ビットデジタル駆動方式により25 【0027】8つのサラ 6階調(1677万色)のフルカラー表示を行う場合に ムを終えたことになる。 りいて説明する。 算によってその画素の

【0020】まず、画像1フレームを8つのサブフレームに分割する。なお、表示領域の全画素にデータを入力する1周期を1フレームと呼び、通常のELディスプレイでは発振周波数は60Hz、即ち1秒間に60フレームが形成される。1秒間のフレーム数がこれ以下になると視覚的にフリッカ等の画像のちらつきが目立ち始める。なお、1フレームをさらに複数に分割したフレーム40をサブフレームと呼ぶ。

【0021】1つのサブフレームはアドレス期間(Ta)とサステイン期間(Ts)とに分けられる。アドレス期間とは、1サブフレーム期間中、全画素にデータを入力するのに要する時間全体であり、サステイン期間(点灯期間と言っても良い)とは、EL素子を発光させている期間を示している。(図10)

【0022】ここで1つ目のサブフレームをSF1と呼び、以下2つ目のサブフレームから8つ目のサブフレームまでをSF2~SF8と呼ぶ。また、アドレス期間

(Ta) はSF1~SF8まで一定である。一方、SF1~SF8のサステイン期間(Ts)をそれぞれTs1~Ts8とする。

【 0 0 2 3 】この時、Ts1:Ts2:Ts3:Ts4:Ts5:Ts6:Ts7:Ts8=1:1/2:1/4:1/8:1/16:1/32:1/64:1/128となるようにサステイン期間を設定する。但し、SF1~SF8を出現させる順序はどのようにしても良い。このサステイン期間の組み合わせで256階調のうち所望の階調表示を行10 うことができる。

【0024】まず、画素が有するEL素子の対向電極 (TFTに接続されていない側の電極を指す。通常は陰極となる。)に電圧を加えない(選択しない)状態としておき、EL素子を発光させずに各画素にデータ信号を入力していく。この期間がアドレス期間となる。そして、全ての画素にデータが入力されてアドレス期間が終了したら、対向電極に電圧を加えて(選択して)一斉にEL素子を発光させる。この期間がサステイン期間となる。また、発光させる(画素を点灯させる)期間はTs1~Ts8までのいずれかの期間である。ここではTs8の期間、所定の画素を点灯させたとする。

【0025】次に、再びアドレス期間に入り、全画素にデータ信号を入力したらサステイン期間に入る。このときはTs1~Ts7のいずれかの期間がサステイン期間となる。ここではTs7の期間、所定の画素を点灯させたとする。

【0026】以下、残りの6つのサブフレームについて同様の動作を繰り返し、順次Ts6、Ts5...Ts1とサステイン期間を設定し、それぞれのサブフレームで所定の画表を占灯させたとする

【0027】8つのサブフレームが出現したら1フレームを終えたことになる。このとき、サステイン期間の積算によってその画素の階調を制御する。例えば、Ts1とTs2を選択した場合には全灯を100%としたうちの75%の輝度を表現でき、Ts3とTs5とTs8を選択した場合には16%の輝度を表現できる。

【0028】なお、以上は256階調の場合について説明したが、他の階調表示を行うことも可能である。

【0029】 n ビット(nは2以上の整数)の階調(2 n階調)の表示を行う場合には、まず1フレームをnビットの階調に対応させてn個のサブフレーム(SF1、SF2、SF3...SF(n-1)、SF(n)と表す)に分割する。階調が多くなるにつれて1フレームの分割数も増え、駆動回路を高い周波数で駆動しなければならない。【0030】さらに、これらn個の各サブフレームはアドレス期間(Ta)及びサステイン期間(Ts)に分離される。即ち、全てのEL素子に共通な対向電極に対して電圧を加えるか加えないかを選択することによってアドレス期間とサステイン期間を選択する。

50 【0031】そして、n個の各サブフレームのサステイ

ン期間(但し、SF1、SF2、SF3...SF(n-1)、SF (n)に対応するサステイン期間を各々Ts1、Ts2、Ts3 ... Ts(n-1)、Ts(n)と表す)をTs1:Ts2:Ts3:...: Ts(n-1): $Ts(n) = 2^{0}$: 2^{-1} : 2^{-2} : ...: $2^{-(n-2)}$:

【0032】この状態で、任意の1サブフレームでは順 次画素が選択され(厳密には各画素のスイッチング用T FTが選択され)、電流制御用TFTのゲート電極に所 定のゲート電圧 (データ信号に対応する)が加わる。こ のとき、電流制御用TFTが導通状態になるようなデー 10 位置(電子線の照射点)である。 タ信号が入力された画素のEL素子は、アドレス期間終 了後、そのサブフレームに割り当てられたサステイン期 間だけ発光する、即ち所定の画素が点灯する。

【0033】この動作をn個のサブフレーム全てにおい て繰り返し、そのサステイン期間の積算によって各画素 の階調が制御される。従って、任意の一画素に注目する と、その画素が各サブフレームでどれだけの期間点灯し たか(どれだけのサステイン期間を経由したか)によっ て、その一画素の階調が制御される。

L表示装置に時分割階調表示を用いる点が本発明の最大 の特徴である。この時分割階調を行うためには、1フレ ームを複数のサブフレームに分割する必要がある。即 ち、データ信号側駆動回路及びゲート信号側駆動回路の 動作周波数を従来以上に高める必要がある。

【0035】しかしながら、従来のポリシリコン膜(多 結晶シリコン膜ともいう)ではそのような高速動作の可 能なTFTを作製することは困難である。データ信号側 駆動回路を複数に分割して動作周波数を低減することは 可能であるが、それでも十分とは言えない。

【0036】そのため、本発明は、結晶粒界の連続性が 高く、結晶方位の揃った特異な結晶構造でなる半導体膜 を用いることが好ましく、それをTFTの活性層とする ことで非常に高い動作速度を示すTFTを用いることが できる。即ち、このような動作速度の非常に速いTFT を用いることによって、アクティブマトリクス型 E L 表 示装置の時分割階調表示を行うことも本発明の特徴の一

【0037】以下に、本発明で用いる半導体膜を試作し て観察した結果について説明する。なお、ここでは半導 40 活性層として用いるシリコン膜は、{110}配向に対 体膜としてシリコン膜についての結果を例示するが、同 様の特性が得られるシリコンゲルマニウム膜を用いるこ ともできる。

【0038】本発明で用いるシリコン膜は、微視的に見 れば複数の針状又は棒状の結晶(以下、棒状結晶とい う)が集まって並んだ結晶構造を有する。このことはT EM(透過型電子顕微鏡法)による観察で容易に確認で きる。

【0039】また、本発明で用いるシリコン膜について スポット径約1.35 µmの電子線回折像を詳細に観察 50 る結晶粒界をHR-TEM(高分解能透過型電子顕微鏡

した結果、僅かなゆらぎはあるものの{110}面に対 応する回折斑点がきれいに現れており、結晶軸に多少の ずれが含まれているものの主たる配向面として{11 0 } 面を有することが確認できる。

【0040】図19(A)は本発明で用いるシリコン膜 にスポット径約1.35 µmの電子線を照射して得た電 子線回折像である。一方、図19(B)は従来のポリシ リコン膜に同条件で電子線を照射して得た電子線回折像 である。なお、いずれも写真中央が電子線の照射された

【0041】図19(A)の方は{110}面に対応す る回折斑点が比較的きれいに現れているのに対し、図1 9 (B)の方はまるで不規則であり、配向面がばらばら であることが一目瞭然である。このように本発明で用い るシリコン膜は電子線回折写真を見れば、ただちに従来 のポリシリコン膜と区別することができる。

【 0 0 4 2 】なお、図 1 9 (A) の電子線回折像におい て { 1 1 0 } 面に対応する回折斑点が現れていること は、{110}配向の単結晶シリコンウェハの電子線回 【0034】以上のように、アクティブマトリクス型E 20 折像と比較すれば明らかである。また、単結晶シリコン ウェハの回折斑点は鋭い点で見えるのに対し、本発明で 用いるシリコン膜の回折斑点は電子線の照射点を中心と した同心円上に広がりを有する。

> 【0043】これは本発明で用いるシリコン膜の特徴で もある。各結晶粒は個々に { 1 1 0 } 面を配向面として いるため、一つの結晶粒について見れば単結晶シリコン と同様の回折斑点が得られると予想される。しかし、実 際には複数の結晶粒の集合体であるため、各結晶粒は {110}面を配向面としているものの、それぞれが結 30 晶軸周りに僅かな回転を含み、それぞれの結晶粒に対応 する回折点が同心円上に複数個現れる。それらが重なっ て広がりを見せるのである。

【0044】但し、個々の結晶粒は後述するように極め て整合性の良い結晶粒界を形成するため、結晶軸周りの 僅かな回転は結晶性を損なう要因とはならない。従っ て、本発明で用いるシリコン膜の電子線回折像は、実質 的には{110}配向の単結晶シリコンウェハの電子線 回折像と差異はないと言える。

【0045】以上のことから、本発明においてTFTの 応する電子線回折像を示すシリコン膜であると言って差 し支えないと考える。

【0046】次に、本発明で用いるシリコン膜の結晶粒 界について述べる。なお、説明の便宜上、結晶粒界と呼 んでいるが、ある結晶粒とそこから派生した(枝分かれ した)別の結晶粒との界面とも考えられる。いずれにし ても、本明細書中では前述のような界面をも含めて結晶 粒界と呼ぶ。

【0047】本出願人は個々の棒状結晶が接して形成す

法)により観察し、結晶粒界において結晶格子に連続性 があることを確認した。これは観察される格子縞が結晶 粒界において連続的に繋がっていることから容易に確認 できる。

9

【0048】なお、結晶粒界における結晶格子の連続性 は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ ることに起因する。本明細書における平面状粒界の定義 は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBICMeasurement ; Ryuichi Shi mokawa and Yutaka Hayashi , Japanese Journal of Appl 10 を引用すれば良い。 ied Physics vol.27, No.5, pp.751-758, 1988」に記載 された「Planar boundary 」である。

【0049】上記論文によれば、平面状粒界には双晶粒 界、特殊な積層欠陥、特殊なtwist粒界などが含まれ る。この平面状粒界は電気的に不活性であるという特徴 を持つ。即ち、結晶粒界でありながらキャリアの移動を 阻害するトラップとして機能しないため、実質的に存在 しないと見なすことができる。

【0050】特に結晶軸(結晶面に垂直な軸)が 11 0 軸である場合、{211}双晶粒界や{111}双 20 と小さい。 晶粒界は 3の対応粒界とも呼ばれる。 値は対応粒界 の整合性の程度を示す指針となるパラメータであり、 値が小さいほど整合性の良い粒界であることが知られて いる。

【0051】本発明で用いるシリコン膜をTEMにより 観察した結果、結晶粒界の殆どが 3の対応粒界である ことが判明している。これは、二つの結晶粒の間に形成 された結晶粒界において、両方の結晶粒の面方位が { 1 10}である場合、{111}面に対応する格子縞がな す角を とすると、 界となることから判断した。

【0052】なお、 = 38.9°の時には 9の対 応粒界となるが、この様な他の結晶粒界も存在してい る。

【0053】この様な結晶構造(正確には結晶粒界の構 造)は、結晶粒界において異なる二つの結晶粒が極めて 整合性よく接合していることを示している。即ち、結晶 粒界において結晶格子が連続的に連なり、結晶欠陥等に 起因するトラップ準位を非常に作りにくい構成となって いる。従って、この様な結晶構造を有する半導体薄膜は 40 m、ゲート長 0.6 μm、電源電圧 5 V、段数 5 0 段 実質的に結晶粒界が存在しないと見なすことができる。 【0054】またさらに、本発明で用いるシリコン膜を 形成する際に700~1150 の加熱処理を工程途中 で行うことによって、結晶粒内に存在する欠陥 (積層欠 陥等)が殆ど消滅することがTEM観察によって確認さ れている。これはこの熱処理工程の前後で欠陥数が大幅 に低減されていることからも明らかである。

【0055】この欠陥数の差は電子スピン共鳴分析(El ectron Spin Resonance : ESR)によってスピン密度 の差となって現れる。現状では本発明で用いるシリコン 50 クス型 E L 表示装置の回路構成を図1(A)に示す。図

膜のスピン密度は少なくとも 5×10¹⁷spins/cm³以下 (好ましくは 3×10¹⁷spins/cm³以下)であることが判 明している。ただし、この測定値は現存する測定装置の 検出限界に近いので、実際のスピン密度はさらに低いと 予想される。

【0056】なお、本発明で用いるシリコン膜について のさらに詳細な説明は、本出願人による特願平10-0 44659号、特願平10-152316号、特願平1 0-152308号または特願平10-152305号

【0057】また、本発明で用いるシリコン膜を活性層 として試作したTFTは、MOSFETに匹敵する電気 特性を示す。本出願人が試作したTFT(但し、活性層 の膜厚は30nm、ゲート絶縁膜の膜厚は100nm) からは次に示す様なデータが得られている。

【 0 0 5 8 】 (1) スイッチング性能(オン / オフ動作 切り換えの俊敏性)の指標となるサブスレッショルド係 数が、Nチャネル型TFTおよびPチャネル型TFTと もに60~100mV/decade (代表的には60~85mV/decade)

(2) TFTの動作速度の指標となる電界効果移動度 (μ_[)が、Nチャネル型TFTで 200~650cm²/Vs (代表的には 300~500cm²/Vs)、Pチャネル型TFT で100~300cm²/Vs(代表的には 150~200cm²/Vs)と大 きい。

(3) TFTの駆動電圧の指標となるしきい値電圧(V _{- b}) が、Nチャネル型TFTで-0.5~1.5 V、Pチャネ ル型TFTで-1.5~0.5 Vと小さい。

【0059】以上の様に、極めて優れたスイッチング特 = 70.5°の時に 3の対応粒30性および高速動作特性が実現可能であることが確認され ている。さらに、上記TFTを用いて試作したリングオ シレータでは最大で約1GHzの発振周波数が得られて いる。なお、試作したリングオシレータの構成は次の様 になっている。

段数:9段

T F T のゲート絶縁膜の膜厚: 30 n m 及び 50 n m TFTのゲート長(チャネル長): 0.6 μm

【0060】また、実際にシフトレジスタを試作して動 作周波数を確認した結果、ゲート絶縁膜の膜厚30n のシフトレジスタにおいて動作周波数100MHzの出 カパルスが得られている。

【0061】以上の様なリングシレータおよびシフトレ ジスタの驚異的なデータは、本発明で用いるシリコン膜 を活性層とするTFTが、単結晶シリコンを用いたMO SFETに匹敵する、若しくは凌駕する動作性能をもつ ことを示唆する。

[0062]

【発明の実施の形態】まず、本発明のアクティブマトリ

1(A)のアクティブマトリクス型 EL表示装置は、基 板上に形成されたTFTによって画素部101、画素部 の周辺に配置されたデータ信号側駆動回路102及びゲ ート信号側駆動回路103が形成される。なお、データ 側信号側駆動回路とゲート信号側駆動回路はどちらも画 素部を挟んで1対で設けても構わない。

11

【0063】データ信号側駆動回路102は基本的にシ フトレジスタ102a、ラッチ(A)102b、ラッチ (B) 102cを含む。また、シフトレジスタ102aに はクロックパルス(СК)及びスタートパルス(SP) 10 装置は、本発明のEL表示装置と時分割階調データ信号 が入力され、ラッチ(A) 102bにはデジタルデータ 信号 (Digital Data Signals) が入力され、ラッチ (B) 102cにはラッチ信号 (Latch Signals) が入力 される。

【0064】本発明では画素部101に入力されるデー タ信号がデジタル信号であり、また液晶表示装置と異な り電圧階調表示ではないので、「0」または「1」の情 報を有するデジタルデータ信号がそのまま画素部101 へと入力される。

【0065】画素部101にはマトリクス状に複数の画 20 される構成となる。この場合、本発明のEL表示装置を 素104が配列される。画素104の拡大図を図1 (B)に示す。図1(B)において、105はスイッチ ング用TFTであり、ゲート信号を入力するゲート配線 106とデータ信号を入力するデータ配線(ソース配線 ともいう) 107に接続されている。

【 0 0 6 6 】 また、 1 0 8 は電流制御用 T F T であり、 そのゲートはスイッチング用TFT105のドレインに 接続される。そして、電流制御用TFT108のドレイ ンは E L 素子 1 0 9 に接続され、ソースは電流供給線 1 10に接続される。 EL素子109は電流制御用TFT 30 108に接続された陽極(画素電極)と、EL層を挟ん で陽極に対向して設けられた陰極(対向電極)とでな り、陰極は所定の電源線111に接続されている。

【0067】また、スイッチング用TFT105が非選 択状態(オフ状態)にある時、電流制御用TFT108 のゲート電圧を保持するためにコンデンサ112が設け られる。このコンデンサ112はスイッチング用TFT 105のドレインと電流供給線110とに接続されてい る。

【0068】以上のような画素部に入力されるデジタル 40 しては透光性基板、代表的にはガラス基板、石英基板、 データ信号は、時分割階調データ信号発生回路113に て形成される。この回路ではアナログ信号又はデジタル 信号でなるビデオ信号(画像情報を含む信号)を、時分 割階調を行うためのデジタルデータ信号に変換すると共 に、時分割階調表示を行うために必要なタイミングパル ス等を発生させる回路である。

【0069】典型的には、時分割階調データ信号発生回 路113には、1フレームをnビット(nは2以上の整 数)の階調に対応したn個のサブフレームに分割する手 段と、それらn個のサブフレームにおいてアドレス期間 50 化珪素膜(SiOxNy:x、yは任意の整数、で示さ

及びサステイン期間を選択する手段と、そのサステイン 期間をTs1:Ts2:Ts3:...:Ts(n-1):Ts(n)= 2°: 2-1: 2-2: ...: 2-(n-2): 2-(n-1)となるよう に設定する手段とが含まれる。

【0070】この時分割階調データ信号発生回路113 は、本発明のEL表示装置の外部に設けられても良い。 その場合、そこで形成されたデジタルデータ信号が本発 明のEL表示装置に入力される構成となる。この場合、 本発明のEL表示装置をディスプレイとして有する電子 発生回路を別の部品として含むことになる。

【0071】また、時分割階調データ信号発生回路11 3をモノリシックICやハイブリッドICとして本発明 のEL表示装置に実装しても良い。その場合、COG (ChipOn Glass) もしくはTCP (Tape Carrier Packa ge)の形態で実装するか、MCM(Multi Chip Modul e)をTAB(Tape Automated Board)テープにより接 続しても良い。このような構成とすると、ICで形成さ れたデジタルデータ信号が本発明の EL表示装置に入力 ディスプレイとして有する電子装置は、時分割階調デー 夕信号発生回路を含むICを備えた本発明のEL表示装 置を部品として含むことになる。

【0072】また最終的には、時分割階調データ信号発 生回路113を画素部104、データ信号側駆動回路1 02及びゲート信号側駆動回路と同一の基板上にTFT でもって形成しうる。この場合、EL表示装置に画像情 報を含むビデオ信号を入力すれば全て基板上で処理する ことができる。勿論、この場合の時分割階調データ信号 発生回路は前述の本発明で用いるシリコン膜を活性層と するTFTで形成することが望ましい。また、この場 合、本発明のEL表示装置をディスプレイとして有する 電子装置は、時分割階調データ信号発生回路がEL表示 装置自体に内蔵されており、電子装置の小型化を図るこ とが可能である。

【0073】次に、本発明のアクティブマトリクス型E L表示装置について、断面構造の概略を図2に示す。

【0074】図2において、11は基板、12は下地と なる絶縁膜(以下、下地膜という)である。基板11と ガラスセラミックス基板、又は結晶化ガラス基板を用い ることができる。但し、作製プロセス中の最高処理温度 に耐えるものでなくてはならない。

【0075】また、下地膜12は特に可動イオンを含む 基板や導電性を有する基板を用いる場合に有効である が、石英基板には設けなくても構わない。下地膜12と しては、珪素(シリコン)を含む絶縁膜を用いれば良 い。なお、本明細書において「珪素を含む絶縁膜」と は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸 れる)など珪素に対して酸素若しくは窒素を所定の割合 で含ませた絶縁膜を指す。

【0076】201はスイッチング用TFT、202は 電流制御用TFTであり、どちらもnチャネル型TFT で形成されている。nチャネル型TFTの電界効果移動 度はpチャネル型TFTの電界効果移動度よりも大きい ため、動作速度が早く大電流を流しやすい。また、同じ 電流量を流すにもTFTサイズはnチャネル型TFTの 方が小さくできる。そのため、nチャネル型TFTを電 流制御用TFTとして用いた方が画像表示部の有効発光 10 チゲート構造であっても良い。 面積が広くなるので好ましい。

【0077】ただし、本発明において、スイッチング用 TFTと電流制御用TFTをnチャネル型TFTに限定 する必要はなく、両方又はどちらか片方にpチャネル型 TFTを用いることも可能である。

【0078】スイッチング用TFT201は、ソース領 域 1 3、ドレイン領域 1 4、LDD領域 1 5 a~ 1 5 d、 分離領域16及びチャネル形成領域17a、17bを含む 活性層、ゲート絶縁膜18、ゲート電極19a、19b、 第1層間絶縁膜20、ソース配線21並びにドレイン配 20 の電流が流れる。そのため、チャネル幅(W)はスイッ 線22を有して形成される。なお、ゲート絶縁膜18又 は第1層間絶縁膜20は基板上の全TFTに共通であっ ても良いし、回路又は素子に応じて異ならせても良い。 【0079】また、図2に示すスイッチング用TFT2 0 1 はゲート電極 1 9 a、 1 9 bが電気的に接続されてお り、いわゆるダブルゲート構造となっている。勿論、ダ ブルゲート構造だけでなく、トリプルゲート構造などい わゆるマルチゲート構造(直列に接続された二つ以上の チャネル形成領域を有する活性層を含む構造)であって

【0080】マルチゲート構造はオフ電流を低減する上 で極めて有効であり、スイッチング用TFTのオフ電流 を十分に低くすれば、それだけ図1(B)に示すコンデ ンサ112に必要な容量を小さくすることができる。即 ち、コンデンサ112の専有面積を小さくすることがで きるので、マルチゲート構造とすることは EL 素子 10 9の有効発光面積を広げる上でも有効である。

【0081】さらに、スイッチング用TFT201にお いては、LDD領域15a~15dは、ゲート絶縁膜18 を介してゲート電極19a、19bと重ならないように設 40 を有する点にも特徴がある。 ける。このような構造はオフ電流を低減する上で非常に 効果的である。また、LDD領域15a~15dの長さ (幅)は0.5~3.5μm、代表的には2.0~2. 5 μmとすれば良い。

【0082】なお、チャネル形成領域とLDD領域との 間にオフセット領域(チャネル形成領域と同一組成の半 導体層でなり、ゲート電圧が印加されない領域)を設け ることはオフ電流を下げる上でさらに好ましい。また、 二つ以上のゲート電極を有するマルチゲート構造の場 合、チャネル形成領域の間に設けられた分離領域16

(ソース領域又はドレイン領域と同一の濃度で同一の不 純物元素が添加された領域)がオフ電流の低減に効果的 である。

14

【0083】次に、電流制御用TFT202は、ソース 領域26、ドレイン領域27、LDD領域28及びチャ ネル形成領域29を含む活性層、ゲート絶縁膜18、ゲ ート電極30、第1層間絶縁膜20、ソース配線31並 びにドレイン配線32を有して形成される。なお、ゲー ト電極30はシングルゲート構造となっているが、マル

【0084】図1(B)に示すように、スイッチング用 TFTのドレインは電流制御用TFTのゲートに接続さ れている。具体的には電流制御用TFT202のゲート 電極30はスイッチング用TFT201のドレイン領域 14とドレイン配線(接続配線とも言える)22を介し て電気的に接続されている。また、ソース配線31は図 1 (B)の電流供給線110に接続される。

【0085】電流制御用TFT202はEL素子に注入 される電流量を制御するための素子であり、比較的多く チング用TFTのチャネル幅よりも大きく設計すること が好ましい。また、電流制御用TFT202に過剰な電 流が流れないように、チャネル長(L)は長めに設計す ることが好ましい。望ましくは一画素あたり0.5~2 μA (好ましくは1~1.5 μA) となるようにする。 【0086】以上のことを踏まえると、図9に示すよう にスイッチング用TFTのチャネル長をL1(但しL1 = L 1a + L 1b)、チャネル幅をW1とし、電流制御用 TFTのチャネル長をL2、チャネル幅をW2とした 30 時、W1は0.1~5μm(代表的には1~3μm)、W 2は0.5~30μm(代表的には2~10μm)とする のが好ましい。また、L1は0.2~18μm(代表的 には2~15μm)、L2は0.1~50μm(代表的に は1~20μm)とするのが好ましい。

【0087】また、図2に示したEL表示装置は、電流 制御用TFT202において、ドレイン領域27とチャ ネル形成領域29との間にLDD領域28が設けられ、 且つ、LDD領域28がゲート絶縁膜18を挟んでゲー ト電極30に重なっている領域と重なっていない領域と

【0088】電流制御用TFT202は、EL素子20 3を発光させるために比較的多くの電流を流すため、ホ ットキャリア注入による劣化対策を講じておくことが望 ましい。また、黒色を表示する際は、電流制御用TFT 202をオフ状態にしておくが、その際、オフ電流が高 いときれいな黒色表示ができなくなり、コントラストの 低下等を招く。従って、オフ電流も抑える必要がある。

【0089】ホットキャリア注入による劣化に関して は、ゲート電極に対してLDD領域が重なった構造が非 50 常に効果的であることが知られている。しかしながら、

LDD領域全体を重ねてしまうとオフ電流が増加してし まうため、本出願人は上記構造に加えてゲート電極に重 ならないLDD領域を直列に設けるという新規な構造に よって、ホットキャリア対策とオフ電流対策とを同時に 解決している。

【0090】この時、ゲート電極に重なったLDD領域 の長さは0.1~3 μm (好ましくは0.3~1.5 μ m)にすれば良い。長すぎては寄生容量を大きくしてし まい、短すぎてはホットキャリアを防止する効果が弱く なってしまう。また、ゲート電極に重ならない L D D 領 10 とゲート電極 4 3 が設けられる。勿論、 n チャネル型 T 域の長さは1.0~3.5µm(好ましくは1.5~ 2.0 μm) にすれば良い。長すぎると十分な電流を流 せなくなり、短すぎるとオフ電流を低減する効果が弱く なる。

【0091】また、上記構造においてゲート電極とLD D領域とが重なった領域では寄生容量が形成されてしま うため、ソース領域26とチャネル形成領域29との間 には設けない方が好ましい。電流制御用TFTはキャリ ア (ここでは電子)の流れる方向が常に同一であるの で、ドレイン領域側のみにLDD領域を設けておけば十 20 レイン配線46によって両者は電気的に接続される。 分である。

【0092】また、流しうる電流量を多くするという観 点から見れば、電流制御用TFT202の活性層(特に チャネル形成領域)の膜厚を厚くする(好ましくは50 ~ 100 nm、さらに好ましくは60~80 nm) こと も有効である。逆に、スイッチング用TFT201の場 合はオフ電流を小さくするという観点から見れば、活性 層(特にチャネル形成領域)の膜厚を薄くする(好まし くは20~50nm、さらに好ましくは25~40n m) ことも有効である。

【0093】以上は画素内に設けられたTFTの構造に ついて説明したが、このとき同時に駆動回路も形成され る。図2には駆動回路を形成する基本単位となるСМО S回路が図示されている。

【0094】図2においては極力動作速度を落とさない ようにしつつホットキャリア注入を低減させる構造を有 するTFTをCMOS回路のnチャネル型TFT204 として用いる。なお、ここでいう駆動回路としては、図 1に示したデータ信号側駆動回路102、ゲート信号側 駆動回路103を指す。勿論、他の論理回路(レベルシ 40 絶縁膜で殆ど吸収してしまうことが望ましい。また、ゲ フタ、A/Dコンバータ、信号分割回路等)を形成する ことも可能である。

【 0 0 9 5 】 n チャネル型TFT 2 0 4 の活性層は、ソ ース領域35、ドレイン領域36、LDD領域37及び チャネル形成領域38を含み、LDD領域37はゲート 絶縁膜18を挟んでゲート電極39と重なっている。

【0096】ドレイン領域側のみにLDD領域を形成し ているのは、動作速度を落とさないための配慮である。 また、このnチャネル型TFT204はオフ電流値をあ まり気にする必要はなく、それよりも動作速度を重視し 50 れる。なお、図2のように画素電極49とドレイン領域

た方が良い。従って、LDD領域37は完全にゲート電 極に重ねてしまい、極力抵抗成分を少なくすることが望 ましい。即ち、いわゆるオフセットはなくした方がよ L1

【0097】また、СМОS回路のpチャネル型TFT 205は、ホットキャリア注入による劣化が殆ど気にな らないので、特にLDD領域を設けなくても良い。従っ て活性層はソース領域40、ドレイン領域41及びチャ ネル形成領域42を含み、その上にはゲート絶縁膜18 FT204と同様にLDD領域を設け、ホットキャリア 対策を講じることも可能である。

【0098】なお、電流制御用TFT202としてpチ ヤネル型TFTを用いる場合には、pチャネル型TFT 205と同じ構造のpチャネル型TFTを用いれば良

【0099】また、nチャネル型TFT204及びpチ ャネル型 T F T 2 0 5 はそれぞれ第 1 層間絶縁膜 2 0 に 覆われ、ソース配線44、45が形成される。また、ド

【0100】次に、47は第1パッシベーション膜であ り、膜厚は10nm~1 μ m(好ましくは200~50 0 nm)とすれば良い。材料としては、珪素を含む絶縁 膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を 用いることができる。このパッシベーション膜47は形 成されたTFTをアルカリ金属や水分から保護する役割 をもつ。最終的にTFTの上方に設けられるEL層には ナトリウム等のアルカリ金属が含まれている。即ち、第 1パッシベーション膜47はこれらのアルカリ金属(可 30 動イオン)をTFT側に侵入させない保護層としても働 <.

【 0 1 0 1 】また、4 8 は第 2 層間絶縁膜であり、T F Tによってできる段差の平坦化を行う平坦化膜としての 機能を有する。第2層間絶縁膜48としては、有機樹脂 膜が好ましく、ポリイミド、ポリアミド、アクリル樹脂 もしくはBCB(ベンゾシクロブテン)を用いると良 い。これらの有機樹脂膜は良好な平坦面を形成しやす く、比誘電率が低いという利点を有する。 E L 層は凹凸 に非常に敏感であるため、TFTによる段差は第2層間 ート配線やデータ配線とEL素子の陰極との間に形成さ れる寄生容量を低減する上で、比誘電率の低い材料を厚 く設けておくことが望ましい。従って、膜厚は0.5~ $5 \mu m$ (好ましくは1.5~2.5 μm)が好ましい。 【0102】また、49は透明導電膜でなる画素電極 (EL素子の陽極)であり、第2層間絶縁膜48及び第 1パッシベーション膜47にコンタクトホール(開孔) を開けた後、形成された開孔部において電流制御用TF T202のドレイン配線32に接続されるように形成さ

27とが直接接続されないようにしておくと、EL層の アルカリ金属が画素電極を経由して活性層へ侵入するこ とを防ぐことができる。

17

【0103】画素電極49の上には酸化珪素膜、窒化酸 化珪素膜または有機樹脂膜でなる第3層間絶縁膜50が 0 . 3 ~ 1 μ m の 厚 さ に 設 け ら れ る。 こ の 第 3 層 間 絶 縁 膜50は画素電極49の上にエッチングにより開口部が 設けられ、その開口部の縁はテーパー形状となるように エッチングする。テーパーの角度は10~60°(好ま しくは30~50°)とすると良い。

【0104】第3層間絶縁膜50の上にはEL層51が 設けられる。EL層51は単層又は積層構造で用いられ るが、積層構造で用いた方が発光効率は良い。一般的に は画素電極上に正孔注入層 / 正孔輸送層 / 発光層 / 電子 輸送層の順に形成されるが、正孔輸送層 / 発光層 / 電子 輸送層、または正孔注入層 / 正孔輸送層 / 発光層 / 電子 輸送層/電子注入層のような構造でも良い。本発明では 公知のいずれの構造を用いても良いし、EL層に対して 蛍光性色素等をドーピングしても良い。

【0105】有機EL材料としては、例えば、以下の米 20 設けられる。陰極52としては、仕事関数の小さいマグ 国特許又は公開公報に開示された材料を用いることがで きる。米国特許第4,356,429号、 米国特許第 4,539,507号、 米国特許第4,720,43 米国特許第4,769,292号、 米国特許 2号、 第4,885,211号、 米国特許第4,950,9 米国特許第5,059,861号、 5 0 号、 米国特 許第5,047,687号、 米国特許第5,073, 4 4 6 号、 米国特許第5,059,862号、 米国 特許第5,061,617号、 米国特許第5,15 1,629号、米国特許第5,294,869号、 国特許第5,294,870号、特開平10-1895 25号公報、特開平8-241048号公報、特開平8 - 78159号公報。

【0106】また、以下の論文に記載されたEL材料を 用いることもできる。

(1) T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Hon da, (Elsevier Sci.Pub., Tokyo, 1991) p.437.

(2) M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.

上記論文に報告されたEL材料(Pt錯体)の分子式を 以下に示す。

(3) M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Tho mpson, S.R.Forrest, Appl. Phys. Lett., 75 (1999) p.4. (4) T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayagu chi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.

【0107】なお、EL表示装置には大きく分けて四つ のカラー化表示方式があり、R(赤)G(緑)B(青)50 大気解放しないで連続的に保護電極53まで形成するこ

に対応した三種類のEL素子を形成する方式、白色発光 の E L 素子とカラーフィルター (着色層)を組み合わせ た方式、青色又は青緑発光のEL素子と蛍光体(蛍光性 の色変換層: CCM)とを組み合わせた方式、陰極(対 向電極)に透明電極を使用してRGBに対応したEL素 子を重ねる方式、がある。

【0108】図2の構造はRGBに対応した三種類のE L素子を形成する方式を用いた場合の例である。なお、 図2には一つの画素しか図示していないが、同一構造の 10 画素が赤、緑又は青のそれぞれの色に対応して形成さ れ、これによりカラー表示を行うことができる。

【0109】本発明は発光方式に関わらず実施すること が可能であり、上記四つの全ての方式を本発明に用いる ことができる。しかし、蛍光体はELに比べて応答速度 が遅く残光が問題となりうるので、蛍光体を用いない方 式が望ましい。また、発光輝度を落とす要因となるカラ ーフィルターもなるべく使わない方が望ましいと言え る。

【 0 1 1 0 】 E L 層 5 1 の上には E L 素子の陰極 5 2 が ネシウム(Mg)、リチウム(Li)若しくはカルシウ ム(Ca)を含む材料を用いる。好ましくはMgAg (MgとAgをMg:Ag=10:1で混合した材料) でなる電極を用いれば良い。他にもMgAgA1電極、 LiAl電極、また、LiFAl電極が挙げられる。 【0111】陰極52はEL層51を形成した後、大気 解放しないで連続的に形成することが望ましい。陰極5

2とEL層51との界面状態はEL素子の発光効率に大 きく影響するからである。なお、本明細書中では、画素 米 30 電極(陽極)、EL層及び陰極で形成される発光素子を E L 素子と呼ぶ。

> 【0112】EL層51と陰極52とでなる積層体は、 各画素で個別に形成する必要があるが、EL層51は水 分に極めて弱いため、通常のフォトリソグラフィ技術を 用いることができない。従って、メタルマスク等の物理 的なマスク材を用い、真空蒸着法、スパッタ法、プラズ マCVD法等の気相法で選択的に形成することが好まし

【0113】なお、EL層を選択的に形成する方法とし 40 て、インクジェット法やスクリーン印刷法等を用いるこ とも可能であるが、これらは現状では陰極の連続形成が できないので、上述の方法の方が好ましいと言える。

【 0 1 1 4 】また、 5 3 は保護電極であり、陰極 5 2 を 外部の水分等から保護すると同時に、各画素の陰極52 を接続するための電極である。保護電極53としては、 アルミニウム(Al)、銅(Cu)若しくは銀(Ag) を含む低抵抗な材料を用いることが好ましい。この保護 電極53にはEL層の発熱を緩和する放熱効果も期待で きる。また、上記EL層51、陰極52を形成した後、

とも有効である。

【0115】また、54は第2パッシベーション膜であ り、膜厚は10nm~1μm(好ましくは200~50 0 nm)とすれば良い。第2パッシベーション膜54を 設ける目的は、EL層51を水分から保護する目的が主 であるが、放熱効果をもたせることも有効である。但 し、上述のようにEL層は熱に弱いので、なるべく低温 (好ましくは室温から120 までの温度範囲)で成膜 するのが望ましい。従って、プラズマCVD法、スパッ タ法、真空蒸着法、イオンプレーティング法又は溶液塗 10 化珪素膜を用いる。そして、保護膜504の上にスピン 布法 (スピンコーティング法)が望ましい成膜方法と言 える。

19

【0116】なお、図2に図示されたTFTは全て、前 述の本発明で用いるシリコン膜を活性層として有するこ とは言うまでもない。

【0117】本発明の主旨の一つは、TFTの活性層と して結晶粒界の連続性が高く、結晶方位の揃った特異な 結晶構造でなるシリコン膜を用いることで高い動作速度 を示すTFTを形成し、それにより駆動回路一体型のア クティブマトリクス型EL表示装置の時分割階調表示を 20 行うというものである。従って、図2のEL表示装置の 構造に限定されるものではなく、図2の構造は本発明を 実施する上での好ましい形態の一つに過ぎない。

【0118】上記本発明で用いるシリコン膜を用いたT F T は、高い動作速度を示すが故にホットキャリア注入 などの劣化も起こりやすい。そのため、図2のように、 画素内において機能に応じて構造の異なるTFT(オフ 電流の十分に低いスイッチング用TFTと、ホットキャ リア注入に強い電流制御用TFT)を形成することは、 高い信頼性を有し、且つ、良好な画像表示が可能な(動 30 処理によりポリシリコン膜507中に存在するNiは移 作性能の高い) E L 表示装置を作製する上で非常に有効 である。

【0119】〔実施例1〕本発明の実施例について図5 ~ 図8を用いて説明する。ここでは、画素部とその周辺 に設けられる駆動回路部のTFTを同時に作製する方法 について説明する。但し、説明を簡単にするために、駆 動回路に関しては基本単位であるCMOS回路を図示す ることとする。

【 0 1 2 0 】まず、図 5 (A) に示すように、下地膜 (図示せず)を表面に設けた基板501を用意する。本40影響を与えることはない。また、この濃度は殆ど現状の 実施例では結晶化ガラス上に下地膜として100nm厚 の窒化酸化珪素膜を200nm厚の窒化酸化珪素膜とを 積層して用いる。この時、結晶化ガラス基板に接する方 の窒素濃度を10~25wt%としておくと良い。勿 論、下地膜を設けずに石英基板上に直接素子を形成して も良い。

【0121】次に基板501の上に45nmの厚さのア モルファスシリコン膜502を公知の成膜法で形成す る。なお、アモルファスシリコン膜に限定する必要はな く、非晶質構造を含む半導体膜(微結晶半導体膜を含

む)であれば良い。さらに非晶質シリコンゲルマニウム 膜などの非晶質構造を含む化合物半導体膜でも良い。

【 0 1 2 2 】ここから図 5 (C) までの工程は本出願人 による特開平10-247735号公報を完全に引用す ることができる。同公報ではNi等の元素を触媒として 用いた半導体膜の結晶化方法に関する技術を開示してい

【0123】まず、開口部503a、503bを有する保 護膜504を形成する。本実施例では150nm厚の酸 コート法によりニッケル(Ni)を含有する層(Ni含 有層)505を形成する。このNi含有層の形成に関し ては、前記公報を参考にすれば良い。

【 0 1 2 4 】次に、図 5 (B) に示すように、不活性雰 囲気中で570 14時間の加熱処理を加え、アモルフ ァスシリコン膜502を結晶化する。この際、Niが接 した領域(以下、Ni添加領域という)506a、50 6 bを起点として、基板と概略平行に結晶化が進行し、 棒状結晶が集まって並んだ結晶構造でなるポリシリコン 膜507が形成される。この時点において、電子線回折 写真には図19(A)に示したような{110}配向に 対応する回折斑点が観測されることが判っている。

【 0 1 2 5 】次に、図 5 (C) に示すように、保護膜 5 04をそのままマスクとして15族に属する元素(好ま しくはリン)をNi添加領域506a、506bに添加す る。こうして高濃度にリンが添加された領域(以下、リ ン添加領域という)508a、508bが形成される。

【0126】次に、図5(C)に示すように、不活性雰 囲気中で600 12時間の加熱処理を加える。この熱 動し、最終的には殆ど全て矢印が示すようにリン添加領 域508a、508bに捕獲されてしまう。これはリンに よる金属元素(本実施例ではNi)のゲッタリング効果 による現象であると考えられる。

【0127】この工程によりポリシリコン膜509中に 残るNiの濃度はSIMS(質量二次イオン分析)によ る測定値で少なくとも2×10¹⁷atoms/cm³にまで低減 される。Niは半導体にとってライフタイムキラーであ るが、この程度まで低減されるとTFT特性には何ら悪 SIMS分析の測定限界であるので、実際にはさらに低 い濃度(2×10¹⁷atoms/cm³以下)であると考えられ

【0128】こうして触媒を用いた結晶化され、且つ、 その触媒がTFTの動作に支障を与えないレベルにまで 低減されたポリシリコン膜509が得られる。その後、 このポリシリコン膜509のみを用いた活性層510~ 513をパターニング工程により形成する。なお、この 時、後のパターニングにおいてマスク合わせを行うため 50 のマーカーを、上記ポリシリコン膜を用いて形成すると

良い。(図5(D))

【 0 1 2 9 】次に、図 5 (E)に示すように、5 0 nm 厚の窒化酸化シリコン膜をプラズマCVD法により形成 し、その上で酸化雰囲気中で950 1時間の加熱処理 を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰 囲気でも良いし、ハロゲン元素を添加した酸素雰囲気で も良い。

21

【0130】この熱酸化工程では活性層と上記窒化酸化 シリコン膜との界面で酸化が進行し、約15nm厚のポ リシリコン膜が酸化されて約30nm厚の酸化シリコン10 膜が形成される。即ち、30nm厚の酸化シリコン膜と 50nm厚の窒化酸化シリコン膜が積層されてなる80 nm厚のゲート絶縁膜514が形成される。また、活性 層510~513の膜厚はこの熱酸化工程によって30 n mとなる。

【0131】次に、図6(A)に示すように、レジスト マスク515を形成し、ゲート絶縁膜514を介してp 型を付与する不純物元素(以下、p型不純物元素とい う)を添加する。p型不純物元素としては、代表的には 13族に属する元素、典型的にはボロンまたはガリウム 20 を用いることができる。この工程 (チャネルドープ工程 という)はTFTのしきい値電圧を制御するための工程 である。

【0132】なお、本実施例ではジボラン(B,H,)を 質量分離しないでプラズマ励起したイオンドープ法でボ ロンを添加する。勿論、質量分離を行うイオンインプラ ンテーション法を用いても良い。この工程により1×1 0 ¹⁵ ~ 1 × 1 0 ¹⁸ atoms/cm³ (代表的には 5 × 1 0 ¹⁶ ~ 5 x 1 0 ¹⁷ atoms/cm³) の濃度でボロンを含む不純物領 域516~518が形成される。

【0133】次に、図6(B)に示すように、レジスト マスク519a、519bを形成し、ゲート絶縁膜514 を介して n 型を付与する不純物元素 (以下、 n 型不純物 元素という)を添加する。なお、n型不純物元素として は、代表的には15族に属する元素、典型的にはリン又 は砒素を用いることができる。なお、本実施例ではフォ スフィン (PH゚)を質量分離しないでプラズマ励起し たプラズマドーピング法を用い、リンを 1×10^{18} atom s/cm³の濃度で添加する。勿論、質量分離を行うイオン インプランテーション法を用いても良い。

【0134】この工程により形成されるn型不純物領域 520、521には、n型不純物元素が2×10¹⁶~5 x 1 0 ¹⁹ atoms/cm³ (代表的には5 x 1 0 ¹⁷ ~ 5 x 1 0 ¹⁸atoms/cm³) の濃度で含まれるようにドーズ量を調節 する。

【 0 1 3 5 】次に、図 6 (C) に示すように、添加され たη型不純物元素及びρ型不純物元素の活性化工程を行 う。活性化手段を限定する必要はないが、ゲート絶縁膜 5 1 4 が設けられているので電熱炉を用いたファーネス アニール処理が好ましい。また、図6(A)の工程でチ 50 1/4)の濃度でリンが添加されるように調節する。具

ャネル形成領域となる部分の活性層 / ゲート絶縁膜界面 にダメージを与えてしまっている可能性があるため、な るべく高い温度で加熱処理を行うことが望ましい。

【0136】本実施例の場合には耐熱性の高い結晶化ガ ラスを用いているので、活性化工程を800 1時間の ファーネスアニール処理により行う。なお、処理雰囲気 を酸化性雰囲気にして熱酸化を行っても良いし、不活性 雰囲気で加熱処理を行っても良い。但し、この活性化工 程は必須ではない。

【0137】この工程によりn型不純物領域520、5 21の端部、即ち、n型不純物領域520、521の周 囲に存在するn型不純物元素を添加していない領域(図 6(A)の工程で形成されたp型不純物領域)との境界 部(接合部)が明確になる。このことは、後にTFTが 完成した時点において、LDD領域とチャネル形成領域 とが非常に良好な接合部を形成しうることを意味する。 【0138】次に、200~400nm厚の導電膜を形 成し、パターニングしてゲート電極522~525を形

成する。なお、ゲート電極は単層の導電膜で形成しても 良いが、必要に応じて二層、三層といった積層膜とする ことが好ましい。ゲート電極の材料としては公知の導電 膜を用いることができる。

【0139】具体的には、タンタル(Ta)、チタン (Ti)、モリブデン(Mo)、タングステン(W)、 クロム(Cr)、導電性を有するシリコン(Si)から 選ばれた元素でなる膜、または前記元素の窒化物でなる 膜(代表的には窒化タンタル膜、窒化タングステン膜、 室化チタン膜)、または前記元素を組み合わせた合金膜 (代表的にはMo-W合金、Mo-Ta合金)、または 30 前記元素のシリサイド膜(代表的にはタングステンシリ サイド膜、チタンシリサイド膜)を用いることができ る。勿論、単層で用いても積層して用いても良い。

【0140】本実施例では、50nm厚の窒化タングス テン(WN)膜と、350nm厚のタングステン(W) 膜とでなる積層膜を用いる。これはスパッタ法で形成す れば良い。また、スパッタガスとしてXe、Ne等の不 活性ガスを添加すると応力による膜はがれを防止するこ

【0141】またこの時、ゲート電極523、525は 40 それぞれ n 型不純物領域 5 2 0 、 5 2 1 の一部とゲート 絶縁膜514を挟んで重なるように形成する。この重な った部分が後にゲート電極と重なったLDD領域とな る。なお、ゲート電極524a、524bは断面では二つ に見えるが、実際は電気的に接続されている。

【 0 1 4 2 】次に、図 7 (A) に示すように、ゲート電 極522~525をマスクとして自己整合的にn型不純 物元素(本実施例ではリン)を添加する。こうして形成 される不純物領域526~532にはn型不純物領域5 20、521の1/2~1/10(代表的には1/3~

体的には、1 x 1 0 ¹⁶ ~ 5 x 1 0 ¹⁸ atoms/cm³ (典型的 には3×10¹⁷~3×10¹⁸atoms/cm³)の濃度が好ま しい。

23

【 0 1 4 3 】次に、図 7 (B) に示すように、ゲート電 極を覆う形でレジストマスク533a~533dを形成 し、n型不純物元素(本実施例ではリン)を添加して高 濃度にリンを含む不純物領域534~540を形成す る。ここでもフォスフィン(PH。)を用いたイオンド ープ法で行い、この領域のリンの濃度は1×10²⁰~1 \times 10²¹atoms/cm³ (代表的には2×10²⁰~5×10 ²⁰atoms/cm³)となるように調節する。

【0144】この工程によってnチャネル型TFTのソ ース領域若しくはドレイン領域が形成されるが、スイッ チング用TFTは、図7(A)の工程で形成したn型不 純物領域529~531の一部を残す。この残された領 域が、図2におけるスイッチング用TFTのLDD領域 15a~15dに対応する。

【0145】次に、図7(C)に示すように、レジスト マスク533a~533dを除去し、新たにレジストマス ク541を形成する。そして、p型不純物元素(本実施 20 例ではボロン)を添加し、高濃度にボロンを含む不純物 領域542、543を形成する。ここではジボラン(B 。H ၙ) を用いたイオンドープ法により3x10²º~3x 10²¹atoms/cm³(代表的には5×10²⁰~1×10²¹a toms/cm³/)濃度となるようにボロンを添加する。

【0146】なお、不純物領域542、543には既に 1 × 1 0 ²⁰ ~ 1 × 1 0 ²¹ atoms/cm³ の濃度でリンが添加 されているが、ここで添加されるボロンはその少なくと も3倍以上の濃度で添加される。そのため、予め形成さ れていたn型の不純物領域は完全にP型に反転し、P型 30 絶縁膜553はTFTが形成する段差を平坦化する必要 の不純物領域として機能する。

【0147】次に、図7(D)に示すように、レジスト マスク541を除去した後、第1層間絶縁膜544を形 成する。第1層間絶縁膜544としては、珪素を含む絶 縁膜を単層で用いるか、その中で組み合わせた積層膜を 用いれば良い。また、膜厚は400nm~1.5μmと すれば良い。本実施例では、200nm厚の窒化酸化珪 素膜の上に800mm厚の酸化珪素膜を積層した構造と する。

【0148】その後、それぞれの濃度で添加されたn型40い。この画素電極がEL素子の陽極となる。 またはp型不純物元素を活性化する。活性化手段として は、ファーネスアニール法が好ましい。本実施例では電 熱炉において窒素雰囲気中、550、4時間の熱処理 を行う。

【0149】さらに、3~100%の水素を含む雰囲気 中で、300~450 で1~12時間の熱処理を行い 水素化処理を行う。この工程は熱的に励起された水素に より半導体膜の不対結合手を水素終端する工程である。 水素化の他の手段として、プラズマ水素化(プラズマに より励起された水素を用いる)を行っても良い。

【0150】なお、水素化処理は第1層間絶縁膜544 を形成する間に入れても良い。即ち、200nm厚の窒 化酸化珪素膜を形成した後で上記のように水素化処理を 行い、その後で残り800nm厚の酸化珪素膜を形成し ても構わない。

【 0 1 5 1 】次に、図 8 (A) に示すように、第 1 層間 絶縁膜544に対してコンタクトホールを形成し、ソー ス配線545~548と、ドレイン配線549~551 を形成する。なお、本実施例ではこの電極を、Ti膜を 10 100nm、Tiを含むアルミニウム膜を300nm、 Ti膜150nmをスパッタ法で連続形成した3層構造 の積層膜とする。勿論、他の導電膜でも良い。

【 0 1 5 2 】次に、5 0 ~ 5 0 0 n m (代表的には 2 0 0~300nm)の厚さで第1パッシベーション膜55 2を形成する。本実施例では第1パッシベーション膜5 52として300nm厚の窒化酸化シリコン膜を用い る。これは窒化シリコン膜で代用しても良い。

【0153】この時、窒化酸化シリコン膜の形成に先立 ってH。、NH。等水素を含むガスを用いてプラズマ処理 を行うことは有効である。この前処理により励起された 水素が第1層間絶縁膜544に供給され、熱処理を行う ことで、第1パッシベーション膜552の膜質が改善さ れる。それと同時に、第1層間絶縁膜544に添加され た水素が下層側に拡散するため、効果的に活性層を水素 化することができる。

【0154】次に、図8(B)に示すように、有機樹脂 からなる第2層間絶縁膜553を形成する。有機樹脂と してはポリイミド、アクリルもしくはBCB (ベンゾシ クロブテン)を使用することができる。特に、第2層間 があるので、平坦性に優れたアクリル膜が好ましい。本 実施例では2.5 µmの厚さでアクリル膜を形成する。

【0155】次に、第2層間絶縁膜553、第1パッシ ベーション膜552にドレイン配線551に達するコン タクトホールを形成し、画素電極(陽極)554を形成 する。本実施例では酸化インジウム・スズ(ITO)膜 を110nmの厚さに形成し、パターニングを行って画 素電極とする。また、酸化インジウムに2~20%の酸 化亜鉛(ZnO)を混合した透明導電膜を用いても良

【0156】次に、珪素を含む絶縁膜(本実施例では酸 化珪素膜)を500nmの厚さに形成し、画素電極55 4に対応する位置に開口部を形成して第3層間絶縁膜5 55を形成する。開口部を形成する際、ウェットエッチ ング法を用いることで容易にテーパー形状の側壁とする ことができる。開口部の側壁が十分になだらかでないと 段差に起因するEL層の劣化が顕著な問題となってしま う。

【 0 1 5 7 】次に、E L 層 5 5 6 及び陰極 (M g A g 電 50 極)557を、真空蒸着法を用いて大気解放しないで連 続形成する。 なお、EL層556の膜厚は800~2 00nm(典型的には100~120nm)、陰極55 7の厚さは180~300nm(典型的には200~2 50nm)とすれば良い。

25

【0158】この工程では、赤色に対応する画素、緑色 に対応する画素及び青色に対応する画素に対して順次E L層及び陰極を形成する。但し、EL層は溶液に対する 耐性に乏しいためフォトリソグラフィ技術を用いずに各 色個別に形成しなくてはならない。そこでメタルマスク を用いて所望の画素以外を隠し、必要箇所だけ選択的に 10 EL層及び陰極を形成するのが好ましい。

【0159】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の E L 層及び陰極を選択的に形成する。次いで、緑色に対 応する画素以外を全て隠すマスクをセットし、そのマス クを用いて緑色発光のEL層及び陰極を選択的に形成す る。次いで、同様に青色に対応する画素以外を全て隠す マスクをセットし、そのマスクを用いて青色発光のEL 層及び陰極を選択的に形成する。なお、ここでは全て異 なるマスクを用いるように記載しているが、同じマスク 20 ドレインは電流制御用TFT608のゲートに接続され を使いまわしても構わない。また、全画素にEL層及び 陰極を形成するまで真空を破らずに処理することが好ま しい。

【 0 1 6 0 】なお、 E L 層 5 5 6 としては公知の材料を 用いることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。例えば正孔 注入層、正孔輸送層、発光層及び電子注入層でなる4層 構造をEL層とすれば良い。また、本実施例ではEL素 子の陰極としてMgAg電極を用いた例を示すが、公知 の他の材料であっても良い。

【0161】また、保護電極558としてはアルミニウ ムを主成分とする導電膜を用いれば良い。保護電極55 8は EL層及び陰極を形成した時とは異なるマスクを用 いて真空蒸着法で形成すれば良い。また、EL層及び陰 極を形成した後で大気解放しないで連続的に形成するこ とが好ましい。

【0162】最後に、窒化珪素膜でなる第2パッシベー ション膜559を300nmの厚さに形成する。実際に は保護電極558がEL層を水分等から保護する役割を 果たすが、さらに第2パッシベーション膜559を形成40 しておくことで、EL素子の信頼性をさらに高めること ができる。

【0163】こうして図8(C)に示すような構造のア クティブマトリクス型 E L 表示装置が完成する。なお、 実際には、図8(C)まで完成したら、さらに外気に曝 されないように気密性の高い保護フィルム(ラミネート フィルム、紫外線硬化樹脂フィルム等)やセラミックス 製シーリングカンなどのハウジング材でパッケージング (封入)することが好ましい。その際、ハウジング材の 内部を不活性雰囲気にしたり、内部に吸湿性材料(例え 50 ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶

ば酸化バリウム)を配置することで EL層の信頼性 (寿 命)が向上する。

【0164】また、パッケージング等の処理により気密 性を高めたら、基板上に形成された素子又は回路から引 き回された端子と外部信号端子とを接続するためのコネ クター(TABテープもしくはフレキシブルプリントサ ーキット: FPC)を取り付けて製品として完成する。 このような出荷できる状態にまでしたEL表示装置を本 明細書中ではELモジュールという。

【0165】ここで本実施例のアクティブマトリクス型 E L 表示装置の構成を図11の斜視図を用いて説明す る。本実施例のアクティブマトリクス型EL表示装置 は、ガラス基板601上に形成された、画素部602 と、ゲート信号側駆動回路603と、データ信号側駆動 回路604で構成される。画素部のスイッチング用TF T605はnチャネル型TFTであり、ゲート側駆動回 路603に接続されたゲート配線606、データ信号側 駆動回路604に接続されたデータ配線607の交点に 配置されている。また、スイッチング用TFT605の ている。

【0166】さらに、電流制御用TFT608のソース は電流供給線609に接続され、電流制御用TFT60 8のドレインはEL素子610に接続されている。ま た、このEL素子610のカソード(陰極)には所定の 電圧が加えられる。

【0167】そして、外部入出力端子となるFPC61 1には駆動回路まで信号を伝達するための入力配線(接 続配線)612、613、及び電流供給線609に接続 30 された入力配線614が設けられている。

【0168】さらに、ハウジング材をも含めた本実施例 の E L モジュールについて図 1 2 (A)、(B)を用い て説明する。なお、必要に応じて図11で用いた符号を 引用することにする。

【0169】基板1200上には画素部1201、デー 夕信号側駆動回路1202、ゲート信号側駆動回路12 03が形成されている。それぞれの駆動回路からの各種 配線は、入力配線612~614を経てFPC611に 至り外部機器へと接続される。

【0170】このとき少なくとも画素部、好ましくは駆 動回路及び画素部を囲むようにしてハウジング材120 4を設ける。なお、ハウジング材1204はEL素子の 外寸よりも内寸が大きい凹部を有する形状又はシート形 状であり、接着剤1205によって、基板1200と共 同して密閉空間を形成するようにして基板1200に固 着される。このとき、EL素子は完全に前記密閉空間に 封入された状態となり、外気から完全に遮断される。な お、ハウジング材1204は複数設けても構わない。

【0171】また、ハウジング材1204の材質はガラ

質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、 セラミックスガラス、有機系樹脂(アクリル系樹脂、ス チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹 脂等)もしくはシリコーン系樹脂が挙げられる。また、 セラミックスを用いても良い。また、接着剤1205が 絶縁性物質であるならステンレス合金等の金属材料を用 いることも可能である。

【0172】また、接着剤1205の材質は、エポキシ 系樹脂、アクリレート系樹脂等の接着剤を用いることが 可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接 10 同時に形成される。(図13(B)) 着剤として用いることもできる。但し、可能な限り酸 素、水分を透過しない材質であることが必要である。

【0173】さらに、ハウジング材と基板1200との 間の空隙1206は不活性ガス(アルゴン、ネオン、ヘ リウムもしくは窒素)を充填しておくことが望ましい。 また、ガスに限らず不活性液体(パーフルオロアルカン に代表されるの液状フッ素化炭素等)を用いることも可 能である。不活性液体に関しては特開平8-78519 号で用いられているような材料で良い。

【0174】また、空隙1206に乾燥剤を設けておく20 ことも有効である。乾燥剤としては特開平9-1480 6 6 号公報に記載されているような材料を用いることが できる。典型的には酸化バリウムを用いれば良い。

【 0 1 7 5 】また、図 1 2 (B) に示すように、画素部 には個々に孤立したEL素子を有する複数の画素が設け られ、それらは全て保護電極1207を共通電極として 有している。本実施例では、EL層、陰極(MgAg電 極)及び保護電極を大気解放しないで連続形成すること が好ましいとしたが、EL層と陰極とを同じマスク材を 用いて形成し、保護電極だけ別のマスク材で形成すれば 30 図12(B)の構造を実現することができる。

【0176】このとき、EL層と陰極は画素部のみ設け ればよく、駆動回路の上に設ける必要はない。勿論、駆 動回路上に設けられていても問題とはならないが、EL 層にアルカリ金属が含まれていることを考慮すると設け ない方が好ましい。

【0177】なお、保護電極1207は1208で示さ れる領域において、画素電極と同一材料でなる接続配線 1209を介して入力配線1210に接続される。入力 配線1210は保護電極1207に所定の電圧(本実施40 素部を作製することが可能となり、画像の品質が向上す 例では接地電位、具体的には 0 V) を与えるための電流 供給線であり、導電性ペースト材料1211を介してF P C 6 1 1 に接続される。

【0178】ここで領域1208におけるコンタクト構 造を実現するための作製工程について図13を用いて説

【0179】まず、本実施例の工程に従って図8(A) の状態を得る。このとき、基板端部(図12(B)にお いて1208で示される領域)において第1層間絶縁膜 544及びゲート絶縁膜514を除去し、その上に入力50程に従って容易に実現することが可能である。

配線1210を形成する。勿論、図8(A)のソース配 線及びドレイン配線と同時に形成される。(図13 (A))

【 0 1 8 0 】次に、図 8 (B) において第 2 層間絶縁膜 553及び第1パッシベーション膜552をエッチング する際に、1301で示される領域を除去し、且つ開孔 部1302を形成する。そして、開孔部1302を覆う ようにして接続配線1209を形成する。勿論、この接 続配線1209は図8(B)において画素電極554と

【0181】この状態で画素部ではEL素子の形成工程 (第3層間絶縁膜、EL層及び陰極の形成工程)が行わ れる。この際、図13に示される領域ではマスク等を用 いて第3層間絶縁膜やEL素子が形成されないようにす る。そして、陰極557を形成した後、別のマスクを用 いて保護電極558を形成する。これにより保護電極5 58と入力配線1210とが接続配線1209を介して 電気的に接続される。さらに、第2パッシベーション膜 5 5 9 を設けて図 1 3 (C) の状態を得る。

【0182】以上の工程により図12(B)の1208 で示される領域のコンタクト構造が実現される。そし て、入力配線1210はハウジング材1204と基板1 200との間を隙間(但し接着剤1205で充填されて いる。即ち、接着剤1205は入力配線の段差を十分に 平坦化しうる厚さが必要である。)を通ってFPC61 1に接続される。なお、ここでは入力配線1210につ いて説明したが、他の入力配線612~614も同様に してハウジング材1204の下を通ってFPC611に 接続される。

【0183】〔実施例2〕本実施例では、画素の構成を 図1(B)に示した構成と異なるものとした例を図14 に示す。

【 0 1 8 4 】本実施例では、図 1 (B) に示した二つの 画素を、接地電位を与えるための電流供給線110につ いて対称となるように配置する。即ち、図14に示すよ うに、電流供給線110を隣接する二つの画素間で共通 化することで必要とする配線の本数を低減する。なお、 画素内に配置されるTFT構造等はそのままで良い。

【0185】このような構成とすれば、より高精細な画

【0186】また、電流供給線110を共通化すること で、電流供給線110の線幅のマージンが広がり、画像 の明るさを落とすことなく電流供給線110の線幅を広 げることができる。それにより電流供給線1100電圧 降下の影響を低減することができ、画素の位置によって 電流供給線110から供給される電圧が異なるようなこ とを防ぐことが可能である。

【0187】なお、本実施例の構成は実施例1の作製工

【0195】なお、本実施例の構成は、実施例1、2の いずれの構成とも自由に組み合わせることが可能であ

30

【0188】〔実施例3〕本実施例では、図1と異なる 構造の画素部を形成する場合について図15を用いて説 明する。なお、第2層間絶縁膜48を形成する工程まで は実施例1に従えば良い。また、第2層間絶縁膜48で 覆われたスイッチング用TFT201、電流制御用TF T202は図1と同じ構造であるので、ここでの説明は 省略する。

【0196】[実施例4]本実施例では、実施例1によ って作製されたアクティブマトリクス型 E L 表示装置の 画素構造の一例を説明する。説明には図16を用いる。 なお、図16において図1又は図2と対応する部分には 適宜、図1又は図2の符号を引用する。

【0189】本実施例の場合、第2層間絶縁膜48及び 第1パッシベーション膜47に対してコンタクトホール 画素電極61として、200nm厚のアルミニウム合金 膜(1wt%のチタンを含有したアルミニウム膜)を設け る。なお、画素電極の材料としては金属材料であれば如 何なる材料でも良いが、反射率の高い材料であることが 好ましい。

【0197】図16において、201はスイッチング用 を形成したら、画素電極61を形成する。本実施例では10 TFTであり、ソース領域13、ドレイン領域14、ゲ ート配線(ゲート電極を兼ねる)106を含む。また、 202は電流制御用TFTであり、ソース領域26、ド レイン領域27、ゲート電極30を含む。また、電流制 御用TFT202と画素電極49はドレイン配線32を 介して電気的に接続される。なお、51,52で示され る点線はEL層51と陰極52の形成位置を示してい る。そして、画素電極49、EL層51及び陰極52で EL素子203を形成している。

【0190】そして、その上に酸化珪素膜でなる第3層 間絶縁膜62を300nmの厚さに形成し、陰極63と して230nm厚のMgAg電極、EL層64として下 から電子輸送層20nm、発光層40nm、正孔輸送層 30nmを形成する。但し、EL層64は陰極63より20 も若干大きいパターンとなるように形成しておく必要が ある。こうすることで陰極63が後に形成する陽極65 と短絡することを防ぐことができる。

【0198】このとき、スイッチング用TFT201の ドレイン配線22はコンタクト部1601にて電流制御 用TFT202のゲート電極30に電気的に接続され る。また、そのゲート電極30は電流制御用TFT20 2のソース配線31と重なる部分において保持容量11 2を形成する。このソース配線31は電流供給線110 に接続されている。

【0191】このとき、陰極63とEL層64はマルチ チャンバー方式 (クラスターツール方式ともいう)の真 空蒸着機を用いて大気解放しないで連続的に形成する が、まず第1マスクで全画素に陰極63を形成し、次い で第2マスクで赤色発光のEL層を形成する。そして、 第2マスクを精密に制御しながらずらして順次緑色発光 のEL層、青色発光のEL層を形成する。

【0199】なお、本実施例において図16に示した画 素構造は本発明を何ら限定するものではなく、好ましい 一例に過ぎない。スイッチング用TFT、電流制御用T FT又は保持容量をどのような位置に形成するかは実施 30 者が適宜設計すれば良い。本実施例は、実施例1~3の いずれの構成とも自由に組み合わせて実施することが可 能である。

【0192】なお、RGBに対応する画素がストライプ 状に並んでいる時は上記のような方法で第2マスクをず らすだけで良いが、いわゆるデルタ配置と呼ばれる画素 構造を実現するには、緑色発光のEL層用に第3マス ク、青色発光の E L 層用に第4マスクを別途用いても構 わない。

【0200】〔実施例5〕本実施例では、アクティブマ トリクス型 E L表示装置の画素構造を実施例 4 とは異な る構造とした場合の一例を説明する。具体的には、図1 6に示した画素構造において、ゲート配線の材料を異な るものとした例を図17に示す。なお、図17は図16 のゲート配線の構成のみが異なるだけでその他は同じで あるので、特に詳細な説明は省略する。

【0193】こうしてEL層64まで形成したら、その 上に透明導電膜(本実施例ではITO膜に10wt%の酸 化亜鉛を含有させた薄膜)でなる陽極65を110nm の厚さに形成する。こうしてEL素子206が形成さ れ、実施例1に示した材料でもって第2パッシベーショ ン膜66を形成すれば図15に示すような構造の画素が 完成する。

【0201】図17において、71a、71bは実施例1 のゲート電極と同様に窒化タングステン膜とタングステ ン膜の積層膜で形成されたゲート電極である。これらは 図17に示すように各々孤立したパターンとしても良い し、各々電気的に接続されたパターンとしても良いが、 形成された時点では電気的にフローティング状態にあ

【0194】本実施例の構造とした場合、各画素で生成 された赤色、緑色又は青色の光はTFTが形成された基 板とは反対側に放射される。そのため、画素内のほぼ全 域、即ちTFTが形成された領域をも有効な発光領域と して用いることができる。その結果、画素の有効発光面 積が大幅に向上し、画像の明るさやコントラスト比(明 暗の比)が向上する。

【0202】ゲート電極71a、71bとしては窒化タン タル膜とタンタル膜の積層膜やモリブデンとタングステ ンの合金膜など他の導電膜を用いても良い。しかしなが 50 ら、3 µm以下(好ましくは2 µm以下)の微細な線幅を

形成しうる加工性に優れた膜であることが望ましい。ま た、ゲート絶縁膜を拡散して活性層中へ侵入するような 元素を含む膜でないことが望ましい。

31

【0203】これに対して、ゲート配線72としてゲー ト電極71a、71bよりも低抵抗な導電膜、代表的には アルミニウムを主成分とする合金膜や銅を主成分とする 合金膜を用いる。ゲート配線72には特に微細な加工性 は要求されない。また、活性層と重なることもないので 絶縁膜中を拡散しやすいアルミニウムや銅を含んでいて も問題とはならない。

【0204】本実施例の構造とする場合、実施例1の図

7 (D)の工程において第1層間絶縁膜544を形成す る前に活性化工程を行えば良い。この場合、ゲート電極 7 1a、7 1bが露呈した状態で熱処理を加えることにな るが、十分に不活性な雰囲気、好ましくは酸素濃度が1 ppm以下である不活性雰囲気で熱処理を行う分にはゲー ト電極71a、71bが酸化されることはない。即ち、酸 化により抵抗値が増加することもないし、除去の困難は 絶縁膜(酸化膜)で覆われてしまうようなこともない。 【0205】そして、活性化工程が終了したら、アルミ 20 ニウム又は銅を主成分とする導電膜を形成し、パターニ ングによりゲート配線72を形成すればよい。この時点 でゲート電極71a、71bとゲート配線72との接触す る部分では良好なオーミックコンタクトが確保され、ゲ ート電極71a、71bに所定のゲート電圧を加えること

【0206】本実施例の構造は、特に画像表示領域の面 積が大きくなった場合において有効である。その理由を 以下に説明する。

が可能となる。

【 0 2 0 7 】本発明の E L 表示装置は 1 フレームを複数 30 のサブフレームに分割して駆動するため、画素部を駆動 する駆動回路にかかる負担は大きい。これを低減するに は画素部が有する負荷(配線抵抗、寄生容量またはTF Tの書き込み容量など)を可能な限り低減することが好 ましい。

【0208】TFTの書き込み容量は本発明で用いるシ リコン膜によって非常に動作性能の高いTFTが実現で きるためさほど問題とはならない。また、データ配線や ゲート配線に付加される寄生容量は大部分がそれら配線 の上に形成されたEL素子の陰極(または保護電極)と 40 は任意の整数である。 の間で形成されるが、この点については第2層間絶縁膜 として比誘電率の低い有機樹脂膜を1.5~2.5 µm という厚さで形成するので寄生容量は殆ど無視できる。 【0209】このことより本発明を画素部の面積の大き NEL表示装置に実施する上で最も障害となるのはデー 夕配線やゲート配線の配線抵抗となる。勿論、データ信 号側駆動回路を複数に分割して並列処理をさせたり、画 素部を挟んでデータ信号側駆動回路やゲート信号側駆動 回路を設けて双方向から信号を送り、実質的に駆動回路 の動作周波数を落とすようなことも可能である。但し、 50 なく、水分やアルカリ金属等の侵入を防ぐ効果がある。

その場合は駆動回路の専有面積が大きくなるなど別の問 題が生じてしまう。

【0210】従って、本実施例のような構造によってゲ ート配線の配線抵抗を極力低減することは、本発明を実 施する上で非常に有効である。なお、本実施例において 図17に示した画素構造は本発明を何ら限定するもので はなく、好ましい一例に過ぎない。また、本実施例は、 実施例1~3のいずれの構成とも自由に組み合わせて実 施することが可能である。

【0211】〔実施例6〕実施例1の図2に示した構造 10 において、活性層と基板11との間に設けられる下地膜 12として、放熱効果の高い材料を用いることは有効で ある。特に電流制御用TFTは長時間に渡って比較的多 くの電流を流すことになるため発熱しやすく、自己発熱 による劣化が問題となりうる。そのような場合に、本実 施例のように下地膜が放熱効果を有することでTFTの 熱劣化を抑制することができる。

【0212】放熱効果をもつ透光性材料としては、B (ホウ素)、C(炭素)、N(窒素)から選ばれた少な くとも一つの元素と、A1(アルミニウム)、Si(珪 素)、P(リン)から選ばれた少なくとも一つの元素と を含む絶縁膜が挙げられる。

【0213】例えば、窒化アルミニウム(AlxNy) に代表されるアルミニウムの窒化物、炭化珪素(Six Cy)に代表される珪素の炭化物、窒化珪素(SixN y)に代表される珪素の窒化物、窒化ホウ素(B x N y)に代表されるホウ素の窒化物、リン化ホウ素(Bx Py)に代表されるホウ素のリン化物を用いることが可 能である。また、酸化アルミニウム(A1×〇)に代 表されるアルミニウムの酸化物は透光性に優れ、熱伝導 率が20Wm⁻¹K⁻¹であり、好ましい材料の一つと言え る。なお、上記透光性材料において、x、yは任意の整 数である。

【0214】また、上記化合物に他の元素を組み合わせ ることもできる。例えば、酸化アルミニウムに窒素を添 加して、AlNxOyで示される窒化酸化アルミニウム を用いることも可能である。この材料にも放熱効果だけ でなく、水分やアルカリ金属等の侵入を防ぐ効果があ る。なお、上記窒化酸化アルミニウムにおいて、x、y

【0215】また、特開昭62-90260号公報に記 載された材料を用いることができる。即ち、Si、A 1、N、O、Mを含む絶縁膜(但し、Mは希土類元素の 少なくとも一種、好ましくはCe(セリウム),Yb (イッテルビウム), Sm(サマリウム), Er(エル ビウム), Y(イットリウム)、La(ランタン)、G d(ガドリニウム)、Dy(ジスプロシウム)、Nd (ネオジウム)から選ばれた少なくとも一つの元素)を 用いることもできる。これらの材料にも放熱効果だけで

【0216】また、少なくともダイヤモンド薄膜又はア モルファスカーボン膜 (特にダイヤモンドに特性の近い もの、ダイヤモンドライクカーボンと呼ばれる。)を含 む炭素膜を用いることもできる。これらは非常に熱伝導 率が高く、放熱層として極めて有効である。但し、膜厚 が厚くなると褐色を帯びて透過率が低下するため、なる べく薄い膜厚(好ましくは5~100nm)で用いるこ とが好ましい。

【0217】また、上記放熱効果をもつ材料からなる薄 膜を単体で用いることもできるが、これらの薄膜と、珪 10 スプレイの一部(右片側)であり、本体2301、信号 素を含む絶縁膜とを積層して用いても良い。

【0218】なお、本実施例の構成は、実施例1~5の いずれの構成とも自由に組み合わせて実施することが可 能である。

【0219】〔実施例7〕実施例1ではEL層として有 機EL材料を用いることが好ましいとしたが、本発明は 無機EL材料を用いても実施できる。但し、現在の無機 E L 材料は非常に駆動電圧が高いため、そのような駆動 電圧に耐えうる耐圧特性を有するTFTを用いなければ ならない。

【0220】または、将来的にさらに駆動電圧の低い無 機EL材料が開発されれば、本発明に適用することは可 能である。

【0221】また、本実施例の構成は、実施例1~6の いずれの構成とも自由に組み合わせることが可能であ る。

【0222】〔実施例8〕本発明を実施して形成された アクティブマトリクス型EL表示装置(ELモジュー ル)は、自発光型であるため液晶表示装置に比べて明る い場所での視認性に優れている。そのため本発明は直視 30 用いることも可能となる。 型のELディスプレイ(ELモジュールを組み込んだ表 示ディスプレイを指す)の表示部として用いることが可 能である。ELディスプレイとしてはパソコンモニタ、 TV放送受信用モニタ、広告表示モニタ等が挙げられ

【0223】また、本発明は上述のELディスプレイも 含めて、表示ディスプレイを部品として含むあらゆる電 子装置の表示部として用いることが可能である。

【0224】そのような電子装置としては、ELディス プレイ、ビデオカメラ、デジタルカメラ、頭部取り付け 40 リノラトアルミニウム錯体)を用いており、図20 型ディスプレイ(ヘッドマウントディスプレイ等)、カ ーナビゲーション、パーソナルコンピュータ、携帯情報 端末(モバイルコンピュータ、携帯電話または電子書籍 等)、記録媒体を備えた画像再生装置(具体的にはコン パクトディスク(CD)、レーザーディスク(登録商 標)(LD)又はデジタルビデオディスク(DVD)等 の記録媒体を再生し、その画像を表示しうるディスプレ イを備えた装置)などが挙げられる。それら電子装置の 例を図18に示す。

【0225】図18(A)はパーソナルコンピュータで50

あり、本体2001、筐体2002、表示部2003、 キーボード2004を含む。本発明は表示部2003に 用いることができる。

【0226】図18(B)はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6を含む。本発明を表示部2102に用いることができ

【 0 2 2 7 】図 1 8 (C) は頭部取り付け型の E L ディ ケーブル2302、頭部固定バンド2303、表示モニ タ2304、光学系2305、表示部2306等を含 む。本発明は表示部2306に用いることができる。

【0228】図18(D)は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体240 1、記録媒体(CD、LDまたはDVD等)2402、 操作スイッチ2403、表示部(a)2404、表示部 (b) 2405を含む。表示部(a) は主として画像情 報を表示し、表示部(b)は主として文字情報を表示す 20 るが、本発明はこれら表示部(a)、(b)に用いるこ とができる。なお、記録媒体を備えた画像再生装置とし ては、CD再生装置、ゲーム機器などに本発明を用いる ことができる。

【0229】図18(E)は携帯型(モバイル)コンピ ュータであり、本体2501、カメラ部2502、受像 部2503、操作スイッチ2504、表示部2505を 含む。本発明は表示部2505に用いることができる。 【0230】また、将来的にEL材料の発光輝度が高く なれば、フロント型若しくはリア型のプロジェクターに

【0231】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子装置に適用することが可能であ る。また、本実施例の電子装置は実施例1~7のどのよ うな組み合わせからなる構成を用いても実現することが

【0232】〔実施例9〕図20に示した写真は本発明 のEL表示装置であり、本発明の時分割階調方式により 画像を表示している。なお、図20(A)は発光層とし て低分子系有機材料であるAl q 。(トリス・8・キノ (B)は発光層として高分子系有機材料であるPPV (ポリパラフェニレンビニレン)を用いている。また、 図20に示したEL表示装置の仕様は次の表のようにな っている。

[0233]

【表1】

35	
画面サイズ	対角0. 7インチ
画素数	640×480
画素間隔	22. 5μm
階調	64 (6bit)
開口率	38%
ソース駆動回路の動作クロック周波数	12.5MHz
ゲート駆動回路の動作クロック周波数	232kHz
駆動回路の電圧	9V
表示領域の電圧	7V
デューティー比	62.5%
色	単色

[0234]

【0235】また、基板上に形成されるTFT自体も各回路又は素子が必要とする性能に併せて最適な構造のTFTを配置することで、信頼性の高いアクティブマトリクス型EL表示装置を実現している。

【0236】そして、そのようなアクティブマトリクス型 EL表示装置を表示ディスプレイ(表示部)として具備することで、画像品質が良く、信頼性の高い高性能な電子装置を生産することが可能となる。

*【図面の簡単な説明】

【図1】 EL表示装置の構成を示す図。

【図2】 EL表示装置の断面構造を示す図。

【図3】 従来のEL表示装置における画素部の構成を示す図。

【図4】 アナログ階調方式で利用するTFT特性を 説明する図。

【図5】 EL表示装置の作製工程を示す図。

【図6】 EL表示装置の作製工程を示す図。

【図7】 EL表示装置の作製工程を示す図。

【図8】 EL表示装置の作製工程を示す図。

【図9】 EL表示装置の画素部を拡大した図。

【図10】 時分割階調方式の動作モードを説明する図。

【図11】 ELモジュールの外観を示す図。

【図12】 ELモジュールの外観を示す図。

【図13】 コンタクト構造の作製工程を示す図。

【図14】 EL表示装置の画素部の構成を示す図。

【図15】 EL表示装置の断面構造を示す図。

20 【図16】 EL表示装置の画素部の上面構造を示す 図。


【図17】 EL表示装置の画素部の上面構造を示す図。

【図18】 電子装置の具体例を示す図。


【図19】 本発明で用いるシリコン膜の電子線回折像 を示す図面代用写真。

【図20】 本発明のEL表示装置の画像表示例を示す 図面代用写真。


【図3】




【図9】



【図10】





p型不純物の添加工程
515
(A) 516 517 518

n型不純物の添加工程
519a


(B) 520 521


活性化工程
(C) 522 523 524a
(D)

515, 519a, 519b: トジストマスク 516~518: p型不純物領域 520, 521: n型不純物領域 522~525:ゲート電極

【図6】

【図2】







(A) 502 504 505 503a 503b
(B) 507 506a 506b
(C) 509 508a 508b (D) 禁酸化工程

【図5】


501:石英基板 502:7단477次リコ/膜 503a, 503b:開口部 504:保護膜 505:Ni含有層 506a, 506b:Ni添加領域 507:ポリジリコ/膜 508a, 508b:リン添加領域 509:ポリジリコ/膜 510~513:活性層 514:ゲート絶縁膜


【図7】







【図19】









フロントページの続き

(51) Int.CI. ⁷	識別記 号	FΙ		テーマコード(参	考)
G 0 9 G 3/	30	G 0 9 G	3/30	K	
H 0 1 L 29/	786	H 0 5 B	33/14	Α	
21/	336	H 0 1 L	29/78	6 1 2 B	
H 0 5 B 33/	14			6 1 9 A	

6 2 0

6 2 7 G



专利名称(译)	EL显示装置,其驱动方法和电子设	设备						
公开(公告)号	<u>JP2001067018A</u>	公开(公告)日	2001-03-16					
申请号	JP2000177639	申请日	2000-06-13					
[标]申请(专利权)人(译)	株式会社半导体能源研究所							
申请(专利权)人(译)	半导体能源研究所有限公司							
[标]发明人	山内幸夫福永健司							
发明人	山内 幸夫 福永 健司							
IPC分类号	H01L51/50 G02F1/136 G09F9/30 G09G3/20 G09G3/30 H01L21/336 H01L21/77 H01L27/15 H01L27/32 H01L29/04 H01L29/06 H01L29/786 H01L51/52 H05B33/14 H05B33/22 H05B33/26							
CPC分类号	G09G3/3225 G09G3/2018 G09G3/2022 G09G3/30 G09G3/32 G09G3/3258 G09G2300/023 G09G2300 /04 G09G2300/0408 G09G2300/0417 G09G2300/0426 G09G2300/0842 H01L27/1277 H01L27/1296 H01L27/156 H01L27/3244 H01L27/3246 H01L27/3262 H01L29/045 H01L29/0603 H01L29/786 H01L29 /78621 H01L29/78624 H01L29/78627 H01L33/62 H01L51/529 H01L2251/5315 H01L2924/0002							
FI分类号	G09F9/30.338 G09F9/30.365.Z G09G3/20.611.H G09G3/20.624.B G09G3/20.641.E G09G3/30.K H05B33/14.A H01L29/78.612.B H01L29/78.619.A H01L29/78.620 H01L29/78.627.G G09F9/30.365 G09G3/3233 G09G3/3275 H01L27/32							
F-TERM分类号	3K007/AB04 3K007/AB17 3K007/BA06 3K007/CA01 3K007/CB01 3K007/DA01 3K007/DB03 3K007 /EB00 3K007/GA04 3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE04 3K107/EE59 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/CC03 5C080/DD05 5C080/EE29 5C080/EE30 5C080 /FF11 5C080/GG12 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C094 /AA07 5C094/AA08 5C094/AA25 5C094/AA53 5C094/BA03 5C094/BA12 5C094/BA27 5C094/CA19 5C094/CA24 5C094/CA25 5C094/DA09 5C094/DA13 5C094/DB01 5C094/FB12 5C094/FB10 5C094/EA04 5C094/EB02 5C094/FA01 5C094/FA02 5C094/FB12 5C380/AB12 5C380/AB18 5C380 /AB21 5C380/AB22 5C380/AB34 5C380/AB46 5C380/AB38 5C380/AB11 5C380/AB12 5C380/AB18 5C380 /AB21 5C380/AB22 5C380/AB34 5C380/AB46 5C380/AC08 5C380/AC09 5C380/AC11 5C380/AC12 5C380/AC13 5C380/BA10 5C380/BA19 5C380/CA14 5C380/CC27 5C380/CC27 5C380/CC33 5C380/C62 5C380/CC77 5C380/CA04 5C380/CA14 5C380/CC21 5C380/CC27 5C380/CC33 5C380/DA09 5C380 /DA33 5C380/HA12 5C380/HA13 5F110/AA01 5F110/AA06 5F110/AA08 5F110/BB02 5F110/BB04 5F110/CC02 5F110/DD02 5F110/DD03 5F110/FD01 5F110/DD13 5F110/DD14 5F110/DD15 5F110 /DD17 5F110/EE04 5F110/FF02 5F110/FF04 5F110/FF09 5F110/FF03 5F110/FF30 5F110 /GG32 5F110/GG32 5F110/GG32 5F110/GG32 5F110/GG32 5F110/GG32 5F110/HJ23 5F110/HL03 5F11							
优先权	1999174734 1999-06-21 JP							
其他公开文献	JP2001067018A5							
外部链接	JP5210473B2 Espacenet							

摘要(译)

解决的问题:提供一种能够显示清晰的多层次彩色显示的EL显示装置以及具有该显示装置的电子设备。 通过时分驱动方法执行灰度显示,其中通过时间控制设置在像素104中的EL元件109的发光和不发光,并防止了由于电流控制TFT 108的特性变化引起的影响。 此外,当使用时分驱动方法时,数据信号侧驱动电路102和栅极信号侧驱动电路103由使用具有独特晶体结构并且具有极高操作速度的硅膜的TFT形成。

