

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6488254号
(P6488254)

(45) 発行日 平成31年3月20日(2019.3.20)

(24) 登録日 平成31年3月1日(2019.3.1)

(51) Int.Cl.	F 1
G 0 9 G 3/3233 (2016.01)	G 0 9 G 3/3233
G 0 9 G 3/20 (2006.01)	G 0 9 G 3/20 6 1 1 F
G 0 9 G 3/3225 (2016.01)	G 0 9 G 3/20 6 1 2 E
H 0 5 B 33/08 (2006.01)	G 0 9 G 3/20 6 1 2 G
H 0 1 L 51/50 (2006.01)	G 0 9 G 3/20 6 2 1 K

請求項の数 15 (全 49 頁) 最終頁に続く

(21) 出願番号	特願2016-72396 (P2016-72396)	(73) 特許権者	507257080 イグニス・イノベイション・インコーポレーテッド IGNIS INNOVATION INCORPORATED カナダ オンタリオ ウォータールー パースト ドライブ 50 ユニット 1 2
(22) 出願日	平成28年3月31日 (2016.3.31)	(74) 代理人	110001210 特許業務法人 Y K I 国際特許事務所
(62) 分割の表示	特願2012-538429 (P2012-538429) の分割	(72) 発明者	チャジ ゴラムレザ カナダ オンタリオ ウォータールー ケルソ ドライブ 463
原出願日	平成22年11月12日 (2010.11.12)		
(65) 公開番号	特開2016-167074 (P2016-167074A)		
(43) 公開日	平成28年9月15日 (2016.9.15)		
審査請求日	平成28年5月2日 (2016.5.2)		
審判番号	不服2018-328 (P2018-328/J1)		
審判請求日	平成30年1月11日 (2018.1.11)		
(31) 優先権主張番号	2684818		
(32) 優先日	平成21年11月12日 (2009.11.12)		
(33) 優先権主張国	カナダ(CA)		
(31) 優先権主張番号	2687477		
(32) 優先日	平成21年12月7日 (2009.12.7)		
(33) 優先権主張国	カナダ(CA)		

最終頁に続く

(54) 【発明の名称】発光ディスプレイおよびその安定的電流ソース・シンクのための効率的プログラミングおよび高速校正

(57) 【特許請求の範囲】

【請求項 1】

基板上に配置された複数の発光素子を備えるアクティブエリアと、前記アクティブエリアから区別された周辺エリアとを含むディスプレイパネルの、画素のプログラミングに用いる電流バイアス電圧プログラミング方式(CBVP)の回路を校正する校正回路であって、

第1列の複数の校正電流ソース・シンク回路であって、当該第1列の各校正電流ソース・シンク回路は、前記ディスプレイパネルの前記アクティブエリア内の対応の縦列の複数の電流バイアス電圧プログラミング方式(CBVP)の画素回路のためのバイアス電流ラインにバイアス電流を供給し、前記バイアス電流ラインは、1つまたは複数のスイッチを介して、対応の前記複数のCBVP画素回路内の蓄電素子の第1端子と接続され、前記蓄電素子の第2端子は、電圧プログラミングデータを供給するように構成された電圧データラインと接続された、第1列の校正電流ソース・シンク回路と、

第2列の複数の校正電流ソース・シンク回路であって、当該第2列の各校正電流ソース・シンク回路は、前記対応の縦列の複数のCBVP画素回路のための前記バイアス電流ラインに前記バイアス電流を供給する、第2列の校正電流ソース・シンク回路と、

前記第2列の校正電流ソース・シンク回路が、基準電流源によって生成され前記基準電流源から前記第2列の校正電流ソース・シンク回路へ電流ラインを通じて伝送された基準電流によって校正される間に、前記第1列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正し、前記基準電流源から前記第1列の校正電流ソ-

10

20

ス・シンク回路が切り離されるようにし、前記基準電流源から発生した前記基準電流によって前記第1列の校正電流ソース・シンク回路が校正されている間に、前記ディスプレイパネルから前記第1列の校正電流ソース・シンク回路が切り離されるようにする第1校正制御ラインと、

前記第1列の校正電流ソース・シンク回路が、前記基準電流源によって生成され前記電流ラインを通じて伝送された前記基準電流によって校正される間に、前記第2列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正し、前記基準電流源から前記第2列の校正電流ソース・シンク回路が切り離されるようにし、前記基準電流源から発生した前記基準電流によって前記第2列の校正電流ソース・シンク回路が校正されている間に、前記ディスプレイパネルから前記第2列の校正電流ソース・シンク回路が切り離されるようにする第2校正制御ラインと、を有し、

前記各CBVP画素回路は、プログラミング動作中には、対応のプログラミング電圧を蓄積することによってプログラミングされる

ことを特徴とする校正回路。

【請求項2】

請求項1に記載の校正回路であって、前記第1列および前記第2列の校正電流ソース・シンク回路は、前記ディスプレイパネルの前記周辺エリアに配置されている、校正回路。

【請求項3】

請求項1に記載の校正回路であって、

前記基準電流源と前記第1列の校正電流ソース・シンク回路との間に接続された第1基準電流スイッチであって、当該第1基準電流スイッチのゲートは、第1インバータを介して前記第1校正制御ラインに接続されており、

前記基準電流源と前記第2列の校正電流ソース・シンク回路との間に接続された第2基準電流スイッチであって、当該第2基準電流スイッチのゲートは、第2インバータを介して前記第2校正制御ラインに接続されており、

前記CBVP画素回路の各列に対して、前記列と当該列に対応する前記第1列の校正電流ソース・シンク回路との間に接続され、ゲートが前記第1校正制御ラインに接続された第1バイアス電流スイッチと、前記列と当該列に対応する前記第2列の校正電流ソース・シンク回路との間に接続され、ゲートが前記第2校正制御ラインに接続された第2バイアス電流スイッチと、

をさらに有する校正回路。

【請求項4】

請求項1に記載の校正回路であって、

前記第1列および前記第2列の各校正電流ソース・シンク回路は、前記ディスプレイパネルの前記アクティブエリア内の前記各縦列のCBVP画素回路に同じ前記バイアス電流を供給するように構成されている、校正回路。

【請求項5】

請求項1に記載の校正回路であって、

前記第1校正制御ラインは、第1フレームの間に、前記第1列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正するようにし、

前記第2校正制御ラインは、前記第1フレームに続く第2フレームの間に、前記第2列の校正電流ソース・シンク回路が前記バイアス電流で前記ディスプレイパネルを校正するようにする、校正回路。

【請求項6】

請求項1に記載の校正回路であって、

前記基準電流は、定電流であって、前記ディスプレイパネルの外部の電流源から前記ディスプレイパネルへ供給される、校正回路。

【請求項7】

請求項1に記載の校正回路であって、

前記第1校正制御ラインは第1フレームの間にアクティブであり、前記第2校正制御ラ

10

20

30

40

50

インは前記第1フレームの間に非アクティブであり、

前記第1校正制御ラインは前記第1フレームに続く第2フレームの間に非アクティブであり、前記第2校正制御ラインは前記第2フレームの間にアクティブである、校正回路。

【請求項8】

請求項1に記載の校正回路であって、前記ディスプレイパネルは1920×1080画素以下の解像度を有する、校正回路。

【請求項9】

請求項1に記載の校正回路であって、前記ディスプレイパネルは120Hz以下のリフレッシュレートを有する、校正回路。

【請求項10】

請求項1に記載の校正回路であって、前記第1列および前記第2列の校正電流ソース・シンク回路の各々は、前記プログラミング動作が行われるフレームにおいて、当該フレームにおいて当該プログラミング動作が行われている間以外に前記ディスプレイパネルを校正するように構成されている、校正回路。

【請求項11】

アクティブエリアを含むディスプレイパネルのための電流バイアス電圧プログラミング方式の回路を校正する方法であって、

第2列の複数の校正電流ソース・シンク回路を、基準電流源によって生成され電流ラインを通じて伝送された基準電流で校正する間に、第1校正制御ラインをアクティブ化することで、第1列の複数の校正電流ソース・シンク回路が供給するバイアス電流によって、前記第1列の校正電流ソース・シンク回路が前記ディスプレイパネルの前記アクティブエリア内の対応の縦列の複数の電流バイアス電圧プログラミング方式(CBVP)の画素回路を校正し、前記基準電流源から前記第1列の校正電流ソース・シンク回路を切り離すようによるステップであって、CBVP画素回路の対応する列から前記第2列の校正電流ソース・シンク回路を切り離すように第2校正制御ラインを非アクティブ化し、前記第1列の各校正電流ソース・シンク回路は、対応の縦列のCBVP画素回路のためのバイアス電流ラインに前記バイアス電流を供給し、前記バイアス電流ラインは、1つまたは複数のスイッチを介して、対応の前記複数のCBVP画素回路内の蓄電素子の第1端子と接続され、前記蓄電素子の第2端子は、電圧プログラミングデータを供給するように構成された電圧データラインと接続されている、ステップと、

前記第1列の複数の校正電流ソース・シンク回路を、前記基準電流源によって生成され前記電流ラインを通じて伝送された前記基準電流で校正する間に、前記第2校正制御ラインをアクティブ化することで、前記第2列の複数の校正電流ソース・シンク回路が供給する前記バイアス電流によって、前記第2列の校正電流ソース・シンク回路が前記対応の縦列のCBVP画素回路を校正し、前記基準電流源から前記第2列の校正電流ソース・シンク回路を切り離すようによるステップであって、CBVP画素回路の対応する列から前記第1列の校正電流ソース・シンク回路を切り離すように前記第1校正制御ラインを非アクティブ化し、前記第2列の各校正電流ソース・シンク回路は、前記対応の縦列の複数のCBVP画素回路のための前記バイアス電流ラインに前記バイアス電流を供給する、ステップと、

を含む方法。

【請求項12】

請求項11に記載の方法であって、

前記第1校正制御ラインは、前記ディスプレイパネルに表示される第1フレームの間にアクティブ化され、前記第2校正制御ラインは、前記ディスプレイパネルに表示される第2フレームの間にアクティブ化され、前記第2フレームは前記第1フレームに続くフレームであり、

前記第1校正制御ラインがアクティブ化されたことに応答して、前記第2校正制御ラインをアクティブ化する前に前記第1校正制御ラインを非アクティブ化するステップと、

前記第2列の回路が供給する前記バイアス電流で前記ディスプレイパネルが校正された

10

20

30

40

50

ことに応答して、前記第2校正制御ラインを非アクティブ化して第2フレームの校正サイクルを完了するステップと、
をさらに含む方法。

【請求項13】

請求項11に記載の方法であって、

前記第1校正制御ラインおよび前記第2校正制御ラインのアクティブ化および非アクティブ化のタイミングを、前記ディスプレイパネルの制御装置で制御するステップをさらに含み、

前記ディスプレイパネルの複数の画素が配置されている前記アクティブエリアに近接する、前記ディスプレイパネルの周辺エリアに、前記制御装置が配置されている、方法。 10

【請求項14】

請求項13に記載の方法であって、前記制御装置は電流ソース・シンク制御回路である、方法。

【請求項15】

請求項11に記載の方法であって、

プログラミング動作中に、前記各CBVP画素回路を対応のプログラミング電圧でプログラミングするステップをさらに含み、

前記第1校正制御ラインをアクティブ化するステップおよび前記第2校正制御ラインをアクティブ化するステップの各々は、前記プログラミングが行われるフレームにおいて、当該フレームにおいて当該プログラミング動作が行われている間以外に実施される、方法 20
。

【発明の詳細な説明】

【技術分野】

【0001】

【著作権】

本特許文書の開示の一部分は著作権保護を受ける資料を含む。著作権者は、特許商標庁の特許包袋または記録に含まれる特許開示がファクシミリ複製されることに異存はないものの、すべての著作権を完全に保有する。

【0002】

本開示は、ディスプレイ、特に発光ディスプレイを駆動、校正、またはプログラムする回路および方法に概ね関連する。 30

【背景技術】

【0003】

開示される技術は、各画素のトランジスタの数を減少させることによりディスプレイ解像度を向上させる。隣接するいくつかの副画素において、スイッチトランジスタがいくつかの画素回路の間で共有される。ディスプレイ解像度および製造収率を向上させるのと同時に、通常のディスプレイの連続スキャンプログラミングを可能にする必要性が存在する。

【0004】

大部分のバックプレーン技術は、p型またはn型の薄膜トランジスタ(TFT)を一つのタイプのみ提供する。ゆえに、より実用的な回路構成をディスプレイ基板に組み込んで性能向上およびコスト削減という結果を得るには、デバイスタイプの限定が克服される必要がある。アモルファス有機発光素子(AMOLED)回路を駆動するための主な回路ブロックは、電流ソース(またはシンク)と電圧・電流コンバータとを含む。 40

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第2009/127065号パンフレット

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 6 】

例えば、従来の電流ミラーおよび電流ソースでは、少なくとも一つのTFTのソース端子が固定されている（例えばVDDに接続されている）ため、p型素子が使用されていた。電流出力はTFTのドレーンを通過し、そのため出力ラインの何らかの変化はドレン電圧のみに影響する。その結果、ライン電圧の変化にもかかわらず出力電流は一定のままであって高出力抵抗の電流ソースとなるため、望ましくない。他方、電流シンクにp型TFTが使用される場合には、TFTのソースは出力ラインに接続される。ゆえに、出力負荷の変化による出力電圧の何らかの変化がゲートソース電圧に直接の影響を与える。結果的に、負荷が異なると出力電流は一定ではなくなるだろう。この問題を克服するには、出力電流におけるソース電圧可変性の影響を制御する回路設計技術が必要とされる。

10

【 0 0 0 7 】

OLEDディスプレイなどのディスプレイの空間的および／または時間的均一性を向上させる必要性も存在する。

【課題を解決するための手段】**【 0 0 0 8 】**

実施形態1A。基板に配設された複数の発光素子を有するアクティブエリアと、アクティブエリアから区別されるディスプレイパネルの周辺エリアとを有するディスプレイパネルのための回路であって、電圧データラインと、基準電圧トランジスタを通して基準電圧に接続された共有ラインとの間に接続された共有スイッチトランジスタと、第1蓄電素子を通して共有ラインに接続された第1駆動回路により電流駆動されるように構成された第1発光素子を含む第1画素と、第2蓄電素子を通して共有ラインに接続された第2駆動回路により電流駆動されるように構成された第2発光素子を含む第2画素と、第1および第2駆動回路にバイアス電流を印加するように構成された基準電流ラインとを包含する回路。

20

【 0 0 0 9 】

実施形態2A。それぞれの第1および第2セレクトラインを介して第1および第2駆動回路に、スイッチトランジスタに、基準電圧トランジスタに、電圧データラインに、そして基準電流ラインに結合された周辺エリアのディスプレイドライバ回路であって、基準電圧トランジスタが基準電圧から切断されるように基準電圧制御ラインを介して基準電圧トランジスタを第1状態から第2状態へスイッチするとともに、フレームのプログラミングサイクル中にグループセレクトラインを介して共有スイッチトランジスタを第2状態から第1状態へスイッチして第1画素および第2画素の電圧プログラミングを可能にするように構成されたディスプレイドライバ回路であり、プログラミングサイクル中にはバイアス電流が印加される、実施形態1Aの回路。

30

【 0 0 1 0 】

実施形態3A。ディスプレイドライバ回路がさらに、プログラミングサイクル中に第1セレクトラインをトグルして、電圧データラインにより指定されて第1蓄電キャパシタに蓄積される第1プログラミング電圧でプログラミングサイクル中に第1画素をプログラムするとともに、プログラミングサイクル中に第2セレクトラインをトグルして、電圧データラインにより指定されて第2蓄電キャパシタに蓄積される第2プログラミング電圧でプログラミングサイクル中に第2画素をプログラムするように構成される、実施形態2Aの回路。

40

【 0 0 1 1 】

実施形態4A。ディスプレイドライバ回路がさらに、プログラミングサイクルに続いて、基準電圧制御ラインを介して基準電圧トランジスタを第2状態から第1状態へスイッチするとともに、グループセレクトラインを介して共有スイッチトランジスタを第1状態から第2状態へスイッチするように構成され、ディスプレイドライバ回路が、プログラミングサイクルに続くフレームの駆動サイクル中に電源電圧を調節して第1および第2発光素子を作動させることにより、第1および第2プログラミング電圧にそれぞれ基づく輝度の光線を第1および第2発光素子に発光させるように構成された電源電圧制御回路を含む、

50

実施形態 3 A の回路。

【 0 0 1 2 】

実施形態 5 A。ディスプレイドライバ回路がさらに、第 1 画素および第 2 画素への電源電圧に結合され、ディスプレイドライバ回路が、プログラミングサイクル中に電源電圧を調節して第 1 発光素子および第 2 発光素子が非発光状態のままであることを確実にするよう構成される、実施形態 2 A の回路。

【 0 0 1 3 】

実施形態 6 A。ディスプレイドライバ回路が、ディスプレイパネルの周辺エリアにおいてそれぞれの第 1 および第 2 セレクトラインを介して第 1 および第 2 駆動回路に結合されたゲートドライバを含む、実施形態 1 A の回路。

10

【 0 0 1 4 】

実施形態 7 A。電源電圧および第 1 発光素子に接続された第 1 駆動トランジスタを第 1 駆動回路が含み、第 1 駆動トランジスタのゲートが第 1 蓄電素子に接続され、一対のスイッチトランジスタの各々が、プログラミングサイクル中に基準電流ラインから第 1 蓄電素子へバイアス電流を伝導するため第 1 セレクトラインに結合され、また、第 1 蓄電素子がキャパシタである、実施形態 1 A の回路。

【 0 0 1 5 】

実施形態 8 A。一対のスイッチトランジスタの一方が基準電流ラインと第 1 発光素子との間に接続され、一対のスイッチトランジスタの他方が第 1 発光素子と第 1 蓄電キャパシタとの間に接続される、実施形態 7 A の回路。

20

【 0 0 1 6 】

実施形態 9 A。一対のスイッチトランジスタおよび駆動トランジスタが p 型 M O S トランジスタである、実施形態 8 A の回路。

【 0 0 1 7 】

実施形態 10 A。電源電圧および第 2 発光素子に接続された第 2 駆動トランジスタを第 2 駆動回路が含み、第 2 駆動トランジスタのゲートが第 2 蓄電素子に接続され、一対のスイッチトランジスタの各々が、プログラミングサイクル中に基準電流ラインから第 2 蓄電素子へバイアス電流を伝導するため第 2 セレクトラインに結合され、また、第 2 蓄電素子がキャパシタである、実施形態 7 A の回路。

30

【 0 0 1 8 】

実施形態 11 A。一対のスイッチトランジスタの一方が基準電流ラインと第 2 発光素子との間に接続され、一対のスイッチトランジスタの他方が第 2 発光素子と第 2 蓄電素子との間に接続される、実施形態 10 A の回路。

【 0 0 1 9 】

実施形態 12 A。一対のスイッチトランジスタおよび駆動トランジスタが p 型 M O S トランジスタである、実施形態 11 A の回路。

【 0 0 2 0 】

実施形態 13 A。第 1 駆動トランジスタのソースが電源電圧に接続され、第 1 駆動トランジスタのドレーンが第 1 発光素子に接続され、一対のスイッチトランジスタの一方のソースが一対のスイッチトランジスタの他方のドレーンに接続され、一対のスイッチトランジスタの一方のドレーンが基準電流ラインに接続され、一対のスイッチトランジスタの他方のソースが第 1 蓄電キャパシタに接続され、共有トランジスタのドレーンが第 1 蓄電キャパシタおよび第 2 キャパシタに接続され、共有スイッチトランジスタのソースが電圧データラインに接続され、基準電圧トランジスタのソースが基準電圧に接続され、第 1 発光素子がゲートトランジスタのドレーンとアース電位との間に接続される、実施形態 12 A の回路。

40

【 0 0 2 1 】

実施形態 14 A。周辺エリアと画素エリアとが同一基板上にある、実施形態 1 A の回路。

。

【 0 0 2 2 】

50

実施形態 15 A。電源電圧に接続された第1駆動トランジスタと、第1発光素子に接続されたゲートトランジスタとを第1駆動回路が含み、第1駆動トランジスタのゲートが第1蓄電素子に接続され、プログラミングサイクル中にバイアス電流を基準電流ラインから第1蓄電素子へ伝導するためのセレクトラインに一对のスイッチトランジスタの各々が結合され、基準電圧トランジスタにも接続された基準電圧制御ラインにゲートトランジスタが接続される、実施形態 1 A の回路。

【0023】

実施形態 16 A。基準電圧制御ラインが、基準電圧トランジスタとゲートトランジスタの両方を第1状態と第2状態との間で同時にスイッチし、そしてプログラミングサイクル中に、ディスプレイ駆動回路により基準電圧トランジスタを基準電圧から、また第1発光素子を第1駆動トランジスタから切断するように基準電圧制御ラインが構成される、実施形態 15 A の回路。10

【0024】

実施形態 17 A。第1駆動トランジスタのソースが電源電圧に接続され、第1駆動トランジスタのドレーンが第1発光素子に接続され、一对のスイッチトランジスタの一方のソースが一对のスイッチトランジスタの他方とゲートトランジスタのソースとに接続され、一对のスイッチトランジスタの一方のドレーンが基準電流ラインに接続され、一对のスイッチトランジスタの他方のソースが第1蓄電キャパシタに接続され、共有トランジスタのドレーンが第1蓄電キャパシタと第2トランジスタとに接続され、共有スイッチトランジスタのソースが電圧データラインに接続され、基準電圧トランジスタのソースが基準電圧に接続され、第1発光素子が第1駆動トランジスタのドレーンとアース電位との間に接続される、実施形態 16 A の回路。20

【0025】

実施形態 18 A。回路が電流バイアス電圧プログラミング回路である、実施形態 1 A の回路。

【0026】

実施形態 19 A。発光ディスプレイパネルのアクティブマトリクスエリアの画素グループをプログラムする方法であって、プログラミングサイクル中に、グループセレクトラインをアクティブ化して共有スイッチトランジスタを作動させることと、グループセレクトラインがアクティブ化されている間に、アクティブマトリクスエリアの第1画素横列のための第1セレクトラインをアクティブ化するとともに、電圧データラインに第1プログラミング電圧を提供して、第1蓄電素子にプログラミング電圧を蓄積することにより第1横列の画素をプログラムすることと、グループセレクトラインがアクティブ化されている間に、アクティブマトリクスエリアの第2画素横列のための第2セレクトラインをアクティブ化するとともに、電圧データラインに第2プログラミング電圧を提供して、第2蓄電素子にプログラミング電圧を蓄積することにより第2横列の画素をプログラムすることと、第1横列および第2横列の画素をプログラムしている間に、第1横列の第1画素駆動回路と第2横列の第2画素駆動回路とに接続された基準電流ラインにバイアス電流を印加することとを包含する方法。30

【0027】

実施形態 20 A。プログラミングサイクル中に、第1横列の画素の第1発光素子と第2横列の画素の第2発光素子とをプログラミングサイクル中に非発光状態のままにするのに充分な電位まで電源電圧を低下させることをさらに包含する、実施形態 19 A の方法。

【0028】

実施形態 21 A。プログラミングサイクルの完了を受けて、グループセレクトラインを非アクティブ化し、第1横列の画素の第1駆動トランジスタを通して第1蓄電素子を放電させるとともに、第2横列の画素の第2駆動トランジスタを通して第2蓄電素子を放電させることをさらに包含する、実施形態 20 A の方法。

【0029】

実施形態 22 A。電源電圧を回復させて、第1および第2プログラミング電圧をそれぞ50

れ示す輝度の光線を第1発光素子および第2発光素子に発光させることをさらに包含する、実施形態20Aの方法。

【0030】

実施形態23A。プログラミングサイクル中に、グループ発光ラインを非アクティブ化して、基準電圧に接続された基準電圧トランジスタをプログラミングサイクル中に停止させることをさらに包含する、実施形態19Aの方法。

【0031】

実施形態24A。グループ発光ラインの非アクティブ化が、プログラミングサイクル中に第1横列の画素の第1ゲートトランジスタと第2横列の画素の第2ゲートトランジスタとを停止させ、第1ゲートトランジスタが第1横列の画素の第1発光素子に接続されて第2ゲートトランジスタが第2横列の画素の第2発光素子に接続され、また、第1ゲートトランジスタのゲートと第2ゲートトランジスタのゲートとがグループ発光ラインに接続される、実施形態23Aの方法。

【0032】

実施形態25A。プログラミングサイクルの完了を受けて、グループセレクトラインを非アクティブ化し、第1横列の画素の第1駆動トランジスタを通して第1蓄電素子を放電させるとともに、第2横列の画素の第2駆動トランジスタを通して第2蓄電素子を放電させることにより、第1および第2プログラミング電圧をそれぞれ示す輝度の光線を第1発光素子と第2発光素子とに発光させることをさらに包含する、実施形態24Aの方法。

【0033】

実施形態1B。発光ディスプレイのための高出力インピーダンス電流ソース・シンク回路であって、電流ソース・シンク回路の校正動作中に一定基準電流を受容して電流ソース・シンク回路のノードに基準電流を提供する入力と、基準電流がノードの電圧を調節するようにノードに直列接続されて校正動作中に基準電流に直列接続トランジスタを通過させる第1トランジスタおよび第2トランジスタと、ノードに接続された一つ以上の蓄電素子と、一つ以上の蓄電素子に蓄積された電流からの出力電流を流出または流入させて、出力電流に対応するバイアス電流でアクティブマトリクスディスプレイを駆動する、ノードに接続された出力トランジスタとを包含する回路。

【0034】

実施形態2B。アクティブマトリクスディスプレイを駆動するのに出力電流が利用可能であるかどうかを制御するための出力トランジスタのゲートに接続された出力制御ラインをさらに包含する、実施形態1Bの回路。

【0035】

実施形態3B。ノードと第1トランジスタとの間に接続された第1蓄電素子と、ノードと第2トランジスタとの間に接続された第2蓄電素子とを一つ以上の蓄電素子が含む、実施形態1Bの回路。

【0036】

実施形態4B。ノードと第1トランジスタとの間に接続された第1蓄電素子と、第1トランジスタと第2トランジスタのゲートとの間に接続された第2蓄電素子とを一つ以上の蓄電素子が含む、実施形態1Bの回路。

【0037】

実施形態5B。校正アクセス制御ラインにより制御されるとともに第1トランジスタに接続された第1電圧スイッチングトランジスタと、校正アクセス制御ラインにより制御されるとともに第2トランジスタに接続された第2電圧スイッチングトランジスタと、校正アクセス制御ラインにより制御されるとともにノードと入力との間に接続された入力トランジスタとをさらに包含する、実施形態1Bの回路。

【0038】

実施形態6B。校正アクセス制御ラインがアクティブ化されて、アクセス制御ラインのアクティブ化に続いて回路の校正動作を開始させ、バイアス電流を使用するアクティブマトリクスディスプレイの画素縦列のプログラミングを開始させる、実施形態5Bの回路。

10

20

30

40

50

【0039】

実施形態7B。一つ以上の蓄電素子が第1キャパシタと第2キャパシタとを含み、さらに、入力とノードとの間に接続された入力トランジスタと、第1トランジスタと第2トランジスタと第2キャパシタとに接続された第1電圧スイッチングトランジスタと、ノードと第1トランジスタと第1トランジスタとに接続された第2電圧スイッチングトランジスタと、入力トランジスタと第1電圧スイッチングトランジスタと第2電圧スイッチングトランジスタとのゲートに接続されたゲート制御信号ラインとを包含する、実施形態1Bの回路。

【0040】

実施形態8B。アクティブマトリクスディスプレイの外部にあって基準電流を供給する基準電流ソースをさらに包含する、実施形態1Bの回路。10

【0041】

実施形態9B。さらに、入力とノードとの間に接続された入力トランジスタと、入力トランジスタのゲートに接続されたゲート制御信号ラインと、ゲート制御信号ラインに接続されたゲートを有するとともに第2トランジスタおよび一つ以上の蓄電素子に接続された電圧スイッチングトランジスタとを包含する、実施形態1Bの回路。

【0042】

実施形態10B。第1トランジスタと第2トランジスタと出力トランジスタとが、それぞれのゲートとソースとドレーンとを有するp型電界効果トランジスタであり、また、一つ以上の蓄電素子が第1キャパシタと第2キャパシタとを含み、また、第1トランジスタのドレーンが第2トランジスタのソースに接続されて、第1トランジスタのゲートが第1キャパシタに接続され、また、出力トランジスタのドレーンがノードに接続されて、出力トランジスタのソースが出力電流を流入する、実施形態1Bの回路。20

【0043】

実施形態11B。さらに、校正制御ラインに接続されたゲートと第1電源に接続されたドレーンと第1キャパシタに接続されたソースとを有する第1電圧スイッチングトランジスタと、校正制御ラインに接続されたゲートと第2電源に接続されたドレーンと第2キャパシタに接続されたソースとを有する第2電圧スイッチングトランジスタと、校正制御ラインに接続されたゲートとノードに接続されたドレーンと入力に接続されたソースとを有する入力トランジスタとを包含し、また、出力トランジスタのゲートがアクセス制御ラインに接続され、第1電圧スイッチングトランジスタと第2電圧スイッチングトランジスタと入力トランジスタとがp型電界効果トランジスタである、実施形態10Bの回路。30

【0044】

実施形態12B。第2キャパシタが第2トランジスタのゲートとノードとの間に接続された、実施形態11Bの回路。

【0045】

実施形態13B。第2キャパシタが第2トランジスタのゲートと第2トランジスタのソースとの間に接続された、実施形態11Bの回路。

【0046】

実施形態14B。第1トランジスタと第2トランジスタと出力トランジスタとが、それぞれのゲートとソースとドレーンとを有するn型電界効果トランジスタであり、また、一つ以上の蓄電素子が第1キャパシタと第2キャパシタとを含み、また、第1トランジスタのソースが第2トランジスタのドレーンに接続されて、第1トランジスタのゲートが第1キャパシタに接続され、また、出力トランジスタのソースがノードに接続されて、出力トランジスタのドレーンが出力電流を流入する、実施形態1Bの回路。40

【0047】

実施形態15B。さらに、ゲート制御信号ラインに接続されたゲートとノードに接続されたドレーンと第1キャパシタおよび第1トランジスタに接続されたソースとを有する第1電圧スイッチングトランジスタと、ゲート制御信号ラインに接続されたゲートと第1トランジスタのソースに接続されたドレーンと第2トランジスタのゲートおよび第2キャパ50

シタに接続されたソースとを有する第2電圧スイッチングトランジスタと、ゲート制御信号ラインに接続されたゲートとノードに接続されたソースと入力に接続されたドレーンとを有する入力トランジスタとを包含し、また、出力トランジスタのゲートがアクセス制御ラインに接続され、第1電圧スイッチングトランジスタと第2電圧スイッチングトランジスタと入力トランジスタとがn型電界効果トランジスタである、実施形態14Bの回路。

【0048】

実施形態16B。第1トランジスタと第2トランジスタと出力トランジスタとが、それぞれのゲートとソースとドレーンとを有するp型電界効果トランジスタであり、また、一つ以上の蓄電素子が第1キャパシタを含み、また、第1トランジスタのドレーンが第2トランジスタのソースに接続されて、第1トランジスタのゲートが第1キャパシタに接続され、また、出力トランジスタのドレーンがノードに接続されて、出力トランジスタのソースが出力電流を流入する、実施形態1Bの回路。

【0049】

実施形態17B。さらに、ノードと入力との間に接続された入力トランジスタであって、入力トランジスタのドレーンが基準電流ソースに接続されて入力トランジスタのソースがノードに接続され、入力トランジスタのゲートがゲート制御信号ラインに接続される、入力トランジスタと、ゲート制御信号ラインに接続されたゲートと、第2トランジスタのゲートに接続されたソースと、アース電位に接続されたドレーンとを有する電圧スイッチングトランジスタとをさらに包含し、また、出力トランジスタのゲートがアクセス制御ラインに接続され、また、第1トランジスタのゲートと第1トランジスタのソースとの間に第1キャパシタが接続される、実施形態16Bの回路。

【0050】

実施形態18B。校正制御ラインをアクティブ化して基準電流を電流ソース・シンク回路に供給させることにより電流ソース・シンク回路の校正動作を開始することと、校正動作中に、基準電流により供給される電流を電流ソース・シンク回路の一つ以上の蓄電素子に蓄積することと、アクセス制御ラインをアクティブ化して一つ以上の蓄電素子に蓄積された電流に対応する出力電流の流入または流出を行いながら校正制御ラインを非アクティブ化することと、発光ディスプレイのアクティブマトリクスエリアの画素縦列に出力電流を印加することとを包含する、発光ディスプレイの画素をプログラムするためのバイアス電流を提供する電流の流出・流入方法。

【0051】

実施形態19B。第1バイアス電圧および第2バイアス電圧を電流ソース・シンク回路に印加することをさらに包含し、第1バイアス電圧が第2バイアス電圧と異なっていて基準電流が一つ以上の蓄電素子に複製されるようにする、実施形態18Bの方法。

【0052】

実施形態20B。発光ディスプレイのための電流ソースまたはシンクを用意する電圧電流コンバータ回路であって、制御可能バイアス電圧に接続された第1端子と、電流シンク・ソース回路の第1ノードに接続された第2端子とを有する制御可能バイアス電圧トランジスタを含む電流シンク・ソース回路と、第2ノードに接続された制御可能バイアス電圧トランジスタのゲートと、第1ノードと第2ノードと第3ノードとの間に接続された制御トランジスタと、バイアス電圧トランジスタを通して第2ノードに接続された一定バイアス電圧と、第3ノードに接続され、出力電流をバイアス電流として流入させて発光ディスプレイのアクティブマトリクスエリアの画素縦列を駆動する出力トランジスタとを包含する回路。

【0053】

実施形態21B。電流シンク・ソース回路がさらに、第2トランジスタに直列接続された第1トランジスタを含み、制御可能バイアス電圧トランジスタと第1トランジスタと第2トランジスタとを通過する電流が調節されて第2ノードを一定バイアス電圧まで上昇せるように、第1トランジスタが第1ノードに接続され、出力電流が制御可能バイアス電圧および一定バイアス電圧と相關している、実施形態20Bの電圧 電流コンバータ回路

10

20

30

40

50

。

【 0 0 5 4 】

実施形態 2 2 B。制御可能バイアス電圧トランジスタのソースが制御可能バイアス電圧に接続され、制御可能バイアス電圧トランジスタのゲートが第 2 ノードに接続され、制御可能バイアス電圧トランジスタのドレーンが第 1 ノードに接続され、また、制御トランジスタのソースが第 2 ノードに接続され、制御トランジスタのゲートが第 1 ノードに接続され、制御トランジスタのドレーンが第 3 ノードに接続され、また、バイアス電圧トランジスタのソースが一定バイアス電圧に接続され、電源電圧トランジスタのドレーンが第 2 ノードに接続され、バイアス電圧トランジスタのゲートが発光ディスプレイの制御装置により制御される校正制御ラインに接続され、また、出力トランジスタのソースがバイアス電流を送る電流バイアスラインに接続され、出力トランジスタのドレーンが第 3 ノードに接続され、校正制御ラインがアクティブローである時に出力トランジスタのゲートがアクティブハイであるように、出力トランジスタのゲートが校正制御ラインに結合される、実施形態 2 0 B の電圧 電流コンバータ回路。10

【 0 0 5 5 】

実施形態 2 3 B。電圧 電流コンバータを使用して出力電流を校正する、発光ディスプレイのための電流ソース・シンク回路を校正する方法であって、校正制御ラインをアクティブ化して電流ソース・シンク回路の校正動作を開始させることと、校正動作の開始を受けて、電流ソース・シンク回路に供給される制御可能バイアス電圧を第 1 バイアス電圧に調節して電流ソース・シンク回路に電流を流し、電圧 電流コンバータのノードに一定バイアス電圧を存在させることと、校正制御ラインを非アクティブ化して、発光ディスプレイのアクティブマトリクスエリアの画素のプログラミング動作を開始させることと、プログラミング動作の開始を受けて、制御可能バイアス電圧および一定バイアス電圧と相關する出力電流を、アクティブマトリクスエリアの画素縦列に出力電流を供給するバイアス電流ラインに流出または流入させることとを包含する方法。20

【 0 0 5 6 】

実施形態 2 4 B。校正動作中に、校正制御ラインが非アクティブ化されるまで、一定バイアス電圧により決定されて電流ソース・シンク回路を流れる電流を電流ソース・シンク回路の一つ以上のキャパシタに蓄積することをさらに包含する、実施形態 2 3 B の方法。30

【 0 0 5 7 】

実施形態 2 5 B。校正制御ラインの非アクティブ化を受けて、第 1 バイアス電圧より低い第 2 バイアス電圧まで制御可能バイアス電圧を低下させることをさらに包含する、実施形態 2 3 B の方法。

【 0 0 5 8 】

実施形態 2 6 B。発光ディスプレイのアクティブマトリクスエリアの画素横列にバイアス電流を供給する電流ソース・シンク回路の校正方法であって、発光ディスプレイの電流ソース・シンク回路の校正動作中に、アクティブマトリクスエリアの第 1 画素縦列のための第 1 電流ソース・シンク回路への第 1 ゲート制御信号ラインをアクティブ化して、第 1 電流ソース・シンク回路の一つ以上の蓄電素子に蓄積されたバイアス電流で校正動作中に第 1 電流ソース・シンク回路を校正することと、第 1 電流ソース・シンク回路の校正を受けて、第 1 ゲート制御信号ラインを非アクティブ化することと、校正動作中に、アクティブマトリクスエリアの第 2 画素縦列のための第 2 電流ソース・シンク回路への第 2 ゲート制御信号ラインをアクティブ化して、第 2 電流ソース・シンク回路の一つ以上の蓄電素子に蓄積されたバイアス電流で校正動作中に第 2 電流ソース・シンク回路を校正することと、第 2 電流ソース・シンク回路の校正を受けて、第 2 ゲート制御信号ラインを非アクティブ化することと、校正動作中に電流ソース・シンク回路のすべてが校正されると、アクティブマトリクスエリアの画素のプログラミング動作を開始し、アクセス制御ラインをアクティブ化して、電流ソース・シンク回路の各々の一つ以上の対応の蓄電素子に蓄積されたバイアス電流をアクティブマトリクスエリアの画素縦列の各々に印加されることとを包含する方法。40

【0059】

実施形態 27B。電流ソース・シンク回路が p 型トランジスタであってゲート制御信号ラインおよびアクセス制御ラインがアクティブローである、あるいは電流ソース・シンク回路が n 型トランジスタであってゲート制御信号ラインおよびアクセス制御ラインがアクティブハイである、実施形態 26B の方法。

【0060】

実施形態 28B。バイアス電圧を受容するバイアス電圧入力と、バイアス電圧入力に接続された入力トランジスタと、対応する一対のゲート接続トランジスタを各々が含む第 1 電流ミラーと第 2 電流ミラーと第 3 電流ミラーであって、入力トランジスタのゲート ソースバイアスにより生成されて第 1 電流ミラーにより複製される初期電流が第 2 電流ミラーで反射され、第 2 電流ミラーにより複製された電流が第 3 電流ミラーで反射され、第 3 電流ミラーにより複製された電流が第 1 電流ミラーに印加されて電流シンク回路に静的電流フローを生成するように配設された電流ミラーと、第 1 電流ミラーと第 2 電流ミラーとの間のノードに接続されるとともに静的電流フローによりバイアス付与されて出力ラインに出力電流を提供する出力トランジスタとを包含する、直流 (DC) 電圧プログラミング電流シンク回路。

10

【0061】

実施形態 29B。入力トランジスタのゲート ソースバイアスがバイアス電圧入力とアース電位とにより生成される、実施形態 28B の回路。

【0062】

実施形態 30B。第 1 電流ミラーと第 3 電流ミラーとが電源電圧に接続される、実施形態 28B の回路。

20

【0063】

実施形態 31B。第 3 電流ミラーに接続されたフィードバックトランジスタをさらに包含する、実施形態 28B の回路。

【0064】

実施形態 32B。フィードバックトランジスタのゲートが入力トランジスタの端子に接続される、実施形態 31B の回路。

【0065】

実施形態 33B。フィードバックトランジスタのゲートがバイアス電圧入力に接続される、実施形態 31B の回路。

30

【0066】

実施形態 34B。フィードバックトランジスタが n 型である、実施形態 31B の回路。

【0067】

実施形態 35B。第 1 電流ミラーが一対の p 型トランジスタを含み、第 2 ミラーが一対の n 型トランジスタを含み、第 3 ミラーが一対の p 型トランジスタを含み、そして入力トランジスタと出力トランジスタとが n 型である、実施形態 28B の回路。

【0068】

実施形態 36B。第 3 電流ミラーと第 1 電流ミラーとの間に接続された n 型フィードバックトランジスタをさらに包含し、そして第 1 電流ミラーの第 1 p 型トランジスタが第 1 電流ミラーの第 4 p 型トランジスタにゲート接続され、第 2 電流ミラーの第 3 n 型トランジスタが第 2 電流ミラーの第 4 n 型トランジスタにゲート接続され、第 3 電流ミラーの第 2 p 型トランジスタが第 3 電流ミラーの第 3 p 型トランジスタにゲート接続され、第 1 、第 2 、第 3 、および第 4 p 型トランジスタのそれぞれのソースが、電源電圧と、第 1 、第 2 、第 3 、および第 4 n 型トランジスタのそれぞれのソースとに接続されて、出力トランジスタがアース電位に接続され、第 4 p 型トランジスタが第 4 n 型トランジスタにドレーン接続され、第 3 p 型トランジスタが第 3 n 型トランジスタにドレーン接続され、第 2 p 型トランジスタが第 2 n 型トランジスタにドレーン接続され、第 1 p 型トランジスタが第 1 n 型トランジスタにドレーン接続され、第 3 n 型トランジスタのドレーンが第 2 および第 3 p 型トランジスタのゲートの間に接続され、第 4 n 型トランジスタのドレーンが第 3

40

50

および第 4 n 型トランジスタのゲートの間とノードとに接続され、出力トランジスタのゲートがノードに接続される、実施形態 3 5 B の回路。

【 0 0 6 9 】

実施形態 3 7 B。第 2 n 型トランジスタのゲートが第 1 p 型トランジスタのゲートに接続される、実施形態 3 6 B の回路。

【 0 0 7 0 】

実施形態 3 8 B。第 2 n 型トランジスタのゲートがバイアス電圧入力に接続される、実施形態 3 6 B の回路。

【 0 0 7 1 】

実施形態 3 9 B。回路に外部クロック・電流基準信号が存在しない、実施形態 2 8 B の回路。

10

【 0 0 7 2 】

実施形態 4 0 B。バイアス電圧入力と電源電圧とアース電位とにより唯一の電圧ソースが用意され、外部制御ラインが回路に接続されていない、実施形態 2 8 B の回路。

【 0 0 7 3 】

実施形態 4 1 B。回路にキャパシタが存在しない、実施形態 2 8 B の回路。

【 0 0 7 4 】

実施形態 4 2 B。回路のトランジスタの数がちょうど 9 個である、実施形態 2 8 B の回路。

【 0 0 7 5 】

実施形態 4 3 B。指定順序で一つずつアクティブ化されるクロック信号を各々が受信する 4 個のスイッチングトランジスタと、第 1 クロック信号のアクティブ化により校正動作中に充電されるとともに、第 1 クロック信号のアクティブ化および非アクティブ化に続く第 2 クロック信号のアクティブ化により放電される第 1 キャパシタであって、第 1 および第 2 スイッチングトランジスタに接続された第 1 キャパシタと、第 3 クロック信号のアクティブ化により校正動作中に充電されるとともに、第 3 クロック信号のアクティブ化および非アクティブ化に続く第 4 クロック信号のアクティブ化により放電される第 2 キャパシタであって、第 3 および第 4 スイッチングトランジスタに接続された第 2 キャパシタと、第 4 スイッチングトランジスタに接続されて、校正動作の後のプログラミング動作中に、校正動作中に第 1 キャパシタに蓄積された電流から導出される出力電流を流入させる出力トランジスタとを包含する、交流 (A C) 電圧プログラミング電流シンク回路。

20

【 0 0 7 6 】

実施形態 4 4 B。4 個のスイッチングトランジスタが n 型である、実施形態 4 3 B の回路。

【 0 0 7 7 】

実施形態 4 5 B。第 2 スイッチングトランジスタに接続されて第 1 キャパシタのための導電路を用意し第 2 スイッチングトランジスタを通して放電する第 1 導電トランジスタであって、第 1 キャパシタの充電の後の第 1 キャパシタでの電圧が第 1 導電トランジスタの閾値電圧および移動度と相關関係にある、第 1 導電トランジスタと、第 4 スイッチングトランジスタに接続されて第 2 キャパシタのための導電路を用意し第 4 スイッチングトランジスタを通して放電する第 2 導電トランジスタとをさらに包含する、実施形態 4 3 B の回路。

30

【 0 0 7 8 】

実施形態 4 6 B。第 4 スイッチングトランジスタと出力トランジスタと第 1 導電トランジスタと第 2 導電トランジスタとが n 型であり、第 1 スイッチングトランジスタのゲートが第 1 クロック信号を受信して第 1 スイッチングトランジスタのドレーンが第 1 バイアス電圧に接続され、第 1 スイッチングトランジスタのソースが第 1 導電トランジスタのゲートと第 1 キャパシタと第 2 スイッチングトランジスタのソースとに接続され、第 2 スイッチングトランジスタのゲートが第 2 クロック信号を受信して第 2 スイッチングトランジスタのドレーンが第 2 導電トランジスタのソースと第 1 導電トランジスタのドレーンとに接

40

50

続され、第2導電トランジスタのゲートが第1キャパシタに接続され、第2導電トランジスタのゲートが第3スイッチングトランジスタのドレーンと第2キャパシタと第4スイッチングトランジスタのソースとに接続され、第3スイッチングトランジスタのゲートが第3クロック信号を受信して第3スイッチングトランジスタのソースが第2バイアス電圧に接続され、第4スイッチングトランジスタのゲートが第4クロック信号を受信して第4スイッチングトランジスタのドレーンが出力トランジスタのソースに接続され、出力トランジスタのゲートがアクセス制御ラインに接続されて発光ディスプレイのプログラミングサイクルを開始させ、出力トランジスタのドレーンが発光ディスプレイのアクティブマトリクスエリアの画素縦列に出力電流を流入させ、第1キャパシタと第1導電トランジスタのソースと第2キャパシタとがアース電位に接続される、実施形態45Bの回路。 10

【0079】

実施形態47B。回路のトランジスタの数がちょうど7個である、実施形態43Bの回路。

【0080】

実施形態48B。回路のキャパシタの数がちょうど2個である、実施形態43Bの回路。
。

【0081】

実施形態49B。交流(AC)電圧により電流シンクをプログラムする方法であって、第1クロック信号をアクティブ化することにより校正動作を開始させて第1キャパシタを充電させることと、第1クロック信号を非アクティブ化するとともに第2クロック信号をアクティブ化して第1キャパシタに放電を開始させることと、第2クロック信号を非アクティブ化するとともに第3クロック信号をアクティブ化して第2キャパシタに充電させることと、第3クロック信号を非アクティブ化するとともに第4クロック信号をアクティブ化して第2キャパシタに放電を開始させることと、第4クロック信号を非アクティブ化して校正動作を終了させるとともにプログラミング動作においてアクセス制御ラインをアクティブ化して、第1キャパシタに蓄積された電流から導出されたバイアス電流がプログラミング動作中に発光ディスプレイのアクティブマトリクスエリアの画素縦列に印加されることを包含する方法。 20

【0082】

実施形態1C。基板に配設された複数の発光素子を有するアクティブエリアと、アクティブエリアから区別されるディスプレイパネルの周辺エリアとを有するディスプレイパネルのための校正回路であって、第1横列の校正電流ソース・シンク回路と、第2横列の校正電流ソース・シンク回路と、第2横列の校正電流ソース・シンク回路が基準電流により校正されている間に、第1横列の校正電流ソース・シンク回路にバイアス電流でディスプレイパネルを校正させるように構成された第1校正制御ラインと、第1横列の校正電流ソース・シンク回路が基準電流により校正されている間に、第2横列の校正電流ソース・シンク回路にバイアス電流でディスプレイパネルを校正させるように構成された第2校正制御ラインとを包含する校正回路。 30

【0083】

実施形態2C。第1横列および第2横列の校正電流ソース・シンク回路がディスプレイパネルの周辺エリアに配置される、実施形態1Cの校正回路。 40

【0084】

実施形態3C。基準電流ソースと第1横列の校正電流ソース・シンク回路との間に接続された第1基準電流スイッチであって、第1基準電流スイッチのゲートが第1校正制御ラインに結合される、第1基準電流スイッチと、基準電流ソースと第2横列の校正電流ソース・シンク回路との間に接続された第2基準電流スイッチであって、第2基準電流スイッチのゲートが第2校正制御ラインに結合される、第2基準電流スイッチと、第1校正制御ラインに接続された第1バイアス電流スイッチおよび第2校正制御ラインに接続された第2バイアス電流スイッチとをさらに包含する、実施形態1Cの校正回路。

【0085】

10

20

30

40

50

実施形態 4 C。校正電流ソース・シンク回路の第 1 横列が、アクティブエリアの各画素縦列について一つずつの複数の電流ソース・シンク回路であって、対応の画素縦列のためのバイアス電流ラインにバイアス電流を供給するように各々が構成された電流ソース・シンク回路を含み、校正電流ソース・シンク回路の第 2 横列が、アクティブエリアの各画素縦列について一つずつの複数の電流ソース・シンク回路であって、対応の画素縦列のためのバイアス電流ラインにバイアス電流を供給するように各々が構成された電流ソース・シンク回路を含む、実施形態 1 C の校正回路。

【 0 0 8 6 】

実施形態 5 C。校正電流ソース・シンク回路の第 1 および第 2 横列の電流ソース・シンク回路の各々が、ディスプレイパネルのアクティブエリアの画素縦列の各々に同じバイアス電流を供給するように構成される、実施形態 4 C の校正電流。10

【 0 0 8 7 】

実施形態 6 C。第 1 校正制御ラインが、第 1 フレーム中に第 1 横列の校正電流ソース・シンク回路にディスプレイパネルをバイアス電流で校正させるように構成され、第 2 校正制御ラインが、第 1 フレームに続く第 2 フレーム中に第 2 横列の校正電流ソース・シンク回路にディスプレイパネルをバイアス電流で校正させるように構成される、実施形態 1 C の校正回路。

【 0 0 8 8 】

実施形態 7 C。基準電流が一定であって、ディスプレイパネルの外部にある電流ソースからディスプレイパネルに供給される、実施形態 1 C の校正回路。20

【 0 0 8 9 】

実施形態 8 C。第 1 校正制御ラインが第 1 フレーム中にアクティブであるのに対して第 2 校正制御ラインが第 1 フレーム中に非アクティブであり、そして第 1 フレームに続く第 2 フレーム中に第 1 校正制御ラインが非アクティブであるのに対して第 2 校正制御ラインが第 2 フレーム中にアクティブである、実施形態 1 C の校正回路。

【 0 0 9 0 】

実施形態 9 C。校正電流ソース・シンク回路の各々が、ディスプレイパネルのアクティブエリアの画素をプログラムするのに使用される対応の電流バイアス電圧プログラミング回路を校正する、実施形態 1 C の校正回路。

【 0 0 9 1 】

実施形態 10 C。アクティブエリアを有する発光ディスプレイパネルのための電流バイアス電圧プログラミング回路を校正する方法であって、基準電流により第 2 横列の校正電流ソース・シンク回路を校正する間に、第 1 校正制御ラインをアクティブ化して、第 1 横列の校正電流ソース・シンク回路により提供されるバイアス電流で第 1 横列の校正電流ソース・シンク回路にディスプレイパネルを校正させることと、基準電流により第 1 横列を校正している間に、第 2 校正制御ラインをアクティブ化して、第 2 横列の校正電流・シンク回路により提供されるバイアス電流で第 2 横列にディスプレイパネルを校正させることとを包含する方法。

【 0 0 9 2 】

実施形態 11 C。ディスプレイパネルに表示される第 1 フレーム中に第 1 校正制御ラインがアクティブ化され、第 1 フレームに続く第 2 フレームがディスプレイパネルに表示されている間に第 2 校正制御ラインがアクティブ化され、さらに、第 1 校正制御ラインのアクティブ化を受けて、第 2 校正制御ラインのアクティブ化に先立って第 1 校正制御ラインを非アクティブ化することと、第 2 横列の回路により提供されるバイアス電流によるディスプレイパネルの校正を受けて、第 2 フレーム中に第 2 校正制御ラインを非アクティブ化して校正サイクルを終了させることとを包含する、実施形態 10 C の方法。40

【 0 0 9 3 】

実施形態 12 C。第 1 校正制御ラインおよび第 2 校正制御ラインのアクティブ化および非アクティブ化のタイミングをディスプレイパネルの制御装置により制御することをさらに包含し、発光ディスプレイパネルの複数の画素が配置されたアクティブエリアの近傍に50

あるディスプレイパネルの周辺エリアに制御装置が配置される、実施形態 10 C の方法。

【0094】

実施形態 13 C。前記制御装置が電流ソース・シンク制御回路である、実施形態 12 C の方法。

【0095】

実施形態 14 C。発光ディスプレイパネルが 1920×1080 画素以下の解像度を有する、実施形態 1 C の方法。

【0096】

実施形態 15 C。発光ディスプレイが 120 Hz 以下のリフレッシュレートを有する、実施形態 1 C の方法。

10

【0097】

以上の、また付加的な本開示の態様および実施形態は、簡単な説明が次に挙げられる図面を参照して行われるさまざまな実施形態および / または態様についての詳細な説明を考慮すれば、当業者には明らかになるだろう。

【図面の簡単な説明】

【0098】

本開示の以上および他の長所は、以下の詳細な説明を読み、図面を参照すると明らかになるだろう。

【図 1】 画素のアレイが横列縦列構成で配設されたアクティブマトリクスエリアまたは画素アレイを有する電子ディスプレイシステムまたはパネルを図示している。

20

【図 2 a】 図 1 に示されたディスプレイパネルのための電流バイアス電圧プログラミング回路の機能ブロック図を図示している。

【図 2 b】 図 2 a に示された C B V P 回路のタイミング図である。

【図 3 a】 図 2 a に示された C B V P 回路に関連して使用され得る例示的 C B V P 回路図の回路図である。

【図 3 b】 図 3 a に示された C B V P 回路のためのタイミング図の例を図示している。

【図 4 a】 発光素子と駆動トランジスタ (T 1 および T 7) の間にゲートトランジスタ (T 6 および T 10) が追加されたことを除いて、図 3 a に示された C B V P 回路の変形例を図示している。

【図 4 b】 図 4 a に示された C B V P 回路のためのタイミング図である。

30

【図 5 a】 本開示の態様による電流シンク・ソース回路の機能ブロック図を図示している。

【図 5 b - 1】 p 型 TFT のみを使用する電流シンク回路の回路図を図示している。

【図 5 b - 2】 図 5 b - 1 に示された電流シンク回路のためのタイミング図である。

【図 5 c】 異なるキャパシタ構成を有する図 5 b - 1 の変形例である。

【図 6】 図 5 b - 1 または 5 c に示された電流シンク回路の出力電流 I_{out} のシミュレーション結果を出力電圧との相関関係で図示している。

【図 7 a】 典型的なポリシリコン処理におけるパラメータ (それぞれ閾値電圧 V_T および移動度) を図示している。

【図 7 b】 典型的なポリシリコン処理におけるパラメータ (それぞれ閾値電圧 V_T および移動度) を図示している。

40

【図 8】 電流ソース出力 (I bias) についてのモンテカルロシミュレーション結果に注目している。

【図 9 a】 電圧 電流コンバータ回路における (図 5 b - 1 または 5 c に示されているような) 電流シンク回路の使用を図示している。

【図 9 b】 図 9 a に示された電圧 電流コンバータ回路についてのタイミング図を図示している。

【図 10 a】 図 5 b - 1 に示された電流シンク回路の変形例である N-FET ベースカスケード電流シンク回路を図示している。

【図 10 b】 図 10 a に示された回路の二つの校正サイクルについてのタイミング図であ

50

る。

【図11a】校正動作のアクティブ化中のカスケード電流ソース・シンク回路を図示している。

【図11b】図11aに示された回路の二つの実例（つまり2本の画素縦列）の校正動作を図示している。

【図12】DC電圧プログラミングを利用するCMOS電流シンク・ソース回路1200を図示している。

【図13a】AC電圧プログラミングによるCMOS電流シンク回路を図示している。

【図13b】図13aに示された回路を校正するための動作タイミング図である。

【図14a】p型駆動トランジスタとn型スイッチトランジスタとを使用する画素回路の概略図を図示している。
10

【図14b】図14aに示された画素回路のタイミング図である。

【図15a】n型FETを使用して実行される電流シンク回路の概略図を図示している。

【図15b】図15aに示された回路のタイミング図を図示している。

【図16a】p型FETを使用して実行される電流シンクの概略図を図示している。

【図16b】図16aに示された回路のタイミング図を図示している。

【図17】校正回路のブロック図の例を図示している。

【図18a】図17に示された校正回路の概略図の例を図示している。

【図18b】図18aに示された校正回路のタイミング図を図示している。

【図19】入力信号とプログラミングノイズと同じ割合で減衰する画素回路を示している。
20

【図20】画素回路の別例を示している。 本開示はさまざまな変形例および代替形状が可能であるが、特定の実施形態および実行例が図面に例として示されており、ここで詳細に説明される。しかし、本開示は開示される特定形状に限定されるものと理解されるべきではない。むしろ本発明は、添付の請求項により規定される発明の趣旨および範囲に含まれるあらゆる変形例、同等物、および代替例を包含するものとする。

【発明を実施するための形態】

【0099】

図1は、画素104のアレイが横列および縦列の構成で配設されたアクティブマトリクスエリア・画素アレイ102を有する電子ディスプレイシステム・パネル100である。
30

図示の簡略化のため、2本の横列および縦列のみが示されている。アクティブマトリクスエリア102の外側は、画素エリア102を駆動および制御するための周辺回路構成が設けられた周辺エリア106である。周辺回路構成は、ゲート・アドレスドライバ回路108と、ソース・データドライバ回路110と、制御装置112と、任意の電源電圧（例えばVdd）制御ドライバ・回路114とを含む。制御装置112は、ゲート、ソース、および電源電圧のドライバ108, 110, 114を制御する。制御装置112の制御下にあるゲートドライバ108は、画素アレイ102の各画素横列104に一つずつのアドレス・セレクトラインSEL[i], SEL[i+1]等に作用する。後述する画素共有構成では、ゲート・アドレスドライバ回路108は任意で、2本の画素横列104ごとなど、画素アレイ102の多数の画素横列104に作用するグローバルセレクトラインGSE
40 L[j]および任意で/GSEL[j]に作用することも可能である。制御装置112の制御下にあるソースドライバ回路110は、画素アレイ102の各画素縦列104について一つずつの電圧データラインVdata[k], Vdata[k+1]等に作用する。

電圧データラインは、画素104の各発光素子の輝度（または視認者に主観的に認識される明度）を示す電圧プログラミング情報を各画素104に運ぶ。各画素104のキャパシタなどの蓄電素子は、発光または駆動サイクルが有機発光素子（OLED）などの発光素子を作動させるまで、電圧プログラミング情報を蓄積する。制御装置112の制御下にある任意の電源電圧制御回路114は、画素アレイ102の各画素横列104に一つずつの電源電圧（EL_Vdd）ラインと、任意で、ここに開示されるいづれかの制御可能バイアス電圧とを制御するが、代替的に制御可能バイアス電圧が制御装置112によって制御
50

されてもよい。駆動サイクルの間、蓄積された電圧プログラミング情報が、プログラムされた輝度で各発光素子を点灯するのに使用される。

【0100】

ディスプレイシステム・パネル100はさらに、画素アレイ102の各画素縦列104に一つずつの電流バイアスライン132a, 132bなどに一定バイアス電流（ここではIbiasと呼ばれる）を供給する（Ibias[k], Ibias[k+1]）電流ソース（またはシンク）回路120（便宜的にここでは電流「ソース」回路と以下で呼ばれるが、ここで開示される電流ソース回路は電流シンク回路との置換が可能であり、逆もまた然りである。）を含む。構成例において、一定バイアス電流は長期の使用にわたって安定しており空間的に不变である。代替的に、バイアス電流がパルス化されて、プログラミング動作中に必要とされる時のみ使用されてもよい。ある構成では、一定バイアス電流（Ibias）が導出される基準電流Irefが、電流ソース・シンク回路120に供給されてもよい。このような構成では、電流バイアスラインIbiasへのバイアス電流の印加のタイミングを電流ソース制御手段122が制御する。基準電流Irefが電流ソース・シンク回路120に供給されない構成（図9a, 12, 13aなど）では、電流バイアスラインIbiasへのバイアス電流の印加のタイミングを電流ソースアドレスドライバ124が制御する。電流バイアスラインはここでは、基準電流ラインとも呼ばれる。10

【0101】

周知のように、ディスプレイシステム100の各画素104は、画素104の発光素子の輝度を示す情報でプログラムされる必要がある。この情報は、蓄積された電圧または電流の形で各発光素子に供給され得る。フレームは、輝度を示すプログラミング電圧でディスプレイシステム100の各画素がすべてプログラムされるプログラミングサイクル・段階と、蓄電素子に蓄積されるプログラミング電圧またはプログラミング電流と比例しこれを示す輝度で各画素の各発光素子が点灯するか光線を発する駆動または発光サイクル・段階とを含む時間を規定する。ゆえにフレームは、ディスプレイシステム100に表示される完全な動画を構築する多くの静止画像の一つである。横列単位またはフレーム単位など、画素をプログラムおよび駆動する方式が少なくとも存在する。横列単位のプログラミングでは、画素の横列がプログラムされてから駆動され、その後で次の画素横列がプログラムおよび駆動される。フレーム単位のプログラミングでは、ディスプレイシステム100のすべての画素横列が最初にプログラムされ、すべての画素が横列単位で駆動される。いずれの方式も、画素がプログラムも駆動もされない各フレームの始めまたは終わりの短い垂直空白時間が採用されている。20

【0102】

画素アレイ102の外側に配置される構成要素は、画素アレイ102が設けられているのと同じ物理的基板において画素アレイ102の周囲の周辺エリア130に設けられるとい。これらの構成要素は、ゲートドライバ108と、ソースドライバ110と、任意の電源電圧制御回路114と、電流ソース制御手段122と、電流ソースアドレスドライバ124と、電流ソース・シンク回路120と、基準電流ソースIrefとを含む。代替的に、周辺エリアの構成要素の一部は画素アレイ102と同じ基板に設けられるのに対して、他の構成要素は異なる基板に設けられるか、周辺エリアの構成要素すべてが、画素アレイ102が設けられている基板と異なる基板に設けられてもよい。ともに、ゲートドライバ108とソースドライバ110と任意で電源電圧制御回路114とがディスプレイドライバ回路を構成する。ある構成のディスプレイドライバ回路は、ゲートドライバ108とソースドライバ110とを含むが電源電圧制御回路114は含まない。他の構成では、ディスプレイドライバ回路が電源電圧制御回路114も含むことが可能である。30

【0103】

電流バイアス電圧プログラミング（CBVP）駆動方式を含む、画素をプログラムおよび駆動するためのプログラミング駆動技術が、ここでは開示される。CBVP駆動方式は、プログラミング電圧を使用して異なるグレー・カラースケールを各画素にプログラムし（電圧プログラミング）、また、バイアス電流を使用してプログラミングを加速すると4050

もに、駆動トランジスタの閾値電圧のシフトと、有機発光素子またはOLEDなど発光素子の電圧のシフトなど、画素の時間依存パラメータを補正する。

【0104】

ディスプレイの多数の画素の間でスイッチトランジスタが共有され、その結果、画素アレイ102で使用されるトランジスタの数を最少にすることにより製造収率を向上させるという特定タイプのCBVP方式が開示される。この共有スイッチ方式は、画素がプログラムされてから各フレーム内で横列ごとに駆動される従来の連続スキヤン駆動の使用も可能にする。ここで開示される共有トランジスタ構成の長所は、各画素の総トランジスタ数が減少することである。トランジスタ数の減少は、画素の配線およびトランジスタを除いた透明(発光)エリアと、画素の配線およびトランジスタを含む画素エリア全体との間の割合である各画素の開口率も向上させる。10

【0105】

画素回路におけるスイッチTFTの共有

図2aは、図1に示されたディスプレイパネル100のためのCBVP回路200の機能ブロック図を図示している。CBVP回路200は、図1に示されたアクティブエリア102とアクティブエリア102から区別される周辺エリアとを含み、アクティブエリア102は画素104を含み、各画素は基板204に配設された発光素子202aを含む。図2aでは、図示の簡易化のため2個の画素104a, 104bのみが示されており、第1画素104aは第1横列iにあって、第2画素104bは第1横列に隣接する第2横列i+1にある。CBVP回路200は、電圧データラインVdataと、基準電圧トランジスタ210を通して基準電圧Vrefに接続された共有ライン208との間に接続された共有スイッチトランジスタ206を含む。基準電圧は、直流(DC)電圧またはパルス信号でよい。第1画素104aは、第1蓄電素子214aを通して共有ライン208に接続された第1駆動回路212aにより電流駆動されるように構成された第1発光素子202aを含み、第2画素104bは、第2蓄電素子214bを通して共有ライン208に接続された第2駆動回路212bにより電流駆動されるように構成された第2発光素子202bを含む。20

【0106】

CBVP回路200は、第1および第2駆動回路212a, bにバイアス電流Ibiasを印加するように構成された基準電流ライン132aを含む。共有スイッチトランジスタ206の状態(例えばオンまたはオフ、トランジスタの場合には導電または非導電)は、グループセレクトラインGSEL[j]により制御可能である。基準電圧スイッチ210の状態は、/GSEL[j]などの基準電圧制御ラインにより制御可能である。基準電圧制御ライン216はグループセレクトラインGSELから引き出されても、ゲートドライバ108からの独自の単独ラインであってもよい。基準電圧制御ライン216がグループセレクトラインGSELから引き出される構成では、グループセレクトラインGSELがローである時に基準電圧制御ライン216がハイであり、またその逆もあり得るように、基準電圧制御ライン216はグループセレクトラインGSELの逆特性を持つ。代替的に、基準電圧制御ライン216がゲートドライバ108による単独制御可能なラインであってもよい。特定の構成では、グループセレクトラインGSELの状態は基準電圧制御ライン216の状態と反対である。3040

【0107】

画素104a, bの各々は、ゲートドライバ108に接続されてこれにより制御されるそれぞれの第1および第2セレクトラインSEL1[i]およびSEL1[i+1]により制御される。ゲートドライバ108は、グループセレクトラインGSELを介して共有スイッチに、また基準電圧制御ライン216を介して基準電圧トランジスタにも接続されている。ソースドライバ110は、ディスプレイシステム100の各画素104にプログラミング電圧を供給する電圧データラインVdataを介して、共有スイッチ206に接続されている。プログラミングサイクル中に基準電圧トランジスタ210が基準電圧Vrefから切断されるように、ゲートドライバ108は、基準電圧トランジスタ210を第150

状態から第2状態へ（例えばオンからオフへ）スイッチするように構成されている。ゲートドライバ108はまた、フレームのプログラミングサイクル中にグループセレクトラインGSELを介して共有スイッチトランジスタ206を第2状態から第1状態へ（例えばオフからオンへ）スイッチして、（電圧データラインVdataを介した）第1および第2画素104a, bの電圧プログラミングを可能にするようにも構成されている。基準電流ライン132kは、プログラミングサイクル中にバイアス電流biasを印加するようにも構成されている。

【0108】

図の例では、同じ共有スイッチ206を共有する*i+q*本の画素横列が設けられている。¹⁰ どの2または3個の画素が同じ共有スイッチ206を共有してもよいため、数*i+q*は2, 3, 4などでよい。第*i*横列から第*i+q*横列の画素の各々が同じ共有スイッチ206を共有することを明確にすることが重要である。

【0109】

CBVP技術はスイッチ共有技術を例示するための例として使用されているが、電流プログラミング画素回路、または純粋な電圧プログラミング画素回路、またはLED駆動トランジスタの閾値電圧および移動度のシフトを補正するための電流バイアスのない画素回路など、他の異なるタイプの画素回路への適用が可能である。

【0110】

ゲートドライバ108は、プログラミングサイクル中に第1セレクトラインSEL1[*i*]を（例えばlogicロー状態からlogicハイ状態へ、またはその逆に）トグルして、プログラミングサイクル中に電圧データラインVdataにより指定されて第1蓄電素子214aに蓄積される第1プログラミング電圧により第1画素104aをプログラムするようにも構成されている。同様に、ゲートドライバ108は、プログラミングサイクル中に第2セレクトラインSEL1[*i+1*]をトグルして、プログラミングサイクル中に電圧データラインVdataにより指定されて第2蓄電素子214bに蓄積される（第1プログラミング電圧と異なる）第2プログラミング電圧により第2画素104bをプログラムするようにも構成されている。²⁰

【0111】

ゲートドライバ108は、プログラミングサイクルに続く発光サイクル中などに、基準電圧制御ライン216を介して基準電圧トランジスタ210を第2状態から第1状態へ（例えばオフからオンへ）スイッチするとともに、グループセレクトラインGSELを介して共有スイッチトランジスタ206を第1状態から第2状態へ（例えばオンからオフへ）スイッチするよう構成可能である。図1に示された任意の電源電圧制御回路114は、フレームのプログラミングサイクルに続く駆動または発光サイクル中に、第1および第2発光素子202a, bに結合された電源電圧EL_Vddを調節して、第1および第2発光素子202a, bを作動させるよう構成可能である。加えて、任意の電源電圧制御回路114はさらに、プログラミングサイクル中に第1および第2発光素子202a, bが非発光状態（例えばオフ）のままであることを確実にするレベルであるVdd2などの第2電源電圧に電源電圧EL_Vddを調節するよう構成可能である。³⁰

【0112】

図2bは、図2aのCBVP回路200、またはここで開示される他の共有トランジスタ回路によりプログラミングサイクル中に使用される信号のタイミング図の例である。タイミング図の上部から始めると、ゲートドライバ108は、グループセレクトラインGSELを第2状態から第1状態へ、例えばハイからローへトグルして、共有スイッチ206により共有される横列グループの画素すべてがプログラムされるまでこのラインを第1状態に保持する。この例では、同じ共有スイッチを共有する画素横列の数は*i+q*であり、*i+q*は2, 3, 4などでよい。ゲートドライバ108は、CBVP回路200などの共有画素回路でプログラムされるグループの第*i*横列のためのセレクトラインSEL[*i*]をアクティブ化する。SEL[*i*]ラインが第*i*横列[*i*]についてアクティブ化されている間に、第*i*横列[*i*]の画素がVdataの対応のプログラミング電圧によりプログ⁴⁰

10

20

30

40

50

ラムされる。

【0113】

ゲートドライバ108は、共有画素回路でプログラムされるグループの第 $i+1$ 横列のための選択ラインSEL[i+1]をアクティブ化し、第 $i+1$ 横列[i+1]についてSEL[i+1]ラインがアクティブ化されている間に第 $i+1$ 横列[i+1]の画素がVdataの対応のプログラミング電圧によりプログラムされる。このプロセスは少なくとも2本の横列について実行され、共有スイッチ206を共有する画素グループの他のすべての横列について反復される。例えば、画素グループに3本の横列が存在する場合には、共有回路でプログラムされるグループの第 $i+q$ 横列($q=2$)のための選択ラインSEL[i+q]をゲートドライバ108がアクティブ化し、第 $i+q$ 横列[i+q]のためのSEL[i+q]ラインがアクティブ化されている間に第 $i+q$ 横列[i+q]の画素がVdataの対応のプログラミング電圧によりプログラムされる。
10

【0114】

グループセレクトラインGSELがアクティブ化されている間、電源電圧制御手段114は、共有スイッチ206を共有する画素グループの画素の各々への電源電圧VddをVdd1からVdd2へ調節するが、Vdd1は、プログラムされている画素グループの発光素子202a, b, nの各々を作動させるのに充分な電圧であり、Vdd2は、プログラムされている画素グループの発光素子202a, b, nの各々を停止させるのに充分な電圧である。このようにして電源電圧を制御すると、プログラムされている画素グループの発光素子202a, b, nがプログラミングサイクル中には作動され得ないことが確実となる。やはり図2bのタイミング図を参照すると、基準電圧および基準電流はそれぞれ一定の電圧Vrefおよび電流Irefを維持している。
20

【0115】

共有アーキテクチャを備える3Te画素回路図

図3aは、図2aに示されたCBVP回路200に関して使用可能である例示的なCBVP回路図である。この設計は、画素共有構成における縦列kの2個の隣接横列画素(i, i+1)につき8個のTFTを特徴とする。この8個TFT画素共有構成では、副画素104a, bの両方において駆動TFT(T1およびT7)と発光素子202a, bとの間にゲートTFTが設けられていない。駆動TFT T1およびT7は常に、それぞれの発光素子202a, bに直接接続されている。この構成では、画素が発光または駆動段階ではない時に、発光素子202a, bへの電源電圧EL_VDDのトグルにより過剰および不要な電流ドレンを回避することができる。
30

【0116】

図3aの回路図の例において、第1および第2蓄電素子214a, bは、共有ライン208に接続された端子とともに有する蓄電キャパシタCpixである。やはり、図示の簡略化のため、2本の横列iおよびi+1の2個の画素104a, bのみが示されている。共有スイッチ206(T5と表記されたトランジスタ)は、2本以上の隣接横列の画素104の間での共有が可能である。この回路に示されたトランジスタはp型薄膜トランジスタ(TFT)であるが、n型TFT、またはnおよびp型TFTの組合せ、または金属酸化物半導体(MOS)トランジスタを含む他のタイプのトランジスタにこの回路が変形されてもよいことを当業者は理解するだろう。本開示は、特定タイプのトランジスタ、製造技術、または相補的アーキテクチャに限定されない。ここで開示される回路図は例示的なものである。
40

【0117】

第1画素104aの第1駆動回路212aは、電源電圧EL_Vddと第1発光素子202aとに接続されたT1と表記の第1駆動トランジスタを含む。第1駆動回路212aはさらに、プログラミングサイクル中に基準電流ライン132aからキャパシタCpixと記された第1蓄電素子へバイアス電流を伝導するための第1セレクトラインSEL1[i]に各々が結合されたT2およびT3と表記の一対のスイッチトランジスタを含む。T1のゲートはキャパシタCpix 214aに接続されている。T2は、基準電流ライン50

132aと第1発光素子202aとの間に接続されている。T3は、第1発光素子202aとキャパシタCpix 214aとの間に接続されている。

【0118】

第2画素104bの第2駆動回路212bは、電源電圧EL_VDDと第2発光素子202bとに接続されたT6と表記の第2駆動トランジスタを含む。T6のゲートは、キャパシタCpixと記された第2蓄電素子214bと、プログラミングサイクル中に基準電流ライン132aからキャパシタ214bへバイアス電流Ibiasを伝導するための第2セレクトラインSEL1[i+1]に各々が結合されたT7およびT8と表記の一対のスイッチトランジスタとに接続されている。T7は、基準電流ライン132aと第2発光素子202bとの間に接続され、T8は、第2発光素子202bとキャパシタ214bとの間に接続されている。10

【0119】

図3aの詳細についてこれから説明する。ここで説明されるあらゆるトランジスタは、ゲート端子と、(電界効果トランジスタの場合にはソースまたはドレンである)第1端子と、(ドレンまたはソースである)第2端子とを含むことに注意すべきである。FETのタイプ(例えばn型であるかp型であるか)に応じて、ドレンおよびソース端子が逆転することを当業者であれば理解するだろう。ここで説明される特定の図は、本開示の態様を実行するための唯一の構成を反映することを意図したものではない。例えば図3aでは、p型CBVP回路が示されているが、これをn型CBVP回路に変形することは容易である。20

【0120】

T1のゲートは、キャパシタCpix 214aの一方のプレートに接続されている。キャパシタCpix 214aの他方のプレートは、T5のソースに接続されている。T1のソースは、この例では電源電圧制御手段114により制御可能である電源電圧EL_VDDに接続されている。T1のドレンは、T3のドレンとT2のソースとの間に接続されている。T2のドレンは、バイアス電流ライン132aに接続されている。T2およびT3のゲートは、第1セレクトラインSEL1[i]に接続されている。T3のソースは、T1のゲートに接続されている。T4のゲートは、グループ発光ラインG_{EM}を受容する。T4のソースは、基準電圧Vrefに接続されている。T4のドレンは、T5のソースと第1キャパシタ214aの他方のプレートとの間に接続されている。T5のゲートはグループセレクトラインG_{SEL}を受容し、T5のドレンはVdataラインに接続されている。発光素子202aはT1のドレンに接続されている。30

【0121】

さて、図3aのCBVP回路の次の副画素を見ると、T6のゲートは第2キャパシタ214bの一方のプレートとT8のドレンとに接続されている。第2キャパシタ214bの他方のプレートは、T5のソースとT4のドレンと第1キャパシタ214aの他方のプレートとに接続されている。T6のソースは、電源電圧EL_VDDに接続されている。T6のドレンは、T7のソースに接続されたT8のドレンに接続されている。T7のドレンは、バイアス電流ラインIbias 132aに接続されている。T7およびT8のゲートは、第2セレクトラインSEL1[i+1]に接続されている。第2発光素子202bは、アース電位EL_VSSとT6のドレンとの間に接続されている。40

【0122】

図3bは、図3aに示されたCBVP回路のタイミング図の例を図示している。上述のように、この共有画素構成は、電源電圧EL_VDDをトグルして、画素が駆動または発光サイクルでない時に過剰な電流を引き出すことを回避する。概して、発光素子202a, bの電位を制限して、画素プログラミング中の電流消費量ひいては明度を低下させるため、電源電圧制御手段114は画素プログラミング中にEL_VDDの電位を低下させる。電源電圧制御手段114による電源電圧EL_VDDのトグルが、(画素のグループがプログラミングされてから、直後に一度に1画素グループずつ駆動される)連続プログラミング動作と組み合わされると、EL_VDDライン132aがすべての画素の間で広く50

共有されていないことを意味する。電源ライン 132a は共通の横列の画素のみに共有され、このような電力分布は、画素アレイ 102 の周辺エリア 106 の集積電子機器によって実行される。単位画素レベルで一つの TFT を省略すると、この画素設計の占有面積電力消費量を減少させて、周辺集積電子機器を犠牲にする図 4a に示されているような高度トランジスタ共有画素構成よりも高い画素解像度を達成する。

【0123】

連続プログラミング動作は、画素アレイ 120 の横列すべてがプログラムおよび駆動されるまで、共有スイッチ 206 を共有する第 1 画素グループ（この場合は一度に縦列の 2 個の画素）をプログラムし、これらの画素を駆動してから、次の画素グループをプログラムし、これらを駆動するというものである。共有画素プログラミングを開始するため、ゲートドライバ 108 は、グループセレクトライン G_{SEL} をトグルして共有スイッチ 206 (T5) を作動させる。同時に、ゲートドライバ 108 はグループ発光ライン G_{EM} をハイにトグルして、T4 を停止させる。この例では、T4 および T5 が p 型のトランジスタであるため、グループ発光ライン G_{EM} およびグループセレクトライン G_{SEL} はアクティブロー信号である。電源電圧制御手段 114 は、プログラミング動作中に発光素子 202a, b が過剰電流を引き出さないようにするために充分な電圧まで電源電圧 E_{L_VDD} を低下させる。こうして、発光素子 202a, b がプログラミング中に電流をほとんどまたは全く引き出さず、好ましくはオフのままであるか非発光状態または非発光に近い状態であることが確実となる。この例では、スイッチトランジスタ 206 ごとに 2 個の共有画素が設けられるため、第 1 横列 i の画素は第 2 横列 i + 1 の画素に続いてプログラムされる。
この例では、ゲートドライバ 108 は第 i 横列のセレクトライン (SEL[i]) をハイからローへトグルして T2 および T3 を作動させ、基準電流ライン 132a の電流 I_{bias} がダイオード接続方式で駆動トランジスタ T1 を流れるようにし、T1 のゲートでの電圧をバイアス電圧 V_B にする。SEL[i] と G_{SEL} のアクティブエッジの間の時間ギャップは、V_{data} ラインの適切な信号整定を保証する。ソースドライバ 110 は第 1 画素 104a のための V_{data} にプログラミング電圧 (V_P) を印加して、この画素 104a について指定されたプログラミング電圧 V_P でキャパシタ 214a がバイアス付与されるようにし、第 1 画素 104a のためのこのプログラミング電圧を駆動サイクル中に使用されるように蓄積する。キャパシタ 214a に蓄積される電圧は、V_B - V_P である。
。

【0124】

次に、ゲートドライバ 108 は第 i + 1 横列のセレクトライン (SEL[i + 1]) をハイからローへトグルして、第 2 画素 104b の T7 および T8 を作動させ、ダイオード接続方式で基準電流ライン 132a の電流 I_{bias} のすべてが駆動トランジスタ T6 を流れるようにし、T6 のゲートの電圧がバイアス電圧 V_B となるようにする。ソースドライバ 110 は、第 2 画素 104b のための V_{data} ラインにプログラミング電圧 V_P を印加して、第 2 画素 104b のための V_{data} に指定されたプログラミング電圧 V_P でキャパシタ 214b がバイアス付与されるようにして、駆動サイクル中に使用されるように第 2 画素 104 のためのこのプログラミング電圧 V_P を蓄積する。キャパシタ 214b に蓄積される電圧は、V_B - V_P である。V_{data} ラインが両方のキャパシタ 214a, b の一方のプレートに共有され接続されることに注意。V_{data} プログラミング電圧の変化は、グループ内のキャパシタ 214a, b の両方のプレートに影響を与えるが、ゲートドライバ 108 によりアドレスされた駆動トランジスタ (T1 または T6) のゲートのみの変化が可能である。ゆえに、画素 104a, b のグループをプログラミングした後では、異なる電荷がキャパシタ 214a, b に蓄積されてここに保存される。

【0125】

両方の画素 104a, b がプログラムされて対応のプログラミング電圧 V_{data} がキャパシタ 214a, b の各々に蓄積された後で、発光素子 202a, b が発光状態にスイッチされる。セレクトライン SEL[i], SEL[i + 1] はクロック信号により非アクティブとなり、T2, T3, T7, T8 を停止させ、画素 104a, b への基準電流 I

10

20

30

40

50

biasの流れを止める。グループ発光ライン G_{EM} はクロックによりアクティブとなり(この例ではクロックによりローからハイになり)、T4を作動させる。プログラミング動作中に、キャパシタ214a, bの一方のプレートはVrefまで上昇を始め、それぞれのキャパシタ214a, bの各々に蓄積された電位に従ってT1およびT6のゲートを上昇させる。T1およびT6のゲートの上昇は、それぞれT1およびT6のゲートソース電圧を確定し、プログラミング動作からのT1およびT6のゲートでの電圧スイングは、Vrefとプログラム後のVdata値との差分に対応する。例えばVrefがVdd1である場合、T1のゲートソース電圧は $V_B - V_P$ となり、電源電圧EL_VDDはVdd1となる。駆動スイッチT1およびT6を通って電源電圧から電流が流れ、結果的に発光素子202a, bにより発光が行われる。

10

【0126】

デューティサイクルは、Vdd1信号のタイミングを変化させることにより調節可能である(例えば、50%のデューティサイクルについては、Vddラインはフレームの50%ではVdd1のままであり、ゆえに画素104a, bはフレームの50%のみオンである)。各グループの画素104a, bのみが短時間だけオフになるため、最大デューティサイクルは100%に近い。

【0127】

共有構成を備える5T画素

図4aおよび4bは、2個の隣接画素につき10個のTFTを特徴とする別の画素共有構成の回路図およびタイミング図の例を図示している。基準電圧スイッチ(T4)および共有スイッチトランジスタ(T5)は、縦列kの2個の隣接画素(横列i, i+1)の間で共有されている。上述した2個のTFTを共有するグループの各副画素104a, bは、発光素子202a, bのための駆動機構として機能する4個のTFT、すなわち、最上部の副画素104aについてはT1, T2, T3, T6、最下部の副画素202bについてはT7, T8, T9, T10を有する。2画素構成の集合はグループと呼ばれる。

20

【0128】

第1駆動回路212aは、電源電圧EL_VDDに接続された第1駆動トランジスタT1と、第1発光素子202aに接続されたゲートトランジスタ402a(T6)とを含む。第1駆動トランジスタT6のゲートは、第1蓄電素子214aと、プログラミングサイクル中にバイアス電流biasを基準電流ライン132aから第1蓄電素子214aへ伝導するためのセレクトラインSEL1[i]に各々が結合された一対のスイッチトランジスタT2およびT3とに接続されている。ゲートトランジスタ402a(T6)は、基準電圧トランジスタ210(T4)にも接続された基準電圧制御ライン G_{EM} に接続されている。

30

【0129】

基準電圧制御ライン G_{EM} は、基準電圧トランジスタ210とゲートトランジスタ402aの両方を第1状態と第2状態との間で(例えばオンからオフへ、またはオフからオンへ)同時にスイッチする。基準電圧制御ライン G_{EM} は、プログラミングサイクル中に、ゲートドライバ108により基準電圧トランジスタ210を基準電圧Vrefから、また第1発光素子202aを第1駆動トランジスタT1から切断するように、構成されている。

40

【0130】

同様に、このグループの副画素(画素104b)について、第2駆動回路212bは、電源電圧EL_VDDに接続された第2駆動トランジスタT7と、第2発光素子202bに接続されたゲートトランジスタ402b(T10)とを含む。第2駆動トランジスタT7のゲートは、第2蓄電素子214bと、プログラミングサイクル中にバイアス電流biasを基準電流ライン132aから第2蓄電素子214bへ伝導するためのセレクトラインSEL1[i+1]に各々が結合された一対のスイッチトランジスタT8およびT9とに接続されている。ゲートトランジスタ402b(T10)は、基準電圧トランジスタ210(T4)にも接続された基準電圧制御ライン G_{EM} に接続されている。

【0131】

50

基準電圧制御ライン G_{EM} は、基準電圧トランジスタ T210 とゲートトランジスタ T402a の両方を第1状態と第2状態との間で（例えばオンからオフへ、またはオフからオンへ）同時にスイッチする。基準電圧制御ライン G_{EM} は、プログラミングサイクル中に、ゲートドライバ T08 により基準電圧トランジスタ T210 を基準電圧 V_{ref} から、また第2発光素子 T02b を第2駆動トランジスタ T7 から切断するように構成されている。

【0132】

図 4b に示されたタイミング図は、電源電圧 E_{LVDD} の単独制御が行われないことを除いて、図 3b に示されたものと類似した連続プログラミング方式である。基準電圧制御ライン G_{EM} は、発光素子 T02a, b を電源電圧に対して接続または切断する。 G_{EM} ラインがアクティブである時に G_{SEL} ラインが非アクティブであり、また逆でもあるように、 G_{EM} ラインは論理インバータを通して G_{SEL} ラインに接続可能である。

10

【0133】

画素プログラミング動作中に、ゲートドライバ T08 は、グループに対応する G_{SEL} ラインをアドレス指定してアクティブにする（この例では p 型 TFT を使用してハイからローにする）。各横列のプログラミングサイクル中には、共有スイッチトランジスタ T06 (T5) が作動して、 V_{data} により運ばれるそれぞれのプログラミング電圧で各副画素 T04a, b のキャパシタ T14a, b の片側がバイアス付与される。

【0134】

ゲートドライバ T08 は、最上部の副画素 T04a に対応する SEL1[i] をアドレス指定してアクティブにする（この例ではハイからローにする）。トランジスタ T2 および T3 が作動して、ダイオード接続方式で駆動 TFT T1 に電流 I_{bias} を流す。こうして、 I_{bias} 、T1 の閾値電圧、および T1 の移動度に従って、T1 のゲート電位が充電される。SEL1[i] および G_{SEL} のアクティブエッジの間の時間ギャップは、 V_{data} ラインの適切な信号整定を保証するためである。

20

【0135】

ソースドライバ T14 は、SEL1[i] が非アクティブになってから SEL1[i+1] がアクティブになるまでの時間についての時間ギャップの間、最下部副画素 T04b のデータ値（プログラミング電圧に対応）に V_{data} ラインをトグルする。次に SEL1[i+1] がアドレス指定され、T8 および T9 をオンにする。T7 およびその対応ゲート電位は、最上部副画素 T04a の T1 と同様に充電されるだろう。

30

【0136】

V_{data} ラインが共有されており、両方のキャパシタ T14a, b の一方のプレートに接続されることに注意。 V_{data} 値の変化は、グループ T04a, b のキャパシタ T14a, b の両方のプレートに同時に影響する。しかし、アドレス指定されている駆動 TFT (T1 または T7) のゲートのみがこの構成を変化させることができる。こうして、画素プログラミングの後で、各キャパシタ Cpix T14a, b に蓄積された電荷が保存される。

【0137】

画素 T04a, b のプログラミングに続いて、SEL1[i] および SEL1[i+1] をクロック信号により非アクティブにする（ローからハイへスイッチする）ことにより画素発光動作が実行されて、T2, T3, T8, T9 をオフにして、画素グループ T04a, b への I_{bias} の電流フローを止める。

40

【0138】

G_{EM} がクロック信号によりアクティブに（この例ではローからハイに）なり、T4, T6 および T10 をオンにし、キャパシタ T14a, b の一方のプレートを VREF まで上昇させ、結果的に、プログラミング動作中に各キャパシタ T14a, b の電位に従って T1 および T7 のゲートを上昇させる。この手順は、T1 のゲート ソース電圧を確定し、プログラミング段階からの T1 および T7 のゲートでの電圧スイッチングは、VREF とプログラミング後の VDATA 値との差分に対応する。

【0139】

50

T₁およびT₇を通る電流はそれぞれT₆およびT₁₀を通過して、発光素子202a, bを駆動し、結果的に発光となる。画素共有構成におけるこの1画素5トランジスタ設計は、2個ずつ隣接画素についてのトランジスタ総数を減少させる。1画素6トランジスタ構成と比較して、この画素構成は占有面積が狭く、小さな画素サイズおよび高い解像度を達成する。図3aに示された構成と比較して図4aの画素共有構成は、E_L_V_{DD}をトグルする必要性（ゆえに電源電圧制御手段114の必要性）を無くす。集積信号論理により、GSELおよびGESM信号の発生が周辺エリア106で行われる。

【0140】

図4aに示されたCBVP回路の例の詳細図について、これから説明する。駆動トランジスタT₁のゲートは、第1キャパシタ214aの一方のプレートとスイッチトランジスタT₃の一つのソースとに接続されている。T₁のソースは、この例では一定である電源電圧E_L_V_{DD}に接続されている。T₁のドレーンは、別のスイッチトランジスタT₂のソースに接続されたT₃のドレーンに接続されている。T₂のドレーンは、バイアス電流I_{bias}を運ぶ電流バイアスライン132aに接続されている。T₂およびT₃のゲートは、第1セレクトラインSEL1[i]に接続されている。第1キャパシタ214aの他方のプレートは、T₄のドレーンとT₅のドレーンとに接続されている。T₄のソースは基準電圧Vrefに接続されている。T₄のゲートは、グループ発光ラインG_{EM}を受容する。T₅のゲートは、グループ選択ラインG_{SEL}を受容する。T₅のソースは、V_{datta}ラインに接続されている。第1ゲートトランジスタT₆のゲートも、グループ発光ラインG_{EM}に接続されている。第1発光素子202aは、T₆のドレーンとアース電位E_L_V_{SS}との間に接続されている。T₆のソースは、T₁のドレーンに接続されている。

【0141】

第2発光素子202bを含む第2副画素に言及すると、第2駆動トランジスタT₇のゲートは、T₉のソースと第2キャパシタ214bの一方のプレートとに接続されている。第2キャパシタ214bの他方のプレートは、T₅のドレーンとT₄のドレーンと第1キャパシタ214aの他方のプレートとに接続されている。T₇のソースは、電源電圧E_L_V_{DD}に接続されている。T₇のドレーンは、T₈のソースに接続されたT₉のドレーンに接続されている。T₈のドレーンは、バイアス電流ライン132aに接続されている。T₈およびT₉のゲートは、第2セレクトラインSEL1[i+1]に接続されている。第2ゲートトランジスタT₁₀のゲートは、グループ発光ラインG_{EM}に接続されている。T₁₀のソースは、第2駆動トランジスタT₇のドレーンに接続されている。第2発光素子202bは、T₁₀のドレーンとアース電位E_L_V_{SS}との間に接続されている。

【0142】

ディスプレイ基板へのシステム統合のための安定的電流ソース

ここに開示されるCBVP回路に安定的バイアス電流を供給するため、本開示では、トランジスタ閾値電圧および電荷キャリア移動度の変化をその場補正するための単純な構造を持つ安定的な電流シンク・ソース回路を使用する。概して回路は、他の相互接続回路のための電流駆動・シンク回路を提供する多数のトランジスタおよびキャパシタを含み、これらのトランジスタおよびキャパシタの協働により、バイアス電流は個々のデバイスの変化に左右されない。ここに開示される電流シンク・ソース回路の例示的な用途は、アクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイである。このような例では、画素の電流バイアス電圧プログラミングの間、安定的なバイアス電流I_{bias}を供給する画素データプログラミング動作の一部として、これらの電流シンク・ソース回路が縦列単位で使用される。

【0143】

アモルファスシリコン、ナノ結晶質・微晶質、ポリシリコン、および金属酸化物半導体その他などの蒸着広面積電子技術により、電流シンク・ソース回路が実現可能である。上に列挙された技術のいずれかを用いて製造されるトランジスタは、慣例上、薄膜トランジスタ(TFT)と呼ばれる。TFT閾値電圧および移動度の変化など、上述したトランジ

10

20

30

40

50

スタ性能の可変性は、経年劣化、ヒステリシス、空間的不均一性など異なる原因から発生し得る。これらの電流シンク・ソース回路はこのような変化の補正を主目的とするもので、様々な原因またはその組合せによる差異は見られない。言い換えると、電流シンク・ソース回路は概して、TFTデバイスの電荷キャリアの閾値電圧または移動度の変化に全く影響されず、無関係である。こうして、ディスプレイパネルの寿命期間を通して非常に安定したBias電流が供給され、このバイアス電流は上述したトランジスタの変化に左右されない。

【0144】

図5aは、本開示の一態様による発光ディスプレイ100のための高インピーダンス電流シンク・ソース回路500の機能ブロック図を図示している。電流ソース・シンク回路500の校正動作中に一定の基準電流512を受容して電流ソース・シンク回路500のノード514に基準電流512を提供する入力510を、回路500は含む。回路500は、校正動作中に基準電流512がノード514の電圧を調節して直列接続トランジスタ516, 518を基準電流512が通過するように、ノード514に直列接続された第1トランジスタ516および第2トランジスタ518を含む。回路500は、ノード514に接続された一つ以上の蓄電素子520を含む。ノード514に接続されて、一つ以上の蓄電素子520に蓄積された電流からの出力電流(Iout)を流出または流入させて、出力電流Ioutに対応するバイアス電流Biasでアクティブマトリクスディスプレイ102を駆動する出力トランジスタ522を、回路500は含む。電流ソース・シンク制御手段122および/または制御装置112により制御される様々な制御ラインは、図5aに示されたデバイスのタイミングおよび順序を制御するために設けられている。

【0145】

図5b_1は、p型TFTのみを使用する電流シンク回路500'の回路図を図示している。校正サイクル中に、校正制御ラインCAL502はローであり、ゆえに出力トランジスタT6, 522がオフである間はトランジスタT2, T4, T5はオンである。その結果、電流はノードA(514)での電圧を調節して第1トランジスタT1(516)および第2トランジスタT3(518)をすべての電流が通過するようになる。校正の後、校正制御ラインCAL502はハイであり、アクセス制御ラインACS504はローである(図5b_2のタイミング図を参照)。出力トランジスタT6(522)がオンになって、出力トランジスタT6に負極性電流が印加される。蓄電キャパシタ520(および第2キャパシタC_{AC})は、(T1とT3の間の)ソース負帰還作用とともに複製電流を保存して、非常に高い出力インピーダンスを提供する。アクセス制御ラインACS504および校正制御ラインCAL502は、電流ソース・シンク制御手段122により制御可能である。これらの制御ラインの各々のタイミングおよび期間はクロック制御され、制御ラインがアクティブハイであるかアクティブローであるかは、半導体分野の当業者には充分に理解されているように、電流シンク・ソース回路がp型であるかn型であるかに左右される。

【0146】

図5b_2のタイミング図は、本開示の一態様による発光ディスプレイ100の画素104をプログラムするためのバイアス電流Biasを提供するように電流を流出または流入させる方法を図示している。校正制御ラインCALをアクティブ化して電流ソース・シンク回路500に基準電流erefが供給されることによって、電流ソース・シンク回路500の校正動作が開始される。この例では、電流シンク回路500のトランジスタT2, T4, T5がp型であるため、CALはアクティブローである。校正動作中には、基準電流erefにより供給される電流が電流ソース・シンク回路500の一つ以上の蓄電素子(C_{AB}およびC_{AC})に蓄積される。アクセス制御ラインACSがアクティブ化されている(回路500のT6はp型であるためアクティブローである)間に校正制御ラインCALが非アクティブ化されて、キャパシタC_{AB}およびC_{AC}に蓄積された電流に対応する出力電流Ioutを流入または流出させる。発光ディスプレイ100のアクティブマトリクスエリア102の画素縦列104のためのバイアス電流ライン132a, b,

10

20

30

40

50

n に、出力電流が印加される。第1制御可能バイアス電圧 V_{B1} および第2制御可能バイアス電圧 V_{B2} が、電流ソース・シンク回路 500 に印加される。第1バイアス電圧 V_{B1} は第2バイアス電圧 V_{B2} と異なっていて、T1 および T3 を通過する基準電流 I_{ref} がキャパシタ C_{AB} および C_{AC} へ複製される。

【0147】

電流シンク回路 500' は、図 1 に示された電流ソース・シンク回路 120 への組み込みが可能である。制御ライン ACS および CAL 502, 504 は電流ソース制御手段 122 により、または制御装置 112 から直接、供給され得る。Iout は、図 1 に示された縦列 (k . . . n) の一つに供給される Ibias 電流に対応可能である。電流シンク回路 500' は画素アレイ 102 の各縦列について n 回複製されるため、 n 本の画素縦列が存在する場合には、各々が Ibias 電流を (その Iout ラインを介して) 画素縦列全体へ流入させる n 個の電流シンク回路 500' が存在する。
10

【0148】

ACS 制御ライン 504 は、出力トランジスタ T6 のゲートに接続されている。T6 のソースは、図 5b 1 で Iout と表記されたバイアス電流を提供する。出力トランジスタ T6 (522) のドレーンは、T5 のドレーンにも接続されたノード A に接続されている。T5 のソースには、基準電流 I_{ref} が供給される。

【0149】

校正制御ライン CAL 502 は T2, T4, T5 のゲートに接続されて、これらの TF T を同時にオンまたはオフにスイッチする。T4 のソースは、T3 のゲートにも接続されているノード B に接続されている。T3 のソースは、ノード A と T5 のドレーンとに接続されている。キャパシタ C_{AB} は、ノード A および B を越えて T4 のソースと T5 のドレーンとの間に接続されている。T4 のドレーンは、VB2 と表記された第2電源電圧に接続されている。T2 のソースは、T1 のゲートにも接続されたノード C に接続されている。キャパシタ C_{AC} は、ノード A および C を越えて、T2 のソースと T3 のソースとの間に接続されている。T1 のドレーンはアース接続されている。T1 のソースは T3 のドレーンに接続されている。VB1 と表記された第1電源電圧は、T2 のドレーンに接続されている。
20

【0150】

電流シンク回路 500 の校正は、プログラミング段階を除くいかなる段階でも行われ得る。例えば、画素が発光サイクルまたは段階にある間に、電流シンク回路 500 が校正されるとよい。図 5b のタイミング図は、電流シンク回路 500 がどのようにして校正されるかの一例である。上記のように、校正制御ライン CAL 502 がアクティブ化されてロー状態になる時に ACS 制御ライン 504 はハイとなって、トランジスタ T2, T4, T5 をオンにする。Iref からの電流は、蓄電キャパシタ C_{AB} および C_{AC} に蓄積される。校正制御ライン CAL 502 が非アクティブ化され (ローからハイへの移行)、ACS 制御ライン 504 がアクティブ化されて (ハイからロー)、蓄電キャパシタの複製電流が T6 を通して負極性電流 Iout に印加される。
30

【0151】

図 5c は、第2トランジスタ T1 (518) に接続された第2キャパシタを有する図 5b 1 の変形例である。概して図 5c では、 C_{CD} と記された第2キャパシタが、図 5b 1 に示されたノード C と A との間ではなくノード C と D との間に接続されている。図 5c に示された電流シンク回路 500'' は、6 個の p 型トランジスタと、校正制御ライン CAL 502' (アクティブハイ) と、アクセス制御ライン ACS 504' (アクティブハイ) とを特徴とする。校正制御ライン 502' は、第1および第2電圧スイッチングトランジスタ T2, T4 のゲートと入力トランジスタ T5 のゲートとに接続され、アクセス制御ライン ACS 504' は出力トランジスタ T6 (522) のゲートに接続されている。図 5c では、第1キャパシタ C_{AB} (520) の一方のプレートにも接続されたスイッチングトランジスタ T2 のドレーンに、第2トランジスタ T1 (518) のゲートが接続されている。第1キャパシタ C_{AB} の他方のプレートは、入力トランジスタ T5 のドレーンと出力ト
40

ランジスタ T 6 のドレーンと第 1 トランジスタ T 3 (516) のソースとに接続されたノード A に接続されている。第 1 キャパシタ T 3 (516) のドレーンは、ノード D において第 2 キャパシタ C_{CD} の一方のプレートに接続されている。第 2 キャパシタの他方のプレートは、第 2 トランジスタ T 1 (518) のゲートと第 2 電圧スイッチングトランジスタ T 2 のソースとに接続されている。T 1 のソースは T 3 のドレーンに接続され、T 1 のドレーンはアース電位 V_{SS} に接続されている。第 1 電圧スイッチングトランジスタ T 4 のドレーンは第 1 電圧 V_{B1} を受容し、第 2 電圧スイッチングトランジスタ T 2 のドレーンは第 2 電圧 V_{B2} を受容する。T 5 のソースは基準電流 I_{ref} を受容する。T 6 のソースはバイアス電流 I_{bias} の形の出力電流を、回路 800' が接続された画素縦列に供給する。

10

【 0152 】

図 6 は、図 5 a または 5 c に示された電流シンク回路 500 の出力電流 I_{out} の、出力電圧との相関関係におけるシミュレーション結果を図示している。p 型 TFT の使用にもかかわらず、出力電流 I_{out} は出力電圧の変化に関係なく極めて安定している。

【 0153 】

加えて、出力電流 I_{out} は、（通常はプロセス誘発作用によって生じる）バックプレーンにおける高レベルの不均一性にもかかわらず、高い均一性を持つ。図 7 a および 7 b は、図 7 a に示されたシミュレーションおよび解析の結果に使用される一般的なポリシリコン処理のパラメータ変化を図示している。図 8 は、（ I_{bias} に対応する）出力電流 I_{out} についてのモンテカルロシミュレーション結果を強調したものである。このシミュレーションでは、12% を超える移動度の変化と 30% の閾値電圧 (V_T) の変化とが検討されている。しかし、電流シンク回路 500 の出力電流 I_{out} の変化は 1% 未満である。

20

【 0154 】

図 5 a および 5 c に示された電流ソース・シンク回路は、より複雑な回路およびシステムブロックを開発するのに使用可能である。図 9 a は、電圧 電流コンバータ回路 900 における電流シンク回路 500 の使用を図示しており、対応の例示的タイミング図が図 9 b に図示されている。電流シンク回路 500 は図 9 a では電圧 電流コンバータ回路 900 に示されているが、代替構成では電流シンク回路 800 が使用されてもよい。電圧 電流コンバータ回路 900 は、発光ディスプレイ 100 に電流ソースまたはシンクを提供する。回路 900 は、制御可能バイアス電圧 V_{B3} に接続された第 1 端子（ソース）と、電流シンク・ソース回路 500 の第 1 ノード A に接続された第 2 端子（ドレーン）とを有する制御可能バイアス電圧トランジスタ T 5 を含む電流シンク・ソース回路 500 を含む。制御可能バイアス電圧トランジスタ T 5 のゲートは、第 2 ノード B に接続されている。第 1 ノード A と第 2 ノード B と第 3 ノード C との間には、制御トランジスタ T 8 が接続されている。一定バイアス電圧 V_{B4} が、バイアス電圧トランジスタ T 9 を通して第 2 ノード B に接続されている。出力トランジスタ T 7 は第 3 ノード C に接続され、出力電流 I_{out} をバイアス電流 I_{bias} として流入させ、発光ディスプレイ 100 のアクティブマトリクスエリア 102 の画素縦列 104 を駆動する。

30

【 0155 】

電流シンク・ソース回路 500 は、第 2 トランジスタ T 2 に直列接続された第 1 トランジスタ T 3 を含む。制御可能バイアス電圧トランジスタ T 5 と第 1 トランジスタ T 3 と第 2 トランジスタ T 1 とを通過する電流が調節されて第 2 ノード B に一定バイアス電圧 V_{B4} を発生させるように、第 1 トランジスタ T 3 が第 1 ノード A に接続されている。出力電流 I_{out} は、制御可能バイアス電圧 V_{B3} および一定バイアス電圧 V_{B4} と相関している。

40

【 0156 】

制御可能バイアス電圧トランジスタ T 5 のソースは、制御可能バイアス電圧 V_{B3} に接続されている。制御可能バイアス電圧トランジスタ T 5 のゲートは、第 2 ノード B に接続されている。制御可能バイアス電圧トランジスタ T 5 のドレーンは、第 1 ノード A に接続されている。制御トランジスタ T 8 のソースは、第 2 ノード B に接続されている。制御トランジスタ T 8 のゲートは、第 2 ノード B に接続されている。

50

ンジスタ T 8 のゲートは、第 1 ノード A に接続されている。制御トランジスタ T 8 のドレーンは第 3 ノード C に接続されている。バイアス電圧トランジスタ T 9 のソースは、一定バイアス電圧 V_{B4} に接続されている。電源電圧トランジスタ T 10 のドレーンは、第 2 ノード B に接続されている。バイアス電圧トランジスタ T 9 のゲートは、発光ディスプレイ 100 の制御装置 122, 112, 114 により制御される校正制御ライン CAL に接続されている。出力トランジスタ T 7 のソースは、バイアス電流 I_{bias} を運ぶ電流バイアスライン 132a, b, n に接続されている。出力トランジスタ T 7 のドレーンは、第 3 ノード C に接続されている。校正制御ライン CAL がアクティブローである時に出力トランジスタのゲートがアクティブハイ (/CAL) となるように、出力トランジスタ T 7 のゲートは校正制御ライン CAL に結合されている。

10

【 0157 】

校正動作中に、校正制御ライン CAL 502 はローであり (図 9b 参照) 、 V_{B4} と表記された一定バイアス電圧がノード B に印加される。ここで、分岐した T1 T3 T5 の電流が調節されてノード B を V_{B4} にする (図 9b 参照) 。その結果、制御可能バイアス電圧 V_{B3} および一定バイアス電圧 V_{B4} と相関する電流が I_{out} を通過する。

【 0158 】

CAL 制御ライン 502 の逆特性であって (つまり CAL がアクティブローである時に /CAL がアクティブハイであって) インバータを通して同じラインに結合されるとよい /CAL 制御ライン 902 も示されている。校正制御ライン CAL 502 は、校正制御トランジスタ T2, T4, T6 のゲートに接続されている。 /CAL 制御ライン 902 は、出力トランジスタ T7 および電源電圧トランジスタ T10 のゲートに接続されている。制御可能バイアス電圧トランジスタ T5 のゲートにも接続されているノード B にドレーンが接続されたバイアス電圧トランジスタ T9 のソースに、一定バイアス電圧 V_{B4} が印加される。制御可能バイアス電圧 V_{B3} が制御可能バイアス電圧トランジスタ T5 のソースに印加され、制御可能バイアス電圧トランジスタ T5 のドレーンは、電流シンク回路 500 の制御トランジスタ T8 のゲートおよび第 1 トランジスタ T3 のソースにも接続されたノード A に接続されている。電源電圧トランジスタ T10 のソースは、レジスタ R1 を通して電源電圧 V_{dd} に接続されている。電源電圧 T10 のドレーンは、制御トランジスタ T8 のソースにも接続されているノード B に接続されている。制御トランジスタ T8 のドレーンは、出力トランジスタ T7 のドレーンにも接続されたノード C に接続されている。出力トランジスタ T7 のソースは、出力電流 I_{out} を発生させる。校正制御トランジスタ T6 のソースはノード C に接続され、校正制御トランジスタ T6 のドレーンはアースに接続されている。電流シンク回路 500 の T4 のソースと T3 のソースとの間には、第 1 キャパシタが接続されている。 T4 のソースは、電流シンク回路 500 の T3 のゲートに接続されている。電流シンク回路 500 の T1 のゲートと T3 のソースとの間には、第 2 キャパシタが接続されている。 T1 のゲートは、電流シンク回路 500 の T2 のソースにも接続されている。 T2 のドレーンは電流シンク回路 500 の第 1 制御可能バイアス電圧 V_{B1} に接続され、 T4 のドレーンは第 2 制御可能バイアス電圧 V_{B2} に接続されている。

20

【 0159 】

図 9b は、電圧 電流コンバータ 900 を使用して出力電流 I_{out} を校正する発光ディスプレイ 100 のための電流ソース・シンク回路 500 を校正する方法のタイミング図を図示している。 9b のタイミング図は、プログラミングサイクルに続いて、例えば発光サイクルまたは動作の間に実行可能である校正サイクルが、校正制御ライン CAL 502 がロー (アクティブロー) にアサートされる時に開始することを示している。制御可能バイアス電圧 V_{B3} は、電流ソース・シンク制御回路 122、制御装置 112、または電源電圧制御手段 114 (図 1 参照) などにより、第 1 バイアス電圧レベル (V_{bias1}) まで校正サイクル中に調節される。校正制御ライン CAL 502 が (ローからハイへ) 逆アサートされる時に出力電圧範囲にわたって I_{out} 電流が安定するように、 I_{ref} 電流が複製されて蓄電キャパシタに蓄積される。変換サイクル中の校正サイクルに続いて、制御可能バイアス電圧 V_{B3} が第 2 バイアス電圧レベル V_{bias2} まで下げられる。電圧

30

40

50

電流コンバータの電流ソース・シンク回路500を校正するためのタイミング動作を実行する方法は、校正制御ラインC A Lをアクティブ化して電流ソース・シンク回路500の校正動作を開始させることを含む。次に、この方法は、電流ソース・シンク回路500に供給される制御可能バイアス電圧 V_{B3} を第1バイアス電圧 V_{bias1} に調節して、電流ソース・シンク回路500に電流を流し、電圧 電流コンバータ900のノードBに一定バイアス電圧 V_{B4} を存在させることを含む。この方法は、校正制御ラインC A Lを非アクティブ化して発光ディスプレイ100のアクティブマトリクスエリア102の画素のプログラミングを開始することを含む。プログラミング動作を開始した後に、制御可能バイアス電圧および一定バイアス電圧と相關した出力電流が、アクティブマトリクスエリア102の画素縦列104に出力電流 $I_{out}(bias)$ を供給するバイアス電流ライン132に対して流出または流入する。10

【0160】

校正動作中には、校正制御ラインC A Lが非アクティブ化されるまで、一定バイアス電圧により決定される電流ソース・シンク回路を流れる電流が、電流ソース・シンク回路500の一つ以上のキャパシタ520に蓄積される。校正制御ラインC A Lを非アクティブ化した後、第1バイアス電圧 V_{bias1} から、第1バイアス電圧 V_{bias1} より低い第2バイアス電圧 V_{bias2} まで、制御可能バイアス電圧 V_{B3} が低下する。

【0161】

図10aおよび10bは、図5b 1に示された(p型TFTを使用する)電流シンク回路500の変形例であるN FETベースの電流シンク回路と、対応の動作タイミング図とを図示している。電流シンク回路1000は5個のTFT(T1からT5と表記)と2個のキャパシタ C_{SINK} とを特徴とし、校正制御ラインとも呼ばれる(図5b 1のC A Lのような)ゲート制御信号ライン(V_{SR})1002によりアクティブ化される。「画素へ」と表記された経路がプログラムされる画素縦列($k \dots n$)を接続している間に、ゲート制御信号ライン(V_{SR})1002と基準電流 I_{ref} の両方が、電流シンク回路1000の外部にあるか電流シンク回路構成1000と一体化された回路構成により発生される。20

【0162】

電流シンク回路1000が校正される校正動作中には、 V_{SR} がクロック信号によりアクティブとなる。トランジスタT2およびT4がオンになって、ダイオード接続方式でT1およびT3に I_{ref} を流す。 I_{ref} の電流フローを維持するため、両方のキャパシタ C_{SINK} がT1およびT3のゲートにおいてそれぞれの電位まで充電される。30

【0163】

校正段階中のT1およびT3の両方のTFTのダイオード接続構成により、ゲート電位がそれぞれのデバイスの閾値電圧および移動度に応じたものとなる。これらのデバイスパラメータは実際には C_{SINK} にプログラムされて、上述したデバイスパラメータ(閾値電圧 V_T または移動度)の変化に合わせて回路を自己調節させる。これは、その場補正方式の基礎となる。

【0164】

どの瞬間にも一つの回路のみがオンになると仮定すると、すべての電流ソース・シンクの実例において基準電流 I_{ref} が共有されるとよい(画素アレイ102の各縦列に一つの電流ソースまたはシンクが設けられることに注意)。図10bは、電流シンク回路1000についてのこのような二つの実例の例示的動作を図示している。隣接縦列のための隣接 V_{SR} パルスは同時発生的であり、 I_{ref} は一つの縦列の一つの電流ソース・シンクブロックから次の縦列の次の電流ソース・シンクブロックまで送られる。40

【0165】

クロック信号により V_{SR} を非アクティブ化してT2およびT4をオフにすることにより、アクティブ化が行われる。電流ソース・シンク制御手段122により、または制御装置112により供給されるPanel_program制御ライン1004(アクセス制御ラインとも呼ばれる)を通してT5がオンになると、 C_{SINK} の電位がT1およびT3を駆動する。50

動して、縦列の画素に出力電流を供給する。図 10 a に示された回路 1000 は、カスケード電流ソース・シンク構成のものである。この構成は、T 5 に見られるような高出力インピーダンスを促進することで電圧変動に対する影響を一層受けにくくする。

【0166】

V_{SR} 制御ライン 1002 は、T 2, T 4, T 5 のゲートに接続されている。基準電流 I_{ref} は T 5 のドレーンに受容される。Panel_program 制御ライン 1004 は T 6 のゲートに接続されている。T 1 のソースはアース電位 VSS に接続されている。T 1 のゲートはキャパシタ C_{SINK} の一方のプレートに接続されており、他方のプレートは VSS に接続されている。T 1 のドレーンは、T 2 のドレーンにも接続された T 3 のソースに接続されている。T 2 のソースは、T 1 のゲートとキャパシタ C_{SINK} のプレートとに接続されている。T 3 のゲートは、T 4 のソースと第 2 キャパシタ C_{SINK} の一方のプレートとに接続され、他方のプレートは VSS に接続されている。T 3 のドレーンは T 5 および T 6 のソースに接続されている。T 4 のドレーンは、ノード A で一緒に接続された T 5 および T 6 のソースに接続されている。T 6 のドレーンは電流バイアスライン 132 の一つに接続されて、バイアス電流 I_{bias} を画素縦列の一つに供給する。

【0167】

図 10 b のタイミング図は、バイアス電流ライン 132a, b, n 上のバイアス電流 I_{bias} を発光ディスプレイ 100 のアクティブマトリクスエリア 102 の画素縦列 104 へ供給する電流ソース・シンク回路（例えば回路 500, 500', 500", 900, 1000, 1100, 1200, 1300 など）を校正する方法を図示している。発光ディスプレイ 100 の電流ソース・シンク回路の校正動作中には、アクティブマトリクスエリア 102 の第 1 画素縦列（132a）のための第 1 電流ソース・シンク回路（例えば回路 500, 500', 500", 900, 1000, 1100, 1200, 1300）への第 1 ゲート制御信号ライン（CAL または V_{SR} ）がアクティブ化されて（例えば、図 11 b の p 型スイッチについてはアクティブロー、図 10 b または 13 b のような n 型についてはアクティブハイ）、校正動作中に第 1 電流ソース・シンク回路の一つ以上の蓄電素子 520（例えば C_{SINK} ）に蓄積されたバイアス電流 I_{bias} で、第 1 電流ソース・シンク回路を校正する。第 1 電流ソース・シンク回路の校正を受けて、第 1 縦列 132a のための第 1 ゲート制御信号ラインが非アクティブ化される。校正動作中には、アクティブマトリクスエリア 102 の第 2 画素縦列 132b のための第 2 電流ソース・シンク回路（例えば 500, 500', 500", 900, 1000, 1100, 1200, 1300）への第 2 ゲート制御信号ライン（例えば第 2 縦列 132b については V_{SR} または CAL）がアクティブ化されて、校正動作中に第 2 電流ソース・シンク回路の一つ以上の蓄電素子 520 に蓄積されるバイアス電流 I_{bias} で、第 2 電流ソース・シンク回路を校正する。第 2 電流ソース・シンク回路の校正を受けて、第 2 ゲート制御信号ラインが非アクティブ化される。校正動作中にあらゆる縦列の電流ソース・シンク回路すべてが校正されると、アクティブマトリクスエリア 102 の画素 104 のプログラミング動作が開始されてアクセス制御ライン（ACS または Panel_program）がアクティブ化され、電流ソース・シンク回路の各々の一つ以上の対応蓄電素子 502 に蓄積されたバイアス電流がアクティブマトリクスエリア 102 の画素縦列 132a, b, n の各々に印加されるようになる。

【0168】

図 11 a および 11 b は、校正動作例についての P-FET ベース電流シンク回路 1100 および対応のタイミング図を図示している。この回路 1100 は、図 10 a に示された N-FET ベース電流シンク・ソース 1000 を拡張したものであるが、N-FET の代わりに P-FET で実行される。動作の概略は以下の通りである。回路 1100 をプログラムまたは校正するため、 V_{SR} 制御ライン 1102 がクロック信号によりアクティブとなる。トランジスタ T 2 および T 4 がオンとなり、 I_{ref} がダイオード接続方式で T 1 および T 3 を流れる。T 2 の導電路は T 1 および T 3 のゲート電位を VSS に近づける一方で、キャパシタ C_{SINK} を充電させる。その結果、T 3 と T 4 との間の共通ソース・ドレ

10

20

30

40

50

ーンノードが、 I_{ref} の電流フローが維持される電位まで上げられる。

【0169】

V_{SR} 制御ライン 1102 は、T2 および T4 のゲートに接続されている。T1 および T2 のドレーンはアース電位 VSS に接続されている。Panel_program 制御ライン 1104 は T5 のゲートに接続されている。T5 のソースは、バイアス電流 I_{bias} として画素縦列に印加される出力電流を提供する。T1 のゲートは、T2 のソースと T3 のゲートとキャパシタ C_{SINK} の一方のプレートとにも接続されたノード B に接続されている。キャパシタの他方のプレートは、T3 のソースと T4 のドレーンと T5 のドレーンとに接続されたノード A に接続されている。T4 のソースには、基準電流 I_{ref} が印加される。

10

【0170】

校正段階または動作中のこの動作方法により、T3 のゲート・ソース電位がそれぞれのデバイスの閾値電圧および移動度との相関関係でプログラムされる。これらのデバイスパラメータは実際には C_{SINK} にプログラムされて、回路 1100 がこれらのパラメータの変化に合わせて自己調節できるようにする。

【0171】

どの瞬間にもこのような回路が一つのみオンになると仮定すると、(画素アレイ 102 の各縦列について一つの)すべての電流ソース・シンク実例により基準電流 I_{ref} が共有可能である。図 11b は、回路 1100 のこのような二つの事例(つまり 2 本の画素縦列について)の動作を図示している。隣接 V_{SR} パルスは同時発生的であって、(1 本の縦列について)一つの電流ソース・シンクブロックから(隣接の縦列の)別のブロックへ I_{ref} が送られる。

20

【0172】

校正に続く画素プログラミング動作のアクティブ化は、以下のように進行する。 V_{SR} 制御ライン 1102 がクロック信号により非アクティブ化される。ゆえに T2 および T4 がオフになる。Panel_program 制御ライン 1104 がクロック信号によりアクティブとなって T5 がオンになる。T2 がオフであるため、校正動作により C_{SINK} の内部に蓄積された電荷が保持されて、T1 と T3 の両方のゲート・ソース電圧が、プログラム制御電流 I_{ref} を調節および維持して T5 に流す。

30

【0173】

図 11a に示された回路 1100 は、校正動作のアクティブ化の間におけるカスケード電流ソース・シンク構成のものである。 C_{SINK} の電位は、T2 にゲート電位を印加する間に T3 にゲート・ソース電位を加える。T1 および T3 の共通ドレーン・ソースノードは、T3 に必要とされる電流フローを提供するように調節を行う。T5 から分かるようにこの技術は高出力インピーダンスを促すために採用され、こうして電圧変動に対する影響を一層受けにくくする。

【0174】

D C 電圧プログラミングを含む CMOS 電流シンク

図 12 は、DC 電圧プログラミングを利用する CMOS 電流シンク・ソース回路 1200 を図示している。上に開示された電流シンク・ソース回路と逆に、この回路 1200 は外部クロックまたは電流基準信号を必要としない。電圧バイアス V_{IN} と電源電圧 (V_{DD} および V_{SS}) のみが必要とされる。この回路 1200 は、クロックおよび関連の周辺回路の必要性を無くして広範囲のパネル上集積構成との適合が可能である。

40

【0175】

回路 1200 は、デバイスパラメータ変化(例えば、TFT 電圧閾値 V_T および移動度の変化)の影響を抑制する高度な電流再現技術を基にしている。回路 1200 は概して、ノード V_{TEST} に安定電位を発生させる電流ミラー 1204 を形成する 8 個の TFT (n 型を示すため下付き文字 N、 p 型を示すため下付き文字 P を M に付けて表記) を特徴とし、このノードは統いて、出力 TFT M_{NOUT} を駆動して、画素アレイ 102 の画素縦列の一つに供給されるバイアス電流 I_{bias} に対応する電流 I_{OUT} を供給するのに使用される

50

。ゲート電位としての V_{TEST} を共有する多数の出力 TFT の組み込みが可能であることに注意すること。このような出力 TFT のサイズまたはアスペクト比は、異なる大きさの I_{OUT} を供給するように変化可能である。縦列が一般的に 3 個以上の副画素（赤、緑、青）を含む AMOLED ディスプレイなどの用途では、3 個以上の出力 TFT を駆動するには、この設計の実例が一つのみ存在すればよい。

【0176】

DC 電圧プログラミング電流シンク回路 1200 は、制御可能バイアス電圧 V_{IN} を受容するバイアス電圧入力 1204 を含む。回路 1200 は、制御可能バイアス電圧入力 1204 V_{IN} に接続された入力トランジスタ M_{N1} を含む。回路 1200 は、第 1 電流ミラー 1201 と第 2 電流ミラー 1202 と第 3 電流ミラー 1203 とを含む。第 1 電流ミラー 1201 は、一対のゲート接続 p 型トランジスタ（つまりゲートが一緒に接続されている） M_{P1}, M_{P4} を含む。第 2 電流ミラー 1202 は、一対のゲート接続 n 型トランジスタ M_{N3}, M_{N4} を含む。第 3 電流ミラー 1203 は、一対のゲート接続 p 型トランジスタ M_{P2}, M_{P3} を含む。電流ミラー 1201, 1202, 1203 は、入力トランジスタ M_{N1} のゲート

ソースバイアスにより生成されて第 1 電流ミラー 1201 により複製される初期電流 I_1 が第 2 電流ミラー 1202 で反射され、第 2 ミラー 1202 により複製される電流が第 3 電流ミラー 1203 で反射され、第 3 電流ミラー 1203 により複製される電流が第 1 電流ミラー 1201 に印加されて電流シンク回路 1200 に静的電流フローを生成するように配設されている。

【0177】

第 1 電流ミラー 1201 と第 2 電流ミラー 1202 との間のノード 1206 (V_{TEST}) に接続され、静的電流フローによりバイアス付与されて出力ライン 1208 に出力電流 I_{out} を提供する出力トランジスタ M_{NOUT} を、回路 1200 は含む。入力トランジスタ M_{N1} のゲート ソースバイアス（つまりゲートおよびソース端子におけるバイアス）は、制御可能バイアス電圧入力 V_{IN} とアース電位 V_{SS} とにより生成される。第 1 電流ミラーおよび第 3 電流ミラーは、電源電圧 V_{DD} に接続されている。

【0178】

回路は、第 3 電流ミラー 1203 に接続された n 型フィードバックトランジスタ M_{N2} を含む。フィードバックトランジスタ M_{N2} のゲートは、入力トランジスタ M_{N1} の端子（例えばドレーン）に接続されている。代替的に、フィードバックトランジスタのゲートは制御可能バイアス電圧入力 1204 に接続されている。回路 1200 には好ましくは外部クロックまたは電流基準信号が見られない。制御可能バイアス電圧入力 V_{IN} と電源電圧 V_{DD} とアース電位 V_{SS} のみによって電圧ソースが設けられ、外部制御ラインが回路 1200 に接続されていないことが好ましい。

【0179】

この回路 1200 の動作を以下に説明する。電圧バイアス入力 1202 への印加電圧バイアス V_{IN} と V_{SS} とが M_{N1} のゲート ソースバイアスを設定して、電流 I_1 が確定される。 M_{P1} および M_{P4} による複合電流ミラーセットアップは、電流 I_1 を I_4 に反射する。同様に、 M_{N4} および M_{N3} による複合電流ミラーセットアップは、電流 I_4 を I_3 に反射する。 M_{P3} および M_{P2} による複合電流ミラーセットアップは、電流 I_3 を I_2 に反射する。 M_{N2} のゲートは M_{P1} のゲートに接続されている。

【0180】

電流ミラー構成全体は、電流 I_1 を I_4 に、 I_4 を I_3 に、 I_3 を I_2 に変換するフィードバックループを形成し、 I_2 は I_1 に戻るフィードバックループを閉じる。上述した構成の直感による拡張としては、 M_{N2} のゲートも V_{IN} に接続されてもよく、閾値電圧および移動度を補正する同じフィードバックループ方法が有効である。

【0181】

すべての TFT は飽和領域で機能するように設計され、 M_{N4} は TFT の残りよりも大きく、出力電流 I_{OUT} の閾値電圧および移動度の変化の影響を最少にしている。

【0182】

10

20

30

40

50

この構成では、静的電流フロー (I_1 から I_4) が出力 TFT M_{NOUT} にバイアス付与を行いう必要がある。ゆえに、電力消費量制御に I_{OUT} が必要とされない時には電源電圧 V_{DD} を停止させることが望ましい。

【0183】

回路 1200 は以下のように構成されている。上述のように、この CMOS 回路については、下付き文字 N はトランジスタが n 型であることを示し、下付き文字 P はトランジスタが p 型であることを示す。 M_{NOUT} 、 M_{N4} 、 M_{N3} 、 M_{N2} 、 M_{N1} のソースはアース電位 V_{SS} に接続されている。 M_{NOUT} のドレーンは、画素プログラミング中に画素アレイ 102 の n 本の画素縦列の一つに供給されるバイアス電流 I_{bias} の形の出力電流 I_{OUT} を発生させる。 M_{N1} のゲートは、制御可能バイアス電圧 V_{IN} を受容する。 M_{P1} 、 M_{P2} 、 M_{P3} 、 M_{P4} のソースは電源電圧 V_{DD} に接続されている。 M_{NOUT} のゲートは、 M_{P4} のドレーンと M_{N3} のゲートと M_{N4} のドレーンにも接続されている V_{TEST} ノードに接続されている。 M_{N4} のゲートは M_{N3} のゲートに接続されている。 M_{N3} のドレーンは、 M_{P3} のドレーンと、 M_{P2} のゲートにも接続された M_{P3} のゲートとに接続されている。 M_{P2} のドレーンは M_{N2} のドレーンに接続され、 M_{N2} のゲートは、 M_{P1} のゲートと、 M_{N1} のドレーンにも接続された M_{P1} のドレーンとに接続されている。 M_{P3} のゲートおよびドレーンは、 M_{P1} のゲートおよびドレーンのように一緒に結合されている。

【0184】

A C 電圧プログラミングを含む CMOS 電流シンク

図 13a および 13b は、交流 (AC) 電圧プログラミングを含む CMOS 電流シンク回路 1300 と、回路 1300 を校正するための対応の動作タイミング図とを図示している。この設計の中心となるのは、2 個のキャパシタ C1 および C2 の充電および放電である。相互接続 TFT は、二つのキャパシタをプログラムするのに、四つのクロック信号、すなわち V_{G1} 、 V_{G2} 、 V_{G3} 、 V_{G4} を必要とする。これらのクロック信号は、電流ソース・シンク回路 122 により、または制御装置 112 により供給されるとよい。

【0185】

クロック信号 V_{G1} 、 V_{G2} 、 V_{G3} 、 V_{G4} は、それぞれ T2、T3、T5、T6 のゲートに印加される。T2、T3、T5、T6 は N 型または p 型の TFT であり、クロック信号アクティブ化方式 (ハイからローまたはローからハイ) が適宜変形される。n と p の両方の型の TFT に共通する記載にするため、各トランジスタはゲートと第 1 端子と第 2 端子とを有するものとして説明され、型に応じて、第 1 端子はソースまたはドレーンでよく、第 2 端子はドレーンまたはソースでよい。第 1 制御可能バイアス電圧 V_{IN1} は、T2 の第 1 端子に印加される。T2 の第 2 端末は、T1 のゲートと T3 の第 2 端子と第 1 キャパシタ C1 の一方のプレートにも接続されたノード A に接続されている。第 1 キャパシタ C1 の他方のプレートはアース電位 V_{SS} に接続されている。T1 の第 2 端子も V_{SS} に接続されている。T1 の第 1 端子は、T4 の第 2 端子にも接続された T3 の第 1 端子に接続されている。T4 のゲートは、T6 の第 2 端子と T5 の第 1 端子と第 2 キャパシタ C2 の一方のプレートにも接続された第 2 ノード B に接続されている。第 2 キャパシタの他方のプレートは V_{SS} に接続されている。第 2 制御可能バイアス電圧 V_{IN2} は第 2 端子 T5 に印加される。T6 の第 1 端子は、T7 の第 2 端子にも接続された T4 の第 1 端子に接続されている。panel_program 制御ラインは T7 のゲートに接続され、T7 の第 1 端子は I_{bias} の形の出力電流を画素アレイ 102 の画素縦列の一つに印加する。C1 および C2 の第 2 プレートはそれぞれ、基準電位でなく、(例えれば電源電圧制御回路 114 および / または制御装置 112 により制御される) 制御可能バイアス電圧に接続可能である。

【0186】

回路 1300 の例示的動作を次に説明する。クロック信号 V_{G1} 、 V_{G2} 、 V_{G3} 、 V_{G4} は一つずつアクティブになる 4 個の連続同時発生クロックである (図 13b 参照)。最初に、 V_{G1} がアクティブになり T2 をオンにする。キャパシタ C1 は T2 を介して名目的には V_{IN1} まで充電される。その後で次のクロック信号 V_{G2} がアクティブになり、T3 がオンになる。この時に T1 は、T3 を通して C1 を放電させる導電路を備えるダイオード接続構

10

20

30

40

50

成である。このような放電期間の長さは短くされる。ゆえに C₁ の最終電圧は、T₁ のデバイス閾値電圧および移動度により決定される。言い換えると、放電プロセスは、プログラミング後の C₁ の電位をデバイスパラメータと関連付けて、補正を達成する。続いて、他のキャパシタ C₂ が、それぞれ V_{G3} および V_{G4} のクロック信号によるアクティブ化により、同様に充電および放電される。

【 0 1 8 7 】

回路 1300 に示された 2 キャパシタ構成は、このような設計の出力インピーダンスを上昇させて、出力電圧変動に対する高い無影響性を可能にする。デバイスパラメータに左右されないことに加えて、この回路 1300 は AC 駆動の性質のため消費電力が非常に少ない。モバイル電子機器など超低電力デバイスへのこの回路 1300 の採用を促す静的電流の流れは存在しない。10

【 0 1 8 8 】

AC 電圧プログラミング電流シンク回路 1300 は、一つずつ指定の順序でアクティブ化されるクロック信号 (V_{G1}, V_{G2}, V_{G3}, V_{G4}) を各々が受容する (図 13 b 参照) 4 個のスイッチングトランジスタ T₂, T₃, T₅, T₆ を含む。第 1 キャパシタ C₁ は、第 1 クロック信号 V_{G1} のアクティブ化により校正動作中に充電されて、第 1 クロック信号 V_{G1} のアクティブ化および非アクティブ化に続く第 2 クロック信号 V_{G2} のアクティブ化により放電される。第 1 キャパシタ C₁ は第 1 T₂ と第 2 スイッチトランジスタ T₃ とに接続されている。第 2 キャパシタ C₂ は第 3 クロック信号 V_{G3} のアクティブ化により校正動作中に充電され、第 3 クロック信号 V_{G3} のアクティブ化および非アクティブ化に続く第 4 クロック信号 V_{G4} のアクティブ化により放電される (図 13 b 参照)。第 2 キャパシタ C₂ は、第 3 および第 4 スイッチングトランジスタ T₅ および T₆ に接続されている。出力トランジスタ T₇ は第 4 スイッチングトランジスタ T₆ に接続されて、校正動作に続くプログラミング動作中に、校正動作中に第 1 キャパシタ C₁ に蓄積された電流から導出される出力電流 I_{out} を流入させる。図 13 a の例に示されているように、4 個のスイッチングトランジスタ T₂, T₃, T₅, T₆ は n 型である。回路 1300 は、第 2 スイッチングトランジスタ T₃ に接続されて第 1 キャパシタ C₁ の導電路を用意して第 2 スイッチングトランジスタ T₃ を通して放電を行う第 1 導電トランジスタ T₁ を含む。第 1 キャパシタ C₁ の充電の後の第 1 キャパシタ C₁ の電圧は、第 1 導電トランジスタ T₃ の閾値電圧および移動度と相關関係にある。回路 1300 は、第 4 スイッチングトランジスタ T₆ に接続されて第 2 キャパシタ C₂ の導電路を用意して第 4 スイッチングトランジスタ T₆ を通して放電を行う第 2 導電トランジスタ T₄ を含む。図 13 a の例では、トランジスタの数はちょうど 7 個であって、キャパシタの数はちょうど 2 個である。20

【 0 1 8 9 】

交流 (AC) 電圧による電流シンクのプログラミングについての例示的タイミング図が、図 13 b に示されている。タイミングは、第 1 クロック信号 V_{G1} をアクティブ化 (n 型回路についてはアクティブハイ、p 型回路についてはアクティブロー) して第 1 キャパシタ C₁ を充電することにより校正動作を開始することを含む。次に第 1 クロック信号が非アクティブ化され、第 2 クロック信号 V_{G2} がアクティブ化されて第 1 キャパシタ C₁ に放電を開始させる。次に、第 2 クロック信号 V_{G2} が非アクティブ化され、第 3 クロック信号 V_{G3} がアクティブ化されて第 2 キャパシタ C₂ に充電させる。次に、第 3 クロック信号 V_{G3} が非アクティブ化され、第 4 クロック信号 V_{G4} がアクティブ化されて第 2 キャパシタ C₂ に放電を開始させる。第 4 クロック信号 V_{G4} が非アクティブ化されて校正動作を終了させ、アクセス制御ライン (panel_program) がプログラミング動作でアクティブ化されて、第 1 キャパシタ C₂ に蓄積された電流から導出されたバイアス電流 I_{bias} がプログラミング動作中に発光ディスプレイ 100 のアクティブマトリクスエリア 102 の画素縦列に印加されるようになる。C₁ および C₂ の第 2 プレートのための制御可能なバイアス電圧 (それぞれ V_{IN1} および V_{IN2}) を使用する場合には、各キャパシタが最初の四つの動作サイクル中に同じ電圧レベルを持ち、それから画素プログラミングレベル中に異なるレベルに変化する。こうして、電流ソース・シンク回路 1300 により発生される304050

電流レベルについて、より有効な制御が行われる。

【0190】

N F E T および P F E T ベース回路の互換性

本節は、P F E T ベースおよびN F E T ベースの画素回路設計の相違点と、n 型回路からp 型へ、およびその逆にどのように変換するかを概説する。各画素の発光ダイオードへの電流の極性はN F E T およびP F E T タイプの回路の両方について同じでなければならないため、発光ダイオードを通る電流は、画素発光中に両方のケースでE L _ V D D などの電源電圧からE L _ V S S などのアース電位へ流れる。

【0191】

n 型およびp 型T F T の間でどのように変換を行うかの例として、図14 a の画素回路 1400 を挙げる。ここで、駆動トランジスタT 1 はp 型であって、スイッチトランジスタT 2 およびT 3 はn 型である。各画素104 のクロック信号、すなわち（第1 横列についての）S E L _ 1 と（第2 横列についての）S E L _ 2 などは、図14 b のタイミング図に示されているように反転されている。P F E T ベース画素回路では、P 型素子が使用されるためS E L _ x 信号はアクティブローである。ここで回路1400 では、N 型素子が使用されるためS E L 信号はアクティブハイである。他の信号のタイミングとその相対的時間間隔は、二つの種類の間で同一である。しかし、p 型構成の駆動トランジスタT 1 がT 1 のゲートとE L _ V D D との間にゲートソース電圧を有することは言及に値する。ゆえにp 型構成では、T F T T 1 が飽和領域で作動している限り、O L E D の電圧がT 1 を流れる電流に及ぼす作用は最少である。しかし、対応するn 型では、ゲートソース電圧はT 1 のゲートとV_{OLED} ノードとの間である（T 2 とT 3 との間の共通ソース・ドレーンノードに対応する）。発光段階中のO L E D 電流は、画素104 の性能の安定性に影響するだろう。これは、T F T のサイジングおよび画素回路104 への適切なバイアス付与により軽減され、デバイス（T 1 ）の変化に対してO L E D 電流が影響を受けないようにする。やはりこれは、同じ画素設計のN およびP 型構成の間に見られる主な設計および動作上の相違の一つに関わっている。

【0192】

同じ指摘が、ここに開示される電流シンク・ソース回路に当てはまる。本節では、上述した二つの電流シンク設計を概説し、トランジスタ（N またはP F E T ）の極性の重要性について説明する。図15 a および16 a に示された概略図は、n 型およびp 型のF E T を使用してそれぞれ実行される電流シンク・ソース回路1500, 1600 を図示している。電流シンクのための主な要件は、出力端子からの一定電流の流入路を用意することである。N F E T およびP F E T の間のわずかな相違のため、p 型T F T は本質的に電流シンクの実行には一層困難である。N 型回路1500 （図15 a ）では、T 1 を通過する電流レベルは、キャパシタC_{SINK} におけるV S S および電圧により設定される飽和領域のゲートソース電圧により主に決定される。この時、キャパシタは外部手段により容易にプログラムされる。ここで、ソースは常にT F T 電流路の低電位ノードである。逆に、P F E T のソースノード（図16 a 参照）は、T F T 電流路の高電位ノードである。ゆえに、V S S はP F E T であった場合にはT 1 のソースノードではない。その結果、同じN F E T のための回路は、対応のP F E T に合わせて変形しなければ再利用できない。そのため、図16 a に示されているような異なる回路が実行されなければならない。P F E T 実行例は、P F E T T 3 のゲートとソースとの間に接続されたキャパシタC_{SINK} を有する。電流シンクの実際の動作についてはすでに説明しており、ここでは繰り返さないものとする。

【0193】

回路1500 は以下のように構成される。基準電流I r e f がT 5 のドレーンに印加される。p a n e l _ p r o g r a m 制御ラインは、T 6 のゲートに接続されている。V_{SR} 制御ラインは、T 5 のゲートとT 4 のゲートとに接続されている。T 1 のゲートは、T 2 のソースと第1 キャパシタC_{SINK1} の一方のプレートとに接続されている。第1 キャパシタの他方のプレートは、T 1 のソースにも接続されたアース電位V S S に接続されている

10

20

30

40

50

。T₂のドレーンは、ノードAでT₃のソースとT₁のドレーンとに接続されている。T₃のドレーンは、T₅のソースとT₆のソースとT₄のドレーンにも接続されたノードBに接続されている。T₄のソースは、T₃のゲートと第2キャパシタC_{SINK2}の一方のプレートとに接続され、他方のプレートはV_{SS}に接続されている。T₅のドレーンは、画素アレイ102の画素縦列の一つに供給されるI_{bias}の形の出力電流を印加する。panel_programおよびV_{SR}制御ラインのアクティブ化および非アクティブ化は、電流ソース制御手段122または制御装置112により制御可能である。

【0194】

回路1600は、各画素縦列にバイアス電流I_{bias}を提供するための5個のP型TFTを示している。基準電流I_{ref}がT₄のソースに印加される。panel_program制御ラインは、回路1600の校正中にT₅のゲートに印加されてこれをオンまたはオフにする。V_{SR}制御ラインは、T₄のゲートとT₂のゲートとに接続されている。T₂のソースはノードAで、T₁のゲートとT₃のゲートとキャパシタC_{SINK}の一方のプレートとに接続されている。キャパシタの他方のプレートは、T₃のソースとT₄のドレーンとT₅のドレーンとに接続されたノードBに接続されている。T₃のドレーンはT₁のソースに接続されている。T₅のソースは、バイアス電流I_{bias}の形の出力電流を画素アレイ102の画素縦列の一つに提供する。

【0195】

図15bおよび16bのタイミング図は、電流ソース・シンク回路がn型であるかp型であるかに応じて、クロック制御ラインのアクティブ化がどのように反転されるかを図示している。二つの電流シンク構成はトランジスタ極性の相違に対応し、加えてクロック信号は二つの構成の間で反転されなければならない。ゲート信号は同じタイミングシーケンスを共有するが反転されている。すべての電圧および電流バイアスは不变である。n型の場合には、V_{SR}およびpanel_program制御ラインはアクティブハイであるのに対して、p型の場合には、V_{SR}およびpanel_program制御ラインはアクティブローである。ここに開示される電流ソース・シンク回路のタイミング図には、図示簡略化のため2本の縦列のみが示されているが、画素アレイ104のあらゆる縦列のためのV_{SR}制御ラインが、panel_program制御ラインがアクティブ化される前に順にアクティブ化されることを理解すべきである。

【0196】

ディスプレイ均一性の改良

本開示の別の態様によれば、図1に示されたディスプレイ100などのディスプレイの空間的および/または時間的な均一性を改良するための技術が開示される。これらの技術は、画素アレイ102の縦列の各々へのバイアス電流I_{bias}が導出される基準電流ソースI_{ref}の迅速な校正を行い、ダイナミックレンジを改良することによりノイズ効果を軽減する。これらは、画素104の各々の個別TFTの不安定性および不均一性にもかかわらずディスプレイの均一性および寿命を向上させる。

【0197】

二つの校正レベルは、画素アレイ102に表示されるフレームとして現れる。第1レベルは、基準電流I_{ref}による電流ソースの校正である。第2レベルは電流ソースによるディスプレイ100の校正である。本文における「校正」の語は、校正が発光中に電流ソースまたはディスプレイを校正またはプログラムすることを指しているのに対して、電流バイアス電圧プログラミング(CBVP)駆動方式における「プログラミング」は、画素アレイ102の各画素104に望ましい輝度を表すプログラミング電圧V_pを蓄積するプロセスを指すという点で、プログラミングと異なっている。電流ソースおよび画素アレイ102の校正是一般的に、各フレームのプログラミング段階では実行されない。

【0198】

図17は、電流ソース回路120と任意の電流ソース制御手段122と制御装置112とが組み込まれた校正回路1700のブロック図の例を図示している。校正回路1700は、アクティブマトリクスエリア102を有するディスプレイパネル100のための電流

10

20

30

40

50

バイアス電圧プログラミング回路に使用される。電流ソース回路 120 は、ディスプレイ 100 の外部から供給されるかアクティブエリア 102 を囲繞する周辺エリア 106 でディスプレイ 100 に組み込まれる基準電流 I_{ref} を受容する。図 17 では CAL1 および CAL2 と表記された校正制御ラインは、どの横列の電流ソース回路が校正されるかを決定する。電流ソース回路 120 は、アクティブマトリクスエリア 102 の各画素縦列に印加されるバイアス電流 I_{bias} を流入または流出させる。

【0199】

図 18A は、校正回路 1700 の概略図の例を図示している。校正回路 1700 は、第 1 横列の校正電流ソース 1802 (CS#1 と表記) と、第 2 横列の校正電流ソース 1804 (CS#2 と表記) とを含む。校正回路 1700 は、第 2 横列の校正電流ソース 1804 が基準電流 I_{ref} により校正されている間に、第 1 横列の校正電流ソース 1802 (CS#1) にバイアス電流 I_{bias} でディスプレイパネル 102 を校正させるように構成された第 1 校正制御ライン (CAL1 と表記) を含む。第 1 および第 2 横列の校正電流ソース 1802, 1804 の電流ソースは、ここに開示される電流シンク・ソース回路のいずれかを含み得る。「電流ソース」の語は電流シンクを含むかその逆もあり、ここでは互換的な使用が意図されている。校正回路 1700 は、第 1 横列の校正電流ソース 1802 が基準電流 I_{ref} により校正されている間に第 2 横列の校正電流ソース 1804 (CS#2) にバイアス電流でディスプレイパネル 102 を校正させるように構成された第 2 校正制御ライン (CAL2 と表記) を含む。

【0200】

第 1 横列および第 2 横列の構成電流ソース 1802, 1804 は、ディスプレイパネル 100 の周辺エリア 106 に配置されている。第 1 基準電流スイッチ (T1 と表記) は、基準電流ソース I_{ref} と第 1 横列の校正電流ソース 1802との間に接続されている。第 1 基準電流スイッチ T1 のゲートは、第 1 校正制御ライン CAL1 に結合されている。図 17 を参照すると、第 1 校正制御ライン CAL1 はインバータ 1702 を通過し、第 2 校正制御ライン CAL2 はインバータ 1704 を通過して、極性が反対であることを除いて CAL1 および CAL2 と一緒にクロック信号を受ける /CAL1 および /CAL2 制御ラインを発生させる。こうして、CAL1 がハイの時に /CAL1 はローであり、CAL2 がローの時に /CAL2 はハイである。こうして、異なる横列の校正電流ソース 1802, 1804 によりディスプレイパネルが校正されている間に電流ソースの校正が可能となる。やはり図 18A を参照すると、第 2 基準電流スイッチ T2 は、基準電流ソース I_{ref} と第 2 横列の校正電流ソース 1804との間に接続されている。第 2 基準電流スイッチ T2 のゲートは、第 2 校正制御ライン CAL2 に結合されている。第 1 バイアス電流スイッチ T4 は第 1 校正制御ラインに接続され、第 2 バイアス電流スイッチ T3 は第 2 校正制御ラインに接続されている。スイッチ T1 ~ T4 は、n または p 型の TFT ドラゴンジスタでよい。

【0201】

第 1 横列の校正電流ソース 1802 は、アクティブエリア 102 の各画素縦列に一つずつの電流ソース（ここに開示される電流シンク・ソース回路のいずれかなど）を含む。電流ソース（またはシンク）の各々は、対応の画素縦列のためのバイアス電流ライン 132 にバイアス電流 I_{bias} を供給するように構成されている。第 2 横列の校正電流ソース 1804 も、アクティブエリア 102 の各画素縦列に一つずつの電流ソース（ここに開示される電流シンク・ソース回路のいずれかなど）を含む。電流ソースの各々は、対応の画素縦列のためのバイアス電流ライン 132 にバイアス電流 I_{bias} を供給するように構成されている。第 1 および第 2 横列の校正電流ソースの各電流ソースは、ディスプレイパネル 100 のアクティブエリアの画素縦列 132 の各々に同じバイアス電流を供給するように構成されている。

【0202】

第 1 校正制御ライン CAL1 は、第 1 画像フレームがディスプレイパネルに表示されている間に校正電流ソース 1802 の第 1 横列にバイアス電流 I_{bias} でディスプレイパ

10

20

30

40

50

ネル 100 を校正させるように構成されている。第 2 校正制御ライン C A L 2 は、第 1 フレームに続く第 2 フレームがディスプレイパネル 100 に表示されている間に、第 2 横列の校正電流ソース 1804 にバイアス電流 I b i a s でディスプレイパネル 100 の各縦列を校正させる。

【 0 2 0 3 】

基準電流 I r e f は一定であり、ある構成では、ディスプレイパネル 100 の外部にある従来の電流ソース（不図示）からディスプレイパネル 100 に供給可能である。図 18 B のタイミング図を参照すると、第 1 校正制御ライン C A L 1 は第 1 フレーム中にはアクティブ（ハイ）であるのに対し、第 2 校正制御ライン C A L 2 は第 1 フレーム中には非アクティブ（ロー）である。第 1 フレームに続く第 2 フレーム中には、第 1 校正制御ライン C A L 1 が非アクティブ（ロー）であるのに対し、第 2 校正制御ライン C A L 2 は第 2 フレーム中にアクティブ（ハイ）である。10

【 0 2 0 4 】

図 18 b のタイミング図は、アクティブエリア 102 を有する発光ディスプレイパネル 100 のための電流バイアス電圧プログラミング回路を校正する方法を実行するものである。第 2 横列の校正電流ソース・シンク回路（C S # 2）を基準電流 I r e f により校正している間に、第 1 校正制御ライン C A L 1 がアクティブ化されて、第 1 列（C S # 1）の校正電流ソース・シンク回路により提供されるバイアス電流 I b i a s で第 1 横列の校正電流ソース・シンク回路（C S # 1）にディスプレイパネル 100 を校正させる。校正ソース・シンク回路は、ここに開示されるいかなる回路でもよい。20

【 0 2 0 5 】

基準電流 I r e f により第 1 横列（C S # 1）を校正している間に、第 2 校正制御ライン C A L 2 がアクティブ化されて、第 2 縦列（C S # 2）の校正電流・シンク回路により提供されるバイアス電流 I b i a s でディスプレイパネル 100 を校正する。ディスプレイパネル 100 に表示される第 1 フレーム中に第 1 校正制御ライン C A L 1 がアクティブ化され、ディスプレイパネル 100 に表示される第 2 フレーム中に第 2 校正制御ライン C A L 2 がアクティブ化される。第 2 フレームは第 1 フレームに続くものである。第 1 校正制御ライン C A L 1 をアクティブ化した後、第 2 校正制御ライン C A L 2 をアクティブ化する前に第 1 校正制御ライン C A L 1 が非アクティブ化される。第 2 横列（C S # 2）の回路により提供されるバイアス電流 I b i a s でディスプレイパネル 100 を校正した後で、第 2 校正制御ライン C A L 2 が非アクティブ化されて第 2 フレームの校正サイクルを完了する。30

【 0 2 0 6 】

第 1 校正制御ラインおよび第 2 校正制御ラインのアクティブ化および非アクティブ化のタイミングは、ディスプレイパネル 100 の制御装置 112, 122 により制御される。制御装置 112, 122 は、発光ディスプレイパネル 100 の複数の画素 104 が配置されるアクティブエリア 102 の近傍のディスプレイパネル 100 の周辺エリア 106 に配置されている。制御装置は、電流ソース・シンク制御回路 122 でよい。発光ディスプレイパネル 100 は、 1920×1080 画素以下の解像度を有するとよい。発光ディスプレイ 100 は、120 Hz 以下のリフレッシュレートを有するとよい。40

【 0 2 0 7 】

減衰入力信号および低プログラミングノイズを含む画素回路

ディスプレイ効率の向上は、ディスプレイの電流駆動画素を駆動するのに必要とされる電流を削減することを必要とする。高 T F T 移動度を持つバックプレーン技術は、限定的な入力ダイナミックレンジを有する。その結果、ノイズおよびクロストークが画素データに重大なエラーを引き起こす。図 19 は、入力信号とプログラミングノイズとと同じ割合で減衰する画素回路 1900 を図示している。重要なことであるが、プログラミング電圧を保持する蓄電キャパシタは、二つの小型キャパシタ C_{S1} および C_{S2} に分割される。C_{S2} は V D D ラインの下方にあるため、画素 1900 の開口率の向上に役立つだろう。ノード A における最終電圧 V_A は、以下の等式で表される。50

$$V_A = V_B + (V_p - V_{ref} - V_n) \cdot (C_{S1} / C_{S2})$$

【0208】

ここで V_B はバイアス電流 I_{bias} により生成される校正電圧であり、 V_p は画素のためのプログラミング電圧であり、 V_n はプログラミングノイズおよびクロストークである。

【0209】

図 19 に示された画素 1900 は、図 4 a に示された画素 104a, b に類似した、各々が T1 から T6 と表記された 6 個の p 型 TFT ドライブトランジスタを含む。SEL および EM と表記された 2 本の制御ラインが存在する。SEL ラインは、プログラムされる画素横列を選択するためのセレクトラインであり、発光制御ライン EM は、TFT T6 を作動させて発光素子 1902a を発光状態とするのに使用される図 4 a に示された G_{EM} 制御ラインに類似している。この画素のためのセレクト制御ライン SEL は、T2, T3, T4 のそれぞれのベース端子に接続されている。SEL ラインがアクティブである時にこれらのトランジスタはオンになる。発光制御ライン EM は T5 および T6 のベースに接続されて、アクティブ化されるとこれらのトランジスタをオンにする。

【0210】

T5 のソースに基準電圧 V_{ref} が印加される。画素 1900 のプログラミング電圧は、Vdata を介して T4 のソースに供給される。T1 のソースは電源電圧 V_{dd} に接続されている。バイアス電流 I_{bias} が、T3 のドレーンに印加される。

【0211】

T1 のドレーンは、T2 のドレーンと T3 のソースと T6 のソースにも接続されたノード A に接続されている。T1 のゲートは第 1 および第 2 蓄電キャパシタ C_{S1} および C_{S2} と T2 のソースとに接続されている。T2, T3, T4 のゲートはセレクトライン SEL に接続されている。T4 のソースは、電圧データライン Vdata に接続されている。T4 のドレーンは、第 1 蓄電キャパシタと T5 のドレーンとに接続されている。T5 のソースは基準電圧 V_{ref} に接続されている。T6 および T5 のゲートは、発光素子が作動する時を制御するための発光制御ライン EM に接続されている。T6 のドレーンは、アース電位に陰極が接続された発光素子の陽極に接続されている。T3 のドレーンは、バイアス電流 I_{bias} を受容する。

【0212】

図 20 は、T1 から T3 と表記された 3 個の p 型 TFT ドライブトランジスタを有して单一のセレクトライン SEL を有するが、図 19 の画素回路 1900 に示された発光制御ライン EM は有していない別の画素回路 2000 である。セレクトライン SEL は、T2 および T3 のゲートに接続されている。この画素回路 2000 のためのプログラミング電圧を運ぶ電圧データラインは、第 1 蓄電キャパシタ C_{S1} の一方のプレートに直接接続されている。第 1 蓄電キャパシタ CS1 の他方のプレートは、T2 のソースと駆動トランジスタ T1 のゲートと第 2 蓄電キャパシタ C_{S2} の一方のプレートにも接続されたノード B に接続されている。第 2 蓄電キャパシタの他方のプレートは、T1 のソースにも接続された電源電圧 V_{dd} に接続されている。T1 のドレーンは、T2 のドレーンと T3 のソースと OLEd などの発光素子の陰極にも接続されたノード A に接続されている。LED の陽極は、アース電位に接続されている。T3 のドレーンは、T3 がアクティブ化される時にバイアス電流 I_{bias} を受容する。

【0213】

ここに開示される回路のいずれも、例えばポリシリコン、アモルファスシリコン、有機半導体、金属酸化物、そして従来の CMOS を含む多様な製造技術に従った製造が可能である。ここに開示される回路のいずれも、その相補的な対応の回路アーキテクチャによる変形が可能である（例えば n 型回路が p 型回路に変換されるかその逆が可能である。）。

【0214】

本開示の特定の実施形態および用途が図示および説明されたが、本開示はここに開示される構造および構成そのものに限定されないことと、添付の請求項により規定される発明

10

20

30

40

50

の範囲から逸脱しない様な修正、変更、および変形が上記の説明から明らかとなることが理解されるはずである。


【符号の説明】

【0215】


100	電子ディスプレイシステム・パネル	
102	アクティブマトリクスエリア	
104 a ~ n	画素	
106	周辺エリア	
108	ゲート・アドレスドライバ回路	
110	ソース・データドライバ回路	10
112	制御装置	
114	電源電圧制御手段	
120	電流ソース・シンク回路	
122	電流ソース制御手段	
124	電流ソース・シンクアドレスドライバ	
132 a ~ n	電流バイアスライン	
200	C B V P 回路	
202 a ~ n	発光素子	
206	共有スイッチトランジスタ	
210	基準電圧スイッチ	20
212 a ~ n	画素駆動回路	
214 a ~ n	蓄電素子 / キャパシタ	
216	基準電圧制御ライン	
402 a , b	ゲートトランジスタ	
500 , 500' , 500"	高インピーダンス電流シンク・ソース回路	
502 , 502'	校正制御ライン	
504 , 504'	アクセス制御ライン	
510	入力	
512	基準電流	
514	ノード	30
516	第1トランジスタ	
518	第2トランジスタ	
520	蓄電素子	
522	出力トランジスタ	
900	電圧 電流コンバータ回路	
902	C A L 制御ライン	
1000	電流シンク回路	
1002 , 1102	V_{SR} 制御ライン	
1004	panel_program制御ライン	
1100	P F E Tベース電流シンク回路	40
1200	C M O S 電流シンク・ソース回路	
1201 , 1202 , 1203	電流ミラー	
1204	制御可能バイアス電圧入力	
1206	ノード	
1208	出力ライン	
1300	C M O S 電流シンク回路	
1400	画素回路	
1500 , 1600	電流シンク・ソース回路	
1700	校正回路	
1702 , 1704	インバータ	50

1802, 1804 校正電流ソース列
1900, 2000 画素回路


【図1】




【図2 a】




【図2 b】




【図3 a】




【図3 b】




【図4 a】




【図 4 b】



【図 5 a】




【図 5 b - 1】




【図 5 b - 2】




【図 6】




【図 5 c】




【図 7 a】




【図 7 b】




【図8】




【図9 a】




【図9 b】




【図10 a】




【図10 b】




【図11 b】




【図11 a】




【図 1 2】




【図 1 3 a】




【図 1 3 b】




【図 1 4 a】




【図 1 5 a】




【図 1 4 b】




【図 1 5 b】




【図 1 6 a】




【図 1 6 b】




【図 1 7】




【図 1 8 a】




【図 1 8 b】



【図 1 9】



【図 2 0】



 フロントページの続き

(51)Int.Cl.

F I		
G 0 9 G	3/20	6 2 1 M
G 0 9 G	3/20	6 2 4 B
G 0 9 G	3/20	6 7 0 H
G 0 9 G	3/20	6 7 0 J
G 0 9 G	3/3225	
H 0 5 B	33/08	
H 0 5 B	33/14	A

(31)優先権主張番号 2694086

(32)優先日 平成22年2月17日(2010.2.17)

(33)優先権主張国 カナダ(CA)

(31)優先権主張番号 12/944,477

(32)優先日 平成22年11月11日(2010.11.11)

(33)優先権主張国 米国(US)

(31)優先権主張番号 12/944,488

(32)優先日 平成22年11月11日(2010.11.11)

(33)優先権主張国 米国(US)

(31)優先権主張番号 12/944,491

(32)優先日 平成22年11月11日(2010.11.11)

(33)優先権主張国 米国(US)

(72)発明者 ナサン アロキア

イギリス ケンブリッジ ハンチンドン ロード 189

(72)発明者 ライ ジャクソン チ ソン

カナダ オンタリオ キチェナー キング ストリート ウエスト 404 アパートメント 3
19

合議体

審判長 中塚 直樹

審判官 須原 宏光

審判官 清水 稔

(56)参考文献 特開2008-203884(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/30-3/3291

专利名称(译)	高效编程和快速校准发光显示器及其稳定的电流源接收器		
公开(公告)号	JP6488254B2	公开(公告)日	2019-03-20
申请号	JP2016072396	申请日	2016-03-31
[标]申请(专利权)人(译)	伊格尼斯创新公司		
申请(专利权)人(译)	伊格尼斯-Inobeishon公司		
当前申请(专利权)人(译)	伊格尼斯-Inobeishon公司		
[标]发明人	チャジゴラムレザ ナサンアロキア ライジャクソンチソン		
发明人	チャジ ゴラムレザ ナサン アロキア ライ ジャクソン チ ソン		
IPC分类号	G09G3/3233 G09G3/20 G09G3/3225 H05B33/08 H01L51/50		
CPC分类号	G09G3/3283 G09G3/3291 G09G2300/0465 G09G2300/0814 G09G2300/0819 G09G2300/0852 G09G2310/0218 G09G2310/0262 G09G2320/0233 G09G2320/0693 G09G3/3225 G09G5/18		
FI分类号	G09G3/3233 G09G3/20.611.F G09G3/20.612.E G09G3/20.612.G G09G3/20.621.K G09G3/20.621.M G09G3/20.624.B G09G3/20.670.H G09G3/20.670.J G09G3/3225 H05B33/08 H05B33/14.A		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC33 3K107/EE04 3K107/HH04 3K107/HH05 5C080/AA06 5C080 /BB05 5C080/DD07 5C080/DD22 5C080/DD26 5C080/DD29 5C380/AA01 5C380/AB06 5C380/AB16 5C380/AB18 5C380/AB22 5C380/AB23 5C380/AB46 5C380/BA01 5C380/BA14 5C380/BD02 5C380 /BD09 5C380/BD10 5C380/CC26 5C380/CC27 5C380/CC34 5C380/CC39 5C380/CC41 5C380/CC58 5C380/CC62 5C380/CC77 5C380/CD013 5C380/CD014 5C380/CD015 5C380/CD016 5C380/CD026 5C380/CE04 5C380/CF12 5C380/CF26 5C380/CF43 5C380/CF52 5C380/DA32 5C380/DA35 5C380 /DA58 5C380/GA15 5C380/GA17		
优先权	2684818 2009-11-12 CA 2687477 2009-12-07 CA 2694086 2010-02-17 CA 12/944477 2010-11-11 US 12/944488 2010-11-11 US 12/944491 2010-11-11 US		
其他公开文献	JP2016167074A		
外部链接	Espacenet		

摘要(译)

提供了一种能够控制源电压变化对输出电流的影响的电路。一种用于提高AMOLED (非晶有机发光器件) 显示器的显示分辨率的电路和驱动技术。开关晶体管在显示器的几个子像素之间共享，以通过最小化所使用的晶体管的数量来提高制造产量。该方法还使得能够使用传统的连续扫描驱动器。还公开了一种使用单个器件在显示基板上提供稳定且高阻抗的电流吸收源的技术。最后，尽管晶体管元件的不稳定性和不均匀性，发光显示器的空间和/或时间均匀性通过执行参考电流源的快速校准以通过改善动态范围来降低噪声影响一种改进技术 [选图]图1

(45)発行日 平成31年3月20日(2019.3.20)

(24)登録日 平成31年3月1日(2019.3.1)

(51)Int.Cl.	F 1
G 0 9 G 3/3233 (2016.01)	G 0 9 G 3/3233
G 0 9 G 3/20 (2006.01)	G 0 9 G 3/20 6 1 1 F
G 0 9 G 3/3225 (2016.01)	G 0 9 G 3/20 6 1 2 E
H 0 5 B 33/08 (2006.01)	G 0 9 G 3/20 6 1 2 G
H 0 1 L 51/50 (2006.01)	G 0 9 G 3/20 6 2 1 K

請求項の数 15 (全 49 頁) 最終頁に続く

(21)出願番号 特願2016-72396(P2016-72396)	(73)特許権者 507257080
(22)出願日 平成28年3月31日(2016.3.31)	イグニス・イノベイション・インコーポレーテッド
(23)分割の表示 特願2012-538429(P2012-538429)	IGNIS INNOVATION INCORPORATED
の分割	カナダ オンタリオ ウォータールー パ
原出願日 平成22年11月12日(2010.11.12)	セースト ドライブ 50 ユニット 1
(63)公開番号 特開2016-167074(P2016-167074)	2
(43)公開日 平成28年9月15日(2016.9.15)	(74)代理人 110001210
審査請求日 平成28年5月2日(2016.5.2)	特許業務法人Y K I 国際特許事務所
審査番号 不願2018-328(2018-328/J1)	(72)発明者 チャジ ゴラムレザ
審判請求日 平成30年1月11日(2018.1.11)	カナダ オンタリオ ウォータールー ケ
(31)優先権主張番号 2684818	ルソ ドライブ 463
(32)優先日 平成21年11月12日(2009.11.12)	
(33)優先権主張国 カナダ(CA)	
(31)優先権主張番号 2687477	
(32)優先日 平成21年12月7日(2009.12.7)	
(33)優先権主張国 カナダ(CA)	

最終頁に続く

(54)【発明の名称】 路光ディスプレイおよびその安定的電源ソース・シンクのための効率的プログラミングおよび高
速校正