

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-151152

(P2009-151152A)

(43) 公開日 平成21年7月9日(2009.7.9)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/30 K	5C080
H01L 51/50 (2006.01)	G09G 3/20 611E	
	G09G 3/20 611H	
	G09G 3/20 641D	
審査請求 未請求 請求項の数 10 O L (全 28 頁) 最終頁に続く		

(21) 出願番号	特願2007-329845 (P2007-329845)	(71) 出願人	000002185
(22) 出願日	平成19年12月21日 (2007.12.21)		ソニー株式会社
		(74) 代理人	100094053
			弁理士 佐藤 隆久
		(72) 発明者	富田 昌嗣
			東京都港区港南1丁目7番1号 ソニーイ ーエムシーエス株式会社内
		(72) 発明者	浅野 慎
			東京都港区港南1丁目7番1号 ソニー株 式会社内
		Fターム(参考)	3K107 AA01 BB01 CC31 EE03 HH04 HH05 5C080 AA06 BB05 DD06 DD29 EE28 EE29 FF11 JJ02 JJ03 JJ04 JJ05


(54) 【発明の名称】 自発光型表示装置およびその駆動方法

(57) 【要約】

【課題】画面全体の明るさが瞬間的に変化する（フラッシュ）現象を防止または抑制する。

【解決手段】発光ダイオード（OLED）、駆動トランジスタMdおよび保持キャパシタCsを含む画素回路3(i,j)と、画素回路3(i,j)の駆動を行う駆動回路とを有する。駆動回路は、OLEDを発光可能とする前に駆動トランジスタMdに対し閾値電圧補正と移動度補正を行う期間において、OLEDの非発光状態から駆動トランジスタMdの予備の閾値電圧補正（空V_{th}補正）を行い、OLEDを逆バイアス状態にして保持キャパシタCsの保持電圧を初期化する補正準備を一定期間行ってから閾値電圧補正の本動作と移動度補正を行う。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路と、

前記発光ダイオードを発光可能とする前に前記駆動トランジスタに対し閾値電圧補正と移動度補正を行う期間において、前記発光ダイオードの非発光状態から前記駆動トランジスタの予備の閾値電圧補正（空 V_{th} 補正）を行い、前記発光ダイオードを逆バイアス状態にして前記保持キャパシタの保持電圧を初期化する補正準備を一定期間行ってから閾値電圧補正の本動作と前記移動度補正を行う駆動回路と、

10

を有する自発光型表示装置。

【請求項 2】

複数の前記画素回路が行列状に配置される画素アレイを有し、

前記複数の画素回路のそれぞれが、前記制御ノードに対し、データ電位をサンプリングして入力するサンプリングトランジスタを含み、

前記駆動回路は、前記サンプリングトランジスタをオフさせた状態で、前記駆動トランジスタの、前記発光ダイオードが接続された側と反対側のノードの電源電圧接続を解除することにより前記発光ダイオードを逆バイアス状態に設定し、前記空 V_{th} 補正の後に前記補正準備を行ってから前記閾値電圧補正の本動作と前記移動度の補正を行い、

前記補正準備では、前記電源電圧接続の解除期間を、前記画素アレイ内の画素行ごとに決められた全ての画面表示期間内で一定とする

20

請求項 1 に記載の自発光型表示装置。

【請求項 3】

前記駆動回路は、直前の他の前記画面表示期間における発光終了を、前記逆バイアス状態の設定の開始により変更可能に制御する

請求項 2 に記載の自発光型表示装置。

【請求項 4】

前記駆動回路は、

前記非発光状態の設定と、前記駆動トランジスタの閾値電圧の等価電圧を前記保持キャパシタに保持させる閾値電圧補正（前記空 V_{th} 補正）とを行い、

30

前記補正準備と、閾値電圧補正の本動作と、データ電位を前記制御ノードに書き込んで前記駆動トランジスタの駆動能力に応じて前記保持キャパシタの保持電圧を調整する移動度補正とを、一定の期間内に前記発光ダイオードの逆バイアス状態で行い、

前記データ電位に応じて、前記発光ダイオードを発光可能な状態に順バイアスする

請求項 1 に記載の自発光型表示装置。

【請求項 5】

複数の前記画素回路が行列状に配置される画素アレイと、

前記画素アレイ内で複数の前記画素回路を列方向の並びごとに共通接続する複数の映像信号線と、

前記画素アレイ内で複数の前記画素回路を行方向の並びごとに共通接続し、前記駆動回路で発生する電源駆動パルスを送信する電源走査線と、

40

前記画素アレイ内で複数の前記画素回路を行方向の並びごとに共通接続し、前記駆動回路で発生する書込駆動パルスを送信する書込走査線と、

を備え、

前記画素回路内で、

前記駆動トランジスタと有機発光ダイオードとが前記電源走査線と所定の電圧線との間に縦続接続され、

前記駆動トランジスタに接続された前記発光ダイオードのカソードと前記駆動トランジスタの制御ノードとの間に保持キャパシタが接続され、

前記制御ノードと前記映像信号線との間に、前記書込駆動パルスにより制御される

50

サンプリングトランジスタが接続されている

請求項 1 に記載の自発光型表示装置。

【請求項 6】

前記駆動回路は、

前記電源走査線を前記電源駆動パルスの第 1 レベルから、前記発光ダイオードを逆バイアスする第 2 レベルに制御し、前記映像信号線に前記データ電位のパルスが重畳されていない基準電位の区間で、前記書込走査線のレベルを前記サンプリングトランジスタがオンする前記書込駆動パルスの活性レベルに遷移させることにより前記発光ダイオードの逆バイアス状態を設定し、

前記基準電位の区間で前記電源走査線を前記第 1 レベルに遷移させ、前記書込走査線の前記書込駆動パルスを非活性レベルに遷移させることにより前記空 V_{th}補正を行い、

前記補正準備では、前記電源走査線の前記第 2 レベルの区間長を、前記画素アレイ内の画素行ごとに決められた全ての画面表示期間内で一定として、前記逆バイアス状態の設定と同じ前記電源走査線および前記書込走査線のレベル制御を行い、

前記空 V_{th}補正と同じ前記電源走査線および前記書込走査線のレベル制御を行うことによって、前記閾値電圧補正の本動作を実行する

請求項 5 に記載の自発光型表示装置。

【請求項 7】

発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路を備える自発光型表示装置の駆動方法であって、

前記発光ダイオードの非発光状態を設定する非発光設定ステップと、

前記駆動トランジスタの予備の閾値電圧補正を行う空 V_{th}補正ステップと、

前記発光ダイオードを逆バイアス状態にして前記保持キャパシタの保持電圧を初期化する補正準備ステップと、

前記駆動トランジスタの閾値電圧補正を行う本動作の閾値電圧補正ステップと、

前記画素回路にデータ電圧を書き込んで前記駆動トランジスタの移動度補正を行う移動度補正ステップと、

前記書き込んだデータ電圧に応じて、前記発光ダイオードを発光可能な状態に順バイアスする発光設定ステップと、

を含む自発光型表示装置の駆動方法。

【請求項 8】

前記空 V_{th}補正ステップ、前記補正準備ステップ、前記本動作の閾値電圧補正ステップ、前記移動度補正ステップ、前記発光設定ステップ、および、前記非発光設定ステップを、この順で、前記画素回路が行列状に配置された画素アレイ内の画素行ごとに決められた行表示期間に対応して実行する

請求項 7 に記載の自発光型表示装置の駆動方法。

【請求項 9】

前記補正準備ステップ、前記本動作の閾値電圧補正ステップ、前記移動度補正ステップ、前記発光設定ステップ、前記空 V_{th}補正ステップ、および、前記非発光設定ステップを、この順で、前記画素回路が行列状に配置された画素アレイ内の画素行ごとに決められた行表示期間に対応して実行する

請求項 7 に記載の自発光型表示装置の駆動方法。

【請求項 10】

前記補正準備ステップでは、前記逆バイアス状態の設定期間を、全ての前記画面表示期間内で一定とする

請求項 7 に記載の自発光型表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

10

20

30

40

50

本発明は、バイアス電圧が印加されたときに自発光する発光ダイオードと、その駆動電流を制御する駆動トランジスタと、駆動トランジスタの制御ノードに結合する保持キャパシタとを、画素回路内に有する自発光型表示装置と、その駆動方法に関する。

【背景技術】

【0002】

自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス（Organic Electro Luminescence）素子が知られている。有機エレクトロルミネッセンス素子は、一般に、OLED（Organic Light Emitting Diode）と称され、発光ダイオードの一種である。

【0003】

OLEDは、下部電極と上部電極との間に、有機正孔輸送層や有機発光層などとして機能する複数の有機薄膜を積層させている。OLEDは、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、OLEDを流れる電流値を制御することで発色の階調を得ている。そのため、OLEDを電気光学素子として用いる表示装置は、OLEDの電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持するキャパシタとを含む画素回路が画素ごとに設けられている。

【0004】

画素回路は様々なものが提案され、主なものでは4トランジスタ（4T）・1キャパシタ（1C）型、4T・2C型、5T・1C型、3T・1C型などが知られている。

これらは何れもTFT（Thin Film Transistor）から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ（輝度の均一性）を向上させることを目的とする。とくに画素回路内でOLEDを電源に接続するときに、入力する映像信号のデータ電位に応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にOLEDの発光輝度に影響を与える。

【0005】

駆動トランジスタの特性バラツキで最大のものは閾値電圧のバラツキである。このため、駆動トランジスタの閾値電圧バラツキに因る影響が駆動電流からキャンセルされるように、駆動トランジスタのゲートソース間電圧を補正する必要がある。以下、この補正を「閾値電圧補正または閾値補正」という。

さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分（一般には、移動度と称されている）の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。

駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献1に詳しく説明されている。

【特許文献1】特開2006-215213号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

上記特許文献1に記載されているように、画素回路の構成によっては、閾値電圧や移動度の補正時に発光ダイオード（有機EL素子）を非発光とするため、当該発光ダイオードを逆バイアスした状態で上記補正を行う場合がある。この場合、表示画面が切り替わる際に、時として、画面全体の明るさが瞬間的に変化する現象が生じる。この現象は、瞬間的に画面が明るく光るような場合が特に目立つことから、以下、「フラッシュ現象」と称する。

本発明は、この画面全体の明るさが瞬間的に変化する（フラッシュ）現象を防止または抑制することができる自発光型表示装置と、その駆動方法に関する。

【課題を解決するための手段】

【0007】

本発明の一形態（第１形態）に関わる自発光型表示装置は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路と、当該画素回路の駆動を行う駆動回路とを有する。

前記駆動回路は、前記発光ダイオードを発光可能とする前に前記駆動トランジスタに対し閾値電圧補正と移動度補正を行う期間において、前記発光ダイオードの非発光状態から前記駆動トランジスタの予備の閾値電圧補正（空 V_{th} 補正）を行い、前記発光ダイオードを逆バイアス状態にして前記保持キャパシタの保持電圧を初期化する補正準備を一定期間行ってから閾値電圧補正の本動作と前記移動度補正を行う。

【０００８】

本発明の他の形態（第２形態）に関わる自発光型表示装置は、上記第１形態の特徴に加えて、次の特徴を有する。

すなわち、第２形態の自発光型表示装置は、複数の前記画素回路が行列状に配置される画素アレイを有し、前記複数の画素回路のそれぞれが、前記制御ノードに対し、データ電位をサンプリングして入力するサンプリングトランジスタを含み、前記駆動回路は、前記サンプリングトランジスタをオフさせた状態で、前記駆動トランジスタの、前記発光ダイオードが接続された側と反対側のノードの電源電圧接続を解除することにより前記発光ダイオードを逆バイアス状態に設定し、前記空 V_{th} 補正の後に前記補正準備を行ってから前記閾値電圧補正の本動作と前記移動度の補正を行い、前記補正準備では、前記電源電圧接続の解除期間を、前記画素アレイ内の画素行ごとに決められた全ての画面表示期間内で一定とする。

【０００９】

本発明の他の形態（第３形態）に関わる自発光型表示装置は、上記第２形態の特徴に加えて、次の特徴を有する。

すなわち、第３形態の自発光型表示装置において、前記駆動回路は、直前の他の前記画面表示期間における発光終了を、前記逆バイアス状態の設定の開始により変更可能に制御する。

【００１０】

本発明の他の形態（第４形態）に関わる自発光型表示装置は、上記第１形態の特徴に加えて、次の特徴を有する。

すなわち、第４形態の自発光型表示装置は、前記画素回路が、前記非発光状態の設定と、前記駆動トランジスタの閾値電圧の等価電圧を前記保持キャパシタに保持させる閾値電圧補正（前記空 V_{th} 補正）とを行い、前記補正準備と、閾値電圧補正の本動作と、データ電位を前記制御ノードに書き込んで前記駆動トランジスタの駆動能力に応じて前記保持キャパシタの保持電圧を調整する移動度補正とを、一定の期間内に前記発光ダイオードの逆バイアス状態で行い、前記データ電位に応じて、前記発光ダイオードを発光可能な状態に順バイアスする。

【００１１】

本発明の他の形態（第５～第６形態）に関わる自発光型表示装置は、特に詳細は記述しないが、上記第１～第４形態を、具体的な信号線や制御線のレベル制御で示すものである。

【００１２】

本発明の他の形態（第７形態）に関わる自発光型表示装置の駆動方法は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路を備える自発光型表示装置の駆動方法であって、前記発光ダイオードの非発光状態を設定する非発光設定ステップと、前記駆動トランジスタの予備の閾値電圧補正を行う空 V_{th} 補正ステップと、前記発光ダイオードを逆バイアス状態にして前記保持キャパシタの保持電圧を初期化する補正準備ステップと、前記駆動トランジスタの閾値電圧補正を行う本動作の閾値電圧補正ステップと、前記画素回路にデータ電圧を書き込んで前記駆動トランジスタの移動度補正

10

20

30

40

50

を行う移動度補正ステップと、前記書き込んだデータ電圧に応じて、前記発光ダイオードを発光可能な状態に順バイアスする発光設定ステップと、を含む。

【0013】

本発明の他の形態（第8形態）に関わる自発光型表示装置の駆動方法は、上記第7形態の特徴に加え、次の特徴を有する。

すなわち、第8形態の自発光型表示装置の駆動方法は、前記空 V_{th} 補正ステップ、前記補正準備ステップ、前記本動作の閾値電圧補正ステップ、前記移動度補正ステップ、前記発光設定ステップ、および、前記非発光設定ステップを、この順で、前記画素回路が行列状に配置された画素アレイ内の画素行ごとに決められた行表示期間に対応して実行する。

【0014】

本発明の他の形態（第9形態）に関わる自発光型表示装置の駆動方法は、上記第7形態の特徴に加え、次の特徴を有する。

すなわち、第9形態の自発光型表示装置の駆動方法は、前記補正準備ステップ、前記本動作の閾値電圧補正ステップ、前記移動度補正ステップ、前記発光設定ステップ、前記空 V_{th} 補正ステップ、および、前記非発光設定ステップを、この順で、前記画素回路が行列状に配置された画素アレイ内の画素行ごとに決められた行表示期間に対応して実行する。

【0015】

本発明の他の形態（第10形態）に関わる自発光型表示装置の駆動方法は、上記第7形態の特徴に加え、次の特徴を有する。

すなわち、第10形態の自発光型表示装置の駆動方法は、前記補正準備ステップでは、前記逆バイアス状態の設定期間を、全ての前記画面表示期間内で一定とする。

【0016】

ところで、本発明者等は、前述した「フラッシュ現象」の原因を解析した結果、この現象は、発光ダイオード（有機EL素子等）の逆バイアス期間の長短に関係していることを見出している。

有機EL素子の逆バイアスについて、上記特許文献1には、5T・1C型の画素回路において、有機発光ダイオードOLED（有機EL素子）を逆バイアスした状態で閾値電圧補正を行う制御が記載されている（上記特許文献1の第1および第2実施形態参照、例えば第1実施形態における段落[0046]等の記載参照）。特許文献1では、1つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ELディスプレイにおいては、有機EL素子の逆バイアスは、1フィールド前の画面表示期間（1F）における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ（始点）が、有機EL素子の発光許可期間の長さに依存し、時として変化する。

【0017】

有機EL素子は、流れる電流量が極端に大きくなると経時変化により、その特性が低下する。この特性の低下は、前述した閾値電圧や移動度の補正である程度補償（補正）されるが、極端な特性低下は完全に補正できないため、特性低下は最初から小さいほうが望ましい。このため、発光輝度を上げる制御を行う場合、駆動電流量を上げるのではなく発光許可期間を長くする制御（パルスのデューティ比制御）を行うことがある。

また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。

【0018】

画面の明るさを、平均的な画素の発光輝度を上下して変化させる場合、その画面の切り替え時に「フラッシュ現象」が観測されることから、逆バイアス期間の長短に依存して、フラッシュ現象の出方が変わってくる。この観点から、本発明者らは、発光ダイオード（有機EL素子等）を逆バイアスするときに、発光ダイオードの等価容量値が時間的に変化する、これが補正の精度に影響を与えるため、輝度が画面全体で変化しているという結論を

10

20

30

40

50

得ている。

なお、発光ダイオードの非発光設定（発光している場合は発光停止）は、上述のように逆バイアス状態の設定によって行われることが一般的であるが、逆バイアス状態にしくとも、例えばバイアスゼロでも非発光設定は可能である。

【0019】

よって、本発明の上述した第1～第10形態では、発光ダイオードの非発光設定（発光している場合は発光停止、例えば逆バイアス状態設定）の動作と、補正準備のために行う逆バイアス状態設定との間に、発光ダイオードの非発光状態から駆動トランジスタの予備の閾値電圧補正（空 V_{th} 補正）を行い、この空 V_{th} 補正から後の逆バイアス設定期間（一般には補正準備期間）を一定としている。空 V_{th} 補正は、その後に行う閾値電圧補正の本動作と制御自体は似ており、保持キャパシタに閾値電圧を保持させる動作である。しかし、空 V_{th} 補正の後に保持キャパシタの保持電圧初期化（補正準備）が行われるため、空 V_{th} 補正で行った閾値電圧補正は無効となる（本動作の閾値電圧補正に寄与しない）。空 V_{th} 補正は初期化で行われる逆バイアス設定の始点を決める作用があり、これにより再度の初期化が一定期間だけ行われる。

10

【0020】

保持電圧の初期化期間、即ち逆バイアス設定期間を一定期間とするには、たとえば、駆動トランジスタに対する電源電圧接続の解除期間を一定とするという、より具体的な制御手法が採用できる（第2形態）。また、保持電圧の初期化と、閾値電圧補正の本動作と、移動度補正とを、一定の期間内に発光ダイオードを逆バイアスした状態で行う場合（第4形態）、閾値電圧補正の本動作と、移動度補正の動作は、それぞれ一定の期間に決められるとするならば、保持電圧の初期化における逆バイアス設定期間も一定となる。

20

【0021】

なお、第4形態のような場合、空 V_{th} 補正期間の最中も発光ダイオードが逆バイアスされることがあるが、空 V_{th} 補正時に発光ダイオードの一方電極に対し電荷の移動があるため、それまでの発光ダイオードが受けていた逆バイアスのための強い電氣的なストレスが一旦緩和され、発光ダイオードの等価容量値もほぼリセットされる。このため、移動度補正の精度に関係する電氣的ストレスに起因した発光ダイオードの等価容量値変化は、実質上、空 V_{th} 補正の終了後から再び開始されることになり、この電氣的ストレスを受ける期間が一定なため、補正精度が向上する。

30

【0022】

複数の画素回路が画素アレイ内で行列状に配置され、その画素行ごとに画面表示期間が決められている場合、駆動回路によって、直前の他の画面表示期間における発光終了を、非発光設定の開始により変更可能に制御してよい（第3形態参照）。この形態では、他の画面表示期間の発光終了から非発光設定が開始されるが、非発光設定を逆バイアス設定により行う場合、逆バイアス状態の設定期間が、上記発光終了をどの時点にするかによって変動する。しかし、他の形態と同様、空 V_{th} 補正期間が存在し、その後改めて（若しくは初めて）逆バイアス設定を行うため、閾値電圧補正の本動作や移動度補正精度に関係する実効的な逆バイアス設定期間が一定となる。

40

【発明の効果】

【0023】

本発明によれば、閾値電圧や移動度の補正に関係する直前の実効的な逆バイアス設定期間を一定にできることから、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となり、結果として、いわゆるフラッシュ現象を有効に防止または抑制可能である。

【発明を実施するための最良の形態】

【0024】

以下、本発明の実施形態を、2T・1C型の画素回路を有する有機ELディスプレイを例として、図面を参照して説明する。

【0025】

50

<全体構成>

図1に、本発明の実施形態に関わる有機ELディスプレイの主要構成を示す。

図解する有機ELディスプレイ1は、複数の画素回路(PXLC)3(i,j)がマトリクス状に配置されている画素アレイ2と、画素アレイ2を駆動する垂直駆動回路(Vスキャナ)4および水平駆動回路(Hセクタ:HSEL)5を含む。

Vスキャナ4は、画素回路3の構成により複数設けられている。ここではVスキャナ4が、水平画素ライン駆動回路(Drive Scan)41と、書き込み信号走査回路(Write Scan)42を含んで構成されている。Vスキャナ4およびHセクタ5は「駆動回路」の一部であり、「駆動回路」は、Vスキャナ4とHセクタ5の他に、これらにクロック信号を与える回路や制御回路(CPU等)など、不図示の回路も含む。

【0026】

図1に示す画素回路の符号「3(i,j)」は、当該画素回路が垂直方向(縦方向)のアドレスi(i=1,2)と、水平方向(横方向)のアドレスj(j=1,2,3)を持つことを意味する。これらのアドレスiとjは最大値をそれぞれ「n」と「m」とする1以上の整数をとる。ここでは図の簡略化のためn=2、m=3の場合を示す。

このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。

【0027】

画素回路3(1,1)、3(2,1)が垂直方向の映像信号線DTL(1)に接続されている。同様に、画素回路3(1,2)、3(2,2)が垂直方向の映像信号線DTL(2)に接続され、画素回路3(1,3)、3(2,3)が垂直方向の映像信号線DTL(3)に接続されている。映像信号線DTL(1)~DTL(3)は、Hセクタ5によって駆動される。

第1行の画素回路3(1,1)、3(1,2)および3(1,3)が書込走査線WSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が書込走査線WSL(2)に接続されている。書込走査線WSL(1),WSL(2)は、水平画素ライン駆動回路41によって駆動される。

また、第1行の画素回路3(1,1)、3(1,2)および3(1,3)が電源走査線DSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が電源走査線DSL(2)に接続されている。電源走査線DSL(1),DSL(2)は、書き込み信号走査回路42によって駆動される。

【0028】

映像信号線DTL(1)~DTL(3)を含むm本の映像信号線の何れか1本を、以下、符号「DTL(j)」により表記する。同様に、書込走査線WSL(1),WSL(2)を含むn本の書込走査線の何れか1本を符号「WSL(i)」により表記し、電源走査線DSL(1),DSL(2)を含むn本の電源走査線の何れか1本を符号「DSL(i)」により表記する。

映像信号線DTL(j)に対し、表示画素行(表示ラインともいう)を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線DTL(j)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。

【0029】

<画素回路>

図2に、画素回路3(i,j)の一構成例を示す。

図解する画素回路3(i,j)は、有機発光ダイオードOLEDを制御する回路である。画素回路は、有機発光ダイオードOLEDの他に、NMOSタイプのTFTからなる駆動トランジスタMdおよびサンプリングトランジスタMsと、1つの保持キャパシタCsとを有する。

【0030】

有機発光ダイオードOLEDは、特に図示しないが、例えば上面発光型の場合、透明ガラス等からなる基板に形成されたTFT構造の上にアノード電極を最初に形成し、その上に、正孔輸送層、発光層、電子輸送層、電子注入層等を順次堆積させて有機多層膜を構成

10

20

30

40

50

する積層体を形成し、この積層体の上に透明電極材料からなるカソード電極を形成した構造を有する。アノード電極が正側の電源に接続され、カソード電極が負側の電源に接続される。

【0031】

有機発光ダイオードOLEDのアノードとカソードの電極間に所定の電界が得られるバイアス電圧を印加すると、注入された電子と正孔が発光層において再結合する際に有機多層膜が自発光する。有機発光ダイオードOLEDは、有機多層膜を構成する有機材料を適宜選択することで赤(R)、緑(G)、青(B)の各色での発光が可能であることから、この有機材料を、例えば各行の画素にR、G、Bの発光が可能に配列することで、カラー表示が可能となる。あるいは、白色発光の有機材料を用いて、フィルタの色でR、G、Bの区別を行ってよい。R、G、Bの他にW（ホワイト）を加えた4色構成でもよい。

10

【0032】

駆動トランジスタMdは、有機発光ダイオードOLEDに流す電流量を制御して表示階調を規定する電流制御手段として機能する。

駆動トランジスタMdのドレインが、電源電圧VDDの供給を制御する電源走査線DSL(i)に接続され、ソースが有機発光ダイオードOLEDのアノードに接続されている。

【0033】

サンプリングトランジスタMsは、画素階調を決めるデータ電位Vsigの供給線（映像信号線DTL(j)）と駆動トランジスタMdのゲート（制御ノードNDc）との間に接続されている。サンプリングトランジスタMsのソースとドレインの一方が駆動トランジスタMdのゲート（制御ノードNDc）に接続され、もう片方が映像信号線DTL(j)に接続されている。映像信号線DTL(j)に、Hセクタ5（図1参照）からデータ電位Vsigを持つデータパルスが所定の間隔で供給される。サンプリングトランジスタMsは、データ電位の供給期間（データパルスの持続時間(duration time)）の適正なタイミングで、当該画素回路で表示すべきレベルのデータをサンプリングする。これは、サンプリングすべき所望のデータ電位Vsigを持つデータパルスの前部または後部における、レベルが不安定な遷移期間の表示映像に与える影響を排除するためである。

20

【0034】

駆動トランジスタMdのゲートとソース（有機発光ダイオードOLEDのアノード）との間に、保持キャパシタCsが接続されている。保持キャパシタCsの役割については、後述の動作説明で明らかにする。

30

【0035】

図2では、水平画素ライン駆動回路41により、低電位Vcc_Lを基準とした高電位Vcc_Hの波高値が電源電圧VDDとなる電源駆動パルスDS(i)が駆動トランジスタMdのドレインに供給され、駆動トランジスタMdの補正時や有機発光ダイオードOLEDが実際に発光する時の電源供給が行われる。

また、書き込み信号走査回路42により、比較的短い持続時間の書込駆動パルスWS(i)がサンプリングトランジスタMsのゲートに供給され、サンプリング制御が行われる。

なお、電源供給の制御は、駆動トランジスタMdのドレインと電源電圧VDDの供給線との間にトランジスタをもう1つ挿入し、そのゲートを水平画素ライン駆動回路41により制御する構成であってもよい(後述の変形例参照)。

40

【0036】

図2では有機発光ダイオードOLEDのアノードが駆動トランジスタMdを介して正側の電源から電源電圧VDDの供給を受け、有機発光ダイオードOLEDのカソードがカソード電位Vcathを供給する所定の電圧線（負側の電源線）に接続されている。

【0037】

通常、画素回路内の全てのトランジスタはTFETで形成されている。TFETのチャンネルが形成される薄膜半導体層は、多結晶シリコン（ポリシリコン）または非晶質シリコン（アモルファスシリコン）等の半導体材料からなる。ポリシリコンTFETは移動度を高くと

50

れるが特性ばらつきが大きいいため、表示装置の大画面化に適さない。よって、大画面を有する表示装置では、一般に、アモルファスシリコンTFTが用いられる。ただし、アモルファスシリコンTFTではPチャネル型TFTが形成し難いため、上述した画素回路3(i,j)のように、すべてのTFTをNチャネル型とすることが望ましい。

【0038】

ここで、以上の画素回路3(i,j)は、本実施形態で適用可能な画素回路の一例、即ち2トランジスタ(2T)・1キャパシタ(1C)型の基本構成例である。よって、本実施形態で用いることができる画素回路は、上記画素回路3(i,j)を基本構成として、さらにトランジスタやキャパシタを付加した画素回路であってもよい(後述の変形例参照)。また、基本構成において、保持キャパシタCsを電源電圧VDDの供給線と駆動トランジスタMdのゲートとの間に接続するものもある。

具体的に、本実施形態で採用可能な2T・1C型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、4T・1C型、4T・2C型、5T・1C型、3T・1C型などであってもよい。

【0039】

図2の構成を基本とする画素回路では、閾値電圧補正時や移動度補正時に有機発光ダイオードOLEDを逆バイアスすると、詳細は後述するが、有機発光ダイオードOLEDの逆バイアス時の等価容量値が保持キャパシタCsの値より十分大きくできるため、有機発光ダイオードOLEDのアノードが電位的にはほぼ固定され、補正精度が向上する。このため、逆バイアス状態で補正を行うことが望ましい。

カソード電位Vcathを接地せずに、カソードを所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードOLEDを逆バイアスするには、例えば、電源駆動パルスDS(i)の基準電位(低電位Vcc_L)より、カソード電位Vcathを小さくする。

【0040】

<表示制御>

図2の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。

最初に、補正対象となる駆動トランジスタと有機発光ダイオードOLEDの特性について説明する。

【0041】

図2に示す駆動トランジスタMdの制御ノードNDcには、保持キャパシタCsが結合されている。映像信号線DTL(j)を伝送するデータパルスの有効電位であるデータ電位VsigがサンプリングトランジスタMsでサンプリングされ、これにより得られた電位が制御ノードNDcに印加され、保持キャパシタCsで保持される。駆動トランジスタMdのゲートに所定の電位が印加された時、そのドレイン電流Idsは、印加電位に応じた値を持つゲートソース間電圧Vgsに応じて決まる。

ここで駆動トランジスタMdのソース電位Vsを、上記データパルスの基準電位(データ基準電位Vo)に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Vsig、より正確には、データ基準電位Voとデータ電位Vsigとの電位差で規定されるデータ電圧Vinの大きさに応じたドレイン電流Idsが駆動トランジスタMdに流れ、これがほぼ有機発光ダイオードOLEDの駆動電流Idとなる。

よって、駆動トランジスタMdのソース電位Vsがデータ基準電位Voで初期化されている場合、有機発光ダイオードOLEDがデータ電位Vsigに応じた輝度で発光する。

【0042】

図3に、有機発光ダイオードOLEDのI-V特性のグラフと、駆動トランジスタMdのドレイン電流Ids(OLEDの駆動電流Idにほぼ相当)の一般式を示す。

有機発光ダイオードOLEDは、よく知られているように、経時変化によりI-V特性が図3のように変化する。このとき、図2の画素回路では、駆動トランジスタMdが一定のドレイン電流Idsを流そうとしても、図3に示すグラフから分かるように有機発光ダ

10

20

30

40

50

イオード O L E D の印加電圧が大きくなるため、有機発光ダイオード O L E D のソース電位 V_s が上昇する。このとき駆動トランジスタ M d のゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧 V_{gs} が維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流 I_{ds} はほぼ一定に保たれ、このことが有機発光ダイオード O L E D の発光輝度を変化させないように作用する。

【0043】

しかしながら、画素回路ごとに駆動トランジスタ M d の閾値電圧 V_{th} 、移動度 μ が異なっているため、図 3 の式に依じて、ドレイン電流 I_{ds} にバラツキが生じ、表示画面内で与えられているデータ電位 V_{sig} が同じ 2 つの画素であっても、当該 2 つの画素間で発光輝度が異なる。

10

【0044】

なお、図 3 の式において、符号 “ I_{ds} ” は、飽和領域で動作する駆動トランジスタ M d のドレインとソース間に流れる電流を表す。また、当該駆動トランジスタ M d において、“ V_{th} ” が閾値電圧を、“ μ ” が移動度を、“ W ” が実効チャネル幅（実効ゲート幅）を、“ L ” が実効チャネル長（実効ゲート長）を、それぞれ表す。また、“ C_{ox} ” が当該駆動トランジスタ M d の単位ゲート容量、即ち単位面積当たりのゲート酸化膜容量と、ソースやドレインとゲート間のフリンジング容量との総和を表す。

【0045】

N チャネル型の駆動トランジスタ M d を有する画素回路は、駆動能力が高く製造プロセスを簡略化できる利点があるが、閾値電圧 V_{th} や移動度 μ のばらつきを抑えるため、それらの補正動作を、発光可能なバイアス設定に先立って行う必要がある。

20

【0046】

図 4 (A) ~ 図 4 (E) は、表示制御における各種信号や電圧の波形を示すタイミングチャートである。ここでの表示制御では行単位でデータ書き込みを順次行うものとする。図 4 では、第 1 行の画素回路 3 (1, j) が書き込み対象の行（表示ライン）であり、第 1 行の表示ラインに対し、フィールド $F(1)$ において表示制御を行う場合を示している。なお、図 4 では、それより前のフィールド $F(0)$ の制御については、その一部（発光停止の制御）を示している。

【0047】

図 4 (A) は、映像信号 S_{sig} の波形図である。図 4 (B) は、書込対象の表示ラインに供給される書込駆動パルス W_S の波形図である。図 4 (C) は、書込対象の表示ラインに供給される電源駆動パルス D_S の波形図である。図 4 (D) は、書込対象の表示ラインに属する 1 つの画素回路 3 (1, j) における駆動トランジスタ M d のゲート電位 V_g （制御ノード N D c の電位）の波形図である。図 4 (E) は、書込対象の表示ラインに属する 1 つの画素回路 3 (1, j) における駆動トランジスタ M d のソース電位 V_s （有機発光ダイオード O L E D のアノード電位）の波形図である。

30

【0048】

[期間の定義]

図 4 (A) の上部に記載しているように、1 フィールド（または 1 フレーム）前画面の発光許可期間（ $LM(0)$ ）の後に時系列の順で、前画面の発光停止期間（ $LM-S TOP$ ）、「空 V_{th} 補正」を行う空 V_{th} 補正期間（ $VTC0$ ）、「補正準備」を行う初期化期間（ INT ）、「閾値電圧補正の本動作正」を行う閾値電圧補正期間（ VTC ）、書き込み & 移動度補正期間（ $W \& \mu$ ）を経て、当該第 1 行の画素回路 3 (1, j) の発光許可期間（ $LM(1)$ ）に処理が推移する。

40

【0049】

[駆動パルスの概略]

図 4 では、波形図の適当な箇所に時間表示を、符号 “ $T0C, T0D, T10, T11, \dots, T19, T1A, T1B, \dots, T1D$ ” により示している。時間 “ $T0C, T0D$ ” がフィールド $F(0)$ に対応し、時間 “ $T10 \sim T1D$ ” がフィールド $F(1)$ に対応する。

【0050】

50

書込駆動パルスWSは、図4(B)に示すように、“L”レベルで非アクティブ、“H”レベルでアクティブの所定数のサンプリングパルスSP0～SPEを含む。サンプリングパルスSP0とSP1の出現周期は一定であるが、サンプリングパルスSP1とSPEの間にサンプリングパルスは出現しない。3つのサンプリングパルスのうち、サンプリングパルスSP1のみ、その後書き込みパルスWPが重畳されている。このように、サンプリングパルスSP0～SPEと書き込みパルスWPから書込駆動パルスWSが構成される。

【0051】

m本(数百～千数百本)の映像信号線DTL(j)(図1および図2参照)に供給される映像信号Ssigは、線順次表示ではm本の映像信号線DTL(j)に同時に供給される。そして、映像信号Ssigをサンプリング後に得られるデータ電圧を反映した信号振幅Vinは、図4(A)に示すように、データ基準電位Voを基準とした映像信号パルスPPの波高値に相当する。以下、信号振幅Vinをデータ電圧Vinと呼ぶ。

図4(A)に2つ示す映像信号パルスPP(2),PP(1)うち、第1行にとって重要な映像信号パルスは、書き込みパルスWPと時間的に重なる映像信号パルスPP(1)である。映像信号パルスPP(1)のデータ基準電位Voからの波高値が、図4に示す表示制御で表示させたい(書き込みたい)階調値、即ちデータ電圧Vinに該当する。この階調値(=Vin)は、第1行の各画素で同じ場合(単色表示の場合)もあるが、通常、表示画素行の階調値に応じて変化している。

【0052】

図4は、主として、第1行内における1つの画素についての動作を説明するためのものであるが、同一行の他の画素では、この表示階調値が異なることがある以外、制御自体は、図示の画素駆動制御と時間をずらして並列に実行される。

【0053】

駆動トランジスタMdのドレイン(図2参照)に供給される電源駆動パルスDSの電位は、図4(C)に示すように、時間T0Cから空Vth補正期間(VTC0)の開始(時間T10)まで非アクティブの“L”レベル、すなわち低電位Vcc_Lで保持され、空Vth補正期間(VTC0)の開始とほぼ同時に(時間T10)、アクティブの“H”レベル、すなわち高電位Vcc_Hに推移する。高電位Vcc_Hの保持は空Vth補正期間(VTC0)の終了(時間T13)で終了し、そこから始まる初期化期間(INT、時間T13～T16)は、電源駆動パルスDSの電位が再び低電位Vcc_Lに戻される。電源駆動パルスDSの電位は、時間T16で高電位Vcc_Hに戻された後は、発光許可期間(LM(1))が終了するまで続く。

【0054】

本実施形態の表示制御の特徴は、空Vth補正期間(VTC0)が存在することである。本実施形態において、このことを別の観点で言うと、電源駆動パルスDSの電位が共に低電位Vcc_Lである発光停止期間(LM-STOP)と初期化期間(INT)を、その2つの期間の間に空Vth補正期間(VTC0)を挿入することにより時間的に分離することである。

【0055】

最後のサンプリングパルスSPEは、発光停止期間(LM-STOP)の低電位Vcc_Lの保持期間中に“L”レベルから“H”レベルに推移する。また、サンプリングパルスSP1は、初期化期間(INT)の低電位Vcc_Lの保持期間中に“L”レベルから“H”レベルに推移し、初期化期間(INT)が終了して電源駆動パルスDSの電位が高電位Vcc_Hで保持されている期間途中で“H”レベルから“L”レベルに推移する。

【0056】

なお、第2行(の画素回路3(2,j))、第3行(の画素回路3(3,j))については、特に図示しないが、例えば、1水平期間ずつ各パルス(書込駆動パルスWSと電源駆動パルスDS)が順次遅れて印加される。

よって、ある行に対して「閾値電圧補正」と「書き込み&移動度補正」とを行っている期

10

20

30

40

50

間に、それより前の行に対しては「空V_{th}補正」や「初期化」が実行されることから、「閾値電圧補正」と「書込み&移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。

【0057】

つぎに、以上のパルス制御の下における、図4（D）および図4（E）に示す駆動トランジスタM_dのソースやゲートの電位変化と、それに伴う動作を、図4（A）に示す期間ごとに説明する。

なお、ここでは図5（A）～図8（B）に示す第1行の画素回路3(1,j)の動作説明図、ならびに、図2等を適宜参照する。

【0058】

〔前画面の発光許可期間（LM(0)）〕

第1行の画素回路3(1,j)について、時間T_{0C}以前のフィールドF(0)（以下、前画面ともいう）における発光許可期間（LM(0)）では、図4（B）に示すように書込駆動パルスWSが“L”レベルであるため、サンプリングトランジスタM_sがオフしている。このとき図4（C）に示すように、電源駆動パルスDSが高電位V_{cc}__Hの印加状態にある。

【0059】

図5（A）に示すように、前画面のデータ書き込み動作によって駆動トランジスタM_dのゲートにデータ電圧Vin0が入力され保持されている。このときデータ電圧Vin0に応じて、有機発光ダイオードOLEDが発光状態にあるとする。駆動トランジスタM_dは飽和領域で動作するように設定されているため、有機発光ダイオードOLEDに流れる駆動電流I_d（=I_{ds}）は、保持キャパシタC_sに保持されている駆動トランジスタM_dのゲートソース間電圧V_{gs}に応じて、前述した図3に示す式から算出される値をとる。

【0060】

〔発光停止期間（LM-STOP）〕

図4において時間T_{0C}で発光停止処理が開始される。

時間T_{0C}になると、水平画素ライン駆動回路41（図2参照）が、図4（C）に示すように、電源駆動パルスDSを高電位V_{cc}__Hから低電位V_{cc}__Lに切り替える。駆動トランジスタM_dは、今までドレインとして機能していたノードの電位が低電位V_{cc}__Lにまで急激に落とされ、ソースとドレインの電位が逆転するため、今までドレインであったノードをソースとし、今までソースであったノードをドレインとして、当該ドレインの電荷（ただし、図の表記ではソース電位V_sのままとする）を引き抜くディスチャージ動作が行われる。

したがって、図5（B）に示すように、今までとは逆向きのドレイン電流I_{ds}が駆動トランジスタM_dに流れる。

【0061】

発光停止期間（LM-STOP）が開始すると、図4（E）に示すように、時間T_{0C}を境に駆動トランジスタM_dのソース（現実の動作上はドレイン）が急激に放電され、ソース電位V_sが低電位V_{cc}__Lの近くまで低下する。サンプリングトランジスタM_sのゲートはフローティング状態であるため、ソース電位V_sの低下に伴ってゲート電位V_gも低下する。

このとき、低電位V_{cc}__Lが有機発光ダイオードOLEDの発光閾値電圧V_{tholed}.とカソード電位V_{cath}の和よりも小さいとき、つまり“V_{cc}__L < V_{tholed}. + V_{cath}”であれば有機発光ダイオードOLEDは消光する。

【0062】

次に、書き込み信号走査回路42（図2参照）が、図4（B）に示すように、時間T_{0D}にて書込走査線WSL(1)の電位を“L”レベルから“H”レベルに遷移させて発生するサンプリングパルスSPOを、サンプリングトランジスタM_sのゲートに与える。

時間T_{0D}までには、映像信号Ssigの電位がデータ基準電位V_oに切り替えられている。したがって、サンプリングトランジスタM_sは、映像信号Ssigのデータ基準電位V

10

20

30

40

50

oをサンプリングして、サンプリング後のデータ基準電位 V_o を駆動トランジスタ M_d のゲートに伝達する。

このサンプリング動作によって、図4 (D) および図4 (E) に示すように、ゲート電位 V_g の値がデータ基準電位 V_o に収束し、それに伴ってソース電位 V_s の値は低電位 V_{cc_L} に収束する。

ここでデータ基準電位 V_o は、電源駆動パルス D_S の高電位 V_{cc_H} より低く、低電位 V_{cc_L} より高い所定の電位である。

【0063】

このサンプリング動作は、後述する初期化と同じ動作であるが、本実施形態では必ずしも初期化する必要はなく、次の空 V_{th} 補正の動作を開始できる程度の電位低下であればよい。

10

初期化の場合、駆動トランジスタ M_d のゲートソース間電圧 V_{gs} が駆動トランジスタ M_d の閾値電圧 V_{th} 以上となるように電源駆動パルス D_S の低電位 V_{cc_L} を設定している。具体的には、図5 (C) に示すように、ゲート電位 V_g がデータ基準電位 V_o になると、これに連動してソース電位 V_s が電源駆動パルス D_S の低電位 V_{cc_L} となるため、保持キャパシタ C_s の保持電圧が低下し、“ $V_o - V_{cc_L}$ ” となる。この保持電圧 “ $V_o - V_{cc_L}$ ” はゲートソース間電圧 V_{gs} そのものであり、ゲートソース間電圧 V_{gs} が駆動トランジスタ M_d の閾値電圧 V_{th} よりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“ $V_o - V_{cc_L} > V_{th}$ ” とするように電位関係が決められている。

20

【0064】

図4 (B) に示す最後のサンプリングパルス SP_e は、時間 T_{0D} から十分な時間が経過した時間にて終了し、サンプリングトランジスタ M_s が一旦オフする。

その後、時間 T_{10} でフィールド $F(1)$ に対する処理が開始される。

【0065】

[空 V_{th} 補正期間 ($VTC0$)]

時間 T_{10} では図4 (B) に示すように最初のサンプリングパルス SP_0 が立ち上がっており、サンプリングトランジスタ M_s がオンしている。この状態で、時間 T_{10} にて電源駆動パルス D_S の電位が低電位 V_{cc_L} から高電位 V_{cc_H} に切り替わり、空 V_{th} 補正期間 ($VTC0$) が開始する。

30

【0066】

空 V_{th} 補正期間 ($VTC0$) の開始時 (時間 T_{10}) の直前において、オン状態のサンプリングトランジスタ M_s がデータ基準電位 V_o をサンプリングしている状態であるため、図6 (A) に示すように、駆動トランジスタ M_d のゲート電位 V_g は、一定のデータ基準電位 V_o で電氣的に固定された状態にある。

この状態で時間 T_{10} にて、電源駆動パルス D_S の電位が低電位 V_{cc_L} から高電位 V_{cc_H} に遷移すると、駆動トランジスタ M_d のソースとドレイン間に“電源駆動パルス D_S の波高値に相当する電圧が印加される。そのため、駆動トランジスタ M_d に電源からドレイン電流 I_{ds} が流れるようになる。

【0067】

40

ドレイン電流 I_{ds} によって駆動トランジスタ M_d のソースが充電され、図4 (E) に示すようにソース電位 V_s が上昇するため、それまで “ $V_o - V_{cc_L}$ ” の値をとっていた駆動トランジスタ M_d のゲートソース間電圧 V_{gs} (保持キャパシタ C_s の保持電圧) は、徐々に小さくなっていく (図6 (A) 参照)。

ゲートソース間電圧 V_{gs} の低下速度が速い場合、図4 (E) に示すように、空 V_{th} 補正期間 ($VTC0$) 内にソース電位 V_s の上昇が飽和する。この飽和は駆動トランジスタ M_d がソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧 V_{gs} (保持キャパシタ C_s の保持電圧) は、駆動トランジスタ M_d の閾値電圧 V_{th} とほぼ等しい値に収束する。

【0068】

50

なお、図 6 (A) の動作では、駆動トランジスタ M_d を流れるドレイン電流 I_{ds} が保持キャパシタ C_s の一方電極を充電する以外に、有機発光ダイオード $OLED$ の容量 C_{oled} を充電する。このとき、有機発光ダイオード $OLED$ の容量 C_{oled} が保持キャパシタ C_s より十分大きいという前提では、ドレイン電流 I_{ds} の殆どが保持キャパシタ C_s の充電に使用され、その場合、ゲートソース間電圧 V_{gs} の収束点が閾値電圧 V_{th} にほぼ等しい値をとる。

上記正確な閾値電圧補正を保証するには、容量 C_{oled} を十分大きくする意図で有機発光ダイオード $OLED$ を逆バイアスすることが望ましいが、ここでは正確な閾値電圧補正は不要なので、有機発光ダイオード $OLED$ を逆バイアスすることは必須ではない。ただし、有機発光ダイオード $OLED$ を確実に消灯するようにカソード電位 V_{cath} が決められている。

10

【0069】

空 V_{th} 補正期間 ($VTC0$) は時間 T_{13} で終了するが、その前の時間 T_{11} で書込駆動パルス WS が非アクティブにされサンプリングパルス $SP0$ が終了している。これにより、図 6 (B) に示すように、サンプリングトランジスタ M_s がオフし、駆動トランジスタ M_d のゲートがフローティング状態となる。このときのゲート電位 V_g はデータ基準電位 V_o を維持している。

サンプリングパルス $SP0$ が時間 T_{11} で終了し、次のサンプリングパルス $SP1$ が印加されるまでの間 (時間 $T_{11} \sim T_{15}$) に、2 行目のデータ書き込み等に必要な映像信号パルス $PP(2)$ の通過を待つ必要がある。

20

【0070】

[初期化期間 (INT)]

本実施形態では、サンプリングトランジスタ M_s をオフした状態で電源駆動パルス DS の電位を高電位 V_{cc_H} から低電位 V_{cc_L} に切り替え、これにより初期化期間 (INT) が開始する。

初期化では、図 7 (A) に示すように電源駆動パルス DS の電位が低電位 V_{cc_L} となるため、発光停止期間 ($LM-STOP$) の放電と同様、駆動トランジスタ M_d のソースとドレインが入れ替わり、駆動トランジスタ M_d がオンして、ソース (実際にはドレイン) の電荷が放電され、ソース電位 V_s が低電位 V_{cc_L} 付近まで急速に低下する。

【0071】

30

ソース電位 V_s の低下に伴って、フローティング状態のゲートの電位 (V_g) も低下する。このとき、ソース電位 V_s の低下量がそのままゲート電位 V_g の低下量とはならず、所定の容量結合比に応じて、ソース電位 V_s の低下量の一部がゲート電位 V_g の低下量となる。そのため、保持キャパシタ C_s の保持電圧は、元の閾値電圧相当量より若干大きくなる。

【0072】

次に、書き込み信号走査回路 42 (図 2 参照) が、図 4 (B) に示すように、時間 T_{15} にて書込駆動パルス WS を “L” レベルから “H” レベルに遷移させてサンプリングパルス $SP1$ を、サンプリングトランジスタ M_s のゲートに与える。

時間 T_{15} より前の時間 T_{14} で、映像信号パルス $PP(2)$ の印加が終了し、映像信号 S_{sig} の電位がデータ基準電位 V_o に切り替えられている。したがって、時間 T_{15} でオンするサンプリングトランジスタ M_s は、映像信号 S_{sig} のデータ基準電位 V_o をサンプリングして、サンプリング後のデータ基準電位 V_o を駆動トランジスタ M_d のゲートに伝達する。

40

このサンプリング動作によって、図 4 (D) に示すようにゲート電位 V_g が上昇してデータ基準電位 V_o に収束する。これに伴ってソース電位 V_s も一旦上昇するが、駆動トランジスタ M_d が引き続きオンするため、ソース電位 V_s は低下に転じ、初期化期間 (INT) が終了する時間 T_{16} までにはソース電位 V_s が低電位 V_{cc_L} にまで低下して、駆動トランジスタ M_d はオフする。

【0073】

50

以上の初期化動作において、発光停止期間（LM-STOP）の放電時と同様、データ基準電位 V_o は、電源駆動パルス DS の高電位 V_{cc_H} より低く、低電位 V_{cc_L} より高い所定の電位である。また、その後に閾値電圧補正動作を行なうことができるように、“ $V_o - V_{cc_L} > V_{th}$ ” とするように電位関係が決められている。

初期化動作では有機発光ダイオード OLED を逆バイアスするようにカソード電位 V_{cath} が、低電位 V_{cc_L} より高い所定の電位に予め制御されている。

【0074】

〔閾値電圧補正期間（VTC）〕

その後、時間 T16 で電源駆動パルス DS の電位が低電位 V_{cc_L} から高電位 V_{cc_H} に切り替わると、閾値電圧補正期間（VTC）、即ち閾値電圧補正の本動作が開始する。閾値電圧補正期間（VTC）の動作自体は、空 V_{th} 補正期間（VTC0）についての図6（A）および図6（B）と同じである。

10

【0075】

時間 T16 の時点で図4（B）に示すように2つ目のサンプリングパルス SP1 が既に立ち上がっており、サンプリングトランジスタ Ms がオンしている。このため、図6（A）と同様に、駆動トランジスタ Md のゲート電位 V_g は、一定のデータ基準電位 V_o で電氣的に固定された状態にある。

この状態で時間 T16 にて、電源駆動パルス DS の電位が低電位 V_{cc_L} から高電位 V_{cc_H} に遷移すると、駆動トランジスタ Md のソースとドレイン間に“電源駆動パルス DS の波高値に相当する電圧が印加される。そのため、駆動トランジスタ Md がオンし、ドレイン電流 I_{ds} が流れる。

20

【0076】

ドレイン電流 I_{ds} によって駆動トランジスタ Md のソースが充電され、図4（E）に示すようにソース電位 V_s が上昇するため、それまで“ $V_o - V_{cc_L}$ ”の値をとっていた駆動トランジスタ Md のゲートソース間電圧 V_{gs} （保持キャパシタ Cs の保持電圧）は、徐々に小さくなっていく（図6（A）参照）。

ゲートソース間電圧 V_{gs} の低下速度が速い場合、図4（E）に示すように、空 V_{th} 補正期間（VTC0）内にソース電位 V_s の上昇が飽和する。この飽和は駆動トランジスタ Md がソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧 V_{gs} （保持キャパシタ Cs の保持電圧）は、駆動トランジスタ Md の閾値電圧 V_{th} とほぼ等しい値に収束する。

30

【0077】

なお、図6（A）の動作では、駆動トランジスタ Md を流れるドレイン電流 I_{ds} が保持キャパシタ Cs の一方電極を充電する以外に、有機発光ダイオード OLED の容量 C_{oled} を充電する。このとき、有機発光ダイオード OLED の容量 C_{oled} が保持キャパシタ Cs より十分大きいという前提では、ドレイン電流 I_{ds} の殆どが保持キャパシタ Cs の充電に使用され、その場合、ゲートソース間電圧 V_{gs} の収束点が閾値電圧 V_{th} にほぼ等しい値をとる。

上記正確な閾値電圧補正を保証するために、閾値電圧補正期間（VTC）では、有機発光ダイオード OLED が逆バイアスされた状態で閾値電圧補正を行う。逆バイアス状態では有機発光ダイオード OLED の消灯が維持される。

40

【0078】

閾値電圧補正期間（VTC）は時間 T19 で終了するが、その前の時間 T17 で書込駆動パルス WS が非アクティブにされサンプリングパルス SP1 が終了している。これにより、図6（B）と同様に、サンプリングトランジスタ Ms がオフし、駆動トランジスタ Md のゲートがフローティング状態となる。このときのゲート電位 V_g はデータ基準電位 V_o を維持している。

サンプリングパルス SP1 が時間 T17 で終了し、時間 T19 までの時間 T18 にて映像信号パルス PP(1) を印加する、即ち映像信号 Ssig の電位をデータ電位 V_{sig} に遷移させる必要がある。これは、時間 T19 のデータサンプリング時にデータ電位 V_{sig} が安定

50

な所定レベルとなって、データ電圧 V_{in} を正しく書き込むために、データ電位 V_{sig} の安定化を待つためである。よって時間 $T_{18} \sim T_{19}$ の長さは、データ電位安定化に十分な時間に設定されている。

【0079】

[閾値電圧補正の効果]

ここで仮に、駆動トランジスタのゲートソース間電圧が“ V_{in} ”だけ大きくなったとすると、ゲートソース間電圧は“ $V_{in} + V_{th}$ ”となる。また、閾値電圧 V_{th} が大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。

前者の閾値電圧 V_{th} が大きい駆動トランジスタは、閾値電圧 V_{th} が大きい分だけゲートソース間電圧が大きく、逆に閾値電圧 V_{th} が小さい駆動トランジスタは、閾値電圧 V_{th} が小さいためゲートソース間電圧が小さくなる。よって、閾値電圧 V_{th} に関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧 V_{in} なら同じドレイン電流 I_{ds} を駆動トランジスタに流すことができる。

【0080】

なお、閾値電圧補正期間 (VTC) においては、ドレイン電流 I_{ds} が専ら保持キャパシタ C_s の一方電極側、有機発光ダイオード $OLED$ の容量 C_{oled} の一方電極側に流入することにのみ消費され、有機発光ダイオード $OLED$ がオンしないようにする必要がある。有機発光ダイオード $OLED$ のアノード電圧を“ V_{oled} ”、その発光閾値電圧を“ V_{th_oled} ”、そのカソード電位を“ V_{cath} ”と表記すると、有機発光ダイオード $OLED$ をオフ状態に維持する条件は、“ $V_{oled} \leq V_{cath} + V_{th_oled}$ ”が常に成り立つことである。

【0081】

ここで有機発光ダイオード $OLED$ のカソード電位 V_{cath} を低電位 V_{cc_L} (例えば接地電圧 GND) で一定とした場合、発光閾値電圧 V_{th_oled} が非常に大きいときは、この式を常に成立させることも可能である。しかし、発光閾値電圧 V_{th_oled} は有機発光ダイオード $OLED$ の作製条件で決まり、また、低電圧で効率的な発光のためには発光閾値電圧 V_{th_oled} を余り大きくできない。よって、本実施形態では、閾値電圧補正期間 (VTC) が終了するまでは、カソード電位 V_{cath} を低電位 V_{cc_L} より大きく設定することによって、有機発光ダイオード $OLED$ を逆バイアスさせておく。

【0082】

逆バイアスのためのカソード電位 V_{cath} は、図4に示す期間中ずっと一定のままである。ただし、空 V_{th} 補正によって逆バイアスが解除される値に、カソード電位 V_{cath} の一定電位が設定される。したがって、閾値電圧補正時よりソース電位 V_s が高くなる時間 T_{19} より後に、逆バイアスが解除され、この状態で移動度補正や発光のための処理が行われ、その後の発光停止処理で再び有機発光ダイオード $OLED$ が逆バイアス状態となる。

【0083】

[書込み&移動度補正期間 ($W\&\mu$)]

時間 T_{19} から、書込み&移動度補正期間 ($W\&\mu$) が開始する。このときの状態は図6 (B) と同じであり、サンプリングトランジスタ M_s がオフ、駆動トランジスタ M_d がカットオフしている。駆動トランジスタ M_d のゲートがデータ基準電位 V_o で保持され、ソース電位 V_s が“ $V_o - V_{th}$ ”、ゲートソース間電圧 V_{gs} (保持キャパシタ C_s の保持電圧) が“ V_{th} ”となっている。

【0084】

図4 (B) に示すように、映像信号パルス $PP(1)$ を印加中の時間 T_{19} で、書き込みパルス WP がサンプリングトランジスタ M_s のゲートに供給される。すると、図8 (A) に示すように、サンプリングトランジスタ M_s がオンし、映像信号線 $DTL(j)$ のデータ電位 $V_{sig} (= V_{in} + V_o)$ のうち、ゲート電位 $V_g (= V_o)$ との差分、すなわちデータ電圧 V_{in} が、駆動トランジスタ M_d のゲートに入力される。この結果、ゲート電位 V_g が“ $V_o + V_{in}$ ”となる。

ゲート電位 V_g がデータ電圧 V_{in} だけ上昇すると、これに連動してソース電位 V_s も上

10

20

30

40

50

昇する。このとき、データ電圧 V_{in} がそのままソース電位 V_s に伝達される訳ではなく、容量結合比 g に応じた比率の変化分 ΔV_s 、すなわち “ $g * V_{in}$ ” だけソース電位 V_s が上昇する。このことを次式(1)に示す。

【0085】

[数1]

$$\Delta V_s = V_{in}(=V_{sig}-V_o) \times C_s / (C_s + C_{oled.}) \cdots (1)$$

ここで保持キャパシタ C_s の容量値を同じ符号 “ C_s ” により示す。符号 “ $C_{oled.}$ ” は有機発光ダイオード O L E D の等価容量値である。

以上より、移動度補正を考慮しなければ、変化後のソース電位 V_s は “ $V_o - V_{th} + g * V_{in}$ ” となる。その結果、駆動トランジスタ M_d のゲートソース間電圧 V_{gs} は、 “ $(1 - g) V_{in} + V_{th}$ ” となる。

10

【0086】

ここで、移動度 μ によるバラツキについて説明する。

先に行った閾値電圧補正で、実は、ドレイン電流 I_{ds} を流すたびに移動度 μ による誤差が含まれていたものの、閾値電圧 V_{th} のバラツキが大きいため移動度 μ による誤差成分を厳密に議論しなかった。このとき容量結合比 g を用いずに、単に “ 上昇(up) ” や “ 低下(down) ” により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。

一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタ C_s に閾値電圧 V_{th} が保持されているため、その後、駆動トランジスタ M_d をオンさせると、閾値電圧 V_{th} の大小によってドレイン電流 I_{ds} が変動しない。そのため、この閾値電圧補正後の駆動トランジスタ M_d の導通で、仮に、当該導通時の駆動電流 I_d によって保持キャパシタ C_s の保持電圧（ゲートソース間電圧 V_{gs} ）の値に変動が生じたとすると、その変動量 ΔV （正または負の極性をとることが可能）は、駆動トランジスタ M_d の移動度 μ のバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。

20

【0087】

以上のことを踏まえた上で動作説明に戻ると、図8（A）において、サンプリングトランジスタ M_s がオンしてゲート電位 V_g にデータ電圧 V_{in} が加わったときに、駆動トランジスタ M_d は、そのデータ電圧 V_{in} （階調値）に応じた大きさのドレイン電流 I_{ds} をソースとドレイン間に流そうとする。このときドレイン電流 I_{ds} が移動度 μ に応じてばらつき、その結果、ソース電位 V_s は、 “ $V_o - V_{th} + g * V_{in}$ ” に上記移動度 μ による変動量 ΔV を加えた “ $V_o - V_{th} + g * V_{in} + \Delta V$ ” となる。

30

【0088】

このとき有機発光ダイオード O L E D を発光させないためには、 “ $V_s (=V_o - V_{th} + g * V_{in} + \Delta V) < V_{th_oled.} + V_{cath}$ ” が満たされるように、データ電圧 V_{in} や容量結合比 g 等に応じたカソード電位 V_{cath} を予め設定するとよい。

この設定を予め行っていると、有機発光ダイオード O L E D は逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。

40

【0089】

このとき “ $V_s (=V_o - V_{th} + g * V_{in} + \Delta V) < V_{th_oled.} + V_{cath}$ ” の式が満たされている限り、ソース電位 V_s が、有機発光ダイオード O L E D の発光閾値電圧 $V_{th_oled.}$ とカソード電位 V_{cath} との和を越えないため、ドレイン電流 I_{ds} （駆動電流 I_d ）は保持キャパシタ C_s の容量値（同じ符号 C_s で表記）と有機発光ダイオード O L E D の逆バイアス時等価容量の容量値（寄生容量と同じ符号 $C_{oled.}$ で表記）と駆動トランジスタ M_d のゲートソース間に存在する寄生容量（ C_{gs} と表記）とを加算した容量 “ $C = C_s + C_{oled.} + C_{gs}$ ” を充電するために用いられる。これにより、駆動トランジスタ M_d のソース電位 V_s は上昇していく。このとき、駆動トランジスタ M_d の閾値電圧補正動作は

50

完了しているため、駆動トランジスタM dが流すドレイン電流 I d sは移動度 μ を反映したものとなる。

【0090】

図4 (D) および (E) で“(1 - g) V in + V th - ΔV ”の式により示しているように、保持キャパシタC sに保持されるゲートソース間電圧V gsにおいては、ソース電位V sに加わる変動量 ΔV が閾値電圧補正後のゲートソース間電圧V gs (= (1 - g) V in + V th) から差し引かれることになるため、負帰還がかかるように当該変動量 ΔV が保持キャパシタC sに保持される。よって、以下、変動量 ΔV を「負帰還量」ともいう。

この負帰還量 ΔV は、有機発光ダイオードO L E Dに逆バイアスをかけた状態では、 $\Delta V = t * I d s / (C oled. + C s + C g s)$ という式で表すことができる。この式から、変動量 ΔV は、ドレイン電流 I d sの変動に比例して変化するパラメータであることが分かる。

10

【0091】

上記負帰還量 ΔV の式から、ソース電位V sに付加される負帰還量 ΔV は、ドレイン電流 I d sの大きさ（この大きさは、データ電圧V inの大きさ、即ち階調値と正の相関関係にある）と、ドレイン電流 I d sが流れる時間、すなわち、図4 (B) に示す、移動度補正に要する時間T 1 9から時間T 1 Aまでの時間 (t) に依存している。つまり、階調値が大きいほど、また、時間 (t) を長く取るほど、負帰還量 ΔV が大きくなる。

したがって、移動度補正の時間 (t) は必ずしも一定である必要はなく、逆にドレイン電流 I d s（階調値）に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流 I d sが大きい場合、移動度補正の時間 (t) は短めにし、逆に、黒表示に近くなりドレイン電流 I d sが小さくなると、移動度補正の時間 (t) を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図2に示す書き込み信号走査回路42等に予め設けることにより実現可能である。

20

【0092】

[発光許可期間 (L M(1))]

時間T 1 Aで書き込み&移動度補正期間 (W & μ) が終了すると、発光許可期間 (L M(1)) が開始する。

時間T 1 Aで書き込みパルスW Pが終了するためサンプリングトランジスタM sがオフし、駆動トランジスタM dのゲートが電氣的にフローティング状態となる。

30

【0093】

ところで、発光許可期間 (L M(1)) より前の書き込み&移動度補正期間 (W & μ) においては、駆動トランジスタM dはデータ電圧V inに応じたドレイン電流 I d sを流そうとするが、実際に流せるとは限らない。その理由は、有機発光ダイオードO L E Dに流れる電流値 (I d) が駆動トランジスタM dに流れる電流値 (I ds) に比べて非常に小さいなら、サンプリングトランジスタM sがオンしているため、駆動トランジスタM dのゲート電圧V gが“V ofs + V in”に固定され、そこから閾値電圧V th分下がった電位 (“V ofs + V in - V th”) にソース電位V sが収束しようとするからである。よって、移動度補正の時間 (t) を幾ら長くしてもソース電位V sは上記収束点を超える電位にはなれない。移動度補正は、その収束までの速さの違いで移動度 μ の違いをモニタし、補正するものである。このため、最大輝度の白表示のデータ電圧V inが入力された場合でも、上記収束になる前に移動度補正の時間 (t) の終点が決められる。

40

【0094】

発光許可期間 (L M(1)) が開始して駆動トランジスタM dのゲートがフローティングとなると、そのソース電位V sは、さらに上昇可能となる。よって、駆動トランジスタM dは、入力されたデータ電圧V inに応じた駆動電流 I dを流すように動作する。

その結果、ソース電位V s（有機発光ダイオードO L E Dのアノード電位）が上昇し、図8 (B) に示すように、ドレイン電流 I d sが駆動電流 I dとして有機発光ダイオードO L E Dに流れ始めるため、有機発光ダイオードO L E Dが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタM dは、入力されたデータ電圧V inに応じたド

50

レイン電流 I_{ds} で飽和し、ドレイン電流 I_{ds} ($= I_d$) が一定となると、有機発光ダイオード O L E D がデータ電圧 V_{in} に応じた輝度の発光状態となる。

【0095】

発光許可期間 (L M (1)) の開始から輝度が一定となるまでの間に有機発光ダイオード O L E D のアノード電位の上昇は、駆動トランジスタ M d のソース電位 V_s の上昇に他ならず、これを、有機発光ダイオード O L E D のアノード電圧 V_{oled} の上昇量という意味で “ ΔV_{oled} .” とする。駆動トランジスタ M d のソース電位 V_s は、“ $V_o - V_{th} + g * V_{in} + \Delta V + \Delta V_{oled}$.” となる (図 4 (E) 参照)。

一方、ゲート電位 V_g は、ゲートがフローティング状態であるため、図 4 (D) に示すように、ソース電位 V_s に連動して、その上昇量 ΔV_{oled} と同じだけ上昇し、ドレイン電流 I_{ds} の飽和に伴ってソース電位 V_s が飽和すると、ゲート電位 V_g も飽和する。

10

その結果、ゲートソース間電圧 V_{gs} (保持キャパシタ C_s の保持電圧) について、移動度補正時の値 (“ $(1 - g) V_{in} + V_{th} - \Delta V$ ”) が、発光許可期間 (L M (1)) 中も維持される。

【0096】

発光許可期間 (L M (1)) においては、駆動トランジスタ M d が定電流源として動作することから、有機発光ダイオード O L E D の $I - V$ 特性が経時変化し、これに伴って駆動トランジスタ M d のソース電位 V_s が変化することがある。

しかしながら、有機発光ダイオード O L E D の $I - V$ 特性が経時変化の有無に関係なく、保持キャパシタ C_s の保持電圧が (“ $(1 - g) V_{in} + V_{th} - \Delta V$ ”) に保たれる。そして、保持キャパシタ C_s の保持電圧は、駆動トランジスタ M d の閾値電圧 V_{th} を補正する成分 (+ V_{th}) と、移動度 μ による変動を補正する成分 ($-\Delta V$) とを含むことから、閾値電圧 V_{th} や移動度 μ が、異なる画素間でばらついても駆動トランジスタ M d のドレイン電流 I_{ds} 、つまり、有機発光ダイオード O L E D の駆動電流 I_d が一定に保たれる。

20

【0097】

具体的には、駆動トランジスタ M d は、閾値電圧 V_{th} が大きいほど、上記保持電圧の閾値電圧補正成分 (+ V_{th}) によってソース電位 V_s を下げて、ドレイン電流 I_{ds} (駆動電流 I_d) をより流すようにソースドレイン間電圧を大きくする。このため閾値電圧 V_{th} の変動があってもドレイン電流 I_{ds} は一定となる。

また、駆動トランジスタ M d は、移動度 μ が小さくて上記変動量 ΔV が小さい場合は、保持キャパシタ C_s の保持電圧の移動度補正成分 ($-\Delta V$) によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流 I_{ds} (駆動電流 I_d) をより流すように動作する。このため移動度 μ の変動があってもドレイン電流 I_{ds} は一定となる。

30

【0098】

図 9 は、閾値電圧と移動度の補正を行っていない初期状態 ((A))、閾値電圧補正のみ行った状態 ((B))、閾値電圧と移動度の補正を行った状態 ((C)) における、データ電位 V_{sig} の大きさとドレイン電流 I_{ds} との関係 (駆動トランジスタ M d の入出力特性) の変化を模式的に示す。

図 9 から、大きく乖離していた画素 A と画素 B の特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。

40

【0099】

以上より、画素間で駆動トランジスタ M d の閾値電圧 V_{th} や移動度 μ がばらついても、さらに、駆動トランジスタ M d の特性が経時変化しても、データ電圧 V_{in} が同じである限り、有機発光ダイオード O L E D の発光輝度も一定に保たれる。

【0100】

つぎに、本実施形態で空 V_{th} 補正を行うことによる効果を、空 V_{th} 補正を行わない場合を比較例として説明する。

【0101】

50

<比較例>

図10(A)～図10(E)は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図10において、図4と重複するパルス、時間(タイミング)、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図10の制御が図4の制御と異なる点のみ説明する。

【0102】

図10を図4と比較すると明らかなように、図10に示す制御では、図4に示す制御における空 V_{th} 補正期間(VTC0)と、これに続く初期化期間(INT)を省略し、フィールドF(1)の処理の開始と同時に、時間T10から閾値補正期間(VTC)を始めてい

10

【0103】

図10に示す制御においては、フィールドF(0)の発光停止期間(LM-STOP)の処理が、図4における初期化期間(INT)の処理に代わるものである。よって、閾値電圧補正の本動作(閾値補正期間(VTC)の処理)の直前に行う補正準備(初期化)は、発光停止期間(LM-STOP)で行われる。

20

【0104】

ところが、発光停止期間(LM-STOP)は有機ELディスプレイ1を搭載したシステム(機器)の仕様により、その長さを変更される場合があり、そのことが原因となって、次に説明する、いわゆる“フラッシュ現象”が生じる。

【0105】

図11は、フラッシュ現象の原因を説明するための図である。

図11(A)には、図10(C)に約1フィールド(1F)分だけ示していた電源駆動パルスDSの波形を、4フィールド(4F)に亘って示している。

先に説明した図10において、発光許可期間(LM(0), LM(1))に比べて閾値補正期間(VTC)、書込み&移動度補正期間(W& μ)は時間的に僅かである。このため、図11(A)では閾値補正期間(VTC)と書込み&移動度補正期間(W& μ)の図示を省略し、1F期間の最初から発光許可期間(LM)が始まっている。ここで発光許可期間(LM)は電源駆動パルスDSの電位が高電位 V_{cc_H} をとる期間であり、その後の低電位 V_{cc_L} の期間は、図10に示す発光停止期間(LM-STOP)に相当する。

30

【0106】

図11(B)に、図11(A)と同期したタイミングで変化する発光強度Lを模式的に示している。ここではデータ電圧 V_{in} が同じ画素行を4F期間連続表示した場合を示している。

図1(A)に示すように、最初の2F期間は、発光停止期間(LM-STOP)が比較的短いのにに対し、その後の2F期間は発光停止期間(LM-STOP)が比較的長くなっている。この制御は、有機ELディスプレイ1を搭載するシステム(機器)において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のCPU等(不図示)が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードOLEDの長寿命化を意図して駆動電流を常に一定とする制御をCPU等が行う場合がある。例えば、データ電圧 V_{in} が大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間(LM)を長くすることにより上記データ電圧 V_{in} に応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間(LM)を短くすることにより、データ電圧 V_{in} の低下に対応して所定の発光輝度を得る場合がある。

40

50

【0107】

有機発光ダイオードOLEDに逆バイアスがかかる期間を決めるのは発光停止期間(LM-STOP)の長さである。よって、図示のように発光許可期間(LM)の長さが表示途中で切り替わると、それに伴って有機発光ダイオードOLEDに実際に逆バイアスがかかる期間が変化する。

【0108】

有機発光ダイオードOLEDは、逆バイアスを印加して図5(A)等を示す容量Coled.の値が安定するまでに時間がかかる。この時間は1F期間に比べて長く、ゆっくりと容量値が変化することが原因で、逆バイアス期間が長いほど容量Coled.の値が大きくなる。このため、前述した式(1)から、容量Coled.の値が大きいほどソース電位Vsの変化分 ΔV_s が小さくなり、駆動トランジスタMdのゲートソース間電圧Vgsが、同じデータ電圧Vinを入力していた時間的に前の他のフィールドよりも大きくなる。このゲートソース間電圧Vgsがフィールド間で大きくなると、図11(C)に示すように、次のフィールドの表示から発光強度Lが“ ΔL ”だけ増大し、表示面全体が一瞬のうちに明るくなる“フラッシュ現象”が発生する。

これとは逆に、発光停止期間(LM-STOP)が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Vgsが急に小さくなるため、発光強度Lが下がって表示画面が一瞬のうちに暗くなる現象(フラッシュ現象の一種)が発生する。

【0109】

上記フラッシュ現象を防止するために、本実施形態に関わる図4に示す表示制御では、システムの要求で長さが変動することがある発光停止期間(LM-STOP)の直後に空Vth補正期間(VTC0)を設け、その後の補正準備のために設けられている初期化期間(INT)を一定としている。

閾値補正期間(VTC)においては、駆動トランジスタMdのソースが上昇するため、発光停止期間(LM-STOP)でかかっていた逆バイアスが一旦解除され、その後に初期化期間(INT)が始まると同時に新たに逆バイアスが有機発光ダイオードOLEDに印加される。したがって、発光強度Lに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。

【0110】

本実施形態における変形例を述べる。

【0111】

<変形例1>

図4の表示制御では、空Vth補正期間(VTC0)を1画面(1フィールド)の最初に行ったが、空Vth補正期間は、これに限定されない。例えば、発光許可期間(LM)の直後に空Vth補正を行ってもよい。

図12は、発光許可期間の後に空Vth補正を行う場合の説明図である。

図12の表示制御では、発光許可期間(LM(0))の後に発光停止期間(LM-STOP)を行い、その直後に空Vth補正期間(VTC0)を行っている。その後、非発光状態が続いてから次のフィールドF(1)が開始する。このためフィールドF(1)の最初に、一定期間の逆バイアス状態で行う初期化期間(INT)が行われ、その後、閾値補正期間(VTC)、書込み&移動度補正期間(W& μ)、発光許可期間(LM(1))が続く。

図12に示す変形例1は、発光停止期間(LM-STOP)、空Vth補正期間(VTC0)、初期化期間(INT)、閾値補正期間(VTC)、書込み&移動度補正期間(W& μ)、発光許可期間(LM)の順番としては前述した図4の場合と同様である。

【0112】

<変形例2>

画素回路は図2に示すものに限定されない。

図2の画素回路ではデータ基準電位Voは映像信号Ssigのサンプリングにより与えられるが、データ基準電位Voを、別のトランジスタを介して駆動トランジスタMdのソー

スやゲートに与えることもできる。

図2の画素回路ではキャパシタは保持キャパシタC_sのみであるが、他の保持キャパシタを、例えば駆動トランジスタM_dのドレインとゲート間にもう1つ設けてもよい。

【0113】

<変形例3>

画素回路が有機発光ダイオードOLEDの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりAC駆動する方法（電源AC駆動方法）とがある。

図2の画素回路は、後者の電源AC駆動方法の一例であるが、この方法において有機発光ダイオードOLEDのカソード側をAC駆動して駆動電流を流す、流さないを制御してもよい。

10

一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタM_dのドレイン側、または、ソースと有機発光ダイオードOLEDとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。

【0114】

<変形例4>

図4に示す表示制御は、閾値補正期間（VTC）を1回の補正で行っていたが、複数回の連続した（初期化を間に挟まないとの意味）処理によって閾値補正を行ってもよい。

その場合、初期化を間に挟まないことから、電源駆動パルスD_Sの電位を最初の閾値補正時に低電位V_{cc}__Lから高電位V_{cc}__Hに上げた後は、発光停止まで高電位V_{cc}__Hが維持される。この点で、連続した処理による閾値補正動作は、空V_{th}補正と閾値補正の本動作の間に電源駆動パルスD_Sの電位を低電位V_{cc}__Lに一時的に下げる、図4に示す本実施形態の動作と根本的に異なる。

20

【0115】

<変形例5>

図4に示す表示制御では空V_{th}補正動作は1回であるが、ソース充電速度が遅いため1回の空V_{th}補正では逆バイアス解除がばらつきも含めて十分でない場合、上記変形例3の「連続した処理による閾値補正動作」と同様に、電源駆動パルスD_Sの電位を高電位V_{cc}__Hとしたままで空V_{th}補正を連続して複数回行ってもよい。

【0116】

30

本実施形態によれば、フィールドごとに発光許可期間を変更しても、逆バイアス印加期間の長短が原因で非発光許可期間（発光停止期間）中に生じていた有機発光ダイオードのバイアス変動の影響を受けることなく、同じデータ電圧が入力されたのであればフィールドごとの輝度が同じになるため、いわゆるフラッシュ現象を有効に防止できるという利益が得られる。

【図面の簡単な説明】

【0117】

【図1】本発明の実施形態に関わる有機ELディスプレイの主要構成例を示すブロック図である。

【図2】本発明の実施形態に関わる画素回路の基本構成を含むブロック図である。

40

【図3】有機発光ダイオードの特性を示すグラフと式を示す図である。

【図4】本発明の実施形態に関わる表示制御における各種信号や電圧の波形を示すタイミングチャートである。

【図5】発光停止期間までの動作説明図である。

【図6】空V_{th}補正終了前までの動作説明図である。

【図7】初期化期間までの動作説明図である。

【図8】発光許可期間までの動作説明図である。

【図9】補正効果の説明図である。

【図10】本発明の実施形態に対する比較例に関わり、表示制御における各種信号や電圧の波形を示すタイミングチャートである。

50

【図 1 1】比較例で生じるフラッシュ現象を説明するための信号波形と発光強度の変化を示すタイミングチャートである。

【図 12】本発明の実施形態の変形例 1 に関わり、表示制御における各種信号や電圧の波形を示すタイミングチャートである。


【符号の説明】

【 0 1 1 8 】


1…有機ELディスプレイ、2…画素アレイ、3…画素回路、4…Vスキャナ、5…Hセレクトラ、41…水平画素ライン駆動回路、42…書き込み信号走査回路、OLED…有機発光ダイオード、Md…駆動トランジスタ、Ms…サンプリングトランジスタ、Cs…保持キャパシタ、NDc…制御ノード、DSL…電源走査線、DS…電源駆動パルス、DTL…映像信号線、WSL…書込走査線、WS…書込駆動パルス、Vsig, Vin…データ電位、Vo…データ基準電位

10


【 図 1 】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 4 1 P
G 0 9 G	3/20	6 2 1 A
G 0 9 G	3/20	6 2 4 B
H 0 5 B	33/14	A

专利名称(译)	自发光显示装置及其驱动方法		
公开(公告)号	JP2009151152A	公开(公告)日	2009-07-09
申请号	JP2007329845	申请日	2007-12-21
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	富田昌嗣 浅野慎		
发明人	富田 昌嗣 浅野 慎		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
CPC分类号	G09G3/3233 G09G3/3266 G09G3/3291 G09G2300/0819 G09G2300/0842 G09G2300/0866 G09G2310/0256 G09G2320/043 G09G2320/045		
FI分类号	G09G3/30.J G09G3/30.K G09G3/20.611.E G09G3/20.611.H G09G3/20.641.D G09G3/20.641.P G09G3/20.621.A G09G3/20.624.B H05B33/14.A G09G3/3233 G09G3/3266 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC31 3K107/EE03 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD06 5C080/DD29 5C080/EE28 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C380/AA01 5C380/AB06 5C380/AB11 5C380/AB22 5C380/AB23 5C380/AB34 5C380/AB36 5C380/AB37 5C380/AB46 5C380/AC04 5C380/BA01 5C380/BA31 5C380/BA38 5C380/BA39 5C380/BA43 5C380/BA46 5C380/BB02 5C380/BB09 5C380/BB21 5C380/BB22 5C380/BD02 5C380/CA08 5C380/CA09 5C380/CA12 5C380/CA53 5C380/CA54 5C380/CB01 5C380/CB18 5C380/CB20 5C380/CB27 5C380/CC02 5C380/CC03 5C380/CC04 5C380/CC05 5C380/CC06 5C380/CC07 5C380/CC26 5C380/CC27 5C380/CC30 5C380/CC33 5C380/CC39 5C380/CC41 5C380/CC62 5C380/CC71 5C380/CC72 5C380/CD012 5C380/CD022 5C380/CF62 5C380/CF68 5C380/DA02 5C380/DA06 5C380/DA19 5C380/DA46 5C380/DA47 5C380/DA50 5C380/FA06 5C380/FA09 5C380/HA03 5C380/HA05		
代理人(译)	佐藤隆久		
其他公开文献	JP5115180B2 JP2009151152A5		
外部链接	Espacenet		

摘要(译)

要解决的问题：防止或抑制屏幕瞬间亮度变化（闪烁现象）。
ŽSOLUTION：一种自发光显示装置，包括：像素电路3 (i, j) ;用于驱动像素电路3 (i, j) 的驱动电路，其中每个像素电路包括发光二极管（OLED），驱动晶体管Md和保持电容器Cs。在发光二极管可以发光之前对驱动晶体管Md执行至少阈值电压和迁移率校正的时段期间，驱动电路执行驱动晶体管Md的初步阈值电压校正（即，虚拟V_{th}）校正），在OLED处于非发光状态的情况下，驱动电路接下来通过反向偏置OLED并初始化由保持电容器C保持的电压来执行固定周期的校正准备，并且驱动电路执行实际的校正准备后的阈值电压校正和迁移率校正。Ž

