

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4518057号
(P4518057)

(45) 発行日 平成22年8月4日(2010.8.4)

(24) 登録日 平成22年5月28日(2010.5.28)

(51) Int.Cl.	F I
G09G 3/30 (2006.01)	G09G 3/30 J
G09G 3/20 (2006.01)	G09G 3/20 611A
HO1L 51/50 (2006.01)	G09G 3/20 670J
	G09G 3/20 670K
	G09G 3/20 624B

請求項の数 1 (全 17 頁) 最終頁に続く

(21) 出願番号 特願2006-258808 (P2006-258808)
 (22) 出願日 平成18年9月25日(2006.9.25)
 (62) 分割の表示 特願平10-531357の分割
 原出願日 平成10年2月16日(1998.2.16)
 (65) 公開番号 特開2007-52445 (P2007-52445A)
 (43) 公開日 平成19年3月1日(2007.3.1)
 審査請求日 平成18年9月25日(2006.9.25)
 (31) 優先権主張番号 特願平9-32480
 (32) 優先日 平成9年2月17日(1997.2.17)
 (33) 優先権主張国 日本国(JP)

前置審査

(73) 特許権者 000002369
 セイコーエプソン株式会社
 東京都新宿区西新宿2丁目4番1号
 (74) 代理人 100125689
 弁理士 大林 章
 (74) 代理人 100125335
 弁理士 矢代 仁
 (74) 代理人 100121108
 弁理士 高橋 太朗
 (72) 発明者 木村 睦
 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 福村 拓

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

複数の走査線と、
 複数のデータ線と、
 複数の給電線と、
 複数の画素と、を含み、
 前記複数の画素の各々は、
 直流電流が流れることにより発光する有機EL素子と、
 保持容量と、
 前記保持容量と前記複数のデータ線のうち対応するデータ線との導通を制御する第1のトランジスタと、
 前記給電線と前記有機EL素子との間に設けられ、前記保持容量にゲートが接続され、前記直流電流がソース及びドレイン間に流れる第2のトランジスタと、を含み、
 前記第2のトランジスタのソース及びドレインのうちいずれか一方が前記複数の給電線のうち対応する給電線に接続され、
 前記ソース及び前記ドレインのうち他方が前記有機EL素子に接続され、
 前記給電線の電位は第1の電位または前記第1の電位とは電位が異なる第2の電位に設定可能であり、前記有機EL素子が発光する第1の期間に、前記給電線の電位を前記第1の電位にし、前記有機EL素子が非発光となる第2の期間に、前記給電線の電位を第2の電位にすることにより、前記第2のトランジスタのソース及びドレイン間を流れる直流電

10

20

流の向きを前記第 1 の期間とそれに続く前記第 2 の期間で異ならせ、

前記第 1 のトランジスタ及び前記第 2 のトランジスタは薄膜トランジスタで構成されること、

を特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタを備えた有機エレクトロルミネセンス（以下、有機 EL と称す）素子等の表示装置及び表示装置の駆動方法に関し、特に経時劣化の低減を実現し、または経時劣化および消費電力の低減を同時に実現する技術に関するものである。

10

【背景技術】

【0002】

従来の薄膜トランジスタを備えた有機 EL 等の電流駆動型表示装置の動作を、図 16、図 17 及び図 18 を用いて説明する。

【0003】

図 16 は、従来の薄膜トランジスタを備えた有機 EL 表示装置の 1 画素の等価回路図、図 17 は、従来の薄膜トランジスタを備えた有機 EL 表示装置のマトリクス構成を示す等価回路図、図 18 は、従来の薄膜トランジスタを備えた有機 EL 表示装置の駆動電圧図である。

【0004】

20

データ線 112 と、データ線 112 にソース端子側が接続され、走査線 111 にゲート電極が接続されている第 1 のスイッチング素子（以下、スイッチング薄膜トランジスタと称す。）121 と、スイッチング薄膜トランジスタ 121 のドレイン端子側に一方の端子が接続される保持容量の保持電極 113 と、ゲート端子がスイッチング薄膜トランジスタのドレイン端子に接続され、且つソース端子が第 1 給電線 114 に接続されている第 2 のスイッチング素子（以下、カレント薄膜トランジスタと称す。）122 と、一方の端子がカレント薄膜トランジスタのドレイン端子に接続され、且つ他方の端子が第 2 給電線に接続されている有機 EL 素子 135 とから構成されている。

【0005】

スイッチング薄膜トランジスタ 121 は、走査線 111 の電位により、データ線 112 と保持電極 113 との導通を制御する。すなわち、走査電位 211 により、信号電位 212 と保持電位 213 との導通を制御する。なお、ここでは、スイッチング薄膜トランジスタ 121 は、n チャネル型の薄膜トランジスタであるが、p チャネル型の薄膜トランジスタでもかまわない。その場合、走査電位 211 は、本実施例とは、高電位と低電位が逆となる。

30

【0006】

表示状態となる画素に対しては、信号電位 212 が高電位となり、保持電位 213 にはその高電位が保持される。非表示状態となる画素に対しては、信号電位 212 が低電位となり、保持電位 213 にはその低電位が保持される。

【0007】

40

カレント薄膜トランジスタ 122 は、保持電極 113 の電位により、第 1 給電線 114 と画素電極 115 との導通を制御する。すなわち、保持電位 213 により、第 1 給電線電位 214 と画素電位 215 との導通を制御する。なお、ここでは、カレント薄膜トランジスタ 122 は、n チャネル型の薄膜トランジスタであるが、p チャネル型の薄膜トランジスタでもかまわない。その場合、信号電位 212 は、本実施例とは、高電位と低電位が逆となる。

【0008】

表示状態となる画素に対しては、保持電位 213 は高電位であるため、第 1 給電線 114 と画素電極 115 が導通され、非表示状態となる画素に対しては、保持電位 213 は低電位であるため、第 1 給電線 114 と画素電極 115 が切断される。

50

【 0 0 0 9 】

表示状態となる画素に対しては、第1給電線114から、カレント薄膜トランジスタ122、画素電極115を通じて、第2給電線116まで電流が流れ、有機EL素子135が発光する。非表示状態となる画素に対しては、電流が流れず、発光しない。

【 0 0 1 0 】

第1給電線電位214は第2給電線電位216よりも高電位なので、流れる電流は、第1給電線114から、カレント薄膜トランジスタ122、画素電極115、有機EL素子135を経て、第2給電線116への方向である。

【 0 0 1 1 】

なお、実際の薄膜トランジスタ有機EL表示装置の動作は、上記のように単純ではなく、より複雑な電圧および電流の関係のもとに動作するが、近似的および定性的には、上記の説明が成り立つ。

10

【 0 0 1 2 】

図19は、従来例の薄膜トランジスタを備えた有機EL表示装置の断面図、図20は、従来例の薄膜トランジスタを備えた有機EL表示装置の平面図である。図19の断面A-Aは、図20の断面A-A'に対応する。

【 0 0 1 3 】

有機EL素子135において、電流は、有機EL素子の高電位側電極165から、有機EL素子の発光材料155を通じて、有機EL素子の低電位側電極175へと流れる。なお、ここでは、有機EL素子の発光材料155としてPPV、有機EL素子の高電位側電極165としてITO、有機EL素子の低電位側電極175としてAlを用いたが、他の材料であってもかまわない。

20

【 0 0 1 4 】

従来例では、スイッチング薄膜トランジスタ121のソース端子とドレイン端子との間には、交流電圧が印加され、交流電流が流れるが、カレント薄膜トランジスタ122のソース端子とドレイン端子との間にも直流電圧が印加され、直流電流が流れてしまう。これは、有機EL素子135の発効効率を向上させるために、高電位側の材料と低電位側の材料を最適化した非対称の構造であり、直流電圧が印加され、直流電流が流れることにより発光することに起因する。しかし有機EL素子だけでなく、薄膜トランジスタにも直流電圧が印加されたり、あるいは直流電流が流れてしまうと薄膜トランジスタは急激な経時劣化が発生してしまう。

30

【 0 0 1 5 】

一方、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加されることも可能であるが、この場合、有機EL素子135は整流作用があるため、有機EL素子135には交流電流は流れずに、一方方向の電流しか流れない。即ち、ある方向では、有機EL素子135が発光するが、他の方向では、有機EL素子135が発光しないため、発光効率が低下してしまふ。従って、直流電圧が印加され、直流電流が流れる場合と、同等の発光量を得るためには、消費電力が増大することになってしまう。

【 発明の開示 】

40

【 発明が解決しようとする課題 】

【 0 0 1 6 】

そこで、本発明の目的は、薄膜トランジスタを備えた有機EL表示装置等の電流駆動型発光表示装置において、薄膜トランジスタ等のスイッチング素子の経時劣化を低減することである。また、薄膜トランジスタ等のスイッチング素子の経時劣化を低減すると同時に、発光効率を向上し、消費電力を低減することである。

【 課題を解決するための手段 】

【 0 0 1 7 】

本発明は前記課題を解決するため、請求項1記載の本発明は、複数の走査線および複数のデータ線が形成され、前記走査線と前記データ線との各交点に対応して薄膜トランジスタ

50

タおよび発光素子が形成されてなり、前記薄膜トランジスタのソース端子とドレイン端子との間に、交流電圧が印加され、前記発光素子の第1端子と第2端子との間に、直流電圧が印加されることを特徴とする。

【0018】

請求項1記載の本発明によれば、薄膜トランジスタの直流電流による経時劣化を低減するとともに、発光素子の発光効率を上げることが可能である。

【0019】

請求項2記載の発明は、複数の走査線および複数のデータ線が形成され、前記走査線と前記データ線との各交点に対応して薄膜トランジスタおよび発光素子が形成されてなり、前記薄膜トランジスタのソース端子とドレイン端子との間に、交流電流が流れ、前記発光素子の第1端子と第2端子との間に、直流電流が流れることを特徴とする。

10

【0020】

請求項2記載の発明によれば、薄膜トランジスタの直流電流による経時劣化を低減するとともに、発光素子の発光効率を上げることが可能になる。

【0021】

請求項3記載の発明は、複数の走査線、複数のデータ線、第1給電線および第2給電線が形成され、前記走査線と前記データ線との各交点に対応して、第1スイッチング素子、第2スイッチング素子、保持容量、画素電極および発光素子とを有し、前記第1スイッチング素子は、前記走査線の電位により、前記データ線と前記保持容量との導通を制御し、前記第2スイッチング素子は、前記保持容量の電位により、前記第1給電線と前記画素電極との導通を制御することにより、前記画素電極と前記第2給電線間にある前記発光素子を流れる電流を制御する電流駆動型発光表示装置であって、前記発光素子は、前記画素電極から前記第2給電線に流れる電流により発光する第1発光素子と、前記第2給電線から前記画素電極に流れる電流により発光する第2発光素子とが並列配置されてなることを特徴とする。

20

【0022】

請求項3記載の発明によれば、第1給電線と第2給電線の電位が所定期間毎に反転した場合、第2スイッチング素子のソース端子とドレイン端子との間には、交流電圧が印加され、交流電流が流れる。そして、第2スイッチング素子の直流電圧または直流電流による経時劣化を低減することが可能であると同時に、第2発光素子と第2発光素子のどちらかを発光させることができるため、効率を低下させずに、消費電力を低減することができる。

30

【0023】

請求項4記載の発明は、複数の走査線、複数のデータ線、第1給電線および第2給電線が形成され、前記走査線と前記データ線との各交点に対応して、第1スイッチング素子、第2スイッチング素子、保持容量、画素電極および発光素子とを有し、前記第1スイッチング素子は、前記走査線の電位により、前記データ線と前記保持容量との導通を制御し、前記第2スイッチング素子は、前記保持容量の電位により、前記第1給電線と前記画素電極との導通を制御することにより、前記画素電極と前記第2給電線間にある前記発光素子を流れる電流を制御されてなる電流駆動型発光表示装置であって、前記画素電極と前記第2給電線間には、前記発光素子と整流子とが並列的に配置されてなり、前記発光素子は、前記画素電極から前記第2給電線に流れる電流により発光されてなり、前記整流子は、前記第2給電線から前記画素電極に電流が流れるように構成されてなることを特徴とする。

40

【0024】

請求項4記載の発明によれば、前記第1スイッチング素子及び第2スイッチング素子のソース端子とドレイン端子間に交流電圧が印加され、交流電流が流れ、前記発光素子の第1端子と第2端子との間には直流電流が流れる。発光素子は、前記画素電極から前記第2給電線に流れる電流により発光されてなり、前記整流子は、前記第2給電線から前記画素電極に電流が流れるように構成されてなるため、第2スイッチング素子の直流電流又は直流電圧による経時劣化を防ぐことができる。

50

【 0 0 2 5 】

請求項 5 記載の発明は、複数の走査線、複数のデータ線、第 1 給電線および第 2 給電線が形成され、前記走査線と前記データ線との各交点に対応して、第 1 スイッチング素子、第 2 スイッチング素子、保持容量、画素電極および発光素子とを有し、前記第 1 スイッチング素子は、前記走査線の電位により、前記データ線と前記保持容量との導通を制御し、前記第 2 スイッチング素子は、前記保持容量の電位により、前記第 1 給電線と前記画素電極との導通を制御することにより、前記画素電極と前記第 2 給電線間にある前記発光素子を流れる電流を制御されてなる電流駆動型発光表示装置であって、前記画素電極と前記第 2 給電線間には、前記発光素子と整流子とが並列的に配置されてなり、前記発光素子は、前記第 2 給電線から前記画素電極へ流れる電流により発光されてなり、前記整流子は、前記画素電極から前記第 2 給電線に電流が流れるように構成されてなることを特徴とする。

10

【 0 0 2 6 】

請求項 5 記載の発明によれば、発光素子は、前記第 2 給電線から前記画素電極へ流れる電流により発光されてなり、前記整流子は、前記画素電極から前記第 2 給電線に電流が流れるように構成されてなる場合、直流電圧又は直流電流による経時劣化を低減することが可能である。

【 0 0 2 7 】

請求項 6 記載の発明は、複数の走査線、複数のデータ線、第 1 給電線および第 2 給電線が形成され、前記走査線と前記データ線との各交点に対応して、第 1 スイッチング素子、第 2 スイッチング素子、保持容量、画素電極および発光素子とを有し、前記第 1 スイッチング素子は、前記走査線の電位により、前記データ線と前記保持容量との導通を制御し、前記第 2 スイッチング素子は、前記保持容量の電位により、前記第 1 給電線と前記画素電極との導通を制御することにより、前記画素電極に接続された第 1 電極と前記第 2 給電線に接続された第 2 電極と間にある前記発光素子を流れる電流により発光する電流駆動型発光表示装置において、前記画素電極から前記第 1 電極に電流を流すように構成された第 1 整流子と、前記第 2 電極から前記画素電極に電流を流すように構成された第 2 整流子と、前記第 2 給電線から前記第 1 電極に電流を流すように構成された第 3 整流子と、前記第 2 電極から前記第 2 給電線に電流を流すように構成された第 4 整流子とを有し、前記発光素子は、前記第 1 電極から前記第 2 電極に流れる電流により発光されてなることを特徴とする。

20

30

【 0 0 2 8 】

本発明によれば、第 2 スイッチング素子の直流電圧または直流電流による経時劣化を低減することが可能である。

【 0 0 2 9 】

請求項 7 記載の発明は、請求項 3、請求項 4、請求項 5 のいずれか一項記載の電流駆動型発光表示装置において、前記第 1 給電線の前記第 2 給電線に対する電圧の符号が、所定期間毎に反転することを特徴とする電流駆動発光型表示装置の駆動方法に関する。

【 0 0 3 0 】

本発明によれば、発光素子に、直流電流が流れることが実現されながら、第 2 スイッチング素子のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れることが実現される。そして、第 2 スイッチング素子の直流電圧または直流電流による経時劣化を低減することが可能になると同時に、第 1 給電線と第 2 給電線の電圧が互いに反転している両期間で、発光素子を発光させることにより、効率を向上し、消費電力を低減することが可能である。

40

【 0 0 3 1 】

請求項 8 記載の本発明は、請求項 4、請求項 5、請求項 6 のいずれか一項記載の電流駆動型発光表示装置であって、前記整流子、前記第 1 整流子、前記第 2 整流子、前記第 3 整流子と前記第 4 整流子の少なくとも 1 つは、ゲート端子とソース端子またはドレイン端子とを接続した整流用スイッチング素子で構成され、前記整流用スイッチング素子は、前記第 1 スイッチング素子と前記第 2 スイッチング素子の少なくとも一方と同時に形成される

50

ことを特徴とする電流駆動型発光表示装置の製造方法に関する。

【0032】

本発明によれば、第2スイッチング素子の直流電圧または直流電流による経時劣化を低減すると同時に、第1給電線の第2給電線に対する電圧の符号が互いに反転している両期間で、前記発光素子を発光させることにより、効率を向上し、消費電力を低減する構成を製造工程を増加することなく実現できる。

【0033】

請求項9記載の発明は、請求項4また請求項5記載の電流駆動型発光表示装置において、前記整流子、前記第1整流子、前記第2整流子、前記第3整流子と前記第4整流子の少なくとも1つは、PN接合またはPIN接合で構成され、前記第1スイッチング素子と前記第2スイッチング素子の少なくとも一方と同時に形成されることを特徴とする。

10

【0034】

本構成によれば、第2スイッチング素子の直流電圧または直流電流による経時劣化を低減すると同時に、第1給電線の第2給電線に対する電圧の符号が互いに反転している両期間で、発光素子を発光させることにより、効率を向上し、消費電力を低減する構成を得ることが、製造過程の増加なしに実現できる。

【発明を実施するための最良の形態】

【0035】

以下、本発明の好ましい実施の形態を、図面に基づいて説明する。

【実施例1】

20

【0036】

図1は、本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の1画素の等価回路図、図2は、本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図、図3は、本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【0037】

本実施例の薄膜トランジスタを備えた有機EL表示装置の動作を、図1、図2および図3を用いて説明する。

【0038】

図1及び図2に示されるように、走査線111の延設方向に対して交差する方向に延設されてデータ線112が形成されている。走査線111は第1スイッチング素子(以下、スイッチング薄膜トランジスタと称す。)のゲート電極に接続されており、スイッチング薄膜トランジスタ121のソース・ドレインの一方はデータ線112に接続されている。また、スイッチング薄膜トランジスタ121のソース・ドレインの他方は保持容量123の電極113に接続され、保持容量123の他方の電極は第1給電線114に接続されている。

30

【0039】

保持容量123には第2スイッチング素子(以下、カレント薄膜トランジスタと称す。)のゲート電極が電氣的に接続され、カレント薄膜トランジスタ122のソース・ドレイン領域の一方は、第1給電線に電氣的に接続されている。また、カレント薄膜トランジスタ123のソース・ドレイン領域の他方は、有機EL素子131及び132の一方の電極(画素電極)115に電氣的に接続されている。第1給電線は定電位に保持されている。本実施例では、第1給電線は保持容量123の他方の電極と、カレント薄膜トランジスタ122のソース・ドレイン領域の一方との両方に接続されるように構成されているが、共通の第1給電線の代わりにそれぞれ別々の定電位配線に接続するように構成しても差し支えない。

40

【0040】

このように構成した有機EL表示装置は、走査線111に供給される走査信号によってスイッチング薄膜トランジスタ121が選択されてオン状態になると、データ線112から画像信号がスイッチング薄膜トランジスタ121を介して保持容量123に書き込まれ

50

る。表示状態となる画素に対しては、第1給電線114から、カレント薄膜トランジスタ122、画素電極115を通じて、第2給電線116まで電流が流れ、あるいは、逆方向の電流が流れ、並列配置された有機EL素子131または有機EL素子132が発光する。つまり、本実施例において、有機EL素子131及び132は並列に配置されているが、2つの有機EL素子は、画素電極115から第2給電線116まで流れる電流により発光する有機EL素子131（ここでは正置有機EL素子と称す。）と、第2給電線116から画素電極115に流れる電流により発光する有機EL素子132（ここでは逆置有機EL素子と称す。）により構成されている。そして非表示状態となる画素に対しては、電流が流れず発光しない。

【0041】

本実施例では、第1給電線の第2給電線に対する電圧の符号（+又は-）が所定期間毎に反転する一例として、一垂直走査期間毎に反転する方式、即ちフレーム反転方式の場合を図3を用いて説明する。

【0042】

奇数フレーム201においては、第1給電線114の電位214は第2給電線116の電位216よりも高電位なので、流れる電流は、第1給電線114から、カレント薄膜トランジスタ122、画素電極115、正置有機EL素子131を経て、第2給電線116への方向である。偶数フレーム202においては、第1給電線電位214は第2給電線電位216よりも低電位なので、流れる電流は、第2給電線116から、逆置有機EL素子132、画素電極115、カレント薄膜トランジスタ122を経て、第1給電線114への方向である。

【0043】

なお、ここでは、信号電位212は、奇数フレーム221と偶数フレーム222とで、同電位としてあるが、異なる電位であってもかまわない。また、図3においては、信号電位212はゲート電極の電位211の立ち上がりの前後のみ図示するものであり、その他の電位については省略してある。ここでは、奇数フレーム201における第1給電線電位214と、偶数フレーム202における第2給電線電位216とが同電位、かつ、奇数フレーム201における第2給電線電位216と、偶数フレーム202における第1給電線電位214とが同電位であるが、奇数フレーム201と偶数フレーム202とで、第1給電線電位214の第2給電線電位216に対する電圧の符号が反転しているのであれば、異なる電位でもかまわない。

【0044】

本実施例では、スイッチング薄膜トランジスタ121のソース端子とドレイン端子との間、および、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れ、正置有機EL素子131の第1端子と第2端子との間および逆置有機EL素子132の第1端子と第2端子との間に直流電流が流れる。本構成によれば、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減することが可能になる。

【0045】

また、本実施例では、有機EL素子が、正置有機EL素子131と逆置有機EL素子132とから成り、正置有機EL素子131は、画素電極115から第2給電線116へと流れる電流により発光するように配置され、逆置有機EL素子132は、第2給電線116から画素電極115へと流れる電流により発光するように配置される。さらに、第1給電線電位214の第2給電線電位216に対する電圧の符号が、所定期間毎に反転する。本構成によれば、正置有機EL素子131の第1端子と第2端子との間および逆置有機EL素子132の第1端子と第2端子との間に、直流電流が流れることが実現されながら、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れることが実現される。そして、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減することが可能になると同時に、奇数フレーム201および偶数フレーム202の両期間で、正置有機EL素子131または逆置

10

20

30

40

50

有機EL素子のどちらかを発光させることにより、効率を向上し、消費電力を低減することが可能になる。

【0046】

図4は、本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の断面図、図5は、本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の平面図である。図4の断面A-A'および断面B-B'は、図5の断面A-A'および断面B-B'に対応する。

【0047】

正置有機EL素子131において、電流は、正置有機EL素子の高電位側電極161から、正置有機EL素子の発光層151を通じて、正置有機EL素子の低電位側電極171へと流れる。また、逆置有機EL素子132において、電流は、逆置有機EL素子の高電位側電極162から、逆置有機EL素子の発光層152を通じて、逆置有機EL素子の低電位側電極172へと流れる。

【実施例2】

【0048】

図6は、本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の1画素の等価回路図、図7は、本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図、図8は、本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【0049】

本実施例の薄膜トランジスタを備えた有機EL表示装置の動作を、図6、図7および図8を用いて説明する。本実施例は実施例1と同様な構成を有するものであって、実施例1と異なる点についてのみ説明する。

【0050】

スイッチング薄膜トランジスタ121から、保持容量123、カレント薄膜トランジスタ122までの動作は、実施例1と同様である。

【0051】

表示状態となる画素に対しては、第1給電線114から、カレント薄膜トランジスタ122、画素電極115を通じて、第2給電線116まで電流が流れ、有機EL素子133が発光する。非表示状態となる画素に対しては、電流が流れず、発光しない。

【0052】

奇数フレーム201においては、第1給電線電位214は第2給電線電位216よりも高電位なので、流れる電流は、第1給電線114から、カレント薄膜トランジスタ122、画素電極115、有機EL素子133を経て、第2給電線116への方向である。偶数フレーム202においては、第1給電線電位214は第2給電線電位216よりも低電位なので、流れる電流は、第2給電線116から、整流子141、画素電極115、カレント薄膜トランジスタ122を経て、第1給電線114への方向である。

【0053】

なお、ここでは、有機EL素子133は、画素電極115から第2給電線116へと流れる電流により発光するように配置され、整流子141は、第2給電線116から画素電極115へと電流を流すように配置されているが、有機EL素子113は、第2給電線116から画素電極115へと流れる電流により発光するように配置され、整流子141は、画素電極115から第2給電線116へと電流を流すように配置されていてもかまわない。

【0054】

本実施例では、スイッチング薄膜トランジスタ121のソース端子とドレイン端子との間、および、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れ、有機EL素子133の第1端子と第2端子との間に、直流電流が流れる。本構成によれば、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減することが可能になる。

10

20

30

40

50

【 0 0 5 5 】

また、本実施例では、整流子 1 4 1 が形成され、有機 E L 素子 1 3 3 は、画素電極 1 1 5 から第 2 給電線 1 1 6 へと流れる電流により発光するように配置され、整流子 1 4 1 は、第 2 給電線 1 1 6 から画素電極 1 1 5 へと電流を流すように配置される。さらに、第 1 給電線電位 2 1 4 の第 2 給電線電位 2 1 6 に対する電圧の符号が所定期間毎に反転する。本構成によれば、有機 E L 素子 1 3 3 の第 1 端子と第 2 端子との間に、直流電流が流れることが実現されながら、カレント薄膜トランジスタ 1 2 2 のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れることが実現される。そして、カレント薄膜トランジスタ 1 2 2 の直流電圧または直流電流による経時劣化を低減することが可能になる。

10

【 0 0 5 6 】

図 9 は、本発明の実施例 2 に係る薄膜トランジスタを備えた有機 E L 表示装置の断面図、図 1 0 は、本発明の実施例 2 に係る薄膜トランジスタを備えた有機 E L 表示装置の平面図である。図 9 の断面 A - A ' および断面 B - B ' は、図 1 0 の断面 A - A ' および断面 B - B ' に対応する。

【 0 0 5 7 】

本実施例では、整流子 1 4 1 は、ゲート端子とソース端子またはドレイン端子とを接続した整流用薄膜トランジスタで構成され、整流用薄膜トランジスタは、スイッチング薄膜トランジスタ 1 2 1 およびカレント薄膜トランジスタ 1 2 2 と同時に形成される。本構成によれば、カレント薄膜トランジスタ 1 2 2 の直流電圧または直流電流による経時劣化を低減する構成を得ることが、製造過程の増加なしに実現できる。

20

【 実施例 3 】

【 0 0 5 8 】

図 1 1 は、本発明の実施例 3 に係る薄膜トランジスタを備えた有機 E L 表示装置の 1 画素の等価回路図、図 1 2 は、本発明の実施例 3 に係る薄膜トランジスタを備えた有機 E L 表示装置のマトリクス構成を示す等価回路図、図 1 3 は、本発明の実施例 2 に係る薄膜トランジスタ有機 E L 表示装置の駆動電圧図である。

【 0 0 5 9 】

本実施例の薄膜トランジスタ有機 E L 表示装置の動作を、図 1 1、図 1 2 および図 1 3 を用いて説明する。尚、本実施例も実施例 1 と同様な構成を有するものであり、実施例 1 と異なる点についてのみ説明する。

30

【 0 0 6 0 】

スイッチング薄膜トランジスタ 1 2 1 から、保持容量 1 2 3、カレント薄膜トランジスタ 1 2 2 までの動作は、実施例 1 と同様である。

【 0 0 6 1 】

表示状態となる画素に対しては、第 1 給電線 1 1 4 から、カレント薄膜トランジスタ 1 2 2、画素電極 1 1 5 通じて、第 2 給電線 1 1 6 まで電流が流れ、有機 E L 素子 1 3 4 が発光する。非表示状態となる画素に対しては、電流が流れず、発光しない。

【 0 0 6 2 】

奇数フレーム 2 0 1 においては、第 1 給電線電位 2 1 4 は第 2 給電線電位 2 1 6 よりも高電位なので、流れる電流は、第 1 給電線 1 1 4 から、カレント薄膜トランジスタ 1 2 2、画素電極 1 1 5、第 1 整流子 1 4 2、有機 E L 素子 1 3 4、第 4 整流子 1 4 5 を経て、第 2 給電線 1 1 6 への方向である。偶数フレーム 2 0 2 においては、第 1 給電線電位 2 1 4 は第 2 給電線電位 2 1 6 よりも低電位なので、流れる電流は、第 2 給電線 1 1 6 から、第 3 整流子 1 4 4、有機 E L 素子 1 3 4、第 2 整流子 1 4 3、画素電極 1 1 5、カレント薄膜トランジスタ 1 2 2 を経て、第 1 給電線 1 1 4 への方向である。

40

【 0 0 6 3 】

すなわち、第 1 整流子 1 4 2、第 2 整流子 1 4 3、第 3 整流子 1 4 4 および第 4 整流子 1 4 5 により、全波整流回路が構成され、第 1 給電線電位 2 1 4 と第 2 給電線電位 2 1 6 の高低にかかわらず、有機 E L 素子 1 3 4 において、第 1 電極 1 1 7 から第 2 電極 1 1 8

50

へと電流が流れる。

【0064】

本実施例では、スイッチング薄膜トランジスタ121のソース端子とドレイン端子との間、および、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れ、有機EL素子134の第1端子117と第2端子118との間に、直流電流が流れる。本構成によれば、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減することが可能になる。

【0065】

また、本実施例では、第1電極117および第2電極118が形成され、第1整流子142、第2整流子143、第3整流子144および第4整流子145が形成され、有機EL素子134は、第1電極117から第2電極118へと流れる電流により発光するように配置され、第1整流子142は、画素電極115から第1電極117へと電流を流すように配置され、第2整流子143は、第2電極118から画素電極115へと電流を流すように配置され、第3整流子144は、第2給電線116から第1電極117へと電流を流すように配置され、第4整流子145は、第2電極118から第2給電線116へと電流を流すように配置される。さらに、請求項6に示したように、第1給電線114の前記第2給電線116に対する電圧の符号が、所定期間毎に反転する。本構成によれば、有機EL素子134の第1端子と第2端子との間に、直流電圧が印加され、直流電流が流れることが実現されながら、カレント薄膜トランジスタ122のソース端子とドレイン端子との間に、交流電圧が印加され、交流電流が流れることが実現される。そして、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減することが可能になるのと同時に、奇数フレーム201および偶数フレーム202の両期間で、有機EL素子134を発光させることにより、効率を向上し、消費電力を低減することが可能になる。

【0066】

図14は、本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置の断面図、図15は、本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置の平面図である。図14の断面A-A'および断面B-B'は、図15の断面A-A'および断面B-B'に対応する。

【0067】

本実施例では、第1整流子142、第2整流子143、第3整流子144および第4整流子145は、PN接合またはPIN接合で構成され、スイッチング薄膜トランジスタ121またはカレント薄膜トランジスタ122と同時に形成される。本構成によれば、カレント薄膜トランジスタ122の直流電圧または直流電流による経時劣化を低減するのと同時に、奇数フレーム201および偶数フレーム202の両期間で、有機EL素子134を発光させることにより、効率を向上し、消費電力を低減する構成を得ることが、製造過程の増加なしに実現できる。

【0068】

上記実施例では、画素毎にスイッチング薄膜トランジスタとカレント薄膜トランジスタとの2つのトランジスタを有する構成について説明をしたが、画素毎に1つのトランジスタを有する構成であっても同様な効果を有することは言うまでもない。また、上記実施例では、フレーム反転を用いた場合について説明したが、走査線毎にあるいは、データ線毎に、或いは画素毎に第1給電線の第2給電線に対する電位の符号を反転させるとともに、フレーム反転する方式を用いても同様な効果を有するものである。

【0069】

上述のように、本実施例では、スイッチング素子として、薄膜トランジスタを用いた構成について説明したが、薄膜トランジスタは直流電流、直流電圧による経時劣化が大きい。本発明の構成を採ることにより、経時劣化を大幅に低減することが可能である。また、有機EL素子以外でも整流作用により電流の一方向に対してのみしか発光しない発光素子を用いた場合においても、本発明を採用することにより発光効率を上げることが可能で

10

20

30

40

50

ある。

【産業上の利用可能性】

【0070】

本発明に係る表示装置は、有機EL素子、無機EL素子等の各種の電流駆動型発光素子とこれを駆動するTFT等のスイッチング素子とを備えた表示装置として利用可能である。

【図面の簡単な説明】

【0071】

【図1】本発明の実施例1に係る薄膜トランジスタ等のスイッチング素子を備えた電流駆動型発光表示装置の一例として、有機EL表示装置の1画素の等価回路図である。

10

【図2】本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図である。

【図3】本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【図4】本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の断面図である。

【図5】本発明の実施例1に係る薄膜トランジスタを備えた有機EL表示装置の平面図である。

【図6】本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の1画素の等価回路図である。

20

【図7】本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図である。

【図8】本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【図9】本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の断面図である。

【図10】本発明の実施例2に係る薄膜トランジスタを備えた有機EL表示装置の平面図である。

【図11】本発明の実施例3に係る薄膜トランジスタ有機EL表示装置の1画素の等価回路図である。

30

【図12】本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図である。

【図13】本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【図14】本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置の断面図である。

【図15】本発明の実施例3に係る薄膜トランジスタを備えた有機EL表示装置の平面図である。

【図16】従来の薄膜トランジスタを備えた有機EL表示装置の1画素の等価回路図である。

40

【図17】従来の薄膜トランジスタを備えた有機EL表示装置のマトリクス構成を示す等価回路図である。

【図18】従来の薄膜トランジスタを備えた有機EL表示装置の駆動電圧図である。

【図19】従来の薄膜トランジスタを備えた有機EL表示装置の断面図である。

【図20】従来の薄膜トランジスタを備えた有機EL表示装置の平面図である。

【符号の説明】


【0072】

111...走査線、112...データ線、113...保持電極、114...第1給電線、115...画素電極、116...第2給電線、117...第1電極、118...第2電極、121...スイッチング薄膜トランジスタ、122...カレント薄膜トランジスタ、123...保持容量、1


50

3 1 ... 正置有機 E L 素子、 1 3 2 ... 逆置有機 E L 素子、 1 3 3 ... 有機 E L 素子、 1 3 4 ... 有機 E L 素子、 1 3 5 ... 有機 E L 素子、 1 4 1 ... 整流子、 1 4 2 ... 第 1 整流子、 1 4 3 ... 第 2 整流子、 1 4 4 ... 第 3 整流子、 1 4 5 ... 第 4 整流子、 1 5 1 ... 正置有機 E L 素子の発光層、 1 5 2 ... 逆置有機 E L 素子の発光層、 1 5 3 ... 有機 E L 素子の発光層、 1 5 4 ... 有機 E L 素子の発光層、 1 5 5 ... 有機 E L 素子の発光層、 1 6 1 ... 正置有機 E L 素子の高電位側電極、 1 6 2 ... 逆置有機 E L 素子の高電位側電極、 1 6 3 ... 有機 E L 素子の高電位側電極、 1 6 4 ... 有機 E L 素子の高電位側電極、 1 6 5 ... 有機 E L 素子の高電位側電極、 1 7 1 ... 正置有機 E L 素子の低電位側電極、 1 7 2 ... 逆置有機 E L 素子の低電位側電極、 1 7 3 ... 有機 E L 素子の低電位側電極、 1 7 4 ... 有機 E L 素子の低電位側電極、 1 7 5 ... 有機 E L 素子の低電位側電極、 1 8 1 ... レジスト、 2 0 1 ... 奇数フレーム、 2 0 2 ... 偶数フレーム、 2 1 1 ... 走査電位、 2 1 2 ... 信号電位、 2 1 3 ... 保持電位、 2 1 4 ... 第 1 給電電位、 2 1 5 ... 画素電位、 2 1 6 ... 第 2 給電電位、 2 3 1 ... 正置有機 E L 素子を流れる電流、 2 3 2 ... 逆置有機 E L 素子を流れる電流、 2 3 3 ... 有機 E L 素子を流れる電流、 2 3 4 ... 有機 E L 素子を流れる電流、 2 3 5 ... 有機 E L 素子を流れる電流。


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図15】




【図16】




【図17】




【図18】



【図20】



【図19】



フロントページの続き

(51) Int.Cl. F I
G 0 9 G 3/20 6 2 1 B
G 0 9 G 3/20 6 4 1 D
H 0 5 B 33/14 A

(56) 参考文献 特開平 0 6 - 2 3 0 7 4 5 (J P , A)
特開平 0 5 - 0 3 5 2 0 7 (J P , A)
特開平 1 0 - 2 3 9 6 6 5 (J P , A)
特開平 0 8 - 1 3 7 4 2 9 (J P , A)
特開平 0 5 - 1 9 8 8 4 3 (J P , A)
特開平 0 2 - 0 0 1 8 9 0 (J P , A)
実開昭 6 0 - 1 8 3 4 5 9 (J P , U)
独国特許出願公開第 0 2 6 3 3 2 7 0 (D E , A 1)
特開平 0 4 - 3 0 8 6 8 7 (J P , A)

(58) 調査した分野(Int.Cl. , DB名)
G 0 9 G 3 / 3 0
G 0 9 G 3 / 2 0

专利名称(译)	表示装置		
公开(公告)号	JP4518057B2	公开(公告)日	2010-08-04
申请号	JP2006258808	申请日	2006-09-25
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
当前申请(专利权)人(译)	精工爱普生公司		
[标]发明人	木村睦		
发明人	木村 睦		
IPC分类号	G09G3/30 G09G3/20 H01L51/50		
FI分类号	G09G3/30.J G09G3/20.611.A G09G3/20.670.J G09G3/20.670.K G09G3/20.624.B G09G3/20.621.B G09G3/20.641.D H05B33/14.A G09G3/3233 G09G3/3275 G09G3/3291		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC04 3K107/CC14 3K107/CC21 3K107/EE03 3K107/EE07 3K107/HH02 3K107/HH04 3K107/HH05 5C080/AA06 5C080/BB05 5C080/DD26 5C080/DD29 5C080/EE29 5C080/FF11 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C380/AA01 5C380/AB06 5C380/BA01 5C380/BD02 5C380/BD08 5C380/BD09 5C380/BD17 5C380/CA12 5C380/CA54 5C380/CC02 5C380/CC26 5C380/CC33 5C380/CC41 5C380/CC62 5C380/CC77 5C380/CD012 5C380/DA02 5C380/DA06 5C380/DA35		
代理人(译)	大林 章 高桥太郎		
审查员(译)	福村 拓		
优先权	1997032480 1997-02-17 JP		
其他公开文献	JP2007052445A		
外部链接	Espacenet		

摘要(译)

(经修改) 在诸如包括薄膜晶体管的有机EL显示装置的电流驱动的发光显示装置中，减小了诸如薄膜晶体管的开关元件随时间的劣化，并且同时提高了发光效率并且降低了功耗。对应于扫描线和数据线的交叉点以及薄膜晶体管的源极端子形成薄膜晶体管和发光元件。在发光元件的第一端子和漏极端子之间施加AC电压，并且在发光元件的第一端子和第二端子之间施加DC电压。 .The

