




【特許請求の範囲】

【請求項 1】

複数の発光画素が設けられた表示装置であって、
少なくとも前記発光画素となる領域に開口部を有する基板と、
前記基板上に形成された絶縁膜と、
前記絶縁膜上に形成された薄膜トランジスタと、
前記開口部内において、前記絶縁膜の前記薄膜トランジスタが設けられた面と反対側の面に形成された発光素子と、を備え、
前記発光画素では、前記発光素子の発光が、前記薄膜トランジスタの設けられた側と反対の視認側から出射されている表示装置。

10

【請求項 2】

前記発光素子は、
前記絶縁膜を貫通し前記薄膜トランジスタの信号配線電極に到達するビアホールを介して、前記薄膜トランジスタに接続する画素電極と、
前記画素電極の視認側に設けられた透明電極と、
前記画素電極と前記透明電極との間に配置された発光層と、を含む請求項 1 に記載の表示装置。

【請求項 3】

前記発光画素の外側の領域において、前記基板と前記絶縁膜との間に形成されたメタル膜をさらに備える請求項 1 又は 2 に記載の表示装置。

20

【請求項 4】

前記メタル膜は、前記透明電極の一部と接続することを特徴とする請求項 3 に記載の表示装置。

【請求項 5】

前記基板の視認側に設けられ、前記発光素子への水分の浸入を防止する第 1 封止層をさらに備える請求項 1 乃至 4 のいずれか一項に記載の表示装置。

【請求項 6】

前記基板の反視認側に設けられ、前記薄膜トランジスタを外部から遮断する第 2 封止層をさらに備える請求項 1 乃至 5 のいずれか一項に記載の表示装置。

【請求項 7】

複数の発光画素が設けられた表示装置の製造方法であって、
基板上に絶縁膜を成膜する工程と、
前記絶縁膜の上に薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを形成した後、少なくとも前記発光画素となる領域の前記基板を除去し、前記基板に開口部を形成する工程と、
前記開口部内において、前記絶縁膜の前記薄膜トランジスタが設けられた面と反対側の面に発光素子を形成する工程と、を備える表示装置の製造方法。

30

【請求項 8】

前記発光素子を形成する工程では、
前記絶縁膜を貫通し前記薄膜トランジスタの信号配線電極に到達するビアホールを介して、前記薄膜トランジスタに接続する画素電極を、前記開口部内の前記絶縁膜表面に形成する工程と、
前記画素電極の表面に発光層を形成する工程と、
前記発光層の表面に透明電極を形成する工程と、を含む請求項 7 に記載の表示装置の形成方法。

40

【請求項 9】

前記絶縁膜の成膜前に、前記基板上にメタル膜を成膜する工程をさらに備え、
前記基板に開口部を形成する工程では、前記メタル膜をエッチングストッパーとして前記基板をエッチングして前記開口部を形成した後、少なくとも前記発光画素となる領域の前記メタル膜を除去する請求項 7 又は 8 に記載の表示装置の製造方法。

50

【請求項 10】

前記透明電極を形成する工程では、前記メタル膜の一部と接続するように前記透明電極を形成する請求項 9 に記載の表示装置の製造方法。

【請求項 11】

前記発光素子の形成後、前記開口部を封止する第 1 封止層を形成する工程をさらに備える請求項 7 乃至 10 のいずれか一項に記載の表示装置の製造方法。

【請求項 12】

前記開口部の形成前に、前記薄膜トランジスタの上に、前記薄膜トランジスタを外部から遮断する第 2 封止層を形成する工程をさらに備える請求項 7 乃至 11 のいずれか一項に記載の表示装置の製造方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置およびその製造方法に関し、特に詳しくは発光素子を備えた表示装置およびその製造方法に関するものである。

【背景技術】

【0002】

発光素子を備えた表示装置の一つとして、有機 EL (Electro Luminescence) 表示装置が知られている (例えば、特許文献 1)。有機 EL 表示装置は、有機 EL 自体が発光する自発光型の表示装置である。液晶表示装置と異なり、有機 EL 表示装置ではバックライトが不要となるため、低消費電力での表示が可能である。

20

【0003】

有機 EL 表示装置では、画素となる複数の発光素子、すなわち有機 EL 素子がマトリクス状に配置されている。有機 EL 素子は、電流駆動により自発光し、その発光強度は供給された電流の大きさに応じて変化する。有機 EL 表示装置では、有機 EL 素子の発光強度を変化させることによって階調表現を行っている。

【0004】

一般的に、アクティブマトリクス型の有機 EL 表示装置には、複数の薄膜トランジスタ (TFT: Thin Film Transistor) が各画素に形成されている。これらの TFT は、駆動回路、スイッチング素子、又は補正回路などとして機能する。これにより、所望する大きさの電流を有機 EL 素子に流すことができる。従来型であるボトムエミッション方式では、これら TFT は有機 EL 素子の視認側に設けられている。そのため、TFT の制約によって、表示領域に占める発光領域の割合は小さくなってしまう。

30

【0005】

アクティブマトリクス型の有機 EL 表示装置では、前述のように、発光画素の面積が TFT の制約を受けてしまう。そこで、TFT の制約を受けることなく、広い発光領域を確保するための様々な技術が開発されている。そのうちの一つに、トップエミッション方式が知られている。

【0006】

図 7 は、トップエミッション方式を用いた従来の有機 EL 表示装置の画素構成を示す断面模式図である。図 7 に示すように、トップエミッション方式の有機 EL 表示装置は、ガラス等の透明な絶縁基板からなる基板 1 の上に、下地絶縁膜 3 を介して TFT 13 が形成されている。TFT 13 は、半導体層 4、ゲート絶縁膜 5、ゲート電極 6、層間絶縁膜 7、及び信号配線電極 9 を有している。下地絶縁膜 3 の上には、ポリシリコンから成る半導体層 4 が島状に形成されている。半導体層 4 を覆うようにゲート絶縁膜 5 が形成され、ゲート絶縁膜 5 を介して半導体層 4 の対面にゲート電極 6 が配設されている。

40

【0007】

ゲート電極 6 を覆うように、層間絶縁膜 7 が形成される。層間絶縁膜 7 及びゲート絶縁膜 5 を貫通するコンタクトホール 8 が、半導体層 4 上に設けられている。信号配線電極 9 は、このコンタクトホール 8 を介して半導体層 4 と電氣的に接続される。信号配線電極 9

50

を覆うように、パッシベーション膜 10 が形成されている。パッシベーション膜 10 の上には、有機平坦化膜 26 が設けられている。有機平坦化膜 26 により、TFT 13 により発生したパッシベーション膜 10 上の凹凸が平坦化される。

【0008】

この有機平坦化膜 26 を介して TFT 13 の上には、有機 EL 素子 22 が形成されている。有機 EL 素子 22 は、アノード電極 19、有機発光層 20、及び透明電極 21 を有している。アノード電極 19 は、有機平坦化膜 26 及びパッシベーション膜 10 を貫通するコンタクトホールを介して TFT 13 の信号配線電極 9 の一方と接続するよう、有機平坦化膜 26 の上に形成される。アノード電極 19 の上には、有機発光層 20 と透明電極 21 とが順次積層されている。

10

【0009】

さらに、有機平坦化膜 26 の上には、封止材 23 を介して封止基板 24 が固着されている。封止材 23 は、画素を囲むように形成されている。封止材 23 は、封止基板 24 と基板 1 とを固着し、画素を含む空間を封止する。すなわち、有機 EL 素子 22 は、基板 1、封止基板 24、封止材 23 とで形成される気密空間に配置される。

【0010】

このように、トップエミッション方式は、基板上に設けられた TFT の上に有機 EL 素子を形成し、有機 EL 素子からの発光を基板と逆方向に取り出す構造となっている。すなわち、TFT は有機 EL 素子の反視認側に設けられているので、TFT の配置に関わらず広い発光領域を確保することができる。

20

【0011】

一方、トップエミッション方式とは異なる方法を用いて、発光領域を広くする技術が特許文献 2、及び特許文献 3 に開示されている。特許文献 2、3 では、基板上に設けられた有機 EL 素子の上に TFT を形成し、有機 EL 素子からの発光を基板と逆方向に取り出すボトムエミッション方式の構造となっている。TFT は、プリント法を用いた埋め込み、あるいは貼り合わせにより、有機 EL 素子の上に形成される。特許文献 2、3 では、トップエミッション方式と同様、TFT が有機 EL 素子の反視認側に設けられているので、TFT の配置に関わらず広い発光領域を確保することが可能となる。

【0012】

【特許文献 1】特開 2005-283861 号公報

30

【特許文献 2】特開 2005-266616 号公報

【特許文献 3】特開 2003-297974 号公報

【発明の開示】

【発明が解決しようとする課題】

【0013】

トップエミッション方式では、TFT 13 により、パッシベーション膜 10 の表面は凹凸となっている。有機 EL 素子 22 は、TFT 13 より遥かに薄膜である。そのため、パッシベーション膜 10 の上に直接有機 EL 素子 22 が形成されると、凹凸の段差により段切れやショートが生じてしまう。そこで、TFT 13 による凹凸を平坦化するため、有機 EL 素子 22 の下に有機平坦化膜 26 が形成されている。有機平坦化膜 26 は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等の有機絶縁材料により形成される。

40

【0014】

しかしながら、有機平坦化膜 26 は、製造過程で残存あるいは吸着した水分を保持しやすい。そのため、その上部に形成された有機 EL 素子 22 の有機発光層 20 が、有機平坦化膜 26 に保持された水分を吸収してしまう。有機発光層 20 は、水分を吸収すると劣化し、発光しなくなる。さらに、アノード電極 19 は、画素ごとに離間されたパターンニング形状を有しており、フォトリソグラフィ、エッチング、及び洗浄の工程を経て形成される。そのため、アノード電極 19 の形成工程において、有機平坦化膜 26 はダメージを受けてしまう。例えば、ドライエッチング等により有機平坦化膜 26 の表面荒れが発生し、その上部に形成された有機 EL 素子 22 の段切れやショートが発生してしまうことがある

50

。また、有機平坦化膜 26 はエッチング液や洗浄水により膨潤し、水分を保持してしまう。

【0015】

このように、有機平坦化膜 26 によって有機 EL 素子 22 の劣化が促進され易い。その結果、表示装置の表示寿命は短くなり、信頼性が低下する。

【0016】

また、特許文献 2、3 では、プリント法を用いた埋め込み、あるいは貼り合わせにより、TFT を有機 EL 素子の上に形成している。しかしながら、TFT と有機 EL 素子との重ね合わせには、数ミクロンレベルの高い精度が要求され、表示装置の設計上において大きな制約となる。そのため、TFT と有機 EL 素子とが誤差範囲を超えてずれた重ね合わせがなされた場合、発光領域が減少してしまう。

10

【0017】

本発明は、上記のような問題点を鑑みてなされたものであり、信頼性が高く、発光画素の大きい表示装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0018】

本発明にかかる表示装置は、複数の発光画素が設けられた表示装置であって、少なくとも前記発光画素となる領域に開口部を有する基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタと、前記開口部内において、前記絶縁膜の前記薄膜トランジスタが設けられた面と反対側の面に形成された発光素子と、を備え、前記発光画素では、前記発光素子の発光が、前記薄膜トランジスタの設けられた側と反対の視認側から出射されているものである。

20

【0019】

また、本発明にかかる表示装置の製造方法は、複数の発光画素が設けられた表示装置の製造方法であって、基板上に絶縁膜を成膜する工程と、前記絶縁膜の上に薄膜トランジスタを形成する工程と、前記薄膜トランジスタを形成した後、少なくとも前記発光画素となる領域の前記基板を除去し、前記基板に開口部を形成する工程と、前記開口部内において、前記絶縁膜の前記薄膜トランジスタが設けられた面と反対側の面に発光素子を形成する工程と、を備える表示装置の製造方法。

【発明の効果】

30

【0020】

本発明によれば、信頼性が高く、発光画素の大きい表示装置およびその製造方法を提供することができる。

【発明を実施するための最良の形態】

【0021】

以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。

40

【0022】

始めに、本発明に係る表示装置について図 1 を用いて説明する。図 1 は、表示装置に用いられる TFT アレイ基板の構成を示す正面図である。本発明に係る表示装置は、有機 EL 表示装置を例として説明するが、あくまでも例示的なものであり、有機 EL 以外の発光層を用いることも可能である。

【0023】

本発明に係る表示装置は、基板 1 を有している。基板 1 は、例えば、TFT アレイ基板等のアレイ基板である。基板 1 には、表示領域 41 と表示領域 41 を囲むように設けられた額縁領域 42 とが設けられている。この表示領域 41 には、複数の走査信号線 43 と複数の表示信号線 44 と形成されている。複数の走査信号線 43 は平行に設けられている。

50

同様に、複数の表示信号線 4 4 は平行に設けられている。走査信号線 4 3 と、表示信号線 4 4 とは、互いに交差するように形成されている。走査信号線 4 3 と表示信号線 4 4 とは直交している。そして、隣接する走査信号線 4 3 と表示信号線 4 4 とで囲まれた領域が画素 4 7 となる。従って、基板 1 では、画素 4 7 がマトリクス状に配列される。

【0024】

さらに、基板 1 の額縁領域 4 2 には、走査信号駆動回路 4 5 と表示信号駆動回路 4 6 とが設けられている。走査信号線 4 3 は、表示領域 4 1 から額縁領域 4 2 まで延設されている。そして、走査信号線 4 3 は、基板 1 の端部で、走査信号駆動回路 4 5 に接続される。表示信号線 4 4 も同様に表示領域 4 1 から額縁領域 4 2 まで延設されている。そして、表示信号線 4 4 は、基板 1 の端部で、表示信号駆動回路 4 6 と接続される。走査信号駆動回路 4 5 の近傍には、外部配線 4 8 が接続されている。また、表示信号駆動回路 4 6 の近傍には、外部配線 4 9 が接続されている。外部配線 4 8、4 9 は、例えば、FPC (Flexible Printed Circuit) などの配線基板である。

10

【0025】

外部配線 4 8、4 9 を介して走査信号駆動回路 4 5、及び表示信号駆動回路 4 6 に外部からの各種信号が供給される。走査信号駆動回路 4 5 は外部からの制御信号に基づいて、走査信号を走査信号線 4 3 に供給する。この走査信号によって、走査信号線 4 3 が順次選択されていく。表示信号駆動回路 4 6 は外部からの制御信号や、表示データに基づいて表示信号を表示信号線 4 4 に供給する。これにより、表示データに応じた表示電圧を各画素 4 7 に供給することができる。なお、走査信号駆動回路 4 5 と表示信号駆動回路 4 6 は、基板 1 上に配置される構成に限られるものではない。例えば、TCP (Tape Carrier Package) により駆動回路を接続してもよい。

20

【0026】

有機 EL 表示装置の場合、走査信号線 4 3 及び表示信号線 4 4 の他に、共通電位を供給するための共通配線 (図示せず) や、電源電圧を供給するための電源電圧配線 (図示せず) が設けられる。共通配線及び電源電圧配線も走査信号線 4 3 や表示信号線 4 4 と同様に表示領域 4 1 から額縁領域 4 2 まで延設されている。これによって、外部から共通電位、及び電源電圧を画素 4 7 に供給することができる。

【0027】

画素 4 7 内には、少なくとも 1 つの TFT 1 3 が形成されている。例えば、この TFT 1 3 が有機 EL 素子に駆動電流を供給する駆動用 TFT である場合、TFT 1 3 のソースに有機 EL 素子が接続される。具体的には、TFT 1 3 のソースにアノード電極 (画素電極) が接続される。また、TFT 1 3 のゲートには、スイッチング用 TFT (図示せず) を介して表示信号が供給される。さらに、TFT 1 3 のドレインには電源電圧が供給される。そして、アノード電極には透明電極が対向配置される。このアノード電極と透明電極との間に有機発光層を配設することによって、有機 EL 素子が構成される。また、透明電極には、共通電位が供給されている。このように、アノード電極と透明電極とが有機発光層を挟んで配置される。従って、TFT 1 3 が有機発光層に流れる駆動電流を制御する制御素子となる。これら TFT 1 3 及び有機 EL 素子の詳細な構成については後述する。

30

【0028】

走査信号によってスイッチング用 TFT がオンすると、駆動用の TFT 1 3 のゲートには、スイッチング用 TFT を介して表示電圧が供給される。ここで、表示データに基づく表示電圧で表示信号線 4 4 を介して供給される。これにより、駆動用の TFT 1 3 は、表示電圧に応じた駆動電流を有機 EL 素子に供給することができる。ここで、走査信号は、走査信号線 4 3 を 1 本ずつ順次選択していく。そして、選択された走査信号線 4 3 に接続された画素のスイッチング用 TFT のみがオンする。そして、スイッチング用 TFT がオンしたタイミングで、表示信号線 4 4 からその画素に対応する表示電圧を供給する。これにより、画素毎に表示データに応じた所定の駆動電流が供給される。これにより、有機 EL 素子が表示データに応じた輝度で発光する。そして、走査信号により走査信号線 4 3 を順次走査することによって、表示領域 4 1 に所望の画像を表示することができる。

40

50

【0029】

次に、本実施の形態に係る表示装置の画素47内の構成について、図2を参照して詳細に説明する。図2は、本実施の形態に係る表示装置の構成を示す断面模式図である。図2は、基板1上の画素47の一つを示している。図2には、例えば、TF T 1 3 aとTF T 1 3 bの2つのTF T 1 3が記載されている。ここでは、TF T 1 3 aが駆動用のTF T、TF T 1 3 bがスイッチング用TF Tであるとする。基板1上にはこのような画素47がマトリクス状に複数配置されている。

【0030】

図2において、ガラス等の絶縁性を有する基板1の上に、下地絶縁膜3が形成されている。下地絶縁膜3は、SiO₂、SiN等の無機絶縁膜である。下地絶縁膜3は、基板1からの不純物が基板1上に形成される各素子へ拡散を防止するものであり、前述の構成に限定されるものではない。また、下地絶縁膜3は、後述するTF Tと有機EL素子とを絶縁する機能を有している。

【0031】

なお、本実施の形態では、部分的に基板1の除去された開口部1aが基板1に形成されている。開口部1aは、少なくとも発光画素となる領域を含むように設けられている。例えば、図2に示すように、各画素47に1つの開口部1aがそれぞれ配設される。従って、表示領域41には複数の開口部1aがマトリクス状に形成される。基板1の厚みは、例えば0.1mm程度である。また、基板1と下地絶縁膜3との間には、メタル膜2が形成されている。メタル膜2は、隣接する画素47間に配設される。すなわち、画素47を囲むようにメタル膜2が形成されている。従って、ここでは図示していないが、表示領域41にはメタル膜2が格子状に設けられている。メタル膜2は、開口部1aの内側にはみ出している。さらに、額縁領域42において、表示領域41を囲むよう枠状にメタル膜2が配置されている。メタル膜2には、比抵抗の高い材料を用いることが好ましい。ここでは、メタル膜2は、Mo、Crなどにより例えば膜厚20～50nmに形成されている。

【0032】

そして、下地絶縁膜3の上に、TF T 1 3が形成される。具体的には、下地絶縁膜3の上に、島状の半導体層4が設けられている。半導体層4は、ポリシリコン（多結晶シリコン）により形成される。図2には記載していないが、半導体層4は、ソース／ドレイン領域、及びチャネル領域を有する。ソース／ドレイン領域には不純物が導入されている。チャネル領域は、ソース領域とドレイン領域との間に配置されている。TF T 1 3がNMO Sの場合、ソース／ドレイン領域のチャネル領域と接する領域に低濃度の不純物が導入されたLDD（Lightly Doped Drain）構造であることが好ましい。

【0033】

半導体層4上には、ゲート絶縁膜5が設けられている。ゲート絶縁膜5は、例えば膜厚70～100nmのSiO₂である。そして、ゲート絶縁膜5を介して半導体層4の対面にゲート電極6が形成されている。ゲート電極6は、例えば膜厚300nmのMoにより形成される。ゲート電極6を覆うように、層間絶縁膜7が設けられている。層間絶縁膜7は、例えば膜厚500～1000nm程度のSiO₂膜により形成される。

【0034】

回路を構成する信号配線電極9は、コンタクトホール8を介し、半導体層4のソース／ドレイン領域と電氣的に接続される。信号配線電極9は、ソース電極あるいはドレイン電極である。信号配線電極9は、例えば、Mo、Cr、W、Al、Taや、これらを主成分とする合金膜、又はこれらを積層させた多層積層膜によって形成される。ここでは、膜厚50～150nmのMo膜、膜厚200～400nmのAl膜、及び膜厚50～150nmのMo膜の積層により形成されている。さらに、これら信号配線電極9を覆うようにパッシベーション膜10が設けられている。パッシベーション膜10は、例えば、SiN等からなる。

【0035】

パッシベーション膜10の上には、封止材11を介して封止基板12が貼着されている

10

20

30

40

50

。封止基板 1 2 は、ガラス基板、フレキシブル基板、メタル基板などである。封止基板 1 2 は、表示装置の機械的強度を保つために用いられる。封止材 1 1 は、パッシベーション膜 1 0 と封止基板 1 2 とを固着する。このように、T F T 1 3 は、パッシベーション膜 1 0、封止材 1 1、及び封止基板 1 2 によって外部から遮断されている。

【0036】

本実施の形態では、下地絶縁膜 3 の T F T 1 3 が設けられた面と反対側の面に、有機 E L 素子 2 2 が形成されている。具体的には、開口部 1 a 内に露出した下地絶縁膜 3 の平坦な面（図 2 にける下側の面）と接触するように、アノード電極（画素電極）1 9 が設けられている。ここで、開口部 1 a 内には、下地絶縁膜 3、ゲート絶縁膜 5、及び層間絶縁膜 7 を貫通し、信号配線電極 9 の一方に到達するビアホール 1 5 が設けられている。ビアホール 1 5 は、その側壁面がテーパ状に形成されている。アノード電極 1 9 は、このビアホール 1 5 を覆うように形成される。すなわち、このビアホール 1 5 を介して、駆動用 T F T 1 3 a の信号配線電極 9 のソース電極と、有機 E L 素子 2 2 のアノード電極 1 9 とが接続される。アノード電極 1 9 は画素電極であり、表示データに応じた所定の駆動電流が信号配線電極 9 を介して供給される。

10

【0037】

アノード電極 1 9 は、メタル膜 2 と離間して設けられている。すなわち、アノード電極の外側にメタル膜 2 が形成されている。そして、下地絶縁膜 3 を介してアノード電極 1 9 が T F T 1 3 と重複する。アノード電極 1 9 は、光反射性を有する導電性材料、好ましくは、電子注入のしやすい仕事関数の小さな金属からなる。ここでは、C r によって例えば 1 0 0 n m の膜厚に形成されている。

20

【0038】

また、開口部 1 a 内には、有機発光層 2 0 がアノード電極 1 9 と接触するように形成されている。有機発光層 2 0 は、一般的な、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などを順次積層した構成を有している。さらに、開口部 1 a 内には、透明電極 2 1 が有機発光層 2 0 に接触するように形成されている。従って、アノード電極 1 9 と透明電極 2 1 とが、有機発光層 2 0 を挟んで対向配置される。

【0039】

このとき、透明電極 2 1 はアノード電極 1 9 と電氣的に接続しないように形成される。例えば図 2 に示すように、アノード電極 1 9、有機発光層 2 0、及び透明電極 2 1 のパターンがそれぞれずれた位置に配置される。これにより、アノード電極 1 9 と透明電極 2 1 とは、その間に有機発光層 2 0 が常に介在されているので、絶縁を保つことができる。

30

【0040】

さらに、このとき、図 2 に示すように、透明電極 2 1 とメタル膜 2 とが一部接触するように形成される。透明電極 2 1 の一部とメタル膜 2 の一部とが重なっている。従って、隣接する画素 4 7 の透明電極 2 1 同士は、メタル膜 2 を介して繋がっている。透明電極 2 1 には共通電位が供給される。このように、有機発光層 2 0 はアノード電極 1 9 と透明電極 2 1 と挟持され、電流が供給されると発光する。透明電極 2 1 には、一般的に、I T O や I Z O 等の透明導電膜が用いられる。これらの透明導電膜は、比抵抗が $200 \mu\Omega \cdot \text{cm}$ 程度と高く、他の金属膜（比抵抗 $4 \sim 20 \mu\Omega \cdot \text{cm}$ ）の 10 倍以上である。そのため、表示サイズが大きくなると表示の際にムラとして視認されてしまうことがある。メタル膜 2 と透明電極 2 1 とを電氣的に接続することによって、透明電極 2 1 の抵抗を低減することが可能となる。

40

【0041】

そして、封止基板 2 4 が、封止材 2 3 を介して基板 1 と固着される。封止材 2 3 は、有機 E L 素子 2 2 を囲むよう、基板 1 の T F T 1 3 が設けられた面と反対側の面に形成されている。封止材 2 3 は、封止基板 2 4 と基板 1 とを固着し、画素 4 7 を含む空間を封止する。すなわち、有機 E L 素子 2 2 は、下地絶縁膜 3、基板 1、封止材 2 3、封止基板 2 4 とで形成される気密空間に配置される。封止基板 2 4 には、ガラス等の透明な基板が用いられるが、カラーフィルター基板を封止基板 2 4 としてもよい。有機 E L 素子 2 2 単体で

50

カラー表現が可能であるが、カラーフィルターを併用することによって、色度再現性を高めることができる。

【0042】

このように、本実施の形態では、下地絶縁膜3のTFT13が設けられた面と反対側の面に有機EL素子22を形成し、有機EL素子22からの発光をTFT13と逆方向に取り出す構造となっている。発光画素では、有機EL素子22からの発光が、TFT13の設けられた側と反対の視認側から出射される。すなわち、TFT13は有機EL素子22の反視認側に設けられているので、TFT13の配置に関わらず広い発光領域を確保することができる。

【0043】

続いて、本実施の形態に係る表示装置の製造方法について、図3～図6を用いて詳細に説明する。図3～図6は、本実施の形態に係る表示装置の製造工程を示す断面図である。なお、図3～図6に示す断面は、図2と同様に、基板1上の一つの画素47を示している。

【0044】

まず初めに、ガラス等の透明な絶縁性の基板1全面に、メタル膜2を形成する。メタル膜2として、電気的比抵抗値の低い材料を用いることが好ましい。ここでは、スパッタ法により、例えば膜厚20～50nmのMo膜、あるいはCr膜を基板1全面に成膜する。次に、下地絶縁膜3をメタル膜2の上に形成し、さらにその上に半導体層4を形成する。下地絶縁膜3として、SiO₂、SiN等の無機絶縁膜を用いることができる。ここでは、下地絶縁膜3となる無機絶縁膜と、半導体層4となる非結晶シリコン薄膜とを、CVD法などにより連続して基板1全面に成膜する。その後、エキシマレーザー等を照射し、非結晶シリコンをポリシリコン化する。これにより、図3(a)に示す構成となる。

【0045】

次に、写真製版によって所望のレジストパターンを半導体層4の上に形成する。このレジストパターンを介して、半導体層4をエッチングする。ここでは、フッ化ガス(CF₄やSF₆など)と酸素(O₂)との混合ガスを用いたドライエッチングを行う。これにより、TFT13の形成領域に、島状の半導体層4がそれぞれパターニングされる。そして、レジストパターンを除去した後、半導体層4上にゲート絶縁膜5を形成する。例えば、CVDによって、SiO₂を70～100nmの膜厚となるよう基板1全面に成膜する。これにより、図3(b)のように、半導体層4がゲート絶縁膜5に覆われる。

【0046】

ゲート絶縁膜5の形成後、ゲート電極6を形成する。具体的には、ゲート絶縁膜5の上に、ゲート電極6となる材料を成膜する。ここでは、膜厚300nmのMoを基板1全面にスパッタ成膜する。そして、写真製版によって所望のレジストパターンをゲート絶縁膜5の上に形成する。このレジストパターンを介して、ゲート電極6のエッチングを行う。

【0047】

続いて、レジストパターンをゲート電極6上に形成した状態で、これらをマスクとして、半導体層4に不純物を導入する。PMOSのTFT13ではボロン(B)等の不純物元素、NMOSのTFT13ではリン(P)等の不純物元素を導入する。ここでの導入方法は、質量分離を行うイオン注入、質量分離を行わないイオンドーピングのいずれの方法を用いてもよい。このとき、ゲート電極6のパターニングを2回に分割して行うことにより、PMOSのTFT13とNMOSのTFT13とを同一基板1上に形成することができる。不純物導入後、レジストパターンを除去する。これにより、半導体層4にソース／ドレイン領域が自己整合的に形成され、図3(c)に示す構成となる。

【0048】

なお、ソース／ドレイン領域のチャネル領域と接する領域に低濃度の不純物を導入し、LDD構造としてもよい。特に、NMOSでは、トランジスタ性能としての性能を向上させるためにLDD構造とすることが望ましい。

【0049】

10

20

30

40

50

ゲート電極 6 を覆うように、層間絶縁膜 7 を形成する。例えば、膜厚 500 ~ 100 nm の SiO_2 膜を CVD 法などにより基板 1 全面に成膜する。そして、写真製版、エッチング、レジスト除去の工程を経て、各ソース／ドレイン領域と導通をとるためのコンタクトホール 8 を形成する。ここでは、ドライエッチングを行う。これにより、図 3 (d) に示すように、半導体層 4 上にコンタクトホール 8 が形成され、ソース／ドレイン領域の半導体層 4 表面が一部露出する。なお、図示していないが、ゲート電極 6 と導通をとるためのコンタクトホールも同時に形成される。

【0050】

コンタクトホール 8 を形成した後、層間絶縁膜 7 上に信号配線電極 9 となる材料を成膜する。信号配線電極 9 となる材料として、Mo、Cr、W、Al、Ta やこれらを主成分とする合金膜、あるいはこれらの積層膜が用いられる。ここでは、スパッタ法等により、膜厚 50 ~ 150 nm の Mo と、膜厚 200 ~ 400 nm の Al と、膜厚 50 ~ 150 nm の Mo とを基板 1 全面に積層して成膜する。この上に、写真製版によりレジストパターンを形成し、このレジストパターンを介してエッチングを行う。ここでは、 SF_6 と O_2 の混合ガス、又は Cl_2 と O_2 の混合ガスを用いてドライエッチングする。これにより、図 3 (e) のように、コンタクトホール 8 を介して半導体層 4 のソース／ドレイン領域と接続する信号配線電極 9 が形成される。図示していないが、ゲート電極 6 と接続する信号配線電極も同時に形成される。

【0051】

次に、信号配線電極 9 上に、パッシベーション膜 10 を基板 1 全面に成膜する。パッシベーション膜 10 には、SiN 等を用いることができる。これにより、図 4 (f) に示すように、信号配線電極 9 がパッシベーション膜 10 に覆われる。その後、半導体層 4 に導入した不純物を活性化させるため、450 °C に加熱された窒素雰囲気中で 1 時間アニールを行う。アニール後、ここでは図示していないが、額縁領域 42 に端子などの開口を行う。

【0052】

このような工程を経て TFT 13 を形成した後、パッシベーション膜 10 の上に封止層を形成する。封止材 11 を介して封止基板 12 をパッシベーション膜 10 上に貼り合わせる。封止基板 12 として、例えばガラス基板を用いる。また、封止材 11 としては、エポキシ樹脂を用いることができ、基板 1 と封止基板 12 を貼り合わせる機能を果たす。これにより、図 4 (g) に示すように、TFT 13 は封止基板 12 と基板 1 に挟まれた状態で保持される。このように、TFT 13 形成後、封止基板によって TFT 13 を封止することで、TFT 13 は外部に曝されることがない。従って、別場所における生産や基板切断を可能とし、生産性を有利に導くことができる。

【0053】

続いて、基板 1 を所望とする厚さとなるまで薄く加工する。例えば、酸化セリウムなどの研磨剤を用いて、基板 1 の TFT 13 が設けられていない側の面を全面的に研磨する。ここでは、厚さ 0.1 mm 程度となるまで研磨し、基板 1 の板厚を薄くする。加工後の基板 1 の板厚は、後の工程で形成される有機 EL 素子 22 の膜厚より薄くしないことが望ましい。これにより、図 4 (h) に示す構成となる。

【0054】

その後、基板 1 に開口部 1a を形成する。フッ酸混合液を用いてケミカルエッチングを行う。このとき、基板 1 と下地絶縁膜 3 との間に設けられたメタル膜 2 が、エッチングストッパーとなる。従って、メタル膜 2 は、下地絶縁膜 3 までエッチングされるのを防止する。すなわち、基板 1 が選択的にエッチングされる。ここで、あらかじめ基板 1 の表面には、画素を囲むよう、フッ酸に耐性を有するマスキングフィルム 14 を貼っておく。マスキングフィルム 14 に覆われた領域では、基板 1 は除去されずに残存する。これにより、マスキングフィルム 14 に覆われずに基板 1 表面が露出した領域では、基板 1 が除去される。そして、図 4 (i) に示すように、メタル膜 2 の露出した開口部 1a が形成される。複数の開口部 1a はマトリクス状に形成される。

10

20

30

40

50

【0055】

開口部1aを形成した後、マスキングフィルム14を基板1から剥離する。そして、写真製版もしくは印刷によって、開口部1a内のメタル膜2が露出した表面にレジストマスクを形成する。このレジストマスクを介して、メタル膜2のエッチングを行う。これにより、図5(j)のようにメタル膜2がパターニングされ、発光画素となる領域のメタル膜2が除去される。このとき、メタル膜2が開口部1aの内側にはみ出すよう、開口部1aより若干小さい領域のメタル膜2を除去する。また、隣接する画素間など未発光領域となる部分には、メタル膜2ができる限り残存するように、パターニングすることが好ましい。このように、下地絶縁膜3の平坦な面の表面が露出する。

【0056】

そして、開口部1a内において露出した下地絶縁膜3の面から、ビアホール15を形成する。例えば、写真製版もしくは印刷によって、レジストマスクを形成する。このレジストマスクを介したドライエッチングにより、下地絶縁膜3、ゲート絶縁膜5、及び層間絶縁膜7を除去し、ビアホール15を形成する。若しくは、レーザー光を照射して、ビアホール15を直接開口してもよい。このとき、ビアホール15の側壁面が、後述するアノード電極19の形成工程において、アノード電極19が断絶しない程度のテーパ角を有するように形成しておく。すなわち、ビアホール15の開口を広くする。これにより、図5(k)のように、ビアホール15が形成され、信号配線電極9の表面が露出する。

【0057】

次に、有機EL素子22となる部分を形成する。以降の工程については真空中にて実施する。まず、基板1の洗浄を行い、表面に付着したゴミ等を取り除く。洗浄後、基板1表面に吸着している水分を除去する。水分除去の方法として、スピン乾燥、オープン乾燥等があるが、真空中での加熱は特に効果的である。水分除去には、180℃以上の加熱温度が好ましい。ただし、温度が高すぎると、封止材11やTFE13の劣化が起こり得るので、ここでは200℃程度の温度で加熱する。

【0058】

十分に水分を除去した後、真空中のままで、アノード電極19を形成する。スパッタ等により、アノード電極19となる材料を、開口部1a内の下地絶縁膜3表面に成膜する。アノード電極19を各画素47に形成するため、所望となる領域が開口した蒸着マスク16を介して成膜する。このとき、メタル膜2と接触しないよう離間してアノード電極19を形成する。ここでは、例えばCrを100nmの膜厚で成膜する。なお、基板1の板厚は、有機EL素子22の厚さより大きい程度に薄く加工されている。即ち、有機EL素子22の厚みは、開口部1aの外側の基板1の厚みより小さい。従って、蒸着マスク16を開口部1aの外側の部分で基板1とコンタクトするように設置して、基板1に保持させることができる。これにより、図5(l)に示すように、ビアホール15を介して信号配線電極9と接続するアノード電極19が形成される。

【0059】

そして、アノード電極19の表面から、有機発光層20を形成する。マスク蒸着法、インクジェット法、あるいは印刷法などによって有機発光層20を形成することができる。ここでは、マスク蒸着法により有機発光層20を形成する。所望となる領域が開口した蒸着マスク17を用いて、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などを順次積層し、有機発光層20を形成する。アノード電極19形成する際の蒸着マスク16と同様に、蒸着マスク17は基板1に保持させることができる。蒸着マスク17のマスク開口部は、蒸着マスク16のマスク開口部の位置から若干ずれた位置に配置されている。従って、有機発光層20のパターン端部がアノード電極19のパターン端部とずれるように形成される。これにより、図6(m)に示すように有機発光層20が開口部1a内に形成される。

【0060】

さらに、有機発光層20の表面から透明電極21を形成する。蒸着マスク18を用いて、透明電極21となる材料をスパッタ法などにより成膜する。透明電極21となる材料と

10

20

30

40

50

して、例えばITOやIZOを使用する。蒸着マスク18は、蒸着マスク16、17と同様、基板1に保持させることができる。蒸着マスク18のマスク開口部は、蒸着マスク16、17のマスク開口部の位置から若干ずれた位置に配置されている。すなわち、有機発光層20のアノード電極19からのずれ方向と同じ方向に、透明電極21のパターン端部を、有機発光層20のパターン端部とずらすように形成する。このとき、メタル膜2と一部が接触するように透明電極21を形成することが望ましい。これにより、図6(n)に示すように透明電極21が開口部1a内に形成され、有機発光層20がアノード電極19と透明電極21との間に挟まれる。

【0061】

このように、基板1に開口部1aを形成することにより、露出した下地絶縁膜3の平坦な面に有機EL素子22を形成するので、段切れやショート等が発生しない。すなわち、有機EL素子22の下には有機平坦化膜を設ける必要がない。従って、有機平坦化膜に保持された水分を吸着して有機発光層20が劣化してしまうなど、有機平坦化膜により生ずる問題を回避することができる。また、有機EL素子22の形成には、通常の生産プロセスを利用することができる。特別な生産方法を用いる必要がないので、歩留まり低下に繋がる懸念はない。

【0062】

有機EL素子22を開口部1a内に形成した後、開口部1aを封止するための封止層を形成する。封止材23を介して封止基板24を基板1と貼り合わせる。封止基板24として、例えばガラス等の透明な基板を用いる。有機EL素子22を囲むよう、基板1のTFT13と反対側の面に封止材23を形成する。封止材23は、封止基板24と基板1とを固着し、画素47を含む空間を封止する。これにより、図6(o)に示すように、有機EL素子22は、下地絶縁膜3、基板1、封止材23、封止基板24とで形成される気密空間に封止される。有機EL素子22の封止後は、大気中に解放してよい。以上の工程を経て、本実施の形態に係る表示装置が完成する。

【0063】

このように、本実施の形態では、TFT13を形成した後、基板1の裏面から開口部1aを形成して下地絶縁膜3を露出する。その後、開口部1a内、すなわち下地絶縁膜3のTFT13が設けられた面と反対側の面に有機EL素子22を形成する。そして、有機EL素子22からの発光を、TFT13と逆方向に取り出す。これにより、TFT13を有機EL素子22の反視認側に設けることができるので、TFT13の配置に関わらず広い発光領域を確保することができる。また、有機EL素子22は、基板1に開口部1aを形成することにより露出した、下地絶縁膜3の平坦な面に形成するので、有機平坦化膜による平坦化が不要である。これにより、有機平坦化膜により生ずる問題を回避することができる。例えば、有機平坦化膜からの吸水による有機発光層20の劣化を防止することができる。従って、表示装置の信頼性を向上することが可能となる。従って、信頼性が高く発光画素の大きい表示装置およびその製造方法を提供することができる。

【0064】

また、本実施の形態では、基板1と下地絶縁膜3との間にメタル膜2を設けている。これにより、開口部1aをケミカルエッチング等によって開口する際、メタル膜2をエッチングストッパーとすることができる。その後、メタル膜2をパターンニングして、発光画素となる領域を除去するとともに、透明電極21の一部と接続するように形成する。これにより、透明電極21の比抵抗値を低減することができ、表示ムラ等を抑制することができる。従って、表示性能が向上する。

【0065】

なお、上記の説明では、TFT13aが駆動用のTFT、TFT13bがスイッチング用TFTであるとしたが、TFT13aがスイッチング用のTFT、TFT13bがスイッチング用とは別のTFTであってもよい。この場合、TFT13aが有機EL素子22に対してスイッチング素子として機能する。

【0066】

10

20

30

40

50

T F T 1 3 又は有機 E L 素子 2 2 を封止する封止層として、封止基板を用いる場合について例示的に説明したが、これに限るものではない。無機絶縁膜、有機絶縁膜、透明基板、メタル板などを封止層として形成してもよい。また、パッシベーション膜 1 0 の上に封止材 1 1 及び封止基板 1 2 による封止層を形成し、T F T 1 3 を封止したが、封止層を形成しなくてもよい。封止層が無くても表示性能は損なわれるものではない。そのため、封止の必要が無い場合は、封止層を設けずに表示装置を形成してもよい。

【0067】

本実施の形態では、開口部 1 a を画素ごとに形成する場合について例示的に説明したが、これに限られるものではない。少なくとも画素 4 7 となる領域に開口部が形成されていればよい。例えば、表示領域 4 1 全体を含む大きな開口部を設けてもよい。その場合、画素 4 7 を囲むように封止材 2 3 を形成し、封止基板 2 4 と下地絶縁膜 3 あるいはメタル膜 2 とを固着する。または、あらかじめ封止基板 2 4 の一部が掘り込まれ、凹部が形成された封止基板 2 4 を用いて、封止する。さらに、有機 E L 素子 2 2 上全体に封止材 1 1 を直接形成し、封止基板 2 4 を直接貼り合わせてもよい。この場合、有機 E L 素子 2 2 の周囲に気密空間は形成されず、有機 E L 素子 2 2 は封止材 1 1 に覆われ密封される。

【0068】

本発明に係る表示装置は、有機 E L 表示装置を例として説明したが、無機 E L 表示装置などの有機 E L 以外の発光層を用いた表示装置であってもよい。また、表示材料としてコロイド粒子や超微粒子などを用いた、電子ペーパー等の表示装置にも適用することが可能である。

【0069】

以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。

【図面の簡単な説明】

【0070】

【図 1】本実施の形態に係る表示装置に用いられる T F T アレイ基板の構成を示す正面図である。

【図 2】本実施の形態に係る表示装置の構成を示す断面模式図である。

【図 3】本実施の形態に係る表示装置の製造工程を示す断面図である。

【図 4】本実施の形態に係る表示装置の製造工程を示す断面図である。

【図 5】本実施の形態に係る表示装置の製造工程を示す断面図である。

【図 6】本実施の形態に係る表示装置の製造工程を示す断面図である。


【図 7】トップエミッション方式を用いた従来の有機 E L 表示装置の画素構成を示す断面模式図である。

【符号の説明】


【0071】

1 基板、1 a 開口部、2 メタル膜、3 下地絶縁膜、4 半導体層、
5 ゲート絶縁膜、6 ゲート電極、7 層間絶縁膜、8 コンタクトホール、
9 信号配線電極、10 パッシベーション膜、11 封止材、
12 封止基板、13、13 a、13 b T F T、14 マスキングフィルム、
15 ピアホール、16、17、18 蒸着マスク、19 アノード電極、
20 有機発光層、21 透明電極、22 有機 E L 素子、23 封止材、
24 封止基板、26 有機平坦化膜、41 表示領域、42 額縁領域、
43 ゲート配線、44 ソース配線、45 走査信号駆動回路、
46 表示信号駆動回路、47 画素、48、49 外部回路


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 7】



【図 6】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

H 0 5 B 33/26 (2006.01)

H 0 5 B 33/10

H 0 5 B 33/10 (2006.01)

专利名称(译)	显示装置及其制造方法		
公开(公告)号	JP2009054539A	公开(公告)日	2009-03-12
申请号	JP2007222696	申请日	2007-08-29
[标]申请(专利权)人(译)	三菱电机株式会社		
申请(专利权)人(译)	三菱电机株式会社		
[标]发明人	山吉 一司		
发明人	山吉 一司		
IPC分类号	H05B33/02 G09F9/30 H01L27/32 H05B33/04 H01L51/50 H05B33/26 H05B33/10		
CPC分类号	H01L21/02063 H01L27/3258 H01L29/41733 H01L51/442 H01L51/5246		
FI分类号	H05B33/02 G09F9/30.365.Z H05B33/04 H05B33/14.A H05B33/26.Z H05B33/10 G09F9/30.365 H01L27/32		
F-TERM分类号	3K107/AA01 3K107/BB01 3K107/CC21 3K107/CC23 3K107/CC45 3K107/DD03 3K107/DD11 3K107/DD22 3K107/DD27 3K107/DD37 3K107/DD44Z 3K107/EE03 3K107/EE42 3K107/GG00 3K107/HH05 5C094/AA32 5C094/AA37 5C094/AA38 5C094/AA43 5C094/AA48 5C094/BA03 5C094/BA27 5C094/CA19 5C094/DA07 5C094/DA13 5C094/DB01 5C094/EA04 5C094/EA05 5C094/EB02 5C094/FB12 5C094/FB14 5C094/FB15 5C094/GB10		
其他公开文献	JP5237600B2		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种具有高可靠性和大发射像素的显示装置及其制造方法。根据本发明的显示装置是一种具有多个发光像素的显示装置，其中基板1在至少要成为发光像素的区域中具有开口1a，并且基底形成在基板1上。在开口1a中，绝缘膜3，形成在基底绝缘膜3上的薄膜晶体管（TFT13），以及形成在基底绝缘膜3的与设置有TFT 13的表面相反的表面的有机EL元件22。在发光像素中，从有机EL元件22发出的光从与设置有TFT 13的一侧相反的观察侧发出。[选择图]图2

