

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-109977

(P2004-109977A)

(43) 公開日 平成16年4月8日(2004.4.8)

(51) Int.Cl.<sup>7</sup>

G09G 3/30

G09G 3/20

H01L 29/786

H05B 33/14

F I

G09G 3/30

G09G 3/20 611H

G09G 3/20 611J

G09G 3/20 624B

G09G 3/20 641D

テーマコード (参考)

3K007

5C080

5F110

審査請求 未請求 請求項の数 19 O L (全 11 頁) 最終頁に続く

(21) 出願番号 特願2003-145365 (P2003-145365)

(22) 出願日 平成15年5月22日 (2003.5.22)

(31) 優先権主張番号 91121426

(32) 優先日 平成14年9月19日 (2002.9.19)

(33) 優先権主張国 台湾 (TW)

(71) 出願人 390023582

財団法人工業技術研究院

台湾新竹縣竹東鎮中興路四段195號

(74) 代理人 100065226

弁理士 朝日奈 宗太

(74) 代理人 100098257

弁理士 佐木 啓二

(74) 代理人 100117112

弁理士 秋山 文男

(74) 代理人 100117123

弁理士 田中 弘

(72) 発明者 施 俊任

台湾彰化縣秀水鄉彰水路2段305号

(72) 発明者 陳 尚立

台湾新竹市金城一路62号4樓

最終頁に続く


(54) 【発明の名称】 アクティブマトリクス有機発光ダイオードの画素構造

(57) 【要約】

【課題】 OLEDに安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けないアクティブマトリクスOLEDの画素構造を提供する。

【解決手段】 第一スイッチングトランジスタは、第一スキャンラインに結合された制御端子と、データラインDLに結合された第一端子とを備える。第一P型トランジスタは互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、ドレイン端子は第一スイッチングトランジスタの第二端子に結合されている。第二スイッチングトランジスタは第一P型トランジスタのゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える。第二P型トランジスタは、電源に結合されたソース端子と、第二スイッチングトランジスタの第二端子に結合されたゲート端子とを備える。保持容量は、電源と第二P型トランジスタのゲート端子間に結合される。OLEDは第二P型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

アクティブマトリクス有機発光ダイオードの画素構造であって、  
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、  
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、前記ドレイン端子は前記第一スイッチング装置の第二端子に結合されている第一 P 型トランジスタと、  
前記第一 P 型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、  
前記電源に結合されたソース端子と、前記第二スイッチング装置の第二端子に結合されたゲート端子とを備える第二 P 型トランジスタと、  
前記電源と前記第二 P 型トランジスタの前記ゲート端子間に結合される保持容量と、  
前記第二 P 型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える有機発光ダイオード  
からなることを特徴とする画素構造。

10

## 【請求項 2】

前記第二スイッチング装置の前記第二端子と前記第二 P 型トランジスタの前記ゲート端子間に結合された二つの端子と、補償スキャンラインに結合された第三端とを有する容量性素子をさらに備え、第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない請求項 1 記載の画素構造。

20

## 【請求項 3】

前記容量性素子が、前記第二スイッチング装置の第二端子、前記第二 P 型トランジスタの前記ゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、前記補償スキャンラインに結合されたゲート端子とを備えるダミートランジスタであって、前記ダミートランジスタの前記ソース端子と前記ドレイン端子が互いに結合される特徴とする請求項 2 記載の画素構造。

## 【請求項 4】

前記ダミートランジスタの大きさが前記第二スイッチング装置の大きさの半分である請求項 3 記載の画素構造。

30

## 【請求項 5】

前記第二スイッチング装置の前記第一端子と前記第二端子とにそれぞれ結合された二端と、補償スキャンラインに結合された制御端子とを有する第三スイッチング装置をさらに備え、前記第二スイッチング装置が CMOS を構築し、第二スキャンラインが非アクティブのとき、前記補償スキャンラインは起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない請求項 1 記載の画素構造。

## 【請求項 6】

前記第一スイッチング装置が、N 型薄膜トランジスタである請求項 1 記載の画素構造。

## 【請求項 7】

前記第一スイッチング装置が、P 型薄膜トランジスタである請求項 1 記載の画素構造。

40

## 【請求項 8】

前記第二スイッチング装置が、N 型薄膜トランジスタである請求項 1 記載の画素構造。

## 【請求項 9】

前記第二スイッチング装置が、P 型薄膜トランジスタである請求項 1 記載の画素構造。

## 【請求項 10】

前記第二トランジスタが P 型薄膜トランジスタであるとき、前記第三スイッチング装置は、N 型薄膜トランジスタである請求項 5 記載の画素構造。

## 【請求項 11】

前記第二トランジスタが N 型薄膜トランジスタであるとき、前記第三スイッチング装置は

50

、P型薄膜トランジスタである請求項5記載の画素構造。

【請求項12】

アクティブマトリクス有機発光ダイオードの画素構造であって、  
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、  
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、  
前記ドレイン端子が前記第一スイッチング装置の第二端子に結合されている第一P型トランジスタと、  
前記第一P型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、  
前記電源に結合されたソース端子を備える第二P型トランジスタと、  
前記第二スイッチング装置の第二端子、前記第二P型トランジスタの前記ゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、補償スキャンラインに結合されたゲート端子とを備えるダミートランジスタであって、前記ダミートランジスタの前記ソース端子と前記ドレイン端子は互いに結合され、前記第二スイッチング装置の半分の大きさを有し、  
第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しないダミートランジスタと、  
前記電源と前記第二P型トランジスタのゲート端子間に結合される保持容量と、前記第二P型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える  
O L E D  
からなることを特徴とする画素構造。

10

20

【請求項13】

前記第一スイッチング装置がN型薄膜トランジスタで、前記第二スイッチング装置がP型薄膜トランジスタである請求項1記載の画素構造。

【請求項14】

前記第一スイッチング装置がP型薄膜トランジスタで、前記第二スイッチング装置はN型薄膜トランジスタである請求項1記載の画素構造。

【請求項15】

アクティブマトリクス有機発光ダイオードの画素構造であって、  
第一スキャンラインに結合された制御端子と、データラインに結合された第一端子とを備える第一スイッチング装置と、  
互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、  
前記ドレイン端子は前記第一スイッチング装置の第二端子に結合されている第一P型トランジスタと、  
前記第一P型トランジスタの前記ゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える第二スイッチング装置と、  
前記第二スイッチング装置の前記第一端子と前記第二端子とにそれぞれ結合された二つの端子と、補償スキャンラインに結合された制御端子とを備える第三スイッチング装置であって、前記第二および第三スイッチング装置はC M O Sスイッチング装置を構築し、  
第二スキャンラインが非アクティブのとき、前記補償スキャンラインが起動し、前記第二スキャンラインが起動するとき、前記補償スキャンラインは起動しない第三スイッチング装置と、  
前記電源に結合されたソース端子と、前記第二スイッチング装置の第二端子に結合されたゲート端子とを備える第二P型トランジスタと、  
前記電源と前記第二P型トランジスタの前記ゲート端子間に結合される保持容量と、  
前記第二P型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える  
O L E D  
からなることを特徴とする画素構造。

30

40

【請求項16】

50

前記第一スイッチング装置が、N型薄膜トランジスタである請求項15記載の画素構造。

【請求項17】

前記第一スイッチング装置が、P型薄膜トランジスタで請求項15記載の画素構造。

【請求項18】

前記第二スイッチング装置は、N型薄膜トランジスタで、前記第三スイッチング装置は、P型薄膜トランジスタである請求項15記載の画素構造。

【請求項19】

前記第二スイッチング装置が、P型薄膜トランジスタで、前記第三スイッチング装置が、N型薄膜トランジスタである請求項15記載の画素構造。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は、画素構造に関し、とくにアクティブマトリクス有機発光ダイオード (active matrix organic light emitting diode、AMOLED) の電流プログラム画素構造に関する。

【0002】

【従来の技術】

一般に、アクティブマトリクスディスプレイにおいて、イメージ（ないしは画像）はマトリクス中の大量の画素により表示され、各画素の輝度は輝度データにより制御される（例えば、特許文献1参照）。

20

【0003】

図9は、AMOLEDの従来の画素構造10を示す図である。スキャンライン（ないしは走査線）SLがプログラム状態で起動するとき、トランジスタ $T_1$ はオンになり、データラインDLは特定の駆動トランジスタ $T_2$ に供給する電流を流出または流入させる。一方、トランジスタ $T_2$ のゲートソース電圧が調整されて、保持容量 $C_1$ に記憶される。スキャンラインSLが非アクティブの、再生状態 (reproduction state) と称されるつぎの状態において、トランジスタ $T_1$ はオフになり、トランジスタ $T_2$ はデータラインDLと絶縁される。保持容量 $C_1$ に記憶されたゲートソース電圧は、有機発光ダイオード（以下、OLEDという）の電流を再生し、発光させる。従来の画素構造中、各駆動トランジスタ $T_2$ のスレッシュOLD電圧は、製造工程上の不均一性のために変動し、この変動は、OLEDを通過する出力駆動電流の大きな変化を生じ、各OLEDの輝度は不統一となり、均一性を損なう。

30

【0004】

そのため、図10で示される改善された画素構造20が使われている。スキャンラインSCAN1およびSCAN2がプログラム状態で起動するとき、トランジスタ $T_3$ および $T_4$ はオンになり、データラインDLはトランジスタ $T_5$ により供給する電流を流出または流入させ、駆動電流はOLEDを流れて、トランジスタ $T_5$ および $T_6$ からなる電流ミラー構造 (current mirror structure) のため、保持容量 $C_2$ は充電されるか、放電される。再生状態において、スキャンラインSCAN1とSCAN2が非アクティブのとき、トランジスタ $T_3$ および $T_4$ はオフになり、トランジスタ $T_6$ はデータラインDLと絶縁され、トランジスタ $T_5$ のゲートソース電圧は、保持容量 $C_2$ により記憶される。この構造に基づいて、トランジスタ $T_5$ を流れる電流は、

40

【0005】

【数1】

$$I_5 = k(V_{gs} - V_t)^2 \times \frac{W_5}{L_5} \quad \text{および}$$

$$I_{OLED} = k(V_{gs} - V_t)^2 \times \frac{W_6}{L_6} \quad k = \frac{\mu Cox}{2}$$

よって、 $\frac{I_{OLED}}{I_5} = \frac{(W_6 \times L_5)}{(W_5 \times L_6)}$  そののち、駆動電流は OLED に流れ、

$$I_{OLED} = I_5 \times \frac{(W_6 \times L_5)}{(W_5 \times L_6)}$$

10

#### 【0006】

よって、駆動電流は、トランジスタ  $T_5$  および  $T_6$  の大きさにしたがって、OLED に流れ、トランジスタのスレッシュホールド電圧、プロセスの変化とは関係がない。

#### 【0007】

電流プログラム画素構造 20 において、スキャンライン  $SL$  が非アクティブのとき、トランジスタ  $T_5$  のドレイン端子の電圧は  $VDD$  まで増加し、トランジスタ  $T_5$  の電圧は、ゲート端子とドレイン端子間の寄生容量により、保持容量  $C_2$  に結合される。これにより、OLED を流れる出力駆動電流が変化する。

20

#### 【0008】

#### 【特許文献 1】

国際公開第 01 / 06484 号パンフレット

#### 【0009】

#### 【発明が解決しようとする課題】

本発明は、OLED に安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けない電流プログラム AMOLED 画素構造を提供することを目的とする。

#### 【0010】

#### 【課題を解決するための手段】

本発明は、スイッチングトランジスタにより生じるスイッチ効果を改善することができる電流プログラム AMOLED 画素構造を提供し、信頼性を向上する。

30

#### 【0011】

本発明において、第一スイッチングトランジスタは、第一スキャンラインに結合された制御端子と、データライン  $DL$  に結合された第一端子とを備える。第一 P 型トランジスタは互いに結合されたドレイン端子とゲート端子と、電源に結合されたソース端子とを備え、ドレイン端子は第一スイッチングトランジスタの第二端子に結合されている。第二スイッチングトランジスタは第一 P 型トランジスタのゲート端子に結合される第一端子と、第二スキャンラインに結合される制御端子とを備える。第二 P 型トランジスタは、電源に結合されたソース端子と、第二スイッチングトランジスタの第二端子に結合されたゲート端子とを備える。保持容量は、電源と第二 P 型トランジスタのゲート端子間に結合される。OLED は第二 P 型トランジスタのドレイン端子に結合された陽極と、接地に結合された陰極とを備える。

40

#### 【0012】

#### 【発明の実施の形態】

前述した本発明の目的、特徴、および長所をいっそう明瞭にするため、以下に本発明の好ましい実施の形態をあげ、図を参照しつつさらに詳しく説明する。

#### 【0013】

図 1 は、本発明の AMOLED の画素構造を示す図である。図 1 で示されるように、スイッチングトランジスタ  $T_{31}$  は、データライン  $DL$  に結合された第一端子と、スキャンライン  $SCAN1$  に結合された制御端子とを備える。スイッチングトランジスタ  $T_{32}$  は、

50

ソース端子とトランジスタ $T_{31}$ の第二端子に結合されたドレイン端子と、電源 $VDD$ に結合されたソース端子とを備える。スイッチングトランジスタ $T_{33}$ は、トランジスタ $T_{32}$ のゲート端子に結合された第一端子と、第二スキャンライン $SCAN2$ に結合された制御端子とを備える。スイッチングトランジスタ $T_{34}$ は、電源 $VDD$ に結合されたソース端子と、スイッチングトランジスタ $T_{33}$ の第二端子に結合されたゲート端子とを備える。保持容量 $C_3$ は、電源 $VDD$ とスイッチングトランジスタ $T_{34}$ のゲート端子間に結合される二つの端子を備えている。OLEDは、P型トランジスタ $T_{34}$ のドレイン端子に結合された陽極と、接地に結合された陰極とを備える。

#### 【0014】

スイッチングトランジスタ $T_{31}$ は、スキャンライン $SCAN1$ により、画素構造とデータライン $DL$ 間の電氣的接続を制御し、電流 $I_w$ はスイッチングトランジスタ $T_{32}$ に流れる。スイッチングトランジスタ $T_{32}$ は、プログラム状態のとき、トランジスタ $T_{32}$ のゲート端子と、スイッチングトランジスタ $T_{34}$ のゲート端子を電氣的に接続する。スイッチングトランジスタ $T_{34}$ は、ゲート端子上的保持容量 $C_3$ に記憶された電圧にしたがって、対応する駆動電流 $I_{drv}$ をOLEDに出力する。

#### 【0015】

スイッチングトランジスタ $T_{32}$ および $T_{34}$ のゲート端子は、スイッチングトランジスタ $T_{33}$ により互いに結合され、電流ミラーが構築される。よって、駆動電流 $I_{drv}$ は、電流 $I_w$ に比例する。

#### 【0016】

図4は、図1で示される本発明のAMOLED画素構造を備える表示装置を示す図である。スキャンライン駆動回路21はスキャンラインを連続して駆動させ、電流源を備えるデータライン駆動回路22は、輝度データにしたがって、データラインに電流を供給する。複数の画素構造25は二つのスキャンラインと一つのデータラインの交差部分に配置され、各画素構造25は図1で示される構造と同じである。

#### 【0017】

本発明にかかわる画素構造の駆動方法は以下のとおりである。スキャンライン $SCAN1$ および $SCAN2$ がプログラム状態のとき、スイッチングトランジスタ $T_{31}$ および $T_{33}$ は、まず、オンになり、電流源を備えるデータライン $DL$ により、電流 $I_w$ はトランジスタ $T_{32}$ を流れ、電流源は輝度データにしたがって変化する。

#### 【0018】

スキャンライン $SCAN2$ は、そののち、再生状態の間、スキャンライン $SCAN1$ より前に、非アクティブ状態になり、スイッチングトランジスタ $T_{33}$ はオフになり、トランジスタ $T_{32}$ と $T_{34}$ 間は絶縁する。つぎに、スキャンライン $SCAN1$ は非アクティブになり、画素構造とデータライン $DL$ 間は絶縁する。その後、トランジスタ $T_{34}$ 上のゲート電圧は、保持容量 $C_3$ に記憶され、もう一つの画素構造は、データライン $DL$ によりプログラムされる。

#### 【0019】

トランジスタ $T_{32}$ および $T_{34}$ のゲート端子は、プログラム状態で、スイッチングトランジスタ $T_{33}$ により互いに結合されるとき、電流ミラーが構築されるので、駆動電流 $I_{drv}$ は電流 $I_w$ に比例し、トランジスタのスレッシュホールド電圧およびプロセスの変化の影響を受けない。トランジスタ $T_{31}$ がオフのとき、ドレインゲート電圧は増加するが、スイッチングトランジスタ $T_{33}$ はスイッチングトランジスタ $T_{31}$ より先にオフになるため、トランジスタ $T_{32}$ は保持容量 $C_3$ と絶縁され、保持容量 $C_3$ に記憶された電圧は、トランジスタ $T_{31}$ により生じる、フィードスルー効果(through effect)と呼ばれるスイッチ効果に影響を受けない。さらに、スイッチングトランジスタ $T_{31}$ および $T_{33}$ と、トランジスタ $T_{32}$ および $T_{34}$ はP型薄膜トランジスタであるが、N型薄膜トランジスタと置き換えてもよい。図5で示されるように、トランジスタ $T_{32}$ および $T_{34}$ は、N型薄膜トランジスタ $T_{62}$ および $T_{64}$ により代替され、駆動方法は、図1で示される画素構造と同様である。

10

20

30

40

50

## 【0020】

しかし、トランジスタ $T_{33}$ がスキャンラインSCAN2にしたがって開閉するとき、トランジスタ $T_{33}$ はフィードスルー効果を生じて、保持容量 $C_3$ と結合し、トランジスタ $T_{34}$ のゲート電圧はフィードスルー効果により影響を受け、駆動電流は、プログラム状態中、プログラムされた電流値から逸脱する。

## 【0021】

この問題を解決するため、他の実施の形態が提案される。図2は、本発明にかかわるAMOLEDの他の画素構造を示す図である。図2に示される素子について、図3と同様のものは同一の符号で示されている。図2に示されるように、画素構造は、さらに、容量性素子(capacitive element)を備える。この場合、この容量性素子は、トランジスタ $T_{32}$ の第二端子、トランジスタ $T_{34}$ のゲート端子にそれぞれ結合されたソース端子、ドレイン端子と、補償スキャンライン/SCAN2に結合されたゲート端子とを備えるダミー(dummy)トランジスタ $T_{41}$ である。ダミートランジスタ $T_{41}$ のドレイン端子とソースは、互いに結合され、第二スキャンラインSCAN2が非アクティブのとき、補償スキャンライン/SCAN2は起動し、第二スキャンラインSCAN2が起動するとき、補償スキャンライン/SCAN2は起動しない。ダミートランジスタとトランジスタ $T_{31}$ の大きさは等しくない場合もあり、たとえば、ダミートランジスタ $T_{41}$ は、トランジスタ $T_{33}$ の半分である。

## 【0022】

スイッチングトランジスタ $T_{33}$ により生じるフィードスルー効果は、ダミートランジスタ $T_{41}$ により補償される。たとえば、第二スキャンラインSCAN2が非アクティブのとき、補償スキャンライン/SCAN2は起動し、第二スキャンラインSCAN2が起動するとき、補償スキャンライン/SCAN2は起動しないので、ダミートランジスタは、トランジスタ $T_{33}$ により生じるフィードスルー効果を、逆フィードスルー効果で補償して、保持容量 $C_3$ に記憶された電圧は、トランジスタ $T_{33}$ により生じるフィードスルー効果に影響を受けない。さらに、トランジスタ $T_{31}$ および $T_{33}$ と、トランジスタ $T_{32}$ および $T_{34}$ はP型薄膜トランジスタであるが、N型薄膜トランジスタと置き換えてもよい。図7に示されるように、トランジスタ $T_{32}$ および $T_{34}$ は、N型薄膜トランジスタ $T_{62}$ および $T_{64}$ に置き換えられ、駆動方法は、図2で示される画素構造と同様である。図5は、図2に示される本発明のAMOLED画素構造を備える表示装置を示す図である。スキャンライン駆動回路21はスキャンラインSLを連続して駆動させ、電流源を備えるデータライン駆動回路22は、輝度データにしたがって、データラインDLに電流を提供する。複数の画素構造25は二つのスキャンラインSLと一つのデータラインDLの交差部分に配置され、各画素構造25は図2に示される構造と同じである。

## 【0023】

トランジスタ $T_{33}$ により生じる、フィードスルー効果を解決するため、他の実施の形態が提案される。図3は、本発明にかかわるAMOLEDの他の画素構造を示す図である。図3に示される素子について、図1と同様のものは同一の符号で示されている。図3に示されるように、画素構造は、さらに、スイッチングトランジスタ $T_{35}$ を備える。スイッチングトランジスタ $T_{35}$ は、トランジスタ $T_{33}$ の第一端子と第二端子とにそれぞれ結合された二つの端子を備え、CMOSスイッチング装置を構築し、ゲート端子は補償スキャンライン/SCAN2に結合され、第二スキャンラインSCAN2が非アクティブのとき、補償スキャンライン/SCAN2は起動し、第二スキャンラインSCAN2が起動するとき、補償スキャンライン/SCAN2は起動しない。

## 【0024】

スイッチングトランジスタ $T_{33}$ により生じるフィードスルー効果は、スイッチングトランジスタ $T_{35}$ により除去される。たとえば、スイッチングトランジスタ $T_{35}$ とスイッチングトランジスタ $T_{33}$ はCMOSスイッチング装置を構築し、第二スキャンラインSCAN2と補償スキャンライン/SCAN2により制御されるので、スイッチングトランジスタ $T_{35}$ が逆フィードスルー効果を生じて、フィードスルー効果を消去し、保持容量

C<sub>3</sub> に記憶された電圧は、トランジスタ T<sub>33</sub> により生じるフィードスルー効果に影響を受けない。さらに、スイッチングトランジスタ T<sub>31</sub> および T<sub>33</sub> と、トランジスタ T<sub>32</sub> および T<sub>34</sub> は P 型薄膜トランジスタであるが、N 型薄膜トランジスタと置き換えてもよい。図 8 に示されるように、トランジスタ T<sub>32</sub> および T<sub>34</sub> は、N 型薄膜トランジスタ T<sub>62</sub> および T<sub>64</sub> に置き換えられ、駆動方法は、図 3 に示される画素構造と同様である。

#### 【0025】

本発明では好ましい実施の形態を前述のとおり説明したが、本発明は決してこれらに限定されるものではなく、当業者なら明らかなとおり、本発明の精神と領域を脱しない範囲内で種々の変形や類似の構成をカバーすることができる。したがって添付の特許請求の範囲は、そのような変形や類似の構成を含むように最も広く与えられるべきである。 10

#### 【0026】

##### 【発明の効果】

本発明によれば、OLED に安定、かつ正確に電流を提供することができ、製造上の変動の影響を受けない電流プログラム AMOLED 画素構造を提供することができる。

##### 【図面の簡単な説明】

【図 1】本発明によかわ AMOLED の画素構造を示す図である。

【図 2】本発明にかかわる AMOLED のもう一つの画素構造を示す図である。

【図 3】本発明にかかわる AMOLED のもう一つの画素構造を示す図である。

【図 4】本発明の図 1 で示される AMOLED 画素構造を備える表示装置を示す図である 20

。【図 5】本発明の図 2、図 3 で示されるもう一つの AMOLED 画素構造を備える表示装置を示す図である。

【図 6】本発明にかかわる AMOLED のもう一つの画素構造を示す図である。

【図 7】本発明にかかわる AMOLED のもう一つの画素構造を示す図である。

【図 8】本発明にかかわる AMOLED のもう一つの画素構造を示す図である。

【図 9】AMOLED の公知の画素構造を示す図である。

【図 10】AMOLED の公知のもう一つの画素構造を示す図である。

##### 【符号の説明】

T トランジスタ

C<sub>1</sub>、C<sub>2</sub>、C<sub>3</sub> 保持容量

21 スキャンライン駆動回路

22 データライン駆動回路

25 複数の画素構造


VDD 電源

I<sub>drv</sub> 駆動電流


I<sub>w</sub> 電流




【図 1】




【図 2】




【図 4】




【図 3】




【図 5】



【图 8】



【图 9】



---

フロントページの続き

(51)Int.Cl.<sup>7</sup> F I テーマコード (参考)  
H O 5 B 33/14 A  
H O 1 L 29/78 6 1 4

(72)発明者 陳 建儒

台湾屏東縣里港鄉永春村民生路4号

Fターム(参考) 3K007 AB02 AB17 BA06 DB03 GA04

5C080 AA06 BB05 DD05 DD10 DD28 DD29 EE29 FF11 HH09 JJ02

JJ03

5F110 AA30 BB01 BB04 NN72 NN77 NN78

|                |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |         |            |
|----------------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 有源矩阵有机发光二极管的像素结构                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |         |            |
| 公开(公告)号        | <a href="#">JP2004109977A</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               | 公开(公告)日 | 2004-04-08 |
| 申请号            | JP2003145365                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                | 申请日     | 2003-05-22 |
| [标]申请(专利权)人(译) | 财团法人工业技术研究院                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |         |            |
| 申请(专利权)人(译)    | 财团法人工业技术研究院                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |         |            |
| [标]发明人         | 施俊任<br>陳尚立<br>陳建儒                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |         |            |
| 发明人            | 施 俊任<br>陳 尚立<br>陳 建儒                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        |         |            |
| IPC分类号         | H01L51/50 G09G3/20 G09G3/30 G09G3/32 H01L29/786 H05B33/14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| CPC分类号         | G09G3/3241 G09G2300/0842 G09G2320/0219 G09G2320/0223                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        |         |            |
| FI分类号          | G09G3/30.J G09G3/20.611.H G09G3/20.611.J G09G3/20.624.B G09G3/20.641.D H05B33/14.A H01L29/78.614 G09G3/3241 G09G3/3266 G09G3/3283 G09G3/3291                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |         |            |
| F-TERM分类号      | 3K007/AB02 3K007/AB17 3K007/BA06 3K007/DB03 3K007/GA04 5C080/AA06 5C080/BB05 5C080/DD05 5C080/DD10 5C080/DD28 5C080/DD29 5C080/EE29 5C080/FF11 5C080/HH09 5C080/JJ02 5C080/JJ03 5F110/AA30 5F110/BB01 5F110/BB04 5F110/NN72 5F110/NN77 5F110/NN78 3K107/AA01 3K107/BB01 3K107/CC31 3K107/CC33 3K107/CC45 3K107/EE03 3K107/EE07 3K107/HH04 3K107/HH05 5C380/AA01 5C380/AB06 5C380/BA38 5C380/BA39 5C380/BA40 5C380/BB02 5C380/BB05 5C380/CA12 5C380/CA13 5C380/CB16 5C380/CC02 5C380/CC14 5C380/CC26 5C380/CC27 5C380/CC33 5C380/CC61 5C380/CC62 5C380/CC63 5C380/CC64 5C380/CD012 5C380/CD014 5C380/CD015 5C380/CE20 5C380/CF43 5C380/DA02 5C380/DA06 5C380/HA03 5C380/HA13 |         |            |
| 代理人(译)         | 秋山文雄<br>田中 弘                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                |         |            |
| 优先权            | 091121426 2002-09-19 TW                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| 外部链接           | <a href="#">Espacenet</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |

#### 摘要(译)

要解决的问题：为有源矩阵OLED提供像素结构，其可以稳定且正确地向OLED提供电流并且不受制造工艺变化的影响。解决方案：第一开关晶体管设置有控制端子和第一端子，控制端子连接到第一扫描线，第一端子连接到数据线DL。第一P型晶体管设置有相互连接的漏极端子和栅极端子，并且源极端子连接到电源，漏极端子连接到第一开关晶体管的栅极端子。第二开关晶体管设置有第一端子和控制端子，第一端子连接到第一晶体管的栅极端子，控制端子连接到第二扫描线。第二P型晶体管设置有源极端子和栅极端子，源极端子连接到电源，栅极端子连接到第二开关晶体管的第二端子。保持电容器连接在电源和第二晶体管的栅极端子之间。OLED设置有连接到第二晶体管的漏极端子的阳极和连接到接地的阴极。Z

