

(19) 日本国特許庁 (JP)

(12) 公表特許公報 (A)

(11) 特許出願公表番号

特表2017-507367

(P2017-507367A)

(43) 公表日 平成29年3月16日 (2017.3.16)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/3233 (2016.01)	G09G 3/3233	5C080
G09G 3/20 (2006.01)	G09G 3/20 611H	5C380
	G09G 3/20 624B	
	G09G 3/20 642A	

審査請求 有 予備審査請求 未請求 (全 17 頁)

(21) 出願番号 特願2016-558254 (P2016-558254)
 (86) (22) 出願日 平成26年12月29日 (2014.12.29)
 (85) 翻訳文提出日 平成28年6月14日 (2016.6.14)
 (86) 国際出願番号 PCT/CN2014/095331
 (87) 国際公開番号 W02015/101255
 (87) 国際公開日 平成27年7月9日 (2015.7.9)
 (31) 優先権主張番号 201310747565.1
 (32) 優先日 平成25年12月31日 (2013.12.31)
 (33) 優先権主張国 中国 (CN)

(71) 出願人 515179314
 昆山工研院新型平板顯示技術中心有限公司
 KUNSHAN NEW FLAT PA
 NEL DISPLAY TECHNOL
 OGY CENTER CO., LTD
 .
 中国江蘇省昆山市開闢区光電産業園富春江
 路320号
 No. 320, Fu Chun Ri
 ver Road, Photoelec
 tric Industrial Par
 k, Development Zone
 Kunshan, Jiangsu,
 People's Republic o
 f China

最終頁に続く

(54) 【発明の名称】 画素回路、画素、この画素を含むアクティブマトリクス有機発光ダイオード表示装置及びその駆動方法

(57) 【要約】

【課題】画素回路、画素、この画素を含むアクティブマトリクス有機発光ダイオード (AMOLED) 表示装置及びその駆動方法を開示する。

【解決手段】この画素回路 112 は、順次に接続された給電回路 1121、基本回路 1122 及び補償回路 1123 を含み、前記給電回路 1121 は第 1 電源 ELVD に接続され、前記基本回路 1122 に電源を提供し、前記補償回路 1123 はそれぞれに第 2 電源 ELVSS1 及び第 3 電源 ELVSS2 に接続され、有機発光ダイオード OLED の電圧と電流の差を補償する。前記画素は OLED と前記画素回路を含む。前記 AMOLED 表示装置は前記画素回路を含む。本発明によれば、トランジスタの閾値電圧と電源電圧の差を補償し、AMOLED の応答特性を改善して、同じ光度の光が発生され、AMOLED 表示装置が表示した画像の均一性、一致性の要求を満足させることができる。

【選択図】図 3




図 3 / FIG. 3

【特許請求の範囲】**【請求項 1】**

基本回路を含む画素回路であって、さらに給電回路と補償回路を含み、前記給電回路、前記基本回路及び前記補償回路は順次に接続され、前記給電回路は第 1 電源に接続され、前記基本回路に電源を提供し、前記補償回路はそれぞれに第 2 電源及び第 3 電源に接続され、有機発光ダイオードの電圧と電流の差を補償することを特徴とする画素回路。

【請求項 2】

前記給電回路は第 2 トランジスタであり、前記第 2 トランジスタは、ゲートが第 1 スキャン制御線に接続され、ソースが第 1 電源に接続され、ドレインが前記基本回路に接続されることを特徴とする請求項 1 に記載の画素回路。

10

【請求項 3】

前記基本回路は並列した有機発光ダイオードと浮遊容量により前記補償回路に接続されることを特徴とする請求項 1 に記載の画素回路。

【請求項 4】

前記基本回路は、第 1 トランジスタ、第 5 トランジスタ及び第 1 コンデンサを含み、前記第 1 トランジスタは、ゲートが第 2 スキャン制御線に接続され、ソースがデータケーブルに接続され、ドレインが前記第 5 トランジスタのゲートに接続され、前記第 1 コンデンサは前記第 5 トランジスタのゲートとソースの間に直列されることを特徴とする請求項 1 に記載の画素回路。

【請求項 5】

20

前記補償回路は、有機発光ダイオードと並列した浮遊容量、第 3 トランジスタ及び第 4 トランジスタを含み、前記有機発光ダイオードと浮遊容量が基本回路の第 5 トランジスタのドレインと補償回路の第 3 トランジスタ及び第 4 トランジスタのソースの間に並列してから直列し、前記第 3 トランジスタと前記第 4 トランジスタのゲートはそれぞれに第 1 発光制御線、第 2 発光制御線に接続され、前記第 3 トランジスタと前記第 4 トランジスタのドレインはそれぞれに第 2 電源、第 3 電源に接続されることを特徴とする請求項 1 に記載の画素回路。

【請求項 6】

請求項 1 ～ 5 のいずれか一項に記載の画素回路を含むことを特徴とする画素。

【請求項 7】

30

請求項 6 に記載の画素を含むことを特徴とするアクティブマトリックス有機発光ダイオード表示装置。

【請求項 8】

第 1 電源により給電回路と基本回路を接続し、基本回路を有機発光ダイオードにより補償回路に接続し、前記補償回路を第 2 電源と第 3 電源に接続するステップと、

前記給電回路の第 2 トランジスタを利用して基本回路に給電し、また、それぞれに第 2 電源と第 3 電源を利用して補償回路に給電し、前記給電回路の第 2 トランジスタのゲートは第 1 スキャン制御信号を入力し、前記基本回路の第 1 トランジスタのゲートは第 2 スキャン制御信号を入力し、そのソースがデータ信号を入力し、前記補償回路の第 3 トランジスタと第 4 トランジスタのゲートは、それぞれに第 1 発光制御信号と第 2 発光制御信号を入力し、それらのソースはいずれも有機発光ダイオードの陰極に接続されるステップと、

40

画素作動周期の第 1 期間に、第 1 スキャン制御信号を提供し、第 2 トランジスタにより第 1 電源の電圧を提供して、第 1 コンデンサを初期化させるステップと、

第 1 トランジスタに第 2 スキャン制御信号を提供する第 2 期間に、第 1 トランジスタにより提供されたデータ信号に対応する電圧を第 1 コンデンサに保存し、同時に、第 1 トランジスタは低レベルの第 2 スキャン制御信号に応答してオンされ、第 1 トランジスタによりデータケーブルに提供されたデータ信号を第 5 トランジスタのゲートに提供し、第 2 トランジスタのドレインに対応する電圧を有機発光ダイオードの陽極に提供し、有機発光ダイオードの陰極に給電している第 2 電源の電圧は、有機発光ダイオードの浮遊容量、第 5 トランジスタのドレインにより第 1 コンデンサに充電するステップと、

50

閾値電圧補償の第3期間に、第2発光制御信号は低レベルにホッピングされ、第4トランジスタは第2発光制御信号に 응답してオンされ、第2トランジスタのドレインの電荷は第5トランジスタ、有機発光ダイオードの陽極の経路を経て、第3電源へ流れ、第2トランジスタのドレインの電圧が第5トランジスタのゲートの電圧の一つの閾値電圧より高い場合、第5トランジスタがオフされ、前記第2トランジスタのドレインの電荷の流動が停止するステップと、

有機発光ダイオード発光の第4期間に、第1スキャン制御信号は低レベルにホッピングされ、第2トランジスタは第1スキャン制御信号に 응답してオンされ、駆動電流は第1電源に沿って第2トランジスタ、第5トランジスタ、有機発光ダイオード及び第4トランジスタの経路を経て第3電源に流れるステップと、

10

を含むことを特徴とする画素の駆動方法。

【請求項9】

第1期間に、さらに第3トランジスタにより第2電源の電圧をリセット電圧として第3トランジスタのゲートに提供し、各フレームに第3トランジスタのソースが常によりリセットされることを特徴とする請求項8に記載の画素の駆動方法。

【請求項10】

有機発光ダイオード発光の第4期間に、前記有機発光ダイオードに流れた電流は、

$$I_{oled} = 1/2 C_{ox} (\mu W / L) (V_{data})^2$$

であり、その中に、前記 C_{ox} 、 μ 、 W 及び L は、それぞれに第5トランジスタの単位面積あたりのチャネル容量、チャネル移動度、チャネル幅及び長さであり、 V_{data} はデータ電圧であることを特徴とする請求項8に記載の画素の駆動方法。

20

【請求項11】

前記有機発光ダイオードに流れた電流は、

$$I_{oled} = 1/2 * K * [V_{data}]^2$$

に類似表示され、その中に、 K は常数であり、 V_{data} はデータ電圧であることを特徴とする請求項10に記載の画素の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フラットパネルディスプレイ技術に関し、特に画素回路、画素、この画素を含むアクティブマトリックス有機発光ダイオード(AOLED)表示装置及びその駆動方法に関する。

30

【背景技術】

【0002】

近年、陰極線管に対して軽量且つ体積が小さい各タイプのフラットパネル表示装置が開発された。

【0003】

各タイプのフラットパネル表示装置に、アクティブマトリックス有機発光ダイオード(AOLED)表示装置は自己発光の有機発光ダイオード(OLED)を使用して画像を表示し、通常、応答時間が短く、低消費電力で駆動し、より良い光度及び色純度を有する特性を有するため、有機発光表示装置は、次世代のディスプレイ技術の焦点になっている。

40

【0004】

大型AOLED表示装置について、スキャン線とデータケーブルの交差領域にある複数の画素を含む。各画素はOLEDと前記OLEDを駆動するための画素回路を含む。前記画素回路は、通常、スイッチトランジスタ、駆動トランジスタ及び蓄積容量を含む。

【0005】

AOLEDの画素特性が駆動トランジスタ間の差とスイッチトランジスタのリーク電流に影響されるため、このような複数の画素表示の画像の品質の均一性と一致性が悪い。

【0006】

50

図 1 は従来技術におけるアクティブマトリックス有機発光ダイオード (A M O L E D) 表示装置の画素の概略図である。図 1 に示すように、画素回路 1 1 2 のトランジスタは P M O S (n 型基板、 p チャネルであり、正孔の流動により電流を伝送する M O S チューブ) トランジスタである。

【 0 0 0 7 】

A M O L E D 表示装置の画素 1 1 0 は、 O L E D 、データケーブル D m とスキャン制御線 S n 1 に接続され、前記 O L E D を制御する画素回路 1 1 2 を含む。

【 0 0 0 8 】

前記 O L E D の陽極は画素回路 1 1 2 に接続され、 O L E D の陰極は第 2 電源 E L V S S に接続される。この O L E D は、画素回路 1 1 2 が提供した電流の強さに対応する光度を有する光を発する。

10

【 0 0 0 9 】

スキャン制御線 S n 1 にスキャン信号を提供する場合、画素回路 1 1 2 はデータケーブル D m に提供されたデータ信号に応じて O L E D に提供された電流量を制御する。そのために、画素回路 1 1 2 は、第 1 電源 E L V D D と有機発光ダイオード O L E D の陽極の間に接続された第 2 トランジスタ T 2 (即ち、駆動トランジスタ) 及び第 2 トランジスタ T 2 のゲートと第 1 電源 E L V D D の間に接続される第 1 コンデンサ C 1 を含み、第 1 トランジスタのゲートは前記スキャン制御線 S n 1 に接続される。

【 0 0 1 0 】

第 1 トランジスタ T 1 のゲートはスキャン制御線 S n 1 に接続され、第 1 トランジスタ T 1 のソース (またはドレイン) はデータケーブル D m に接続される。第 1 トランジスタ T 1 のドレイン (またはソース) は第 1 コンデンサ C 1 の一端 (他端が第 1 電源 E L V D D に接続される) に接続される。スキャン制御線 S n 1 から第 1 トランジスタ T 1 にスキャン制御信号を提供する場合、第 1 トランジスタ T 1 がオンされ、データケーブル D m から提供されたデータ信号が第 1 コンデンサ C 1 に提供される。この時、データ信号に対応する電圧が第 1 コンデンサ C 1 に保存されている。

20

【 0 0 1 1 】

第 2 トランジスタ T 2 のゲートは第 1 コンデンサ C 1 の一端 (他端が第 1 電源 E L V D D に接続される) に接続され、第 2 トランジスタ T 2 のソースは第 1 電源 E L V D D に接続される。第 2 トランジスタ T 2 のドレインは O L E D の陽極に接続される。第 2 トランジスタ T 2 は第 1 電源 E L V D D から前記 O L E D を経て第 2 電源 E L V S S に流れた電流を制御し、この電流の大きさは第 1 コンデンサ C 1 に保存されている電圧に対応する。

30

【 0 0 1 2 】

第 1 コンデンサ C 1 の一端は第 2 トランジスタ T 2 のゲートに接続され、この第 1 コンデンサ C 1 の他端は第 1 電源 E L V D D に接続され、データ信号に対応する電圧は第 1 コンデンサ C 1 に充電される。

【 0 0 1 3 】

画素 1 1 0 は、第 1 コンデンサ C 1 に充電された電圧に応じて O L E D に提供される電流を調整して O L E D の光度を制御することにより、所定光度を有する画像を表示する。しかしながら、この伝統的な A M O L E D 表示装置に、第 2 トランジスタ T 2 の閾値電圧変化と第 1 トランジスタ T 1 のリーク電流の影響により、光度均一の画像が表示され難い。例えば、違う画素の中に第 2 トランジスタ T 2 の閾値電圧の差と第 1 電源 E L V D D の差により、同じゲートの駆動電圧を加える時、 O L E D に流れた電流が一致せず、 O L E D の光度が一致せず、各画素は同一のデータ信号に应答して、発生した光が違う光度を有するため、表示された画像は均一の光度を有することが難しい。

40

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 1 4 】

本発明は、以上の事情を鑑み、トランジスタの閾値電圧と電源電圧の差を補償し、 A M

50

OLEDの応答特性を改善して、同じ光度の光が発生され、AMOLED表示装置が表示した画像の均一性、一致性の要求を満足させる画素、この画素を使用するアクティブマトリックス有機発光ダイオード（AMOLED）表示装置及びその駆動方法を提供することを目的とする。

【課題を解決するための手段】

【0015】

上記の目的を達成するために、本発明の技術案は下記のように実現される。

【0016】

画素回路112は、基本回路1122を含み、さらに給電回路1121と補償回路1123を含み、前記給電回路1121、前記基本回路1122及び前記補償回路1123は順次に接続され、前記給電回路1121は第1電源ELVDDに接続され、前記基本回路1122に電源を提供し、前記補償回路1123はそれぞれに第2電源ELVSS1及び第3電源ELVSS2に接続され、有機発光ダイオードOLEDの電圧と電流の差を補償する。

10

【0017】

その中に、前記給電回路1121は第2トランジスタT2であり、前記第2トランジスタT2は、ゲートがスキャン制御線Scan1に接続され、ソースが第1電源ELVDDに接続され、ドレインが前記基本回路1122に接続される。

【0018】

前記基本回路1122は並列したOLEDと浮遊容量C_{oled}により前記補償回路1123に接続される。

20

【0019】

前記基本回路1122は、第1トランジスタT1、第5トランジスタT5及び第1コンデンサC1を含み、前記第1トランジスタT1は、ゲートが第2スキャン制御線Scan2に接続され、ソースがデータケーブルDmに接続され、ドレインが前記第5トランジスタT5のゲートに接続され、第1コンデンサC1は前記第5トランジスタT5のゲートとソースの間に直列される。

【0020】

前記補償回路1123は、OLEDと並列した浮遊容量C_{oled}、第3トランジスタT3及び第4トランジスタT4を含み、前記OLEDと浮遊容量C_{oled}が基本回路1122の第5トランジスタT5のドレインと補償回路1123の第3トランジスタT3及び第4トランジスタT4のソースの間に並列してから直列し、前記第3トランジスタT3と前記第4トランジスタT4のゲートはそれぞれに発光制御線Em1、発光制御線Em2に接続され、前記第3トランジスタT3と前記第4トランジスタT4のドレインはそれぞれに第2電源ELVSS1、第3電源ELVSS2に接続される。

30

【0021】

本発明はさらに前記いずれか一項に記載の画素回路の画素を提供した。

【0022】

本発明はさらに前記画素のAMOLED表示装置を提供した。

【0023】

40

画素の駆動方法は、

第1電源ELVDDにより給電回路(1121)と基本回路(1122)を接続し、基本回路(1122)をOLEDにより補償回路(1123)に接続し、前記補償回路(1123)を第2電源ELVSS1と第3電源ELVSS2に接続するステップAと、

前記給電回路(1121)の第2トランジスタT2を利用して基本回路(1122)に給電し、また、それぞれに第2電源ELVSS1と第3電源ELVSS2を利用して補償回路(1123)に給電し、前記給電回路(1121)の第2トランジスタのゲートはスキャン制御信号Scan1を入力し、前記基本回路(1122)の第1トランジスタT1のゲートはスキャン制御信号Scan2を入力し、そのソースがデータ信号Dmを入力し、前記補償回路(1123)の第3トランジスタT3と第4トランジスタT4のゲートは

50

、それぞれに発光制御信号 E m 1 と発光制御信号 E m 2 を入力し、それらのソースはいずれも O L E D の陰極に接続されるステップ B と、

画素作動周期 T の期間 t 1 に、スキャン制御信号を提供し、第 2 トランジスタ T 2 により第 1 電源 E L V D D の電圧を提供して、第 1 コンデンサ C 1 を初期化させるステップ C と、

第 1 トランジスタ T 1 にスキャン制御信号 S c a n 2 を提供する期間 t 2 に、第 1 トランジスタ T 1 により提供されたデータ信号 V d a t a に対応する電圧を第 1 コンデンサ C 1 に保存し、同時に、第 1 トランジスタ T 1 は低レベルのスキャン制御信号 S c a n 2 に応答してオンされ、第 1 トランジスタ T 1 によりデータケーブル D m に提供されたデータ信号 V d a t a を第 5 トランジスタ T 5 のゲートに提供し、第 2 トランジスタ T 2 のドレインに対応する電圧を O L E D の陽極に提供し、O L E D の陰極に給電している第 2 電源 E L V S S 1 の電圧は、O L E D の浮遊容量 C o l e d 、第 5 トランジスタ T 5 のドレインにより第 1 コンデンサ C 1 に充電するステップ D と、

閾値電圧補償の期間 t 3 に、発光制御信号 E m 2 は低レベルにホッピングされ、第 4 トランジスタ T 4 は発光制御信号 E m 2 に応答してオンされ、第 2 トランジスタ T 2 のドレインの電化は第 5 トランジスタ T 5 、O L E D の陽極を経て、第 3 電源 E L V S S 2 へ流れ、第 2 トランジスタ T 2 のドレインの電圧が第 5 トランジスタ T 5 のゲートの電圧の一つの閾値電圧より高い場合、第 5 トランジスタ T 5 がオフされ、前記第 2 トランジスタ T 2 のドレインの電荷の流動が停止するステップ E と、

O L E D 発光の期間 t 4 に、スキャン制御信号 S c a n 1 は低レベルにホッピングされ、第 2 トランジスタ T 2 はスキャン制御信号 S c a n 1 に応答してオンされ、駆動電流は第 1 電源 E L V D D に沿って第 2 トランジスタ T 2 、第 5 トランジスタ T 5 、O L E D 及び第 4 トランジスタ T 4 の経路を経て第 3 電源 E L V S S 2 に流れるステップ F と、を含む。

【 0 0 2 4 】

その中に、期間 t 1 に、さらに第 3 トランジスタ T 3 により第 2 電源 E L V S S 1 の電圧をリセット電圧として第 3 トランジスタ T 3 のゲートに提供し、各フレームに第 3 トランジスタ T 3 のソースが常にリセットされる。

【 0 0 2 5 】

O L E D 発光の期間 t 4 に、前記 O L E D に流れた電流 I o l e d は、

$$I o l e d = 1 / 2 C o x (\mu W / L) (V d a t a) ^ 2$$

であり、その中に、前記 C o x 、 μ 、W 及び L は、それぞれに第 5 トランジスタ T 5 の単位面積あたりのチャネル容量、チャネル移動度、チャネル幅及び長さであり、V d a t a はデータ電圧である。

【 0 0 2 6 】

前記 O L E D に流れた電流 I o l e d は、

$$I o l e d = 1 / 2 * K * [V d a t a] ^ 2$$

に類似表示され、その中に、K は常数であり、V d a t a はデータ電圧である。

【 発明の効果 】

【 0 0 2 7 】

本発明が提供した画素回路、画素、この画素を含むアクティブマトリックス有機発光ダイオード (A M O L E D) 表示装置及びその駆動方法は、下記の長所がある。

【 0 0 2 8 】

本発明の画素及びこの画素を含む A M O L E D 表示装置を応用して、第 2 トランジスタ T 2 の閾値電圧と第 1 電源 E L V D D の電圧の差を補償することにより、A M O L E D の応答特性が改善され、同じ光度を有する光を発生できるため、この画素回路を採用した A M O L E D 表示装置が表示した画像の品質は均一性と一致性を有する。

【 図面の簡単な説明 】

【 0 0 2 9 】

【 図 1 】 従来技術におけるアクティブマトリックス有機発光ダイオード (A M O L E D)

表示装置の画素の概略図である。

【図 2】本発明の画素を含むアクティブマトリックス有機発光ダイオード (AMOLED) 表示装置の機能のブロック図である。

【図 3】図 2 の画素のアーキテクチャ図である。

【図 4】図 3 の画素を駆動する駆動信号波形図である。

【発明を実施するための形態】

【0030】

以下、図面及び本発明の実施例を合わせて参照して本発明の画素回路、画素、この画素を含むアクティブマトリックス有機発光ダイオード (AMOLED) 表示装置及びその駆動方法をさらに詳細的に説明する。

10

【0031】

ここで、第 1 素子が第 2 素子に接続されるように配置される場合、第 1 素子は直接的に第 2 素子に接続可能であり、あるいは一つまたは複数の付加素子を介して間接的に第 2 素子に接続可能である。さらに、明瞭するために、本発明を十分理解することにとって必須ではないある素子を簡明に省略した。

【実施例 1】

【0032】

図 2 は本発明の画素を含むアクティブマトリックス有機発光ダイオード (AMOLED) 表示装置の機能のブロック図である。図 2 に示すように、前記 AMOLED 表示装置は、主に表示ユニット 100、スキャンドライバ 200 及びデータドライバ 300 を含む。

20

【0033】

前記表示ユニット 100 は、複数の画素 110 (図 3) を含み、前記複数の画素 110 は、行列形式でスキャン制御線 Scan 1n、スキャン制御線 Scan 2n、発光制御線 Em 1n、発光制御線 Em 2n 及びデータケーブル D 1 ~ D m の交差領域に配列される。その中に、n は画素が所在する行列番号である。

【0034】

各画素 110 をスキャン制御線 (例えば、Scan 1n、Scan 2n)、発光制御線 (例えば、Em 1n、Em 2n) 及びデータケーブルに接続する。前記データケーブルは列によりそれぞれに各列の画素の中の画素 110 に接続される。例えば、i 行目と j 列目の画素 110 を i 行目のスキャン制御線 Scan 1i、Scan 2i、第 i 行の発光制御線 Em 1i、Em 2i 及び j 列目のデータケーブル D j に接続する。

30

【0035】

表示ユニット 100 は外部電源、例えば第 1 電源 ELVDD、第 2 電源 ELVSS 1 及び第 3 電源 ELVSS 2 からの電力を受電する。前記第 1 電源 ELVDD と第 2 電源 ELVSS 2 はそれぞれに高レベル電圧源と低レベル電圧源として使用される。第 1 電源 ELVDD と第 3 電源 ELVSS 2 は画素 110 の駆動電源として使用される。第 2 電源 ELVSS 1 は第 5 トランジスタ T 5 (図 3 参照) 閾値電圧変動による有機発光ダイオード駆動電流の変化を補償する。

【0036】

スキャンドライバ 200 は画素 110 に使用されるスキャン制御信号と発光制御信号を発生する。スキャンドライバ 200 により発生したスキャン制御信号は、それぞれにスキャン制御線 Scan 1i ~ Scan 1n の順序により画素 110 に提供される。スキャンドライバ 200 により発生した発光制御信号は、それぞれに発光制御線 Em 1i ~ Em 1n の順序により画素 110 に提供される。

40

【0037】

データドライバ 300 は、画素 110 に使用されるデータ及びデータ制御信号に対応するデータ信号を発生する。データドライバ 300 により発生したデータ信号は、データケーブル D 1 ~ D m によりスキャン信号と同期に画素 110 に提供される。

【0038】

図 3 は図 2 の画素のアーキテクチャ図である。図 3 に示された画素は、図 2 の AMOL

50

ＥＤ表示装置に応用されることができる。説明の便宜のために、図３にｎ行目とｍ行目にある画素１１０を例として説明し、データケーブルＤｍも含まれている。

【００３９】

図３に示すように、前記画素１１０は、画素回路１１２とＯＬＥＤを含む。前記画素回路１１２は第１電源ＥＬＶＤＤと第３電源ＥＬＶＳＳ２の間に接続され、有機発光ダイオード（ＯＬＥＤ）に駆動電流を提供する。

【００４０】

前記画素回路１１２は、主に順次に接続される給電回路１１２１、基本回路１１２２及び補償回路１１２３の三つの部分を含む。

【００４１】

給電回路１１２１は、第２トランジスタＴ２を含む。前記第２トランジスタＴ２は、ゲートが第１スキャン制御線Ｓｃａｎ１に接続され、ソース（またはドレイン）が第１電源ＥＬＶＤＤに接続され、ドレイン（またはソース）が前記基本回路１１２２の第５トランジスタＴ５のソース（またはドレイン）に接続される。

【００４２】

基本回路１１２２、即ち２Ｔ１Ｃ回路は、従来に常用の画素回路である。この基本回路１１２２は、第１トランジスタＴ１、第５トランジスタＴ５及び第１コンデンサＣ１を含む。第１トランジスタＴ１のゲートは第２スキャン制御線Ｓｃａｎ２に接続され、前記第１トランジスタＴ１は、ソース（またはドレイン）がデータケーブルＤｍに接続され、ドレイン（またはソース）が前記第５トランジスタＴ５のゲートに接続される。前記第１コンデンサＣ１は前記第５トランジスタＴ５のゲートと給電回路１１２１に接続されるソース（またはドレイン）の間に並列され、言い換えれば、前記基本回路１１２２は、第５トランジスタＴ５のソース（またはドレイン）により前記給電回路１１２１の第２トランジスタＴ２のドレイン（またはゲート）に接続される。

【００４３】

前記基本回路１１２２は第５トランジスタＴ５のドレイン（またはソース）は画素１１０のＯＬＥＤの陽極に接続され、前記ＯＬＥＤの陰極は補償回路１１２３の第３トランジスタＴ３、第４トランジスタＴ４のソース（またはドレイン）に接続される。浮遊容量Ｃｏｌｅｄは前記ＯＬＥＤの陽極と陰極の両端に並列され、前記第３トランジスタＴ３及び第４トランジスタＴ４と前記補償回路１１２３を構成する。

【００４４】

前記補償回路１１２３に、第３トランジスタＴ３と第４トランジスタＴ４のドレイン（またはソース）はそれぞれに第２電源ＥＬＶＳＳ１と第３電源ＥＬＶＳＳ２に接続される。第３トランジスタＴ３のゲートは発光制御線Ｅｍ１に接続され、第４トランジスタＴ４のゲートは発光制御線Ｅｍ２に接続される。前記第３トランジスタＴ３と第４トランジスタＴ４のソース（またはドレイン）の電位が同じである。

【００４５】

上記の第１、第２、第３、第４及び第５トランジスタはいずれも電界効果トランジスタであり、そのソースとドレインが同じである。

【００４６】

本発明の画素回路１１２が作動する時、第１トランジスタＴ１は、スキャン制御信号がスキャン制御線Ｓｃａｎ２に提供される期間ｔ２に、前記第１トランジスタＴ１はデータ電圧Ｖｄａｔａを第５トランジスタのゲートに提供する。

【００４７】

第２トランジスタＴ２は第１電源ＥＬＶＤＤと第５トランジスタＴ５のソース（またはドレイン）の間に接続され、第２トランジスタＴ２のゲートは、スキャン制御線Ｓｃａｎ１を接続することで、期間ｔ２にスキャン制御信号をスキャン制御線Ｓｃａｎ１に提供し、この時、給電回路１１２１の第２トランジスタＴ２がオンされて、第１電源ＥＬＶＤＤと画素１１０がオンされる。

【００４８】

10

20

30

40

50

第3トランジスタT3は、OLEDの陰極と第2電源ELVSS1の間に接続され、前記第3トランジスタT3のゲートは、発光制御線Em1に接続される。スキャン制御信号を発光制御線Em1に提供する期間t3に、第3トランジスタT3がオンされ、前記OLEDと第2電源ELVSS1の電圧がオンされる。これにより、画素110の初期化期間t1、データ電圧読込期間t2、OLEDの陰極駆動電圧の振幅が第2電源ELVSS1の電圧であるように制御する。

【0049】

第4トランジスタT4はOLEDの陰極と第3電源ELVSS2の間に接続され、前記第4トランジスタT4のゲートは発光制御線Em2に接続される。スキャン制御信号を発光制御線Em2に提供する期間t4に、第4トランジスタT4がオンされ、前記OLEDと第3電源ELVSS2の電圧がオンされ、画素110の閾値電圧補償期間t3、発光期間t4の前記OLEDの陰極駆動電圧の振幅が第3電源ELVSS2の電圧であるように制御する。

【0050】

第5トランジスタT5は第2トランジスタT2とOLEDの陽極の間に直列され、前記第5トランジスタT5のゲートは第1トランジスタT1のドレイン（またはソース）に接続される。スキャン制御線から提供されたスキャン制御信号Scan2が低レベルにホッピングされた場合、第1トランジスタT1がオンされ、データ信号が第1トランジスタT1により第5トランジスタT5のゲートに発送される。

【0051】

第1コンデンサC1は第2トランジスタT2のドレイン（またはソース）と第5トランジスタT5のゲートの間に接続される。スキャン制御信号をスキャン制御線Scan1に提供する期間t1に、第2トランジスタT2により第1電源ELVDDの電圧を提供して、第1コンデンサC1を初期化させる。そのあと、スキャン制御信号をスキャン制御線Scan2に提供する期間t2に、第1トランジスタT1により提供されたデータ信号に対応する電圧が第1コンデンサC1に保存されている。

【0052】

前記OLEDは第5トランジスタT5のドレイン（またはソース）と第3トランジスタT3のソース（またはドレイン）間に直列される。画素110の発光期間t4に、OLEDは、光度が第1電源ELVDD、第5トランジスタT5、第2トランジスタT2及び第4トランジスタT4から提供された駆動電流の大きさに対応する光を発する。

【0053】

画素110に、駆動トランジスタ（例えば、第5トランジスタT5）閾値電圧が一致しないため、OLEDに流れた電流も一致せず、画素110の光度一致性が不良になり、結果的には画像ムラになる。第4トランジスタT4と第3トランジスタT3を設置することで、各フレームの初期化期間t1に駆動トランジスタ（例えば、第5トランジスタT5）の閾値電圧の変化を補償することにより、上記の画像110の光度一致性不良により画像ムラになる製品欠陥を避けることができる。

【0054】

図4は図3の画素を駆動する駆動信号波形図である。描写の便宜のために、図4に、図3の画素が1フレーム信号期間に提供した駆動信号の波形が示され、図3を合わせてこの画素の駆動過程について説明する。

【0055】

スキャン制御信号Scan1は、第2トランジスタT2と第1電源ELVDDがオンされるように第2トランジスタT2を制御する。

【0056】

スキャン制御信号Scan2は、データレベルを読み込むように第1トランジスタT1を制御する。

【0057】

発光制御線Em1は、第3トランジスタT3と第2電源ELVSS1がオンされるよう

10

20

30

40

50

に第3トランジスタT3を制御する。

【0058】

発光制御線Em2は、第4トランジスタT4と第3電源ELVSS2がオンされるように第4トランジスタT4を制御する。

【0059】

図4に示すように、初期化段階に設置された期間、即ち期間t1に、まず、低レベルのスキャン制御信号Scan1が画素110に提供される。そのため、第2トランジスタT2は低レベルのスキャン制御信号Scan1によりオンされる。さらに、第1電源ELVDDの電圧は第5トランジスタT5のソース（またはドレイン）に提供される。低レベルの発光制御信号Em1は画素110に提供される。そのため、第3トランジスタT3は低レベルの発光制御信号Em1によりオンされる。これにより、第2電源ELVSS1の電圧は第3トランジスタT3のソース（またはドレイン）に提供される。

【0060】

図3を参照して、期間t1に、第3トランジスタT3により第2電源ELVSS1の電圧をリセット電圧として第3トランジスタT2のソース（またはドレイン）に提供できる。これにより、各フレームの第3トランジスタT3のソース（またはドレイン）は常にリセットされることができる。

【0061】

そのあと、データ電圧読込期間に設置された期間t2（即ち、データ電圧読込期間）に、低レベルのスキャン制御信号Scan2が画素110に提供される。そして、第1トランジスタT1は低レベルのスキャン制御信号Scan2にตอบสนองしてオンされる。そのため、第1トランジスタT1により、データケーブルDmに提供されたデータ信号Vdataが第5トランジスタT5のゲートに提供される。この時、第5トランジスタT5がオン状態にあるため、第2トランジスタT2のドレイン（またはソース）の相応の電圧がOLEDの陽極に提供される。OLEDの陰極端に提供された第2電源ELVSS1の電圧は、OLEDの浮遊容量Coled、第5トランジスタT5のドレイン（またはソース）により第1コンデンサC1に充電する。

【0062】

さらに、閾値電圧補償に設置された期間t3（即ち、閾値補償）に、発光制御信号Em2が低レベルにホッピングされる。そして、第4トランジスタT4は低レベルの発光制御信号Em2にตอบสนองしてオンされる。そのため、第2トランジスタT2のドレイン（またはソース）の電荷は、第5トランジスタT5、OLEDの陽極の経路を経て第3電源ELVSS2に流れ、第2トランジスタT2のドレイン（またはソース）の電圧が第5トランジスタT5のゲートの電圧の一つの閾値電圧（即ち、第5トランジスタT5の閾値電圧）より高い場合、第5トランジスタT5がオフされ、前記第2トランジスタT2のドレイン（またはソース）の電荷の流動は停止する。

【0063】

ここで、前記第5トランジスタT5がตอบสนองした第5トランジスタT5に提供された閾値電圧に対応する電圧は第1コンデンサC1に保存されているため、期間t3に第5トランジスタT5の閾値電圧を補償する。

【0064】

最後に、発光に設置された期間t4（即ち発光期間）に、スキャン制御信号Scan1は低レベルにホッピングされる。そして、第2トランジスタT2はスキャン制御信号Scan1にตอบสนองしてオンされる。そのため、駆動電流は、第1電源ELVDDに沿って第2トランジスタT2、第5トランジスタT5、OLED及び第4トランジスタT4を経て第3電源ELVSS2に流れる。有機発光ダイオード（OLED）に流れた電流Ioledは下記のように得られる。

【0065】

$$I_{oled} = 1/2 C_{ox} (\mu W / L) (V_{data})^2$$

そのなかに、Cox、μ、W及びLは、それぞれに第5トランジスタT5の単位面積あ

10

20

30

40

50

たりのチャンネル容量、チャンネル移動度、チャンネル幅及び長さであり、 V_{data} はデータ電圧である。

【0066】

上記のOLEDに流れた電流は下記のように類似表示される。


$$\begin{aligned} I_{oled} &= 1/2 * K * [V_{sg} - |V_{th}|]^2 \\ &= 1/2 * K * [V_{dd} - (V_{dd} - V_{c1}) - |V_{th}|]^2 \\ &= 1/2 * K * [|V_{th}| + (1 - N)/N * V_{data} - |V_{th}|]^2 \\ &= 1/2 * K * [(1 - N)/N * V_{data}]^2 \\ &= 1/2 * K * [V_{data}]^2 \end{aligned}$$

その中に、 K は $C_{ox} * \mu * W * L$ であり、常数であり、 V_{sg} はソースとゲートの電圧の差であり、 V_{th} は閾値電圧であり、 V_{dd} は第1電源電圧 $ELVDD$ であり、 V_{c1} は第1コンデンサ $C1$ に保存されている電圧であり、 V_{data} はデータ電圧であり、 N は1より大きい自然数である。


【0067】

以上に述べた内容は本発明の比較的に好ましい実施例に過ぎず、本発明の保護範囲を限定するものではない。


【図1】




【図2】



【図 3】



【図 4】



【 国际调查报告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/CN2014/095331
A. CLASSIFICATION OF SUBJECT MATTER		
G09G 3/32 (2006.01) i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols)		
G09G; H05B		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
CNABS, CNTXT: threshold value, compensate, correct, modify, emend, migration, drift, drive, voltage, current, power supply, voltage source		
VEN: threshold?, vth, compen+, amend+, correct+, modif+, adjust+, rectif+, shift+, offset+, driv+, voltag+, current+, power+, source?, supply+		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 1744774 A (SAMSUNG SDI CO., LTD.), 08 March 2006 (08.03.2006), description, page 4, lines 11-19, page 5, line 9 to page 9, line 28, and figures 1-7	1-4, 6-7
X	CN 103440843 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 11 December 2013 (11.12.2013), description, paragraphs [0065]-[0129], and figures 1-7	1-4, 6-7
X	CN 103226931 A (BOE TECHNOLOGY GROUP CO., LTD.), 31 July 2013 (31.07.2013), description, paragraphs [0040]-[0089], and figures 1-6	1-4, 6-7
X	CN 101572055 A (SONY CORPORATION), 04 November 2009 (04.11.2009), description, page 15, paragraph 1 to page 26, paragraph 1, and figures 1 and 5A-5E	1
A	US 2009295691 A1 (SONY CORP.), 03 December 2009 (03.12.2009), the whole document	1-11
A	JP 2006317600 A (SONY CORP.), 24 November 2006 (24.11.2006), the whole document	1-11
☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 14 April 2015 (14.04.2015)		Date of mailing of the international search report 21 April 2015 (21.04.2015)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451		Authorized officer LIU, Xue Telephone No.: (86-10) 62085841

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2014/095331

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 1744774 A	08 March 2006	JP 2006065282 A	09 March 2006
		KR 20060019757 A	06 March 2006
		US 2006055336 A1	16 March 2006
		CN 1744774 B	02 June 2010
		US 7180486 B2	20 February 2007
		KR 100673759 B1	24 January 2007
		JP 4188930 B2	03 December 2008
CN 103440843 A	11 December 2013	WO 2015018161 A1	12 February 2015
CN 103226931 A	31 July 2013	WO 2014172973 A1	30 October 2014
CN 101572055 A	04 November 2009	TW 201001376 A	01 January 2010
		US 8294737 B2	23 October 2012
		US 2009273617 A1	05 November 2009
		KR 20090115661 A	05 November 2009
		CN 101572055 B	08 February 2012
		JP 2009271199 A	19 November 2009
		TW I424409 B	21 January 2014
US 2009295691 A1	03 December 2009	KR 20090125703 A	07 December 2009
		JP 2009288734 A	10 December 2009
		US 8269697 B2	18 September 2012
JP 2006317600 A	24 November 2006	None	

国际检索报告		国际申请号 PCT/CN2014/095331
A. 主题的分类 G09G 3/32(2006.01) i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类		
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) G09G, H05B 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) CNABS, CNTXT: 阈值, 阈值, 补偿, 校正, 修正, 补正, 偏移, 漂移, 驱动, 电压, 电流, 电源, 电压源 VEN: threshold?, vth, compen+, amend+, correct+, modif+, adjust+, rectif+, shift+, offset+, driv+, voltag+, current+, power+, source?, supply+		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 1744774 A (三星SDI株式会社) 2006年 3月 8日 (2006 - 03 - 08) 说明书第4页第11行至第19行, 第5页第9行至第9页第28行、附图1-7	1-4, 6-7
X	CN 103440843 A (京东方科技集团股份有限公司等) 2013年 12月 11日 (2013 - 12 - 11) 说明书[0065]段至[0129]段、附图1-7	1-4, 6-7
X	CN 103226931 A (京东方科技集团股份有限公司) 2013年 7月 31日 (2013 - 07 - 31) 说明书[0040]段至[0089]段、附图1-6	1-4, 6-7
X	CN 101572055 A (索尼株式会社) 2009年 11月 4日 (2009 - 11 - 04) 说明书第15页第1段至第26页第1段、附图1, 5A-5E	1
A	US 2009295691 A1 (SONY CORP) 2009年 12月 3日 (2009 - 12 - 03) 全文	1-11
A	JP 2006317600 A (SONY CORP) 2006年 11月 24日 (2006 - 11 - 24) 全文	1-11
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期 2015年 4月 14日		国际检索报告邮寄日期 2015年 4月 21日
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 北京市海淀区蓟门桥西土城路6号 100088 中国 传真号 (86-10)62019451		受权官员 刘雪 电话号码 (86-10)62085841

表 PCT/ISA/210 (第2页) (2009年7月)

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2014/095331

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	1744774	A	2006年 3月 8日	JP	2006065282	A	2006年 3月 9日
				KR	20060019757	A	2006年 3月 6日
				US	2006056336	A1	2006年 3月 16日
				CN	1744774	B	2010年 6月 2日
				US	7180486	B2	2007年 2月 20日
				KR	100673759	B1	2007年 1月 24日
				JP	4188930	B2	2008年 12月 3日
CN	103440843	A	2013年 12月 11日	WO	2015018161	A1	2015年 2月 12日
CN	103226931	A	2013年 7月 31日	WO	2014172973	A1	2014年 10月 30日
CN	101572055	A	2009年 11月 4日	TW	201001376	A	2010年 1月 1日
				US	8294737	B2	2012年 10月 23日
				US	2009273617	A1	2009年 11月 5日
				KR	20090115661	A	2009年 11月 5日
				CN	101572055	B	2012年 2月 8日
				JP	2009271199	A	2009年 11月 19日
				TW	I424409	B	2014年 1月 21日
US	2009295691	A1	2009年 12月 3日	KR	20090125703	A	2009年 12月 7日
				JP	2009288734	A	2009年 12月 10日
				US	8269697	B2	2012年 9月 18日
JP	2006317600	A	2006年 11月 24日	无			

表 PCT/ISA/210 (同族专利附件) (2009年7月)

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US

(71)出願人 515179325

昆山国顯光電有限公司

KUNSHAN GO-VISIONOX OPTO-ELECTRONICS CO., LTD.

中国江蘇省昆山市開發区龍騰路1号4棟

Building 4, No. 1, Longteng Road, Development Zone Kunshan, Jiangsu, People's Republic of China

(74)代理人 110001922

特許業務法人 日峯国際特許事務所

(72)発明者 朱暉

中華人民共和国江蘇省昆山市高新区晨豐路188号

(72)発明者 胡思明

中華人民共和国江蘇省昆山市高新区晨豐路188号

(72)発明者 黄秀▲キ▼

中華人民共和国江蘇省昆山市高新区晨豐路188号

Fターム(参考) 5C080 AA07 BB05 DD05 EE29 FF11 JJ02 JJ03 JJ04

5C380 AA01 AB06 AB09 BA39 BB02 CA08 CA12 CB02 CB17 CB20

CC07 CC26 CC33 CC39 CC62 CC65 CC71 CD012 CD025 DA02

DA06

专利名称(译)	像素电路，像素，包括该像素的有源矩阵有机发光二极管显示装置及其驱动方法		
公开(公告)号	JP2017507367A	公开(公告)日	2017-03-16
申请号	JP2016558254	申请日	2014-12-29
[标]申请(专利权)人(译)	昆山工研院新型平板显示技术中心有限公司 昆山国显光电有限公司		
申请(专利权)人(译)	昆山工研院新型平板显示技术中心有限公司 昆山国显光电有限公司		
[标]发明人	朱暉 胡思明		
发明人	朱暉 胡思明 黄秀▲キ▼		
IPC分类号	G09G3/3233 G09G3/20		
CPC分类号	G09G3/3233 G09G2300/043 G09G2300/0814 G09G2300/0819 G09G2300/0866 G09G2320/0233 G09G3/3258 G09G2300/0842 G09G2310/061 G09G2320/045		
FI分类号	G09G3/3233 G09G3/20.611.H G09G3/20.624.B G09G3/20.642.A		
F-TERM分类号	5C080/AA07 5C080/BB05 5C080/DD05 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380/AB09 5C380/BA39 5C380/BB02 5C380/CA08 5C380/CA12 5C380/CB02 5C380/CB17 5C380/CB20 5C380/CC07 5C380/CC26 5C380/CC33 5C380/CC39 5C380/CC62 5C380/CC65 5C380/CC71 5C380/CD012 5C380/CD025 5C380/DA02 5C380/DA06		
优先权	201310747565.1 2013-12-31 CN		
其他公开文献	JP6261757B2		
外部链接	Espacenet		

摘要(译)

公开了一种像素电路，像素，包括该像素的有源矩阵有机发光二极管（AMOLED）显示装置及其驱动方法。解决方案：该像素电路112包括依次连接的电源电路1121，基本电路1122和补偿电路1123，电源电路1121连接到第一电源ELVDD，并向基本电路1122供电。补偿电路1123分别连接到第二电源ELVSS1和第三电源ELVSS2，并补偿有机发光二极管OLED的电压和电流之间的差异。像素包括OLED和像素电路。AMOLED显示装置包括像素电路。根据本发明，补偿了晶体管的阈值电压和电源电压之间的差异，改善了AMOLED的响应特性，产生了具有相同发光强度的光，以及由AMOLED显示装置显示的图像的均匀性和一致性。要求可以满足。点域




图 3 / FIG. 3