

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2008-505366

(P2008-505366A)

(43) 公表日 平成20年2月21日(2008.2.21)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 K	5C058
G09G 3/20 (2006.01)	G09G 3/30 J	5C080
H04N 5/66 (2006.01)	G09G 3/20 642P	
	G09G 3/20 670J	
	G09G 3/20 642C	


審査請求 未請求 予備審査請求 未請求 (全 80 頁) 最終頁に続く

(21) 出願番号	特願2007-519514 (P2007-519514)	(71) 出願人	505467719
(86) (22) 出願日	平成17年6月29日 (2005.6.29)		ニューライト・コーポレーション
(85) 翻訳文提出日	平成19年2月14日 (2007.2.14)		NUELIGHT CORPORATION
(86) 国際出願番号	PCT/US2005/023681		アメリカ合衆国95054カリフォルニア
(87) 国際公開番号	W02006/005033		州 サンタ・クララ、スウィート104、
(87) 国際公開日	平成18年1月12日 (2006.1.12)		フリーダム・サークル3900番
(31) 優先権主張番号	60/583,744	(74) 代理人	100101454
(32) 優先日	平成16年6月29日 (2004.6.29)		弁理士 山田 卓二
(33) 優先権主張国	米国 (US)	(74) 代理人	100081422
(31) 優先権主張番号	11/015,638		弁理士 田中 光雄
(32) 優先日	平成16年12月17日 (2004.12.17)	(74) 代理人	100098280
(33) 優先権主張国	米国 (US)		弁理士 石野 正弘
(31) 優先権主張番号	11/016,137	(74) 代理人	100125874
(32) 優先日	平成16年12月17日 (2004.12.17)		弁理士 川端 純市
(33) 優先権主張国	米国 (US)		最終頁に続く

(54) 【発明の名称】 個々の画素の輝度の感知と制御を用いる、高性能表示装置のためのシステムと方法

(57) 【要約】

表示装置中の画素輝度を制御し、画素輝度の均一性を維持し、校正する、累積された輝度または光子束のセンサーを有する発光画素表示装置を操作する表示デバイスのためのシステムと方法。表示装置は、OLED、エレクトロルミネセント、プラズマまたは他のいずれかの発光体である光子放射体を各画素が含む画素アレイを備える。発光体駆動回路は、画素ごとの入力画像データを受信して、画素駆動信号を発生して、所与のフレーム時間中に目標画素輝度を発生し、発光体輝度センサーと測定回路は、測定表示フレーム時間の一部で画素の実際の輝度を示す電気的パラメータを測定し、表示装置ロジックは画素ごとに電気的パラメータに関連する画素輝度を受信して、画素ごとの入力画像データに対して後続の時間期間で適用される修正値を、目標画素輝度と測定画素輝度間の差に基づいて発生する。情報機器としては、コンピュータモニター、TVまたは表示パネルを有する他のいずれかのデバイスがある。



【特許請求の範囲】

【請求項 1】

少なくとも 1 つの電子回路デバイスからおのおのが形成される複数の発光画素を有する表示デバイスと、

外部画像発生源から生の入力画像信号を受信して、修正された画像信号を表示装置に印加する表示ドライバ回路と、

少なくとも 1 つの表示デバイス輝度値を発生する表示輝度検出器と、

少なくとも 1 つの表示デバイス輝度値を受信して、情報を表示ドライバ回路に通信する処理ロジックユニットとを備え、

前記表示ドライバ回路はこの通信される情報を用いて、生の入力画像信号から修正済みの画像信号を発生するための変換を発生する

安定フィードバック表示システム。

10

【請求項 2】

前記画素のおおのが、

サンプル・ホールド回路と、

前記サンプル・ホールド回路によって制御される電流発生源と、

前記電流発生源から電流供給される光子放射デバイスと、

前記光子放射デバイスからある分離距離内に配置され、光子放射デバイスが放射した光子を検出する輝度検出デバイスと、

を備える、請求項 1 に記載の安定フィードバック表示システム。

20

【請求項 3】

前記画素のおおのが、

光子放射体と、

指定時間中に光子放射体から光子の束を途中で遮って、途中で遮ぎられる光子に反応して電気的特性が変化し、この時間中に途中で遮ぎられた光子を累積するまたはその数をカウントし、この指定時間中の累積光子束の全体を示す信号を発生する、画素内に配置された光子束累積装置と、

を備える、請求項 1 に記載の安定フィードバック表示システム。

【請求項 4】

前記光子束累積装置は、

光子束の変化や変動に反応して特定が変化したり変動したりする光デバイスから形成されたセンサーと、

電荷を蓄積または減少するように適用された電荷蓄積デバイスと、

前記センサーの抵抗またはコンダクタンスの変化に反応して前記電荷蓄積デバイスに電荷を出力したりこれから電荷を除去したりする制御回路と、

を備える、請求項 3 に記載の安定フィードバック表示システム。

30

【請求項 5】

前記電荷蓄積デバイスはキャパシタを備える、請求項 4 に記載の安定フィードバック表示システム。

【請求項 6】

前記制御回路はトランジスタを備える、請求項 4 に記載の安定フィードバック表示システム。

40

【請求項 7】

前記光デバイスは、自身の表面に衝突する光子束が変化すると抵抗またはコンダクタンスが変化する感光性抵抗体を備える、請求項 4 に記載の安定フィードバック表示システム。

【請求項 8】

前記光デバイスは、自身の表面に衝突する光子束の変動に応じて漏れが増減する光ダイオードを備える、請求項 4 に記載の安定フィードバック表示システム。

【請求項 9】

50

前記光ダイオードの漏れは、漏れ電圧、漏れ電流および漏れ電荷の内の少なくとも１つを含む、請求項８に記載の安定フィードバック表示システム。

【請求項１０】

前記光デバイスは、表面に衝突する光子束の変動に応じて電流が増減する光トランジスタを備える、請求項４に記載の安定フィードバック表示システム。

【請求項１１】

前記輝度検出器は光子束累積装置を備える、請求項１に記載の安定フィードバック表示システム。

【請求項１２】

前記画素は、前記光子束累積装置と同じ画素内で光子放射デバイスが放射した光子束を累積する特定の光子束累積装置を備える、請求項１に記載の安定フィードバック表示システム。

10

【請求項１３】

おのこの前記光子束累積装置が、

第１の回路ノードを第２の回路ノードから隔離し、また、出力ポート（ノード）を有する隔離スイッチングデバイスと、

前記隔離スイッチングデバイスの出力ポート（ノード）に結合された入力部と電圧基準ノードに接続された出力部とを有する感光性ユニットと、

前記隔離スイッチの第１のポートと結合された第１の電極と電圧基準ノードと結合された第２の電極とを有する電荷蓄積デバイスと、

20

を備える、請求項３に記載の安定フィードバック表示システム。

【請求項１４】

前記電荷蓄積デバイスはキャパシタを備える、請求項４に記載の安定フィードバック表示システム。

【請求項１５】

前記隔離スイッチはトランジスタを備える、請求項４に記載の安定フィードバック表示システム。

【請求項１６】

前記隔離スイッチは、薄膜トランジスタ（ＴＦＴ）として基板上に形成される、請求項４に記載の安定フィードバック表示システム。

30

【請求項１７】

前記薄膜トランジスタはアモルファスシリコンから形成されている、請求項１６に記載の安定フィードバック表示システム。

【請求項１８】

前記薄膜トランジスタはポリシリコンから形成されている、請求項１６に記載の安定フィードバック表示システム。

【請求項１９】

前記薄膜トランジスタはセレン化カドミウムから形成されている、請求項１６に記載の安定フィードバック表示システム。

【請求項２０】

40

前記薄膜トランジスタはいずれかの半導体材料から形成されている、請求項１６に記載の安定フィードバック表示システム。

【請求項２１】

前記薄膜トランジスタは、ある材料で区画されたチャネルを含み、前記材料は、アモルファスシリコンチャネル、ポリシリコンチャネル、セレン化カドミウムチャネル、ガリウム砒素チャネルおよび他のいずれかの半導体材料で形成もしくは区画されたチャネルから選択される、請求項１に記載の安定フィードバック表示システム。

【請求項２２】

前記表示デバイスは平面アレイ状に配置された複数の画素を含む、請求項１に記載の安定フィードバック表示システム。

50

【請求項 23】

複数の個々の画素が行と列によってアドレス指定される、請求項1に記載の安定フィードバック表示システム。

【請求項 24】

前記指定時間は行アドレス時間以下である、請求項3に記載の安定フィードバック表示システム。

【請求項 25】

前記指定時間はフレームアドレス時間以下である、請求項3に記載の安定フィードバック表示システム。

【請求項 26】

前記指定時間はフレーム時間の整数倍に等しい、請求項3に記載の安定フィードバック表示システム。

【請求項 27】

前記表示装置発光デバイスは有機発光ダイオード（OLED）である、請求項1に記載の安定フィードバック表示システム。

【請求項 28】

前記有機発光ダイオード（OLED）は小分子OLEDである、請求項27に記載の安定フィードバック表示システム。

【請求項 29】

前記有機発光ダイオード（OLED）はポリマーOLED（PLED）である、請求項27に記載の安定フィードバック表示システム。

【請求項 30】

前記有機発光ダイオード（OLED）はフォスフォレセントOLED（PHOLED）である、請求項27に記載の安定フィードバック表示システム。

【請求項 31】

前記有機発光ダイオード（OLED）は、単一または複数の層を成す有機材料および電極の何らかの組み合わせ中のいずれかの材料から形成される、請求項27に記載の安定フィードバック表示システム。

【請求項 32】

前記有機発光ダイオード（OLED）はアクティブマトリックスOLEDである、請求項27に記載の安定フィードバック表示システム。

【請求項 33】

前記表示装置発光デバイスはエレクトロルミネセントデバイスである、請求項1に記載の安定フィードバック表示システム。

【請求項 34】

前記表示装置発光デバイスはプラズマ発光デバイスである、請求項1に記載の安定フィードバック表示システム。

【請求項 35】

前記表示装置発光デバイスは、いずれかの制御式光子放射デバイスである、請求項1に記載の安定フィードバック表示システム。

【請求項 36】

前記アクティブマトリックスはアモルファスシリコンから形成されている、請求項32に記載の安定フィードバック表示システム。

【請求項 37】

前記アクティブマトリックスはポリシリコンから形成されている、請求項32に記載の安定フィードバック表示システム。

【請求項 38】

前記アクティブマトリックスはセレン化カドミウムから形成されている、請求項32に記載の安定フィードバック表示システム。

【請求項 39】

10

20

30

40

50

少なくとも1つの電子回路デバイスからおのおのが形成される複数の発光画素を有する表示デバイスを提供するステップと、

外部画像発生源から表示ドライバ回路によって生の入力画像信号を受信して、修正された画像信号を表示装置に入力するステップと、

表示輝度を検出して、少なくとも1つの表示デバイス輝度値を発生するステップと、

少なくとも1つの前記表示デバイス輝度値を処理ロジックユニットによって受信して、情報を前記表示ドライバ回路に通信し、この通信される情報を用いて、生の入力画像信号から修正済みの画像信号を発生するための変換を発生するステップと、

を含む、表示システム安定化方法。

【請求項40】

デジタル画像階調レベル値と、前記デジタル階調レベル値に対応する画素の輝度を発生する表示駆動信号との間の変換を格納するステップと、

特定の画素に対する目標階調レベルを特定するステップと、

特定された前記階調レベルに対応する表示駆動信号を格納済みの前記変換に基づいて発生して、第1の表示フレーム中に駆動信号によって特定の前記画素を駆動するステップと、

第1の表示時間の終了時において特定の前記画素の輝度の実際の測定値を表すパラメータを測定するステップと、

特定の前記画素に対して特定された目標輝度と実際の測定された輝度との間の差を決定するステップと、

特定の前記画素の前記格納済み変換を決定された差に基づいて修正するステップと、

修正された前記変換を記憶し、これを用いて、第1のフレーム時間に続くフレーム時間中に特定の前記画素に対する表示駆動信号を発生するステップと、

を含む、表示デバイス中の画素輝度を制御する制御方法。

【請求項41】

前記第1の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである、請求項40に記載の制御方法。

【請求項42】

前記第1のフレームに続くフレーム時間は、いずれかの後続のフレーム時間である、請求項40に記載の制御方法。

【請求項43】

前記第1の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである、請求項40に記載の制御方法。

【請求項44】

前記第1の表示時間は、1つの連続の期間または複数の不連続の期間からなっており、ここで、連続の期間または不連続の期間のどちらかが1つのフレーム時間または複数のフレーム時間にわたって発生する、請求項40に記載の制御方法。

【請求項45】

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つのフレームまたはさまざまなフレームのいずれかの後続の部分で発生する、請求項40に記載の制御方法。

【請求項46】

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、この1つの連続の期間または複数の不連続の期間のどちらかが発生し、また、この連続の期間または不連続の期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する、請求項40に記載の制御方法。

【請求項47】

10

20

30

40

50

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つの連続の期間または複数の不連続の期間のどちらかがで発生し、また、この連続の期間または不連続の期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する、請求項44に記載の制御方法。

【請求項48】

記憶された前記変換は、表示システムの階調レベルロジック機能ブロックに記憶されている変換を含む、請求項40に記載の制御方法。

【請求項49】

記憶された前記変換は、表示デバイスのガンマテーブルに記憶されている変換を含む、請求項40に記載の制御方法。

【請求項50】

前記第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電圧測定値を含む、請求項40に記載の制御方法。

【請求項51】

前記第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含む、請求項40に記載の制御方法。

【請求項52】

前記第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少される電子の数に対応した電荷測定値を含む、請求項40に記載の制御方法。

【請求項53】

前記電荷蓄積デバイスはキャパシタを備える、請求項50に記載の制御方法。

【請求項54】

電子は、前記センサーに入射する光子の束に反応して変化する抵抗率や伝導率を有するセンサー素子の抵抗率や伝導率に比例して蓄積または減少される、請求項53に記載の制御方法。

【請求項55】

前記比例は正比例である、請求項54に記載の制御方法。

【請求項56】

前記第1のフレーム時間に続くフレーム時間は次の後続フレーム時間である、請求項40に記載の制御方法。

【請求項57】

前記第1のフレーム時間に続くフレーム時間はいずれかの後続フレーム時間である、請求項40に記載の制御方法。

【請求項58】

前記第1のフレーム時間に続くフレーム時間は次の表示デバイスパワーオン時間である、請求項40に記載の制御方法。

【請求項59】

前記第1のフレーム時間に続くフレーム時間は、所定のまたは動的に決定された時間間隔におけるフレーム時間である、請求項40に記載の制御方法。

【請求項60】

前記表示デバイス中の各画素に対して異なった変換が記憶される、請求項40に記載の制御方法。

【請求項61】

前記表示デバイス中の別個にアドレス指定可能な各画素に対して表示されるおのこの異なった階調レベルに対して異なった変換が記憶される、請求項40に記載の制御方法。

【請求項62】

前記第1の表示時間は、表示装置中で画素がオンである持続時間である、請求項40に

10

20

30

40

50

記載の制御方法。

【請求項 6 3】

前記表示時間は、8 ミリ秒と 3 6 ミリ秒の間の実質的に任意の時間である、請求項 4 0 に記載の制御方法。

【請求項 6 4】

前記表示時間は、1 0 ミリ秒と 2 0 ミリ秒の間の実質的に任意の時間である、請求項 4 0 に記載の制御方法。

【請求項 6 5】

前記フレーム時間の一部は実質的に行アドレス時間を含む、請求項 4 0 に記載の制御方法。

10

【請求項 6 6】

フレーム時間の一部は、行アドレス時間とフレームアドレス時間の間の時間を含む、請求項 4 0 に記載の制御方法。

【請求項 6 7】

第 1 の表示時間の終了時での特定の画素の実際の測定輝度を表すパラメータを測定する前記ステップは、周知の電圧に充電されたまたはこれから放電されたキャパシタ上に蓄積された電圧を測定するステップを含み、充電または放電の量は、特定の画素内の発光体から同じ特定の画素内のセンサーに放射された光子束に比例する、請求項 4 0 に記載の制御方法。

【請求項 6 8】

特定する前記ステップ、発生する前記ステップ、測定する前記ステップ、決定する前記ステップ、修正する前記ステップおよび使用する前記ステップは、表示装置中のすべての前記画素に対して繰り返される、請求項 4 0 に記載の制御方法。

20

【請求項 6 9】

特定の画素に対する特定された目標輝度と実際の輝度測定値間の差の決定は、製造中または最初に用いられる際に実行される表示装置校正手順で決定される特定の画素センサー上の基準累積光子束に基づいている、請求項 4 0 に記載の制御方法。

【請求項 7 0】

前記表示装置が表示するように指令されるすべての画素とすべての階調レベルに対して初期変換を決定して記憶する表示装置校正手順をさらに含む、請求項 4 0 に記載の制御方法。

30

【請求項 7 1】

表示デバイス中の画素の輝度を制御する制御システムであって、

画素が表示することを指令される各画素と各階調レベルについての格納済み画素階調レベルから表示画素駆動信号への変換であって、前の表示フレーム期間中での表示画素の性能特性に基づいている変換と、

命令を受け取る制御部に応答して、特定の画素位置について特定の階調レベルを表示して、第 1 のフレーム時間中に前記格納済みの変換を用いて前記特定の画素に対して駆動信号を生成する表示駆動信号発生器と、

表示装置中のおおのの別個の画素について、第 1 の表示時間の終了時に複数の特定の画素のおおのの実際の輝度測定値を表すパラメータを測定する輝度測定回路と、

40

前記特定の画素に対する前記特定の目標輝度と実際の測定輝度の間の差を決定するコンパレータ回路と、

おおのの特定の画素に対する前記格納済み変換を、決定された前記差に基づいて第 1 のフレーム時間の一部の間に修正する変換更新ロジックと

を含み、修正された変換を用いて、第 1 のフレーム時間に続く第 2 のフレーム時間の一部の間に前記特定の画素に対する前記表示駆動信号を発生する

制御システム。

【請求項 7 2】

格納済みの前記変換は、表示システムの階調レベルロジック機能ブロックに記憶されて

50

いる変換を含む、請求項 7 1 に記載のシステム。

【請求項 7 3】

記憶された前記変換は、前記表示デバイスのガンマテーブルに記憶されている変換を含む、請求項 7 1 に記載のシステム。

【請求項 7 4】

前記輝度測定回路は、第 1 の表示時間の終了時での特定の画素の実際の測定輝度を表し、また、表示装置の各画素に対して別々に電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含むパラメータを測定する、請求項 7 1 に記載のシステム。

【請求項 7 5】

前記電荷蓄積デバイスはキャパシタを含む、請求項 7 4 に記載のシステム。

10

【請求項 7 6】

電子は、センサーに入射する光子の束に反応して変化する抵抗率や伝導率を有するセンサー素子の抵抗率や伝導率に比例して蓄積または減少される、請求項 7 5 に記載のシステム。

【請求項 7 7】

前記比例は正比例である、請求項 7 6 に記載のシステム。

【請求項 7 8】

前記第 1 のフレーム時間に続くフレーム時間は、次の後続フレーム時間である、請求項 7 1 に記載のシステム。

【請求項 7 9】

前記第 1 のフレーム時間に続くフレーム時間は、いずれかの後続フレーム時間である、請求項 7 1 に記載のシステム。

20

【請求項 8 0】

前記第 1 のフレーム時間に続くフレーム時間は、次の表示デバイスパワーオン時間である、請求項 7 1 に記載のシステム。

【請求項 8 1】

前記第 1 のフレーム時間に続くフレーム時間は、所定のまたは動的に決定された時間間隔におけるフレーム時間である、請求項 7 1 に記載のシステム。

【請求項 8 2】

前記表示デバイス中の各画素に対して異なった変換が記憶される、請求項 7 1 に記載のシステム。

30

【請求項 8 3】

前記表示デバイス中の別個にアドレス指定可能な各画素に対して表示されるおのこの異なった階調レベルに対して異なった変換が記憶される、請求項 7 1 に記載のシステム。

【請求項 8 4】

前記第 1 の表示時間は、前記表示装置において画素がオンである持続時間である、請求項 7 1 に記載のシステム。

【請求項 8 5】

前記表示時間は、8 ミリ秒と 36 ミリ秒の間の実質的に任意の時間である、請求項 7 1 に記載のシステム。

40

【請求項 8 6】

前記表示時間は、10 ミリ秒と 20 ミリ秒の間の実質的に任意の時間である、請求項 7 1 に記載のシステム。

【請求項 8 7】

前記フレーム時間の一部は実質的に行アドレス時間を含む、請求項 7 1 に記載のシステム。

【請求項 8 8】

前記フレーム時間の一部は、行アドレス時間とフレームアドレス時間の間の時間を含む、請求項 7 1 に記載のシステム。

【請求項 8 9】

50

第 1 の表示時間の終了時での特定の画素の実際の測定輝度を表すパラメータを測定する前記ステップは、周知の電圧に充電されたまたはこれから放電されたキャパシタ上に蓄積された電圧を測定するステップを含み、充電または放電の量は、特定の画素内の発光体から同じ特定の画素内のセンサーに放射された光子束に比例する、請求項 7 1 に記載のシステム。

【請求項 9 0】

特定する前記ステップ、発生する前記ステップ、測定する前記ステップ、決定する前記ステップ、修正する前記ステップおよび使用する前記ステップは、前記表示装置におけるすべての画素に対して繰り返される、請求項 7 1 に記載のシステム。

【請求項 9 1】

特定の画素に対する特定された目標輝度と実際の輝度測定値間の差の前記決定は、製造中または最初に用いられる際に実行される表示装置校正手順で決定される特定の画素センサー上の基準累積光子束に基づいている、請求項 7 1 に記載のシステム。

【請求項 9 2】

前記表示装置が表示するように指令されるすべての画素とすべての階調レベルに対して初期変換を決定して記憶する表示装置校正手順をさらに含む、請求項 7 1 に記載のシステム。

【請求項 9 3】

第 1 の表示時間の終了時での特定の画素の実際の測定輝度を表す測定された前記パラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含む、請求項 7 1 に記載のシステム。

【請求項 9 4】

第 1 の表示時間の終了時での特定の画素の実際の測定輝度を表す測定された前記パラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電荷測定値を含む、請求項 7 1 に記載のシステム。

【請求項 9 5】

前記第 1 の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである、請求項 7 1 に記載のシステム。

【請求項 9 6】

前記第 1 のフレーム時間に続くフレーム時間は、いずれかの後続フレーム時間である、請求項 7 1 に記載のシステム。

【請求項 9 7】

前記第 1 の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである、請求項 7 1 に記載のシステム。

【請求項 9 8】

前記第 1 の表示フレームは、1 つの連続の期間または複数の不連続の期間からなり、連続の期間または不連続の期間のどちらかが 1 つのフレーム時間または複数のフレーム時間にわたって発生する、請求項 7 1 に記載のシステム。

【請求項 9 9】

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1 つの連続の期間または複数の不連続の期間のいずれかの後続部分で適用される、請求項 7 1 に記載のシステム。

【請求項 1 0 0】

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1 つの連続の期間または複数の不連続の期間のどちらかが発生し、また、この連続の期間または不連続の期間のどちらかが、1 つのフレーム時間または複数のフレーム時間にわたって発生する、請求項 7 1 に記載のシステム。

【請求項 1 0 1】

修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つの連続の期間または複数の不連続の期間のいずれかで発生し、また、この連続の期間または不連続の期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する、請求項98に記載のシステム。

【請求項102】

複数の画素を有するアクティブマトリックスOLED表示デバイスまたは他の発光性表示デバイスを操作するシステムであって、

デジタル画像データの外部発生源に結合された階調レベルロジックであり、画像画素階調レベル値の第1の表現を同じ画像画素値の第2の表現に変換する変換を含む、階調レベルロジックと、

前記階調レベルロジックから入力を受信して、画像信号と制御信号を表示マトリックスの行選択ドライバ回路と列ドライバ回路に通信するように動作する表示装置コントローラであり、前記行選択ドライバ回路と前記列ドライバ回路は、複数の画素に対してフレーム時間中に画像が表示させ、前記複数の画素のおおのが、画素光子束放射体と、画素表示フレーム時間の一部で前記放射体からの放射済み光子束の少なくとも一部を累積して、累積された光子束を示す出力信号を発生する画素光子束レセプタとを含む、前記表示装置コントローラと、

前記複数の画素のおおのに対する校正值と、画素によって表示される各画素値とを格納する校正メモリと、

前記複数の画素のおおのと前記校正メモリとから出力信号を受信して、受信した出力信号を前記校正メモリからのこれらに対応する複数の信号と比較して、画素ごとに差分信号を計算するコンパレータと、

前記コンパレータから差分信号を受信して、少なくとも校正值と測定値が異なる画素位置と画素階調レベル値とについて前記階調レベルロジックの前記変換の変更を指示する画素偏差ロジックと

を備えるシステム。

【請求項103】

前記画素偏差ロジックは、画素輝度の校正值と画素輝度の測定値間の偏差を記憶する画素偏差メモリを含む、請求項102に記載のシステム。

【請求項104】

前記偏差値は電圧値であり、累積された光子束を示す前記出力信号は電圧であり、前記コンパレータは電圧比較回路である、請求項102に記載のシステム。

【請求項105】

前記校正值は電流値であり、累積された光子束を示す前記出力信号は電流であり、前記コンパレータは電流ベースの電荷アンプ／インピーダンス変換回路である、請求項102に記載のシステム。

【請求項106】

前記校正值は電荷値であり、累積された光子束を示す前記出力信号は電荷であり、前記コンパレータは電荷ベースの比較回路である、請求項102に記載のシステム。

【請求項107】

前記校正值は電圧値であり、累積された光子束を示す前記出力信号は電荷であり、前記コンパレータは電圧比較回路である、請求項102に記載のシステム。

【請求項108】

累積された光子束を示す前記出力信号はアナログ信号であり、前記システムが、画素表示フレーム時間の一部中でアナログ信号を画素ごとの累積光子束を表す電圧としてサンプルして、このサンプルされた信号をデジタル値に変換されるように保持するサンプル・ホールド回路と、

サンプルされ保持された前記アナログ信号をデジタル値に変換するアナログ／デジタルコンバータと、

前記アナログ／デジタルコンバータに結合されており、デジタル値を受信してこれを前

10

20

30

40

50

記コンパレータに対して所定のフォーマットと順序で通信するマルチプレクサと、
をさらに備える、請求項 102 に記載のシステム。

【請求項 109】

累積された光子束を示す出力信号はアナログ信号であり、前記システムが、さらに、
画素表示フレーム時間の一部中で前記アナログ信号を画素ごとの累積光子束を表す電圧
としてサンプルして、このサンプルされた信号を保持するサンプル・ホールド回路と、
前記サンプル・ホールド回路に結合されており、サンプルされ保持された前記アナログ
信号値を受信するマルチプレクサと、

前記前記マルチプレクサから受信した前記アナログ信号を変換し、アナログ値をデジタル
値に変換して、これを前記コンパレータに対して所定のフォーマットと順序で通信する
アナログ／デジタルコンバータと、

を備える、請求項 102 に記載のシステム。

【請求項 110】

さらに、デジタル画像データの外部発生源を備える、請求項 102 に記載のシステム。

【請求項 111】

デジタル画像データの外部発生源は、デジタル画像データまたはアナログデータとの組
み合わせの発生源と画像アナログ／デジタルコンバータを備える、請求項 110 に記載の
システム。

【請求項 112】

前記フレーム時間の一部は行アドレス時間以下の時間期間を含む、請求項 102 に記載
のシステム。

【請求項 113】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 102 に記載の
システム。

【請求項 114】

前記フレーム時間の一部はフレーム時間全体の少なくとも 50 % を含む、請求項 102
に記載のシステム。

【請求項 115】

前記フレーム時間の一部はフレーム時間全体の少なくとも 90 % から 100 % を含む、
請求項 102 に記載のシステム。

【請求項 116】

前記フレーム時間の一部は少なくとも 1 ミリ秒を含む、請求項 102 に記載のシステム
。

【請求項 117】

複数の画素を有するアクティブマトリックス表示デバイス进行操作する方法であって、
各画素の校正値とこの画素のおのおのによって表示されるおのおのの階調レベル値とを
校正メモリに記憶するステップと、

表示装置中の画素ごとに、また、この画素のおのおので表示される階調レベルごとに画
像階調レベル値の第 1 の表現を同じ画像階調レベル画素値の第 2 の表現に変換する変換を
変換メモリに記憶するステップと、

外部発生源からの複数の画素に対する画像画素階調レベル値の第 1 の階調レベル表現を
受信するステップと、

記憶されている前記変換にしたがって画素ごとに第 1 の階調レベル表現を等しい数の第
2 の階調レベル表現に変換するステップと、

画像階調レベル画素値の前記第 2 の表現にしたがって現在の表示フレーム時間中にマト
リックス表示デバイス中の画素素子を駆動するための画像データ信号と制御信号を発生す
るステップと、

現在の表示フレーム時間の一部中で表示装置中の複数の画素のおのおの上の累積光子束
を示す表示装置中の複数の画素のおのおのに対する累積光子束信号を発生するステップと

、

10

20

30

40

50

画素 1 つずつ、画素ごとに指令された階調レベルに対する複数の累積光子束信号を同じ階調レベルの校正値と比較して、指令された階調レベルと測定された階調レベル間の差を示す複数の比較結果を発生するステップと、

画素ごとになんらかの偏差を比較結果に基づいて特定して、少なくとも画素ロケーションと校正値と測定値に差があるような画素階調レベル値に対して後続の表示フレーム時間中に適用される格納済み変換の変化を出力するステップと、

を含む方法。

【請求項 118】

前記偏差特定ステップは、校正された画素輝度値と測定された画素輝度値の画素偏差を画素偏差メモリに記憶するステップを含む、請求項 117 に記載の方法。

10

【請求項 119】

前記校正値は電圧値であり、前記累積光子束値は電圧であり、また、前記比較は電圧の比較である、請求項 117 に記載の方法。

【請求項 120】

前記校正値は電流値であり、前記累積光子束値は電流であり、また、前記比較は電流の比較を含む、請求項 117 に記載の方法。

【請求項 121】

前記校正値は電荷値であり、前記累積光子束値は電荷であり、また、前記比較は電荷の比較を含む、請求項 117 に記載の方法。

【請求項 122】

20

前記累積光子束値はアナログ信号であり、前記方法が、さらに、

画素表示フレーム時間の一部中で画素 1 つ当たりの累積光子束を表す電圧としてアナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、

サンプルされた前記アナログ信号をデジタル信号に変換するステップと、

を含む、請求項 117 に記載の方法。

【請求項 123】

前記累積光子束値はアナログ信号であり、前記方法が、さらに、

画素表示フレーム時間の一部中で画素 1 つ当たりの累積光子束を表す電荷としてアナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、

30

サンプルされた前記アナログ信号をデジタル信号に変換するステップと、

を含む、請求項 117 に記載の方法。

【請求項 124】

前記累積光子束値はアナログ信号であり、本方法は、さらに、

画素表示フレーム時間の一部中で画素 1 つ当たりの累積光子束を表す電流として前記アナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、

サンプルされた前記アナログ信号をデジタル信号に変換するステップと、を含む、請求項 117 に記載の方法。

40

【請求項 125】

さらに、複数の画素に対して画像画素階調レベル値の第 1 の階調レベル表現を発生するステップを含む、請求項 117 に記載の方法。

【請求項 126】

デジタル画像データは、デジタル画像データまたはアナログ／デジタルコンバータによってデジタルデータに変換されるアナログ画像データを含む、請求項 125 に記載の方法。

【請求項 127】

前記フレーム時間の一部はローアドレス時間以下の時間を含む、請求項 117 に記載の方法。

50

【請求項 1 2 8】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 1 1 7 に記載の方法。

【請求項 1 2 9】

前記フレーム時間の一部はフレーム時間全体の少なくとも 5 0 % を含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 0】

前記フレーム時間の一部はフレーム時間全体の少なくとも 9 0 % から 1 0 0 % を含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 1】

前記フレーム時間の一部は少なくとも 1 ミリ秒を含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 2】

後続の表示フレーム時間は、現在の表示フレーム時間に続く次の表示時間である、請求項 1 1 7 に記載の方法。

【請求項 1 3 3】

後続の表示フレーム時間は、現在の表示フレーム時間に続くいずれかの表示フレーム時間である、請求項 1 1 7 に記載の方法。

【請求項 1 3 4】

後続の表示フレーム時間は、表示装置の初期化時またはパワーオン時でのフレーム時間である、請求項 1 1 7 に記載の方法。

【請求項 1 3 5】

画像データ信号と制御信号は表示装置マトリックスの行と列を含み、また、制御信号と駆動信号は、複数の画素に対するフレーム時間中に画像を表示させるように動作する、請求項 1 1 7 に記載の方法。

【請求項 1 3 6】

前記画素はアモルファスシリコンから形成された少なくとも 1 つの薄膜トランジスタを含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 7】

前記画素はポリシリコンから形成された少なくとも 1 つの薄膜トランジスタを含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 8】

前記画素はセレン化カドミウムから形成された少なくとも 1 つの薄膜トランジスタを含む、請求項 1 1 7 に記載の方法。

【請求項 1 3 9】

前記画素は半導体材料から形成された少なくとも 1 つの薄膜トランジスタを含む、請求項 1 1 7 に記載の方法。

【請求項 1 4 0】

現在の表示フレーム時間の一部は行アドレス時間以下である、請求項 1 1 7 に記載の方法。

【請求項 1 4 1】

現在の表示フレーム時間の一部は、フレーム時間以下である、請求項 1 1 7 に記載の方法。

【請求項 1 4 2】

現在の表示フレーム時間の一部は、フレーム時間の複数倍に等しい、請求項 1 1 7 に記載の方法。

【請求項 1 4 3】

前記表示デバイスは有機発光ダイオード（O L E D）画素表示デバイスである、請求項 1 1 7 に記載の方法。

【請求項 1 4 4】

前記有機発光ダイオード（O L E D）は、小分子 O L E D である、請求項 1 4 3 に記載

10

20

30

40

50

の方法。

【請求項 1 4 5】

前記有機発光ダイオード（O L E D）は、ポリマー O L E D（P L E D）である、請求項 1 4 3 に記載の方法。

【請求項 1 4 6】

前記有機発光ダイオード（O L E D）は、燐光性 O L E D（P H O L E D）である、請求項 1 4 3 に記載の方法。

【請求項 1 4 7】

前記有機発光ダイオード（O L E D）は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される、請求項 1 4 3 に記載の方法。

【請求項 1 4 8】

前記有機発光ダイオード（O L E D）は、アクティブマトリックス O L E D である、請求項 1 4 3 に記載の方法。

【請求項 1 4 9】

前記表示デバイスは、エレクトロルミネセントデバイスである、請求項 1 1 7 に記載の方法。

【請求項 1 5 0】

前記表示デバイスは、プラズマ発光デバイスである、請求項 1 1 7 に記載の方法。

【請求項 1 5 1】

前記表示デバイスは、いずれかの制御可能光子放射デバイスである、請求項 1 1 7 に記載の方法。

【請求項 1 5 2】

前記アクティブマトリックス表示デバイスは、アモルファスシリコンから形成されている、請求項 1 4 8 に記載の方法。

【請求項 1 5 3】

前記アクティブマトリックス表示デバイスは、ポリシリコンから形成されている、請求項 1 4 8 に記載の方法。

【請求項 1 5 4】

前記アクティブマトリックス表示デバイスは、セレン化カドミウムから形成されている、請求項 1 4 8 に記載の方法。

【請求項 1 5 5】

前記アクティブマトリックス表示デバイスは、いずれかのタイプの半導体材料から形成されている、請求項 1 4 8 に記載の方法。

【請求項 1 5 6】

累積輝度センサーを有する発光画素デバイスであって、
発光デバイスと、

前記発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、駆動電流をフレーム時間中に発光デバイスに入力する駆動回路と、

発光デバイスの近傍に配置された入射光子束の変化に反応して電気的特性の変化を示して、発光デバイスが発光状態にあるときに測定可能な光子を途中で遮ぎる光センサーと、

前記センサーと結合しており、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、

フレーム時間の少なくとも一部においてセンサーの電気的特性の変化に反応して電荷蓄積デバイスの充電および放電を制御する制御回路と、

を備える前記画素デバイス。

【請求項 1 5 7】

さらに、前記表示フレーム時間の少なくとも一部の終了時で前記電荷蓄積デバイスの両端の電圧を測定する電圧読取回路を備え、この測定された電圧はこのフレーム時間の一部の間での画素の測定輝度を示す、請求項 1 5 6 に記載の発光画素デバイス。

10

20

30

40

50

【請求項 1 5 8】

さらに、前記表示フレーム時間の少なくとも一部の終了時で前記電荷蓄積デバイスからの電流を測定する電流読取回路を備え、この測定された電流はこのフレーム時間の一部の間での画素の測定輝度を示す、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 5 9】

さらに、前記表示フレーム時間の少なくとも一部の終了時で前記電荷蓄積デバイス上の電荷を測定する電荷読取回路を備え、この測定された電荷はこのフレーム時間の一部の間での画素の測定輝度を示す、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 6 0】

後続のフレーム時間中に画素駆動回路に修正値を入力し、これで、この後続フレーム時間中の測定輝度がフレーム測定時間中の場合より基準輝度からの変動が小さくなるようにするフィードバック制御回路をさらに備える、請求項 1 5 7 に記載の発光画素デバイス。

【請求項 1 6 1】

前記電荷蓄積デバイスの両端の電圧は、前記制御回路が電荷蓄積デバイスの充電または放電をすることが許容されているフレーム時間の一部の間における累積された光子束を表している、請求項 1 5 7 に記載の発光画素デバイス。

【請求項 1 6 2】

前記電圧読取回路は、さらに、前記電荷蓄積デバイスの両端の電圧と目標輝度に対応する基準電圧とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電圧コンパレータ回路を備える、請求項 1 5 7 に記載の発光画素デバイス。

【請求項 1 6 3】

前記電流読取回路は、さらに、前記電荷蓄積デバイスからの電流と目標輝度に対応する基準電流とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電流コンパレータ回路を備える、請求項 1 5 8 に記載の発光画素デバイス。

【請求項 1 6 4】

前記電荷読取回路は、さらに、電荷蓄積デバイス上の電荷と目標輝度に対応する基準電荷とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電荷コンパレータ回路を備える、請求項 1 5 9 に記載の発光画素デバイス。

【請求項 1 6 5】

前記読取回路は、電荷増幅回路を有する電荷アンプ／トランスインピーダンス増幅器として構成されている、請求項 1 5 7 に記載の発光画素デバイス。

【請求項 1 6 6】

前記電荷アンプ／トランスインピーダンス増幅器は、蓄積キャパシタを完全充電電圧にまで再充電するために必要とされる電荷を測定し、前記電荷増幅回路の反転（－）入力部は少なくとも 1 ギガオームという抵抗値を有し、前記電荷増幅回路の出力部は約 0 ～ 1 0 0 オームという抵抗値を有する、請求項 1 6 5 に記載の発光画素デバイス。

【請求項 1 6 7】

前記電荷増幅回路の出力の抵抗は、実質的に 0 ～ 1 0 オームである、請求項 1 6 6 に記載の発光画素デバイス。

【請求項 1 6 8】

前記制御回路は少なくとも 1 つのトランジスタを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 6 9】

前記電荷蓄積デバイスは少なくとも 1 つのキャパシタを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 0】

前記電荷蓄積デバイスは複数のキャパシタを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 1】

前記センサーデバイスは、自身に入射する光子の数にしたがって抵抗率または伝導率が

10

20

30

40

50

変動する光抵抗性デバイスまたは光伝導性デバイスを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 2】

前記発光デバイスは光子を放射する、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 3】

前記発光デバイスは発光ダイオードを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 4】

前記発光デバイスは有機発光ダイオードを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 5】

前記発光デバイスは無機発光ダイオードを備える、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 6】

前記発光デバイスは、行と列として配置された 2 次元アレイとして配置された複数の発光デバイスのうちの 1 つである、請求項 1 5 6 に記載の発光画素デバイス。

【請求項 1 7 7】

前記発光デバイスは発光ダイオードを備える、請求項 1 7 6 に記載の発光画素デバイス。

【請求項 1 7 8】

前記発光デバイスは、有機発光ダイオードを備える、請求項 1 7 6 に記載の発光画素デバイス。

【請求項 1 7 9】

前記有機発光ダイオード (OLED) は、小分子 OLED である、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 0】

前記有機発光ダイオード (OLED) は、ポリマー OLED (PLED) である、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 1】

前記有機発光ダイオード (OLED) は、燐光性 OLED (PHOLED) である、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 2】

前記有機発光ダイオード (OLED) は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 3】

前記有機発光ダイオード (OLED) は、アクティブマトリックス OLED である、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 4】

前記表示デバイスは、エレクトロルミネセントデバイスである、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 5】

前記表示デバイスは、プラズマ発光デバイスである、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 6】

前記表示デバイスは、いずれかの制御可能光子放射デバイスである、請求項 1 7 8 に記載の発光画素デバイス。

【請求項 1 8 7】

前記アクティブマトリックス表示デバイスは、アモルファスシリコンから形成されている、請求項 1 7 8 に記載の発光画素デバイス。

10

20

30

40

50

【請求項 188】

前記アクティブマトリックス表示デバイスは、ポリシリコンから形成されている、請求項 178 に記載の発光画素デバイス。

【請求項 189】

前記アクティブマトリックス表示デバイスは、セレン化カドミウムから形成されている、請求項 178 に記載の発光画素デバイス。

【請求項 190】

前記アクティブマトリックス表示デバイスは、いずれかのタイプの半導体材料から形成されている、請求項 178 に記載の発光画素デバイス。

【請求項 191】

前記光センサー素子は抵抗部品を含み、抵抗は入射する光子束に比例して変化する、請求項 156 に記載の発光画素デバイス。

【請求項 192】

前記光センサー素子は、入射する光子束に反応して抵抗および／またはコンダクタンスが変化する光ダイオードを含む、請求項 156 に記載の発光画素デバイス。

【請求項 193】

前記光センサー素子は、入射する光子束に反応して抵抗および／またはコンダクタンスが変化する光トランジスタを含む、請求項 156 に記載の発光画素デバイス。

【請求項 194】

前記光センサーは、発光デバイスが放射した光子を途中で遮って、これを電荷担体に変換して、センサーの材料をより良好な電流伝導体とし、これで、抵抗を下けている、請求項 156 に記載の発光画素デバイス。

【請求項 195】

前記光センサーの抵抗が低いため、センサーの 2 端子抵抗部品と並列に接続されているキャパシタ上に蓄積された電荷を排出する、請求項 156 に記載の発光画素デバイス。

【請求項 196】

前記画素回路は、抵抗部品とキャパシタを有するセンサーを備える光子束カウントインテグレータを含む、請求項 156 に記載の発光画素デバイス。

【請求項 197】

排出される前記電荷の量は、フレーム時間中にセンサーに入射する光子の数に比例し、また、前記フレーム時間の一部の終了時でのキャパシタ上の電圧は、フレーム時間の一部中にカウントもしくは累積された光子の示度である、請求項 156 に記載の発光画素デバイス。

【請求項 198】

特定の輝度レベルはセンサー中に光電流を発生させ、この光電流の大きさが輝度（センサー中の光子束）を示す、請求項 156 に記載の発光画素デバイス。

【請求項 199】

前記光電流は輝度に比例する、請求項 179 に記載の発光画素デバイス。

【請求項 200】

前記光電流は輝度に正比例する、請求項 180 に記載の発光画素デバイス。

【請求項 201】

前記感光性素子が発光ダイオードと同じ画素中に配置される、請求項 156 に記載の発光画素デバイス。

【請求項 202】

前記感光性素子は発光ダイオードと一体化され、これで、発光ダイオードが放射したすべてまたは実質的にすべての光子束が感光性素子に入射するようにする、請求項 156 に記載の発光画素デバイス。

【請求項 203】

前記感光性素子は、発光デバイスの陽極側の半導体と物理的に接触して置かれる表面または層を有する、請求項 156 に記載の発光画素デバイス。

10

20

30

40

50

【請求項 204】

前記フレーム時間の一部は、行アドレス時間以下を含む、請求項 156 に記載の発光画素デバイス。

【請求項 205】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 156 に記載の発光画素デバイス。

【請求項 206】

前記フレーム時間の一部はフレーム時間全体の少なくとも 50 % を含む、請求項 156 に記載の発光画素デバイス。

【請求項 207】

前記フレーム時間の一部はフレーム時間全体の少なくとも 90 % から 100 % を含む、請求項 156 に記載の発光画素デバイス。

【請求項 208】

前記フレーム時間の一部は少なくとも 1 ミリ秒を含む、請求項 156 に記載の発光画素デバイス。

【請求項 209】

前記フレーム時間の一部は、ローアドレス時間以下である、請求項 156 に記載の発光画素デバイス。

【請求項 210】

累積輝度センサーを有する発光画素デバイスを操作する方法であって、
発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、駆動電流をフレーム時間中に発光デバイスに印加するステップと、

入射光子束の変化に反応して電気的特性が変化する光センサーを発光ダイオードが放射した光子に対してフレーム時間中に露光するステップと、

前記センサーと結合している電荷蓄積デバイスに電荷を蓄積または充電したりこれから排出または放電したりするステップであり、電荷蓄積デバイスは、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧をある時間に示すデバイスであって、前記センサーはフレーム時間中での電荷の蓄積や減少の速度を制御する部品を含む、ステップと、

前記フレーム時間の一部の終了時に前記電荷蓄積デバイス上に存在する電荷によって生じる電圧を測定するステップであり、測定された前記電圧がフレーム時間の一部の間の実際の輝度を示す、ステップと、

輝度と関連する測定電圧を画素発光体画像電圧と画素発光体駆動電流に対する基準目標輝度と比較して、差分値を発生するステップと、

この差分値をフィードバック入力として修正回路に印加し、この修正回路が、同じ画素に対する画像電圧と駆動電流を後続のフレーム時間中に修正するステップと、
を含む方法。

【請求項 211】

前記発光デバイスは無機発光ダイオードを含む、請求項 189 に記載の方法。

【請求項 212】

前記発光デバイスは有機発光ダイオード（OLED）を含む、請求項 189 に記載の方法。

【請求項 213】

前記有機発光ダイオード（OLED）は小分子 OLED である、請求項 212 に記載の方法。

【請求項 214】

前記有機発光ダイオード（OLED）はポリマー OLED（PLED）である、請求項 212 に記載の方法。

【請求項 215】

前記有機発光ダイオード（OLED）はフォスフォレセント OLED（PHOLED）

10

20

30

40

50

である、請求項 2 1 2 に記載の方法。

【請求項 2 1 6】

前記有機発光ダイオード（O L E D）は、単一または複数の層を成す有機材料および電極の何らかの組み合わせ中のいずれかの材料から形成される、請求項 2 1 2 に記載の方法。

【請求項 2 1 7】

前記有機発光ダイオード（O L E D）はアクティブマトリックス O L E D である、請求項 2 1 2 に記載の方法。

【請求項 2 1 8】

前記表示装置発光デバイスはエレクトロルミネセントデバイスである、請求項 2 1 0 に記載の方法。

【請求項 2 1 9】

前記表示装置発光デバイスはプラズマ発光デバイスである、請求項 2 1 0 に記載の方法。

【請求項 2 2 0】

前記表示装置発光デバイスは、いずれかの制御式光子放射デバイスである、請求項 2 1 0 に記載の方法。

【請求項 2 2 1】

前記アクティブマトリックスはアモルファスシリコンから形成されている、請求項 2 1 7 に記載の方法。

【請求項 2 2 2】

前記アクティブマトリックスはポリシリコンから形成されている、請求項 2 1 7 に記載の方法。

【請求項 2 2 3】

前記アクティブマトリックスはセレン化カドミウムから形成されている、請求項 2 1 7 に記載の方法。

【請求項 2 2 4】

前記アクティブマトリックスはいずれかのタイプの半導体材料から形成されている、請求項 2 1 7 に記載の方法。

【請求項 2 2 5】

前記光センサーは、発光デバイスが放射した光子を途中で遮って、これを電荷担体に変換して、センサーの材料をより良好な電流伝導体とし、これで、抵抗を下げて、請求項 2 1 0 に記載の方法。

【請求項 2 2 6】

蓄積または排出される前記電荷の量は、フレーム時間の一部中にセンサーに入射する光子の数に比例し、また、フレーム時間の一部の終了時でのキャパシタ上の電圧は、フレーム時間の一部中にカウントもしくは累積された光子の示度である、請求項 2 1 0 に記載の方法。

【請求項 2 2 7】

特定の輝度レベルはセンサー中に光電流を発生させ、この光電流の大きさが輝度（センサー中の光子束）を示す、請求項 2 1 0 に記載の方法。

【請求項 2 2 8】

前記光センサー素子は発光ダイオードと同じ画素中に配置される、請求項 2 1 0 に記載の方法。

【請求項 2 2 9】

前記フレーム時間の一部は、行アドレス時間以下を含む、請求項 2 1 0 に記載の方法。

【請求項 2 3 0】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 2 1 0 に記載の方法。

【請求項 2 3 1】

前記フレーム時間の一部はフレーム時間全体の少なくとも50%を含む、請求項210に記載の方法。

【請求項232】

前記フレーム時間の一部はフレーム時間全体の少なくとも90%から100%を含む、請求項210に記載の方法。

【請求項233】

前記フレーム時間の一部は少なくとも1ミリ秒を含む、請求項210に記載の方法。

【請求項234】

前記フレーム時間の一部は、行アドレス時間以下である、請求項210に記載の方法。

【請求項235】

自己校正形発光画素を操作する方法であって、
センサーキャパシタを所定の開始電圧に設定するステップと、
電流を光子放射デバイスに送出して、光子を所定の目標光子放射レベルで放射させるステップと、

センサー上の光子束にしたがって変動する電気的特性を有するセンサーを表示フレーム時間の少なくとも1部分の間に放射済みの光子に暴露するステップと、

センサーキャパシタに、センサーを介して所定の開始状態から充電もしくは放電させて、フレーム時間の1部およびフレーム時間の1部中でのセンサーの抵抗値によってセンサーキャパシタ上の電荷の量が決定されるようにするステップと、

フレーム時間の1部の終了時におけるセンサーキャパシタ上の残留している電圧もしくは電荷を、累積された光子束と画素の輝度の表示として測定するステップと、

測定された前記電圧をフィードバックパラメータとして用いて、いずれかの後続の表示フレーム時間中に画素に印加される画像電圧および／または電流を修正するステップと、を含む方法。

【請求項236】

前記センサーは光抵抗性デバイスを備える、請求項235に記載の方法。

【請求項237】

前記センサーは光伝導性デバイスを備える、請求項235に記載の方法。

【請求項238】

前記センサーは、光ダイオード、光抵抗体、光伝導体および光トランジスタの内の少なくとも1つを備える、請求項235に記載の方法。

【請求項239】

前記センサーは光トランジスタを備える、請求項235に記載の方法。

【請求項240】

前記センサーは光ダイオードを備える、請求項235に記載の方法。

【請求項241】

前記キャパシタ開始電圧設定値は、センサーキャパシタを所定の充電電圧に充電することによって設定される、請求項235に記載の方法。

【請求項242】

前記キャパシタ開始電圧設定値は、実質的にゼロボルトに設定される、請求項235に記載の方法。

【請求項243】

前記所定のキャパシタ開始電圧は、ある電圧の値を有する非ゼロ電圧である、請求項235に記載の方法。

【請求項244】

所定の非ゼロ開始電圧に充電され次に放電されたセンサーキャパシタの場合、センサーキャパシタの両端に残っている差分電圧は、フレーム時間中の累積光子束の全体量を示す、請求項235に記載の方法。

【請求項245】

実質的にゼロボルトで放電されたまたは別の電圧で充電され次にフレーム累積時間の一

10

20

30

40

50

部中に充電されたセンサーキャパシタの場合、センサーキャパシタ上の開始電圧と終了電圧間の差はフレーム時間の前記一部中の光子累積束の総量を示す、請求項 2 3 5 に記載の方法。

【請求項 2 4 6】

後続の表示フレーム時間中に同じ画素と階調レベルに印加される画像電圧と電流を修正する前記ステップは、さらに、測定されたセンサーキャパシタ電圧をメモリに記憶されている基準校正電圧と比較してこれらの電圧間の差を用いて修正値を発生するステップを含む、請求項 2 3 5 に記載の方法。

【請求項 2 4 7】

前記方法は、2次元アクティブマトリックス画素アレイの各画素に対して実質的に並列に実行される、請求項 2 3 5 に記載の方法。

【請求項 2 4 8】

送出電流は、電圧を制御デバイスに印加し、このデバイスがこの電圧に対応する電流を光子放射デバイスに送出して、光子を所定の目標光子放射レベルで放射させることによって送出される、請求項 2 3 5 に記載の方法。

【請求項 2 4 9】

前記フレーム時間の一部は、行アドレス時間以下を含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 0】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 1】

前記フレーム時間の一部はフレーム時間全体の少なくとも 50 % を含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 2】

前記フレーム時間の一部はフレーム時間全体の少なくとも 90 % から 100 % を含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 3】

前記フレーム時間の一部は少なくとも 1 ミリ秒を含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 4】

前記フレーム時間の一部は、行アドレス時間以下である、請求項 2 3 5 に記載の方法。

【請求項 2 5 5】

さらに、センサーと結合している前記キャパシタを、トランジスタとキャパシタ充電電圧源によってセンサーラインを介して累積フレーム時間に先立って第 1 の所定の電圧に充電するステップを含む、請求項 2 3 5 に記載の方法。

【請求項 2 5 6】

前記キャパシタ充電電圧はセンサーライン上で印加され、するとセンサーラインは、センサーキャパシタ電圧が測定されているときまたはセンサーキャパシタが再充電されていて、電圧が高度に安定しており変動していないときに電流を流すだけである、請求項 2 5 5 に記載の方法。

【請求項 2 5 7】

各画素が、有機発光ダイオード発光体と、各画素に対する入力画像データを受信して、フレーム時間中に、対応する目標画素輝度を発生する意図を持つ画素駆動信号を発生する発光体駆動回路と、測定値表示フレーム時間の 1 部で、各画素の実際の輝度を示す電氣的パラメータを測定する発光体輝度センサーおよび測定回路とを含む 2 次元アレイとして配置された複数のアクティブマトリックス画素を備えるフラットパネル表示デバイスと、

前記フラットパネル表示デバイスに接続され、画素輝度関連の電氣的パラメータを画素ごとに受信して、測定表示フレーム時間に続くフレーム時間に画素ごとの入力画像データに対して適用される修正値を目標画素輝度と画素輝度測定値の差に基づいて発生する、表示ロジックサブシステムと、

を備える情報機器。

10

20

30

40

50

【請求項 258】

さらに、テレビモニター、テレビ受信装置、CDプレーヤー、DVDプレーヤー、コンピュータモニターもしくは表示装置、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信機器（PDA）、電話、図形システム、印刷システム、スコアボードシステム、エンターテインメントシステム、家庭内もしくは電化製品、コピー機、GPSナビゲーション表示装置、動的アート表示デバイス、カメラ、およびこれらの組み合わせの内の少なくとも1つを備える、請求項 257に記載の情報機器。

【請求項 259】

前記画素のおおのが、

発光デバイスと、

前記発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、駆動電流をフレーム時間中に発光デバイスに印加する駆動回路と、

前記発光デバイスの近傍に配置された入射光子束の変化に反応して電気的特性の変化を示して、前記発光デバイスが発光状態にあるときに測定可能な光子束を途中で遮ぎる光センサーと、

前記センサーと結合して、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、

前記フレーム時間の少なくとも一部において前記センサーの電気的特性の変化に反応して前記電荷蓄積デバイスの充電および放電を制御する制御回路と、

前記表示フレーム時間の少なくとも一部の終了時に前記電荷蓄積デバイスの両端の電圧を測定し、測定された前記電圧が前記フレーム時間の一部の間の測定輝度を示す、電圧読取回路と、

後続のフレーム時間中に画素駆動回路に修正値を入力し、これで、この後続フレーム時間中の測定輝度がフレーム測定時間中の場合より基準輝度からの変動が小さくなるようにするフィードバック制御回路と、

を備える、請求項 257に記載の情報機器。

【請求項 260】

各画素が発光ダイオード発光体と画素ごとの入力画像データを受信して、おのおののフレーム表示時間中に対応する目標画素輝度を発生する意図を持つ画素駆動信号を発生する発光体駆動回路とを含む、2次元アレイとして配置された複数のアクティブマトリックス画素を有するタイプの表示デバイス进行操作する方法であって、さらに、

第1のフレーム時間の少なくとも一部中に発光体輝度測定回路によって途中で遮ぎられた光子束を示す電圧を測定するステップと、

測定輝度に対応する測定電圧を基準輝度に対応する基準電圧と比較して、差分信号を発生し、この差分信号を用いて、後続のフレーム表示時間中に画素ごとに入力画像データを修正し、これで、後続のフレーム表示時間中の画素輝度が基準輝度とほとんど等しくなるようにするステップと、

を含むことを特徴とする方法。

【請求項 261】

前記フレーム時間の一部は行アドレス時間以下を含む、請求項 260に記載の方法。

【請求項 262】

前記フレーム時間の一部は、実質的にフレーム時間全体を含む、請求項 260に記載の方法。

【請求項 263】

前記フレーム時間の一部はフレーム時間全体の少なくとも50%を含む、請求項 260に記載の方法。

【請求項 264】

前記フレーム時間の一部はフレーム時間全体の少なくとも90%から100%を含む、請求項 260に記載の方法。

10

20

30

40

50

【請求項 2 6 5】

前記フレーム時間の一部は少なくとも 1 ミリ秒を含む、請求項 2 6 0 に記載の方法。

【請求項 2 6 6】

後続のフレーム表示時間は、第 1 の表示時間の直後のフレーム表示である、請求項 2 6 0 に記載の方法。

【請求項 2 6 7】

前記フレーム時間の一部は、行アドレス時間以下である、請求項 2 6 0 に記載の方法。

【請求項 2 6 8】

後続のフレーム表示時間は、輝度が測定される第 1 のフレーム表示の後に所定数の表示フレームだけ続くフレーム表示であり、また、所定数のフレームとはいずれかの整数 N 個のフレームのことである、請求項 2 6 0 に記載の方法。

10

【請求項 2 6 9】

後続のフレーム表示時間は、所定のまたは動的に決定された事象の発生時のフレーム表示である、請求項 2 6 0 に記載の方法。

【請求項 2 7 0】

所定のまたは動的に決定された事象の発生は、表示初期化事象、表示パワーオン事象、動作事象の表示時間、ユーザ初期化事象、いずれかの自動的ポリシーもしくはルールに基づいた事象およびこれらの組み合わせから選択される、請求項 2 6 9 に記載の方法。

【請求項 2 7 1】

前記表示デバイスは全体的なシステム中の部品であるフラットパネル表示デバイスを備え、また、前記システムは、いずれかの情報機器、テレビモニター、C D プレーヤー、D V D プレーヤー、コンピュータモニター、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信機器（P D A）、電話、図形システム、印刷システム、スコアボードシステム、エンターテインメントシステム、家庭内もしくは電化製品、コピー機、G P S ナビゲーション表示装置、動的アート表示デバイス、カメラ、およびこれらの組み合わせからなるシステムの集合から選択される、請求項 2 6 0 に記載の表示デバイスを操作する方法。

20

【請求項 2 7 2】

前記発光デバイスは有機発光ダイオード（O L E D）を備える、請求項 2 5 9 に記載の情報機器。

30

【請求項 2 7 3】

前記有機発光ダイオード（O L E D）は、小分子 O L E D である、請求項 2 7 2 に記載の情報機器。

【請求項 2 7 4】

前記有機発光ダイオード（O L E D）は、ポリマー O L E D（P L E D）である、請求項 2 7 2 に記載の情報機器。

【請求項 2 7 5】

前記有機発光ダイオード（O L E D）は、燐光性 O L E D（P H O L E D）である、請求項 2 7 2 に記載の情報機器。

【請求項 2 7 6】

前記有機発光ダイオード（O L E D）は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される、請求項 2 7 2 に記載の情報機器。

40

【請求項 2 7 7】

前記有機発光ダイオード（O L E D）は、アクティブマトリックス O L E D である、請求項 2 7 2 に記載の情報機器。

【請求項 2 7 8】

前記発光デバイスは、エレクトロルミネセントデバイスである、請求項 2 5 9 に記載の情報機器。

【請求項 2 7 9】

50

前記発光デバイスは、プラズマ発光デバイスである、請求項 259 に記載の情報機器。

【請求項 280】

前記発光デバイスは、いずれかの制御可能光子放射デバイスである、請求項 259 に記載の情報機器。

【請求項 281】

前記表示デバイスは、アモルファスシリコンから形成されている、請求項 259 に記載の情報機器。

【請求項 282】

前記表示デバイスは、ポリシリコンから形成されている、請求項 259 に記載の情報機器。

【請求項 283】

前記表示デバイスは、セレン化カドミウムから形成されている、請求項 259 に記載の情報機器。

【請求項 284】

前記表示デバイスは、いずれかのタイプの半導体材料から形成されている、請求項 259 に記載の情報機器。

【発明の詳細な説明】

【関連出願】

【0001】

この出願は、Damoder Reddy と W. Edward Naugler, Jr. を発明者とし、その全体をここに参照して組み込む「アクティブマトリックス発光性フィードバック安定フラットパネル表示のための高インピーダンスから低インピーダンス変換システム」という名称の、2004 年 6 月 29 日に提出された米国仮特許出願第 60/583,744 号に対する特許法第 119 条および/または第 120 条による恩典と優先権を要求するものである。

【0002】

また、この出願は、ここに参照により組み込む以下の出願に対する特許法第 120 条による優先権の恩典に関連しそれを要求する。「高性能安定アクティブマトリックス発光表示装置を操作するフィードバック制御のシステムと方法」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/015,638 号、「フィードバック安定フラットパネル表示装置のためのアクティブマトリックス表示と画素構造」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/016,372 号、「長寿命輝度フィードバック安定表示パネルのためのシステムと方法」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/016,164 号、「発光性アクティブマトリックス表示デバイス中の各画素の輝度を操作して個々に制御する方法」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/016,137 号、「自己校正型発光画素を操作するデバイスと方法」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/016,686 号、コンピュータ、情報機器およびエンターテインメントシステムのための高性能発光性表示デバイス」という名称の、2004 年 12 月 17 日に提出された米国特許出願第 11/016,357 号。

【技術分野】

【0003】

この出願は、一般的には、発光性フラットパネル表示装置に関し、より詳しくは、均一な光放射レベルと色を発光画素フラットパネル表示装置の表面上に対して、初期からその動作寿命全般にわたって提供し、また、このような表示装置の動作寿命を拡張するために、このような表示装置を製造し、校正し、操作するためのシステム、デバイスおよび方法に関する。

【背景技術】

【0004】

特にアクティブマトリックス (AM) 発光性表示装置とアクティブマトリックス有機発

10

20

30

40

50

光ダイオード（AMOLED）表示装置では、画素のマトリックスにおける輝度（発光レベル）の生成は、発光ダイオードを流れる電流のレベルに特に依存している。各画素は、直接にアドレス指定される互いに離れた発光ダイオードであり、各画素がサンプル・ホール回路を有し、これで、フレームの持続時間にわたって連続的に有機発光ダイオード（OLED）表示ドライバに対して電圧を印加できるようにしている。

【0005】

フラットパネル表示装置の機能は、オリジナルの画像またはコンピュータソフトウェアで生成された画像を表わす電圧レベルに対応してさまざまな色調で画像を発生させることである。これらの色調は、さまざまな色つき発光画素もしくはダイオードを用いてまたは同じ色もしくは白色の画素とフィルタを用いて赤、青、緑などのさまざまな画素タイプとして描写されるとき色を形成または発生する。ときとして、一緒に用いて、そのそれぞれの光子束を加法的に組み合わせることによって色を描写する3つの画素の集合はサブ画素と呼ばれるが、以下の説明では、画素とサブ画素をほとんど区別しない。それは、サブ画素はそれ自身が画素であり、また、集合として制御される画素の集合は、単にサブ画素の協働的な集合であるからである。色を発生させるために画素または発光体の集合を操作することは技術上周知であるので、詳しくは説明しない。電圧画像データを、電流で発生されたOLED光子放射（光束）レベルに変換すると、複雑な問題がいくつか提示されるが、これには、表示装置の製造と、この分野におけるユーザや消費者による操作や使用に際しての表示装置のエージングが含まれる。

【0006】

一般的な従来型のOLED表示装置の場合、画像すなわちデータ電圧が表示画素のパワートランジスタ（電流源）のゲートに印加されると、OLED画素に電流を供給し、その分量または大きさを制御する。ゲート電圧が高いほど、電流は高速となり、したがって、画素はより明るくまたはより発光性となる。一般的には、ソース端子、ドレイン端子およびゲート端子を有する薄膜半導体トランジスタ（TFT）に供給される電圧（信号データ）を用いて、画素の放射素子に対する電流を制御して、適切な階調レベルまたは画素の画像輝度を表す。

【0007】

従来例でこれまで用いられてきた回路、制御方法、さらには材料までもが、OLED表示パネルの性能が損なわれるようになりかなり制限されており、また、消費者が納得する価格を持つ大型の高性能表示装置に対するこのようなOLED技術の応用が制限されていた。

【0008】

このようなシステムとデバイスにおける主要な問題は、このようにTFTに印加される電圧画像データを用いて表示装置中で画素ごとに均一な電流を発生することが従来では不可能でないまでも極端に困難であることである。この問題は、表示装置が物理的に大型となり、画素数が増し、高い電流レベルや輝度レベルに駆動されおよび／または（エージングする）長期間にわたって連続的にもしくは間欠的に動作されるようになるにつれて特に深刻となる。この問題は少なくとも部分的に発生するが、それは、TFTが特定のゲート電圧で出力する電流は、多くのパラメータ、たとえば、TFT閾値電圧、電子の実効移動度、TFTデバイスの電流利得（これは、製造時の変動、操作時での環境露光および／操作履歴の結果としてTFTデバイスごとに変動する）によって異なるからである。これら3つのパラメータ（閾値電圧、電子の実効移動度および電流利得）自体は、たとえば、粒子間や粒子内のトラップ密度、半導体の厚さおよび半導体からゲートへの絶縁層トラップ密度によって異なる。他の要因には、ゲート絶縁層厚さ、絶縁体の誘電率、TFT形状、電子／ホール移動度などの単独の要因ならびにこれらの組み合わせがある。

【0009】

未解決の問題として、印加電圧（たとえばTFT電圧）をどのように決定するが、また、この電圧をどのようにパワーTFTに印加して、適切な電流レベルを発生し、これによって、正しい階調レベルを生成するかという問題がある。ある研究では、画素の特定の輝度を用いて、画素のパワーTFTに供給される電圧を適切化することが提案されている（

たとえば、セイコー・エプソン社に譲渡された、キムラによる米国特許第6,518,962 B2号や、フィリップス社に譲渡された米国特許第6,542,138 B1号と第6,489,631 B2号(2002年5月10日に提出された、MITでマサチューセッツ工科大学の電子工学・コンピュータ科学部の工学修士課程の必要条件を部分的に満足させるために電気工学・コンピュータ科学学部に提出されたEkot, Lisuwand iによる「有機LEDアクティブマトリックス表示ドライバのためのフィードバック回路」を参照)を参照のこと)。しかし、OLED(または実際には他のアクティブ発光性表示技術)を改善しようとするこのような従来の試みは、完全な効果がなく、いろいろと欠陥があった。

【0010】

たとえば、米国特許第6,542,138 B1号(フィリップス社に譲渡)には、画素をせいぜいある程度までフレーム持続時間だけ均一化するようにさせる方法が記載されているが、1連の階調レベルに対応する正確な発光レベルが制御可能であるとは記載も示唆もされていない。たとえば、本特許に記載する本発明は、フレーム時間にわたってOLED電流を駆動するTFTのゲート電圧を維持する信号保持用のキャパシタの両端に光感応式放電デバイスを用いる。OLEDから光子が放射されると、この光感応式放電デバイスが、このキャパシタの電圧を放電して、この電流駆動用TFTをオフして、このOLEDを消灯する。この消灯速度は、光子の放射のレベルによって異なり、したがって、画素が光子を過剰に発生させると、OLEDは、画素が光子を過少発生させた場合よりも早く消灯する。このようなシステムをさらに洗練させたものとして、光感応式放電デバイスが光トランジスタとなっており、そのゲートを、OLED中を通過する電流によって制御するものがある。その回路は、OLED内電流が高いと、高いOLED電流のため光トランジスタのゲート電圧がグラウンドレベルに近づくため光トランジスタがオフとなるが、オフ状態では光トランジスタは、逆バイアスの光ダイオードのように動作し、したがって、キャパシタの電荷が徐々にグラウンドレベルにリークし、これによって、電流が減少するにつれてOLED内通過電流も減少するように設計されている。蓄積キャパシタの電圧が減衰するため、光トランジスタのゲート電圧が上昇する。電流がある点まで減少すると、光トランジスタの閾値電圧を超え、そのため、光トランジスタがオンして、蓄積キャパシタの残余の電荷が排除されて、OLEDが電源遮断される。OLEDの迅速性と、したがってその知覚輝度は、OLEDの輝度レベルによって決まる。OLEDの輝度が高いほど、OLEDの電源遮断も迅速となる。

【0011】

この方式にはいくつか欠点がある。第一に、OLEDを電源遮断するために光トランジスタをオンさせるには、光トランジスタの閾値電圧に依存しなければならない。この方式の修正すべき問題の一つは、画素回路で用いられるTFTの閾値電圧が変動することである。これは、OLEDが電源遮断される時点は画素ごとに異なり、このため、表示装置を構成する画素が異なると不均一になりやすいことを意味する。第二に、発光値が低いと、光トランジスタのゲート電圧が、フレーム時間の開始時では閾値電圧に近いことである。したがって、閾値電圧がいくらかでも変動すればそれは非常に拡大され、実際の輝度値の不確定性を良好にはまったく制御されないことになる。第三に、見る人が知覚する実際の明るさは、フレーム中の光子の総放射量に依存する。フレーム中の光子総放射量は、少なくとも部分的には、蓄積キャパシタに供給されるデータ電圧の初期値、光トランジスタのオフ時での蓄積キャパシタの放電速度(これは初期電圧によるOLEDの発光レベルによって異なる)、蓄積キャパシタに蓄積されている電圧でゲートが制御される電流制御用TFTの閾値電圧、電流制御用TFTの電流利得、電流制御用TFTの電子の実効移動度、OLED材料のエージング点、OLED材料の色スペクトルおよび光トランジスタの閾値電圧によって異なる。これら言及した制御パラメータはすべて、製造プロセスでは良好に制御されず、したがって、画素の均一性は、参照された米国特許第6,542,138 B1号(フィリップス社)に記載または示唆されている構造と方法を用いても良好には制御されない。

【0012】

キムラによる米国特許第6, 518, 962 B 2号(セイコー・エプソン社に譲渡)では、電流レベルが、測定用に割り当てられた短いアドレス時間である画素に関連しているセンサーによって得られる回路が記載されている。このような測定は本質的には瞬時的な測定であり、測定時間が短すぎて、実際に容認可能な信号対雑音比を提供することが不可能であり、そのため、T F T (またはO L E D画素)に供給する電圧または電流を決定するための有用な情報を測定値から抽出することは不可能である。信号対雑音比(S N R)を約0.1パーセント未満とするためのオープン回路によって実質的に終端される導線のライン長が長いと、抽出される信号は数ナノボルト(10^{-9} ボルト)台であると予想され、雑音は数ボルト台であると予想される。さらに、また、さまざまな電磁場が局所化され、同じ画素でも時間が異なるため、表示装置の領域が異なれば雑音特性も異なると予想される。

10

【0013】

キムラらによる米国特許第6, 518, 962 B 2号の別の制限事項は、その記載するところによれば、システムと方法が、所定の信号を信号データラインに印加し、次に、この信号を電圧制御ユニットによって変更して、光レベルを基準値に近づけるようにしているらしいことである。したがって、この所定のデータ信号によって、基準値から変動しており、さらに、電圧調整ユニットによって変更されているため不正確な輝度となっているため、基準値に「近い」というだけの輝度が発生されるだけとなる。したがって、キムラらの特許は、基準値や他のいずれかの目標輝度実際にマッチするとは思われない。

20

【0014】

一般的にまた概念的には米国特許第6, 518, 962 B 2号に類似しているL i s u w a n d iらの論文では、フィードバック設定時間が長すぎ(150msを超える)、そのため、実用的とは言えない。これは、特に、通常のコンピュータ画面の場合にフレームごとに変化する動的なコンテンツを持つ表示装置や、テレビや、同じような応用物の場合にそうである。

【0015】

画素の輝度を制御しようとする従来のシステムと方法では、瞬間的な光や輝度のレベルを測定しようとするが、そのレベルが小さすぎ、また、雑音が大きすぎるため、正確で精密な制御が不可能であった。したがって、効果的ではなく、また、その制限事項も、O L E D表示装置のサイズと期待性能が増すに連れてさらに厳しくなる。

30

【0016】

このような性能上の問題は、アモルファスシリコン(a-Si)を表示装置の電子システムに用いる場合にさらに厳しいものとなりやすい。アモルファスシリコンは、液晶表示装置の業界によって用いられる半導体であって、そのインフラには数十億ドルが投資されている。したがって、表示装置の大手メーカーにとっては、アモルファスシリコンを用いるのが望ましいこととなる。O L E Dのアクティブマトリックス表示装置の初期の開発段階では、高速性と良好な安定性が買われてポリシリコンを採用していた。ポリシリコンのインフラにはほとんど投資されず、アモルファスシリコンとは対照的にコストが高い。

【0017】

思えば、集積回路で従来用いられるシリコンには3つの形態がある。モノリシック集積回路(I C)で用いられる結晶性シリコンがある。このタイプのシリコンは粒子の境界がないが、それは材料が固体の結晶であるからである。このタイプのシリコン(x-Si)は、電荷を蓄積するエリアが1つしかなく、そのエリアも、ゲート絶縁層とこの絶縁層と接しているシリコン表面との界面のところにある。この界面のエリアはゲート寸法の幅と長さのみである。

40

【0018】

ポリシリコン(p-Si)は、多少は緊密に相互接触しているシリコンの粗い粒子からなっている。電子が粒子間を移動し、したがって、電界効果トランジスタ(F E T)のp-Siチャンネル中を走行するためには、あるエネルギーを追加しかなければならない。また

50

、粒子同士間の界面は、 $x-Si$ 材料中の絶縁層とシリコン結晶の間の界面とちょうど同じように、ストレイ電荷（正（ホール）と負（電子）のストレイ電荷の双方）を収集してしまいかねないが、そのエリアが非常に拡大している。 $p-Si$ 中の粒子間面積は粒子サイズに逆比例する。したがって、粒子サイズが減少するほど、界面の面積が増し、ストレイ電荷が蓄積する確率も増す。

【0019】

アモルファスシリコン（ $a-Si$ ）の場合、粒子の境界面積は $p-Si$ の場合の何乗も大きい。捕獲された電荷は通常は、 $a-Si$ デバイスの電子移動度と閾値電圧を決める決定的な特性であり、したがって、粒子境界での電荷密度が幾分変わっても、電子移動度と閾値電圧が変動して、ポリシリコン（ $p-Si$ ）や結晶性シリコン（ $x-Si$ ）と比較して、アモルファスシリコン（ $a-Si$ ）ではこれが非常に大きな影響を持つ。

10

【0020】

表示サイズが増すに連れて、ポリシリコンや結晶性シリコンではなくてアモルファスシリコンを用いることに対する要求が増している。しかし、電子とホールの移動度特性、ストレイ電荷の蓄積特性、閾値電圧特性などが相違した変動するため、どの時点においても、また、アモルファスシリコンの表示デバイスを用いる際に、大きい表示表面上で所望のそして均一な表示輝度特性を維持することがますます困難となっている。

【0021】

発光表示装置における不均一性という問題を克服するさまざまな試みがなされてきたが、そのなかには、一部は今も用いられている回路ベースのものもある。このような試みは完全には成功せず、現行の世代と次の世代の発光表示という応用分野、特にOLED表示という応用分野の必要性和応用要件を満足していない。

20

【0022】

1つのスキームでは、画像電圧を用いて、OLED内電流を制御する、したがって、OLEDの画素輝度を制御するのではなくて、いわゆる「電流ミラー」を画素として用いることによって光子の放射を制御しようとしている。画像電流を用いて、OLEDに電力を供給するパワーTFT内に輝度レベルの電流を流そうとしている。

【0023】

別のスキームでは、パワーTFTの閾値電圧を決定して次にTFT閾値電圧を画像データ電圧に加算して閾値電圧を埋め合わせ、これで、TFT閾値電圧の変動や変化の結果として、OLED画素輝度のために供給される電流が変動しないようにすることによって、TFTの閾値の変動を補償しようとしている。

30

【0024】

このような回路ベースのスキームは、製造が複雑でコストがかかり、また、画素輝度を均一に維持するという点では完全には満足すべきものではないが、それはOLEDの材料の劣化を補償することがなく、単にTFTの変動をある程度補償するだけであるからである。

【0025】

OLEDまたは他の発光画素を用いる一部のデバイスの場合、画素のオン時間の累積値が、携帯電話や個人向け携帯型情報通信機器（PDA）デバイスなどの表示装置を担持するデバイスの寿命と比較して比較的短い、それは、表示装置が、通常は、アクティブなコールやユーザとの対話があるときにしかオンしないからであることが理解されるであろう。比較すると、フラットパネルテレビのOLED表示装置は、一日に5時間から10時間にわたってオンとなって動的に変化する画像を表示している。かなり低レベルではあるが満足すべき輝度均一性と色精度を持つ小型携帯電話表示装置と比較して、正確で連続的な色調の画像を表示しなければならないテレビの場合には、輝度と色の均一性に対する要求もまた大きい。

40

【0026】

3色サブ画素集合の赤色発光体、緑色発光体、青色発光体のそれぞれ異なった材料を用いているOLED表示装置は、それぞれ異なった速度でエージングすなわち劣化し、この

50

ため、ある動作期間が過ぎると、表示装置中のこれらの画素では（修正しないと）、色のオフセットやずれが目につくようになるが、これは、画素輝度の値によって異なるためであることが技術上周知である。また、色や輝度の変化は画素（サブ画素）個々に固有であり、また、全体的すなわち普遍的な変化は特定の色に限られるため、チャンネル駆動回路は一般に、累積効果が各画素で同一でない限り効果がないことが理解されるであろう。

【0027】

別のスキームでは、画素輝度の測定値を基準輝度と比較しそれに基づいて修正することによってかなりの均一性を達成しようとしているものもある。このタイプの1つのスキームは、セイコー・エプソン社に譲渡されているキムラの米国特許第6,518,962B2号と対比してすでに検討されている。この特許に記載されているこのスキームによれば、画素の明るさを測定して基準画素の明るさと比較して、差分信号または差分値を発生する。（ここで、「明るさ」という用語が一般的に用いられているが、明るさとは主観的な尺度であり、判断には見ている人の考慮が必要であるが、輝度は客観的な尺度である。）この差分信号または差分値を次に用いて、信号電圧を変更するが、この電圧が、画素に電流を供給するTFTを駆動して、がその明るさを調整し、これで、最終的なすなわち「固定した」明るさ（実際には輝度）が基準値に「近く」なるようにしようとするものである。このスキームにはいくつか問題があり、均一性の問題を解決するものではない。このスキームには次の3つの主要な問題がある。（i）固定値に安定する以前に画素の明るさ（実際には輝度）が変動するすなわち「リングングする」、（ii）低い信号対雑音レベルと雑音のため不正確である、（iii）画素の隔離が欠如している結果として解像度が不十分である。これらの問題は、キムラの画素構造の内の1を見直すとよりよく理解される。

【0028】

キムラら（米国特許第6,518,962号）は、本発明の第1の実施形態に従った、画素の回路図を含む、表示装置の全体的な配置を示すブロック図とされるものを示している（キムラの図19を参照）。このキムラの画素回路構造61を図1Aのように書き直してラベルを付け直し、これで、本発明の画素回路構造62の実施形態と適切に比較されるようになっている。ここで、キムラの光ダイオードD1は、その電圧供給用の電圧供給ラインに接続されている。この方式は、少なくとも画素輝度の安定性と再現性という観点からすると問題があるが、それは、この電圧供給ライン上での電圧が正確であるかどうかは、その電圧用の電圧減に近いところにあるラインで用いられている電流によって異なるからであり、これはまた、このライン（列）に取り付けられている画素がすべて電流を引き込み、これでこのラインの電圧が低下するからである。この電圧降下は、どの画素がオンするか、また、画素が電流をどの程度引き込むかによって異なる。言い換えれば、キムラ画素のおのおのを駆動する電圧は、表示装置の他の画素での表示目的で提示されている画像データによって異なる。また、キムラ画素は薄膜ダイオードの分離性が欠如している。これは、列をなすすべてのセンサー光ダイオードが、同時にセンサー読み取りラインに電流を供給することを意味する。

【0029】

また、この光ダイオード構成とそれを含む画素構造とが問題であるが、それは、電流（または電荷または電圧）がどこから来るかに関して情報が無いからである。キムラのオリジナルの図19を参照すると、センサー読み取りラインはすべてシフトレジスタに入っており、ラインはおのおのが、次のラインと（並列であるよりはむしろ）直列に読み取られるように思われることが示唆されている。各ラインに対する直列読取動作は、アドレス時間に実行しなければならないが、これは、読取速度が過度に早く、正確な測定をするために許される時間が非常に短いことを意味する。このような短時間測定は不正確で雑音の影響を受けやすく、信号対雑音比に対する貢献も一般に低い。

【0030】

他の従来方式もまた、従来の制限を克服できない。特定の輝度レベルがセンサー中に光電流を発生させるが、この光電流のサイズすなわち大きさが、輝度（センサー中の光子

）を示している（場合によっては比例または正比例している）。電流またはこの電流によって抵抗性素子（抵抗体など）の両端に発生した電圧を測定して、輝度を特定する。

【0031】

第一に、画素の輝度は、安定して安定輝度点に達する以前に基準値のあたりである時間にわたって「リングングする」すなわち発振する。この安定には時間がかかるが、この時間は、たいていの表示応用分野（640 x 480画素からなるアレイを有するOLED表示装置など）の場合には表示フレーム時間（ t_f ）を表示ライン数（ N_L ）で除算した短いアドレス時間（ t_A ）で許容される時間より長い時間であることが重要である。比較的小型の160 x 120画素の表示装置、たとえば、携帯コンピュータや情報機器で用いられるようなものの場合、アドレス時間は約0.13秒であり、ラップトップ型コンピュータなどの比較的大型の800 x 600画素の表示装置の場合、アドレス時間は約0.027秒である。比較すると、このようなフィードバックシステムを安定するための時間（ t_s ）は、MITのEko T. Lisuwandiによって、100msを超えると計算されている（2002年5月10日に提出された、マサチューセッツ工科大学で電子工学・コンピュータ科学の工学修士課程の必要条件を部分的に満足させるために電気工学・コンピュータ科学学部提出されたEko T. Lisuwandiによる「有機LEDアクティブマトリックス表示ドライバのためのフィードバック回路」を参照）。したがって、この設定時間は、実際のアクティブマトリックスタイプの表示装置にといては容認できないほど長い。本書で記載する問題と制限事項は、パラメータや値を測定し、感知し、または読み取って、読取値を制御手段にフィードバックして、この手段が読取パラメータ（またはそれから誘導されたパラメータ）を変更して、この変更されたパラメータを操作目的で応用または別様に用いる従来の閉ループ式フィードバックシステムでは一般的である。この特定の表示装置という文脈では、変化する表示内容を表示するいかなる表示装置の場合でも、ちらつきを防止するためには、フレーム速度は30フレーム／秒を超えなければならない。動画を表示するたいていの表示装置の場合、フレーム速度は60フレーム／秒（fps）である。フレーム持続時間（fpsの逆数）は約20ms未満であり、キムラが記載しているような閉ループ式フィードバック制御スキームを、テレビやコンピュータの表示装置では通常のビデオ速度である約6fpsから8fpsよりや速い速度で変化する表示内容で動作する表示装置の場合には実現することは不可能である。

【0032】

このスキームの第二の問題は、このスキームが、表示エリア（ガラスの外部）の物理的に外に置かれている電流測定回路による光センサーからの読み取りに依存していることである。この電流測定回路は、従来は、表示エリアの物理的に外に置く必要があったが、それは、高速化輝度を直接に表示ガラス上に組み込むと、歩留まりが悪化して犠牲が大きく現時点では実用に経費がかかるためであり、そのため、それをどこに置くかは単に設計上の選択であった。このような従来型のデバイスでは、センサーとして逆バイアスのPINダイオードを用いていた。センサーのインピーダンス値が高い（一般的には、約1000メガオームと1メガオームの間）ため、センサーに取り付けられているワイヤや導線が拾って次にガラス外の測定装置が拾う雑音は、画素の輝度の正確な読み取り値を深刻なほどあいまいにしてしまう。たとえば、感知された信号は数ミリボルト（mv）範囲の信号電圧であり、この信号に乗っている雑音は、測定装置に到達した時点では、一般的には約数ミリボルトと約数ボルトの間である。8ビット階調レベルの表示装置の画素の要求均一性は0.4パーセントであるため、それを超える雑音が少しでもあれば、この必要とされる均一性が妨げられる。信号電圧は数ミリボルトであるため、数ミリボルトから数ボルトという雑音レベルでは、幾分かでも正確に測定するために必要とされる信号対雑音比（1対1より悪くなりかねない）をはるかに超える。第三に、このスキームは、一般的に、また、米国特許第6,518,962B2号（キムラ）に記載されている特定の方式は、行ごとくにセンサーを分離することに関して記述がなく考慮もなく、また、表示アレイの列のセンサー読み取り値はすべて、1つの電流に合成され、これがガラス外部の測定回路に伝えられるため、センサーの読み取りが分離されていない。ある列の画素はすべて、アクティ

ブマトリックス表示装置中ではオンであり（行が一時に1つしかオンしないパッシブマトリックス表示装置とは逆）、したがって、センサーラインは表示装置中を垂直に走行しているため、ある列のセンサーはすべてこの列に対するセンサーラインに接続されており、各画素のセンサーはセンサーライン上の電流の総量に寄与するため、どの1つの画素による電流であるか特定することは不可能である。

【0033】

したがって、従来の閉ループ式制御、雑音干渉、センサー隔離を含む先行技術の上記の問題と制限を解決するシステム、デバイス、方法ならびにコンピュータプログラムおよびコンピュータプログラムプロダクトに対する必要性が残る。

【特許文献1】米国特許第6,542,138B1号

【特許文献2】米国特許第6,489,631B2号

【非特許文献1】Eko T. Lisuwandiによる「有機LEDアクティブマトリックス表示ドライバのためのフィードバック回路」（2002年5月10日、MIT、電子工学・コンピュータ科学部）

【発明の開示】

【発明が解決しようとする課題】

【0034】

表示装置の動作寿命の初期からその全体の期間にわたって表示装置の表面上に均一な画素と、表示輝度発光レベル（ときとして明るさと呼ばれる）と、色を提供し、また、このような表示装置の動作寿命を拡張するためのフラットパネル表示装置を製造し、校正し、操作するシステム、デバイスおよび方法を提供する。

【課題を解決するための手段】

【0035】

表示デバイス中で均一な画素輝度を維持する安定フィードバック表示システムと方法。このシステムは、おのおのが少なくとも1つの電気回路デバイスから形成される複数の発光画素を有する表示デバイスと、外部画像ソースから生の入力画像信号を受信して、修正された画像信号を表示装置に入力する表示ドライバ回路と、少なくとも1つの表示デバイス輝度値を発生する表示輝度検出器と、少なくとも1つの表示デバイス輝度値を受信して、情報を表示ドライバ回路に通信する処理ロジックユニットとを含み、この表示ドライバ回路は、この通信される情報を用いて、生の入力画像信号から修正済みの画像信号を発生するための変換を発生する。

【0036】

表示装置中の画素の輝度を制御するシステムと方法。この方法は、デジタル画像階調レベル値と、デジタル階調レベル値に対応する画素の輝度を発生する表示駆動信号の間の変換を格納するステップと、特定の画素に対する目標階調レベルを特定するステップと、特定された目標階調レベルに対応する表示駆動信号を格納済みの変換に基づいて発生して、第1の表示フレーム中に駆動信号によって特定の画素を駆動するステップと、第1の時点の後の第2の時点において特定の画素の輝度の実際の測定値を表すパラメータを測定するステップと、特定された目標輝度と実際の測定された輝度との間の差を決定するステップと、特定の画素の格納済み変換を決定された差に基づいて修正するステップと、修正された変換を記憶し、これを用いて、第1のフレーム時間に続くフレーム時間中に特定の画素に対する表示駆動信号を発生するステップとを含む。表示デバイス中の画素すなわち画素の輝度を制御する制御システムと制御回路。

【0037】

アクティブマトリックス式発光画素表示デバイスを操作するシステム、デバイスおよび方法。この方法は、画素およびメモリ中の画素で表示される階調レベルに対する校正值を記憶するステップと、階調レベル値の第1の表現を第2の表現に変換する変換をメモリに記憶するステップと、画像画素の階調レベル値の第1の階調レベル表現を受信するステップと、画素ごとに第1の表現を第2の表現に変換するステップと、現在の表示フレーム時間中に画素に対する累積された光子束信号を発生するステップと、画素ごとに複数の累積

光子束信号を校正値と比較して、その差を示す複数の比較結果を発生するステップと、各画素の偏差を特定して、格納済みの変換の変更を後の時間で適応するように指示するステップを含む。このシステムは、階調レベルロジックと校正メモリと、コンパレータと、画素偏差ロジックを提供する。

【0038】

累積された輝度のセンサーを有する発光画素デバイスと、累積された輝度または光子束のセンサーを有する発光画素デバイスを操作する方法。このデバイスは、光もしくは光子を放射するデバイスと、この発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、前記駆動電流をフレーム時間中に前記発光デバイスに入力する駆動回路と、前記発光デバイスの近傍に配置された入力光子の変化に応答して電気的特性の変化を示して、前記発光デバイスが発光状態にあるときに測定可能な光子をとらえる光センサーと、前記センサーと結合して、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、フレーム時間の少なくとも一部においてセンサーの電気的特性の変化に応答して前記電荷蓄積デバイスの充電および放電を制御する制御回路を含む。

【0039】

画素を操作するための自己校正形発光画素の回路、デバイスおよび方法。この操作方法は、センサーキャパシタを所定の開始電圧に設定するステップと、電流を光子放射デバイスに送出して、光子を所定の目標光子放射レベルで放射させて、センサー上の光子束にしたがって変動する電気的特性を有するセンサーを表示フレーム時間の少なくとも1部分の間に放射済みの光子に露出するステップと、センサーキャパシタに、センサーを介して所定の開始状態から充電もしくは放電させて、フレーム時間の1部およびフレーム時間の1部中でのセンサーの抵抗値によってセンサーキャパシタ上の電荷の量が決定されるようにするステップと、フレーム時間の1部の終了時におけるセンサーキャパシタ上の残留している電圧もしくは電荷を累積光子束と画素輝度の示度として測定するステップと、測定された電圧をフィードバックパラメータとして用いて、いずれかの後続の表示フレーム時間中に画素に印加される画像電圧および／または電流を修正するステップを含む。

【0040】

情報機器と連結している表示装置を操作する情報機器デバイスと方法。この情報機器は、各画素が光子放射体を含む2次元アレイとして配置された複数のアクティブマトリックス画素を備える表示デバイス、各画素に対する入力画像信号を受信して、フレーム時間中に対応する目標画素輝度を発生する意図を持つ画素駆動信号を発生する放射体駆動回路、ならびに、測定値表示フレーム時間の1部で各画素の実際の輝度を示す電気的パラメータを測定する放射体輝度センサーおよび測定回路と、表示装置と結合している表示ロジックであって、画素輝度関連の電気的パラメータを画素ごとに受信して、後続の時間期間において、画素ごとに入力画像データに対して適用すべき修正値を目標画素輝度と画素輝度測定値の差に基づいて発生する表示ロジックを含む。前記光子放射体は、OLEDや、エレクトロルミネセントデバイスや、プラズマや、フラットパネル表示装置中の他の発光デバイスである。表示装置と結合している表示ロジック情報機器は、テレビモニター、テレビ受信装置、CDプレーヤー、DVDプレーヤー、コンピュータのモニタ、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信機器(PDA)、電話、図形システム、印刷システム、スコアボードシステム、エンターテインメントシステム、電化製品、コピー機、GPSナビゲーション表示装置、動的アート表示デバイスおよび／またはこれらのデバイスやシステムを組み合わせたデバイスである。

【発明を実施するための最良の形態】

【0041】

本発明は、表示表面上に初期からその動作寿命全般にわたって均一な輝度の発光レベルと色を提供し、また、動作寿命を延長する、フラットパネル表示装置を製造し、校正し、操作するためのシステム、デバイスおよび方法に関する。

【0042】

Damoder ReddyとW. Edward Naughtner, JR.を発明者とし、「画素の発光を制御する方法と装置」という名称の、2004年5月6日提出の米国特許出願第10/872,268号（弁護士事件整理番号第34133/US/2[474125-8]）（その出願全体を参照により組み込む）には、有機発光ダイオード（OLED）もしくは他の発光画素の画像品質を改善し、表示装置の寿命を増大させ、製造コストを軽減するためのセンサーアレイの価値が記載され教示されている。この特許出願に記載されている技術革新は、光抵抗体および／または光ダイオードおよび光トランジスタを利用して発光測定値を発生して、電圧信号または電流信号を、表示基板から離れているデータ処理回路に送出するというものである。

10

【0043】

そこに記載されている回路の1つであり、図2に示され、SteadyLightTM校正・安定回路40（SteadyLightはNuelight社の商標である）と呼ばれる回路において、電圧ランプ55が、薄膜トランジスタTFT（T1）41のソース上に存在する。電圧コンパレータ（VC1）43の出力ピン（P3）42の電圧は高く、そのため、TFT（T1）41は電圧ランプ55をTFT（T2）46と蓄積キャパシタ（C1）47に伝える。これによって、OLEDのダイオード（D1）48は、強度が増加していく光を放射し、このため、光センサー（S1）50の抵抗値49が徐々に減少する。光センサー（S1）50の抵抗値が減少するにつれて、グラウンド抵抗体（R1）51の両端の電圧が徐々に減少して、電圧コンパレータ（VC1）43のピン（P1）44の電圧を上昇させる。アドレスサイクルの開始時点には、電圧コンパレータVC1のピン（P2）47は基準電圧46となっている。この基準電圧は、OLEDのダイオード（D1）48からの所望の発光値を表している。ピン（P2）47の電圧がピンP2の基準電圧と同じになると、ピン（P3）42の出力電圧は正の「オン」電圧から負の「オフ」電圧に切り替わり、TFT（T1）41がオフして、TFT（T2）46のゲートに対する電圧を一定にし、また、OLEDのダイオード（D1）48からの発光を所望の発光レベルで一定にする。1つの難点は、光センサー（S1）50の抵抗値がギガオームの範囲にあり、このため、グラウンド抵抗体（R1）51の両端の電圧が回路近傍のなんらかの電圧雑音のため変動しかねないことである。電圧雑音の最大の発生源の1つは、光センサーS1からのデータを処理するために用いられるデジタル処理回路である。この理由は、かなりの電圧を発生するために必要とされる電流が、高インピーダンス回路では典型的には非常に小さいことである。したがって、このインピーダンスは、好ましくは、雑音のない測定が可能となる前に画素の位置に限定されるべきである。

20

30

【0044】

ここで説明する本発明は、一般的に、従来のアクティブマトリックス表示装置、より詳しくは、いずれかの発光性表示タイプ（たとえば、エレクトロルミネセントデバイス、プラズマ発光デバイスなどのいずれかの制御可能発光デバイスを含む）、特に有機発光ダイオード（OLED）表示装置、にまつわる制限事項を克服するデバイス、システム、方法および他の手段を提供する。このため、このデバイス、システム、方法および他の手段では、画素の光子の放射や輝度（規定された期間にわたって積分された光子束）を測定し追跡し、また、いずれの劣化メカニズム（それが、アモルファスシリコンの場合のようにゲート閾値のドリフトによる画素ドライバ回路の劣化であろうと、OLED材料自身の劣化であろうと）も補償されることを確実にする情報を用いる手段を提供する。

40

【0045】

また、ここでの記載に照らして理解されるように、発光デバイスが有機発光ダイオード（OLED）であるときでさえ、有機発光ダイオードには、これらに限られないが、小分子OLED、ポリマーOLED（PLED）、燐光性OLED（PHOLED）および／または1以上の層の有機材料と電極の任意の組み合わせを含む複数のタイプがある。

【0046】

本発明の長所として、本発明は、ある時間（フレームの持続時間）にわたって輝度また

50

は光子束を測定し、また、この情報を記憶して、後で表示装置がそれを用いて均一性、色バランスを維持し、また、寿命を拡張するようにするシステムと方法を提供する。光子束累積装置（すなわち光子束インテグレータ）（特定の回路構成中のキャパシタC2と結合されているセンサーS1）を用いて、瞬間的な電流と電圧駆動システムに対する瞬間的なフィードバックで動作するフィードバックシステムで見受けられる雑音を減少させる。

【0047】

本発明の長所として、本発明は、画素中のOLED材料から放射される光（実際には放射された光子束）によって発生される瞬間的な光電流はあまりに少なすぎて、画素に印加される電圧制御に利用することは不可能であることを認識しており、したがって、われわれは、画素内光子束累積回路を工夫し、これで、画素から放射される瞬間的な光子束を測定しようとするのではなく、本発明は表示フレームの時間長にわたってこの束を累積するデバイスを提供する。これによって、光子束のランダムな瞬間的雑音変動がフレーム時間とともに消滅する。本発明はまた、この画素デバイス構造を利用するシステムと表示パネルを提供し、また、この表示装置を校正、制御、操作する方法を提供する。したがって、本発明は、低レベルで、雑音が大きく、変動する瞬間的な光または輝度の測定値を用いて画素輝度を制御しようとした従来のシステムや方法に付きまとう問題を克服する。また、累積された光子束の測定値は本質的に画素内のものであることによって、画素デバイスの材料および電気的特性、動作環境ならびに動作履歴が補償されることになる。

【0048】

本発明の少なくとも1つの実施形態では、輝度があるレベルになると、センサー中に光電流が発生し、この光電流のサイズすなわち大きさが、輝度（センサー内の光子束）の表示となる。本発明の少なくとも1つの実施形態では、この光電流が輝度に対して（直線的もしくはほぼ直線的に）比例し、また、本発明の少なくとも1つの実施形態では、この光電流が輝度に対して正比例し、もしくは許容可能な非線形誤差範囲内で線形に比例する。1つの実施形態では、電流または電流によって抵抗性素子（抵抗体など）の両端に発生した電圧を測定して、輝度を特定する。別の実施形態では、キャパシタなどの電荷蓄積デバイス上に蓄積された電圧を測定して、輝度を特定する。

【0049】

本発明の複数の実施形態は、表示装置の寿命にわたって、絶対的な光子束基準レベルの1つの階調レベルの中に画素の光子束を維持し、画素の間の光子束の均一性を同じ精度に維持できる（ビットレベルが上がれば精度がさらに高くなるが、これは経費の問題である）。また、本発明のこれらのシステム、デバイス、方法は、すべての画素の素子の光子束の累積レベル（したがって、画素の色と表示色バランスも）を調整して、従来のシステムや方法の場合より比較的長い期間にわたって、OLED表示装置の周知の劣化特性を克服して表示装置の寿命を延長できる。

【0050】

表示装置の寿命の定義に関連する1つの慣例は、輝度が、輝度が最大値である初期時（ t_0 ）から輝度が初期値の半分に落ちる時点である半寿命（ t_x ）までの時間を用いることである。したがって、表示装置の寿命が10,000時間（時間 t_x ）であれば、従来は、この時間が経過すると、この表示装置は、最初（時間 t_0 ）の値の半分に輝度が落ちる（すなわち半分の輝度を持つ）ことを意味する。

【0051】

また、本発明のこれらのシステム、デバイス、方法は、最大輝度の半分になる時間を延長することによって（半輝度になる劣化に対する補償によって）表示装置や表示システムの実用的な寿命を実際に延長できる。たとえば、本発明のこれらのシステム、デバイス、方法は、半寿命になる期間を2倍、3倍、4倍またはこれ以上（ $2t_x$ 、 $3t_x$ 、 $4t_x$ またはこれ以上）拡大する。1つの実施形態では、これは、経時劣化を制御できるように表示装置をプログラムすることによって遂行される。思い起こされるように、本発明のこれらのシステム、デバイス、方法は、輝度の劣化を実際に100%補償することが可能である（これ以下の劣化はもちろん）が、ゆっくりと劣化させることができれば表示装置も

より長持ちする。100%補償するためには、追加の電圧を利用して、O L E D電流駆動T F Tのゲートに印加することが可能である必要がある。この利用可能電圧によってまさに、どれくらい長期にわたって劣化を完全に補償可能であるかが決定される。しかし、エージングを部分的に補償されれば、表示装置は結局は半輝度となるけれども、その時間は、補償されない表示装置より長い。

【0052】

本書で用いる均一性という用語は、通常もしくは平均的な人が、通常では、異常な画素輝度（この場合、一部の従来型システムでは特定を表すのに輝度またはより緩和して「明るさ」を用いている）、または、表示装置中の他の画素に対する累積された光子束（明細書に記載する本発明の実施形態により輝度を特徴づける1つの方法として）の差または色差を目で見て検出できないことを意味する。以下に記載する本発明の文脈では、本発明の実施形態は、どの画素も基準値から見て1階調レベルの1/2を超えないように校正を維持できる。1つの実施形態では、色データごとに8ビット/画素（256個の階調レベル）を有しており、これで、均一性を、1階調レベル±0.4%以上に維持している。これは、表示装置の校正の画素量子化レベルであり、基準輝度または累積光子束とは異なる輝度や累積光子束を有していると画素が判定されると、本システムと方法はこの画素を基準値に最も近い階調レベルまたは累積光子束になるように駆動する。本発明の他の実施形態では、より細かい校正レベルで量子化するが、通常は人間の視覚では、ビデオ表示装置では1階調レベルの1/2の差の変動さえ検出されない。

【0053】

「明るさ」は主観的な用語であることを思い起こすべきである。輝度は客観的な用語であって、これは物理的な意味と実際の物理的単位を有している。今日最も一般的な実際の物理的単位は、 cd/m^2 （平方メートル当たりのカンデラ値）という単位（いわゆる“ n i t ”）である。本発明のこれらのシステム、デバイス、方法では、センサーは、光子を途中で遮って、これを電荷の担体（ホールや電子）にして、自身の材料をより良好な導体にして抵抗を下げることによって動作する。本発明のある実施形態では、センサーのより低い抵抗がキャパシタ（C2）上の電荷を排出する。排出される電荷の量は、フレーム時間にセンサーに衝突する光子の数に正比例する。すなわち、光子はフレーム時間中にカウント（累積）される。この累積された光子カウント値は定量化可能である。

【0054】

数値で示す例を、本発明のこれらのデバイスやシステムの実施形態の動作を、厳密な理論なしに例を用いてここで説明する。センサーのキャパシタ（C2）の容量はピコファラッド（p f）、すなわち 1×10^{-12} ファラッドの範囲である。このキャパシタの容量が 1×10^{-12} ファラッドであり、キャパシタC2がフレームの開始時に10ボルトという初期電圧からフレーム終了時の終了電圧すなわち4ボルトにまで放電するとすると、 6×10^{-12} クーロンの電荷がセンサーからグランドに通過したことになる。（実際には、開始電圧と終了電圧はどの値に選んでもよいが、一般的には1ボルトから10ボルト範囲の電圧値である。）これに対応する電荷は 6×10^{-12} クーロンである。これは約37,745,000個の電子に等しい。電子を伝導帯にまで上げるのにたった0.25エレクトロンボルトしか要しないため、また、光子1個は約2から3エレクトロンボルトのエネルギー（たとえば、光子の波長やエネルギーによって異なる）を有するため、赤色光子は約8個の電子を伝導帯に入れる能力、また、青色光子は約12個の電子を伝導帯に入れる能力があると計算できる。これは以下のことを意味する。37,745,000個の電子ということは、約4,681,000個の赤色光子が16.7msというフレーム時間中にセンサーに衝突し、また、約3,121,000個の青色光子が同じフレーム時間中にセンサーに衝突する。これらの値と数は原理が理解されるように例として与えられたものであり、厳密な計算によって決定された正確な値として与えられたものではない。電子を実際に伝導帯に上げるには多くの要因に依存する。最も重要な要因として、量子効率があるが、これは、半導体材料を加熱することに変換された光子得ベルの量に対する電子を伝導帯に上げる光子エネルギー量のことである。

【0055】

したがって、本発明はキャパシタや、センサーや、フレーム持続累積時間に対する光子束累積装置として動作することが理解できる。光子束は単位面積（センサーの面積）を通過する光子の束であり、光子の合計カウント値は、センサー面積全体にわたって、また、フレーム全体または他の適切な部分的フレームもしくは他の累積時間にわたって累積された光子束のことである。また、本発明は、分離作用をも提供し、これにより、1つの画素から得られたパラメータの測定値が別の画素のパラメータの測定値に影響しないようにする。

【0056】

本発明は、互いに別個に用いられ、または、最適な効果を求めて組み合わせて用いてより大きい相乗効果を提供するように用いられる複数の態様を備える。その一部を以下に挙げるが、他のものは、本発明の実施形態の説明と図面から明らかであろう。

【0057】

1つの態様では、本発明は、高性能で安定化されたアクティブマトリックス発光表示のためのフィードバック制御のシステムと方法を提供する。別の態様では、本発明は、フィードバックで安定されたフラットパネル表示のためのアクティブマトリックス表示装置と画素アーキテクチャを提供する。別の態様では、本発明は、アクティブマトリックス表示装置と画素の校正方法を提供する。これら3つの態様は、本発明の画素とセンサーのアーキテクチャと回路を有する表示パネルを、オフディスプレイの集積回路（IC）などのオフディスプレイガラス（または他のディスプレイ基板）回路で動作して、均一で安定した表示システムを提供するように組み合わせると特に効果的である。

【0058】

さらに別の態様では、本発明は、フィードバックで安定されたアクティブマトリックス発光フラットパネル表示のための高インピーダンス／低インピーダンス変換システムを提供する。

【0059】

さらに別の態様では、本発明は、アクティブマトリックス表示画素とセンサーのための高インピーダンス／低インピーダンス変換システムを提供する。

【0060】

別の態様では、本発明は、高安定性累積光センサーを製造するためのフィードバック制御システムおよび方法で用いられる高安定性累積光センサーのための構造と設計方法を提供する。

【0061】

さらに別の態様では、本発明は、長寿命、高安定性のフィードバックで安定化されるアモルファスシリコン光導体ベースのOLED表示装置を提供する。

【0062】

さらに別の態様では、本発明は、有形の媒体もしくはメモリデバイスとして実現可能な、または、汎用もしくは特殊な目的のコンピュータのプロセッサおよびプロセッサと結合されたメモリを含むコンピュータまたは他のプロセッサもしくはハードウェア内で実行可能なまたはこれに記憶可能な、コンピュータプログラム、コンピュータプログラムプロダクト、データ構造ならびに他のコンピュータ構成およびマシンを提供する。

【0063】

本発明のこれらの態様および他の態様ならびに特徴は、ここに提供する説明と参照図面から明らかになるであろう。

【0064】

最初に、本発明の表示画素の実施形態と従来の画素構造を比較することに注目して、本発明の表示画素の複数の態様とその動作制御方法を説明する前に理解されるようにする。次に、本発明の表示装置と画素の構造とアーキテクチャ、さらに、他の表示装置と画素の構造のために用いられる閉ループフィードバック制御システムの態様に注目する。次に、それぞれが発光体とセンサーを有するいくつかの例示の画素構造を説明するが、これらは

、本発明の制御システムで利用されるものである。次に、基準となる累積光子束レベルを設定するためにセンサーを校正する方法と、適切な容量と明抵抗と暗抵抗を用いて、本発明の校正と動作の手順と方法に対する所望の操作とサポートを提供できるセンサーを設計するためのある種の設計方法論とを説明する。次に、安定で均一な動作が維持されるような、校正される表示装置と電子システムの動作を説明する。

【0065】

画素がオン状態である割合で光子を放射していて、どの時点においても瞬間的な輝度が存在する場合を想定する。先行技術では、測定されたと述べられている「明るさ」は、瞬間的な明るさであった。背景技術の項目で示唆したように、従来のシステムと方法に伴う1つの問題は、画素中のセンサーでとらえられる光子パワーの分量が少なすぎて、ランダムおよび／または非ランダムな雑音発生源のため瞬間的な信号が圧倒されてしまうことであった。これは、画素の読取時間が小さい場合に特に問題であり、このような問題は、1つの画素からの読取信号が他の画素の読取信号と区別できない場合には悪化する。ここで、パワーとはエネルギーの時間比のことであり、パワーは、本発明と比較して先行技術では問題となる。光子束と輝度は、これらがパワーの用語であるという点で多かれ少なかれ交換可能である。

【0066】

さらに図1Aを参照すると、思い起こされるように、キムラらの画素構造では、光ダイオードD1が電圧源ラインに接続されて電圧を得ており、この方式が問題となるので、この電圧源ライン上の正確な電圧は、同じ列のラインに取り付けられている他のすべての画素が引き込む電流によって異なる。電圧降下が発生するが、これは、表示列の他の画素のオン／オフ状態と階調レベル値とに依存する。また、思い起こされるように、キムラの画素は、さまざまな画素に対する光ダイオードTFTの分離が欠けている。これは、列中のすべてのセンサー光ダイオードがセンサーの読出ラインに電流を同時に送出しており、したがって、個々の画素センサーの値を測定することは不可能であることを意味する。最後に、思い起こされるように、キムラの画素と表示装置の構成では、電流測定のための時間が非常に短く（電流測定は本質的に瞬間的なものである）、また、瞬間的な測定値は、低パワー、低信号強度、高雑音レベルのため不正確である。

【0067】

比較すると、図1Bの本発明の画素の実施形態は、少なくともこれらの問題を克服している。本発明のデバイス、システム、方法は、発光ダイオードに対する電圧送出に伴う問題、センサー分離の問題、雑音と低パワーの問題を解決するものである。この画素と他の画素の構造と動作は本明細書の他の部分で詳述されている。

【0068】

光子束累積装置は、キャパシタ中のセンサーに対してOLEDから送出されたエネルギー（パワーの積分である）を蓄積するよう動作する。この意味するところは、弱い光子束を表示装置のフレーム時間の1持続時間にわたって累積することである。たとえば、光子エネルギーを16.7ミリ秒（16.7ms）すなわち16700マイクロ秒（16700μs）にわたって累積する。従来のデバイスやシステムでは、このエネルギーは行アドレス時間の1部分にわたって測定するが、これは一般的には約5マイクロ秒（5μs）である。これは、本発明のデバイス、システム、方法では、信号のパワーが、約3,333倍という利得因子で16.7ms/5μs倍になることを意味する。これは、利得が約35dbであることを表している。

【0069】

さらに、信号対雑音比は35dbという利得だけ大いに増大する一方、ランダム雑音は効果的に消去される。それは、平均して、この長い累積時間中、一般的に、同じ大きさの負の雑音影響度と実質的に同じほどの正の雑音影響度が存在するからである。時間経過にしたがって信号を積分することによって、雑音が消去される。瞬間的な輝度を正確に測定する必要があり従ってそのようにしようとする従来のシステムや方法と比べて、かなりの利点がある。従来のシステムや方法では正確な測定値を得ることには成功していないが、

それは、検出すべき信号が常に正であったり負であったりするため、ランダム雑音とこのランダム雑音の大きさが、測定すべき信号の大きさに少なくとも匹敵するからである。加えて、画素中で用いられている光センサーが少なくともギガオーム (10^9) 台のインピーダンスを持つと、電圧雑音がボルトレベルになりかねず、これは信号の千倍である。

【0070】

詳細な説明の他の箇所で説明されるように、本発明のデバイス、システム、方法と従来のスキームとのさらなる相違は、本発明では、画素の輝度をその画素書込時間すなわちサイクルでは制御しようとししないことである。事実、本発明の複数の実施形態では、1つの表示フレーム時間（またはその1部分）中の画素の輝度を示すものとして決定された累積光子束を用いて、後続の表示画素フレーム時間（またはその一部）の間に累積光子束を（ひいては画素輝度も）制御する。1つの実施形態では、この後続の表示時間は次のフレーム時間またはその一部であり、一方、他の実施形態では、その画素のフレーム時間の整数倍の時間や、表示装置のパワーオンなどの事象によって引き起こされる後続時間などのいずれかの未来の時間である。したがって、この制御と調整はリアルタイムであって、表示装置のユーザにとっては、リアルタイムフィードバックベースの測定と制御とは区別できないけれども（たとえば、16.7msというフレーム時間などのフレーム時間だけ遅れる）、解釈によっては、それはリアルタイムではないとも考えられる。他方、1フレーム書込サイクルで測定して、次のフレーム書込サイクルで測定値を用いて画素駆動信号を発生するようにすると両者が十分時間的に近く、そのため、このような動作はリアルタイムまたはほぼリアルタイムであるという解釈も考えられる。累積光子束の測定と測定を考慮した画素駆動信号の調整との間に数分、数時間または数日もあれば、このようなデバイス、システム、方法はリアルタイムであると特徴付けされる可能性は低くなる。

【0071】

表示装置中で用いられるOLED画素（及び他のアクティブな光子または輝度放射体）は一般的には以前の動作特性とは数十時間から数百時間経過すると変化するため、いったんある画素を調整すると、画素の駆動特性をフレームごとに更新する必要はなくなることが理解されるであろう。したがって、フレームごとに測定と調整を実行する必要は通常はない。

【0072】

1. 例示の制御システムと方法の説明

1例の表示システム200を図3のフィードバック制御システムの第1の実施形態中で示す。これは、2つの主要な構成部品を含むが、それは、複数の画素すなわち画素202および光子束累積装置回路203を有する表示デバイス201と、表示デバイス201を駆動して制御する表示ドライバおよび制御電子システム（オプションとして、ソフトウェアおよび／またはハードウェアを含む）204とである。この駆動・制御電子システムは、画像データ205を画素202に対する適切な画素駆動・制御信号206に変換し、これで、画像中のその見かけ上の階調レベルすなわち累積光子束（およびカラー表示の場合にはその色）が正確なものとなるようにする責任、すなわち、指示された累積光子束と色にマッチするようにする責任を負っている。OLED材料の基底セットが適切に選ばれた場合には、正しい色基底系（たとえば赤、緑、青）の累積光子束を維持すると、画素の色バランスも維持されることが理解されるであろう。また、表示デバイス201はセンサーを含んでおり、このセンサーはキャパシタと結合していて、おのおのの個別の画素と連結している新規な光子束累積装置（1つの実施形態ではセンサーS1がキャパシタ（C2）と結合している）を形成し、これで、積分時間 T_{PF1} に累積光子束に基づいて輝度の認知特性を測定するようになっている。センサー203は、センサー出力信号207（1つの実施形態では、複数のセンサーが複数のセンサー信号を発生する）を発生するが、この信号は、表示装置駆動・制御電子システム204に通信され、この表示装置駆動・制御電子システム204で用いられて、必要に応じて画素駆動・制御信号206を修正して、個々の画素光子束レベルを達成して維持し、また、表示装置中の複数の画素間で均一性という性能を達成するようにする。1つの実施形態では、各画素202と関連してその内部も

しくはこれに隣接してセンサー 203 があり、これで、画素の累積光子束と均一性が、表示装置全体にわたってではなく画素ごとに達成されるようにしている。

【0073】

また、本発明のこれらのデバイス、システム、方法は、画素ごとに互いに別個に累積光子束が測定でき、このような測定は、画素の行や、画素の列や、他のいずれかの画素集合の測定に限られないという利点がある。本発明の実施形態はまた、センサーの出力信号を互いに別々に提供し、これで、光子束、累積光子束または輝度を示す電流、電圧または他の示度を共通のセンスライン上で連続して感知したり測定したりする必要がない。

【0074】

この画素ごとの方式は、すべての画素の動作履歴の差を説明するためにすべての画素の調整と修正が可能であり、これで、このような履歴上の動作に創意があるにもかかわらず、同じまたはなんらかの所望の累積光子束が達成可能であれば特に利点となる。OLED 表示装置画素または累積光子束と他の動作パラメータがどの時点においても個々の画素レベルにおける過去の動作履歴に大いに依存している他のタイプの表示装置の場合、これによって、表示装置のエージング、表示装置と画素の「焼き付き」問題および他の動作関連もしくはエージング関連の問題が解決される。

【0075】

本発明の別の実施形態では、図 3 の特徴の少なくとも一部と追加の特徴が組み込まれている。この実施形態では、画像データ 205 はアナログ画像発生源 208 から受信されたりこれによって発生されたりする。この発生源はアナログ信号を出力するが、これは、たとえば、RGB 複合信号、別々となっている成分である赤 (R)、緑 (G) および青 (B) の信号、単色すなわち白/黒信号、または他のいずれかの発生源もしくはタイプの図形、テキスト、記号、画像、映像などのデータである。このデータは、動的データ (すなわち時間と共に変化する) や静的データであったりする。このような画像データの例には、テレビ (TV) のアナログもしくはデジタル信号、コンピュータの表示信号 (ハーフ VGA、VGA、スーパー VGA、いずれかのデジタル表示装置インタフェースおよび類似物)、携帯電話表示データ、腕時計、機器、自動車電子システム表示データ (たとえば、自動車計器、ナビゲーション、エンターテインメントなど)、航空機アビオニクスおよび機内エンターテインメント、固定式および携帯式のゲームデバイス、広告看板および他の大型表示装置ならびに他のいずれかのタイプの表示装置およびデータがある。

【0076】

画像データが連続的または 1 連のフレームやセグメントのアナログデータ (従来のテレビ信号など) である場合、データ信号 205 (図 3 を参照) はシリアル/パラレル (S/P) およびアナログ/デジタル (A/D) プロセッサ回路またはロジック 209 によって処理して、赤色 (R_D)、緑色 (G_D) および青色 (B_D) のデジタル信号を発生する。単色すなわち白/黒の信号はカラー表示装置の場合、隣り合った R、G および B の発光体すなわち画素 (ときとして、RGB サブ画素と呼ばれる) から同じ累積光子束を提供することによって達成されることが理解されるであろう。別の例では、単色表示装置しかない場合、3 つ (RGB) の信号ではなく表示画像を表すたった 1 つの画素信号しか必要とされない。さらに、画像データがすでにパラレルおよび/またはデジタルの形態にある場合、シリアル/パラレル変換とアナログ/デジタル変換のどちらかまたは双方が消去される。説明しやすいように、この明細書の目的に沿って、表示装置はカラー表示装置であり、デジタル画像入力データ 210 と便利にも呼ばれる赤色信号 210-1、緑色信号 210-2 および青色信号 210-3 を用いるものと仮定するが、また、本発明は、たった 1 つのデジタル入力データ信号しかない単色表示装置にも適用されることが明らかである。また、本明細書は、R、G、B または単に RGB 信号というより通常的な述語を用いて、一般的にはカラー表示装置または画像と関連する 3 つの信号またはデータ集合を記述する。このような信号またはデータがアナログであるかデジタルであるかは説明の文脈から明らかである。また、RGB という述語は、色を形成する色素、蛍光体、フィルタ、材料のなんらかの集合、または、真、偽または擬似のカラー表示を発生するために使用できる他の

基底系（色基礎エレメントの数によらない）を表す。

【0077】

通常の表示動作は図4のブロック、すなわち、アナログ画像データ208、画像A/Dコンバータ209、階調レベルロジックZ103（本発明の入力を受け入れるように修正されている）、表示装置コントローラZ104、列ドライバ238、行選択回路240ならびにアクティブマトリックス発光性表示装置292、293および294で実行される。オプションとして、アナログ画像データブロック208と画像A/Dコンバータ209の代わりに、デジタル画像データブロック208aを用いることがある。どちらの場合も、デジタル画像データは階調レベルロジックブロックに供給される。

【0078】

図4の実施形態のブロックの各トップレベルの記述をし、請け合っている場合には追加の説明をする。表示装置コントローラZ104は、すべてのタイミング信号を制御し、画像電圧を表示電圧データに変換する。列ドライバ238は、表示電圧を行に対してダウンロードまたは通信する。行選択ロジック240は、行を一時に一つの列ドライバからデータを受信することを可能とする。サンプル・ホールドブロックZ101は、行選択によってアドレス指定されると各行からのセンサーデータをサンプルして保持する。アナログ/デジタル（A/D）コンバータ270は、サンプル・ホールドブロックZ101のアナログデータをデジタルデータに変換する。マルチプレクサ（MUX）270aは、A/Dコンバータのパラレルデータをシリアルデータのストリームに変換する。校正メモリ250は、表示装置が最初に製造されたときに画素と階調レベルによってとられたオリジナルの感知データを記憶する。コンパレータ260は、画素発光データと校正データ間の比較（大きさや差の算術的な比較）を実行する。デジタルまたは画素偏差メモリZ102は、各画素と階調レベルに対して校正值からの偏差を記憶する。階調レベルロジックブロックZ103は、（i）階調レベルの戦略（単純な電圧、所望の輝度を達成するための空間的および/または一時的なディザなど）を決定し、（ii）表示ドライバコントローラに対して修正値をいつ送るべきか決定し、（iii）デジタル偏差メモリに記憶されているデータを用いて表示ドライバコントローラをどのように修正すべきであるか決定もしくは特定する。アナログ画像データブロック208は、データがアナログ形態で提供されると（時代遅れだが）、この形態の画像データを供給する。デジタル画像データ208aは、デジタル形態（今日ではますます普及している形態）の画像データを供給する。画像A/Dコンバータ209はアナログ画像データをデジタルデータに変換する。

【0079】

階調レベルロジックブロックZ103は、デジタル画像データを、この画像データに正確に対応する画像を再生成するためにアクティブマトリックス発光性表示装置によって使用可能な形態に変換する。本発明の階調レベルロジックブロックの特徴の一部を有する機能ブロックは技術上周知であるとはいえ、これらは、従来のシステムと方法で用いられてきたものとは少なくとも部分的には同じではない。それは、本発明の階調レベルロジックブロックZ103が、画素偏差メモリZ102（以下に詳述する）と構造的・方法論的手段から入力を受信して、画像A/Dコンバータ209からの出力と画素偏差メモリZ102からの出力の双方を用いて新規な入力を表示装置コントローラZ104に提供する入力部を含むからである。

【0080】

階調レベル画素ロジック機能ブロックZ103は、たとえば、なんらかの回路、ロジック、デジタル関数（オプションとしてソフトウェアおよび/またはファームウェアを含む）または他のいずれかのハードウェア、ソフトウェア、もしくは、入力された画像データによって決定されたデジタル階調レベルを、指定された画素が、画像が必要とする同じ階調で輝度を発生するように計算された電圧に変換するハイブリッドハードウェア/ソフトウェア手段である。

【0081】

適切な階調レベルと色を持つ表示画像を発生可能なように画像データを再フォーマット

10

20

30

40

50

する多くの方法があることが、本書に記載する内容に照らし合わせれば理解されるであろう。たとえば、階調レベルロジックブロックは、画像電圧データを1つの階調レベルから別の階調レベルに輝度を正しく変更する表示電圧データに変換するガンマー関数を含む。階調レベルロジックブロックにオプションとして含まれる別の機能は、一時的なディザーを利用して、すなわち、各フレームを2以上のサブフレームに分割して階調レベルを表すシステムである。たった1つのサブフレーム（その他は常に暗状態にとどまる）を用いてx個の階調レベルで動作すると、オン状態にある2つのサブフレームを用いて階調レベルを2倍にできる。また、階調レベルロジックブロックは、階調レベルに対して空間的ディザーを用いるように配慮する。これは、各画素がサブ画素のアレイを有するが、このアレイは階調レベルしだいでオン／オフすることを意味する。この方式のある程度制限された形態はすでに色表示で、三原色を用いて可視スペクトルですべての色を再生する目的で用いられている。また、階調レベルロジックブロックは、一時的ディザーと空間的ディザーの組み合わせを用いて、階調機能を遂行する。階調ロジックブロックから発生するデータは、表示装置コントローラブロックに送られる。表示装置コントローラブロックは、文字通り表示装置を操作するものである。それは、表示電圧データの列ドライバに対する出力を制御するすべてのタイミング信号を提供し、また、正しい行が、列ドライバから表示装置にダウンロード中のあるラインのデータに対して選ばれるように行選択ドライバのためにタイミングを取る。階調ロジックブロックZ103は何ボルトがダウンロードされるかを決定し、表示装置コントローラはいつこのボルトがダウンロードされるかを決定する。列ドライバは、第1の行のフレームに対するデジタル電圧レベルを受信して、このデジタルデータをアナログデータに変換し、このデータを、一方で、表示装置コントローラの指令下で行選択ドライバによって選ばれた第1の行の画素に対してダウンロードする。これはアクティブマトリックス表示装置であるため、データ電圧は蓄積キャパシタ上と電流制御TFTのゲートに記憶され、これで、画素中のOLEDをオンする。次に、表示装置コントローラは、次の行のデータを送り、表示装置の次の行を選択する。これを、フレームのすべての行が起動するまで行う。次に、第1の行に戻り、次のフレームがはじまり表示装置コントローラによってダウンロードされる。このような表示動作の態様が技術上周知であり、ここでは詳述しない。

【0082】

本発明の態様に別々にまた組み合わせられて関連する機能ブロックと構造としては、サンプル・ホールド回路Z101、A/Dコンバータ270、マルチプレクサ(MUX)270a、コンパレータ260、校正メモリ(Cal Mem)250および画素偏差メモリZ102がある。また、階調ロジックブロックZ103は、従来の階調ロジックの修正版であるが、それは、自身がコンパレータ260の結果に基づく画素偏差メモリの出力を受け入れて利用することを可能とする構造・方法部品を含むからである。本発明のこの実施形態では、2つのメモリブロック、すなわち校正メモリ250と画素偏差メモリZ102がある。他の実施形態では、メモリブロックの数が増える。経費節減のため、メモリは少ないほどよい。しかし、本発明の2つのメモリブロックを参照すると、本発明の原理を理解しやすい。他の実施形態では、1つのメモリをためらいなく使用する。本発明では、光子束累積装置と呼ばれる光センサーシステムが画素に追加されている。列ドライバが送ったデータによって画素が起動されると、光がOLEDから光子束という形態で放射される。この光子束の一部は光子束累積装置中の感光性材料によって途中で遮ぎられ、電子に変換されて光子束累積装置中のキャパシタによって回収される。光電子のこの回収は、フレームの全持続時間にわたって(60Hzというフレーム速度だが、これは持続時間にすれば16.7ms)続く。次のフレーム上で、光子束累積装置キャパシタ上の電荷または電圧は、表示エリア外にあるサンプル・ホールド関数によって読み取られる。1つの実施形態では、キャパシタ上の電圧が読み取られ、別の実施形態ではキャパシタ上の電荷が読み取られる。キャパシタ上の電荷、電圧は、フレーム時間中、画素の輝度に比例する、また、一部の実施形態では正比例する。

【0083】

電圧や電荷を読み取る技術上周知の方法が多くあるが、図5と図6に2つの実施形態を示す。図7と図8を参照してこれらの回路とその変形を説明する。電圧や電荷（または電流）を読み取る回路と方法は技術上周知であり、また、本書に記載する回路と方法は、さまざまな画素発光体回路、画素センサー回路および／または画素光子束累積装置回路を含むさまざまな画素回路と構造に応用されることが理解されるであろう。

【0084】

図5の実施形態は電圧感知回路である。ラインL1は電圧をパワートランジスタT2とセンサーS1の双方に供給する。センサーS1の暗抵抗は非常に高く、画素がオフのときにセンサーキャパシタC2がS1から受ける電荷はほとんどない。OLEDまたは他の発光デバイスもしくはダイオードD1（OLEDなど）がオン状態にあり、光束がS1によって受け取られるフレーム時間中、S1の導電性はかなり増し、これで、電荷はセンサーキャパシタC2に流れ、そのため、グラウンドに対するC2の両端に電圧が発生する。（ここで、回路のこれ以外の文脈でのセンサーS1とセンサーキャパシタC2の組み合わせは、光子束累積装置デバイスとして動作する。）この電圧は、ダイオードD1が放射した光子束レベルに比例する。C2上の電圧を読み取るため、センサーTFETトランジスタT3はラインL2に電圧を印加してオンされる（これは、行がイネーブルされると発生する）。センサーキャパシタC2上の電圧は次に、演算増幅器（op amp）OA1または等価の増幅回路のプラス端子に印加される。演算増幅器OA1の負の端子はグラウンドG2などの基準ノードに結合される。この電圧は、オペアンプOA1の正の入力部に結合されているラインL4に対する（電圧感知アンプ中の）抵抗体R2の比率で増幅される。たとえば、ラインL4のライン抵抗値が3Kオームであり、抵抗体R2の抵抗値が3メガオームであると、キャパシタC2上の電圧は30dB（1000倍）増幅されるが、この電圧はノードP4に出力される。増幅された電圧はサンプル・ホールド回路に送られてさらに処理される。

【0085】

図6に別の実施形態を示す。この実施形態では、たとえば10ボルトという電圧が電荷増幅器CA1のプラス端子に印加されると、ラインL4もまた迅速に10ボルトまで急上昇する。抵抗体R1は電荷アンプの負の入力端子とノードP3のその出力部との間に結合されており、キャパシタC3は抵抗体R3と並列に接続されている。ノードP3に出力される電圧は、電荷アンプCA1の特性とラインL4上のなんらかの漏れ電流によって決まるオフセット電流である。この漏れ電流は一般的には、複数行式表示装置では、各行がラインL4に取り付けられたトランジスタT3を有し、イネーブルされた行以外のすべての行のT3はオフ状態にあるとはいえ、トランジスタT3それぞれと関連するオフ状態の漏れ電流が存在するという事実から発生するものである。キャパシタC2は、トランジスタT3がオンすると電流アンプCA1のプラス端子の電圧まで充電される。キャパシタC2に流れ込む電荷の分だけキャパシタC3の両端の電荷が減り、ノードP3の電圧が上昇する。抵抗体R1は通常は大きい抵抗値を持ち、これで、キャパシタC3上の減衰した電荷を回復して次に読み取れるようにする。実際、ノードP3の読み取りは、トランジスタT3をオンする以前に実行して、オフセット電圧を測定すると利点がある。次に、トランジスタT3がオンした後で別の読み取りを実行し、第2の読み取り値から第1の読み取り値を減算して、キャパシタC2に流れ込んだ電荷量の値とする。したがって、図5の回路の実施形態の場合のように、ダイオードD1からの光子束によって、電荷がキャパシタC2からグラウンドに対してフレーム持続時間中に移動する。ラインL2が再度次のフレームに選ばれると、キャパシタC2上の電荷は電荷アンプ回路によって読み取られる。

【0086】

列駆動ユニット238はラインバッファ236および行選択ユニット240と協働して、表示装置の次の行のおののに対して画素信号を順次を選択して送る。列駆動ユニット238と行選択ユニット240の動作は一般に技術上周知であり、ここでは詳述しない。

【0087】

センサー294は画素292内または隣に位置付けまたは配置され、これで、それが光

、光子または、画素 292 が列駆動回路によって発射レベルで駆動されると、この画素から発する他の放射線の少なくとも一部を受信できるようにする。センサー 294 はまた、周囲の光や放射線レベルに反応する。センサー 294 は、さまざまなレベルの入射光や放射線に反応して物理的または電気的特性の測定可能な変化を受ける限りいかなる対応のセンサーでもよい。

【0088】

したがって、センサー 294 は、フレーム測定時間期間中にセンサーに入射する光子束の尺度となるまたはこれを示す光電流という形態で電気信号を発生する。本発明の 1 つの実施形態では、センサーは規定されている期間にわたり累積された光子束を測定する。本発明の少なくとも 1 つの実施形態では、この規定された期間はフレーム周期である。ここで、たいていの表示装置は少なくとも 60 Hz というフレーム速度で動作し、これで、表示される内容（画像など）が人間の観察者に対してちらついて見えないようにする。60 Hz というフレーム速度は実質的に 16.7 ms というフレーム時間すなわち周期に対応する。他の表示装置には、ちらつきをさらに抑えるため、より高い周波数で動作するものもある。100 Hz というフレーム速度は実質的に 10 ms というフレーム時間すなわち周期に対応する。

【0089】

本発明はなんらかの特定のフレーム速度に限定されず、非インタレース式やインタレース式の表示装置に適用可能である。さらに、多くの説明では、光子束が正確にまたは実質的に表示フレーム時間に等しい期間にわたって累積されていると記しているが、光子束の累積には、絶対値で雑音と比較して十分な大きさの累積光子束を提供するに十分長ければよく、これでランダム雑音に対する正と負の影響が必要なマージンに及ばない程度にまで長くフレーム時間全体にまで長くしなければならないという理由はない。フレーム時間の少なくとも 1/4 から 1 フレーム時間台の光子束累積時間が容易に用いられ、また、フレーム時間の約 1/10（たとえば 1.67 ms）という光子束累積時間を用いても、前の例で説明したような先行技術による一般的な 5 μs という瞬間的測定時間と比較して 33 倍という利得があると予測される。フレーム時間の 1/100 から 1/10 という光子束累積時間でも十分な性能が得られる。一般的に、この累積時間は 1 フレーム時間であり、これで、制御信号とタイミング信号の 1 集合を、画素書き込み動作と累積光子束センサー読み取り動作とに用いられるようにする。行アドレス時間ほどに短い時間フレームでさえ雑音消去回路では実用的であると予測される。

【0090】

ここで、たいていの表示装置は少なくとも 60 Hz というフレーム速度で動作し、これで、表示される内容（画像など）が人間の観察者に対してちらついて見えないようにする。60 Hz というフレーム速度は実質的に 16.7 ms というフレーム時間すなわち周期に対応する。他の表示装置には、ちらつきをさらに抑えるため、より高い周波数で動作するものもある。100 Hz というフレーム速度は実質的に 10 ms というフレーム時間すなわち周期に対応する。本発明はなんらかの特定のフレーム速度に限定されず、非インタレース式やインタレース式の表示装置に適用可能である。

【0091】

光子束を、光子数/秒/平方メートルという単位で測定すると、センサーはこの時間期間中にセンサーエリアにわたってとらえられた光子の数を累積またはカウントし、これで、センサーが光子カウンタとして動作し、光子、電子または他のエネルギーもしくは粒子の瞬間的検出器として動作しないようにする。表示装置の画素や表示装置の画素を駆動する電子システムに電荷が存在しないと仮定すると、時間にわたってこのように累積することによって、存在する瞬間的な雑音を克服するに十分な大きさの信号および、フレームが代わっても比較的安定である信号が獲得できる。

【0092】

各表示装置の行内の各画素（実際には、三色 RGB カラー表示装置として実現される各サブ画素）は関連するセンサー 294 と連結しており、また、各センサー 294 はセンサ

10

20

30

40

50

ー出力信号 207 をオフ表示装置ガラス電子システムに発生して通信することが理解されるであろう。1つの実施形態では、このセンサー出力信号は電圧 (Vs) であるが、他の実施形態では電流 (Is) である。追加の信号処理構造または回路は、画素もしくはサブ画素、表示装置またはオフ表示装置ガラス処理回路に提供されて、1つの信号タイプから別のタイプに変換したりおよび／またはさまざまな信号を行センサ信号から誘導したりする。解説を単純化するため、この解説を、1つの特定のセンサーからのセンサー信号 207 が駆動・制御電子システム 204 によって処理されて所望の動作と表示の均一性を達成する方法に限る。實際上、各画素 (とサブ画素) はセンサーがついており、これがセンサー出力信号 207 を発生してオフ表示装置電子システムに通信し、これで、画素ごと (とサブ画素ごと) の測定とフィードバックに基づいて修正が実行できるようにする。この説明の別の部分では、校正手順と動作手順は、画度センサーデータを用いて表示の均一性を修正する方法を記述している。

10

【0093】

センサー出力信号 207 (表示装置中の列ごとに1つ) をサンプル・ホールド回路 Z101 で同時に捕獲し、アナログ／デジタル (A/D) コンバータ 270 と MUX 270a で処理して、通常はパラレルアナログ信号 207 をシリアルデジタル信号または値 Vs 276 に変換する。このデジタルセンサー信号 276 は信号比較ユニット 260 で受信されるが、このユニットは、測定された画素の累積された光子束 (センサー出力信号 276 で示される) を、校正メモリ 250 に記憶されている階調レベル期待値に対応する基準画素累積光子束値 251 と比較する責任がある。信号レベルは拡大縮小または別様に処理され、これで、比較ユニット 260 が同じスケールや範囲を持つ信号を比較して、精密で正確な差が計算可能となるようにすることが理解されるであろう。基準値と特定の画素の感知された値との差は差分スケールまたは階調レベルスケール ΔG_s 量と呼ばれて画素偏差メモリ Z102 に送られる。

20

【0094】

校正メモリ 250 に記憶されている基準電圧を発生する方法はいくらでもある。1つの実施形態では、校正メモリ 250 中に置かれる値は、アクティブマトリックス背部平面が、OLED 材料がこの背部平面上に展開される以前に完了される製造ポイントで発生する。この時点では、アクティブマトリックスは周辺輝度に完全にさらされる。したがって、表示装置は、校正済みの階調レベルに対して順次暴露され、各センサーは通常動作であるようにスキャンされ、測定されたセンサー値は電子的に記憶されて後で校正メモリ 250 に導入される。別の実施形態では、表示装置の製造が完了した手順を用いるが、これは、階調レベルロジックブロック Z103 を調整して所望の色混合と輝度の均一性を業界で公知の慣行を用いて発生させるステップを含む。表示装置は、最初にブートアップまたはオンされると、校正モードとなり、このモードでは、表示装置はエージング履歴をまったく持たないので第1のセンサー値は正しいものと仮定される。これら第1の値は校正メモリに記憶され、次に表示装置の初期状態を維持するために用いられる。

30

【0095】

画素偏差メモリ Z102 は、すべての画素の状態を初期状態、すなわち製造の際の初期構成値と参照して含んでいる。階調レベルロジック機能ブロック Z103 の目的は、表示装置上に画像データを誠実に再現する正確なデジタル電圧を発生することである。これを達成する手順は表示装置業界では公知であり、したがって、ここでは詳述しない。

40

【0096】

本発明の実施形態では、階調レベルロジック関数による判定は画素偏差メモリに記憶されているデータで修正される。1つの実施形態では、たとえば、画素偏差メモリ中のデータが、その画素が2階調レベルだけ劣化していることを示せば、階調レベルロジック関数は2階調レベルを、画像データに対して決定された通常のデジタル電圧レベルに対して加算する。別の実施形態では、他のすべての画素から2階調レベル減算して色バランスを維持するが、表示装置のダイナミック範囲は減少する。別の実施形態で用いる方式では、劣化した画素のオン時間を増して、その知覚輝度を2階調レベルだけ増す。他の実施形態で

50

は、業界で公知の技法を用いて空間的および／または一時的ディザーが発生する。

【0097】

本発明の実施形態は、ある規則、方針またはスケジュールに従ってまたはユーザが主導でいつでも校正を実行することを可能とする。自動的校正が好ましい。2つの特定のスキームがあって、フレームごとや、時間間隔が任意の数値となるフレームのある整数倍ごとに、パワーオン時に、パワーダウン時に、ある時間経過間隔ごとに（たとえば1時間ごとに）または他のいずれかのスキームにしたがって校正する。ユーザは校正が発生中であることを意識せず、また、いったん校正実行の構造がしかるべき状態になれば、校正に伴う損失やオーバーヘッドは実質的にないことが理解されるであろう。メモリへの追加の書込動作および／または追加の切り替えやロジック動作などの動作は、追加のアクティビティしか表さないが、他の発生動作と比較すれば取るに足らない。

10

【0098】

本書に記載する上記の回路および他の回路は、表示装置と同じ基板（たとえば表示装置ガラス）上または表示装置とは分離した別個の基板上に集積回路として実現される。一般に、制御システム素子は、表示装置基板とは離れて提供すると利点がある。本発明の実施形態では、制御システムと制御回路は、サンプル・ホールド回路Z101、アナログ／デジタルコンバータ回路270、マルチプレクサ270a、コンパレータ回路260、校正メモリ250ならびに画素偏差ロジックZ102aおよび画素偏差メモリZ102bとなっている。表示装置コントローラZ104、階調レベルロジックZ103および画像A/Dコンバータ209もまた、表示装置基板から離れた1つ以上の集積回路として実現すると利点がある。以降に詳述する画素回路の実施形態は、表示装置ガラスまたは基板上の画素ごとに構造として実現される。

20

【0099】

2. 画素デバイスの構造と回路の例

本発明の1つの態様は、高インピーダンスから低インピーダンスへの変換である。この変換は少なくとも部分的には、センサーキャパシタの構造、構成および／または動作が原因で発生する。センサーキャパシタC2を充電したり放電したりするセンサー動作は高インピーダンス動作であるが、それは、センサーの抵抗値がギガオーム台であるからである。この充放電時間中、センサーラインはセンサートランジスタT3によって高インピーダンスから隔離されている。読み出し時間中、センサートランジスタT3は開放されており、これで、センサーキャパシタC2（センサーラインL4から隔離されていた）がセンサーラインL4に接続される。

30

【0100】

センサーキャパシタC2とセンサーラインL4の間のインピーダンスはセンサーラインの抵抗だけであり、これは通常は一般的な実現例ではたったの約3キロオームである。したがって、インピーダンスの差は 10^6 :1台である。雑音による干渉のため、ナノアンペア台の電流が流れるが、これはギガオーム台のインピーダンスを持つシステムでは、数ボルト台の雑音ともなるが、キロオーム台のインピーダンスを持つシステムではマイクロボルト台である。一般的な表示装置実現例では雑音干渉を拾うのは長いセンサーラインL4であるため、センサーラインが高インピーダンスシステムと接続している場合には測定しないのが好ましい。センサーS1がTFETのT3によって隔離されている場合、センサーS1に影響するいかなる雑音も画素回路の極端に短いラインによって拾われるはずであるので、したがって、たとえあったとしても非常に少ない雑音でもセンサーキャパシタの充放電に影響する。これらの切り替え特性やインピーダンス特性は、画素とセンサーの回路の動作が成功するために寄与する。

40

【0101】

本発明の表示装置、表示装置制御システムおよび方法ならびにセンサー読取回路および方法で用いられるセンサー回路付きの例示の画素を次に2つ説明する。特定の画素発光体、センサーおよび回路のトポロジーをこれら2つの実施形態を参照して説明するが、本発明はこれらの特定の回路やデバイス構造にだけ制限されるわけではなく、また、制御デバ

50

イスのタイプを特定のトランジスタ、T F T、ダイオードまたは類似物に変更し、また、いずれかの2端子または3端子制御手段やスイッチング手段を導入したりすることによって設計や特定の電気回路デバイスが変更されたり修正されたりすることが理解されるであろう。トランジスタはT F Tタイプのトランジスタとして示されているが、本発明はT F Tタイプのトランジスタにだけ限られるものではない。さらに、本発明の精神と範囲から逸脱することなく、さらなる回路の追加などの画素回路トポロジーを別様に変更してもよい。発光デバイスのタイプもまた、O L E D発光体以外のものに修正したりしてもよく、また、たとえば、これに限られないが、無機光子放射デバイスは、構造を含むいずれかのアクティブ発光体を用いてもよいし、センサーの特性を修正し、これで、光抵抗性または光伝導性のデバイスに加えて、入射光子束に反応して変化するなんらかのセンサーデバイスを導入してもよい。

10

【0102】

図7と図8の実施形態に関連して説明される2つの回路の利点の1つは、これらが、O L E D表示装置などのアクティブマトリックス発光性フィードバック安定フラットパネル表示装置に対する高インピーダンス／低インピーダンス変換システムとなることである。図7と図8の回路は、オフ表示ガラスまたは基板回路（電圧コンパレータアンプV C 1とスイッチングトランジスタT F TのT 4など）を、フレーム時間中に発生する光子束累積動作中の画素内のセンサーS 1の高インピーダンスから隔離することによってこれを実施する。これら回路の設計によって、センサーラインL 4が高インピーダンス発生源に接続されるとその結果発生するセンサーラインL 4に雑音が発生することを防止する。

20

【0103】

この点で、高インピーダンスに接続された伝導ラインが環境から電磁干渉を拾ってしまうことが公知である。これは、プラスとマイナスのリード線を空中で開放状態してある電圧計の動きを観察することによって容易に示される。電圧は、無線干渉とT Vの干渉のため、プラス数ボルトからマイナス数ボルトに連続して移動する。センサーS 1はギガオーム範囲またはそれ以上の抵抗であるため、センサーキャパシタC 2の恩典なしでL 4がセンサーS 1に直接接続されると、センサーラインL 4に対して開放回路のように動作する。光子束の累積時間中、センサーT F TのT 3はオンする。電源ラインL 1はこの画素回路構成中のセンサーS 1から隔離されていないが、電源ラインL 1上の雑音は画素や表示装置の動作に影響しないが、それは、パワーT F TのT 2が飽和モードで動作しており、したがって、雑音によるパワーT F TのT 2の両端の電圧の変動（たとえ数ボルト台であったとしても）がT 2を流れる電流を変化させず、したがって、表示装置中のすべての画素に対する画素ダイオード発光体D 1からの光子の放射は安定のままとどまる。

30

【0104】

さらに、電源ラインL 1が拾ったなんらかの雑音は、センサーキャパシタC 2がセンサーS 1を介して充電中はゼロボルト（すなわち、正と負の変動が実質的に等しいため平均で約ゼロボルトとなる）前後で変動し、したがって、雑音は解消され、フレーム時間後のセンサーキャパシタC 2上で電圧が発生する原因は、光子をとらえるセンサーの放電速度だけである。ライン選択電圧ラインL 2上の電圧が高レベルとなって駆動T F TのT 1とセンサーT F TのT 3がオンする行アドレス時間中、センサーキャパシタC 2上の電圧が電圧比較アンプV C 1によってセンサー入力部P 1で読み取られる。センサー入力部P 1のところにあるこのセンサー入力部はその他方の入力部のP 2の基準電圧と比較されて、出力部P 3で差分電圧すなわち誤差電圧を発生する。雑音はセンサーキャパシタC 2上の電圧を読み取り中は干渉しないが、それは、雑音が誘導する電流はナノアンペア台であり、せいぜい、キャパシタC 2上の電荷が少し変化するだけであるが、高インピーダンス中では実質的に電流は何も流れないため、低レベルの雑音干渉から電圧は何も発生しない。

40

【0105】

図7と図8の実施形態の回路の間の主要な差の1つは、図7の回路実施形態では、フレームの開始時でのセンサーキャパシタC 2上の電圧がゼロボルトであり、行アドレス時間中に読み取り時間の終了時にT F T T 4を接地することによって提供されることである

50

。センサーキャパシタC 2の他方の側の電圧はラインL 1の電圧と同じであるが、これは、パワートランジスタT 2に対する電源電圧であり、たとえば+10ボルトである。センサーS 1はセンサーキャパシタC 2と組み合わせられてフレーム時間中にO L E DのダイオードD1からの光子束を累積するにつれて、キャパシタC 2とトランジスタT 3の間のポイントP 5での電圧はL 1上の電源電圧（たとえばプラス10ボルト）に向かって上昇する。センサーS 1がより多くの光子を受けとってセンサーS 1とセンサーキャパシタC 2の組み合わせによって累積されるほど、センサーキャパシタC 2とセンサートランジスタT 3の間の電圧はラインL 1上の電源電圧に近づく。この回路は従来の回路や方法にない多くの利点を有するが、実際の実現例の回路のこの特定の実施形態の考えられる欠点は、ラインL 2上の電源電圧が、画素の数とL 1から電源供給されている各画素からのO L E D 10
発光レベルとのために少し変動しかねないことである。これは画素と放射レベルの組み合わせでありえるため、センサーキャパシタC 2上の電圧読み取り値は理論的にはいくぶんあいまいさを有するが、このあいまいさは一般的に小さく、性能はそれでも従来の回路や方法から見れば改善されている。

【0106】

他方、図8に示す回路380は、グラウンドとV c a p 355の電圧とを基準値としているが、この電圧は、アドレス時間中にセンサーT F TのT 3 330とT F TのT 4 340トランジスタを介してセンサーキャパシタC 2 327に対して供給または通信される。

【0107】

上述の2つの回路は幾分異なった構造と動作を有するとはいえ、これらはある特徴を共有している。これらの回路では、それぞれ、グラウンドに結合されている発光デバイス（O L E Dデバイスなど）は、制御された電流源（T F TトランジスタT 2など）で駆動される。電圧という形態を持つ画素データ値は、制御端子（T F Tゲート）に印加され、これで、画素の発光物（光子の数）がその意図する累積光子束に関連するようにする。思い起こされるように、センサーS 1の324とキャパシタC 2の327は、画素発光性素子（O L E Dデバイス）と一緒に光子束累積装置デバイス339（支持回路とともに）として結合され、これで、発光体から放射された表示可能で測定可能な数の光子がセンサーに入射し、また、センサーとキャパシタの組み合わせで光子のカウント値を発生するようにする。センサーS 1とキャパシタC 2の組み合わせによって、規定された期間（1つ 30
の実施形態では16.7msという表示フレーム時間）中に収集された光子の総数を累積またはカウントする。この累積された光子束は有用な尺度となるが、それは、これがいかなる瞬間的な尺度よりも大いに再現性があり、また、雑音から免れており、信号の増幅度が大きく、また、光子束の累積性によって、比較的遅い反応と人間の視覚系の待ち時間のおかげで人間の観察者が知覚する累積光子束をよりよく表しやすいからである。

【0108】

基準となる累積光子束が設定され、次に、センサー信号が制御システムに通信されて、基準値と一緒に用いられて、次の校正期間（次のフレームなど）中に制御デバイスに印加されるデータ信号を調整し、これで、実際の画素累積光子束（実質的にはO L E Dダイオードまたは他の発光体から放射された光子）が所望の累積光子束（校正中に特定された光子の数）と合うようにする。

【0109】

以上で画素回路構造とその動作の共通の態様の内の一部を説明したので、次に、図7と図8に示す2つの実施形態のより詳細な説明に注意を払うことにする。

【0110】

図7を参照して、発光体、センサー、光子束累積部品および制御部品を持つアクティブマトリックス表示画素の実施形態を以下に説明する。画素ダイオード駆動トランジスタT 1の310は画像電圧ラインL 3 301のドレイン（D_{T1}）端子311、すなわち、蓄積キャパシタC 1 314の第1の端子315、パワー制御トランジスタT F T T 2 320のソース（S_{T1}）端子312のゲート端子（G_{T2}）とライン選択電圧ライン 50

L2 302のゲート (G_{T1}) すなわち制御端子313に結合されている。パワーTF TトランジスタT2 320は、電源電圧ラインL1 301のドレイン端子321に結合されており、このドレイン端子はまた、共通のノードにある、センサーS1 324の第1の端子325とセンサーキャパシタC2の327の第1の端子328に結合されている。蓄積キャパシタC1 324の第2の端子316は、パワーTF TのT2 320のソース端子322と発光体 (OLEDダイオード) 336の入力端子337に結合されている。OLED発光体336の出力端子337はグラウンド305に結合されている。センサーS1の324の第2の端子326はセンサーキャパシタC2の327の第2の端子329に結合されている。校正読み取り電圧 (V_{cal}) は、以下に説明するように326でのセンサーS1の出力部とセンサーキャパシタ端子329との接続によって規定されるノードP5の334で測定されるか読み取られる。このノードP5はまた、センサーTF TのT3 330のソース端子331に結合されている。センサーTF T T3 330もまた、そのソース端子332が、電圧コンパレータVC1 350の入力ポートP1 351に入力信号を出力するセンサーラインL4 304に結合されている。電圧コンパレータ350は第2の入力ポート352で基準電圧を受け取って、P1 351入力とP2 352入力の間の差として計算された差動信号または誤差信号P3 353を発生する。この実施形態では、また、入力として電圧コンパレータVC1 350に印加されるセンサー出力は、接地用TF T T4 340のドレイン端子341の入力として共通ノード351に印加される。TF T T4 340のソース端子342はグラウンド306に結合され、そのゲート端子343で制御信号344を受信する。これらのトランジスタによってスイッチされて、ときとして画素素子に接続したり、同時にまたは別々の時点で他の画素を隔離したりして、少ない値の電圧、電流、電荷および／または光子カウント値の厳密な管理、制御および／または測定が精密にそして正確に遂行されるようにする。ここで、TF Tのソース端子とドレイン端子の感知レベルは、TF Tトランジスタに用いられる材料がn型であるかp型であるかによって逆になる。

10

20

【0111】

ここに記載する回路のある種の素子は協働して画素発光体、画素光子束累積装置ならびに測定および校正の動作に貢献する。本発明の態様を読者が理解しやすいようにするある種の近似的なカテゴリが展開されるが、このようなカテゴリ化は、本発明の範囲を制限するように適用すべきではないが、それは、本書に記載する回路の素子が、本明細書に詳述するようにある場合には2つ以上のカテゴリに寄与するがそれ以外の場合にはまったく寄与しないからである。これを念頭において、駆動TF T T1、蓄積キャパシタC1、パワー制御TF T T2およびダイオードD1は主として、OLEDダイオード発光体の動作に寄与し、センサーS1、センサーキャパシタC2およびセンサーTF T T3は主として累積光子束の測定値を決定または発生する動作に寄与し、本実施形態の電圧コンパレータVC1と接地用TF T T4は主として、累積された光子束測定値の読み取りおよび測定値と基準値間の差を決定し、これで特定された累積光子束が示すように画素発光体の輝度を調整する目的で修正がなされるようにするのに寄与する。

30

【0112】

図7の回路素子の一般的なトポロジーと接続性を説明したので、本発明のさらなる態様と利点がより理解されるように次にその動作に注目して説明する。電源電圧 (V_{PS}) は一般的に10~15ボルト範囲にあってラインL1 301に印加されるが、このラインはOLEDダイオードD1 336とセンサーキャパシタC2 327の充電用電源の双方として動作する。本発明はなんらかの特定の範囲には制限されず、これより高い電圧または低い電圧を用いても、デバイスの特性と矛盾しない。同時に、ライン選択電圧 (V_L) はラインL2 302に印加され、これで、データ駆動TF T T1 301がオンする。また同時に、表示され、また、画像電圧と呼ばれる画像を表す画像電圧 (V_{IM}) はラインL3 303に印加され、また、データ駆動TF T T1 301がオン (すなわち導電状態にある) ため、この画像電圧 (V_{IM}) はTF T T1によってパワー制御TF T T2 320のゲート G_{T2} 323と蓄積キャパシタC1 314に出力さ

40

50

れる。これによって、デバイス電流 (I_{D1}) が TFT T2 320 によって OLED のダイオード D1 336 に出力され、また、画像が必要とする適切な発光 (E_{CALC}) となるように計算された特定の発光レベルが OLED のダイオード D1 336 から放射される。表示装置が新しく製造業者によって新たに調整されていれば、画像電圧は正しい画素/OLED 発光レベルを発生する。1つの実施形態では、センサー S1 324 は、光結合が最適となるように OLED のダイオード D1 336 の半導体の陽極側と物理的に接触するように置かれ、これで、センサー S1 が、発光中に OLED が放射した光の少なくとも一部分、望ましくは、累積光子のカウント値と信号強度を改善するためできる限り多くの放射光子を収集または捕獲できるようにする。輝度という点では、この実施形態では、センサー S1 は OLED 画素が発するのと同じもしくは実質的に同じ輝度を受けとるが、それは、画素 (画素のセンサー部分) に衝突する光束の密度が、全体として画素 (画素の発光体部分) が発する光束密度と同じであるが、それはこれらの部分が (必ずしもではないが) 接触しているのが好ましいからである。(他の実施形態では、センサー S1 は OLED の近くに物理的に置かれ、これで、役に立つセンサー信号を出力するに十分な光を収集または捕獲しながらも、OLED のダイオード D1 の陽極側と接触しないようにしている。) 1つの実施形態では、センサー S1 は光抵抗性 (または光伝導性) のセンサーであって、これは、OLED 発光体の発する光子束密度が増すにつれて抵抗値が減少する (または伝導度が増す)。

【0113】

毎秒 60 フレーム (fps) では 16.7ms となるフレーム持続時間 (T_{FR}) において、OLED のダイオード D1 336 が発する光はセンサー S1 324 に衝突し、これで、センサー S1 324 の抵抗 (R_{S1}) 347 の成分は、光 (光子) 放射の強度に比例して減少する。表示フレーム時間中、センサーキャパシタ C2 327 はセンサー S1 324 を通じて放電中である。センサー S1 のフレーム持続時間とこのフレーム時間中の平均抵抗 (R_{ave}) 348 によって、センサーキャパシタ C2 が放電する電荷量が決まる。センサーキャパシタ C2 が放電する電荷量は重要なパラメータであるが、それは、これによって、センサーキャパシタ C2 とセンサー TFT T3 の間に接続されたノード P5 の電圧 (V_{CAL}) が制御または決定されるからである。この読取校正電圧は読取値として回路や他のロジックに送られて、通常動作中の表示の均一性と色バランスを校正して維持するために用いられる修正値が決定する。(本発明の実施形態が異なれば、本明細書中のどこかで説明される読取回路も異なる。) 重要な注意事項として、センサーキャパシタ C2 とセンサー TFT T3 の間のノード P5 で測定された電圧が高いほど、センサー S1 で検出され、すなわち、とらえられる光子束量 (画素輝度) も増すことである。これが起こるのは、センサー S1 の抵抗が低いほど、センサーキャパシタ C2 とセンサー TFT T3 の間のノード P5 での電圧がライン L1 上の電源電圧に近づくからである。

【0114】

図 8 を参照すると、本発明の第 2 の実施形態が示されている。本明細書中、違いが記載されていない限り、同様の番号は同じまたは類似の動作を示す。2つの回路の多くの類似性ならびに素子の全体のトポロジーおよび接続はここでは繰り返さない。本実施形態では、センサーキャパシタ C2 の 327 は最初に、図 7 の第 1 の実施形態の場合と同じように、電源ラインを用いて所定の電圧にまで充電されるが、本実施形態では、センサーキャパシタ C2 327 は、TFT T4 340 とキャパシタ充電用電圧源 (V_{cap}) 355 によってセンサーラインを介して、たとえば、+10 ボルト (または他のいずれかの電圧値) にまで充電される。(思い起こされるように、図 7 の実施形態では、このようにはキャパシタ充電用電圧 V_{cap} を利用せず、P1 入力部とグラウンド 306 の間ではなくトランジスタ TFT T4 が電圧コンパレータ 350 の P1 入力部と V_{cap} 355 の間で相互作用するように動作することに注意のこと。)

【0115】

フレーム時間 (たとえば、60 フレーム/秒 (fps) システムでは約 16.7ms と

いうフレーム時間) 中では、O L E DのダイオードD 1からの光または光子によって、センサーS 1 3 2 4の抵抗は減少して、センサーキャパシタC 2 3 2 7のグラウンドへの放電が加速される。図7の実施形態と比較して、この図8の実施形態では、センサーキャパシタC 2 3 3 6上の電圧は、図7の実施形態でのように正の電源電圧ではなくG 1 3 0 5のグラウンド電圧(または他の電圧)に向かって移動する。したがって、O L E DのダイオードD 1からの光子束の放射が大きいほど、センサーS 1の抵抗は低下し、フレーム時間放電中の電流が増し、センサーキャパシタC 2を読み取り時間中に測定した場合のセンサーキャパシタC 2上の残留電圧が低下する。この図8の実施形態はしたがって、図7の実施形態にない利点があるが、それは、電荷電圧は電源電圧ラインL 1上でよりセンサーラインL 4上で制御したほうがよいからであるが、これら実施形態はともに有用であり、また、従来の回路と方法にない重要な利点を有している。一般に、実際の実施形態の場合、電源電圧ラインL 1上の電圧は、ラインL 1と測定中の行が発している電流の分量にしたがって変動する。多くの表示装置のアーキテクチャの場合、行番号が高いほど、ラインL 1の電源から行が離れ、また、ラインから行にいたる際の電圧降下すなわち電流と抵抗の積($I \times R$)が大きい。比較すると、この実施形態ではセンサーラインL 4は、読み取りや測定が行われているときしか、または、センサーキャパシタC 2が再充電中しか電流を送出しないため、電流は高度に安定で、電源電圧ラインが変動してもあまり変動しない。

10

【0116】

ここに記載する上記のおよび他の回路は、表示装置と同じ基板(たとえば表示装置ガラス)または表示装置から離れた別個の基板上に集積回路として実現される。

20

【0117】

3. センサーと回路の構成の実施形態

センサーは、表示装置が製造中で完成以前(製造前校正)または製造完了後(またはこれら2つの時点間の選択された段階)に校正される。校正の第1の実施形態は、製造中の校正である。図9は、製造前校正の場合の校正のフローチャートの実施形態を示す。この校正は、アクティブマトリックスとセンサーの回路が完了した後で、しかも、O L E D構造がアクティブマトリックスの背面パネル上に置かれる以前の時点で発生する。この時点では、完成されたアクティブマトリックスの背面パネルが、L 1電源電圧以外のすべての表示装置入力を、表示装置として完全に動作中に場合と同じようにアクティブマトリックス背面を駆動する表示装置制御盤に接続するテスト固定具に挿入される。ラインL 1には接続する必要はないが、それは背面にはいまだO L E DのダイオードD 1は組み込まれていないからである。この校正処理を、図8を参照して図示、解説される画素回路の第2の実施形態を参照して説明する。ここで、キャパシタC 2はセンサーラインとV c a pを介して充電される。

30

【0118】

第1ステップ(ステップ801): アクティブマトリックス背面パネル(背面)を、たとえば、図4に示す制御システムなどの表示装置制御システムに接続されているテスト固定具に搭載する。

【0119】

第2ステップ(ステップ802): 背面を、階調レベル輝度1に等しい輝度で校正済みの実験室用均一光源で均一に照明する。(このステップの実行に際しては、背面を均一に光源で照明するが、その際の輝度は別のレベルの階調、たとえば、そのレベルが周知である限り、また、校正手順でそのレベルを考慮している限り別の低いレベルの照度、でもよいが、この方式は好ましくない。)

40

【0120】

第3ステップ(ステップ803): 表示装置コントローラZ 1 0 4は、選択行1を行選択回路240に送って、表示装置の行1中のすべてのT 3トランジスタをオンする。

【0121】

第4ステップ(ステップ804): 第3ステップ(ステップ803)で行1中のすべて

50

の T 3 トランジスタをオンしているため、センサーライン L 4 から電荷がキャパシタ C 2 に流入して、それを、たとえば 10 ボルトにまで充電する。

【0122】

第 5 ステップ（ステップ 805）：キャパシタ C 2 が充電すると、電流が演算増幅器によって感知されて、電圧 V C 1 を発生して、この値が行 1 中の画素ごとに Z 101 によってサンプルされて保持される。

【0123】

第 6 ステップ（ステップ 806）：このサンプルされ保持された電圧は、A / D コンバータ 207 と MUX 207a によってデジタル化され多重化（MUX）されて、シリアルデータストリームになる。この D / A 変換と MUX の順序は交換しても性能にはなんら影響ない。

10

【0124】

第 7 ステップ（ステップ 807）：表示装置コントローラ Z 104 はこのシリアルデータストリームを校正メモリ（Cal Mem）250 に対してゼロラインとして記憶するように指示する。これがゼロラインと呼ばれるのは、このデータが階調レベルを光束で累積する完全な 1 フレーム時間を持たなかったセンサー上にあるからである。

【0125】

第 8 ステップ（ステップ 808）：ステップ 803 ~ 807 を表示装置中のすべての校正対象の行（通常はすべての行）に対して繰り返して、フレーム中のすべての行がサンプルされるようにする。この時点で、第 1 の行に対する第 1 の発光階調レベルは、完全な 1 フレーム時間の間に S 1 と C 2 によって累積されている。

20

【0126】

階調レベル 1 の値に対してすべての行が校正されると、次のステップ（ステップ 809）は、校正されるべき次の階調レベル、通常は好ましい実施形態では階調レベル 2、に対してステップ 803 ~ 807 を繰り返す。ステップ 806 で決定されたサンプルされ保持された値は第 1 の階調レベルにとっては適切な値であって、ステップ 807 で階調レベル 1 に対する第 1 行の値に記憶される。

【0127】

最終ステップ（ステップ 810）では、最初の 9 のステップ（ステップ 801 ~ 809）のおおのを、すべての階調レベルがサンプルされ保持されて校正メモリ（Cal Mem）250 に記憶されるまで繰り返す。ここで、1 つの実施形態では、最後すなわち最高の階調レベル（たとえば 8 ビットシステムでは階調レベル 256）が 2 つのフレームで存在したまたは実行されるが、それは、256 番目のフレームの開始時に記録された階調レベル値は 255 番目の階調レベルの階調レベル値であり、これによって、最終値が校正メモリ 250 に確実に記憶される。

30

【0128】

第 2 の実施形態の校正（製造前校正）では、たとえば表示装置が最初にパワーオンされたとき、または、初期化されたり、最初に使用したりするときなどに、製造が完了した表示装置を校正する。この校正システムでは、製造業者が、表示装置のユーザに対して販売目的で出荷したことまたは別のデバイスの OEM 製造に先立って通常の仕方で表示装置を調整したことを前提としている。したがって、表示装置を操作するために用いられる電圧は、業界では通常の慣行として、ガンマテーブルまたは他のルックアップテーブルに記載されている。これは、第 1 のセンサー測定値が自動的に校正されることを意味する。この実施形態では、製造業者が校正することを利用している。この製造後校正の詳細を、図 10 に示す実施形態を参照して説明する。

40

【0129】

第 1 ステップ（ステップ 831）：アナログ画像データ機能ロジックブロック 208 は、第 1 の行（行 1）中の第 1 の画素（画素 1）の第 1 階調レベル 1 の画像電圧を画像 A / D コンバータに送り、ここでアナログ電圧を階調レベル 1 のデジタル値にデジタル化する。（階調レベル 1 の画像値がすでにデジタル形態である場合には、このアナログ / デジタ

50

ル変換は不必要である。)

【0130】

第2ステップ(ステップ832)：このデジタル化された階調レベル1の電圧値は階調レベルロジック機能ブロックZ103に送られまたは通信される。

【0131】

第3ステップ(ステップ833)：階調レベルロジック機能ブロックZ103は、(i)製造者の所有する(または生成されまたは利用可能である)ガンマテーブルZ103bと、(ii)画素偏差ロジックブロック内の画素偏差メモリZ102からの情報とを合成する。画素偏差メモリには何も値が記憶されていないため、または、デフォルト値しか記憶されていないため、ガンマテーブルで決定される製造者の値にはなんら変更はない。(画素偏差ロジックブロックと画素偏差メモリおよびその格納済みの値を以下に詳述する。)

10

【0132】

第4ステップ(ステップ834)：デジタル階調レベル1の電圧が表示装置コントローラ機能ロジックブロックZ104に送られる。

【0133】

第5ステップ(ステップ835)：表示装置コントローラ機能ロジックブロックZ104はデジタル階調レベル1の電圧値を機能ロジックブロック238中の表示装置の第1列ドライバ(列ドライバ1)に中継する。

【0134】

第6ステップ(ステップ836)：第1行のすべての画素が列ドライバ238中のラインバッファにロードされるまで、ステップ831～835を第1行中のすべての画素に対して繰り返す。

20

【0135】

第7ステップ(ステップ837)：表示装置コントローラZ104からのコマンドに基づいて、第1行の画素データが、おのこの列の先頭にある1連のデジタル／アナログコンバータ(DAC)にダウンロードされ、ここで、おのこのデジタル画素電圧を、画素の列ごとにアナログ電圧に変換してラインL3にロードする。

【0136】

第8ステップ(ステップ838)：表示装置コントローラZ104は、列ラインL3上のアナログ電圧が安定するのを待って、行1選択信号を行選択機能ロジックブロック240に送る。

30

【0137】

第9ステップ(ステップ839)：行選択機能ロジックブロック240は、ラインL2を高電圧として、第1行中のすべてのトランジスタT1にいたるすべてのゲートをオンし、これで、ラインL3上の表示電圧をキャパシタC1に流し込み、ここで、ラインL2の電圧が低レベルになると保持され、同時にトランジスタT3がオンされて、電荷がセンサラインL4からキャパシタC2に流れ込む。

【0138】

第10ステップ(ステップ840)：電荷がキャパシタC2の中に移動すると、電圧がサンプルされて機能ロジックブロックZ101に保持され、行中の個々のセンサーS1に対する値が読み取られる。

40

【0139】

第11ステップ(ステップ841)：サンプルされ保持された電圧は、A／Dコンバータ207とマルチプレクサ(MUX)207aによってデジタル化され、多重化されて(または多重化され次にデジタル化されて)シリアルデータストリームになる。

【0140】

第12ステップ(ステップ842)：表示装置コントローラZ104はこのシリアルデータストリームを階調レベル0について校正メモリ(Cal Mem)250の第1行に記憶するように指示する。

50

【0141】

第13ステップ（ステップ843）：ステップ836～843を、フレーム中のすべての行がサンプルされて階調レベル0に対して記憶されるまで繰り返す。

【0142】

第14ステップ（ステップ844）：ステップ831～843を階調レベル2に対して繰り返す。このフレーム上で読み取られたセンサー値は前の階調レベル1に対するものであり、第1階調レベルすなわち階調レベル1に対する値として校正メモリ（Cal Mem 250）に記憶される。

【0143】

第15ステップ（ステップ845）：ステップ831～844を、すべての階調レベルがサンプルされて校正メモリCal Mem 250に格納されるまで繰り返す。ここで、製造前校正手順の場合と同様に、最後の階調レベルは2つのフレームの間に実行されて、最終値が校正メモリCal Mem 250に記憶されるようにする。

【0144】

画素偏差メモリは、上記の校正手順で参照されている。1つの実施形態では、画素偏差メモリは、表示の動作や校正に関連する変化、相違、履歴、エージングまたは他のデータもしくは情報を示すデータまたは他の情報を記憶する。画素偏差メモリZ102に記憶されるエージングデータなどのデータを用いる方法が多く存在する。

【0145】

1つの実施形態では、たとえば、輝度が減少しているエージングした画素に対して電圧を上昇させて、それが正しい輝度を回復できるようにしている。一部の実施形態における1つの考えられる欠点は、このタイプの修正や補償を完全には利用するためには電圧ヘッドの場所を列ドライバ238中の列ドライバに組み込まなければならないということである。別の実施形態では、画素偏差メモリ中のデータを用いる別の方法を実施して、あまりエージングしていない（すなわちあまり劣化していない）画素に対する階調レベルの数を減少させている。さらに別の方法では、公称で8ビットのシステム中で9ビットの階調レベルを用いて、最高の階調レベルが階調レベル256を越えるようにし、これで、エージングした画素を効果的にレベル257（または他の必要とされる階調レベル）にまで駆動して、階調レベル256に対して指定されている輝度レベルで輝度を放射するようにする。したがって、その画素に対するすべての画像階調レベルは、1つ（または適切な数）だけ階調レベルを上げる。別の方法では、公知の階調レベル方法である空間的ディザを用いて、ロジック内のビット数を増すことなく階調レベルの実効数を増すようにしている。別の例では、従来の表示装置では周知である一時的ディザを用いてもよいし、または空間的ディザと一時的ディザを組み合わせることも可能である。これらさまざまな方法またはこのような方法と関連する技法と構造は単独で用いてもよいし、互いにまたは他の技法と組み合わせて用いてもよい。

【0146】

4. センサー読取回路と方法の実施形態

図5に電圧感知増幅器読取回路の1例の実施形態を示す。1つの行が行選択回路240によって選択されると、ラインL2上の電圧が上昇してトランジスタT3がオンして、キャパシタC2の電圧が演算増幅器OA1のプラス端子に転送される。この電圧は、ラインL4の抵抗（ R_{L4} ）に対する抵抗R2の比率にしたがって増幅される。一般的には、ラインL4の抵抗 R_{L4} は、数キロオーム（ 10^3 オーム）台である。したがって、抵抗R2が数メガオーム（ 10^6 オーム）であると、増幅係数は30dBすなわち1000対1となる。したがって、キャパシタC2上で1ミリボルトという読取値はピンすなわちノードP4上では1ボルトとなり、これがサンプル・ホールド機能ブロックZ101に送られる。この回路の1つの考えられる欠点は、ラインL4上のなんらかの寄生容量によって読取時間中のキャパシタC2上の電圧が減少することである。したがって、この回路は、行の数が少ない、したがって、比較的低い解像度の表示装置に使用されるのがベストであるが、いずれにせよ、この制限事項があるとはいえ、従来の回路や方法に比べて性能は

改善されており、この潜在的な規制は、第2の実施形態の長所が完全に理解されるように指摘されているだけである。

【0147】

図6に読取回路の第2の実施形態を示し、これを電荷増幅／トランスインピーダンス増幅器と呼ぶ。この名称は、キャパシタC2をフル電圧まで再充電するために必要とされる電荷がこの回路で測定され、また、回路の入力部（電荷増幅器CA1の負の入力部）がギガオーム以上の範囲にあり、ピンすなわちノードP3の出力がほとんどゼロオームであるという事実由来する。事実、ノードP3はときたま仮想グランドとみなされる。

【0148】

この回路のこの実施形態の動作をここで、図6を参照して説明する。たとえば10ボルト（または他の設定値）を、第1の電荷増幅器CA1のプラス入力ピンに印加する。初めにはマイナスの入力ピンに対する印加電圧はないため、10ボルトは即座にピンP3に出力されてC3の負の入力ピンに転送される。次に、負の入力ピン上のこの10ボルトを第1の電荷増幅器CA1のプラス入力ピン上の10ボルトから減算すると、ピンP3の電圧はゼロ（または実質的にゼロ）となるが、マイナスのピンではこの10ボルトが残るが、それは、マイナスの入力ピン上の電圧がある電圧だけ（たとえば1ボルト）減衰すると、この電圧差（1ボルト）がピンP3に現れて、マイナスの入力ピン上の電圧を10ボルト（または他の設定値）にまで押し上げる。これは電荷ポンプの働きと似ている。

【0149】

回路が落ち着くと、電解増幅器CA1の2つの入力ピンには10ボルト（または他の設定値）、ピンP3にはゼロボルトが存在している。ノードすなわちピンP3は、いくつかの理由によって、ほとんど決して正確に0ボルトにはならない。第一に、電荷増幅器CA1が属する演算増幅器のファミリは一般的にはオフセット電圧を有する。演算増幅器を形成する1対の内部トランジスタは常に特性または性能どおりであるとは限らず、その差がオフセット電圧となる。ピンP3の電圧がゼロではないという別の理由は、ラインL4が列中のすべてのT3トランジスタに接続されていることである。これは、たとえば、1000の行を持つ高解像度表示装置では1千個ものトランジスタ数となり、より大型および／または高解像度の表示装置ではさらに多くなる。これらのトランジスタT3はおののが一般的には、数ピコアンペア（ 10^{-12} アンペア）台の漏れ電流があり、このため、電荷増幅器CA1の負の入力ピンの電圧が下がる傾向があって、上記のオフセット電圧に対してさらにピンP3に電圧が出力されることになる。動作中、ピンP3の電圧は、ラインL2の電圧が高レベルになる前にサンプルされて、L4上のオフセット電圧と漏れ電流による電圧が測定される。ピンP3は、ラインL2の電圧が高レベルとなって2つの電圧を減算して差分電圧を発生する前に、再度サンプルするのが望ましい。この2つの読み取り値間の差は、キャパシタC2中に移動して、ラインL4とキャパシタC2を、例で用いられたように10ボルト（または他の設定値）にまで上昇させる電荷の尺度となる。

【0150】

この実施形態の1つの利点は、ピンP3上の電圧による電荷の読み取り値は、ラインL4上の容量とは無関係（またはほとんど無関係）であることである。第1の電荷増幅器CA1は、ラインL4をそのプラス（+）入力ピン上の電圧にまで充電する。1つの電子がラインL4から除去されると、1つの電子がキャパシタC3から出て行ってそれと入れ替わるが、キャパシタC2から電子が幾分かでも移動すれば、電荷増幅器CA1のマイナスの入力ピンの電圧が減少し、これに応じてピンP3の電圧も変化する。1つの実施形態では、キャパシタC3の容量の値は、キャパシタC2のそれと同じオーダーとなるように選択されるため、キャパシタC2の容量が約1ピコファラッドであれば、キャパシタC3も約1ピコファラッドの容量を持つように選択されるが、同じ値となる必要はない。この電荷増幅器は、業界で用いられるような一般的な演算増幅器である。この電荷増幅器のサイズは（電力定格）は、ラインL4上の漏れ電流を考慮して決定される。たとえば、1千個のT3トランジスタの漏れ電流が数ナノアンペアであれば、電荷増幅器CA1は好ましくは数ナノアンペアを供給可能であり、この量にいくぶんか安全マージンが付けば好ましい

10

20

30

40

50

。本発明の実施形態では、漏れ電流の2～3倍の安全マージンを提供しているが、これ以上でもこれ以下でもよい。

【0151】

上記の検討は本発明のセンサー回路とその動作に焦点を合わせた。たとえばアモルファスシリコン、ポリシリコン、セレン化カドミウム、または、技術上周知である、または、将来開発される他の光伝導性もしくは光抵抗性の材料のいずれかを含むなんらかの光伝導性（または光抵抗性）材料をセンサーに対して使用できることが理解されるであろう。ポリシリコンベースのセンサーは、アモルファスシリコンベースのセンサーより本来より安定した動作となり、ポリシリコンを表示装置に使用するとまた本来製造コストがかさむが、それは、フラットパネル表示装置製造インフラストラクチャがアモルファスシリコンに対しては良好に確立されているが、数十億ドルものコストをかけてポリシリコン用に再構築する必要はないからである。したがって、その校正およびフィードバック安定ならびに制御機能によってアモルファスシリコン材料の使用を可能とする本発明のこれらのシステム、構造、方法は、際立った利点を提供する。結晶性シリコン（ $x-Si$ ）とポリシリコン（ $p-Si$ ）とアモルファスシリコン（ $a-Si$ ）間の相違と関連する問題点は本明細書の別のところで説明する。

【0152】

5. 表示デバイスと表示システムの方法と動作の実施形態

本発明のシステムとデバイスおよびこれらと関連する校正方法と技法の多くの特徴を説明したので、次に表示装置の動作の態様に注目する。図6の実施形態の読取回路と、図6の電荷増幅器CA1をVC1とトランジスタT4の代わりに用いている図8の実施形態の画素回路を用いる実施形態に注目する。当業者はこの記述に照らし合わせて、既述したさまざまな実施形態を組み合わせて表示デバイスや表示システムに利用されることを理解されるであろう。

【0153】

次に、図11のフローチャートを参照して、表示装置や表示システムを操作するシステムと方法の実施形態を説明する。オプションのステップを含むこのステップのシーケンスは例示であり、ステップの順序をいくぶんか再編成したり、他のステップを並行に実行したりしても、本発明の精神と範囲から逸脱することがないことは明らかである。

【0154】

第1ステップ（ステップ851）：アナログ画像データ機能ロジックブロック208は、第1行中の第1画素（画素1、行1）の画像電圧を画像A/Dコンバータ209に送り、ここで、画像アナログ電圧は、8ビット階調レベルシステムでは0と255の間の数である画像階調レベルを表すデジタル数値に変換される。別のビット数の画素階調レベルデータをサポートしている階調レベルシステムの場合、可能なすべてのレベルを実際に利用しなければ、このデジタル数値はこの範囲またはそれ以下の範囲に対応する。色チャンネルごとに256レベルを持つ8ビット階調レベルシステムをこの説明で仮定するが、本発明を制限するものではまったくない。（ここで、第1行の第1画素から始まるこの手順または他のいずれかの手順を実行し、次に第1行の次の画素を、という具合に他のすべての行を実行していくことは論理的に意味があるが、この手順もこの開始点又はシーケンスを必要とせず、現実には、記述したように各画素を校正および／操作するようにロジックが設計されている限り、どのような順序を用いてもよい。）

【0155】

第2ステップ（ステップ852）：0と255の間のこの画像階調レベルを階調レベルロジック機能ブロックZ103に送る。

【0156】

第3ステップ（ステップ853）：階調レベルロジック機能ブロックZ103は、第1行中の第1画素（画素1、行1）の階調レベルの数値をデジタル電圧に変換し、この電圧が画素に印加されて、OLEDのダイオードD1が、第1のステップで表示システムに入力された画像階調レベルに等しい輝度レベルで光子束を放射する。この電圧は、製造者の

ガンマテーブル中の情報と画素偏差メモリ Z 1 0 2 からの情報を用いて決定される。表示装置が新品である初期状態では、画素偏差メモリ中にはなんら偏差データがなく、ここに記憶されている値はデフォルト値であって、これらの値は実際には製造者のガンマテーブルの値を変更しないが、表示装置がエージングするに連れて、偏差値が画素偏差メモリ Z 1 0 2 に蓄積される。

【0157】

第4ステップ（ステップ854）：第1の行中の第1の画素（画素1、行1）に対するデジタル電圧が表示装置コントローラ Z 1 0 4 に送られる。

【0158】

第5ステップ（ステップ855）：表示装置コントローラ Z 1 0 4 は、第1行中の第1画素（画素1、行1）のデジタル電圧を列ドライバ238に中継する。表示装置用のラインバッファは技術上周知であり、ここでは詳述しない。第1行中の第1画素（画素1、行1）の画素電圧は、第1列の位置（列位置1）のラインバッファ中にロードされる。

【0159】

第6ステップ（ステップ856）：この行中のすべての画素が列ドライバ238中のラインバッファにロードされるまで、ステップ851～855をこの行中のすべての画素に対して繰り返す。

【0160】

第7ステップ（ステップ857）：表示装置コントローラ Z 1 0 4 からのコマンドに基づいて、第1行（行1）の画素データが、1連の平行 DAC（表示装置において各列に1つ）にダウンロードされ、これが、デジタル画素電圧をアナログ電圧に変換してすべてのライン L 3（列1つにつき1つ）に印加する。

【0161】

第8ステップ（ステップ858）：表示装置コントローラ Z 1 0 4 は、ライン L 3 上のアナログ電圧が十分安定するのを待って、行1選択信号を行選択機能ロジックブロック240に送る。

【0162】

第9ステップ（ステップ859）：行選択機能ロジックブロック240は、行1に対するライン L 2 に高電圧を印加する、すなわち、第1行の中のすべての T 1 トランジスタをオンし、これで、ライン L 3 上の印加電圧を第1行中のすべての画素中のキャパシタ C 1 に転送する。すると、パワー T F T トランジスタ T 2 が電流を第1の行中のダイオード D 1 の O L E D ダイオードに供給する。同時にまたは実質的に同時に、すべてのセンサー T F T のトランジスタ T 3 がオンし、これで、キャパシタ C 2 が再充電電圧、たとえば、前の例で記載した例示の電圧である 10 ボルトになるまで電荷をキャパシタ C 2 に流し込む。

【0163】

第10ステップ（ステップ860）：電荷がキャパシタ C 2 の中に移動すると、この行中の各画素に対して電圧がサンプルされて機能ロジックブロック Z 1 0 1 に保持される。

第11ステップ（ステップ861）：サンプルされ保持された電圧は、A/Dコンバータ207とマルチプレクサ M U X 2 0 7 a によってデジタル化され多重化されて、シリアルデータストリームになる（デジタル化と多重化の順序を逆転させても性能が失われることはない。）

【0164】

第12ステップ（ステップ862）：表示装置コントローラ Z 1 0 4 は、このシリアルセンサーデータと校正メモリ（C a l M e m）250からの校正データのストリームを、コンパレータ260に送り、この画素に対するシリアルセンサーデータと校正データの比較を発生させる。

【0165】

第13ステップ（ステップ863）：コンパレータ250は、校正データからセンサーデータを減算（またはこれら間の差を発生）して、その結果を画素偏差メモリ Z 1 0 2（

10

20

30

40

50

行 1) に送る。ここで、データは画素番号と行 (または他のいずれかのスキーム) にしたがって、画像階調レベルを表すデジタル数値である第 1 のステップ (ステップ 8 5 1) で画素に対して設定された階調レベルで記憶される。

【0166】

第 1 4 ステップ (ステップ 8 6 4) : フレーム中のすべての行がダウンロードされ、偏差 (もしあれば) が測定されて画素偏差メモリに記憶されるまで、ステップ 8 5 6 ~ 8 6 3 を繰り返す。

【0167】

第 1 5 ステップ (ステップ 8 6 5) : ステップ 8 5 1 ~ 8 6 4 を、おのこのフレーム (または設定された動作プランにしたがっていずれかの指定済みのフレーム) に対して繰り返す。1 つの実施形態ではこの手順をおのこのフレームに対して実行するが、これは不必要であり、それは、画素は必ずしもこの速度でエージングしたりまたは変化したりするわけではないからである。別の例では、デバイスがパワーオンすると、クロックで決定された動作時間期間ごとに、自動的または手動で発生された信号に反応して、または他の事象が発生すると、この手順をなんらかの所定数のフレームごとに繰り返す。1 つの実施形態では、この手順をフレームごとに繰り返すが、それは、いったん回路と方法が確立されると、すべてのフレームに対して手順を実行してもコストがかからないからである。

【0168】

6. 表示システムの実施形態

図 1 2 は、本発明の態様による表示システムの実施形態を示す。アレイ状に配列され既述のタイプを持つ複数の発光画素 6 0 3 を有する表示画面 6 0 2 をモニターフレーム、キャビネットまたは他のデバイスなどのハウジング 6 0 4 内に保持または搭載して、画像 6 0 5 または他の 2 次元図形を表示する。(ここで、1 次元表示装置もまた本発明の特徴を用いて製造されるが、可能ではあるが興味が薄い。)

【0169】

表示装置の基板 (しばしばガラスやポリマー材料) 上に形成された回路やデバイスはオンガラス回路やデバイスと呼ばれ、一方、表示装置の基板上には形成されていない回路やデバイスはオフガラス回路やデバイスと呼ばれる。表示画素のおのこの内部に形成されている画素発光体 D 1、センサー S 1、センサーキャパシタ C 2 および他の素子を含む画素はオンガラスで形成される。他の素子は従来の表示装置設計原則にしたがってオフガラスで形成される。オンガラス回路やデバイスは、表示装置ドライブや制御電子システム 6 0 6 などのオフガラス回路やデバイスに対して、インタフェース 6 0 8 を介して接続される。これらの表示装置ドライブや制御電子システム 6 0 6 はモニターハウジング 6 0 4 の内部に外部に搭載されるが、通常は、内部に収納され、これで、ユーザが 1 つ以上の (アナログまたはデジタル式の) ビデオや画像の発生源 (たとえば、DVD プレーヤー 6 1 0、コンピュータ 6 1 2、ビデオもしくはデジタルカメラ 6 1 4 またはメモリカード 6 1 6 など) にプラグインして、画像やビデオを表示させる。こうする代わりにまたはこれに加えて、表示システム 6 0 0 は、TV チューナや受信機 6 1 8 または他の内部ジェネレータなどのシステム内の画像発生装置を含む。もちろん、表示用のデータをシステム 6 0 0 に送出するためのさまざまな他の有線式または無線式のインタフェースがある。スイッチングデバイス S W 6 2 0 は、どの発生源を表示するかを手動または自動的に選択するが、複数の発生源を、画像内画像技術を用いたりして同時に表示してもよい。本システムはまた、さまざまな形態の画像処理や強化をサポートする。

【0170】

上記は単に、撮像応用分野に対する表示技術の 1 応用例であり、本技術の主要な応用分野がフラットパネル表示装置ではあるが、この本発明の技術は、湾曲表面を持つ表示装置にも応用されることが理解されるであろう。この本発明の技術が適用される表示分野には限界がない。われわれが例としてリストアップすれば、情報機器、テレビモニター、CD プレーヤー、DVD プレーヤー、コンピュータモニター、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信

機器（PDA）、電話、図形システム、印刷システム、スコアボードシステム、文書・画像スキャナ、エンターテインメントシステム、家庭用電化製品、コピー機や、GPSナビゲーション表示装置、動的アート表示デバイス、デジタルもしくはビデオカメラ、およびこれらの組み合わせがある。

【0171】

7. 特徴の特定の組み合わせを持つ例の実施形態

さまざまな構造、デバイス、システム、アーキテクチャ、方法、手順およびコンピュータプログラムを本明細書中で説明し図面で解説した。本発明が、別個にまたはさまざまに組み合わせ利用可能な多くのさまざまな特徴や要素を提供することが本発明の説明に照らし合わせて理解されるであろう。この明細書のこのセクションでは、本発明の特徴と要素の特定の組み合わせを有するまたは必要とする一部の特定の実施形態を記載する。ここに記載するこれらの組み合わせは単に例示であり、このセクションや本明細書全体で説明する特徴や要素はどれでも別個にまたは組み合わせ使用される。また、詳細な説明で記載したセクションの見出しまたは小見出しは単に、読者に対する案内を意図するものであり、本発明のさまざまな態様、特徴および要素が本明細書全体にわたって記載されていることが理解されるであろう。

【0172】

1つの態様では、本発明は、長寿命の輝度フォードバック安定表示パネルのためのシステムと方法を提供する。第1の実施形態では、本発明は少なくとも1つの電子回路デバイスからおのおのが形成される複数の発光画素を有する表示デバイスと、外部画像発生源から生の入力画像信号を受信して、修正された画像信号を表示装置に入力する表示ドライバ回路と、少なくとも1つの表示デバイス輝度値を発生する表示輝度検出器と、少なくとも1つの表示デバイス輝度値を受信して、情報を表示ドライバ回路に通信する処理ロジックユニットであり、この表示ドライバ回路はこの通信される情報を用いて、生の入力画像信号から修正済みの画像信号を発生するための変換を発生する、前記処理ロジックユニットと、を備える安定フィードバック表示システムを提供する。

【0173】

本システムの第2の特定の実施形態では、おのおのの画素が、サンプル・ホールド回路と、サンプル・ホールド回路によって制御される電流発生源と、電流発生源から電流供給される光子放射デバイスと、光子放射デバイスからある分離距離内に配置され、光子放射デバイスが放射した光子を検出する輝度検出デバイスとを備える。

【0174】

第3の実施形態では、画素はおのおのが光子放射体と、画素内に配置された光子束累積装置とを備える。光子束累積装置は、指定時間中に光子放射体から光子の束をとらえ、とらえられた光子に反応して電気的特性が変化し、この時間中に途中で遮ぎられた光子を累積しまたはその数をカウントし、この指定時間中の累積光子束の全体を示す信号を発生する。第4の実施形態では、光子束累積装置は、光子束の変化や変動に反応して特定が変化したり変動したりする光デバイスから形成されたセンサーと、電荷を蓄積または減少するように適用された電荷蓄積デバイスと、センサーの抵抗率や伝導度の変化に反応して電荷蓄積デバイスに電荷を出力したりこれから電荷を除去したりする制御回路とを備える。第5の実施形態では、電荷蓄積デバイスはキャパシタである。第6の実施形態では、制御回路はトランジスタを備える。第7の実施形態では、光デバイスは、自身の表面に衝突する光子束が変化すると抵抗率や伝導度が変化する感光性抵抗体を備える。第8の実施形態では、光デバイスは、自身の表面に衝突する光子束の変動に応じて漏れ電流が増減する光ダイオードを備える。第9の実施形態では、この光ダイオードの漏れは、漏れ電圧、漏れ電流および漏れ電荷のなかの少なくとも1つを含む。第10の実施形態では、光デバイスは、光トランジスタの表面に衝突する光子束の変動に応じて電流が増減するこの光トランジスタを備える。

【0175】

本システムの別の実施形態では、輝度検出器は光子束累積装置を備えている。本システ

ムの別の実施形態では、画素は、光子束累積装置と同じ画素内で光子放射デバイスが放射した光子束を累積する特定の光子束累積装置を備える。本システムの別の実施形態では、おのこの光子束累積装置は、第1の回路ノードを第2の回路ノードから隔離し、また、出力ポート（ノード）を有する隔離スイッチングデバイスと、隔離スイッチングデバイスの出力ポート（ノード）に結合された入力部と電圧基準ノードに接続された出力部とを有する感光性ユニットと、隔離スイッチの第1のポートと結合された第1の電極と電圧基準ノードと結合された第2の電極とを有する電荷蓄積デバイスとを備える。本システムの別の実施形態では、電荷蓄積デバイスはキャパシタを備える。本システムの別の実施形態では、隔離スイッチはトランジスタを備える。本システムの別の実施形態では、隔離スイッチは、薄膜トランジスタ（TFT）として基板上に形成される。本システムの別の実施形態では、薄膜トランジスタはアモルファスシリコンから形成されている。本システムの別の実施形態では、薄膜トランジスタはポリシリコンから形成されている。本システムの別の実施形態では、薄膜トランジスタはセレン化カドミウムから形成されている。本システムの別の実施形態では、薄膜トランジスタはいずれかの半導体材料から形成されている。

10

【0176】

本システムの別の実施形態では、薄膜トランジスタはある材料で区画されたチャネルを含むが、この材料は、アモルファスシリコンチャネル、ポリシリコンチャネル、セレン化カドミウムチャネル、ガリウム砒素チャネルおよび他のいずれかの半導体材料で形成もしくは区画されたチャネルからなる材料の集合から選択される。

【0177】

20

本システムの別の実施形態では、表示デバイスは平面アレイ状に配置された複数の画素を含む。本システムの別の実施形態では、複数の個々の画素が行と列によってアドレス指定される。本システムの別の実施形態では、指定時間は行アドレス時間以下である。本システムの別の実施形態では、指定時間は行アドレス時間の0.01（1%）と行アドレス時間の間である。本システムの別の実施形態では、指定時間は行アドレス時間の0.1（10%）と行アドレス時間の間である。本システムの別の実施形態では、指定時間はフレーム時間以下である。本システムの別の実施形態では、指定時間は行アドレス時間の0.01より大きく、フレーム時間以下である。本システムの別の実施形態では、複数のフレーム時間に等しい。

【0178】

30

本システムの別の実施形態では、表示装置発光デバイスは有機発光ダイオード（OLED）である。本システムの別の実施形態では、有機発光ダイオード（OLED）は小分子OLEDである。本システムの別の実施形態では、有機発光ダイオード（OLED）はポリマーOLED（PLED）である。有機発光ダイオード（OLED）はフォスフォレセントOLED（PHOLED）である。本システムの別の実施形態では、有機発光ダイオード（OLED）は、単一または複数の層を成す有機材料および電極の何らかの組み合わせのなかのいずれかの材料から形成される。本システムの別の実施形態では、有機発光ダイオード（OLED）はアクティブマトリックスOLEDである。本システムの別の実施形態では、表示装置発光デバイスはエレクトロルミネセントデバイスである。本システムの別の実施形態では、表示装置発光デバイスはプラズマ発光デバイスである。本システムの別の実施形態では、表示装置発光デバイスは、いずれかの制御式光子放射デバイスである。本システムの別の実施形態では、アクティブマトリックスはアモルファスシリコンから形成されている。本システムの別の実施形態では、アクティブマトリックスはポリシリコンから形成されている。本システムの別の実施形態では、アクティブマトリックスはセレン化カドミウムから形成されている。本システムの別の実施形態では、アクティブマトリックスはいずれかのタイプの半導体材料から形成されている。

40

【0179】

別の態様では、本発明は、表示システムを安定させる方法を提供する。この方法は、少なくとも1つの電子回路デバイスからおのこのが形成される複数の発光画素を有する表示デバイスを提供するステップと、外部画像発生源から表示ドライバ回路によって生じる入力

50

画像信号を受信して、修正された画像信号を表示装置に入力するステップと、表示輝度を検出して、少なくとも1つの表示デバイス輝度値を発生するステップと、少なくとも1つの表示デバイス輝度値を処理ロジックユニットによって受信して、情報を表示ドライバ回路に通信し、この通信される情報を用いて、生の入力画像信号から修正済みの画像信号を発生するための変換を発生するステップとを含む。

【0180】

別の態様では、本発明は、発光性アクティブマトリックス表示デバイス中の各画素の輝度を個々に操作して制御する方法を提供する。本方法の1つの実施形態では、本発明は表示デバイス中の画素輝度を制御する方法を提供する。この方法は、デジタル画像階調レベル値と、デジタル階調レベル値に対応する画素の輝度を発生する表示駆動信号間の変換を記憶するステップと、特定の画素に対する目標階調レベルを特定するステップと、前記目標階調レベルに対応する表示駆動信号を格納済みの前記変換に基づいて発生して、第1の表示フレーム中に駆動信号によって前記特定の画素を駆動するステップと、第1の表示時間の終了時において前記特定の画素の輝度の実際の測定値を表すパラメータを測定するステップと、前記特定の画素に対して特定された目標輝度と実際の測定された輝度との間の差を決定するステップと、前記特定の画素の格納済み変換を決定された差に基づいて修正するステップと、修正された前記変換を記憶し、これを用いて、第1のフレーム時間に続くフレーム時間中に特定の画素に対する表示駆動信号を発生するステップとを含む。

【0181】

本方法の別の実施形態では、第1の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである。本方法の別の実施形態では、第1のフレームに続くフレーム時間は、いずれかの後続のフレーム時間である。本方法の別の実施形態では、第1の表示フレームは、ソフトウェアプログラミングもしくは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである。本方法の別の実施形態では、第1の表示フレームは、1つの連続の期間または複数の不連続の期間からなっており、ここで、連続の期間または不連続の期間のどちらかが1つのフレーム時間または複数のフレーム時間にわたって発生する。本方法の別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生するステップが、1つのフレームまたはさまざまなフレームのいずれかの後続の部分で発生する。本方法の別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生するステップが、この1つの連続期間または複数の不連続期間のどちらかが発生し、また、この連続期間または不連続期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する。本方法の別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生するステップが、1つの連続期間または複数の不連続期間のどちらかが発生し、また、この連続期間または不連続期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する。

【0182】

本方法の別の実施形態では、この記憶された変換は、表示システムの階調レベルロジック機能ブロックに記憶されている変換を含む。本方法の別の実施形態では、この記憶された変換は、表示デバイスのガンマテーブルに記憶されている変換を含む。本方法の別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電圧測定値を含む。本方法の別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含む。本方法の別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積されまたは減少される電子の数に対応した電荷測定値を含む。本方法の別の実施形態では、電荷蓄積デバイスはキャパシタである。本方法の別の実施形態では、電子は、センサーに入射する光子の束に反応して変化する抵抗やコンダクタンスを有するセンサー素子の抵

抗やコンダクタンスに比例して蓄積または流出される。本方法の別の実施形態では、この比例は正比例である。

【0183】

本方法の別の実施形態では、第1のフレーム時間に続くフレーム時間は次の後続フレーム時間である。本方法の別の実施形態では、第1のフレーム時間に続くフレーム時間はいずれかの後続フレーム時間である。本方法の別の実施形態では、第1のフレーム時間に続くフレーム時間は次の表示デバイスパワーオン時間である。本方法の別の実施形態では、第1のフレーム時間に続くフレーム時間は、所定のまたは動的に決定された時間間隔におけるフレーム時間である。本方法の別の実施形態では、表示デバイス中の各画素に対して異なった変換が記憶される。本方法の別の実施形態では、表示デバイス中の別個にアドレス指定可能な各画素に対して表示されるおのおのの異なった階調レベルに対して異なった変換が記憶される。本方法の別の実施形態では、第1の表示時間は、表示装置中で画素がオンである持続時間である。本方法の別の実施形態では、表示時間は、8ミリ秒と36ミリ秒の間の実質的に任意の時間である。本方法の別の実施形態では、表示時間は、10ミリ秒と20ミリ秒の間の実質的に任意の時間である。本方法の別の実施形態では、フレーム時間の一部は実質的に行アドレス時間を含む。本方法の別の実施形態では、指定された時間は行アドレス時間以下である。本方法の別の実施形態では、フレーム時間の一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の一部はフレーム時間以下である。本方法の別の実施形態では、フレーム時間の一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本方法の別の実施形態では、フレーム時間の一部は、フレーム時間の複数倍に等しい。本方法の別の実施形態では、フレーム時間の一部は、行アドレス時間とフレームアドレス時間の間の時間を含む。

【0184】

本方法の別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表すパラメータを測定するステップは、周知の電圧に充電されたまたはこれから放電されたキャパシタ上に蓄積された電圧を測定するステップを含み、充電または放電の量は、特定の画素内の発光体から同じ特定の画素内のセンサーに放射された光子束に比例する。

【0185】

本方法の別の実施形態では、さらに、特定する前記ステップ、発生する前記ステップ、測定する前記ステップ、決定する前記ステップ、修正する前記ステップおよび使用する前記ステップは表示装置中のすべての画素に対して繰り返される。本方法の別の実施形態では、特定の画素に対する特定された目標輝度と実際の輝度測定値間の差の決定は、製造中または最初に用いられる際に実行される表示装置校正手順で決定される特定の画素センサー上の基準累積光子束に基づいている。本方法の別の実施形態では、本方法は、表示装置が表示するように指令されるすべての画素とすべての階調レベルに対して初期変換を決定して記憶する表示装置校正手順を含む。

【0186】

別の態様では、本発明は、表示デバイス中の画素の輝度を制御する制御システムを提供する。この制御システムは、

画素が表示することを指令される各画素と各階調レベルについての格納済み画素階調レベルから表示画素駆動信号への変換であって、前の表示フレーム期間中での表示装置画素の性能特性に基づいている変換と、

命令を受け取る制御部に応答して、特定の画素位置について特定の階調レベルを表示して、第1のフレーム時間中に前記格納済みの変換を用いて前記特定の画素に対して駆動信号を生成する表示駆動信号発生器と、

表示装置中の各々の別個の画素について、第1の表示時間の終了時に複数の特定の画素の各々の実際の輝度測定値を表すパラメータを測定する輝度測定回路と、

前記特定の画素に対する前記特定の目標輝度と実際の測定輝度の間の差を決定するコン

10

20

30

40

50

パレータ回路と、

各々の特定の画素に対する前記格納済み変換を、決定された前記差に基づいて第1のフレーム時間の一部の間に修正する変換更新ロジックとを含み、

修正された変換を用いて、第1のフレーム時間に続く第2のフレーム時間の一部の間に前記特定の画素に対する前記表示駆動信号を発生する。

【0187】

この制御システムの別の実施形態では、格納済みの前記変換は、表示システムの階調レベルロジック機能ブロックに記憶されている変換を含む。本制御システムの別の実施形態では、この記憶された前記変換は、表示デバイスのガンマテーブルに記憶されている変換を含む。本制御システムの別の実施形態では、前記輝度測定回路は、第1の表示時間の終了時での特定の画素の実際の測定輝度を表し、また、表示装置の各画素に対して別々に電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含むパラメータを測定する。本制御システムの別の実施形態では、前記電荷蓄積デバイスはキャパシタを含む。本制御システムの別の実施形態では、前記電子は、センサーに入射する光子の束に反応して変化する抵抗率や伝導率を有するセンサー素子の抵抗率や伝導率に比例して蓄積または減少される。本制御システムの別の実施形態では、この比例は正比例である。本制御システムの別の実施形態では、第1のフレーム時間の一部に続く第2のフレーム時間は、任意のまたは複数の後続フレーム時間の時間の一部である。本制御システムの別の実施形態では、第1のフレーム時間に続くフレーム時間は、次の表示デバイスパワーオン時間である。本制御システムの別の実施形態では、第1のフレーム時間に続くフレーム時間は、所定のまたは動的に決定された時間間隔におけるフレーム時間である。本制御システムの別の実施形態では、表示デバイス中の各画素に対して異なった変換が記憶される。本制御システムの別の実施形態では、表示デバイス中の別個にアドレス指定可能な各画素に対して表示されるおのおのの異なった階調レベルに対して異なった変換が記憶される。本制御システムの別の実施形態では、第1の表示時間は、表示装置中で画素がオンである持続時間である。

【0188】

本制御システムの別の実施形態では、表示時間は、8ミリ秒と36ミリ秒の間の実質的に任意の時間である。本制御システムの別の実施形態では、表示時間は、10ミリ秒と20ミリ秒の間の実質的に任意の時間である。本制御システムの別の実施形態では、フレーム時間の一部は実質的に行アドレス時間を含む。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間とフレームアドレス時間の間の時間を含む。本制御システムの別の実施形態では、フレーム時間の一部は、実質的に行アドレス時間を含む。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間以下である。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の一部はフレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の一部は、フレーム時間の複数倍に等しい。本制御システムの別の実施形態では、フレーム時間の一部は、行アドレス時間の0.01とフレーム時間の間の時間を含む。

【0189】

本制御システムの別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表すパラメータを測定するステップは、周知の電圧に充電されまたはこれから放電されたキャパシタ上に蓄積された電圧を測定するステップを含み、充電または放電の量は、特定の画素内の発光体から同じ特定の画素内のセンサーに放射された光子束に比例する。

【0190】

本制御システムの別の実施形態では、特定する前記ステップ、発生する前記ステップ、

測定する前記ステップ、決定する前記ステップ、修正する前記ステップおよび使用する前記ステップは、表示装置中のすべての画素に対して繰り返される。本制御システムの別の実施形態では、特定の画素に対する特定された目標輝度と実際の輝度測定値間の差の決定は、製造中または最初に用いられる際に実行される表示装置校正手順で決定される特定の画素センサー上の基準累積光子束に基づいている。本制御システムの別の実施形態では、本制御システムは、表示装置が表示するように指令されるすべての画素とすべての階調レベルに対して初期変換を決定して記憶する表示装置校正手順をさらに含む。本制御システムの別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電流測定値を含む。本制御システムの別の実施形態では、第1の表示時間の終了時での特定の画素の実際の測定輝度を表す測定されたパラメータは、電荷蓄積デバイスに累積または減少された電子の数に対応した電荷測定値を含む。本制御システムの別の実施形態では、第1の表示フレームは、ソフトウェアプログラミングもしくはは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである。本制御システムの別の実施形態では、第1の表示フレームは、ソフトウェアプログラミングもしくはは表示装置のユーザまたはこれらの組み合わせによって指定されたいずれかの表示フレームである。本制御システムの別の実施形態では、第1の表示フレームは、1つの連続の期間または複数の不連続の期間からなっており、ここで、連続の期間または不連続の期間のどちらかが1つのフレーム時間または複数のフレーム時間にわたって発生する。

10

【0191】

20

本制御システムの別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つの連続の期間または複数の不連続の期間のいずれかの後続部分で適用される。本制御システムの別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つの連続の期間または複数の不連続の期間のどちらかが発生し、また、この連続の期間または不連続の期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する。本制御システムの別の実施形態では、修正された変換を記憶および／または使用して、特定の画素に対する表示駆動信号を発生する前記ステップが、1つの連続の期間または複数の不連続の期間のいずれかで発生し、また、この連続の期間または不連続の期間のどちらかが、1つのフレーム時間または複数のフレーム時間にわたって発生する。

30

【0192】

別の態様では、本発明は高性能安定アクティブマトリックス式発光表示装置を操作するフィードバック制御するシステムと方法を提供する。本方法の1つの実施形態では、本発明は複数の画素を有するアクティブマトリックスOLED表示デバイスまたは他の発光性表示デバイスを操作するシステムを提供する。このシステムは、

デジタル画像データの外部発生源に結合された階調レベルロジックであり、画像画素階調レベル値の第1の表現を同じ画像画素値の第2の表現に変換する変換を含む、階調レベルロジックと、

前記階調レベルロジックから入力を受信して、画像信号と制御信号を表示マトリックスの行選択ドライバ回路と列ドライバ回路に通信するように動作する表示装置コントローラであり、前記行選択ドライバ回路と前記列ドライバ回路は、複数の画素に対してフレーム時間中に画像が表示させ、前記複数の画素のおおのが、画素光子束放射体と、画素表示フレーム時間の一部で前記放射体からの放射済み光子束の少なくとも一部を累積して、累積された光子束を示す出力信号を発生する画素光子束レセプタとを含む、前記表示装置コントローラと、

40

前記複数の画素のおおののに対する校正值と、画素によって表示される各画素値とを格納する校正メモリと、

前記複数の画素のおおののと前記校正メモリとから出力信号を受信して、受信した出力信号を前記校正メモリからのこれらに対応する複数の信号と比較して、画素ごとに差分信

50

号を計算するコンパレータと、

前記コンパレータから差分信号を受信して、少なくとも校正値と測定値が異なる画素位置と画素階調レベル値とについて前記階調レベルロジックの前記変換の変更を指示する画素偏差ロジックと

を備える。

【0193】

本システムの別の実施形態では、画素偏差ロジックは、画素輝度の校正値と画素輝度の測定値間の偏差を記憶する画素偏差メモリを含む。本システムの別の実施形態では、前記偏差値は電圧値であり、累積された光子束を示す前記出力信号は電圧であり、前記コンパレータは電圧比較回路である。本システムの別の実施形態では、前記校正値は電流値であり、累積された光子束を示す前記出力信号は電流であり、前記コンパレータは電流ベースの電荷アンプ／インピーダンス変換回路である。本システムの別の実施形態では、前記校正値は電荷値であり、累積された光子束を示す前記出力信号は電荷であり、前記コンパレータは電荷ベースの比較回路である。本システムの別の実施形態では、前記校正値は電圧値であり、累積された光子束を示す前記出力信号は電荷であり、前記コンパレータは電圧比較回路である。

【0194】

本システムの別の実施形態では、累積された光子束を示す前記出力信号はアナログ信号であり、本システムは、さらに、画素表示フレーム時間の一部中でアナログ信号を画素ごとの累積光子束を表す電圧としてサンプルして、このサンプルされた信号をデジタル値に変換されるように保持するサンプル・ホールド回路と、サンプルし保持された前記アナログ信号をデジタル値に変換するアナログ／デジタルコンバータと、アナログ／デジタルコンバータに結合されており、前記デジタル値を受信してこれを前記コンパレータに対して所定のフォーマットと順序で通信するマルチプレクサとを備える。

【0195】

本システムの別の実施形態では、さらに、累積された光子束を示す出力信号はアナログ信号であり、本システムは、画素表示フレーム時間の一部中でアナログ信号を画素ごとの累積光子束を表す電圧としてサンプルして、このサンプルされた信号を保持するサンプル・ホールド回路と、前記サンプル・ホールド回路に結合されており、サンプルされ保持されたアナログ信号値を受信するマルチプレクサと、前記マルチプレクサから受信したサンプルされ保持されたアナログ信号を変換し、アナログ値をデジタル値に変換して、これをコンパレータに対して所定のフォーマットと順序で通信するアナログ／デジタルコンバータを備える。

【0196】

本システムの別の実施形態では、本システムは、さらに、デジタル画像データの外部発生源を備える。本システムの別の実施形態では、前記外部発生源は、デジタル画像データまたはアナログデータとの組み合わせの発生源と画像アナログ／デジタルコンバータを備える。

【0197】

本システムの別の実施形態では、フレーム時間の前記一部は行アドレス時間以下の期間を含む。本システムの別の実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本システムの別の実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%を含む。本システムの別の実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%を含む。本システムの別の実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間とフレーム時間の間の時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間以下の時間を含む。本制御システムの別の実施形態で

は、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

【0198】

別の実施形態では、本発明は複数の画素を有するアクティブマトリックス表示デバイスを操作する方法を提供する。この方法は、

各画素の校正值とこの画素の各々によって表示される各々の階調レベル値とを校正メモリに記憶するステップと、

表示装置中の画素ごとに、また、この画素の各々で表示される階調レベルごとに画像階調レベル値の第1の表現を同じ画像階調レベル画素値の第2の表現に変換する変換を変換メモリに格納するステップと、

外部発生源からの複数の画素に対する画像画素階調レベル値の第1の階調レベル表現を受信するステップと、

格納されている変換にしたがって画素ごとに第1の階調レベル表現を等しい数の第2の階調レベル表現に変換するステップと、

画像階調レベル画素値の第2の表現にしたがって現在の表示フレーム時間中にマトリックス表示デバイス中の画素素子を駆動するための画像データ信号と制御信号を発生するステップと、

現在の表示フレーム時間の一部中で表示装置中の複数の画素のおのおの上の累積光子束を示す表示装置中の複数の画素のおのおのに対する累積光子束信号を発生するステップと、

画素1つずつ、画素ごとに指令された階調レベルに対する複数の累積光子束信号を同じ階調レベルの校正值と比較して、指令された階調レベルと測定された階調レベル間の差を示す複数の比較結果を発生するステップと、

画素ごとになんらかの偏差を比較結果に基づいて特定して、少なくとも画素位置と校正值と測定値に差があるような画素階調レベル値に対して後続の表示フレーム時間中に適用される格納済み変換の変化を出力するステップと、を含む。

【0199】

本方法の1つの実施形態では、前記偏差特定ステップは、校正された画素輝度値と測定された画素輝度値の画素偏差を画素偏差メモリに記憶するステップを含む。

【0200】

本方法の1つの実施形態では、前記校正值は電圧値であり、前記累積光子束値は電圧であり、また、この比較は電圧比較である。本方法の1つの実施形態では、前記校正值は電流値であり、前記累積光子束値は電流であり、また、この比較は電流比較を含む。本方法の1つの実施形態では、前記校正值は電荷値であり、前記累積光子束値は電荷であり、また、この比較は電荷比較を含む。

【0201】

本方法の1つの実施形態では、前記累積光子束値はアナログ信号であり、本方法は、さらに、画素表示フレーム時間の一部中で画素1つ当たりの累積光子束を表す電圧としてアナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、サンプルされたアナログ信号をデジタル信号に変換するステップと、を含む。

【0202】

本方法の1つの実施形態では、前記累積光子束値はアナログ信号であり、本方法は、さらに、画素表示フレーム時間の一部中で画素1つ当たりの累積光子束を表す電荷としてア

ナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、サンプルされたアナログ信号をデジタル信号に変換するステップとを含む。

【0203】

本方法の1つの実施形態では、前記累積光子束値はアナログ信号であり、本方法は、さらに、画素表示フレーム時間の一部中で画素1つ当たりの累積光子束を表す電流としてアナログ信号をサンプルして、このサンプルされた信号をデジタル信号に変換するために保持するステップと、サンプルされたアナログ信号をデジタル信号に変換するステップとを含む。

【0204】

本方法の1つの実施形態では、本方法は、さらに、複数の画素に対して画像画素階調レベル値の第1の階調レベル表現を発生するステップを含む。本方法の1つの実施形態では、前記デジタル画像データは、デジタル画像データまたはアナログ／デジタルコンバータによってデジタルデータに変換されるアナログ画像データを含む。本方法の1つの実施形態では、フレーム時間の前記一部は行アドレス時間以下の時間を含む。

【0205】

本システムの1つの実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本システムの1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%を含む。本システムの1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%を含む。本システムの1つの実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒を含む。本制御システムの別の実施形態では、行アドレス時間とフレーム時間の間の時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下の時間を含む。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本制御システムの別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本制御システムの別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本制御システムの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

【0206】

本方法の別の実施形態では、後続の表示フレーム時間は、現在の表示フレーム時間に続く次の表示時間である。本方法の別の実施形態では、後続の表示フレーム時間は、現在の表示フレーム時間に続くいずれかの表示フレーム時間である。本方法の別の実施形態では、後続の表示フレーム時間は、表示装置の初期化時またはパワーオン時でのフレーム時間である。本方法の別の実施形態では、画像データ信号と制御信号は表示マトリックスの行と列を含み、また、制御信号と駆動信号は、複数の画素に対するフレーム時間中に画像を表示させるように動作する。

【0207】

本方法の別の実施形態では、前記画素はアモルファスシリコンから形成された少なくとも1つの薄膜トランジスタを含む。本方法の別の実施形態では、前記画素はポリシリコンから形成された少なくとも1つの薄膜トランジスタを含む。本方法の別の実施形態では、前記画素はセレン化カドミウムから形成された少なくとも1つの薄膜トランジスタを含む。本方法の別の実施形態では、前記画素は半導体材料から形成された少なくとも1つの薄膜トランジスタを含む。

【0208】

本方法の別の実施形態では、現在の表示フレーム時間の前記一部は行アドレス時間以下

10

20

30

40

50

である。本方法の別の実施形態では、現在の表示フレーム時間の前記一部は、フレーム時間以下である。本方法の別の実施形態では、現在の表示フレーム時間の前記一部は、フレーム時間の複数倍に等しい。本方法の1つの実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、フレーム時間全体の少なくとも50%を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、フレーム時間全体の少なくとも90%から100%を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、少なくとも1ミリ秒を含む。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間とフレーム時間の間の時間を含む。本方法の別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

【0209】

本方法の別の実施形態では、前記表示デバイスは有機発光ダイオード(OLE D)画素表示デバイスである。本方法の別の実施形態では、前記有機発光ダイオード(OLE D)は、小分子OLE Dである。本方法の別の実施形態では、前記有機発光ダイオード(OLE D)は、ポリマーOLE D(PLE D)である。本方法の別の実施形態では、前記有機発光ダイオード(OLE D)は、燐光性OLE D(PHOLE D)である。本方法の別の実施形態では、前記有機発光ダイオード(OLE D)は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される。本方法の別の実施形態では、前記有機発光ダイオード(OLE D)は、アクティブマトリックスOLE Dである。本方法の別の実施形態では、前記表示デバイスは、エレクトロルミネセントデバイスである。本方法の別の実施形態では、前記表示デバイスは、プラズマ発光デバイスである。本方法の別の実施形態では、前記表示デバイスは、いずれかの制御可能光子放射デバイスである。本方法の別の実施形態では、前記アクティブマトリックス表示デバイスは、アモルファスシリコンから形成されている。本方法の別の実施形態では、前記アクティブマトリックス表示デバイスは、ポリシリコンから形成されている。本方法の別の実施形態では、前記アクティブマトリックス表示デバイスは、セレン化カドミウムから形成されている。本方法の別の実施形態では、前記アクティブマトリックス表示デバイスは、いずれかのタイプの半導体材料から形成されている。

【0210】

別の態様では、本発明は、フィードバックで安定化されたフラットパネル表示のためのアクティブマトリックス表示装置と画素構造を提供する。1つの実施形態では、本発明は累積輝度センサーを有する発光画素デバイスを提供する。この画素デバイスは、発光デバイスと、この発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、駆動電流をフレーム時間中に前記発光デバイスに入力する駆動回路と、前記発光デバイスの近傍に配置された入射光子束の変化に反応して電気的特性の変化を示して、前記発光デバイスが発光状態にあるときに測定可能な光子をとらえる光センサーと、この光センサーと結合しており、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、フレーム時間の少なくとも一部において前記センサーの電気的特性の変化に反応して前記電荷蓄積デバイスの充電および放電を制御する制御回路または他の制御手段とを備える。

【0211】

本デバイスの1つの実施形態では、本デバイスは、さらに、表示フレーム時間の少なく

とも一部の終了時で前記電荷蓄積デバイスの両端の電圧を測定する電圧読取回路を備え、この測定された電圧はこのフレーム時間の一部の間での画素の測定輝度を示す。

【0212】

本デバイスの別の実施形態では、本デバイスは、さらに、表示フレーム時間の少なくとも一部の終了時で前記電荷蓄積デバイスからの電流を測定する電流読取回路を備え、この測定された電流はこのフレーム時間の一部の間での画素の測定輝度を示す。

【0213】

本デバイスの別の実施形態では、本デバイスは、さらに、表示フレーム時間の少なくとも一部の終了時で前記電荷蓄積デバイス上の電荷を測定する電荷読取回路を備え、この測定された電荷はこのフレーム時間の一部の間での画素の測定輝度を示す。

10

【0214】

本デバイスの別の実施形態では、本デバイスは、さらに、後続のフレーム時間中に画素駆動回路に修正値を入力し、これで、この後続フレーム時間中の測定輝度がフレーム測定時間中の場合より基準輝度からの変動が小さくなるようにするフィードバック制御回路を備える。

【0215】

本デバイスの1つの実施形態では、前記電荷蓄積デバイスの両端の電圧は、制御回路が前記電荷蓄積デバイスの充電または放電をすることが許容されているフレーム時間の一部の間における累積された光子束を表している。

【0216】

本デバイスの別の実施形態では、前記電圧読取回路は、さらに、前記電荷蓄積デバイスの両端の電圧と目標輝度に対応する基準電圧とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電圧コンパレータ回路を備える。本デバイスの別の実施形態では、前記電流読取回路は、さらに、前記電荷蓄積デバイスからの電流と目標輝度に対応する基準電流とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電流コンパレータ回路を備える。本デバイスの別の実施形態では、前記電荷読取回路は、さらに、前記電荷蓄積デバイス上の電荷と目標輝度に対応する基準電荷とを受け取って、目標輝度と測定輝度間の差を表す差分信号を発生する電荷コンパレータ回路を備える。本デバイスの別の実施形態では、前記読取回路は、電荷増幅回路を有する電荷アンプ／トランスインピーダンス増幅器として構成されている。本デバイスの別の実施形態では、前記電荷アンプ／トランスインピーダンス増幅器は、蓄積キャパシタを完全充電電圧にまで再充電するために必要とされる電荷を測定し、電荷増幅回路の反転（－）入力部は少なくとも1ギガオームという抵抗値を有し、電荷増幅回路の出力部は約0～100オームという抵抗値を有する。本デバイスの別の実施形態では、前記電荷増幅回路の出力の抵抗は、実質的に0～10オームのである。本デバイスの別の実施形態では、前記制御回路は少なくとも1つのトランジスタを備える。本デバイスの別の実施形態では、前記電荷蓄積デバイスは少なくとも1つのキャパシタを備える。本デバイスの別の実施形態では、前記電荷蓄積デバイスは複数のキャパシタを備える。本デバイスの別の実施形態では、前記センサーデバイスは、自身に入射する光子の数にしたがって抵抗またはコンダクタンスが変動する光抵抗性デバイスまたは光伝導性デバイスを備える。本デバイスの別の実施形態では、前記発光デバイスは光子を放射する。本デバイスの別の実施形態では、前記発光デバイスは発光ダイオードを備える。本デバイスの別の実施形態では、前記発光デバイスは有機発光ダイオードを備える。本デバイスの別の実施形態では、前記発光デバイスは無機発光ダイオードを備える。本デバイスの別の実施形態では、前記発光デバイスは、行と列として配置された2次元アレイとして配置された複数の発光デバイスのうちの1つである。本デバイスの別の実施形態では、前記発光デバイスは発光ダイオードを備える。

20

30

40

【0217】

本デバイスの別の実施形態では、前記発光デバイスは、有機発光ダイオードを備える。本デバイスの別の実施形態では、前記有機発光ダイオード（OLED）は、小分子OLEDである。本デバイスの別の実施形態では、前記有機発光ダイオード（OLED）は、ポ

50

リマーOLED (PLED) である。本デバイスの別の実施形態では、前記有機発光ダイオード (OLED) は、燐光性OLED (PHOLED) である。本デバイスの別の実施形態では、前記有機発光ダイオード (OLED) は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される。本デバイスの別の実施形態では、前記有機発光ダイオード (OLED) は、アクティブマトリックスOLEDである。本デバイスの別の実施形態では、前記表示デバイスは、エレクトロルミネセントデバイスである。本デバイスの別の実施形態では、前記表示デバイスは、プラズマ発光デバイスである。本デバイスの別の実施形態では、前記表示デバイスは、いずれかの制御可能光子放射デバイスである。

【0218】

本デバイスの別の実施形態では、前記アクティブマトリックス表示デバイスは、アモルファスシリコンから形成されている。本デバイスの別の実施形態では、前記アクティブマトリックス表示デバイスは、ポリシリコンから形成されている。本デバイスの別の実施形態では、前記アクティブマトリックス表示デバイスは、セレン化カドミウムから形成されている。本デバイスの別の実施形態では、前記アクティブマトリックス表示デバイスは、いずれかのタイプの半導体材料から形成されている。

【0219】

本デバイスの別の実施形態では、前記光センサー素子は抵抗部品を含むが、抵抗は入射する光子束に比例して変化する。本デバイスの別の実施形態では、前記光センサー素子は、入射する光子束に反応して抵抗および／またはコンダクタンスが変化する光ダイオードを含む。本デバイスの別の実施形態では、前記光センサーは、入射する光子束に反応して抵抗および／またはコンダクタンスが変化する光トランジスタを含む。本デバイスの別の実施形態では、前記光センサーは、発光デバイスが放射した光子をとらえて、これを電荷担体に変換して、前記センサーの材料をより良好な電流伝導体とし、これで、抵抗を下げている。本デバイスの別の実施形態では、前記光センサーの抵抗が低いため、センサーの2端子抵抗部品と並列に結合されているキャパシタ上に蓄積された電荷を排出する。本デバイスの別の実施形態では、前記画素回路は、抵抗部品とキャパシタを有するセンサーを備える光子束カウントインテグレータを含む。本デバイスの別の実施形態では、排出される電荷の量は、フレーム時間中に前記センサーに入射する光子の数に比例し、また、フレーム時間の一部の終了時での前記キャパシタ上の電圧は、フレーム時間の一部中にカウントもしくは累積された光子の示度である。

【0220】

本デバイスの別の実施形態では、特定の輝度レベルは前記センサー中に光電流を発生させ、この光電流の大きさが輝度 (センサー中の光子束) を示す。本デバイスの別の実施形態では、前記光電流は輝度に比例する。本デバイスの別の実施形態では、前記光電流は輝度に正比例する。本デバイスの別の実施形態では、前記感光性素子が発光ダイオードと同じ画素中に配置される。本デバイスの別の実施形態では、前記感光性素子は発光ダイオードと一体化され、これで、発光ダイオードが放射したすべてまたは実質的にすべての光子束が感光性素子に入射するようにする。本デバイスの別の実施形態では、前記感光性素子は、前記発光デバイスの陽極側の半導体と物理的に接触して置かれる表面または層を有する。

【0221】

本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本デバイスの別の実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%を含む。本デバイスの別の実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間とフレーム時間の間の時間を含む。

本デバイスの別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下の時間を含む。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本デバイスの別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本デバイスの別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本デバイスの別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

10

【0222】

別の態様では、本発明は累積輝度センサーを有する発光画素デバイス进行操作する方法を提供する。本方法は、前記発光デバイスを画像電圧に対応する所定の輝度に至るまで駆動する電流を発生して、駆動電流をフレーム時間中に発光デバイスに印加するステップと、

前記センサーと結合しており、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、入射光子束の変化に反応して電気的特性が変化する光センサーを発光ダイオードが放射した光子に対してフレーム時間中に暴露するステップと、センサーと結合している電荷蓄積デバイスに電荷を蓄積(充電)したりこれから排出(放電)したりするステップであって、このセンサーはフレーム時間中での電荷の蓄積や減少の速度を制御する部品を含むステップと、フレーム時間の一部の終了時に前記電荷蓄積デバイス上に存在する電荷によって生じる電圧を測定するステップであって、測定された電圧がフレーム時間の前記一部の間での実際の輝度を示すステップと、この輝度と関連する測定電圧を画素発光体画像電圧と画素発光体駆動電流に対する基準目標輝度と比較して、差分値を発生するステップと、この差分値をフィードバック入力として修正回路に印加し、この修正回路が、同じ画素に対する画像電圧と駆動電流を後続のフレーム時間中に修正するステップとを含む。

20

【0223】

本方法の1つの実施形態では、発光デバイスは無機発光ダイオードを含む。本方法の1つの実施形態では、前記発光デバイスは有機発光ダイオード(OLED)を含む。本方法の1つの実施形態では、前記有機発光ダイオード(OLED)は小分子OLEDである。本方法の1つの実施形態では、前記有機発光ダイオード(OLED)はポリマーOLED(PLED)である。本方法の1つの実施形態では、前記有機発光ダイオード(OLED)はフォスフォレスセントOLED(PHOLED)である。本方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、単一または複数の層を成す有機材料および電極の何らかの組み合わせ中のいずれかの材料から形成される。本方法の1つの実施形態では、前記有機発光ダイオード(OLED)はアクティブマトリックスOLEDである。本方法の1つの実施形態では、前記表示発光デバイスはエレクトロルミネセントデバイスである。本方法の1つの実施形態では、前記表示発光デバイスはプラズマ発光デバイスである。本方法の1つの実施形態では、前記表示発光デバイスは、いずれかの制御式光子放射デバイスである。

30

40

【0224】

本方法の1つの実施形態では、前記アクティブマトリックスはアモルファスシリコンから形成されている。本方法の1つの実施形態では、前記アクティブマトリックスはポリシリコンから形成されている。本方法の1つの実施形態では、前記アクティブマトリックスはセレン化カドミウムから形成されている。本方法の1つの実施形態では、前記アクティブマトリックスはいずれかのタイプの半導体材料から形成されている。

【0225】

本方法の1つの実施形態では、前記光センサーは、前記発光デバイスが放射した光子を途中で遮って、これを電荷担体に変換して、前記センサーの材料をより良好な電流伝導体とし、これで、抵抗を下げている。本方法の1つの実施形態では、蓄積または排出される

50

電荷の量は、フレーム時間の一部中に前記センサーに入射する光子の数に比例し、また、フレーム時間の前記一部の終了時での前記キャパシタ上の電圧は、フレーム時間の一部中にカウントもしくは累積された光子の示度である。本方法の1つの実施形態では、特定の輝度レベルはセンサー中に光電流を発生させ、この光電流の大きさが輝度（センサー中の光子束）を示す。本方法の1つの実施形態では、前記光センサー素子は発光ダイオードと同じ画素中に配置される。

【0226】

本方法の1つの実施形態では、フレーム時間の前記一部は、行アドレス時間以下を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%を含む。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%を含む。本方法の1つの実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、行アドレス時間以下を含む。

【0227】

本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間とフレーム時間の間の時間を含む。本方法の別の実施形態では、フレーム時間の前記一部は、実質的に行アドレス時間を含む。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間以下の時間を含む。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01（1%）と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1（10%）と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

【0228】

別の態様では、本発明は自己校正形発光画素を操作するデバイスと方法を提供する。1つの実施形態で、本発明は自己校正形画素を操作する発光画素デバイスと方法を提供する。この方法は、センサーキャパシタを所定の開始電圧に設定するステップと、電流を光子放射デバイスに送出して、光子を所定の目標光子放射レベルで放射させるステップと、センサー上の光子束にしたがって変動する電気的特性を有するセンサーを表示フレーム時間の少なくとも1部分の間に放射済みの光子に露光するステップと、センサーキャパシタに、センサーを介して所定の開始状態から充電もしくは放電させて、フレーム時間の1部およびフレーム時間の1部中でのセンサーの抵抗値によってセンサーキャパシタ上の電荷の量が決定されるようにするステップと、フレーム時間の1部の終了時におけるセンサーキャパシタ上の残留している電圧もしくは電荷を累積光子束と画素の輝度の表示として測定するステップと、測定された電圧をフィードバックパラメータとして用いて、いずれかの後続の表示フレーム時間中に画素に印加される画像電圧および／または電流を修正するステップと、を含む。

【0229】

本方法の1つの実施形態では、前記センサーは光抵抗性デバイスを備える。本方法の1つの実施形態では、前記センサーは光伝導性デバイスを備える。本方法の1つの実施形態では、前記センサーは、光ダイオード、光抵抗体、光伝導体および光トランジスタの内の少なくとも1つを備える。本方法の1つの実施形態では、前記センサーは光トランジスタを備える。本方法の1つの実施形態では、前記センサーは光ダイオードを備える。本方法の1つの実施形態では、キャパシタ開始電圧設定値は、前記センサーキャパシタを所定の充電電圧に充電することによって設定される。本方法の1つの実施形態では、前記キャパシタ開始電圧設定値は、実質的にゼロボルトに設定される。本方法の1つの実施形態では、所定のキャパシタ開始電圧は、ある電圧の値を有する非ゼロ電圧である。本方法の1つ

の実施形態では、所定の非ゼロ開始電圧に充電され次に放電されたセンサーキャパシタの場合、センサーキャパシタの両端に残っている差分電圧は、フレーム時間中の累積光子束の全体量を示す。

【0230】

本方法の1実施形態では、実質的にゼロボルトで放電されたまたは別の電圧で充電され次にフレーム累積時間の一部中に充電されたセンサーキャパシタの場合、センサーキャパシタ上の開始電圧と終了電圧間の差はフレーム時間の前記一部中の光子累積束の総量を示す。

【0231】

本方法の1実施形態では、さらに、後続の表示フレーム時間中に同じ画素と階調レベルに印加される画像電圧と電流を修正するステップは、測定されたセンサーキャパシタ電圧をメモリに記憶されている基準校正電圧と比較してこれらの電圧間の差を用いて修正値を発生するステップを含む。

【0232】

本方法の1実施形態では、本方法は、2次元アクティブマトリックス画素アレイの各画素に対して実質的に並列に実行される。

【0233】

本方法の1実施形態では、送出電流は、電圧を制御デバイスに印加し、このデバイスがこの電圧に対応する電流を光子放射デバイスに送出して、光子を所定の目標光子放射レベルで放射させることによって送出される。

【0234】

本方法の1実施形態では、フレーム時間の前記一部は、行アドレス時間以下を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体を含む。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%を含む。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%を含む。本方法の1つの実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒を含む。本方法の1つの実施形態では、フレーム時間の前記一部は、行アドレス時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間の複数倍である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01とフレーム時間の間の時間を含む。

【0235】

本方法の1つの実施形態では、本方法は、さらに、センサーと結合しているキャパシタを、トランジスタとキャパシタ充電電圧源によってセンサーラインを介して累積フレーム時間に先立って第1の所定の電圧に充電するステップを含む。本方法の1つの実施形態では、前記キャパシタ充電電圧はセンサーライン上で印加され、するとこのセンサーラインは、センサーキャパシタ電圧が測定されているときまたはセンサーキャパシタが再充電されていて、電圧が高度に安定しており変動していないときに電流を流すだけである。

【0236】

別の態様では、本発明は、コンピュータ、情報機器およびエンターテインメントシステム用の高性能発光表示デバイスを提供する。1つの実施形態では、本発明は各画素が有機発光ダイオード発光体を含む2次元アレイとして配置された複数のアクティブマトリックス画素を備えるフラットパネルまたは表示デバイスと、各画素に対する入力画像データを受信して、フレーム時間中に、対応する目標画素輝度を発生する意図を持つ画素駆動信号を発生する発光体駆動回路と、測定値表示フレーム時間の1部で、各画素の実際の輝度を示す電氣的パラメータを測定する発光体輝度センサーおよび測定回路と、画素輝度関連の

10

20

30

40

50

電氣的パラメータを画素ごとに受信して、測定表示フレーム時間に続くフレーム時間に画素ごとの入力画像データに対して適用される修正値を目標画素輝度と画素輝度測定値の差に基づいて発生する、表示装置と結合している表示ロジックと、を備える情報機器を提供する。

【0237】

1つの実施形態では、この情報機器は、テレビモニター、テレビ受信装置、CDプレーヤー、DVDプレーヤー、コンピュータモニターもしくは表示装置、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信機器(PDA)、電話、図形システム、印刷システム、スコアボードシステム、エンターテインメントシステム、家庭内もしくは電化製品、コピー機、GPSナビゲーション表示装置、動的アート表示デバイス、カメラ、およびこれらの組み合わせの内の少なくとも1つをさらに備える。

【0238】

この情報機器の1つの実施形態では、画素のおおのが発光デバイスと、前記発光デバイスを画像電圧に対応する所定の輝度にまで駆動する電流を発生して、駆動電流をフレーム時間中に前記発光デバイスに印加する駆動回路と、前記発光デバイスの近傍に配置された入射光子束の変化に反応して電氣的特性の変化を示して、前記発光デバイスが発光状態にあるときに測定可能な光子束を途中で遮ぎる光センサーと、前記センサーと結合して、電荷を蓄積もしくは減少して、容量電荷およびこの電荷に比例する電圧を一時に示す電荷蓄積デバイスと、フレーム時間の少なくとも一部において前記センサーの電氣的特性の変化に反応して前記電荷蓄積デバイスの充電および放電を制御する制御回路と、表示フレーム時間の少なくとも一部の終了時に前記電荷蓄積デバイスの両端の電圧を測定し、測定された電圧がフレーム時間の前記一部の間の測定輝度を示す、電圧読取回路と、後続のフレーム時間中に前記画素駆動回路に修正値を入力し、これで、この後続フレーム時間中の測定輝度がフレーム測定時間中の場合より基準輝度からの変動が小さくなるようにするフィードバック制御回路とを備える。

【0239】

別の実施形態では、本発明は、各画素が発光ダイオード発光体と画素ごとの入力画像データを受信して、おのおののフレーム表示時間中に対応する目標画素輝度を発生する意図を持つ画素駆動信号を発生する発光体駆動回路とを含む、2次元アレイとして配置された複数のアクティブマトリックス画素を有するタイプの表示デバイスを操作する方法を提供する。この方法は、さらに、第1のフレーム時間の少なくとも一部中に発光体輝度測定回路によってとらえられた光子束を示す電圧を測定するステップと、測定輝度に対応する測定電圧を基準輝度に対応する基準電圧と比較して、差分信号を発生し、この差分信号を用いて、後続のフレーム表示時間中に画素ごとに入力画像データを修正し、これで、後続のフレーム表示時間中の画素輝度が基準輝度とほとんど等しくなるようにするステップと、を含むことを特徴とする。

【0240】

本方法の1つの実施形態では、フレーム時間の前記一部は行アドレス時間以下である。本方法の1つの実施形態では、フレーム時間の前記一部は、実質的にフレーム時間全体である。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも50%である。本方法の1つの実施形態では、フレーム時間の前記一部はフレーム時間全体の少なくとも90%から100%である。本方法の1つの実施形態では、フレーム時間の前記一部は少なくとも1ミリ秒である。本方法の1つの実施形態では、フレーム時間の前記一部は、行アドレス時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01(1%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.1(10%)と行アドレス時間の間である。本方法の別の実施形態では、フレーム時間の前記一部は、フレーム時間以下である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01より大きくフレーム時間以下である。本方法の別の実施形態では、

フレーム時間の前記一部は、フレーム時間の複数倍である。本方法の別の実施形態では、フレーム時間の前記一部は、行アドレス時間の0.01と行アドレス時間の間である。

【0241】

本方法の1つの実施形態では、後続のフレーム表示時間は、第1の表示時間の直後のフレーム表示である。本方法の1つの実施形態では、後続のフレーム表示時間は、輝度が測定される第1のフレーム表示の後に所定数の表示フレームだけ続くフレーム表示である。ここで、所定数のフレームとはいずれかの整数(N)個のフレームのことである。本方法の1つの実施形態では、後続のフレーム表示時間は、所定のまたは動的に決定された事象の発生時のフレーム表示である。

【0242】

10

本方法の1つの実施形態では、所定のまたは動的に決定された事象の発生は、表示初期化事象、表示パワーオン事象、動作事象の表示時間、ユーザ初期化事象、いずれかの自動的ポリシーもしくはルールに基づいた事象およびこれらの組み合わせから選択される。

【0243】

本方法の1つの実施形態では、前記表示デバイスは、全体的なシステム中の1部品であるフラットパネル表示デバイスを備える。このシステムは、いずれかの情報機器、テレビモニター、CDプレーヤー、DVDプレーヤー、コンピュータモニター、コンピュータシステム、自動車計器パネル、航空機計器表示パネル、ビデオゲーム、携帯電話、個人向け携帯型情報通信機器(PDA)、電話、図形システム、印刷システム、スコアボードシステム、エンターテインメントシステム、家庭内もしくは電化製品、コピー機、GPSナビゲーション表示装置、動的アート表示デバイス、カメラ、およびこれらの組み合わせを含む複数のシステムの集合から選択される。

20

【0244】

本機器と方法の1つの実施形態では、前記発光デバイスは有機発光ダイオード(OLED)を備える。本機器と方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、小分子OLEDである。本機器と方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、ポリマーOLED(PLED)である。本機器と方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、燐光性OLED(PHOLED)である。本機器と方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、単一または複数層の有機材料と電極とのいずれかの組み合わせという形態のいずれかの有機材料から形成される。本機器と方法の1つの実施形態では、前記有機発光ダイオード(OLED)は、アクティブマトリックスOLEDである。本機器と方法の1つの実施形態では、前記発光デバイスは、エレクトロルミネセントデバイスである。本機器と方法の1つの実施形態では、前記発光デバイスは、プラズマ発光デバイスである。本機器と方法の1つの実施形態では、前記発光デバイスは、いずれかの制御可能光子放射デバイスである。

30

【0245】

本機器と方法の1つの実施形態では、前記表示デバイスは、アモルファスシリコンから形成されている。本機器と方法の1つの実施形態では、前記表示デバイスは、ポリシリコンから形成されている。本機器と方法の1つの実施形態では、前記表示デバイスは、セレン化カドミウムから形成されている。本機器と方法の1つの実施形態では、前記表示デバイスは、いずれかのタイプの半導体材料から形成されている。

40

【0246】

別の態様では、本発明は集積回路を提供する。1つの実施形態では、この集積回路は、累積された光子束と輝度の測定値を複数の表示画素から受信するサンプル・ホールド回路と、サンプルされ保持されたアナログ信号値を受信してこのアナログ信号をデジタル信号に変換するアナログ／デジタルコンバータと、画素ごとに、また、画素が表示することを必要とされる階調レベルの値ごとに基準値を記憶する校正值メモリと、特定の測定された画素輝度を示す変換されたデジタル信号値と、同じ画素に対する基準輝度を示す少なくとも1つの基準信号値の内の少なくとも一方を受信して、基準画素輝度からの測定画素輝度の偏差を示す基準信号を発生する少なくとも1つのコンパレータと、画素の偏差の指示を

50

記憶する画素偏差メモリを含む画素偏差ロジックと、を備える。この集積回路の別の実施形態では、画素偏差メモリと校正值メモリは、共通の物理的メモリ内に論理的に区画されている。本集積回路の別の実施形態では、画素偏差メモリと校正值メモリは、互いに異なった物理的メモリ内に区画されている。

【0247】

いくつかの方法をかなり詳細に説明したが、これらの記述には、オプションとしてのデバイス、装置、システムおよび方法のステップ（特徴）が含まれ、これらを組み合わせることにより、引用される数より少ない特徴を実現して同じもしくは実質的に同じ結果が得られることが理解されるであろう。また、方法クレーム中のステップの順序を多くの例で修正すれば、同じもしくは実質的に同じ結果が得られること、また、回路やデバイスの接

10

続性を、本発明の性能を達成しながらもしばしば修正できることが理解されるであろう。本明細書に発明の具体的な実施形態を解説の目的で上述しているが、本発明の精神と範囲から逸脱することなく本発明はさまざまな修正がされ得ることが理解されるであろう。

【図面の簡単な説明】

【0248】

【図1A】例示の従来型画素構造と本発明に実施形態による画素の構造との比較を示す図である。

【図1B】例示の従来型画素構造と本発明に実施形態による画素の構造との比較を示す図である。

【図2】Steady light TMの発光画素と表示校正・安定回路の実施形態を示す図である。

20

【図3】個々の画素センサーを一体化して光束を検出してフィードバックするアクティブマトリックス表示デバイスを操作するフィードバック制御システムの第1の実施形態を示す図である。

【図4】個々の画素センサーを一体化して光束を検出してフィードバックし、また、階調レベルロジックユニットの操作を修正して制御するための校正メモリと偏差メモリを含むアクティブマトリックス表示デバイスを操作するフィードバック制御システムの第2の実施形態のある実施形態を示す図である。

【図5】電圧感知増幅器を用いる画素センサーと累積光子束検出・測定回路のある実施形態を示す図である。

30

【図6】電荷アンプ／トランジスタインピーダンス増幅器を用いる画素センサーと累積光子束検出・測定回路のある実施形態を示す図である。

【図7】発光体、センサーおよび光子束累積装置素子を含むアクティブマトリックス画素の第1の実施形態を示す図である。

【図8】発光体、センサーおよび光子束累積装置素子を含むアクティブマトリックス画素の第2の実施形態を示す図である。

【図9】表示装置製造プロセスで本発明によりアクティブマトリックス表示装置を校正するために実行される第1の校正手順のある実施形態を示す図である。

【図10】1回目のブートアップまたはパワーオンの間など表示装置製造後に本発明によりアクティブマトリックス表示装置を校正するために実行される第2の校正手順のある実施形態を示す図である。

40

【図11】本発明にしたがって表示装置を操作する手順のある実施形態を示す図である。


【図12】本発明の特徴を組み込んだアクティブマトリックス発光画素表示デバイスのある実施形態を示す図である。

【符号の説明】


【0249】

201 表示デバイス、 202 画素、 203 光子束累積装置回路、 204 表示ドライバおよび制御電子システム。


【図 1 A】




【図 1 B】




【図 4】




【図 2】




【図 3】




【図 5】




【図 6】



【図 7】




【図 8】




【図 9】

校正フローチャート
これは、製造中に実行される校正プログラムである




【図 10】


これは、表示装置が最初にブートアップされるときに実行される校正プログラムである



【図 11】



【図 12】



【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US05/23681																		
A. CLASSIFICATION OF SUBJECT MATTER IPC: G09G 3/32(2006.01) USPC: 345/82 According to International Patent Classification (IPC) or to both national classification and IPC																				
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) U.S. : 345/82 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EAST																				
C. DOCUMENTS CONSIDERED TO BE RELEVANT <table border="1"> <thead> <tr> <th>Category *</th> <th>Citation of document, with indication, where appropriate, of the relevant passages</th> <th>Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>US 2002/0175990 A1 (MARTINO et al) 28 November 2002 (28.11.2002), all.</td> <td>1-284</td> </tr> <tr> <td>A</td> <td>US 2002/0180750 A1 (ROZZI) 05 December 2002 (05.12.2002), all.</td> <td>1-284</td> </tr> <tr> <td>A</td> <td>US 5,701,134 A (LAMBERT et al) 23 December 1997 (23.12.1997), all.</td> <td>1-284</td> </tr> </tbody> </table>			Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	A	US 2002/0175990 A1 (MARTINO et al) 28 November 2002 (28.11.2002), all.	1-284	A	US 2002/0180750 A1 (ROZZI) 05 December 2002 (05.12.2002), all.	1-284	A	US 5,701,134 A (LAMBERT et al) 23 December 1997 (23.12.1997), all.	1-284						
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.																		
A	US 2002/0175990 A1 (MARTINO et al) 28 November 2002 (28.11.2002), all.	1-284																		
A	US 2002/0180750 A1 (ROZZI) 05 December 2002 (05.12.2002), all.	1-284																		
A	US 5,701,134 A (LAMBERT et al) 23 December 1997 (23.12.1997), all.	1-284																		
☐ Further documents are listed in the continuation of Box C. ☐ See patent family annex.																				
<table border="1"> <thead> <tr> <th colspan="2">* Special categories of cited documents:</th> <th></th> </tr> </thead> <tbody> <tr> <td>"A"</td> <td>document defining the general state of the art which is not considered to be of particular relevance</td> <td>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</td> </tr> <tr> <td>"E"</td> <td>earlier application or patent published on or after the international filing date</td> <td>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</td> </tr> <tr> <td>"L"</td> <td>document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</td> <td>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</td> </tr> <tr> <td>"O"</td> <td>document referring to an oral disclosure, use, exhibition or other means</td> <td>"G" document member of the same patent family</td> </tr> <tr> <td>"P"</td> <td>document published prior to the international filing date but later than the priority date claimed</td> <td></td> </tr> </tbody> </table>			* Special categories of cited documents:			"A"	document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention	"E"	earlier application or patent published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone	"L"	document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art	"O"	document referring to an oral disclosure, use, exhibition or other means	"G" document member of the same patent family	"P"	document published prior to the international filing date but later than the priority date claimed	
* Special categories of cited documents:																				
"A"	document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention																		
"E"	earlier application or patent published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone																		
"L"	document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art																		
"O"	document referring to an oral disclosure, use, exhibition or other means	"G" document member of the same patent family																		
"P"	document published prior to the international filing date but later than the priority date claimed																			
Date of the actual completion of the international search 02 October 2006 (02.10.2006)		Date of mailing of the international search report 28 NOV 2006																		
Name and mailing address of the ISA/US Mail Stop PCT, Attn: ISA/US Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450 Facsimile No. (571) 273-3201		Authorized officer RICARDO L. OSORIO <i>Ricardo Osorio</i> Telephone No. (571) 272-7676																		

フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 3 1 H
	G 0 9 G 3/20	6 2 3 N
	G 0 9 G 3/20	6 1 2 U
	G 0 9 G 3/20	6 2 3 L
	G 0 9 G 3/20	6 2 4 B
	G 0 9 G 3/20	6 4 2 A
	G 0 9 G 3/20	6 4 2 L
	G 0 9 G 3/20	6 4 1 Q
	H 0 4 N 5/66	B

- (31)優先権主張番号 11/016,686
 (32)優先日 平成16年12月17日(2004.12.17)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 11/016,357
 (32)優先日 平成16年12月17日(2004.12.17)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 11/016,372
 (32)優先日 平成16年12月17日(2004.12.17)
 (33)優先権主張国 米国(US)
 (31)優先権主張番号 11/016,164
 (32)優先日 平成16年12月17日(2004.12.17)
 (33)優先権主張国 米国(US)

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,MC,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BW,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KP,KR,KZ,LC,LK,LR,LS,L T,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,SM,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA,ZM,ZW

(72)発明者 ダモダー・レディ
 アメリカ合衆国 9 5 0 3 2 カリフォルニア州 ロス・ガトス、ウエスト・モーツァルト・アベニュー
 1 6 4 5 7 番

(72)発明者 ダブリュー・エドワード・ノーグラー・ジュニア
 アメリカ合衆国 7 8 6 1 3 テキサス州 シーダー・パーク、ウィートン・トレイル 2 2 2 0 番

Fターム(参考) 5C058 AA11 AA12 AA13 BA01 BA05 BA07 BB25
 5C080 AA05 AA06 AA07 BB05 DD03 DD05 DD29 EE28 FF11 GG02
 GG12 HH01 HH09 HH13 JJ01 JJ02 JJ03 JJ07 KK43

专利名称(译)	用于使用亮度感测和控制各个像素的高性能显示设备的系统和方法		
公开(公告)号	JP2008505366A	公开(公告)日	2008-02-21
申请号	JP2007519514	申请日	2005-06-29
[标]申请(专利权)人(译)	NUELIGHT		
申请(专利权)人(译)	新光公司		
[标]发明人	ダモダー・レディ ダブリュー・エドワード・ノーグラージュニア		
发明人	ダモダー・レディ ダブリュー・エドワード・ノーグラージュニア		
IPC分类号	G09G3/30 G09G3/20 H04N5/66		
CPC分类号	G09G3/3233 G09G2320/0285 G09G2320/043 G09G2360/148		
FI分类号	G09G3/30.K G09G3/30.J G09G3/20.642.P G09G3/20.670.J G09G3/20.642.C G09G3/20.631.H G09G3/20.623.N G09G3/20.612.U G09G3/20.623.L G09G3/20.624.B G09G3/20.642.A G09G3/20.642.L G09G3/20.641.Q H04N5/66.B		
F-TERM分类号	5C058/AA11 5C058/AA12 5C058/AA13 5C058/BA01 5C058/BA05 5C058/BA07 5C058/BB25 5C080/AA05 5C080/AA06 5C080/AA07 5C080/BB05 5C080/DD03 5C080/DD05 5C080/DD29 5C080/EE28 5C080/FF11 5C080/GG02 5C080/GG12 5C080/HH01 5C080/HH09 5C080/HH13 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ07 5C080/KK43		
代理人(译)	山田卓司 田中，三夫		
优先权	60/583744 2004-06-29 US 11/015638 2004-12-17 US 11/016137 2004-12-17 US 11/016686 2004-12-17 US 11/016357 2004-12-17 US 11/016372 2004-12-17 US 11/016164 2004-12-17 US		
外部链接	Espacenet		

摘要(译)

用于操作发光像素显示装置的显示装置的系统和方法，所述发光像素显示装置具有累积亮度或光子通量的传感器，控制显示装置中的像素亮度，保持像素亮度的均匀性，以及校准。显示装置包括有机发光二极管，电致发光，等离子或其它光子发射器是包括在每个像素的任何发光体像素阵列。光发射器驱动电路接收逐像素输入图像数据并产生像素驱动信号以在给定帧时间内产生目标像素亮度，并且发射器亮度传感器和测量电路显示测量显示器测量指示像素的实际亮度的电参数作为帧时间的一部分，并且显示设备逻辑计算电参数并且基于目标像素亮度和测量像素亮度之间的差异，生成要在后续时间段中应用于逐像素输入图像数据的校正值。信息设备包括计算机监视器，TV或具有显示面板的任何其他设备。

