



(12)发明专利申请

(10)申请公布号 CN 111445845 A

(43)申请公布日 2020.07.24

(21)申请号 202010051353.X

(22)申请日 2020.01.17

(30)优先权数据

10-2019-0006112 2019.01.17 KR

(71)申请人 三星显示有限公司

地址 韩国京畿道龙仁市

(72)发明人 郑荣哲

(74)专利代理机构 北京铭硕知识产权代理有限公司 11286

代理人 张晓 韩芳

(51)Int.Cl.

G09G 3/3208(2016.01)

G09G 3/3233(2016.01)

G09G 3/3266(2016.01)


权利要求书4页 说明书18页 附图11页

(54)发明名称

像素电路

(57)摘要

提供了一种像素电路，所述像素电路包括：有机发光元件；开关晶体管；存储电容器，存储经由数据线施加的数据信号；驱动晶体管，允许与数据信号对应的驱动电流流入有机发光体元件中；发射控制晶体管，串联电连接到有机发光元件和驱动晶体管；同步晶体管，电连接到驱动晶体管的底部金属电极。同步晶体管包括：第一同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的栅电极、高电源电压和低电源电压中的第一者；第二同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的栅电极、高电源电压和低电源电压中的第二者。



1. 一种像素电路，所述像素电路包括：

有机发光元件；

开关晶体管，被配置为响应于扫描信号而导通或截止；

存储电容器，被配置为存储当所述开关晶体管响应于所述扫描信号而导通时经由数据线施加的数据信号；

驱动晶体管，被配置为允许与存储在所述存储电容器中的所述数据信号对应的驱动电流流入所述有机发光元件中；

发射控制晶体管，在高电源电压与低电源电压之间串联电连接到所述有机发光元件和所述驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；以及

多个同步晶体管，电连接到所述驱动晶体管的底部金属电极，

其中：

所述多个同步晶体管包括：

第一同步晶体管，电连接到选自所述驱动晶体管的源电极、所述驱动晶体管的栅电极、所述高电源电压和所述低电源电压中的第一者；以及

第二同步晶体管，电连接到选自所述驱动晶体管的所述源电极、所述驱动晶体管的所述栅电极、所述高电源电压和所述低电源电压中的第二者；并且

所述第二者与所述第一者不同。

2. 根据权利要求1所述的像素电路，其中：

当所述第一同步晶体管导通时，所述第二同步晶体管截止；并且

当所述第二同步晶体管导通时，所述第一同步晶体管截止。

3. 一种像素电路，所述像素电路包括：

有机发光元件；

开关晶体管，被配置为响应于扫描信号而导通或截止；

存储电容器，被配置为存储当所述开关晶体管响应于所述扫描信号而导通时经由数据线施加的数据信号；

驱动晶体管，被配置为允许与存储在所述存储电容器中的所述数据信号对应的驱动电流流入所述有机发光元件中；

发射控制晶体管，在高电源电压与低电源电压之间串联电连接到所述有机发光元件和所述驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；

源极同步晶体管，电连接在所述驱动晶体管的源电极与所述驱动晶体管的底部金属电极之间，并且被配置为响应于源极同步控制信号而导通或截止；以及

栅极同步晶体管，电连接在所述驱动晶体管的栅电极与所述驱动晶体管的所述底部金属电极之间，并且被配置为响应于栅极同步控制信号而导通或截止。

4. 根据权利要求3所述的像素电路，其中：

所述驱动晶体管为p沟道金属氧化物半导体晶体管，并且

当所述源极同步晶体管响应于所述源极同步控制信号而导通时，所述驱动晶体管的阈值电压沿负方向偏移。

5. 根据权利要求4所述的像素电路，其中：

在需要减小流入所述有机发光元件中的所述驱动电流的第一时段期间，激活所述源极

同步控制信号;并且

所述源极同步晶体管在所述第一时段期间导通,以允许所述驱动晶体管的所述源电极的源极电压施加到所述驱动晶体管的所述底部金属电极。

6.根据权利要求3所述的像素电路,其中:

所述驱动晶体管为p沟道金属氧化物半导体晶体管;并且

当所述栅极同步晶体管响应于所述栅极同步控制信号而导通时,所述驱动晶体管的阈值电压沿正方向偏移。

7.根据权利要求6所述的像素电路,其中:

在需要增大流入所述有机发光元件中的所述驱动电流时的第二时段期间,激活所述栅极同步控制信号;并且

所述栅极同步晶体管在所述第二时段期间导通,以允许所述驱动晶体管的所述栅电极的栅极电压施加到所述驱动晶体管的所述底部金属电极。

8.根据权利要求3所述的像素电路,所述像素电路还包括:恒压同步晶体管,电连接在所述驱动晶体管的所述底部金属电极与恒压供应线之间,并且被配置为响应于恒压同步控制信号而导通或截止。

9.根据权利要求8所述的像素电路,其中:

所述驱动晶体管为p沟道金属氧化物半导体晶体管;

经由所述恒压供应线供应的恒压具有正电压电平;并且

当所述恒压同步晶体管响应于所述恒压同步控制信号而导通时,所述驱动晶体管的阈值电压沿负方向偏移。

10.根据权利要求9所述的像素电路,其中,所述恒压是所述高电源电压。

11.根据权利要求9所述的像素电路,其中:

在需要减小流入所述有机发光元件中的所述驱动电流时的第三时段期间,激活所述恒压同步控制信号;并且

所述恒压同步晶体管在所述第三时段期间导通,以允许所述恒压施加到所述驱动晶体管的所述底部金属电极。

12.根据权利要求8所述的像素电路,其中:

所述驱动晶体管为p沟道金属氧化物半导体晶体管;

经由所述恒压供应线供应的恒压具有负电压电平;并且

当所述恒压同步晶体管响应于所述恒压同步控制信号而导通时,所述驱动晶体管的阈值电压沿正方向偏移。

13.根据权利要求12所述的像素电路,其中,所述恒压是所述低电源电压。

14.根据权利要求12所述的像素电路,其中:

在需要增大流入所述有机发光元件中的所述驱动电流时的第四时段期间,激活所述恒压同步控制信号;并且

所述恒压同步晶体管在所述第四时段期间导通,以允许所述恒压施加到所述驱动晶体管的所述底部金属电极。

15.一种像素电路,所述像素电路包括:

有机发光元件;

开关晶体管，被配置为响应于扫描信号而导通或截止；

存储电容器，被配置为存储当所述开关晶体管响应于所述扫描信号而导通时经由数据线施加的数据信号；

驱动晶体管，被配置为允许与存储在所述存储电容器中的所述数据信号对应的驱动电流流入所述有机发光元件中；

发射控制晶体管，在高电源电压与低电源电压之间串联电连接到所述有机发光元件和所述驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；

源极同步晶体管，电连接在所述驱动晶体管的源电极与所述驱动晶体管的底部金属电极之间，并且被配置为响应于源极同步控制信号而导通或截止；以及

恒压同步晶体管，电连接在所述驱动晶体管的所述底部金属电极与恒压供应线之间，并且被配置为响应于恒压同步控制信号而导通或截止。

16. 根据权利要求15所述的像素电路，其中：

所述驱动晶体管为p沟道金属氧化物半导体晶体管；并且

当所述源极同步晶体管响应于所述源极同步控制信号而导通时，所述驱动晶体管的阈值电压沿负方向偏移。

17. 根据权利要求15所述的像素电路，其中：

所述驱动晶体管为p沟道金属氧化物半导体晶体管；并且

当所述恒压同步晶体管响应于所述恒压同步控制信号而导通时，所述驱动晶体管的阈值电压沿正方向或沿负方向偏移。

18. 一种像素电路，所述像素电路包括：

有机发光元件；

开关晶体管，被配置为响应于扫描信号而导通或截止；

存储电容器，被配置为存储当所述开关晶体管响应于所述扫描信号而导通时经由数据线施加的数据信号；

驱动晶体管，被配置为允许与存储在所述存储电容器中的所述数据信号对应的驱动电流流入所述有机发光元件中；

发射控制晶体管，在高电源电压与低电源电压之间串联电连接到所述有机发光元件和所述驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；

栅极同步晶体管，电连接在所述驱动晶体管的栅电极与所述驱动晶体管的底部金属电极之间，并且被配置为响应于栅极同步控制信号而导通或截止；以及

恒压同步晶体管，电连接在所述驱动晶体管的所述底部金属电极与恒压供应线之间，并且被配置为响应于恒压同步控制信号而导通或截止。

19. 根据权利要求18所述的像素电路，其中：

所述驱动晶体管为p沟道金属氧化物半导体晶体管；并且

当所述栅极同步晶体管响应于所述栅极同步控制信号而导通时，所述驱动晶体管的阈值电压沿正方向偏移。

20. 根据权利要求18所述的像素电路，其中：

所述驱动晶体管为p沟道金属氧化物半导体晶体管；并且

当所述恒压同步晶体管响应于所述恒压同步控制信号而导通时，所述驱动晶体管的阈

值电压沿正方向或沿负方向偏移。

像素电路

技术领域

[0001] 发明的示例性实施例总体涉及一种有机发光显示装置。更具体地，发明的示例性实施例涉及一种像素电路，该像素电路包括有机发光元件(例如，有机发光二极管)、开关晶体管、存储电容器、发射控制晶体管、驱动晶体管等。

背景技术

[0002] 通常，包括在有机发光显示装置中的像素电路包括有机发光元件、开关晶体管、存储电容器、发射控制晶体管、驱动晶体管等。近来，已经提出了“反向偏置”技术(也称为“同步”技术)，“反向偏置”技术在包括在像素电路中的薄膜晶体管(例如，氧化物薄膜晶体管等)之下形成底部金属层(BML)，其中，底部金属层可以被称为薄膜晶体管的底部金属电极，并且“反向偏置”技术在像素电路被驱动时通过将反向偏置电压施加到薄膜晶体管的底部金属电极而使薄膜晶体管的阈值电压沿正方向或负方向偏移(或移动)。然而，因为传统的反向偏置技术在像素电路的设计阶段中确定(或固定)了将反向偏置电压施加到薄膜晶体管的底部金属电极的目的(例如，将反向偏置电压施加到驱动晶体管的底部金属电极，以便减少(或改善)有机发光显示装置的瞬时余像；将反向偏置电压施加到驱动晶体管的底部金属电极，以便增加(或改善)有机发光显示装置的发射亮度等)，所以在像素电路的设计阶段中薄膜晶体管(例如，驱动晶体管)的阈值电压偏移的方向仅可被确定为一个方向。因此，常规的反向偏置技术不能根据有机发光显示装置的操作阶段(例如，初始化阶段、阈值电压补偿阶段、数据写入阶段、发光阶段等)和/或操作条件来选择性地使驱动晶体管的阈值电压沿正方向或沿负方向偏移。

[0003] 在本背景技术部分中公开的以上信息仅用于理解发明构思的背景，因此，它可能包含不构成现有技术的信息。

发明内容

[0004] 发明的示例性实施例提供了一种像素电路，像素电路具有其中驱动晶体管的阈值电压可以根据有机发光显示装置的操作阶段和/或操作条件来选择性地沿正方向或沿负方向偏移的结构。

[0005] 发明构思的附加特征将在下面的描述中阐述，并且部分地根据该描述将是清楚的，或者可以通过发明构思的实践而得知。

[0006] 发明的示例性实施例提供了一种像素电路，像素电路包括：有机发光元件；开关晶体管，被配置为响应于扫描信号而导通或截止；存储电容器，被配置为存储当开关晶体管响应于扫描信号而导通时经由数据线施加的数据信号；驱动晶体管，被配置为允许与存储在存储电容器中的数据信号对应的驱动电流流入有机发光元件中；发射控制晶体管，在高电源电压与低电源电压之间串联电连接到有机发光元件和驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；以及多个同步晶体管，电连接到驱动晶体管的底部金属电极。同步晶体管可以包括：第一同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的

栅电极、高电源电压和低电源电压中的第一者；以及第二同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的栅电极、高电源电压和低电源电压中的第二者，并且第二者与第一者不同。

[0007] 当第一同步晶体管导通时，第二同步晶体管可以截止。此外，当第二同步晶体管导通时，第一同步晶体管可以截止。

[0008] 发明的另一示例性实施例提供了一种像素电路，像素电路包括：有机发光元件；开关晶体管，被配置为响应于扫描信号而导通或截止；存储电容器，被配置为存储当开关晶体管响应于扫描信号而导通时经由数据线施加的数据信号；驱动晶体管，被配置为允许与存储在存储电容器中的数据信号对应的驱动电流流入有机发光元件中；发射控制晶体管，在高电源电压与低电源电压之间串联电连接到有机发光元件和驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；源极同步晶体管，电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间，并且被配置为响应于源极同步控制信号而导通或截止；以及栅极同步晶体管，电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间，并且被配置为响应于栅极同步控制信号而导通或截止。

[0009] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当源极同步晶体管响应于源极同步控制信号而导通时，驱动晶体管的阈值电压可以沿负方向偏移。

[0010] 可以在需要减小流入有机发光元件中的驱动电流时的第一时段期间激活源极同步控制信号。此外，源极同步晶体管可以在第一时段期间导通，以允许驱动晶体管的源电极的源极电压施加到驱动晶体管的底部金属电极。

[0011] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当栅极同步晶体管响应于栅极同步控制信号而导通时，驱动晶体管的阈值电压可以沿正方向偏移。

[0012] 可以在需要增大流入有机发光元件中的驱动电流时的第二时段期间激活栅极同步控制信号。此外，栅极同步晶体管可以在第二时段期间导通，以允许驱动晶体管的栅电极的栅极电压施加到驱动晶体管的底部金属电极。

[0013] 像素电路还可以包括：恒压同步晶体管，电连接在驱动晶体管的底部金属电极与恒压供应线之间，并且被配置为响应于恒压同步控制信号而导通或截止。

[0014] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，经由恒压供应线供应的恒压可以具有正电压电平。此外，当恒压同步晶体管响应于恒压同步控制信号而导通时，驱动晶体管的阈值电压可以沿负方向偏移。

[0015] 恒压可以是高电源电压。

[0016] 可以在需要减小流入有机发光元件中的驱动电流时的第三时段期间激活恒压同步控制信号。此外，恒压同步晶体管可以在第三时段期间导通，以允许恒压施加到驱动晶体管的底部金属电极。

[0017] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，经由恒压供应线供应的恒压可以具有负电压电平。此外，当恒压同步晶体管响应于恒压同步控制信号而导通时，驱动晶体管的阈值电压可以沿正方向偏移。

[0018] 恒压可以是低电源电压。

[0019] 可以在需要增大流入有机发光元件中的驱动电流时的第四时段期间激活恒压同步控制信号。此外，恒压同步晶体管可以在第四时段期间导通，以允许恒压施加到驱动晶体

管的底部金属电极。

[0020] 发明的另一示例性实施例提供了一种像素电路，像素电路包括：有机发光元件；开关晶体管，被配置为响应于扫描信号而导通或截止；存储电容器，被配置为存储当开关晶体管响应于扫描信号而导通时经由数据线施加的数据信号；驱动晶体管，被配置为允许与存储在存储电容器中的数据信号对应的驱动电流流入有机发光元件中；发射控制晶体管，在高电源电压与低电源电压之间串联电连接到有机发光元件和驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；源极同步晶体管，电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间，并且被配置为响应于源极同步控制信号而导通或截止；以及恒压同步晶体管，电连接在驱动晶体管的底部金属电极与恒压供应线之间，并且被配置为响应于恒压同步控制信号而导通或截止。

[0021] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当源极同步晶体管响应于源极同步控制信号而导通时，驱动晶体管的阈值电压可以沿负方向偏移。

[0022] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当恒压同步晶体管响应于恒压同步控制信号而导通时，驱动晶体管的阈值电压可以沿正方向或沿负方向偏移。

[0023] 发明的另一示例性实施例提供了一种像素电路，像素电路包括：有机发光元件；开关晶体管，被配置为响应于扫描信号而导通或截止；存储电容器，被配置为存储当开关晶体管响应于扫描信号而导通时经由数据线施加的数据信号；驱动晶体管，被配置为允许与存储在存储电容器中的数据信号对应的驱动电流流入有机发光元件中；发射控制晶体管，在高电源电压与低电源电压之间串联电连接到有机发光元件和驱动晶体管，并且被配置为响应于发射控制信号而导通或截止；栅极同步晶体管，电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间，并且被配置为响应于栅极同步控制信号而导通或截止；以及恒压同步晶体管，电连接在驱动晶体管的底部金属电极与恒压供应线之间，并且被配置为响应于恒压同步控制信号而导通或截止。

[0024] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当栅极同步晶体管响应于栅极同步控制信号而导通时，驱动晶体管的阈值电压可以沿正方向偏移。

[0025] 驱动晶体管可以为p沟道金属氧化物半导体晶体管。此外，当恒压同步晶体管响应于恒压同步控制信号而导通时，驱动晶体管的阈值电压可以沿正方向或沿负方向偏移。

[0026] 应当理解，前面的一般描述和下面的详细描述都是示例性和说明性的，并且意图提供对所要求保护的发明的进一步解释。

附图说明

[0027] 附图被包括以提供对发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图示出了发明的示例性实施例，并且与说明书一起用于解释发明构思。

[0028] 图1是示出根据示例性实施例的像素电路的图。

[0029] 图2是示出图1的像素电路的示例的图。

[0030] 图3是示出包括在图1的像素电路中的驱动晶体管的结构的示例的剖视图。

[0031] 图4是示出图1的像素电路的另一示例的图。

[0032] 图5是示出图1的像素电路的又一示例的图。

[0033] 图6是示出图1的像素电路的又一示例的图。

- [0034] 图7是示出图1的像素电路的又一示例的图。
- [0035] 图8是示出图1的像素电路的又一示例的图。
- [0036] 图9是示出图1的像素电路的又一示例的图。
- [0037] 图10是示出根据示例性实施例的有机发光显示装置的框图。
- [0038] 图11是示出根据示例性实施例的电子装置的框图。
- [0039] 图12是示出其中图11的电子装置被实现为智能电话的示例的图。

具体实施方式

[0040] 在下面的描述中,出于解释的目的,阐述了许多具体细节以提供对发明的各种示例性实施例的彻底的理解。如这里所使用的“实施例”是采用这里公开的一个或更多个发明构思的装置或方法的非限制性示例。然而,明显的是,可以在没有这些具体细节的情况下或者在一个或更多个等同布置的情况下实践各种示例性实施例。在其它情况下,为了避免使各种示例性实施例不必要地模糊,以框图形式示出了公知的结构和装置。此外,各种示例性实施例可以是不同的,但是不必是排他性的。例如,在不脱离发明构思的情况下,示例性实施例的特定形状、构造和特性可以在另一示例性实施例中使用或实现。

[0041] 除非另有说明,否则示出的示例性实施例将被理解为提供在实践中可以以其实现发明构思的一些方式的变化的细节的示例性特征。因此,除非另有说明,否则在不脱离发明构思的情况下,可以将各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中,单独地或共同地称为“元件”)另外组合、分离、互换和/或重新布置。

[0042] 通常提供在附图中的交叉影线和/或阴影的使用以使相邻元件之间的边界清晰。如此,除非说明,否则交叉影线或阴影的存在或不存在都不传达或表示对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大元件的尺寸和相对尺寸。当示例性实施例可以不同地实施时,可以与所描述的顺序不同地执行特定的工艺顺序。例如,可以基本同时执行或以与所描述的顺序相反的顺序执行两个连续描述的处理。此外,同样的附图标记表示同样的元件。

[0043] 当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时,该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层,或者可以存在中间元件或中间层。然而,当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时,不存在中间元件或中间层。为此,术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外,D1轴、D2轴和D3轴不限于直角坐标系的诸如x轴、y轴和z轴的三个轴,并且可以以更广泛的含义进行解释。例如,D1轴、D2轴和D3轴可以彼此垂直,或者可以表示彼此不垂直的不同方向。为了本公开的目的,“X、Y和Z中的至少一个(种/者)”以及“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z、或者X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合,诸如以XYZ、XYY、YZ和ZZ为例。如这里所使用的,术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。

[0044] 尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件,但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此,在不脱离公开的

教导的情况下,下面讨论的第一元件可以被称为第二元件。

[0045] 为了描述性目的,可以在这里使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……上面”、“更高”、“侧”(例如,如在“侧壁”中)等的空间相对术语,从而来描述如附图中所示的一个元件与另一元件的关系。除了附图中所描绘的方向之外,空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位“在”所述其它元件或特征“上方”。因此,示例性术语“在……下方”可以包含上方和下方两种方位。此外,设备可以被另外定位(例如,旋转90度或在其它方位处),如此,相应地解释在这里使用的空间相对描述符。

[0046] 这里使用的术语是为了描述特定实施例的目的,而不意图进行限制。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个(种/者)”和“所述(该)”也意图包括复数形式。此外,当术语“包括”和/或“包含”在本说明书中使用时,说明存在阐述的特征、整体、步骤、操作、元件、组件和/或它们的组,但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是,如这里所使用的,术语“基本”、“大约”和其它类似术语被用作近似的术语而不被用作程度的术语,如此,被用来解释将被本领域的普通技术人员认识到的测量值、计算值和/或提供值的固有偏差。

[0047] 这里参照作为理想化示例性实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种示例性实施例。如此,将预期例如由制造技术和/或公差导致的图示的形状的变化。因此,这里公开的示例性实施例不应必须被解释为限于具体示出的区域的形状,而是将包括由例如制造导致的形状的偏差。以这种方式,附图中所示的区域可以在本质上是示意性的,并且这些区域的形状可以不反映装置的区域的实际形状,如此,不必意图进行限制。

[0048] 除非另外定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员通常理解的含义相同的含义。除非这里明确地如此定义,否则术语(诸如在通用词典中定义的术语)应该被解释为具有与其在相关领域的上下文中的含义一致的含义,而不应该以理想的或过于形式化的含义进行解释。

[0049] 图1是示出根据示例性实施例的像素电路的图。

[0050] 参照图1,包括在有机发光显示装置中的像素电路100可以包括主电路120和子电路140。

[0051] 主电路120可以响应于扫描信号SS而接收数据信号DS,并且可以响应于发射控制信号ES而输出具有与数据信号DS对应的亮度的光。在示例性实施例中,主电路120可以包括有机发光元件、开关晶体管、存储电容器、驱动晶体管和发射控制晶体管。包括在主电路120中的开关晶体管、驱动晶体管和发射控制晶体管中的每个可以是p沟道金属氧化物半导体(PMOS)晶体管或n沟道金属氧化物半导体(NMOS)晶体管。在一些示例性实施例中,包括在主电路120中的开关晶体管、驱动晶体管和发射控制晶体管中的每个可以由氧化物薄膜晶体管实现。因为上面仅提及了用于主电路120的操作的必要组件(即,有机发光元件、开关晶体管、存储电容器、驱动晶体管和发射控制晶体管),所以应当理解,主电路120还可以包括除了上面提及的组件之外的其它组件。有机发光元件可以是有机发光二极管。开关晶体管可以响应于扫描信号SS而导通或截止。存储电容器可以存储当开关晶体管响应于扫描信号SS

而导通时经由数据线施加的数据信号DS。驱动晶体管可以允许与存储在存储电容器中的数据信号DS对应的驱动电流流入有机发光元件中。发射控制晶体管可以在高电源电压ELVDD与低电源电压ELVSS之间串联地电连接到有机发光元件和驱动晶体管。发射控制晶体管可以响应于发射控制信号ES而导通或截止。因此，像素电路100可以控制有机发光元件在其中发射控制晶体管导通的发射时段期间发光，并且可以控制有机发光元件在其中发射控制晶体管截止的非发射时段期间不发光。也就是说，像素电路100可以在非发射时段期间为有机发光元件的发射做准备。有机发光元件可以发射具有与驱动电流对应的亮度的光。

[0052] 子电路140可以电连接到主电路120。具体地，子电路140可以接收同步控制信号CTLS，并且可以基于同步控制信号CTLS来选择性地使驱动晶体管的阈值电压偏移。例如，子电路140可以使驱动晶体管的阈值电压沿第一方向偏移，以便减小(或改善)有机发光显示装置的瞬时余像；子电路140可以使驱动晶体管的阈值电压沿与第一方向相反的第二方向偏移，以便增加(或改善)有机发光显示装置的发射亮度；并且子电路140可以不使驱动晶体管的阈值电压偏移。换言之，子电路140可以根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管的阈值电压偏移。为此，子电路140可以包括选自源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个，源极同步晶体管电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间并且响应于源极同步控制信号而导通或截止，栅极同步晶体管电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间并且响应于栅极同步控制信号而导通或截止，恒压同步晶体管电连接在驱动晶体管的底部金属电极与恒压供应线之间并且响应于恒压同步控制信号而导通或截止。在示例性实施例中，子电路140可以包括源极同步晶体管和栅极同步晶体管。下面将参照图2和图3描述该实施例。在另一示例性实施例中，子电路140可以包括源极同步晶体管、栅极同步晶体管和恒压同步晶体管。下面将参照图4和图5描述该实施例。在又一示例性实施例中，子电路140可以包括源极同步晶体管和恒压同步晶体管。下面将参照图6和图7描述该实施例。在又一示例性实施例中，子电路140可以包括栅极同步晶体管和恒压同步晶体管。下面将参照图8和图9描述该实施例。

[0053] 在示例性实施例中，同步控制信号CTLS(例如，源极同步控制信号、栅极同步控制信号、恒压同步控制信号等)可以是激活状态不重叠的信号，诸如扫描信号SS(例如，前一扫描信号SS(n-1)、当前扫描信号SS(n)、下一扫描信号SS(n+1))、发射控制信号ES(例如，前一发射控制信号ES(n-1)、当前发射控制信号ES(n)、下一发射控制信号ES(n+1))等。在这种情况下，具有不需要形成用于施加同步控制信号CTLS的附加的布线的优点。在另一示例性实施例中，同步控制信号CTLS可以是独立于扫描信号SS、发射控制信号ES等的信号。在这种情况下，具有能够以各种方式施加同步控制信号CTLS的优点。简言之，像素电路100可以通过包括选自源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管的阈值电压偏移，源极同步晶体管电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间并且响应于源极同步控制信号而导通或截止，栅极同步晶体管电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间并且响应于栅极同步控制信号而导通或截止，恒压同步晶体管电连接在驱动晶体管的底部金属电极与恒压供应线之间并且响应于恒压同步控制信号而导通或截止。因此，包括像素电路100的有机发光显示装置可以根据有机发光显示装置的操作阶

段和/或操作条件来改变对包括在像素电路100中的驱动晶体管执行的同步操作(或反向偏置操作)。其结果是,有机发光显示装置可以根据它的操作需求(例如,减少有机发光显示装置的瞬时余像、增加有机发光显示装置的发射亮度等)来选择性地利用同步操作(即,源极同步操作、栅极同步操作和恒压同步操作)的各个优点。

[0054] 图2是示出图1的像素电路的示例的图,图3是示出包括在图1的像素电路中的驱动晶体管的结构的示例的剖视图。

[0055] 参照图2和图3,像素电路100-1可以包括主电路120和子电路140-1。

[0056] 主电路120可以具有3T-1C结构(即,包括三个晶体管ST、DT和ET以及一个电容器CST的结构)。具体地,主电路120可以包括有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET,开关晶体管ST响应于扫描信号SS而导通或截止,存储电容器CST存储当开关晶体管ST响应于扫描信号SS而导通时经由数据线施加的数据信号DS,驱动晶体管DT允许与存储在存储电容器CST中的数据信号DS对应的驱动电流流入有机发光元件OLED中,发射控制晶体管ET在高电源电压ELVDD与低电源电压ELVSS之间串联地电连接到有机发光元件OLED和驱动晶体管DT并且响应于发射控制信号ES而导通或截止。在示例性实施例中,如图2中所示,有机发光元件OLED可以包括电连接到第二节点N2的阳极和向其施加有低电源电压ELVSS的阴极。开关晶体管ST可以包括向其施加有数据信号DS的第一电极、电连接到第一节点N1的第二电极以及向其施加有扫描信号SS的栅电极。存储电容器CST可以包括电连接到第一节点N1的第一电极和电连接到第二节点N2的第二电极。驱动晶体管DT可以包括电连接到发射控制晶体管ET的第二电极的第一电极(即,图3中的源电极60)、电连接到第二节点N2的第二电极(即,图3中的漏电极70)、电连接到第一节点N1的栅电极(即,图3中的栅电极90)以及向其施加有反向偏置电压(或同步电压)的底部金属电极(即,图3中的底部金属电极20)。发射控制晶体管ET可以包括向其施加有高电源电压ELVDD的第一电极、电连接到驱动晶体管DT的第一电极(即,图3中的源电极60)的第二电极以及向其施加有发射控制信号ES的栅电极。

[0057] 尽管图2示出了主电路120包括有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET,但是应当理解的是,仅提及用于主电路120的操作的必要组件(即,有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET)。也就是说,主电路120还可以包括除了有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET之外的其它组件。例如,主电路120还可以包括用于补偿驱动晶体管DT的阈值电压的组件和/或用于使节点N1和N2初始化的组件。此外,尽管作为示例示出了主电路120的组件(即,有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET)之间的连接,但是主电路120的组件之间的连接不限于此。例如,当主电路120还包括用于对驱动晶体管DT的阈值电压进行补偿的组件和/或用于使节点N1和N2初始化的组件时,有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT和发射控制晶体管ET之间的连接可以改变,以在有机发光元件OLED、开关晶体管ST、存储电容器CST、驱动晶体管DT、发射控制晶体管ET和附加组件之间形成连接。此外,尽管图2示出了包括在主电路120中的晶体管ST、DT和ET是PMOS晶体管,但是包括在主电路120中的晶体管ST、DT和ET不限于此。例如,包括在主电路120中的晶体管ST、DT和ET中的每个可以是NMOS晶体管或PMOS晶体管。

[0058] 如图2中所示,包括在主电路120中的驱动晶体管DT可以被实现为PMOS晶体管。例如,驱动晶体管DT可以具有如图3中所示的剖面结构。具体地,驱动晶体管DT可以具有其中顺序地设置(或形成)有基底10、底部金属电极20、栅极绝缘层30、有源层40、蚀刻阻挡层50、第一电极60和第二电极70、栅极绝缘层80和栅电极90的剖面结构。基底10可以是硅半导体基底、玻璃基底、塑料基底等。底部金属电极20可以形成在基底10上。例如,可以通过沉积特定金属并通过图案化所沉积的金属来形成底部金属电极20。栅极绝缘层30可以形成在底部金属电极20上。栅极绝缘层30可以覆盖底部金属电极20。有源层40可以形成在栅极绝缘层30上。有源层40可以提供沟道区、源区和漏区。这里,中心区域(例如,图3中向上突出的区域)对应于沟道区,外围区域对应于源区和漏区。蚀刻阻挡层50可以形成在有源层40上。蚀刻阻挡层50可以覆盖有源层40的一部分。第一电极60和第二电极70可以形成在蚀刻阻挡层50上。第一电极60和第二电极70可以分别与有源层40的源区和漏区接触。栅极绝缘层80可以形成在蚀刻阻挡层50以及第一电极60和第二电极70上。栅极绝缘层80可以覆盖蚀刻阻挡层50以及第一电极60和第二电极70。栅电极90可以形成在栅极绝缘层80上。例如,可以通过沉积特定金属并通过图案化所沉积的金属来形成栅电极90。因为图3中所示的驱动晶体管DT的结构仅是示例,所以驱动器晶体管DT可以具有各种其它剖面结构。在示例性实施例中,当作为PMOS晶体管的驱动晶体管DT的阈值电压沿负方向偏移时,驱动晶体管DT的导通电流(即,流过驱动晶体管DT的电流)可以在相同条件下减小。另一方面,当作为PMOS晶体管的驱动晶体管DT的阈值电压沿正方向偏移时,驱动晶体管DT的导通电流可以在相同条件下增大。

[0059] 子电路140-1可以电连接到主电路120。具体地,子电路140-1可以包括源极同步晶体管SST和栅极同步晶体管GST。源极同步晶体管SST可以电连接在驱动晶体管DT的第一电极(即,源电极60)与驱动晶体管DT的底部金属电极20之间。源极同步晶体管SST可以响应于源极同步控制信号SCTL而导通或截止。在示例性实施例中,如图2中所示,源极同步晶体管SST可以实现为PMOS晶体管。在这种情况下,源极同步晶体管SST可以在源极同步控制信号SCTL被激活时(即,在源极同步控制信号SCTL具有负电压电平时)导通,并且源极同步晶体管SST可以在源极同步控制信号SCTL被去激活时(即,在源极同步控制信号SCTL具有正电压电平时)截止。在另一示例性实施例中,源极同步晶体管SST可以实现为NMOS晶体管。在这种情况下,源极同步晶体管SST可以在源极同步控制信号SCTL被激活时(即,在源极同步控制信号SCTL具有正电压电平时)导通,并且源极同步晶体管SST可以在源极同步控制信号SCTL被去激活时(即,当源极同步控制信号SCTL具有负电压电平时)截止。可以在需要减小流入有机发光元件OLED中的驱动电流时(例如,当需要减少有机发光显示装置的瞬时余像时)的第一时段期间激活源极同步控制信号SCTL。因此,源极同步晶体管SST可以在第一时段期间导通,因此驱动晶体管DT的第一电极(即,源电极60)的源极电压可以在第一时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,因此,流过驱动晶体管DT的驱动电流(即,漏电流)可以减小。换言之,当源极同步晶体管SST导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,因此有机发光显示装置的瞬时余像可以因为流过驱动晶体管DT的漏电流在相同条件下减小而减少(或得到改善)。

[0060] 栅极同步晶体管GST可以电连接在驱动晶体管DT的栅电极90(即,第一节点N1)与

驱动晶体管DT的底部金属电极20之间。栅极同步晶体管GST可以响应于栅极同步控制信号GCTL而导通或截止。在示例性实施例中,如图2中所示,栅极同步晶体管GST可以实现为PMOS晶体管。在这种情况下,栅极同步晶体管GST可以在栅极同步控制信号GCTL被激活时(即,在栅极同步控制信号GCTL具有负电压电平时)导通,并且栅极同步晶体管GST可以在栅极同步控制信号GCTL被去激活时(即,在栅极同步控制信号GCTL具有正电压电平时)截止。在另一示例性实施例中,栅极同步晶体管GST可以被实现为NMOS晶体管。在这种情况下,栅极同步晶体管GST可以在栅极同步控制信号GCTL被激活时(即,在栅极同步控制信号GCTL具有正电压电平时)导通,并且栅极同步晶体管GST可以在栅极同步控制信号GCTL被去激活时(即,在栅极同步控制信号GCTL具有负电压电平时)截止。可以在需要增大流入有机发光元件OLED中的驱动电流时(例如,当需要增加有机发光显示装置的发射亮度时)的第二时段期间激活栅极同步控制信号GCTL。因此,栅极同步晶体管GST可以在第二时段期间导通,因此,驱动晶体管DT的栅电极90的栅极电压可以在第二时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此流过驱动晶体管DT的驱动电流可以增大。换言之,当栅极同步晶体管GST导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此有机发光显示装置的发射亮度可以因为流过驱动晶体管DT的驱动电流在相同条件下增大而增加(或得到改善)。

[0061] 简言之,像素电路100-1可以通过包括源极同步晶体管SST和栅极同步晶体管GST而根据有机发光显示装置的操作阶段(例如,初始化阶段、阈值电压补偿阶段、数据写入阶段、发光阶段等)和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移,源极同步晶体管SST电连接在驱动晶体管DT的第一电极(即,源电极60)与驱动晶体管DT的底部金属电极20之间并且响应于源极同步控制信号SCTL而导通或截止,栅极同步晶体管GST电连接在驱动晶体管DT的栅电极(即,第一节点N1)与驱动晶体管DT的底部金属电极20之间并且响应于栅极同步控制信号GCTL而导通或截止。因此,包括像素电路100的有机发光显示装置可以根据有机发光显示装置的操作阶段和/或操作条件来改变对包括在像素电路100中的驱动晶体管DT执行的同步操作(或反向偏置操作)。其结果是,有机发光显示装置可以根据它的操作需求(例如,减少有机发光显示装置的瞬时余像、增加有机发光显示装置的发射亮度等)来选择性地利用同步操作(即,源极同步操作、栅极同步操作和恒压同步操作)的优点。例如,像素电路100-1可以在第一操作条件下(或在第一操作阶段中)通过导通源极同步晶体管SST来使驱动晶体管DT的阈值电压沿第一方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿负方向偏移),以减少有机发光显示装置的瞬时余像;像素电路100-1可以在第二操作条件下(或在第二操作阶段中)通过导通栅极同步晶体管GST来使驱动晶体管DT的阈值电压沿第二方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度;并且像素电路100-1可以在第三操作条件下(或在第三操作阶段中)通过截止源极同步晶体管SST和栅极同步晶体管GST来使驱动晶体管DT的阈值电压不偏移。尽管在图2中示出了主电路120具有3T-1C结构(即,包括三个晶体管ST、DT和ET以及一个电容器CST的结构),但是主电路120的结构不限于此。例如,主电路120可以根据有机发光显示装置的需求而具有各种结构(例如,7T-1C结构)。在示例性实施例中,源极同步控制信号SCTL和栅极同步控制信号GCTL可以是激活状态不重叠的信号,诸如扫描信号SS(例如,前一扫描信号SS(n-1)、

当前扫描信号SS(n)、下一扫描信号SS(n+1))、发射控制信号ES(例如,前一发射控制信号ES(n-1)、当前发射控制信号ES(n)、下一发射控制信号ES(n+1))等。在另一示例性实施例中,源极同步控制信号SCTL和栅极同步控制信号GCTL可以是独立于扫描信号SS、发射控制信号ES等的信号。

[0062] 图4是示出图1的像素电路的另一示例的图。

[0063] 参照图4,像素电路100-2可以包括主电路120和子电路140-2。子电路140-2还包括恒压同步晶体管EST,但在其它方面像素电路100-2可以与图2的像素电路100-1基本相同。因此,下面将集中于包括在像素电路100-2中的恒压同步晶体管EST来描述像素电路100-2。如图4中所示,驱动晶体管DT可以是PMOS晶体管。

[0064] 子电路140-2可以包括源极同步晶体管SST、栅极同步晶体管GST和恒压同步晶体管EST。恒压同步晶体管EST可以电连接在驱动晶体管DT的底部金属电极20与传输恒压SV的恒压供应线之间。恒压同步晶体管EST可以响应于恒压同步控制信号ECTL而导通或截止。在示例性实施例中,如图4中所示,恒压同步晶体管EST可以实现为PMOS晶体管。在这种情况下,恒压同步晶体管EST可以在恒压同步控制信号ECTL被激活时(即,在恒压同步控制信号ECTL具有负电压电平时)导通,并且恒压同步晶体管EST可以在恒压同步控制信号ECTL被去激活时(即,在恒压同步控制信号ECTL具有正电压电平时)截止。在另一示例性实施例中,恒压同步晶体管EST可以实现为NMOS晶体管。在这种情况下,恒压同步晶体管EST可以在恒压同步控制信号ECTL被激活时(即,在恒压同步控制信号ECTL具有正电压电平时)导通,并且恒压同步晶体管EST可以在恒压同步控制信号ECTL被去激活时(即,在恒压同步控制信号ECTL具有负电压电平时)截止。

[0065] 在示例性实施例中,经由恒压供应线供应的恒压SV可以具有正电压电平。例如,恒压SV可以是高电源电压ELVDD,恒压供应线可以是传输高电源电压ELVDD的线。在这种情况下,当恒压同步晶体管EST响应于恒压同步控制信号ECTL而导通时,驱动晶体管DT的阈值电压可以沿负方向偏移。因此,可以在需要减小流入有机发光元件OLED中的驱动电流时(例如,当需要减少有机发光显示装置的瞬时余像时)的第三时段期间激活恒压同步控制信号ECTL。因此,恒压同步晶体管EST可以在第三时段期间导通,因此具有正电压电平(例如,高电源电压ELVDD)的恒压SV可以在第三时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,因此流过驱动晶体管DT的驱动电流(即,漏电流)可以减小。换言之,当恒压同步晶体管EST导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,有机发光显示装置的瞬时余像可以由于流过驱动晶体管DT的漏电流在相同条件下减小而减少(或改善)。

[0066] 在另一示例性实施例中,经由恒压供应线供应的恒压SV可以具有负电压电平。例如,恒压SV可以是低电源电压ELVSS,并且恒压供应线可以是传输低电源电压ELVSS的线。在这种情况下,当恒压同步晶体管EST响应于恒压同步控制信号ECTL而导通时,驱动晶体管DT的阈值电压可以沿正方向偏移。因此,可以在需要增大流入有机发光元件OLED中的驱动电流时(例如,当需要增加有机发光显示装置的发射亮度时)的第四时段期间激活恒压同步控制信号ECTL。因此,恒压同步晶体管EST可以在第四时段期间导通,因此具有负电压电平的恒压SV可以在第四时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此流过驱动晶体管DT的驱动电流

可以增大。换言之,当恒压同步晶体管EST导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此有机发光显示装置的发射亮度可以因为流过驱动晶体管DT的驱动电流在相同条件下增大而增加(或得到改善)。

[0067] 简言之,像素电路100-2可以通过包括源极同步晶体管SST、栅极同步晶体管GST和恒压同步晶体管EST而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移,源极同步晶体管SST电连接在驱动晶体管DT的源电极60与驱动晶体管DT的底部金属电极20之间并且响应于源极同步控制信号SCTL而导通或截止,栅极同步晶体管GST电连接在驱动晶体管DT的栅电极与驱动晶体管DT的底部金属电极20之间并且响应于栅极同步控制信号GCTL而导通或截止,恒压同步晶体管EST电连接在驱动晶体管DT的底部金属电极20与恒压供应线之间并且响应于恒压同步控制信号ECTL而导通或截止。例如,像素电路100-2可以在第一操作条件下(或在第一操作阶段中)通过导通源极同步晶体管SST或恒压同步晶体管EST(即,当恒压SV具有正电压电平时)来使驱动晶体管DT的阈值电压沿第一方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿负方向偏移),以减少有机发光显示装置的瞬时余像;像素电路100-2可以在第二操作条件下(或第二操作阶段中)通过导通栅极同步晶体管GST或恒压同步晶体管EST(即,当恒压SV具有负电压电平时)来使驱动晶体管DT的阈值电压沿第二方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度;并且像素电路100-2可以在第三操作条件下(或在第三操作阶段中)通过截止源极同步晶体管SST、栅极同步晶体管GST和恒压同步晶体管EST来使驱动晶体管DT的阈值电压不偏移。

[0068] 图5是示出图1的像素电路的又一示例的图。

[0069] 参照图5,像素电路100-3可以包括主电路120和子电路140-3。子电路140-3还包括第一恒压同步晶体管EST1和第二恒压同步晶体管EST2,但在其它方面像素电路100-3可以与图2的像素电路100-1基本相同。因此,下面将集中于包括在像素电路100-3中的第一恒压同步晶体管EST1和第二恒压同步晶体管EST2来描述像素电路100-3。如图5中所示,驱动晶体管DT可以是PMOS晶体管。

[0070] 子电路140-3可以包括源极同步晶体管SST、栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2。第一恒压同步晶体管EST1可以电连接在驱动晶体管DT的底部金属电极20与传输第一恒压SV1的第一恒压供应线之间。第一恒压同步晶体管EST1可以响应于第一恒压同步控制信号ECTL1而导通或截止。在示例性实施例中,如图5中所示,第一恒压同步晶体管EST1可以实现为PMOS晶体管。在这种情况下,第一恒压同步晶体管EST1可以在第一恒压同步控制信号ECTL1被激活时(即,在第一恒压同步控制信号ECTL1具有负电压电平时)导通,并且第一恒压同步晶体管EST1可以在第一恒压同步控制信号ECTL1被去激活时(即,在第一恒压同步控制信号ECTL1具有正电压电平时)截止。在另一示例性实施例中,第一恒压同步晶体管EST1可以被实现为NMOS晶体管。在这种情况下,第一恒压同步晶体管EST1可以在第一恒压同步控制信号ECTL1被激活时(即,在第一恒压同步控制信号ECTL1具有正电压电平时)导通,并且第一恒压同步晶体管EST1可以在第一恒压同步控制信号ECTL1被去激活时(即,在第一恒压同步控制信号ECTL1具有负电压电平时)截止。这里,经由第一恒压供应线供应的第一恒压SV1可以具有正电压电平。例如,第一恒压SV1可以

是高电源电压ELVDD,第一恒压供应线可以是传输高电源电压ELVDD的线。在这种情况下,当第一恒压同步晶体管EST1响应于第一恒压同步控制信号ECTL1而导通时,驱动晶体管DT的阈值电压可以沿负方向偏移。因此,可以在需要减小流入有机发光元件OLED中的驱动电流时(例如,当需要减小有机发光显示装置的瞬时余像时)的第三时段期间激活第一恒压同步控制信号ECTL1。因此,第一恒压同步晶体管EST1可以在第三时段期间导通,因此具有正电压电平(例如,高电源电压ELVDD)的第一恒压SV1可以在第三时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,因此流过驱动晶体管DT的驱动电流(即,漏电流)可以减小。换言之,当第一恒压同步晶体管EST1导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿负方向偏移,因此有机发光显示装置的瞬时余像可以因为流过驱动晶体管DT的漏电流在相同条件下减小而减少(或得到改善)。

[0071] 第二恒压同步晶体管EST2可以电连接在驱动晶体管DT的底部金属电极20与传输第二恒压SV2的第二恒压供应线之间。第二恒压同步晶体管EST2可以响应于第二恒压同步控制信号ECTL2而导通或截止。在示例性实施例中,如图5中所示,第二恒压同步晶体管EST2可以实现为PMOS晶体管。在这种情况下,第二恒压同步晶体管EST2可以在第二恒压同步控制信号ECTL2被激活时(即,在第二恒压同步控制信号ECTL2具有负电压电平时)导通,并且第二恒压同步晶体管EST2可以在第二恒压同步控制信号ECTL2被去激活时(即,在第二恒压同步控制信号ECTL2具有正电压电平时)截止。在另一示例性实施例中,第二恒压同步晶体管EST2可以实现为NMOS晶体管。在这种情况下,第二恒压同步晶体管EST2可以在第二恒压同步控制信号ECTL2被激活时(即,在第二恒压同步控制信号ECTL2具有正电压电平时)导通,并且第二恒压同步晶体管EST2可以在第二恒压同步控制信号ECTL2被去激活时(即,在第二恒压同步控制信号ECTL2具有负电压电平时)截止。经由第二恒压供应线供应的第二恒压SV2可以具有负电压电平。例如,第二恒压SV2可以是低电源电压ELVSS,第二恒压供应线可以是传输低电源电压ELVSS的线。在这种情况下,当第二恒压同步晶体管EST2响应于第二恒压同步控制信号ECTL2而导通时,驱动晶体管DT的阈值电压可以沿正方向偏移。因此,可以在需要增大流入有机发光元件OLED中的驱动电流时(例如,当需要增加有机发光显示装置的发射亮度时)的第四时段期间激活第二恒压同步控制信号ECTL2。因此,第二恒压同步晶体管EST2可以在第四时段期间导通,因此具有负电压电平的第二恒压SV2可以在第四时段期间施加到驱动晶体管DT的底部金属电极20。其结果是,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此,流过驱动晶体管DT的驱动电流可以增大。换言之,当第二恒压同步晶体管EST2导通时,作为PMOS晶体管的驱动晶体管DT的阈值电压可以沿正方向偏移,因此有机发光显示装置的发射亮度可以因为流过驱动晶体管DT的驱动电流在相同条件下增大而增加(或得到改善)。

[0072] 像素电路100-3可以通过包括源极同步晶体管SST、栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移,源极同步晶体管SST电连接在驱动晶体管DT的源电极60与驱动晶体管DT的底部金属电极20之间并且响应于源极同步控制信号SCTL而导通或截止,栅极同步晶体管GST电连接在驱动晶体管DT的栅电极与驱动晶体管DT的底部金属电极20之间并且响应于栅极同步控制信号GCTL而导通或截止,第一恒压同步晶

体管EST1电连接在驱动晶体管DT的底部金属电极20与第一恒压供应线之间并且响应于第一恒压同步控制信号ECTL1而导通或截止,第二恒压同步晶体管EST2电连接在驱动晶体管DT的底部金属电极20与第二恒压供应线之间并且响应于第二恒压同步控制信号ECTL2而导通或截止。例如,像素电路100-3可以在第一操作条件下(或在第一操作阶段中)通过导通源极同步晶体管SST或第一恒压同步晶体管EST1来使驱动晶体管DT的阈值电压沿第一方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿负方向偏移),以减小有机发光显示装置的瞬时余像;像素电路100-3可以在第二操作条件下(或在第二操作阶段中)通过导通栅极同步晶体管GST或第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压沿第二方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度;并且像素电路100-3可以在第三操作条件下(或第三操作阶段中)通过截止源极同步晶体管SST、栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压不偏移。

[0073] 图6是示出图1的像素电路的又一示例的图。

[0074] 参照图6,像素电路100-4可以包括主电路120和子电路140-4。子电路140-4不包括栅极同步晶体管GST,但在其它方面像素电路100-4可以与图4的像素电路100-2基本相同。也就是说,像素电路100-4的子电路140-4可以包括源极同步晶体管SST和恒压同步晶体管EST。如图6中所示,驱动晶体管DT可以是PMOS晶体管。源极同步晶体管SST可以电连接在驱动晶体管DT的源电极60与驱动晶体管DT的底部金属电极20之间。源极同步晶体管SST可以响应于源极同步控制信号SCTL而导通或截止。恒压同步晶体管EST可以电连接在驱动晶体管DT的底部金属电极20与传输恒压SV的恒压供应线之间。恒压同步晶体管EST可以响应于恒压同步控制信号ECTL而导通或截止。这里,恒压SV可以具有正电压电平(例如,高电源电压ELVDD)或负电压电平。由于上面描述了源极同步晶体管SST和恒压同步晶体管EST,因此将不重复与其相关的重复描述。简言之,像素电路100-4可以通过包括源极同步晶体管SST和恒压同步晶体管EST而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移。例如,像素电路100-4可以在第一操作条件下(或在第一操作阶段中)通过导通源极同步晶体管SST或恒压同步晶体管EST(即,当恒压SV具有正电压电平时)来使驱动晶体管DT的阈值电压沿第一方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿负方向偏移),以减少有机发光显示装置的瞬时余像;像素电路100-4可以在第二操作条件下(或在第二操作阶段中)通过导通恒压同步晶体管EST(即,当恒压SV具有负电压电平时)来使驱动晶体管DT的阈值电压沿第二方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度,并且像素电路100-4可以在第三操作条件下(或在第三操作阶段中)通过截止源极同步晶体管SST和恒压同步晶体管EST来使驱动晶体管DT的阈值电压不偏移。

[0075] 图7是示出图1的像素电路的又一示例的图。

[0076] 参照图7,像素电路100-5可以包括主电路120和子电路140-5。子电路140-5不包括栅极同步晶体管GST,但在其它方面像素电路100-5可以与图5的像素电路100-3基本相同。也就是说,像素电路100-5的子电路140-5可以包括源极同步晶体管SST、第一恒压同步晶体

管EST1和第二恒压同步晶体管EST2。如图7中所示，驱动晶体管DT可以是PMOS晶体管。源极同步晶体管SST可以电连接在驱动晶体管DT的源电极60与驱动晶体管DT的底部金属电极20之间。源极同步晶体管SST可以响应于源极同步控制信号SCTL而导通或截止。第一恒压同步晶体管EST1可以电连接在驱动晶体管DT的底部金属电极20与传输第一恒压SV1的第一恒压供应线之间。第一恒压同步晶体管EST1可以响应于第一恒压同步控制信号ECTL1而导通或截止。这里，第一恒压SV1可以具有正电压电平(例如，高电源电压ELVDD)。第二恒压同步晶体管EST2可以电连接在驱动晶体管DT的底部金属电极20与传输第二恒压SV2的第二恒压供应线之间。第二恒压同步晶体管EST2可以响应于第二恒压同步控制信号ECTL2而导通或截止。这里，第二恒压SV2可以具有负电压电平。由于上面描述了源极同步晶体管SST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2，因此将不重复与其相关的重复描述。简言之，像素电路100-5可以通过包括源极同步晶体管SST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移。例如，像素电路100-5可以在第一操作条件下(或在第一操作阶段中)通过导通源极同步晶体管SST或第一恒压同步晶体管EST1来使驱动晶体管DT的阈值电压沿第一方向偏移(即，当驱动晶体管DT是PMOS晶体管时，可以使驱动晶体管DT的阈值电压沿负方向偏移)，以减少有机发光显示装置的瞬时余像；像素电路100-5可以在第二操作条件下(或在第二操作阶段中)通过导通第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压沿第二方向偏移(即，当驱动晶体管DT是PMOS晶体管时，可以使驱动晶体管DT的阈值电压沿正方向偏移)，以增加有机发光显示装置的发射亮度；并且像素电路100-5可以在第三操作条件下(或在第三操作阶段中)通过截止源极同步晶体管SST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压不偏移。

[0077] 图8是示出图1的像素电路的又一示例的图。

[0078] 参照图8，像素电路100-6可以包括主电路120和子电路140-6。子电路140-6不包括源极同步晶体管SST，但在其它方面像素电路100-6可以与图4的像素电路100-2基本相同。也就是说，像素电路100-6的子电路140-6可以包括栅极同步晶体管GST和恒压同步晶体管EST。如图8中所示，驱动晶体管DT可以是PMOS晶体管。栅极同步晶体管GST可以电连接在驱动晶体管DT的栅电极(即，第一节点N1)与驱动晶体管DT的底部金属电极20之间。栅极同步晶体管GST可以响应于栅极同步控制信号GCTL而导通或截止。恒压同步晶体管EST可以电连接在驱动晶体管DT的底部金属电极20与传输恒压SV的恒压供应线之间。恒压同步晶体管EST可以响应于恒压同步控制信号ECTL而导通或截止。这里，恒压SV可以具有正电压电平(例如，高电源电压ELVDD)或负电压电平。由于上面描述了栅极同步晶体管GST和恒压同步晶体管EST，因此将不重复与其相关的重复描述。简言之，像素电路100-6可以通过包括栅极同步晶体管GST和恒压同步晶体管EST而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移。例如，像素电路100-6可以在第一操作条件下(或在第一操作阶段中)通过导通恒压同步晶体管EST(即，当恒压SV具有正电压电平时)来使驱动晶体管DT的阈值电压沿第一方向偏移(即，当驱动晶体管DT是PMOS晶体管时，可以使驱动晶体管DT的阈值电压沿负方向偏移)，以减少有机发光显示装置的瞬时余像；像素电路100-6可以在第二操作条件下(或在第二操作阶段中)通过导通栅极同步晶体管GST或恒压同步晶体管EST(即，当恒压SV具有负电压电平时)来使驱动晶体管DT的阈值电压沿第二方

向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度;并且像素电路100-6可以在第三操作条件下(或在第三操作阶段中)通过截止栅极同步晶体管GST和恒压同步晶体管EST来使驱动晶体管DT的阈值电压不偏移。

[0079] 图9是示出图1的像素电路的又一示例的图。

[0080] 参照图9,像素电路100-7可以包括主电路120和子电路140-7。子电路140-7不包括源极同步晶体管SST,但在其它方面像素电路100-7可以与图5的像素电路100-3基本相同。也就是说,像素电路100-7的子电路140-7可以包括栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2。如图9中所示,驱动晶体管DT可以是PMOS晶体管。栅极同步晶体管GST可以电连接在驱动晶体管DT的栅电极(即,第一节点N1)与驱动晶体管DT的底部金属电极20之间。栅极同步晶体管GST可以响应于栅极同步控制信号GCTL而导通或截止。第一恒压同步晶体管EST1可以电连接在驱动晶体管DT的底部金属电极20与传输第一恒压SV1的第一恒压供应线之间。第一恒压同步晶体管EST1可以响应于第一恒压同步控制信号ECTL1而导通或截止。这里,第一恒压SV1可以具有正电压电平(例如,高电源电压ELVDD)。第二恒压同步晶体管EST2可以电连接在驱动晶体管DT的底部金属电极20与传输第二恒压SV2的第二恒压供应线之间。第二恒压同步晶体管EST2可以响应于第二恒压同步控制信号ECTL2而导通或截止。这里,第二恒压SV2可以具有负电压电平。由于上面描述了栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2,因此将不重复与其相关的重复描述。简言之,像素电路100-7可以通过包括栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管DT的阈值电压偏移。例如,像素电路100-7可以在第一操作条件下(或在第一操作阶段中)通过导通第一恒压同步晶体管EST1来使驱动晶体管DT的阈值电压沿第一方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿负方向偏移),以减少有机发光显示装置的瞬时余像;像素电路100-7可以在第二操作条件下(或在第二操作阶段中)通过导通栅极同步晶体管GST或第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压沿第二方向偏移(即,当驱动晶体管DT是PMOS晶体管时,可以使驱动晶体管DT的阈值电压沿正方向偏移),以增加有机发光显示装置的发射亮度;并且像素电路100-7可以在第三操作条件下(或第三操作阶段中)通过截止栅极同步晶体管GST、第一恒压同步晶体管EST1和第二恒压同步晶体管EST2来使驱动晶体管DT的阈值电压不偏移。

[0081] 图10是示出根据示例性实施例的有机发光显示装置的框图。

[0082] 参照图10,有机发光显示装置500可以包括显示面板510、数据驱动器520,扫描驱动器530、发射控制驱动器540和时序控制器560。在一些示例性实施例中,有机发光显示装置500还可以包括同步控制驱动器550。

[0083] 显示面板510可以包括多个像素电路511。显示面板510可以经由多条数据线连接到数据驱动器520。显示面板510可以经由多条扫描线连接到扫描驱动器530。显示面板510可以经由多条发射控制线连接到发射控制驱动器540。数据驱动器520可以经由数据线向显示面板510提供数据信号DS。也就是说,数据驱动器520可以向像素电路511提供数据信号DS。扫描驱动器530可以经由扫描线向显示面板510提供扫描信号SS。也就是说,扫描驱动器530可以向像素电路511提供扫描信号SS。发射控制驱动器540可以经由发射控制线向显示

面板510提供发射控制信号ES。也就是说，发射控制驱动器540可以向像素电路511提供发射控制信号ES。在示例性实施例中，同步控制信号CTLS（例如，源极同步控制信号、栅极同步控制信号、恒压同步控制信号等）可以被确定为独立于扫描信号SS（例如，前一扫描信号SS(n-1)、当前扫描信号SS(n)、下一扫描信号SS(n+1)）、发射控制信号ES（例如，前一发射控制信号ES(n-1)、当前发射控制信号ES(n)、下一发射控制信号ES(n+1)）等的信号。在这种情况下，有机发光显示装置500可以包括同步控制驱动器550，并且同步控制驱动器550可以向显示面板510提供同步控制信号CTLS。也就是说，同步控制驱动器550可以向像素电路511提供同步控制信号CTLS。在另一示例性实施例中，同步控制信号CTLS（例如，源极同步控制信号、栅极同步控制信号，恒压同步控制信号等）可以被确定为激活状态不重叠的信号，诸如扫描信号SS、发射控制信号ES等。在这种情况下，有机发光显示装置500可以不包括同步控制驱动器550。时序控制器560可以通过生成多个控制信号CTL(1)、CTL(2)、CTL(3)和CTL(4)并分别向扫描驱动器530、数据驱动器520、发射控制驱动器540和同步控制驱动器550提供多个控制信号CTL(1)、CTL(2)、CTL(3)和CTL(4)来控制扫描驱动器530、数据驱动器520、发射控制驱动器540和同步控制驱动器550。时序控制器560可以接收图像数据并且对图像数据执行特定的数据处理（例如，劣化补偿等）。

[0084] 在示例性实施例中，包括在显示面板510中的像素电路511可以包括主电路和电连接到主电路的子电路。主电路可以响应于扫描信号SS而接收数据信号DS，并且可以响应于发射控制信号ES而输出具有与数据信号DS对应的亮度的光。在示例性实施例中，主电路可以包括有机发光元件、开关晶体管、存储电容器、驱动晶体管和发射控制晶体管。在一些示例性实施例中，主电路还可以包括除了该组件（即，有机发光元件、开关晶体管、存储电容器、驱动晶体管和发射控制晶体管）之外的其它组件。子电路可以接收同步控制信号CTLS，并且可以基于同步控制信号CTLS来选择性地使包括在主电路中的驱动晶体管的阈值电压偏移。例如，子电路可以使驱动晶体管的阈值电压沿第一方向偏移，以便减少（或改善）有机发光显示装置500的瞬时余像；子电路可以使驱动晶体管的阈值电压沿与第一方向相反的第二方向偏移，以便增加（或改善）有机发光显示装置500的发射亮度；并且子电路可以使驱动晶体管的阈值电压不偏移。换言之，子电路可以根据有机发光显示装置500的操作阶段和/或操作条件来选择性地使驱动晶体管的阈值电压偏移。为此，子电路可以包括选自源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个，源极同步晶体管电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间并且响应于源极同步控制信号而导通或截止，栅极同步晶体管电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间并且响应于栅极同步控制信号而导通或截止，恒压同步晶体管电连接在驱动晶体管的底部金属电极与恒压供应线之间并且响应于恒压同步控制信号而导通或截止。简言之，有机发光显示装置500可以通过包括像素电路511而根据有机发光显示装置500的操作需求（例如，减少有机发光显示装置500的瞬时余像，增加有机发光显示装置500的发射亮度等）来选择性地利用同步操作（即，源极同步操作、栅极同步操作和恒压同步操作）的各个优点，像素电路511可以根据有机发光显示装置500的操作阶段和/或操作条件来选择性地使驱动晶体管的阈值电压偏移，其中，像素电路511包括源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个。因此，有机发光显示装置500可以向观看者提供高质量图像。由于上面描述了这些示例性实施例，因此将不重复与其相关的重复描述。

[0085] 图11是示出根据示例性实施例的电子装置的框图,图12是示出图11的电子装置被实现为智能电话的示例的图。

[0086] 参照图11和图12,电子装置1000可以包括处理器1010、存储器装置1020、存储装置1030、输入/输出(I/O)装置1040、电源1050以及有机发光显示装置1060。这里,有机发光显示装置1060可以是图10的有机发光显示装置500。此外,电子装置1000还可包括用于与视频卡、声卡、存储器卡、通用串行总线(USB)装置、其它电子装置等通信的多个端口。在示例性实施例中,如图12中所示,电子装置1000可以被实现为智能电话。然而,电子装置1000不限于此。例如,电子装置1000可以被实现为蜂窝电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、计算机监视器、膝上型计算机、头戴式显示(HMD)装置等。

[0087] 处理器1010可以执行各种计算功能。处理器1010可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器1010可以经由地址总线、控制总线、数据总线等结合到其它组件。此外,处理器1010可以结合到诸如外围组件互连(PCI)总线的扩展总线。存储器装置1020可以存储用于电子装置1000的操作的数据。例如,存储器装置1020可以包括至少一个非易失性存储器装置(诸如,可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻式随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁性随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等)和/或至少一个易失性存储器装置(诸如,动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动DRAM装置等)。存储装置1030可以包括固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。I/O装置1040可以包括输入装置(诸如,键盘、小键盘、鼠标装置、触摸板、触摸屏等)和输出装置(诸如,打印机、扬声器等)。在一些示例性实施例中,I/O装置1040可以包括有机发光显示装置1060。电源1050可以提供用于电子装置1000的操作的电力。有机发光显示装置1060可以经由总线或其它通信链路结合到其它组件。

[0088] 如上所述,有机发光显示装置1060可以根据它的操作需求(例如,减少有机发光显示装置1060的瞬时余像、增加有机发光显示装置1060的发射亮度等)来选择性地利用同步操作(即,源极同步操作、栅极同步操作和恒压同步操作)的各个优点。因此,有机发光显示装置1060可以向观看者提供高质量图像。为此,有机发光显示装置1060可以包括显示面板、数据驱动器、扫描驱动器、发射控制驱动器和时序控制器,显示面板具有多个像素电路,其中,像素电路中的每个能够通过包括选自源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个而根据有机发光显示装置1060的操作阶段和/或操作条件来选择性地使像素电路中的驱动晶体管的阈值电压偏移,数据驱动器向像素电路提供数据信号,扫描驱动器向像素电路提供扫描信号,发射控制驱动器向像素电路提供发射控制信号,时序控制器控制数据驱动器、扫描驱动器和发射控制驱动器。在一些示例性实施例中,有机发光显示装置1060还可以包括向像素电路提供同步控制信号(例如,源极同步控制信号、栅极同步控制信号和恒压同步控制信号)的同步控制驱动器。在示例性实施例中,如参照图2所描述的,像素电路中的每个可以包括源极同步晶体管和栅极同步晶体管。在另一示例性实施例中,如参照图4所描述的,像素电路中的每个可以包括源极同步晶体管、栅极同步晶体管和恒压同步晶体管。在又一示例性实施例中,如参照图5所描述的,像素电路中的每个可以包括源极同步晶体管、栅极同步晶体管、第一恒压同步晶体管和第二恒压同步晶体管。在又一示例

性实施例中,如参照图6所描述的,像素电路中的每个可以包括源极同步晶体管和恒压同步晶体管。在又一示例性实施例中,如参照图7所描述的,像素电路中的每个可以包括源极同步晶体管、第一恒压同步晶体管和第二恒压同步晶体管。在又一示例性实施例中,如参照图8描述的,像素电路中的每个可以包括栅极同步晶体管和恒压同步晶体管。在又一示例性实施例中,如参照图9所描述的,像素电路中的每个可以包括栅极同步晶体管、第一恒压同步晶体管和第二恒压同步晶体管。由于上面描述了这些实施例,因此将不重复与其相关的重复描述。

[0089] 本发明构思可以应用于有机发光显示装置和包括有机发光显示装置的电子装置。例如,本发明构思可以应用于蜂窝电话、智能电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、电视、计算机监视器、膝上型计算机、头戴式显示装置、MP3播放器等。

[0090] 根据发明构思的像素电路可以通过包括选自源极同步晶体管、栅极同步晶体管和恒压同步晶体管中的至少两个而根据有机发光显示装置的操作阶段和/或操作条件来选择性地使驱动晶体管的阈值电压偏移(例如,可以在第一操作条件下(或在第一操作阶段中)使驱动晶体管的阈值电压沿第一方向偏移,以减少(或改善)有机发光显示装置的瞬时余像;可以在第二操作条件下(或在第二操作阶段中)使驱动晶体管的阈值电压沿与第一方向相反的第二方向偏移,以增加(或改善)有机发光显示装置的发射亮度;并且可以在第三操作条件下(或在第三操作阶段中)使驱动晶体管的阈值电压不偏移),源极同步晶体管电连接在驱动晶体管的源电极与驱动晶体管的底部金属电极之间并且响应于源极同步控制信号而导通或截止,栅极同步晶体管电连接在驱动晶体管的栅电极与驱动晶体管的底部金属电极之间并且响应于栅极同步控制信号而导通或截止,恒压同步晶体管电连接在驱动控制晶体管的底部金属电极与恒压供应线之间并且响应于恒压同步控制信号而导通或截止。

[0091] 尽管这里已经描述了特定示例性实施例,但是其它实施例和修改根据本描述将是清楚的。因此,发明构思不限于这样的实施例,而是限于所附权利要求以及如对本领域普通技术人员将是清楚的各种明显的修改和等同布置的较宽范围。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12

专利名称(译)	像素电路		
公开(公告)号	CN111445845A	公开(公告)日	2020-07-24
申请号	CN202010051353.X	申请日	2020-01-17
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示有限公司		
当前申请(专利权)人(译)	三星显示有限公司		
[标]发明人	郑荣哲		
发明人	郑荣哲		
IPC分类号	G09G3/3208 G09G3/3233 G09G3/3266		
代理人(译)	张晓 韩芳		
优先权	1020190006112 2019-01-17 KR		
外部链接	SIVO		

摘要(译)

提供了一种像素电路，所述像素电路包括：有机发光元件；开关晶体管；存储电容器，存储经由数据线施加的数据信号；驱动晶体管，允许与数据信号对应的驱动电流流入有机发光体元件中；发射控制晶体管，串联电连接到有机发光元件和驱动晶体管；同步晶体管，电连接到驱动晶体管的底部金属电极。同步晶体管包括：第一同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的栅电极、高电源电压和低电源电压中的第一者；第二同步晶体管，电连接到选自驱动晶体管的源电极、驱动晶体管的栅电极、高电源电压和低电源电压中的第二者。

