



(12) 发明专利

(10) 授权公告号 CN 103299712 B

(45) 授权公告日 2016. 01. 27

(21) 申请号 201280004717. 2

H01L 27/32(2006. 01)

(22) 申请日 2012. 01. 12

H01L 51/50(2006. 01)

H05B 33/10(2006. 01)

(30) 优先权数据

2011-008106 2011. 01. 18 JP

(85) PCT国际申请进入国家阶段日

2013. 07. 05

(86) PCT国际申请的申请数据

PCT/JP2012/050526 2012. 01. 12

(87) PCT国际申请的公布数据

W02012/098994 JA 2012. 07. 26

(73) 专利权人 夏普株式会社

地址 日本大阪府

(72) 发明人 园田通 川户伸一 井上智

桥本智志

(74) 专利代理机构 北京尚诚知识产权代理有限公司

公司 11322

代理人 龙淳

(51) Int. Cl.

H05B 33/06(2006. 01)

G23C 14/04(2006. 01)

G09F 9/30(2006. 01)

(56) 对比文件

JP 特开 2006-24530 A, 2006. 01. 26,

CN 1703119 A, 2005. 11. 30,

JP 特开 2004-349101 A, 2004. 12. 09,

US 2006/0011136 A1, 2006. 01. 19, 说明书第
[0057]-[0088], [0148]-[0149], [0180] 段、图
1, 图 8-10, 图 11A.

JP 特开 2005-338658 A, 2005. 12. 08,

JP 特开 2003-223988 A, 2003. 08. 08,

审查员 吕莎莎


权利要求书1页 说明书24页 附图17页

(54) 发明名称

被成膜基板和有机 EL 显示装置

(57) 摘要

一种 TFT 基板(10), 利用蒸镀装置(50)在 TFT 基板(10)上形成蒸镀层, 蒸镀装置(50)具有: 具备射出口(86)的蒸镀源(85); 和具备从射出口(86)射出的蒸镀颗粒通过的开口部(82)的蒸镀掩模(81), 蒸镀颗粒通过开口部(82)被蒸镀而形成蒸镀层, TFT 基板(10)具有二维地排列有多个像素的像素区域(A_c), 与各像素电连接的多条配线(14)的端子汇集到蒸镀层的形成区域外。



1. 一种被成膜基板,利用蒸镀装置在该被成膜基板上形成蒸镀层,所述蒸镀装置具有:具备用于射出蒸镀颗粒的射出口的蒸镀源;和与所述蒸镀源相对配置、且具备从所述射出口射出的蒸镀颗粒通过的开口部的蒸镀掩模,所述蒸镀颗粒通过所述开口部被蒸镀而形成所述蒸镀层,所述被成膜基板的特征在于:

具有在像素区域二维地排列的多个像素和与各像素电连接的多条配线,

通过使该被成膜基板相对于所述蒸镀掩模在一个方向上相对移动使得所述像素区域通过与所述开口部相对的区域,同时从所述射出口射出所述蒸镀颗粒,在包含所述像素区域的所述蒸镀层的形成区域形成所述蒸镀层,

所述像素区域是呈矩阵状排列有所述多个像素的矩形状的区域,

所述像素区域形成的矩形的4边中至少1边是与该被成膜基板和所述蒸镀掩模的相对移动的移动方向平行的边,

所述多条配线中的一部分配线的各端子以在所述蒸镀层的形成区域外的区域且在所述平行的边的外侧沿着该边的方式汇集,

所述多条配线中的另一部分配线的各端子配置在所述蒸镀层的形成区域内,包含该端子的端子部区域的一部分蒸镀有有机膜。

2. 根据权利要求1所述的被成膜基板,其特征在于:

所述端子部区域与所述有机膜交叉。

3. 根据权利要求1所述的被成膜基板,其特征在于:

所述端子部区域是用于向在该被成膜基板上形成的发光层注入电子的第二电极的连接部。

4. 一种被成膜基板,利用蒸镀装置在该被成膜基板上形成蒸镀层,所述蒸镀装置具有:具备用于射出蒸镀颗粒的射出口的蒸镀源;和与所述蒸镀源相对配置、且具备从所述射出口射出的蒸镀颗粒通过的开口部的蒸镀掩模,所述蒸镀颗粒通过所述开口部被蒸镀而形成所述蒸镀层,所述被成膜基板的特征在于:

具有在像素区域二维地排列的多个像素和与各像素电连接的多条配线,

通过使该被成膜基板相对于所述蒸镀掩模在一个方向上相对移动使得所述像素区域通过与所述开口部相对的区域,同时从所述射出口射出所述蒸镀颗粒,在包含所述像素区域的所述蒸镀层的形成区域形成所述蒸镀层,

所述多条配线中的一部分配线的各端子汇集到所述蒸镀层的形成区域外,

进一步,用于向在该被成膜基板上形成的发光层注入电子的第二电极的连接部,配设在所述蒸镀层的形成区域内,该连接部的一部分蒸镀有有机膜。

5. 根据权利要求3或4所述的被成膜基板,其特征在于:

在所述连接部形成的有机膜是条状的图案膜,在图案间,配线与所述第二电极直接连接。

6. 一种有机EL显示装置,其特征在于:

具备蒸镀有蒸镀层的权利要求1至5中任一项所述的被成膜基板,

所述蒸镀层包含有机EL层,该有机EL层包含通过供给电流而发光的有机EL元件。

被成膜基板和有机 EL 显示装置

技术领域

[0001] 本发明涉及在被成膜基板上进行规定图案的成膜的蒸镀技术的领域。

背景技术

[0002] 近年来,在各种商品和领域中应用平板显示器,要求平板显示器进一步大型化、高画质化、低耗电化。

[0003] 在这样的状况下,具备利用有机材料的电场发光(Electroluminescence (电致发光),以下记为“EL”)的有机 EL 元件的有机 EL 显示装置,作为全固体型且在低电压驱动、高速响应性、自发光性等方面优异的平板显示器,受到了高度的关注。

[0004] 有机 EL 显示装置,例如,具有在设置有 TFT (薄膜晶体管)的包括玻璃基板等的基板上设置有与 TFT 连接的有机 EL 元件的结构。

[0005] 有机 EL 元件是能够通过低电压直流驱动进行高亮度发光的发光元件,具有依次叠层有第一电极、有机 EL 层和第二电极的结构。其中,第一电极与 TFT 连接。另外,在第一电极与第二电极之间,作为上述有机 EL 层,设置有使空穴注入层、空穴输送层、电子阻挡层、发光层、空穴阻挡层、电子输送层、电子注入层等叠层而得到的有机层。

[0006] 全彩色的有机 EL 显示装置,通常,在基板上排列形成有红色(R)、绿色(G)、蓝色(B)的各颜色的有机 EL 元件作为子像素,通过使用 TFT 使这些有机 EL 元件有选择地以期望的亮度发光来进行图像显示。

[0007] 在这样的有机 EL 显示装置的制造中,至少包括发各颜色光的有机发光材料的发光层,按每个作为发光元件的有机 EL 元件形成图案(例如参照专利文献 1、2)。

[0008] 作为进行发光层的图案形成的方法,例如已知有使用被称为阴影掩模的蒸镀用掩模的真空蒸镀法。

[0009] 例如,在低分子型有机 EL 显示器(OLED)中,以往,通过使用 阴影掩模的蒸镀法,进行有机膜(有机层)的分涂形成。

[0010] 在使用阴影掩模的真空蒸镀法中,使用能够对基板的整个蒸镀区域进行蒸镀的尺寸的阴影掩模(密合型整面阴影掩模)。通常,作为阴影掩模,使用与基板同等尺寸的掩模。

[0011] 图 19 是表示使用阴影掩模的以往的蒸镀装置的概略结构的截面图。

[0012] 在使用阴影掩模的真空蒸镀法中,如图 19 所示,使基板 301 与蒸镀源 302 相对配置,在阴影掩模 303 上设置与蒸镀区域的一部分的图案对应的开口部 304,使蒸镀颗粒通过该开口部 304 蒸镀在基板 301 上,使得蒸镀颗粒不附着在作为目标的蒸镀区域以外的区域,由此进行图案形成。

[0013] 基板 301 配置在未图示的真空腔室内,蒸镀源 302 固定在基板 301 的下方。阴影掩模 303 被密合固定在基板 301 上,或者在基板 301 和蒸镀源 302 被固定在真空腔室的内壁上的状态下相对于基板 301 相对移动。

[0014] 例如在专利文献 1 中公开了:使用负载锁定式的蒸镀源,在进行掩模与基板的位置对准后,从基板的正下方真空蒸镀第一发光材料,形成与掩模的开口部大致相同形状的

第一发光部的排列后,移动掩模,从基板的正下方真空蒸镀第二发光材料,形成与掩模的开口部大致相同形状的第二发光部的排列。

[0015] 例如,在专利文献 2 中公开了:在与基板同等尺寸的掩模上,在相对于掩模的移动方向交叉的方向上排列小径孔或细长的狭缝孔,在使掩模沿着小径孔或狭缝孔的排列方向移动的同时蒸镀电极材料,由此形成电极图案。

[0016] 在这样使用阴影掩模的真空蒸镀法中,为了抑制弯曲和变形,阴影掩模被施加张力而固定(例如焊接)在掩模框上。

[0017] 在使用阴影掩模的真空蒸镀法中,使这样的阴影掩模密合在基板上,使蒸镀颗粒从蒸镀源通过阴影掩模的开口部蒸镀(附着)在基板的期望的位置,由此进行发光层或电极的图案形成。

[0018] 现有技术文献

[0019] 专利文献

[0020] 专利文献 1:日本国公开专利公报“特开 2000-188179 号公报((公开日:2000 年 7 月 4 日)(对应美国专利第 6294892 号(公告日:2001 年 9 月 25 日)))”

[0021] 专利文献 2:日本国公开专利公报“特开平 10-102237 号公报(公开日:1998 年 4 月 21 日)”

发明内容

[0022] 发明要解决的技术问题

[0023] 但是,当基板尺寸变大时,与之相伴,阴影掩模 303 也大型化。

[0024] 其结果,由于阴影掩模 303 的自重弯曲或伸长,在基板 301 与阴影掩模 303 之间产生间隙。其结果,不能进行位置精度高的图案形成,发生蒸镀位置偏移或混色,难以高精细化。

[0025] 另外,伴随基板尺寸的大型化,阴影掩模 303 和保持其的掩模框巨大化、超重化。其结果,操作这样的阴影掩模 303 的装置巨大化、复杂化,不仅装置的设计变得困难,而且在制造工序或掩模更换等工序中,也会发生操作的安全性的问题。

[0026] 因此,利用大型的阴影掩模的大型基板的图案化是极为困难的。

[0027] 在有机 EL 显示装置的制造工艺中,能够应用作为现行量产工艺的使用密合型整面阴影掩模的蒸镀方法的基板尺寸为 1m 见方左右,难以应对具有该尺寸以上的基板尺寸的大型基板。因此,应对大型基板的有机层分涂技术目前尚未确立,60 英寸级别以上的大型有机 EL 显示装置还没有实现量产。

[0028] 另外,通常,基板尺寸越大,能够由 1 块基板形成的面板数越多,每 1 块面板的费用越便宜。因此,越使用大型基板,越能够以低成本制造有机 EL 显示装置。但是,以往,如上所述由于基板尺寸的制约,无法实现低成本的有机 EL 显示装置。

[0029] 对于这样的问题,可认为,如果使基板与阴影掩模 303 在隔开一定间隙的同时在一个方向上相对移动来进行蒸镀,则能够使阴影掩模 303 的面积小型化。

[0030] 可是,在这样构成的情况下,会产生如下的问题。

[0031] 即,在基板上,通常,存在不需要使蒸镀颗粒蒸镀的区域或者应当避免蒸镀颗粒的蒸镀的区域(以下,将这些区域称为不需蒸镀区域)。例如,为用于与外部电路连接的端子

汇集的连接部(端子部),该端子与外部电路连接,因此不蒸镀而露出。

[0032] 在此,在构成为通过上述那样的基板与阴影掩模的相对移动从基板的移动方向的一个端部到另一个端部进行蒸镀的情况下,当其蒸镀区域包含不需蒸镀区域时,在作为有机膜形成有电阻大的有机膜的情况下,不能进行上述连接部(端子部)与上述外部电路的良好电连接。

[0033] 因此,可以认为当构成为使用闸门将蒸镀遮断时,能够避免不需蒸镀区域上的蒸镀。

[0034] 但是,在该情况下,由于阴影掩模的开口部的形状等,存在在将蒸镀遮断的时刻残留未实施蒸镀的区域或蒸镀尚未完全完成的区域的情况,对于该区域,会产生不能确保有机膜的适当膜厚的问题。

[0035] 另外,作为其他的方法,可以考虑在后面的工序中利用有机溶剂进行有机膜的擦除的方法。但是,在该方法中,由于上述有机溶剂的残渣残留、或混入尘埃,会产生制品的可靠性降低的问题。另外,工序会增加有机膜的擦除工序,导致制造时间和制造成本的增加。

[0036] 本发明是鉴于上述问题而做出的,其目的是提供能够防止或抑制制品的可靠性降低、同时避免不需蒸镀区域上的蒸镀的被成膜基板和有机 EL 装置。

[0037] 用于解决技术问题的手段

[0038] 为了解决上述的技术问题,本发明的被成膜基板,利用蒸镀装置在该被成膜基板上形成蒸镀层,上述蒸镀装置具有:具备用于射出蒸镀颗粒的射出口的蒸镀源;和与上述蒸镀源相对配置、且具备从上述射出口射出的蒸镀颗粒通过的开口部的蒸镀掩模,上述蒸镀颗粒通过上述开口部被蒸镀而形成上述蒸镀层,上述被成膜基板的特征在于:具有在像素区域二维地排列的多个像素和与各像素电连接的多条配线,通过使该被成膜基板相对于上述蒸镀掩模在一个方向上相对移动使得上述像素区域通过与上述开口部相对的区域,同时从上述射出口射出上述蒸镀颗粒,在包含上述像素区域的上述蒸镀层的形成区域形成上述蒸镀层,上述多条配线的各端子汇集到上述蒸镀层的形成区域外。

[0039] 根据该发明,通过使该被成膜基板与蒸镀掩模在一个方向上相对移动来进行蒸镀膜的形成,因此,能够利用面积小的蒸镀掩模。通过这样利用面积小的蒸镀掩模,不会发生与蒸镀掩模的大型化相伴的自重弯曲或伸长的问题,即使对大型的基板也能够进行蒸镀层的图案形成,并且能够进行位置精度高的图案形成和高精细化。

[0040] 另外,因为能够使用面积小的蒸镀掩模,所以也能够抑制或避免由于与蒸镀掩模的大型化相伴保持蒸镀掩模的框架巨大化、超重化而产生的问题。

[0041] 除此之外,在本发明的被成膜基板中,具有二维地排列有多个像素的像素区域,并且与上述像素区域的各像素电连接的多条配线的各端子汇集到上述蒸镀层的形成区域外。

[0042] 因此,在使该被成膜基板相对于上述蒸镀掩模在一个方向上相对移动的同时从上述射出口射出上述蒸镀颗粒时,在上述多条配线的端子汇集的区域不形成蒸镀层。因此,能够提供能够防止或抑制制品的可靠性降低、同时避免不需蒸镀区域上的蒸镀的被成膜基板。

[0043] 发明效果

[0044] 如以上所述,本发明的被成膜基板,利用蒸镀装置在该被成膜基板上形成蒸镀层,上述蒸镀装置具有:具备用于射出蒸镀颗粒的射出口的蒸镀源;和与上述蒸镀源相对配

置、且具备从上述射出口射出的蒸镀颗粒通过的开口部的蒸镀掩模，上述蒸镀颗粒通过上述开口部被蒸镀而形成上述蒸镀层，上述被成膜基板具有在像素区域二维地排列的多个像素和与各像素电连接的多条配线，通过使该被成膜基板相对于上述蒸镀掩模在一个方向上相对移动使得上述像素区域通过与上述开口部相对的区域，同时从上述射出口射出上述蒸镀颗粒，在包含上述像素区域的上述蒸镀层的形成区域形成上述蒸镀层，上述多条配线的各端子汇集到上述蒸镀层的形成区域外。

[0045] 由此，能得到以下效果：能够提供能够防止或抑制制品的可靠性降低、同时避免不需蒸镀区域上的蒸镀的被成膜基板。

附图说明

[0046] 图 1 是从被成膜基板的背面侧观看本发明的一个实施方式的蒸镀装置的真空腔室内的被成膜基板和掩模单元的平面图。

[0047] 图 2 是本发明的一个实施方式的蒸镀装置的真空腔室内的主要构成要素的鸟瞰图。

[0048] 图 3 是示意性地表示本发明的一个实施方式的蒸镀装置的主要部分的概略结构的截面图。

[0049] 图 4 是表示本发明的一个实施方式的蒸镀装置的结构的一部分的框图。

[0050] 图 5 的 (a) ~ (c) 是表示本发明的一个实施方式的被成膜基板和蒸镀掩模的对准标记的形状的一个例子的图。

[0051] 图 6 是表示 RGB 全彩色显示的有机 EL 显示装置的概略结构的截面图。

[0052] 图 7 是表示构成图 6 所示的有机 EL 显示装置的像素的结构的平面图。

[0053] 图 8 是图 7 所示的有机 EL 显示装置中的 TFT 基板的 A-A 线向视截面图。

[0054] 图 9 是按工序顺序表示本发明的一个实施方式的有机 EL 显示装置的制造工序的流程图。

[0055] 图 10 是表示使用本发明的一个实施方式的蒸镀装置在 TFT 基板上形成规定图案的方法的一个例子的流程图。

[0056] 图 11 是表示对准调整方法的流程图。

[0057] 图 12 是表示 TFT 的电路结构的图。

[0058] 图 13 是表示形成发光层之前的阶段的 TFT 基板的概略结构的图。

[0059] 图 14 是表示由密封基板密封的 TFT 基板即将与柔性薄膜电缆连接之前的状态的图。

[0060] 图 15 是表示位于交叉侧端子部区域的配线的端子周边的结构的图。

[0061] 图 16 是表示多条配线的配线方式的图。

[0062] 图 17 是表示本实施方式的 TFT 基板的结构的图。

[0063] 图 18 是表示第二实施方式的 TFT 基板(被成膜基板)的概略结构的图。

[0064] 图 19 是表示使用阴影掩模的以往的蒸镀装置的概略结构的截面图。

具体实施方式

[0065] 根据图 1 ~ 图 18 对本发明的一个实施方式进行说明如下。

[0066] 在本实施方式中,作为使用本实施方式的蒸镀装置的蒸镀方法的一个例子,列举从 TFT 基板侧取出光的底部发光型的 RGB 全彩色显示的有机 EL 显示装置的制造方法为例进行说明。

[0067] 首先,在以下对上述有机 EL 显示装置的整体结构进行说明。

[0068] 图 6 是表示 RGB 全彩色显示的有机 EL 显示装置的概略结构的截面图。另外,图 7 是表示构成图 6 所示的有机 EL 显示装置的像素的结构的平面图,图 8 是图 6 所示的有机 EL 显示装置中的 TFT 基板的 A-A 线向视截面图。

[0069] 如图 6 所示,本实施方式中制造的有机 EL 显示装置 1 具有以下结构:在设置有 TFT12(参照图 8)的 TFT 基板 10 上,依次设置有与 TFT12 连接的有机 EL 元件 20、粘接层 30 和密封基板 40。

[0070] 如图 6 所示,有机 EL 元件 20 通过使用粘接层 30 将叠层有该有机 EL 元件 20 的 TFT 基板 10 与密封基板 40 贴合而被封入这一对基板(TFT 基板 10、密封基板 40)之间。

[0071] 上述有机 EL 显示装置 1 中,这样有机 EL 元件 20 被封入 TFT 基板 10 与密封基板 40 之间,由此,防止了氧气和水分从外部浸入有机 EL 元件 20。

[0072] TFT 基板 10,如图 8 所示,作为支撑基板,具备例如玻璃基板等透明的绝缘基板 11。在绝缘基板 11 上,如图 7 所示,设置有多条配线 14,该多条配线 14 包括:在水平方向敷设的多根栅极线 14G(参照图 12);和在垂直方向敷设,且与栅极线 14G 交叉的多根源极线 14S(参照图 12)和电源配线 14V(参照图 12)。对栅极线 14G 进行驱动的未图示的栅极线驱动电路与栅极线 14G 连接,对信号线进行驱动的未图示的信号线驱动电路与信号线连接。对于本实施方式的 TFT 基板 10 的配线 14 的设计方式将在后面说明。

[0073] 有机 EL 显示装置 1 为全彩色的有源矩阵型的有机 EL 显示装置,在绝缘基板 11 上,在由这些配线 14 包围的区域,呈矩阵状排列有分别包含红色(R)、绿色(G)、蓝色(B)的各颜色的有机 EL 元件 20 的各颜色的子像素 2R、2G、2B。

[0074] 即,由这些配线 14 包围的区域为 1 个子像素(点),按每个子像素划分形成有 R、G、B 的发光区域。

[0075] 像素 2(即,1 个像素)包括透过红色光的红色子像素 2R、透过绿色光的绿色子像素 2G、和透过蓝色光的蓝色子像素 2B 这 3 个子像素 2R、2G、2B。

[0076] 在各子像素 2R、2G、2B 中,作为承担各子像素 2R、2G、2B 的发光各颜色的发光区域,分别设置有由条状各颜色的发光层 23R、23G、23B 覆盖的开口部 15R、15G、15B。

[0077] 这些发光层 23R、23G、23B 按各颜色通过蒸镀形成图案。此外,对于开口部 15R、15G、15B 将在后面说明。

[0078] 在这些子像素 2R、2G、2B 中,分别设置有与有机 EL 元件 20 的第一电极 21 连接的 TFT12。各子像素 2R、2G、2B 的发光强度通过由配线 14 和 TFT12 进行的扫描和选择来确定。这样,有机 EL 显示装置 1 通过使用 TFT12 使有机 EL 元件 20 有选择地以期望的亮度发光,实现了图像显示。

[0079] 接着,对上述有机 EL 显示装置 1 中的 TFT 基板 10 和有机 EL 元件 20 的结构进行详细说明。

[0080] 首先,对 TFT 基板 10 进行说明。

[0081] TFT 基板 10,如图 8 所示,具有在玻璃基板等透明的绝缘基板 11 上依次形成有

TFT12 (开关元件)、层间膜 13 (层间绝缘膜、平坦化膜)、配线 14 和边缘罩 15 的结构。

[0082] 在上述绝缘基板 11 上,设置有配线 14,并且与各子像素 2R、2G、2B 对应地分别设置有包含 TFT12 的像素驱动电路。图 12 是表示像素驱动电路的电路结构的图。

[0083] 如图 12 所示,像素驱动电路具备控制用的晶体管 Tr1、驱动用的晶体管 Tr2 和电容器 C。

[0084] 晶体管 Tr1 的源极端子与源极线 14S 连接。晶体管 Tr1 的栅极端子与栅极线 14G 连接。晶体管 Tr1 的漏极端子与晶体管 Tr2 的栅极端子连接。

[0085] 晶体管 Tr2 的源极端子与电源配线 14V 连接。晶体管 Tr2 的漏极端子与有机 EL 元件 20 连接。

[0086] 电容器 C 设置在晶体管 Tr2 的源极端子与晶体管 Tr2 的栅极端子之间。电容器 C 是电压保持用的电容器。

[0087] 在具有这样的结构的像素驱动电路中,在数据写入时,栅极线 14G 成为 H (高),由此,晶体管 Tr1 导通。由此,来自源极线 14S 的数据电压信号被写入到电容器 C。接着,栅极线 14G 成为 L (低),由此,晶体管 Tr1 断开。由此,电容器 C 与源极线 14S 被切断,电容器 C 保持在数据写入时被写入的数据电压信号。

[0088] 晶体管 Tr2 的电流由电容器 C 的两端的电压的大小决定。因此,与数据电压信号相应的电流被供给到有机 EL 元件。

[0089] 此外,各像素驱动电路的结构并不限定于上述的结构。例如,也有追加用于对晶体管 Tr1、Tr2 的特性偏差或经时变化进行补偿的电路等的情况。与此相伴,存在设置栅极线 14G、源极线 14S 和电源配线 14V 以外的配线的情况。

[0090] 层间膜 13 以覆盖各 TFT12 的方式在上述绝缘基板 11 上遍及上述绝缘基板 11 的整个区域地叠层。

[0091] 在层间膜 13 上,形成有有机 EL 元件 20 的第一电极 21。

[0092] 另外,在层间膜 13 中设置有用将有机 EL 元件 20 的第一电极 21 与 TFT12 电连接的接触孔 13a。由此,TFT12 经由上述接触孔 13a 与有机 EL 元件 20 电连接。

[0093] 边缘罩 15 是用于防止由于在第一电极 21 的图案端部有机 EL 层变薄或发生电场集中而导致有机 EL 元件 20 的第一电极 21 与第二电极 26 短路的绝缘层。

[0094] 边缘罩 15 以覆盖第一电极 21 的图案端部的方式形成在层间膜 13 上。

[0095] 在边缘罩 15 中,按每个子像素 2R、2G、2B 设置有开口部 15R、15G、15B。该边缘罩 15 的开口部 15R、15G、15B 成为各子像素 2R、2G、2B 的发光区域。

[0096] 换言之,各子像素 2R、2G、2B 由具有绝缘性的边缘罩 15 分隔开。边缘罩 15 也作为元件分离膜发挥功能。

[0097] 接着,对有机 EL 元件 20 进行说明。

[0098] 有机 EL 元件 20 是能够通过低电压直流驱动进行高亮度发光的发光元件,依次叠层有第一电极 21、有机 EL 层和第二电极 26。

[0099] 第一电极 21 是具有向上述有机 EL 层注入(供给)空穴的功能的层。第一电极 21 如上所述经由接触孔 13a 与 TFT12 连接。

[0100] 在第一电极 21 与第二电极 26 之间,如图 8 所示,作为有机 EL 层,具有从第一电极 21 侧起依次形成有空穴注入层兼空穴输送层 22、发光层 23R、23G、23B、电子输送层 24 和电

子注入层 25 的结构。

[0101] 此外,上述叠层顺序是将第一电极 21 作为阳极、且将第二电极 26 作为阴极的情况下的叠层顺序,在将第一电极 21 作为阴极、且将第二电极 26 作为阳极的情况下,有机 EL 层的叠层顺序反转。

[0102] 空穴注入层是具有使向发光层 23R、23G、23B 的空穴注入效率提高的功能的层。另外,空穴输送层是具有使向发光层 23R、23G、23B 的空穴输送效率提高的功能的层。空穴注入层兼空穴输送层 22 以覆盖第一电极 21 和边缘罩 15 的方式均匀地形成在上述 TFT 基板 10 的显示区域整个面上。

[0103] 此外,在本实施方式中,如上所述,作为空穴注入层和空穴输送层,列举设置有空穴注入层和空穴输送层一体化的空穴注入层兼空穴输送层 22 的情况为例进行说明。但是,本实施方式并不限于此。空穴注入层和空穴输送层也可以作为相互独立的层形成。

[0104] 在空穴注入层兼空穴输送层 22 上,以覆盖边缘罩 15 的开口部 15R、15G、15B 的方式,分别与子像素 2R、2G、2B 对应地形成有发光层 23R、23G、23B。

[0105] 发光层 23R、23G、23B 是具有使从第一电极 21 侧注入的空穴与从第二电极 26 侧注入的电子复合而射出光的功能的层。发光层 23R、23G、23B 分别由低分子荧光色素、金属配位化合物等发光效率高的材料形成。

[0106] 电子输送层 24 是具有使从第二电极 26 向发光层 23R、23G、23B 的电子输送效率提高的功能的层。另外,电子注入层 25 是具有使从第二电极 26 向电子输送层 24 的电子注入效率提高的功能的层。

[0107] 电子输送层 24 以覆盖发光层 23R、23G、23B 和空穴注入层兼空穴输送层 22 的方式,在这些发光层 23R、23G、23B 和空穴注入层兼空穴输送层 22 上遍及上述 TFT 基板 10 的显示区域整个面均匀地形成。另外,电子注入层 25 以覆盖电子输送层 24 的方式,在电子输送层 24 上遍及上述 TFT 基板 10 的显示区域整个面均匀地形成。

[0108] 此外,电子输送层 24 和电子注入层 25 可以如上所述作为相互独立的层形成,也可以相互一体化地设置。即,上述有机 EL 显示装置 1 可以具备电子输送层兼电子注入层代替电子输送层 24 和电子注入层 25。

[0109] 第二电极 26 是具有向由上述那样的有机层构成的有机 EL 层注入电子的功能的层。第二电极 26 以覆盖电子注入层 25 的方式,在电子注入层 25 上遍及上述 TFT 基板 10 的显示区域整个面均匀地形成。

[0110] 此外,发光层 23R、23G、23B 以外的有机层不是作为有机 EL 层必需的层,只要根据要求的有机 EL 元件 20 的特性适当形成即可。另外,在有机 EL 层中,根据需要也能够追加载流子阻挡层。例如,通过在发光层 23R、23G、23B 与电子输送层 24 之间追加空穴阻挡层作为载流子阻挡层,能够阻止空穴漏到电子输送层 24,提高发光效率。

[0111] 作为上述有机 EL 元件 20 的结构,例如能够采用下述(1)~(8)所示的层结构。

[0112] (1) 第一电极 / 发光层 / 第二电极

[0113] (2) 第一电极 / 空穴输送层 / 发光层 / 电子输送层 / 第二电极

[0114] (3) 第一电极 / 空穴输送层 / 发光层 / 空穴阻挡层(载流子阻挡层) / 电子输送层 / 第二电极

[0115] (4) 第一电极 / 空穴输送层 / 发光层 / 空穴阻挡层 / 电子输送层 / 电子注入层 /

第二电极

[0116] (5) 第一电极 / 空穴注入层 / 空穴输送层 / 发光层 / 电子输送层 / 电子注入层 / 第二电极

[0117] (6) 第一电极 / 空穴注入层 / 空穴输送层 / 发光层 / 空穴阻挡层 / 电子输送层 / 第二电极

[0118] (7) 第一电极 / 空穴注入层 / 空穴输送层 / 发光层 / 空穴阻挡层 / 电子输送层 / 电子注入层 / 第二电极

[0119] (8) 第一电极 / 空穴注入层 / 空穴输送层 / 电子阻挡层(载流子阻挡层) / 发光层 / 空穴阻挡层 / 电子输送层 / 电子注入层 / 第二电极

[0120] 此外,如上所述,例如空穴注入层和空穴输送层可以一体化。另外,电子输送层和电子注入层也可以一体化。

[0121] 另外,有机 EL 元件 20 的结构并不限定于上述示例的层结构,如上所述,能够根据要求的有机 EL 元件 20 的特性而采用期望的层结构。

[0122] 接着,在以下对上述有机 EL 显示装置 1 的制造方法进行说明。

[0123] 图 9 是按工序顺序表示上述有机 EL 显示装置 1 的制造工序的流程图。

[0124] 如图 9 所示,本实施方式的有机 EL 显示装置 1 的制造方法,例如具备 TFT 基板和第一电极制作工序(S1)、空穴注入层和空穴输送层蒸镀工序(S2)、发光层蒸镀工序(S3)、电子输送层蒸镀工序(S4)、电子注入层蒸镀工序(S5)、第二电极蒸镀工序(S6)、和密封工序(S7)。

[0125] 以下,按照图 9 所示的流程图,参照图 7 和图 8 对上述的各工序进行说明。

[0126] 但是,本实施方式中记载的各构成要素的尺寸、材质、形状等只不过是一个实施方式,不应当由此限定解释本发明的范围。

[0127] 另外,如上所述,本实施方式中记载的叠层顺序,是将第一电极 21 作为阳极、且将第二电极 26 作为阴极的情况下的叠层顺序,相反地,在将第一电极 21 作为阴极、且将第二电极 26 作为阳极的情况下,有机 EL 层的叠层顺序反转。同样,构成第一电极 21 和第二电极 26 的材料也反转。

[0128] 首先,如图 8 所示,在用公知的技术形成有 TFT12 和配线 14 等的玻璃等绝缘基板 11 上涂敷感光性树脂,利用光刻技术进行图案化,由此在绝缘基板 11 上形成层间膜 13。

[0129] 作为上述绝缘基板 11,例如使用厚度为 0.7 ~ 1.1mm、y 轴方向的长度(纵长)为 400 ~ 500mm、x 轴方向的长度(横长)为 300 ~ 400mm 的玻璃基板或塑料基板。此外,在本实施方式中使用玻璃基板。

[0130] 作为层间膜 13,例如,能够使用丙烯酸树脂或聚酰亚胺树脂等。作为丙烯酸树脂,例如,可以列举 JSR 株式会社制造的 Optomer 系列。另外,作为聚酰亚胺树脂,例如,可以列举东丽株式会社制造的 Photoneece 系列。但是,聚酰亚胺树脂一般不透明,是有色的。因此,在如图 8 所示作为上述有机 EL 显示装置 1 制造底部发光型的有机 EL 显示装置的情况下,作为上述层间膜 13,更适合使用丙烯酸树脂等透明性树脂。

[0131] 作为上述层间膜 13 的膜厚,只要能够对由 TFT12 产生的台阶进行补偿即可,没有特别限定。在本实施方式中,例如约为 2 μm 。

[0132] 接着,在层间膜 13 中形成用于将第一电极 21 与 TFT12 电连接的接触孔 13a。

[0133] 接着,作为导电膜(电极膜),例如通过溅射法等以 100nm 的厚度形成 ITO (Indium Tin Oxide: 铟锡氧化物)膜。

[0134] 接着,在上述 ITO 膜上涂敷光致抗蚀剂,使用光刻技术进行图案化后,以氯化铁作为蚀刻液,对上述 ITO 膜进行蚀刻。然后,使用抗蚀剂剥离液将光致抗蚀剂剥离,再进行基板清洗。由此,在层间膜 13 上呈矩阵状形成第一电极 21。

[0135] 此外,作为上述第一电极 21 中使用的导电膜材料,例如,能够使用:ITO、IZO (Indium Zinc Oxide: 铟锌氧化物)、镓掺杂氧化锌(GZO)等透明导电材料;金(Au)、镍(Ni)、铂(Pt)等金属材料。

[0136] 另外,作为上述导电膜的叠层方法,除了溅射法以外,还能够使用真空蒸镀法、CVD (chemical vapor deposition, 化学蒸镀)法、等离子体 CVD 法、印刷法等。

[0137] 作为上述第一电极 21 的厚度,没有特别限定,如上所述,例如,能够为 100nm 的厚度。

[0138] 接着,与层间膜 13 同样地操作,以例如约 1 μ m 的膜厚对边缘罩 15 进行图案形成。作为边缘罩 15 的材料,能够使用与层间膜 13 同样的绝缘材料。

[0139] 通过以上的工序,制作 TFT 基板 10 和第一电极 21 (S1)。

[0140] 接着,对经过上述那样的工序的 TFT 基板 10,实施用于脱水的减压烘焙和作为第一电极 21 的表面清洗的氧等离子体处理。

[0141] 接着,使用以往的蒸镀装置,在上述 TFT 基板 10 上,在上述 TFT 基板 10 的显示区域整个面上蒸镀空穴注入层和空穴输送层(在本实施方式中为空穴注入层兼空穴输送层 22) (S2)。

[0142] 具体而言,将显示区域整个面开口的开放式掩模在相对于 TFT 基板 10 进行对准调整之后紧密贴合于 TFT 基板 10,在使 TFT 基板 10 和开放式掩模一起旋转的同时,使从蒸镀源飞散的蒸镀颗粒通过开放式掩模的开口部均匀地蒸镀在显示区域整个面上。

[0143] 在此,在显示区域整个面上的蒸镀,是指在相邻的颜色不同的子像素间不中断地进行蒸镀。

[0144] 作为空穴注入层和空穴输送层的材料,例如可以列举:苯炔、苯乙烯胺、三苯胺、卟啉、三唑、咪唑、噁二唑、多芳基链烷、苯二胺、芳基胺、噁唑、蒽、茚酮、腈、茈、苯并菲、氮杂苯并菲和它们的衍生物;聚硅烷类化合物;乙烯基咪唑类化合物;噻吩类化合物、苯胺类化合物等链状式共轭类的单体、低聚物或聚合物等。

[0145] 空穴注入层和空穴输送层,可以如上所述一体化,也可以作为独立的层形成。作为各自的膜厚,例如为 10 ~ 100nm。

[0146] 在本实施方式中,作为空穴注入层和空穴输送层,设置空穴注入层兼空穴输送层 22,并且,作为空穴注入层兼空穴输送层 22 的材料,使用 4,4'-双[N-(1-萘基)-N-苯基氨基]联苯(α -NPD)。另外,空穴注入层兼空穴输送层 22 的膜厚为 30nm。

[0147] 接着,在上述空穴注入层兼空穴输送层 22 上,以覆盖边缘罩 15 的开口部 15R、15G、15B 的方式,与子像素 2R、2G、2B 对应地分别分涂形成(图案形成)发光层 23R、23G、23B (S3)。

[0148] 如上所述,在发光层 23R、23G、23B 中使用低分子荧光色素、金属配位化合物等发光效率高的材料。

[0149] 作为发光层 23R、23G、23B 的材料,例如,可以列举:蒽、萘、茚、菲、芘、并四苯、苯并

菲、蒽、苉、苝、荧蒽、醋菲烯、戊芬、并五苯、六苯并苯、丁二烯、香豆素、吡啶、茈和它们的衍生物；三(8-羟基喹啉)铝配位化合物；双(苯并羟基喹啉)铍配位化合物；三(二苯甲酰甲基)菲咯啉钪配位化合物；二甲苯甲酰基乙烯基联苯等。

[0150] 作为发光层 23R、23G、23B 的膜厚,例如为 10 ~ 100nm。

[0151] 本实施方式的蒸镀方法和蒸镀装置,能够特别适合用于这样的发光层 23R、23G、23B 的分涂形成(图案形成)。

[0152] 关于使用本实施方式的蒸镀方法和蒸镀装置的发光层 23R、23G、23B 的分涂形成，将在后面详细说明。

[0153] 接着,通过与上述的空穴注入层和空穴输送层蒸镀工序(S2)同样的方法,以覆盖上述空穴注入层兼空穴输送层 22 和发光层 23R、23G、23B 的方式,在上述 TFT 基板 10 的显示区域整个面上蒸镀电子输送层 24 (S4)。

[0154] 接着,通过与上述的空穴注入层和空穴输送层蒸镀工序(S2)同样的方法,以覆盖上述电子输送层24的方式,在上述TFT基板10的显示区域整个面上蒸镀电子注入层25(S5)。

[0155] 作为电子输送层 24 和电子注入层 25 的材料,例如,可以列举三(8-羟基喹啉)铝配位化合物、噻二唑衍生物、三唑衍生物、苯基喹啉衍生物、噻咯衍生物等。

[0156] 具体而言,可以列举 Alq (三-(8-羟基喹啉)铝)、蒽、萘、菲、芘、蒎、茚、芘、丁二烯、香豆素、吡啶、茈、1,10-菲咯啉、和它们的衍生物或金属配位化合物、LiF 等。

[0157] 如上所述电子输送层 24 和电子注入层 25 可以一体化也可以作为独立的层形成。作为各自的膜厚,例如为 1 ~ 100nm。另外,电子输送层 24 和电子注入层 25 的合计膜厚,例如为 20 ~ 200nm。

[0158] 在本实施方式中,电子输送层 24 的材料使用 Alq,电子注入层 25 的材料使用 LiF。另外,电子输送层 24 的膜厚为 30nm,电子注入层 25 的膜厚为 1nm。

[0159] 接着,通过与上述的空穴注入层和空穴输送层蒸镀工序(S2)同样的方法,以覆盖上述电子注入层25的方式,在上述TFT基板10的显示区域整个面上蒸镀第二电极26(S6)。

[0160] 作为第二电极 26 的材料(电极材料),适合使用功函数小的金属等。作为这样的电极材料,例如,可以列举镁合金(MgAg 等)、铝合金(AlLi、AlCa、AlMg 等)、金属钙等。第二电极 26 的厚度,例如为 50 ~ 100nm。

[0161] 在本实施方式中,作为第二电极 26,以 50nm 的膜厚形成铝。由此,在 TFT 基板 10 上形成包含上述的有机 EL 层、第一电极 21 和第二电极 26 的有机 EL 元件 20。

[0162] 接着,如图6所示,将形成有有机EL元件20的上述TFT基板10和密封基板40用粘接层30贴合,进行有机EL元件20的封入。

[0163] 作为上述密封基板 40, 例如使用厚度为 0.4 ~ 1.1mm 的玻璃基板或塑料基板等绝缘基板。此外, 在本实施方式中, 使用玻璃基板。

[0164] 此外,密封基板 40 的纵长和横长,可以根据作为目标的有机 EL 显示装置 1 的尺寸适当调整,可以使用与 TFT 基板 10 的绝缘基板 11 大致相同尺寸的绝缘基板,将有机 EL 元件 20 密封之后,按照作为目标的有机 EL 显示装置 1 的尺寸进行分割。

[0165] 此外,作为有机 EL 元件 20 的密封方法,并不限于上述的方法。作为其他的密封方式,例如,可以列举:使用中央凹陷的玻璃作为密封基板 40,利用密封树脂或烧结玻璃

等,以框状进行密封的方法;在 TFT 基板 10 与密封基板 40 之间填充树脂的方法等。上述有机 EL 显示装置 1 的制造方法,不依赖于上述密封方法,能够应用所有的密封方法。

[0166] 另外,在上述第二电极 26 上,可以以覆盖该第二电极 26 的方式设置有阻止氧气和水分从外部浸入到有机 EL 元件 20 内的、未图示的保护膜。

[0167] 上述保护膜由绝缘性或导电性的材料形成。作为这样的材料,例如,可以列举氮化硅或氧化硅。另外,上述保护膜的厚度例如为 100 ~ 1000nm。

[0168] 通过上述的工序,有机 EL 显示装置 1 完成。

[0169] 在这样的有机 EL 显示装置 1 中,当通过来自配线 14 的信号输入使 TFT12 导通(ON)(晶体管 Tr1、Tr2 均导通(ON))时,从第一电极 21 向有机 EL 层注入空穴。另一方面,从第二电极 26 向有机 EL 层注入电子,空穴和电子在发光层 23R、23G、23B 内复合。复合的空穴和电子在使能量失活时,作为光射出。

[0170] 在上述有机 EL 显示装置 1 中,通过控制各子像素 2R、2G、2B 的发光亮度,显示规定的图像。

[0171] 接着,对本实施方式的蒸镀装置的结构进行说明。

[0172] 图 1 是从被成膜基板的背面侧(即与蒸镀面相反的一侧)观看本实施方式的蒸镀装置的真空腔室内的被成膜基板和掩模单元的平面图。此外,为图示方便起见,在图 1 中,被成膜基板用双点划线表示。另外,图 2 是本实施方式的蒸镀装置的真空腔室内的主要构成要素的鸟瞰图。图 3 是示意性地表示本实施方式的蒸镀装置的主要部分的概略结构的截面图。此外,图 3 相当于从图 1 所示的 B-B 线向视截面观看时的蒸镀装置的截面。图 4 是表示本实施方式的蒸镀装置的结构的一部分的框图。

[0173] 如图 3 所示,本实施方式的蒸镀装置 50 具备真空腔室 60(成膜腔室)、基板移动机构 70(基板移动单元、移动单元)、掩模单元 80、图像传感器 90 和控制电路 100(参照图 4)。

[0174] 在上述真空腔室 60 内,如图 3 所示,设置有基板移动机构 70 和掩模单元 80。

[0175] 此外,在上述真空腔室 60 中,为了在蒸镀时将该真空腔室 60 内保持为真空状态,设置有经由在该真空腔室 60 设置的未图示的排气口对真空腔室 60 内进行真空排气的未图示的真空泵。

[0176] 上述基板移动机构 70 例如具备:保持被成膜基板 200(例如 TFT 基板 10)的基板保持部件 71(基板保持单元);和电动机 72(参照图 4)。

[0177] 上述基板移动机构 70 利用基板保持部件 71 保持被成膜基板 200,并且利用后述的电动机驱动控制部 103(参照图 4)使电动机 72 驱动,由此保持被成膜基板 200 使其在水平方向上移动。此外,上述基板移动机构 70 可以设置为在 x 轴方向和 y 轴方向均能够移动,也可以设置为能够在任一方向移动。

[0178] 作为上述基板保持部件 71,使用静电吸盘。被成膜基板 200,利用上述静电吸盘,在没有由自重引起的弯曲的状态下,与上述掩模单元 80 中的后述的阴影掩模 81 之间的间隙 g1(空隙、垂直间距离)被保持为一定。

[0179] 上述被成膜基板 200 与阴影掩模 81 之间的间隙 g1 优选为 50 μm 以上 3mm 以下的范围内,更优选为 200 μm 左右。

[0180] 在上述间隙 g1 小于 50 μm 的情况下,被成膜基板 200 与阴影掩模 81 接触的可能性变高。

[0181] 另一方面,当上述间隙 $g1$ 超过 3mm 时,通过阴影掩模 81 的开口部 82 的蒸镀颗粒扩展,形成的蒸镀膜 211 的图案宽度过于变宽。例如在上述蒸镀膜 211 为发光层 23R 的情况下,当上述间隙 $g1$ 超过 3mm 时,有可能在作为相邻子像素的子像素 2G、2B 的开口部 15G、15B 也被蒸镀发光层 23R 的材料。

[0182] 另外,如果上述间隙 $g1$ 为 200 μm 左右,则被成膜基板 200 不会与阴影掩模 81 接触,另外,也能够使蒸镀膜 211 的图案宽度的扩展充分减小。

[0183] 另外,掩模单元 80,如图 3 所示,具备阴影掩模 81(蒸镀掩模、掩模)、蒸镀源 85、掩模保持部件 87(保持单元)、掩模张力机构 88 和闸门 89(参照图 4)。

[0184] 作为上述阴影掩模 81,例如使用金属制的掩模。

[0185] 上述阴影掩模 81 形成为:比被成膜基板 200 的蒸镀区域 210 面积小,且其至少 1 边比被成膜基板 200 的蒸镀区域 210 的宽度短。

[0186] 在本实施方式中,作为上述阴影掩模 81,使用具有以下大小的矩形状(带状)的阴影掩模。上述阴影掩模 81,如图 1 所示,形成为:作为其长边方向(长轴方向)的长度的长边 81a 的宽度 $d1$ 比蒸镀区域 210 的与上述阴影掩模 81 的长边 81a 相对的边(在图 1 所示的例子中为蒸镀区域 210 的长边 210a)的宽度 $d3$ 长。另外,上述阴影掩模 81 形成为:作为其短边方向(短轴方向)的长度的短边 81b 的宽度 $d2$ 比蒸镀区域 210 的与上述阴影掩模 81 的短边 81b 相对的边(在图 1 所示的例子中为蒸镀区域 210 的短边 210b)的宽度 $d4$ 短。

[0187] 在上述阴影掩模 81 上,如图 1 和图 2 所示,在一维方向上排列设置有多例例如带状(条状)的开口部 82(贯通口)。上述开口部 82,在作为被成膜基板 200 上的蒸镀膜 211(参照图 3)的图案形成进行例如 TFT 基板 10 的发光层 23R、23G、23B 的分涂形成的情况下,按照这些发光层 23R、23G、23B 的同颜色列的尺寸和间距形成。

[0188] 另外,在上述阴影掩模 81 上,如图 1 所示,例如,沿被成膜基板 200 的扫描方向(基板扫描方向)设置有对准标记部 83,在该对准标记部 83 上设置有用进行被成膜基板 200 与阴影掩模 81 的位置对准(对准)的对准标记 84(参照图 3)。

[0189] 在本实施方式中,上述对准标记部 83,如图 1 所示,沿上述阴影掩模 81 的短边 81b(短轴)设置。

[0190] 另外,如上所述作为阴影掩模 81,通过使用其长边 81a 的宽度 $d1$ 比蒸镀区域 210 的相对的边的宽度 $d3$ 长、且短边 81b 的宽度 $d2$ 比蒸镀区域 210 的相对的边的宽度 $d4$ 短的阴影掩模,能够在其长边方向两侧部(即,两短边 81b、81b)形成对准标记部 83。因此,能够容易并且更精密地进行对准。

[0191] 另一方面,在被成膜基板 200 上,如图 1 所示,在蒸镀区域 210 的外侧,沿被成膜基板 200 的扫描方向(基板扫描方向)设置有对准标记部 220,在该对准标记部 220 上设置有用进行被成膜基板 200 与阴影掩模 81 的位置对准的对准标记 221(参照图 3)。

[0192] 在本实施方式中,上述对准标记部 220,如图 1 所示,沿被成膜基板 200 的蒸镀区域 210 的短边 210b(短轴)设置。

[0193] 在本实施方式中,上述条状的开口部 82 在作为基板扫描方向的阴影掩模 81 的短边方向延伸设置,并且在与基板扫描方向正交的阴影掩模 81 的长边方向排列设置有多例。

[0194] 蒸镀源 85 例如为在内部收容蒸镀材料的容器,如图 1~图 3 所示,与阴影掩模 81 之间具有一定的间隙 $g2$ (空隙)(即,隔开一定距离)而相对配置。

[0195] 此外,上述蒸镀源 85 可以是在容器内部直接收容蒸镀材料的容器,也可以是具有负载锁定式的配管的容器。

[0196] 上述蒸镀源 85 例如具有向上方射出蒸镀颗粒的机构。

[0197] 上述蒸镀源 85 在与阴影掩模 81 的相对面上具有使上述蒸镀材料作为蒸镀颗粒射出(飞散)的多个射出口 86。

[0198] 在本实施方式中,如上所述蒸镀源 85 配置在被成膜基板 200 的下方,被成膜基板 200 以上述蒸镀区域 210 朝向下方的状态被基板保持部件 71 保持。因此,在本实施方式中,蒸镀源 85 使蒸镀颗粒经由阴影掩模 81 的开口部 82 从下方向上方蒸镀(向上沉积)在被成膜基板 200 上。

[0199] 上述射出口 86,如图 1 和图 2 所示,以在阴影掩模 81 的开口区域 开口的方式,分别与阴影掩模 81 的开口部 82 相对设置。在本实施方式中,上述射出口 86 与阴影掩模 81 的开口部 82 相对,沿阴影掩模 81 的开口部 82 的并列设置方向一维排列。

[0200] 因此,如图 1 和图 2 所示,在从被成膜基板 200 的背面侧观看时(即在俯视时),上述蒸镀源 85 的与阴影掩模 81 的相对面(即,射出口 86 的形成面),例如按照矩形状(带状)的阴影掩模 81 的形状,形成为矩形状(带状)。

[0201] 在上述掩模单元 80 中,上述阴影掩模 81 与蒸镀源 85 位置被相对固定。即,上述阴影掩模 81 与上述蒸镀源 85 的射出口 86 的形成面之间的间隙 g2 总是保持一定,并且,上述阴影掩模 81 的开口部 82 的位置与上述蒸镀源 85 的射出口 86 的位置总是具有相同的位置关系。

[0202] 此外,在从上述被成膜基板 200 的背面观看上述掩模单元 80 时(即在俯视时),上述蒸镀源 85 的射出口 86 以位于上述阴影掩模 81 的开口部 82 的中央的方式配置。

[0203] 上述阴影掩模 81 与蒸镀源 85,例如,如图 3 所示,被设置在经由掩模张力机构 88 保持和固定上述阴影掩模 81 和蒸镀源 85 的掩模保持部件 87(例如同一个保持件)上,由此被一体化,从而,其相对位置被保持和固定。

[0204] 另外,阴影掩模 81 通过掩模张力机构 88 被施加张力,被适当调整为不产生由自重引起的弯曲或伸长。

[0205] 如上所述,在上述蒸镀装置 50 中,被成膜基板 200 由基板保持部件 71(静电吸盘)吸附在吸附板上,由此防止由自重引起的弯曲,由掩模张力机构 88 向阴影掩模 81 施加张力,由此,遍及被成膜基板 200 与阴影掩模 81 在俯视时重叠的区域的整个面,被成膜基板 200 与阴影掩模 81 的距离被保持一定。

[0206] 另外,闸门 89 用于控制蒸镀颗粒到达阴影掩模 81 而根据需要使用。闸门 89 根据来自后述的蒸镀启动/关闭(ON/OFF)控制部 104(参照图 4)的蒸镀关闭(OFF)信号或者蒸镀启动(ON)信号,通过闸门驱动控制部 105(参照图 4)被关闭或者打开。

[0207] 上述闸门 89 例如设置为能够在阴影掩模 81 与蒸镀源 85 之间进退(能够插入它们之间)。闸门 89 通过插入阴影掩模 81 与蒸镀源 85 之间将阴影掩模 81 的开口部 82 关闭。

[0208] 此外,在上述蒸镀装置 50 中,可以为如下结构:从蒸镀源 85 飞散的蒸镀颗粒被调整为向阴影掩模 81 内飞散,向阴影掩模 81 外飞散的蒸镀颗粒由防附着板(遮蔽板)等适当除去。

[0209] 另外,在上述真空腔室 60 的外侧,作为摄像单元(图像读取单元)例如设置有具备

CCD 的图像传感器 90(参照图 4),并且,作为控制单元,设置有与上述图像传感器 90 连接的控制电路 100。

[0210] 上述图像传感器 90 作为用于进行被成膜基板 200 与阴影掩模 81 的位置对准的位置检测单元发挥功能。

[0211] 另外,控制电路 100 具备图像检测部 101、运算部 102、电动机驱动控制部 103、蒸镀启动 / 关闭(ON/OFF)控制部 104 和闸门驱动控制部 105。

[0212] 如上所述,在被成膜基板 200 上,如图 1 所示,在蒸镀区域 210 的外侧,例如沿基板扫描方向设置有对准标记部 220,在该对准标记部 220 上设置有对准标记 221。

[0213] 图像检测部 101,根据由图像传感器 90 读取的图像,进行在被成膜基板 200 上设置的对准标记 221 和阴影掩模 81 的对准标记 84 的图像检测,并且,根据在被成膜基板 200 上设置的对准标记 221 的表示蒸镀区域 210 的起始端的起始端标记和表示蒸镀区域 210 的结束端的结束端标记,检测被成膜基板 200 的蒸镀区域 210 的起始端和结束端。

[0214] 此外,上述起始端标记和结束端标记可以相同。在该情况下,根据基板扫描方向,判断是蒸镀区域 210 的起始端还是结束端。

[0215] 另外,上述运算部 102 根据由图像检测部 101 检测出的图像,确定被成膜基板 200 与阴影掩模 81 的相对移动量(例如,被成膜基板 200 相对于阴影掩模 81 的移动量)。例如,上述运算部 102 计算对准标记 221 与对准标记 84 的偏移量(x 轴方向和 y 轴方向的偏移成分、以及 xy 平面的旋转成分),运算确定被成膜基板 200 的基板位置的校正值。即,上述校正值通过对与基板扫描方向垂直的方向和被成膜基板 200 的旋转方向进行运算来确定。

[0216] 此外,在此,被成膜基板的旋转方向是表示被成膜基板 200 的被成膜面的中心的以 z 轴为旋转轴的在 xy 平面内的旋转方向。

[0217] 上述校正值,作为校正信号向电动机驱动控制部 103 输出,电动机驱动控制部 103 根据来自上述运算部 102 的校正信号,对与基板保持部件 71 连接的电动机 72 进行驱动,由此对被成膜基板 200 的基板位置进行校正。

[0218] 此外,关于使用对准标记 84、221 的基板位置校正,将与对准标记 84、221 的形状例一并在后面进行说明。

[0219] 电动机驱动控制部 103 通过驱动电动机 72,使被成膜基板 200 如上所述在水平方向上移动。

[0220] 蒸镀启动 / 关闭(ON/OFF)控制部 104,当由图像检测部 101 检测出蒸镀区域 210 的结束端时,产生蒸镀关闭(OFF)信号,当由图像检测部 101 检测出蒸镀区域 210 的起始端时,产生蒸镀启动(ON)信号。

[0221] 闸门驱动控制部 105,当从上述蒸镀启动 / 关闭(ON/OFF)控制部 104 被输入蒸镀关闭(OFF)信号时,将闸门 89 关闭,另一方面,当从上述蒸镀启动 / 关闭(ON/OFF)控制部 104 被输入蒸镀启动(ON)信号时,将闸门 89 打开。

[0222] 接着,对使用对准标记 84、221 的基板位置校正以及对准标记 84、221 的形状例进行说明。

[0223] 图 5 的(a)~(c)表示上述对准标记 84、221 的形状的一个例子。此外,图 5 的(b)和(c)分别为了图示方便仅将并列配置的对准标记 84、221 中的 2 个摘出表示。

[0224] 运算部 102 根据由图像检测部 101 检测出的对准标记 84、221 的图像,测定(算出)

x 轴方向的对准标记 84、221 的端部(外缘部)间的距离 r 和 y 轴方向的对准标记 84、221 的端部(外缘部)间的距离 q,由此计算对准的偏移量,运算基板位置的校正值。

[0225] 例如,在基板扫描方向为 x 轴方向的情况下,图 5 的(a)~(c)中,r 为基板扫描方向的上述端部间的距离,q 为与基板扫描方向垂直的方向的上述端部间的距离。运算部 102 通过在例如被成膜基板 200 的蒸镀区域 210 的两侧测定(算出)距离 r 和距离 q,计算基板扫描时的对准的偏移量。

[0226] 此外,在本实施方式中,如后所述,列举在对被成膜基板 200 进行扫描的同时进行阴影掩模 81 与被成膜基板 200 的对准的情况为例进行说明,但是并不限于此,也能够基板扫描前进行充分的对准,在基板扫描中不进行对准。

[0227] 例如,可考虑如后述的实施方式所示,使被成膜基板 200 沿被成膜基板 200 的蒸镀区域 210 的一边(例如,图 5 的(a)~(c)中的 y 轴方向)移动后,沿与上述边正交的边(例如,图 5 的(a)~(c)中的 x 轴方向)移动。在该情况下,图 5 的(a)~(c)中,r 为与基板扫描方向垂直的方向的上述端部间的距离,q 表示被成膜基板 200 的移动方向(位移方向)的上述端部间的距离。

[0228] 在该情况下,运算部 102 通过测定四个角的对准标记的距离 r 和距离 q,计算基板扫描开始时的对准的偏移量和被成膜基板 200 移动(位移)时的对准的偏移量。

[0229] 此外,如图 5 的(a)~(c)所示,对准标记 84、221 的形状可以是带状,也可以是正方形等矩形状,也可以是框状、十字状等。对准标记 84、221 的形状没有特别限定。

[0230] 另外,在如上所述,在基板扫描前进行充分的对准,在基板扫描中不进行对准的情况下,不需要沿被成膜基板 200 的蒸镀区域 210 的侧面配置有对准标记 221,只要在被成膜基板 200 的四个角等配置有对准标记 221 即可。

[0231] 接着,对使用本实施方式的上述蒸镀装置 50 作为有机 EL 显示装置 1 的制造装置对有机 EL 层进行图案形成的方法进行详细说明。

[0232] 此外,在以下的说明中,如上所述,列举以下情况为例进行说明:作为被成膜基板 200,使用上述空穴注入层和空穴输送层蒸镀工序(S2)结束后的阶段的 TFT 基板 10,作为有机 EL 层的图案形成,在发光层蒸镀工序(S3)中进行发光层 23R、23G、23B 的分涂形成。

[0233] 此外,在本实施方式中,将蒸镀源 85 与阴影掩模 81 之间的间隙 g2(即,蒸镀源 85 的射出口 86 形成面与阴影掩模 81 之间的距离)设为 100mm,将作为被成膜基板 200 的上述 TFT 基板 10 与阴影掩模 81 之间的距离设为 200 μm 。

[0234] 就上述 TFT 基板 10 的基板尺寸而言,在扫描方向为 320mm,在与扫描方向垂直的方向为 400mm,就蒸镀区域(显示区域)的宽度而言,扫描方向的宽度(宽度 d4)为 260mm,与扫描方向垂直的方向的宽度(宽度 d3)为 310mm。

[0235] 另外,上述 TFT 基板 10 的各子像素 2R、2G、2B 的开口部 15R、15G、15B 的宽度为 360 μm (扫描方向) $\times$ 90 μm (与扫描方向垂直的方向)。另外,上述开口部 15R、15G、15B 间的间距为 480 μm (扫描方向) $\times$ 160 μm (与扫描方向垂直的方向)。此外,上述开口部 15R、15G、15B 间的间距(像素开口部间间距)表示相邻的子像素 2R、2G、2B 的各自的开口部 15R、15G、15B 间的间距,不是相同颜色子像素间的间距。

[0236] 另外,作为阴影掩模 81,使用长边 81a(长轴方向)的宽度 d1(与扫描方向垂直的方向的宽度)为 600mm、短边 81b(短轴方向)的宽度 d2(扫描方向的宽度)为 200mm 的阴

影掩模。另外,阴影掩模 81 的开口部 82 的开口宽度为 150mm (长轴方向的宽度 d_5 ; 参照图 1) $\times$ 130 μm (短轴方向的宽度 d_6 ; 参照图 1), 相邻的开口部 82、82 间的间隔 d_8 (参照图 1) 为 350 μm , 相邻的开口部 82、82 的中心间的间距 p (参照图 1) 为 480 μm 。

[0237] 此外,在本实施方式中,作为上述阴影掩模 81 的短边 81b 的宽度 d_2 (短边长),优选为 200mm 以上。其理由如下。

[0238] 即,蒸镀速率优选为 10nm/s 以下,当蒸镀速率超过 10nm/s 时,被蒸镀的膜(蒸镀膜)的均匀性下降,有机 EL 特性下降。

[0239] 另外,蒸镀膜的膜厚一般为 100nm 以下。当蒸镀膜的膜厚为 100nm 以上时,需要的施加电压变高,作为结果,制造出的有机 EL 显示装置的消耗电力增加。因此,根据蒸镀速率和蒸镀膜的膜厚,可估计需要的蒸镀时间为 10 秒。

[0240] 另一方面,由于处理能力(生产节拍时间)的限制,例如为了对宽度 2m 的玻璃基板以 150 秒完成蒸镀,至少需要使扫描速度为 13.3mm/s 以上。处理时间 150 秒是大约每天能够处理 570 块基板的节拍时间。

[0241] 为了以上述扫描速度如上所述得到 10 秒的蒸镀时间,阴影掩模 81 的开口部 82 需要在扫描方向开口至少 133mm 以上。

[0242] 在假设从开口部 82 的端部到阴影掩模 81 的端部的距离(边缘宽度 d_7 ; 参照图 1) 为 30mm 左右适当的情况下,阴影掩模 81 的扫描方向的宽度需要为 $133 + 30 + 30 \approx 200\text{mm}$ 。

[0243] 因此,阴影掩模 81 的短边长(宽度 d_2)可以说优选为 200mm 以上。但是,如果蒸镀速率或蒸镀膜的膜厚、生产节拍时间的允许量发生变化,则不限于此。

[0244] 另外,在本实施方式中,上述 TFT 基板 10 的扫描速度为 30mm/s。

[0245] 图 10 是表示使用本实施方式的蒸镀装置 50 在 TFT 基板 10 上形成规定图案的方法的一个例子的流程图。

[0246] 以下,按照图 10 所示的流程,对使用上述蒸镀装置 50 形成图 8 所示的发光层 23R、23G、23B 的方法具体地进行说明。

[0247] 首先,如图 3 所示,使用掩模保持部件 87,通过掩模张力机构 88,将阴影掩模 81 设置(固定)在真空腔室 60 内的蒸镀源 85 上,用掩模张力机构 88 施加张力将阴影掩模 81 保持水平,使得不产生由自重引起的弯曲或伸长。此时,在利用掩模保持部件 87 将蒸镀源 85 与阴影掩模 81 之间的距离保持一定的同时,使用阴影掩模 81 的对准标记 84 进行位置对准,使得基板扫描方向与在阴影掩模 81 上形成的条状的开口部 82 的长轴方向一致,由此组装掩模单元 80 (掩模单元的准备)。

[0248] 接着,将 TFT 基板 10 投入到上述真空腔室 60 中,使用作为被成膜基板 200 的 TFT 基板 10 的对准标记 221,如图 10 所示进行粗对准,使得该 TFT 基板 10 的相同颜色子像素列的方向与基板扫描方向一致(S11)。TFT 基板 10 由基板保持部件 71 保持,使得不产生由自重引起的弯曲。

[0249] 接下来,进行间隙调整使得 TFT 基板 10 与阴影掩模 81 之间的间隙 g_1 (基板 - 掩模间隙) 一定,使 TFT 基板 10 与阴影掩模 81 相对配置,由此进行 TFT 基板 10 与阴影掩模 81 的位置对准(S13)。在本实施方式中,进行间隙调整,使得 TFT 基板 10 与阴影掩模 81 之间的间隙 g_1 遍及整个 TFT 基板 10 为约 200 μm 。

[0250] 接着,在以 30mm/s 扫描上述 TFT 基板 10 的同时,使红色的发光层 23R 的材料蒸镀在该 TFT 基板 10 上。

[0251] 此时,以上述 TFT 基板 10 通过上述阴影掩模 81 上的方式进行基板扫描。另外,使用上述对准标记 84、221,在扫描的同时进行精密对准,使得阴影掩模 81 的开口部 82 与红色的子像素 2R 列一致(S14)。

[0252] 上述发光层 23R 通过使用 3- 苯基 -4 (1'- 萘基)-5- 苯基 -1, 2, 4- 三唑(TAZ)(主体材料)和双(2-(2'- 苯并 [4, 5- α] 噻吩基)吡啶 -N, C3')乙酰丙酮合铱(btp2Ir(acac))(红色发光掺杂剂)作为其材料,分别以 5.0nm/s、0.53nm/s 的蒸镀速度使这些材料(红色有机材料)共蒸镀而形成。

[0253] 从蒸镀源 85 射出的上述红色有机材料的蒸镀颗粒,在上述 TFT 基板 10 通过阴影掩模 81 上时,通过阴影掩模 81 的开口部 82,被蒸镀在与阴影掩模 81 的开口部 82 相对的位置。在本实施方式中,在上述 TFT 基板 10 完全通过阴影掩模 81 上之后,上述红色有机材料以膜厚 25nm 被蒸镀在上述 TFT 基板 10 上。

[0254] 由此,在 TFT 基板 10 上,从其移动方向的一端部到另一端部形成条状的蒸镀膜(参照图 17)。

[0255] 在此,在以下参照图 11 对上述 S14 中的对准的调整方法进行说明。

[0256] 图 11 是表示对准调整方法的流程图。对准的调整按照图 11 所示的流程进行。

[0257] 首先,由图像传感器 90 读取作为被成膜基板 200 的上述 TFT 基板 10 的基板位置(S21)。

[0258] 接着,根据由上述图像传感器 90 读取的图像,由图像检测部 101 进行上述 TFT 基板 10 的对准标记 221 和阴影掩模 81 的对准标记 221 的图像检测(S22)。

[0259] 然后,根据由上述图像检测部 101 检测出的对准标记 221、84 的图像,由运算部 102 计算对准标记 221 与对准标记 84 的偏移量,运算确定基板位置的校正值(S23)。

[0260] 接着,电动机驱动控制部 103 根据上述校正值驱动电动机 72,由此对基板位置进行校正(S24)。

[0261] 接着,再次由图像传感器 90 检测校正后的基板位置,反复进行 S21 ~ S25 的工序(步骤)。

[0262] 这样,根据本实施方式,通过反复由图像传感器 90 检测基板位置对基板位置进行校正,能够在进行基板扫描的同时对基板位置进行校正,能够在对 TFT 基板 10 与阴影掩模 81 进行精密对准的同时进行成膜。

[0263] 上述发光层 23R 的膜厚能够通过往返扫描(即, TFT 基板 10 的往返移动)以及扫描速度进行调整。在本实施方式中,在 S14 的扫描后,使 TFT 基板 10 的扫描方向反转,利用与 S14 同样的方法,在 S14 中的上述红色有机材料的蒸镀位置,进一步蒸镀上述红色有机材料。由此,形成膜厚 50nm 的发光层 23R。

[0264] 在本实施方式中,在 S14 所示的步骤之后,将形成有上述发光层 23R 的 TFT 基板 10 从上述真空腔室 60 取出(S15),使用绿色的发光层 23G 形成用的掩模单元 80 以及真空腔室 60,与上述发光层 23R 的成膜处理同样地进行绿色的发光层 23G 的成膜。

[0265] 另外,在这样形成发光层 23G 之后,使用蓝色的发光层 23B 形成用的掩模单元 80 以及真空腔室 60,与上述发光层 23R、23G 的成膜处理同样地进行蓝色的发光层 23B 的成膜。

[0266] 即,在上述发光层 23G、23B 的成膜处理中,分别准备在与这些发光层 23G、23B 对应的位置具有开口部 82 的阴影掩模 81。然后,将各自的阴影掩模 81 设置在发光层 23G、23B 形成用的各真空腔室 60 中,在进行对准使得各自的阴影掩模 81 的开口部 82 与各子像素 2G、2B 列一致的同时,扫描 TFT 基板 10 进行蒸镀。

[0267] 上述发光层 23G 通过使用(TAZ)(主体材料)和 Ir(ppy)₃(绿色发光掺杂剂)作为其材料,分别以 5.0nm/s、0.67nm/s 的蒸镀速度使这些材料(绿色有机材料)共蒸镀而形成。

[0268] 另外,发光层 23B 通过使用 TAZ(主体材料)和 2-(4'-叔丁基苯基)-5-(4''-联苯基)-1,3,4-噁二唑(t-Bu PBD)(蓝色发光掺杂剂)作为其材料,分别以 5.0nm/s、0.67nm/s 的蒸镀速度使这些材料(蓝色有机材料)共蒸镀而形成。

[0269] 此外,上述发光层 23G、23B 的膜厚分别为 50nm。

[0270] 通过以上的工序,得到以红色(R)、绿色(G)、蓝色(B)图案形成有发光层 23R、23G、23B 的 TFT 基板 10。

[0271] 可是,在通过上述那样的阴影掩模 81 与 TFT 基板 10 的相对移动来形成蒸镀层(在此为有机 EL 元件 20 的发光层 23R、23G、23B)的情况下,可以想到如下的问题。图 13 是表示形成上述发光层 23R、23G、23B 之前的阶段的 TFT 基板 10 的概略结构的图。

[0272] 如图 7 所示,TFT 基板 10 中,上述多个像素二维(在此为矩阵状)地排列。将排列有上述多个像素的区域称为像素区域 A_c 。

[0273] 配线 14,如上所述,在像素区域 A_c 内沿着像素的排列方向呈网眼状配设,并被引出至像素区域 A_c 的外侧,使得能够与外部电路电连接。作为上述外部电路,例如有柔性薄膜电缆 FC 或 IC(Integrated circuit:集成电路)等。

[0274] 如图 13 所示,被引出至像素区域 A_c 的外侧的上述配线 14 的端子,在上述像素区域 A_c 的外侧的多个位置分别汇集。将配线 14 的端子汇集的区域称为端子部区域。

[0275] 具体而言,设置有多个上述端子部区域 A1 ~ A4,各端子部区域 A1 ~ A4,以包围上述像素区域 A_c 的方式,与上述矩阵形成的上述矩形的各边 L1 ~ L4 的外侧相邻地(在各边 L1 ~ L4 的外侧沿着该边 L1 ~ L4)设置。

[0276] 此外,在此,如图 13 所示,将位于像素区域 A_c 的左侧的端子部区域设为端子部区域 A1,将位于像素区域 A_c 的右侧的端子部区域设为端子部区域 A2,将位于像素区域 A_c 的上侧的端子部区域设为端子部区域 A3,将位于像素区域 A_c 的下侧的端子部区域设为端子部区域 A4。

[0277] 各配线 14 的各端子(除与第二电极 26 连接的端子以外)汇集到与上述矩阵形成的矩形的 4 边 L1 ~ L4 中最近的边相邻的端子部区域。

[0278] 此外,当在图 13 中将左右方向设为 TFT 基板 10 的移动方向时,将端子部区域 A1 ~ A4 中靠近与上述 TFT 基板 10 的移动方向交叉的边 L1、L2 的端子部区域 A1、A2 称为交叉侧端子部区域 A1、A2,将靠近与上述 TFT 基板 10 的移动方向平行的边的端子部区域 A3、A4 称为平行侧端子部区域 A3、A4。

[0279] 另一方面,与上述第二电极 26 连接的连接部设置在与上述端子部区域 A1 ~ A4 不同的区域。在本实施方式中,与第二电极 26 连接的连接部设置于在上述矩形的上下的边的外侧相邻的区域。将设置有与第二电极 26 连接的连接部的区域称为第二电极连接部,如图

13 所示,将位于上侧的第二电极连接部称为第二电极连接部 A5,将位于下侧的第二电极连接部称为第二电极连接部 A6。

[0280] 在图 13 中,像素区域 A_6 和第二电极连接部 A5、A6 由密封基板 40 密封,端子部区域 A1 ~ A4 未被密封而露出到外部。

[0281] 图 14 是表示由密封基板 40 密封的 TFT 基板 10 即将与作为外部电路的一个例子的上述柔性薄膜电缆 FC 连接之前的状态的图。图 15 是表示位于交叉侧端子部区域 A1 的配线 14 的端子周边的结构的图。

[0282] 端子汇集到交叉侧端子部区域 A1 的配线 14 的端子,例如如图 15 所示,在连接区域 202,通过各向异性导电粘接膜(ACF)等与柔性薄膜电缆 FC 的连接端子 FC_1 连接。对于端子汇集到交叉侧端子部区域 A2 和平行侧端子部区域 A3、A4 的配线 14 的端子也是同样。

[0283] 在此,在对交叉侧端子部区域 A1 ~ A4 露出到外部的 TFT 基板 10 进行发光层 23R 等有机膜的蒸镀处理的情况下,通过上述那样的阴影掩模 81 与 TFT 基板 10 的相对移动,从 TFT 基板 10 的上述移动方向的一个端部到另一个端部进行有机膜的蒸镀处理。

[0284] 此时,通过在与上述移动方向交叉的方向上适当设定设置开口部 82 的范围,能够使蒸镀区域与像素区域 A_6 大致一致,能够避免有机膜被蒸镀到平行侧端子部区域 A3、A4。

[0285] 可是,如图 15 所示,上述交叉侧端子部区域 A1、A2 被蒸镀有机膜,交叉侧端子部区域 A1、A2 的端子的上述连接区域 202 被有机膜覆盖。

[0286] 在有机膜具有高电阻的情况下,会产生以下问题:对于端子汇集到交叉侧端子部区域 A1、A2 的配线 14,不能与柔性薄膜电缆 FC 的连接端子 FC_1 确立良好的电连接。当不能使与柔性薄膜电缆 FC 的连接端子 FC_1 的电连接良好时,柔性薄膜电缆 FC 会从 TFT 基板 10 剥离,或者,在该有机 EL 显示装置 1 中会发生显示不良。

[0287] 另一方面,在上述有机膜的电阻低的情况下,会产生通过有机膜发生电泄漏的问题。

[0288] 因此,对于汇集到上述交叉侧端子部区域 A1、A2 的端子,需要采取避免有机膜的蒸镀形成的措施。以下,将应当避免有机膜的蒸镀的区域称为不需蒸镀区域。

[0289] 作为上述措施之一,可以考虑使用闸门 89 将有机膜的蒸镀遮断来防止向上述不需蒸镀区域的蒸镀。即,可以考虑在上述不需蒸镀区域 到达阴影掩模 81 的开口部 82 的时刻将闸门 89 关闭。

[0290] 但是,在该情况下,上述开口部 82 在上述移动方向上具有一定长度,因此, TFT 基板 10 中与开口部 82 相对的时间根据部位不同而产生差异,有可能在关闭闸门 89 的时刻,应当蒸镀有机膜的区域残留在阴影掩模 81 的开口部 82 上。当在该状态下将闸门 89 关闭时,存在其应当蒸镀的一部分区域的蒸镀量不足、不能适当地确保该区域的蒸镀膜的膜厚的问题。

[0291] 另一方面,当在后面的工序中采取利用有机溶剂进行有机膜的擦除的措施的情况下,会产生上述有机溶剂的残渣残留、或混入尘埃的问题。

[0292] 因此,在本实施方式的 TFT 基板 10 中,将配线 14 的端子(除与第二电极 26 连接的端子以外)避开被蒸镀蒸镀膜的区域(以下,称为蒸镀区域)而汇集。

[0293] 图 16 是表示 1 个 TFT 基板 10 上的多条配线 14 的配线方式的图。图 17 是表示将多个本实施方式的 TFT 基板 10 呈矩阵状排列、对它们一次进行蒸镀的状态的图。

[0294] 具体而言,如图 16、图 17 所示,将以往汇集到交叉侧端子部区域 A1、A2 的配线 14 的端子,汇集到在与 TFT 基板 10 和阴影掩模 81 的相对移动的移动方向平行的边的外侧相邻的平行侧端子部区域 P_{T1} 、 P_{T2} 。换言之,如图 16 所示,该配线 14 被设计成:除与第二电极 26 连接的配线 14 以外的配线 14 的端子汇集到上述平行侧端子部区域 P_{T1} 、 P_{T2} 。

[0295] 在图 16 所示的配线方式中,配线 14 中左右延伸的配线 14 的端子汇集到位于下侧的平行侧端子部区域 P_{T2} ,另一方面,上下延伸的配线 14 的端子汇集到位于上侧的平行侧端子部区域 P_{T1} 。

[0296] 此外,在本实施方式中,在平行侧端子部区域 P_{T1} 、 P_{T2} 与位于这些区域 P_{T1} 、 P_{T2} 附近的上述边之间,设置有第二电极连接部 P_{T3} 、 P_{T4} 。但是,设置第二电极连接部 P_{T3} 、 P_{T4} 的位置并不限于该位置。

[0297] 由此,能够避免对汇集到交叉侧端子部区域 A1、A2 的配线 14 的端子进行有机膜的蒸镀。其结果,能够使栅极线 14G 的端子与柔性薄膜电缆 FC 的连接端子 FC_T 良好地电连接。

[0298] 另外,不需要像以往那样在后面的工序中利用有机溶剂将在交叉侧端子部区域 A1、A2 形成的有机膜擦除的操作,不需要该擦除工序,能够相应地短缩制造时间和削减制造成本。

[0299] 另外,能够避免在像现有技术那样利用有机溶剂进行蒸镀膜的擦除的情况下,擦除不充分、容易残留残渣的问题,或在擦除时产生异物、使与外部电路的连接等产生不良而使有机 EL 显示装置的成品率降低的问题。另外,能够避免产生因有机溶剂给密封基板 40 等带来损伤而有可能使有机 EL 显示装置 1 的可靠性降低等问题。

[0300] 另外,只是改变 TFT 基板 10 上的配线的设计,因此,不需要追加工序或装置。

[0301] [第二实施方式]

[0302] 接着,对本发明的被成膜基板的第二实施方式进行说明。此外,在本实施方式中,主要对与上述第一实施方式的不同点进行说明,对于与上述第一实施方式中使用的构成要素具有相同功能的构成要素,赋予相同的编号,省略其说明。图 18 是表示第二实施方式的 TFT 基板(被成膜基板)的概略结构的图。

[0303] 本实施方式的 TFT 基板,第二电极连接部 P_{T3} 、 P_{T4} 的位置与第一实施方式不同。

[0304] 即,在上述第一实施方式中,第二电极连接部 P_{T3} 、 P_{T4} 设置在平行于 TFT 基板 10 和阴影掩模 81 的相对移动的移动方向的边、与上述平行侧端子部区域 P_{T1} 、 P_{T2} 之间的区域。与此相对,在本实施方式中,如图 18 所示,第二电极连接部 P_{T3}' 、 P_{T4}' 配置于在与上述移动方向交叉的边的外侧相邻的区域。

[0305] 在该情况下,第二电极连接部 P_{T3}' 、 P_{T4}' 被有机膜覆盖。但是,有机膜是条状的图案膜,在图案间没有有机膜。因此,如果使与第二电极 26 连接的配线 14 的端子在上述图案间的区域露出,则能够将配线 14 与第二电极 26 直接连接。

[0306] 在此,第二电极连接部 P_{T3}' 、 P_{T4}' 与平行侧端子部区域 P_{T1} 、 P_{T2} 不同,并不要求与各配线的连接位置的精度。而且,第二电极连接部 P_{T3}' 、 P_{T4}' 能够通过扩大与配线 14 的连接区域 202 而将接触面积扩大等,设计自由度比端子部区域 P_{T1} 、 P_{T2} 高。因此,第二电极连接部 P_{T3}' 、 P_{T4}' 即使在条状的有机膜间进行电连接也难以发生导通不良。

[0307] 另外,即使假设上述有机膜是导电性的膜,因为第二电极连接部 P_{T3}' 、 P_{T4}' 是单一(单体)的端子,所以也不会发生像汇集到端子部区域 P_{T1} 、 P_{T2} 的端子那样每条配线的每个端

子与有机膜接触的情况下的电泄漏。

[0308] 这样,在本实施方式中,也能够得到与上述第一实施方式同样的效果,而且,在与 TFT 基板 10 和阴影掩模 81 的相对移动方向平行的边只形成平行侧端子部区域 P_{T1} 、 P_{T2} ,由此,能够使与上述相对移动方向交叉的边延伸的方向上的有机 EL 显示装置 1 的长度减小。

[0309] 本发明并不限于上述的各实施方式,能够在权利要求表示的范围内进行各种变更,将在不同的实施方式中分别公开的技术手段适当组合而得到的实施方式也包含在本发明的技术范围内。

[0310] 例如,由于想要按各颜色改变有机膜的总厚度等理由,在发光层以外、例如空穴输送层中,也能够像如上所述按每个像素分涂有机层那样使用上述阴影掩模进行蒸镀形成。在该情况下,即将形成空穴输送层之前的 TFT 基板 10 是本发明的被成膜基板的一个例子。

[0311] 另外,蒸镀装置 50 可以具备固定被成膜基板 200 的基板保持部件 71(例如静电吸盘)、并且具备保持阴影掩模 81 与蒸镀源 85 的相对位置而使掩模单元 80 相对于被成膜基板 200 相对移动的掩模单元移动机构,来代替基板移动机构 70。或者,可以具备基板移动机构 70 和掩模单元移动机构两者。

[0312] 即,被成膜基板 200 和掩模单元 80 只要设置成其中的至少一个能够相对移动即可,无论在使哪个移动的情况下,都能够得到本发明的效果。

[0313] 但是,在如上所述使被成膜基板 200 相对于掩模单元 80 相对移动的情况下,阴影掩模 81 与蒸镀源 85 只要位置被相对固定,不一定需要一体化。

[0314] 例如,上述掩模单元 80 也可以:蒸镀源 85 被固定在真空腔室 60 的内壁中的例如底壁上,并且掩模保持部件 87 被固定在上述真空腔室 60 的任一个内壁上,由此,上述阴影掩模 81 与蒸镀源 85 的相对位置被固定。

[0315] 另外,列举以下情况为例进行了说明:上述阴影掩模 81 的开口部 82 与上述蒸镀源 85 的射出口 86 的配置一致,各射出口 86 在俯视时位于任一个开口部 82 内,并且开口部 82 与射出口 86 一对一地对应设置。但是,本实施方式并不限于此。开口部 82 与射出口 86 不一定需要相对配置,另外也可以不必一对一地对应。

[0316] 另外,在本实施方式中,列举阴影掩模 81 的开口部 82 和蒸镀源 85 的射出口 86 一维地排列的情况为例进行了说明。但是,本实施方式并不限于此。阴影掩模 81 的开口部 82 与蒸镀源 85 的射出口 86 只要分别相互相对配置即可,也可以二维地排列。

[0317] 另外,在本实施方式中,列举阴影掩模 81 的开口部 82 和蒸镀源 85 的射出口 86 分别设置有多个的情况为例进行了说明。但是,本实施方式并不限于此。上述阴影掩模 81 只要具备至少 1 个开口部 82 即可,蒸镀源 85 只要具备至少 1 个射出口 86 即可。

[0318] 即,阴影掩模 81 以及蒸镀源 85 可以具有分别仅设置有 1 个开口部 82 和射出口 86 的结构。即使在该情况下,也能够通过使掩模单元 80 和被成膜基板 200 中的至少一个相对移动,使蒸镀颗粒通过阴影掩模 81 的开口部 82 依次蒸镀在被成膜基板 200 的蒸镀区域 210 上,而在被成膜基板 200 上进行规定图案的成膜。

[0319] 另外,在本实施方式中,列举阴影掩模 81 具有狭缝状的开口部 82 的情况为例进行了说明。但是,上述开口部 82 的形状,只要适当设定成能够得到期望的蒸镀图案即可,没有特别限定。

[0320] 另外,在本实施方式中,如上所述,列举从 TFT 基板 10 侧取出光的底部发光型的有

机 EL 显示装置 1 的制造方法为例进行了说明。但是,本实施方式并不限于此。本发明也能够适合应用于从密封基板 40 侧取出光的顶部发光型的有机 EL 显示装置 1。

[0321] 另外,在本实施方式中,列举作为 TFT 基板 10 和密封基板 40 的支撑基板使用玻璃基板的情况为例进行了说明,但是本实施方式并不限于此。

[0322] 作为这些 TFT 基板 10 以及密封基板 40 中的各支撑基板,在有机 EL 显示装置 1 为底部发光型的有机 EL 显示装置的情况下,除了玻璃基板以外,例如,也能够使用塑料基板等透明基板。另一方面,在上述有机 EL 显示装置 1 为顶部发光型的有机 EL 显示装置的情况下,作为上述支撑基板,除了上述那样的透明基板以外,例如,也能够使用陶瓷基板等不透明的基板。

[0323] 另外,在本实施方式中,列举阳极(在本实施方式中为第一电极 21)形成为矩阵状的情况为例进行了说明。但是,作为上述阳极,只要具有作为向有机 EL 层供给空穴的电极的功能,其形状、材质以及大小就没有特别限定,例如也可以形成为条状。但是,在有机 EL 元件的性质上,优选阳极和阴极中的至少一个透明。通常,使用透明的阳极。

[0324] 另外,在本实施方式中,列举在各像素具有 TFT 的有源矩阵方式的有机 EL 显示装置的制造方法为例进行了说明。但是,不限于此,对于在各像素不具有 TFT 的无源矩阵方式的有机 EL 显示装置 1,本发明也能够适合应用。

[0325] 另外,在本实施方式中,扫描速度和蒸镀速度等适当设定即可。

[0326] 另外,作为被成膜基板 200 的 TFT 基板 10 与阴影掩模 81 之间的间隙 g1、以及上述蒸镀源 85 与阴影掩模 81 之间的间隙 g2 能够适当设定。

[0327] TFT 基板 10 与阴影掩模 81 之间的间隙 g1,只要在将间隙保持一定、且两者不接触的范围内适当调整即可。另外,上述间隙 g2 只要鉴于蒸镀颗粒的空间扩展的分布和从蒸镀源 85 辐射的热的影响而适当调整即可。

[0328] 另外,汇集配线 14 的端子的区域并不限于平行侧端子部区域 P_{T1} 、 P_{T2} 。例如,也可以如图 17 的区域 x 所示,在上述矩阵形成的上述矩形的对角线上,与该矩形相邻的方式,设置汇集上述配线 14 的端子的区域。总之,汇集上述配线 14 的端子的区域只要是蒸镀区域 210 的外部无论在哪里都可以。

[0329] 另外,在上述各实施方式中,设置有 2 个平行侧端子部区域 P_{T1} 、 P_{T2} ,但是也可以将各配线 14 的端子汇集到任一个平行侧端子部区域。另外,在上述第一实施方式中,设置有 2 个第二电极连接部 P_{T3} 、 P_{T4} ,在上述第二实施方式中,设置有 2 个第二电极连接部 P_{T3}' 、 P_{T4}' ,但是也可以将各配线 14 的端子汇集到任一个第二电极连接部。

[0330] 另外,本发明不仅能够应用于有机 EL 显示装置 1 的制造,而且能够应用于在通过基板与阴影掩模的相对移动进行蒸镀的情况下,端子部区域上的蒸镀膜的形成成为问题的其他装置的制造。

[0331] [要点概要]

[0332] 如以上所述,本发明的实施方式的被成膜基板中,上述像素区域是呈矩阵状排列有上述多个像素的矩形状的区域,上述像素区域形成的矩形的 4 边中至少 1 边是与该被成膜基板和上述蒸镀掩模的相对移动的移动方向平行的边,上述多条配线的各端子以在上述蒸镀层的形成区域外的区域且在上述平行的边的外侧沿着该边的方式汇集。

[0333] 根据该方式,将上述多条配线的各端子以在上述蒸镀层的形成区域外的区域且在

上述平行的边的外侧沿着该边的方式汇集,因此,与将上述汇集位置设定为其他位置的情况相比,能够使上述多条配线的长度尽可能地缩短。

[0334] 本发明的实施方式的被成膜基板中,进一步,能够将用于向在该被成膜基板上形成的发光层注入电子的第二电极的连接部,以在上述蒸镀层的形成区域外的区域且在上述平行的边的外侧沿着该边的方式设置。

[0335] 本发明的实施方式的被成膜基板中,进一步,用于向在该被成膜基板上形成的发光层注入电子的第二电极的连接部,配设在上述蒸镀层的形成区域内。

[0336] 根据该方式,将上述第二电极的连接部汇集在上述蒸镀层的形成区域内,因此,能够在以往的被成膜基板中设置有与上述第二电极连接的配线的连接部的空间,汇集与上述第二电极连接的配线以外的端子。

[0337] 此外,在该情况下,上述第二电极的连接部不与外部电路直接连接,而是另外通过上述蒸镀层的形成区域外形成的端子与外部电路连接。

[0338] 本发明的实施方式的被成膜基板中,上述像素区域是呈矩阵状排列有上述多个像素的矩形状的区域,上述像素区域形成的矩形的4边中至少1边是与该被成膜基板和上述蒸镀掩模的相对移动的移动方向平行的边,上述第二电极的连接部以在上述像素区域形成的矩形的4边中与和上述移动方向平行的边交叉的边的外侧沿着该边的方式设置。

[0339] 根据本发明的实施方式,将上述第二电极的连接部以在上述像素区域形成的矩形的4边中与和上述移动方向平行的边交叉的边的外侧沿着该边的方式设置,因此,能够使与第二电极的连接部连接的配线的长度尽可能地缩短。

[0340] 本发明的实施方式的有机EL显示装置具备蒸镀有蒸镀层的上述任一方式的被成膜基板,上述蒸镀层包含有机EL层,该有机EL层包含通过供给电流而发光的有机EL元件。

[0341] 根据该方式,能够实现能够得到上述任一发明的效果的有机EL显示装置。

[0342] 产业上的可利用性

[0343] 本发明的被成膜基板,例如,能够适合用于在有机EL显示装置的有机层的分涂形成等成膜工艺中使用的有机EL显示装置的制造装置和制造方法等。

[0344] 符号说明

[0345] 1 有机EL显示装置

[0346] 2 像素

[0347] 10 TFT基板(被成膜基板)

[0348] 26 第二电极

[0349] 50 蒸镀装置

[0350] 81 阴影掩模(蒸镀掩模)

[0351] 82 开口部

[0352] 85 蒸镀源

[0353] 86 射出口

[0354] 200 被成膜基板

[0355] 210 蒸镀区域

[0356] 211 蒸镀膜(蒸镀层)

[0357] 14 配线

[0358] A_G 像素区域




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19

专利名称(译)	被成膜基板和有机EL显示装置		
公开(公告)号	CN103299712B	公开(公告)日	2016-01-27
申请号	CN201280004717.2	申请日	2012-01-12
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普株式会社		
当前申请(专利权)人(译)	夏普株式会社		
[标]发明人	园田通 川户伸一 井上智 桥本智志		
发明人	园田通 川户伸一 井上智 桥本智志		
IPC分类号	H05B33/06 C23C14/04 G09F9/30 H01L27/32 H01L51/50 H05B33/10		
CPC分类号	H01L51/5036 C23C14/042 C23C14/24 H01L27/3276 H01L51/001 H01L51/0011 H01L2227/323		
审查员(译)	吕莎莎		
优先权	2011008106 2011-01-18 JP		
其他公开文献	CN103299712A		
外部链接	Espacenet SIPO		

摘要(译)

一种TFT基板(10)，利用蒸镀装置(50)在TFT基板(10)上形成蒸镀层，蒸镀装置(50)具有：具备射出口(86)的蒸镀源(85)；和具备从射出口(86)射出的蒸镀颗粒通过的开口部(82)的蒸镀掩模(81)，蒸镀颗粒通过开口部(82)被蒸镀而形成蒸镀层，TFT基板(10)具有二维地排列有多个像素的像素区域(AG)，与各像素电连接的多条配线(14)的端子汇集到蒸镀层的形成区域外。

