



(12) 发明专利申请

(10) 申请公布号 CN 105552104 A
(43) 申请公布日 2016. 05. 04

(21) 申请号 201610005064. X
(22) 申请日 2016. 01. 05
(71) 申请人 京东方科技集团股份有限公司
地址 100015 北京市朝阳区酒仙桥路 10 号
申请人 鄂尔多斯市源盛光电有限责任公司
(72) 发明人 李冬伟
(74) 专利代理机构 中科专利商标代理有限责任
公司 11021
代理人 陈平
(51) Int. Cl.
H01L 27/32(2006. 01)

权利要求书1页 说明书7页 附图4页

(54) 发明名称
OLED 像素阵列、制备 OLED 像素阵列的方法、
OLED 显示面板和显示装置

(57) 摘要
本发明公开了一种 OLED 像素阵列，包括多个
像素单元，所述像素单元在所述像素阵列的行方
向呈并置型排列，所述每个像素单元由 R 子像素、
G 子像素和 B 子像素各一个组成，在各像素单元
中，B 子像素是中间子像素，R 子像素和 G 子像素
是端部子像素，且两个相邻像素单元的相邻端部
子像素是同种子像素。本发明还公开了以精细金
属掩模蒸镀该像素阵列的方法，其中相邻像素单
元的相邻同色子像素在同一掩模开口中蒸镀，该
方法具有避免混色、提高分辨率、利于掩模操作等
优点。本发明还公开了使用该像素阵列的 OLED 显
示面板和显示装置。

R	R	B	G	G	B	R	R	B	G	G
---	---	---	---	---	---	---	---	---	---	---

1. 一种OLED像素阵列,包括多个像素单元,所述像素单元在所述像素阵列的行方向呈并置型排列,所述每个像素单元由R子像素、G子像素和B子像素各一个组成,在各像素单元中,B子像素是中间子像素,R子像素和G子像素是端部子像素,且两个相邻像素单元的相邻端部子像素是同种子像素。

2. 根据权利要求1所述的像素阵列,其中相邻R端部子像素之间的间距和/或相邻G端部子像素之间的间距小于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中相邻R-G子像素之间的间距。

3. 根据权利要求1所述的像素阵列,其中相邻R端部子像素之间的间距和/或相邻G端部子像素之间的间距低至10 μm 。

4. 根据权利要求1所述的像素阵列,其中B子像素和与其相邻的端部子像素之间的间距大于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中B子像素和与其相邻的端部子像素之间的间距。

5. 根据权利要求1所述的像素阵列,其中B子像素和与其相邻的端部子像素之间的间距确保通过掩模蒸镀法蒸镀的B子像素不发生混色。

6. 根据权利要求1所述的像素阵列,其中在行与行之间,R、G、B子像素是各自对齐的,或者B子像素是对齐的且R和G子像素是交替排列的。

7. 一种用于制备权利要求1所述像素阵列的方法,所述方法通过掩模蒸镀法蒸镀R、G和B子像素,所述掩模蒸镀法使用R掩模板,G掩模板和B掩模板分别蒸镀R、G和B子像素,其中,

通过所述R掩模板上的对应于相邻像素单元的两个相邻R端部子像素位置的开口,蒸镀所述两个相邻R端部子像素;并且

通过所述G掩模板上的对应于相邻像素单元的两个相邻G端部子像素位置的开口,蒸镀所述两个相邻G端部子像素。

8. 根据权利要求7所述的方法,其中所述掩模板是精细金属掩模板。

9. 根据权利要求8所述的方法,其中通过设置各精细金属掩模板的开口和连接桥的宽度,确保蒸镀得到的像素阵列不发生子像素之间的混色。

10. 一种OLED显示面板,所述OLED显示面板使用权利要求1所述的像素阵列。

11. 一种显示装置,所述显示装置包含权利要求10所述的OLED显示面板。

OLED像素阵列、制备OLED像素阵列的方法、OLED显示面板和显示装置

发明领域

[0001] 本发明涉及有机电致发光领域,具体涉及OLED像素阵列、制备该OLED像素阵列的方法、包含该OLED像素阵列的OLED显示面板、以及显示装置。

背景技术

[0002] 平板显示包括LCD显示、OLED显示、PDP显示、电子墨水显示等多种。有机发光二极管(OLED)显示器以其轻薄、主动发光、快响应速度、广视角、色彩丰富及高亮度、低功耗、耐高低温等众多优点而被业界公认为是继液晶显示器(LCD)之后的第三代显示技术,可以广泛用于智能手机、平板电脑、电视等终端产品。

[0003] OLED现有成熟的技术是采用精细金属掩模板(Fine Metal Mask,FMM)按标准红绿蓝(以下有时简称为RGB)子像素有序排列蒸镀有机发光材料来制备彩色像素图案。在该方法中,相邻的异色子像素之间,尤其是R、G子像素之间,可能发生混色,严重影响显示性能。此外,受到精细金属掩模板开口及连接桥大小的限制,难以达到300ppi以上的分辨率。

[0004] 近期LCD显示器分辨率已达到400ppi以上,甚至以后的发展趋势将超过500ppi,这对OLED的现有技术形成了巨大的挑战。

[0005] 行业内针对FMM技术面临的问题,韩国三星等领先企业虽也积极研究以LITI(激光热转印)为代表的新技术以期能够生产高解析度的OLED显示屏,但这些新技术仍有诸多不足之处,目前还不能用于量产或量产时良率低下。比如需增加制程工序和额外的制程工艺而导致生产效率较低;需要增加设备和原材料,甚至需要开发特别的原材料,导致投资和成本增加等。即便如此,这些新技术仍难以生产450ppi以上的超高解析度显示屏。

[0006] 另一种试图增高分辨率的方法是采用所谓的Pentile像素阵列。在Pentile像素阵列中,没有由红绿蓝三个子像素构成的像素,而是包括由红绿像素构成的子像素和由蓝绿像素构成的子像素,并且一个像素通过借用相邻像素中的其所缺少的子像素的颜色来达到全彩色的目的。Pentile像素阵列由于每个像素只含有两个子像素,所以与标准RGB像素阵列相比,可以以相同的子像素大小产生更高的像素密度。然而该阵列方式需要借用相邻像素的子像素,在显示时常出现色差、彩边、暗点等严重影响显示效果的问题。

[0007] 因此,针对利用FMM蒸镀法制备高分辨率、高显示质量OLED显示屏的方法,仍存在改进的需要。

发明内容

[0008] 针对以上问题,本发明提供了以下内容:

[0009] [1]一种OLED像素阵列,包括多个像素单元,所述像素单元在所述像素阵列的行方向呈并置型排列,所述每个像素单元由R子像素、G子像素和B子像素各一个组成,在各像素单元中,B子像素是中间子像素,R子像素和G子像素是端部子像素,且两个相邻像素单元的相邻端部子像素是同种子像素。

[0010] [2]根据[1]所述的像素阵列,其中相邻R端部子像素之间的间距和/或相邻G端部子像素之间的间距小于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中相邻R-G子像素之间的间距。

[0011] [3]根据[1]所述的像素阵列,其中相邻R端部子像素之间的间距和/或相邻G端部子像素之间的间距低至10 μm 。

[0012] [4]根据[1]所述的像素阵列,其中B子像素和与其相邻的端部子像素之间的间距大于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中B子像素和与其相邻的端部子像素之间的间距。

[0013] [5]根据[1]所述的像素阵列,其中B子像素和与其相邻的端部子像素之间的间距确保通过掩模蒸镀法蒸镀的B子像素不发生混色。

[0014] [6]根据[1]所述的像素阵列,其中在行与行之间,R、G、B子像素是各自对齐的,或者B子像素是对齐的且R和G子像素是交替排列的。

[0015] [7]一种用于制备[1]所述像素阵列的方法,所述方法通过掩模蒸镀法蒸镀R、G和B子像素,所述掩模蒸镀法使用R掩模板,G掩模板和B掩模板分别蒸镀R、G和B子像素,其中,

[0016] 通过所述R掩模板上的对应于相邻像素单元的两个相邻R端部子像素位置的开口,蒸镀所述两个相邻R端部子像素;并且

[0017] 通过所述G掩模板上的对应于相邻像素单元的两个相邻G端部子像素位置的开口,蒸镀所述两个相邻G端部子像素。

[0018] [8]根据[7]所述的方法,其中所述掩模板是精细金属掩模板。

[0019] [9]根据[8]所述的方法,其中通过设置各精细金属掩模板的开口和连接桥的宽度,确保蒸镀得到的像素阵列不发生子像素之间的混色。

[0020] [10]一种OLED显示面板,所述显示面板使用[1]所述的像素阵列。

[0021] [11]一种显示装置,所述显示装置包含[10]所述的显示面板。

[0022] 本发明的第一方面提供了一种OLED像素阵列,包括多个像素单元,所述像素单元在所述像素阵列的行方向呈并置型排列,所述每个像素单元由R子像素、G子像素和B子像素各一个组成,在各像素单元中,B子像素是中间子像素,R子像素和G子像素是端部子像素,且两个相邻像素单元的相邻端部子像素是同种子像素。

[0023] 本发明的像素阵列首先避免了相邻的R、G子像素的出现。在OLED显示领域,红绿子像素之间发生混色产生的危害最大,严重降低显示效果。本显示阵列中不存在相邻的红绿子像素,也就不会发生红绿子像素之间的混色。

[0024] 当采用本发明的方法利用掩模蒸镀法制备本发明的像素阵列时,在一个掩模(R或G掩模)开口中蒸镀两个R、G子像素,从而使用开口大小相同的掩模可以获得更小的R、G子像素,也就可以获得更小的像素单元,提高分辨率。

[0025] 反之,若R、G子像素的大小保持不变,本发明的像素阵列可以用更大开口和更宽连接桥的R、G掩模制备。这样的掩模力学性能优于开口小、连接桥细的掩模,从而可以有效防止掩模变形及因此带来的缺点。

[0026] 优选地,相邻R端部子像素之间的间距小于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中相邻R-G子像素之间的间距。优选地,相邻G端部子像素之间的间距小于使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列中相邻R-G子像

素之间的间距。优选地,相邻R端部子像素之间的间距和/或相邻G端部子像素之间的间距可以低至10 μm 。

[0027] 由于本发明的同种端部子像素之间不存在混色问题,它们之间的间距可以各自比标准RGB阵列中相邻的R-G子像素之间的间距小。从而在相同长度内,子像素之间的留白减少。相应地,子像素的排布更紧凑,可以提高分辨率。

[0028] 优选地,B子像素和与其相邻的端部子像素之间的间距大于子像素大小与所述像素阵列的子像素大小相同的标准RGB阵列中B子像素和与其相邻的端部子像素之间的间距。

[0029] 若B子像素与相邻子像素之间的间距增大,可以在无需变动B掩模的情况下,进一步降低混色发生的几率。

[0030] 优选地,B子像素和与其相邻的端部子像素之间的间距确保通过掩模蒸镀法蒸镀的B子像素不发生混色。

[0031] 优选地,在行与行之间,R、G、B子像素是各自对齐的,或者B子像素是对齐的且R和G子像素是交替排列的。上述两种构成整体RGB像素阵列的方式在制备和显示效果方面是有利的。

[0032] 本发明的另一个方面提供了一种用于制备权利要求1所述像素阵列的方法,所述方法通过掩模蒸镀法蒸镀R、G和B子像素,所述掩模蒸镀法使用R掩模板,G掩模板和B掩模板分别蒸镀R、G和B子像素,其中,通过所述R掩模板上的对应于相邻像素单元的两个相邻R端部子像素位置的开口,蒸镀所述两个相邻R端部子像素;并且通过所述G掩模板上的对应于相邻像素单元的两个相邻G端部子像素位置的开口,蒸镀所述两个相邻G端部子像素。

[0033] 通过上述蒸镀方法,可以在一个端部子像素掩模开口中蒸镀两个同种子像素,从而提高分辨率。同时,所述两个同种子像素的间距可以比异种子像素之间的间距更加接近,进一步提高分辨率。

[0034] 优选地,所述掩模板是精细金属掩模板。

[0035] 更优选地,通过设置各精细金属掩模板的开口和连接桥的宽度,确保蒸镀得到的像素阵列不发生子像素之间的混色。

[0036] 在本发明的又一个方面,提供了使用本发明第一方面所述的像素阵列的OLED显示面板。

[0037] 在本发明的又一个方面,提供了使用上述OLED显示面板的显示装置。

附图说明

[0038] 图1显示了蒸镀现有技术中标准RGB像素阵列的示意图。

[0039] 图2显示了蒸镀本发明的像素阵列的示意图。

[0040] 图3是本发明的像素阵列的一行中的排布方式的示意图。

[0041] 图4A-C分别具体示出了蒸镀R、B和G子像素时的情况。

[0042] 图5A示意性显示了标准RGB像素阵列的子像素之间的间距。

[0043] 图5B示意性显示了本发明的像素阵列的子像素之间的间距。

[0044] 图5C示意性地显示了标准RGB像素阵列的子像素之间的间距的一个实施方案。

[0045] 图5D示意性显示了本发明的像素阵列的子像素之间的间距的一个实施方案。

[0046] 图6A和图6B显示了本发明的像素阵列的二维排布方式的实例。

具体实施方案

[0047] 在现有技术中的标准RGB像素阵列中,OLED像素阵列由像素单元组成,每个像素单元包括红、绿、蓝三种颜色的子像素(即R子像素、G子像素、B子像素)。任一子像素具体包括阳极层、空穴传输层、可发出红/绿/蓝光的有机材料发光层、电子传输层、阴极层等。在阵列的一行中,子像素之间和像素单元之间均为并置型(side by side),从而形成其中R、G、B子像素顺序循环排列的像素行。

[0048] 精细金属掩模板是高精度的掩模板,其上具有细小开口。为了制备像素阵列,利用掩模板遮挡区域的屏蔽作用将R/G/B子像素中的两种子像素遮挡住(如遮挡R子像素和G子像素),通过蒸镀的方法沉积对应于另一种颜色的子像素(如B子像素)的发光层的主体材料,此即掩模蒸镀法。分别使用R、G、B掩模板蒸镀R、G、B子像素,得到最终的像素阵列。

[0049] 显示器件的重要参数之一分辨率(单位为ppi,每平方英寸像素数)可以与以下两个因素有关。第一,每个子像素的大小。子像素越小,单位面积中子像素数就越多,从而分辨率越高。但是,子像素的大小取决于蒸镀所用的掩模板的开口大小。当分辨率达到300ppi以上时,上述RGB子像素循环并置型的像素排列方式要求精细金属掩模板的开口及连接桥(连接相邻开口的肋骨(rib))均非常细小。然而,当掩模板的开口变得更小后,不但会造成掩模板的成本提高,制作工艺(主要是刻蚀和焊接工艺)以及清洗的难度显著增加,更会造成使用掩模时对位精度下降,导致制备出的R、G、B子像素之间混色现象严重,生产良率降低。所以,精细金属掩模的开口大小是限制分辨率提高的一个因素。第二,各子像素之间的间距。假设子像素大小一定,则当子像素之间紧密相邻时,像素密度最大。然而这只是理想情况。此外,实际生产中,子像素之间必须留有一定的留白(margin),以减小混色发生的机会。留白越大,混色越不易发生,但相应地,子像素排布越不紧密,分辨率越低。所以,留白的宽度是限制分辨率提高的另一个因素。

[0050] 精细掩模板上开口之间的连接桥也对分辨率的提高有影响。当为了分辨率提高而使掩模板上开口更密时,肋部相应地也变窄,从而掩模板容易受其他因素影响而变形,例如会因为重力下沉,并且掩模板的阴影也随之受到影响,导致包括产生混色在内的一系列问题。

[0051] 图1显示了蒸镀现有技术中标准RGB像素阵列的示意图。在标准RGB像素阵列的一行中,R、G、B子像素顺序循环排列。图1显示的是蒸镀B子像素时的示意图。其中精细金属掩模板的连接桥遮住R子像素和G子像素,并在开口中蒸镀B子像素。在图中,为了简明的目的,将R、G、B子像素绘制成宽度基本相同且间距基本相同。实际上,随着R、G、B子像素发光材料的不同,其宽度可以不同。一般而言,蓝色有机发光材料与红色、绿色有机发光材料相比,发光较弱,因此通常B子像素在三种子像素中最宽。此外,在各子像素之间的留白也与其两侧子像素混色特性有关。R子像素和G子像素之间的混色对显示效果危害最大,因此,一般R子像素和G子像素之间要求的留白较大。

[0052] 为了说明本发明的优势,当与标准RGB像素阵列比较时,若无特别说明,选取的比较对象都是“使用精细金属掩模蒸镀法制备的分辨率最高的标准RGB像素阵列”。该术语的含义在于,随着工艺水平的提高,标准RGB像素阵列的分辨率、混色水平、其精细金属掩模的性能等等均可能进一步提高。然而,本发明的像素阵列在完全相同的工艺水平下,仍然显示

出对于标准RGB像素阵列的优势。换言之,本发明的像素阵列和相应的制备方法的进步不来自于对于精细掩模加工、有机发光材料、蒸镀工艺等通用技术水平的改进,而是固有地具有相对于标准RGB像素阵列的优点。

[0053] 图2显示了蒸镀本发明的像素阵列的示意图。本发明的像素阵列的排布方式如图3所示。每个像素单元均由R、G、B子像素各一个构成。每个像素单元的中间子像素为B子像素,一侧的端部子像素为R组像素,另一侧的端部子像素为G子像素。两个相邻像素单元的相邻的端部子像素相同,即形成R-R子像素对和G-G子像素对。或者说,本发明的像素阵列的各行中,不是标准的-RGB-RGB-RGB-,而是-RBG-GBR-RBG-GBR-。重要的是,尽管两个同种端部子像素是相邻的,但是它们各自单独发光。也就是说,每个像素单元仍是完整具备RGB三色的像素单元,而不像Pentile方式需要借用相邻像素单元的颜色。

[0054] 在本发明的像素阵列中,R子像素和G子像素不相邻。R子像素与G子像素之间发生混色对显示效果的危害最大。通过本发明的像素阵列,避免了发生R、G子像素的混色。

[0055] 图4A-C具体示出了蒸镀R、B和G子像素时的情况。图中的灰色部分表示的是掩模板的开口之间的连接桥。由图4A和4C中可见,在蒸镀R子像素和G子像素时,在掩模板的一个开口中蒸镀两个子像素。

[0056] 可见,使用本发明的像素阵列,R、G掩模板上的开口大小可以为蒸镀标准RGB阵列中相同大小R、G子像素所用的开口的大约两倍。换言之,以与之前相同大小的开口,可以制备两个子像素。这在一定程度上解决了开口大小限制分辨率提高的问题。此外,开口之间的连接桥覆盖4个子像素,而不是像蒸镀标准RGB阵列所用掩模板中的连接桥那样仅覆盖2个子像素。例如,R掩模板的两个开口之间的连接桥遮盖了两个B子像素和两个G子像素,而标准的RGBRGB式像素阵列中R掩模板的两个开口之间的连接桥仅遮盖一个B子像素和一个G子像素。因此,当子像素大小相同时,连接桥的宽度也可以为用于标准RGB阵列的连接桥的大约两倍,从而不易发生因重力下沉或因其他因素变形。

[0057] 如图4B所示,两个B子像素之间的子像素个数仍为两个。不过,在现有技术中,因为蓝色有机发光材料的性能问题,B子像素总是做成最宽的。因此,B掩模板的开口大小并不是限制当前FMM工艺的主要因素。随着制出宽度更小的R、G子像素,B掩模的开口仍有潜力做得更小,从而提高分辨率。

[0058] 本发明的像素阵列的优势还在于,相邻同色子像素之间的间距可以合理减小,且B子像素与R子像素或G子像素之间的间距可以合理增大。

[0059] 如在前文提到的,颜色不同的两个相邻子像素之间需要有留白,以避免混色发生,或至少将混色发生的机会减小至可接受的范围。如图5A所示,在标准RGB像素阵列中,不同颜色子像素之间的间距可以均为 c 。当然,三组相邻子像素(即R-G,G-B,B-R)之间的间距也可能不同。为简单起见,图5A示出了间距均为 c 的情况。与之相比,图5B示出了本发明的像素阵列的情况。由于两个相邻的端部子像素是同色子像素,因此,它们之间不存在发生混色的问题。因此,它们之间的间距(图5B中表示为 a)可以小于 c ,即 $a < c$ 。假如B-R间距和B-G间距与图5A相比仍保持不变,则像素单元与像素单元之间的间距可以比原来的R-G间距更小。因此,在相同长度上排布了更多像素单元,从而提高了像素阵列的分辨率。本领域技术人员可以根据实际需要灵活调整同种相邻端部子像素之间的间距。例如,可以仅使R子像素之间的间距减小,或者仅使G子像素之间的间距减小,或者两种间距减小不同的程度。这对本领域

技术人员来说是容易做到的。同时,B子像素与相邻子像素之间的间距也可以适当增大,如图5B所示,可以为 b ,其中 $b > c$ 。 b 可以灵活取值,使得总体分辨率仍然小于或等于作为比较基准的标准RGB像素阵列的分辨率。 b 值大于 c 值的优点在于,由于子像素间间距增大,进一步减小了B子像素与相邻子像素发生混色的机会。理想的情况是,B子像素和与其相邻的端部子像素之间的间距确保通过掩模蒸镀法蒸镀的B子像素不发生混色。

[0060] 更具体地,图5C中示出了在现有技术条件下的标准RGB像素阵列之间的常见留白情况,R和G子像素之间的间距为 $26\mu\text{m}$,G和B子像素之间及B和R子像素之间的间距为 $27.5\mu\text{m}$ 。图5D中示出了本发明的一种实施方案,其中R和R子像素及G和G子像素之间的间距为 $10\mu\text{m}$,而R和B子像素及B和G子像素之间的间距为 $35.5\mu\text{m}$ 。在图示的相同大小包含R、G、B子像素各一个的像素单元(虚线之间的部分)中,留白总量相同,均为 $81\mu\text{m}$,但B子像素与R、G子像素之间的间距增大,留白更多,发生混色的几率降至非常微小。

[0061] 可见,相比于标准RGB像素阵列,利用本发明的像素阵列,可以减小同色的R子像素之间或G子像素之间的间距,和/或增加B子像素与相邻子像素之间的间距,从而提高分辨率和/或避免混色。

[0062] 可以将一行像素扩展为整个像素阵列。优选的方式有:在行与行之间,R、G、B子像素是各自对齐的,或者B子像素是对齐的且R和G子像素是交替排列的。

[0063] 归纳起来,相比于并置型标准RGB像素阵列,本发明的像素阵列可以具有以下优点,但不限于此:

[0064] (1)R、G子像素不相邻,完全避免发生R、G混色。

[0065] (2)当蒸镀分辨率相同,同样大小的R、G、B子像素时,R、G掩模板的开口较大,连接桥较宽,可以降低R、G掩模板的制备、使用(例如对位)和清洁等过程中的困难。

[0066] (3)在相同的掩模制备水平下,R、G掩模的每个开口可以制备两个更小的子像素,配合减小B子像素,可以获得更高的分辨率。

[0067] (4)在相同的混色水平下,同色相邻的端部子像素之间的间距可以小于标准并置型RGB像素阵列中R-G子像素间距,从而可以获得更高的分辨率。

[0068] (5)在相同B掩模下,B子像素与相邻的R、G子像素间距更大,可以减轻混色。

[0069] (6)本发明的像素阵列中,相邻的端部子像素分属不同像素单元,单独发光,因此每个像素单元都是完整具有RGB三色的像素单元,显示效果好。

[0070] 总之,本发明的像素排列方法为提高分辨率、减少混色、改善精细金属掩模的性能、使精细金属掩模的制备和清理更加容易等方面提供了出色的解决方案。

[0071] 本发明所述的用于制备本发明的像素阵列的方法仍是掩模蒸镀法。但由于本发明的像素阵列的独特构造,本发明的掩模蒸镀法在R掩模板(或G掩模板)的同一个开口中蒸镀两个R子像素(或G子像素)。本发明的方法因此可以避免R、G子像素混色。此外,本发明的方法可以在相同的掩模板制造水平下,制备分辨率更高的OLED像素阵列。反之,在相同分辨率水平下,本发明的方法对于掩模板制造水平的要求较低。

[0072] 优选地,本发明的方法仍使用本领域常用的精细金属掩模。

[0073] 在同等精细金属掩模制造水平下,蒸镀本发明的像素阵列不易发生混色并且可以提高分辨率。而在制备同等分辨率像素阵列的情况下,不易发生混色且降低了对精细金属掩模的苛刻要求。由于同种端部子像素之间没有混色问题,因此只要适当增加B子像素与R、

G子像素之间的间距,就可以在不降低分辨率的前提下彻底避免混色问题。

[0074] 在本发明的方法中,通过R或G掩模上的同一开口蒸镀两个子像素,例如可以直接向两个相邻子像素上蒸镀有机材料来完成。从同一个开口向两个子像素上沉积有机发光材料自然地形成两个单独的子像素。两个子像素之间的间距由背板上事先已形成的PDL(像素定义层)的间距决定。在上述蒸镀步骤中,即使两个相邻同种端部子像素的蒸镀过程中发生了相互的干扰,由于两个子像素颜色相同,因而并不会引起混色的问题,每个子像素仍然发出纯的红光或绿光。

[0075] 在显示面板两端的R子像素和/或G子像素可以仍为两个,即其像素排列方式为例如R-RBG-GBR-...-RBG-GBR-R,这时面板最边缘的R(或G)子像素作为哑(dummy)区不发光。这样,该边缘子像素蒸镀时仍可使用大的掩模开口,因此不会产生面板边缘子像素再次需要小掩模开口的问题。

[0076] 在本发明的方法可以根据实际情况和需要,对掩模板进行调整,达到预期的制备效果。所述调整包括但不限于改变子像素之间的间距和调节掩模板开口大小和连接桥宽度。通过调整,可以达到提高分辨率、增大留白、减轻混色,防止掩模板变形等效果中的一种或多种。

[0077] 以上的具体说明仅是为了说明的目的,而非限制本发明。本领域技术人员有能力根据本说明书公开的内容,采用本发明的像素阵列和本发明的制备像素阵列的方法,取得各种有利效果。不脱离本公开精神的各种改进均落在本发明的范围之内。




图1




图2




图3




图4A




图4B




图4C




图5A




图5B




图5C




图5D




图6A




图6B

专利名称(译)	OLED像素阵列、制备OLED像素阵列的方法、OLED显示面板和显示装置		
公开(公告)号	CN105552104A	公开(公告)日	2016-05-04
申请号	CN201610005064.X	申请日	2016-01-05
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 鄂尔多斯市源盛光电有限责任公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 鄂尔多斯市源盛光电有限责任公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 鄂尔多斯市源盛光电有限责任公司		
[标]发明人	李冬伟		
发明人	李冬伟		
IPC分类号	H01L27/32		
CPC分类号	H01L27/3218 G09G3/3208 G09G2300/0452 G09G2320/0242 H01L27/3211		
代理人(译)	陈平		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种OLED像素阵列，包括多个像素单元，所述像素单元在所述像素阵列的行方向呈并置型排列，所述每个像素单元由R子像素、G子像素和B子像素各一个组成，在各像素单元中，B子像素是中间子像素，R子像素和G子像素是端部子像素，且两个相邻像素单元的相邻端部子像素是同种子像素。本发明还公开了以精细金属掩模蒸镀该像素阵列的方法，其中相邻像素单元的相邻同色子像素在同一掩模开口中蒸镀，该方法具有避免混色、提高分辨率、利于掩模操作等优点。本发明还公开了使用该像素阵列的OLED显示面板和显示装置。

