



(12)实用新型专利

(10)授权公告号 CN 208157413 U

(45)授权公告日 2018.11.27

(21)申请号 201820835250.0

(22)申请日 2018.05.31

(73)专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

(72)发明人 贾聪聪 张子予

(74)专利代理机构 北京天昊联合知识产权代理

有限公司 11112

代理人 汪源 陈源

(51)Int.Cl.

H01L 27/32(2006.01)

(ESM)同样的发明创造已同日申请发明专利


权利要求书1页 说明书9页 附图11页

(54)实用新型名称

OLED基板及显示装置

(57)摘要

本实用新型公开了一种OLED基板及显示装置。该OLED基板包括衬底基板和位于所述衬底基板上的像素界定层、第一电极、第二电极和有机发光层,所述有机发光层位于所述第一电极和所述第二电极之间,所述像素界定层包括多个像素界定图案,每个所述像素界定图案上设置有凹槽结构,所述像素界定图案之间限定出子像素单元,所述有机发光层位于所述子像素单元中。本实用新型所提供的OLED基板及显示装置的技术方案,减少了相邻子像素间的显示串扰现象,改善了OLED器件在低灰阶下的色偏现象。



1. 一种OLED基板,其特征在于,包括衬底基板和位于所述衬底基板上的像素界定层、第一电极、第二电极和有机发光层,所述有机发光层位于所述第一电极和所述第二电极之间,所述像素界定层包括多个像素界定图案,每个所述像素界定图案上设置有凹槽结构,所述像素界定图案之间限定出子像素单元,所述有机发光层位于所述子像素单元中。

2. 根据权利要求1所述的OLED基板,其特征在于,所述凹槽结构的深度范围为1.0微米至1.5微米。

3. 根据权利要求1所述的OLED基板,其特征在于,所述凹槽结构的宽度范围为4.0微米至6.0微米。

4. 根据权利要求1所述的OLED基板,其特征在于,所述凹槽结构的底壁和侧壁之间的夹角小于或等于90度。

5. 根据权利要求1所述的OLED基板,其特征在于,所述凹槽结构的纵截面的形状为矩形或者弧形。

6. 根据权利要求1所述的OLED基板,其特征在于,所述有机发光层还从所述子像素单元中延伸至靠近所述子像素单元的像素界定图案的边缘区域,所述边缘区域为所述像素界定图案的除所述凹槽结构所在的区域以外的区域。

7. 根据权利要求6所述的OLED基板,其特征在于,所述凹槽结构中设置有填充层,所述填充层上表面相对于衬底基板上表面的高度与边缘区域中有机发光层上表面相对于衬底基板上表面的高度相同。

8. 根据权利要求1所述的OLED基板,其特征在于,还包括:薄膜图案,所述薄膜图案位于所述像素界定图案的边缘区域且从所述边缘区域延伸至像素界定图案的凹槽结构所在的区域,所述边缘区域为像素界定图案的除凹槽结构所在的区域以外的区域。

9. 根据权利要求1所述的OLED基板,其特征在于,所述第一电极位于所述子像素单元中,所述有机发光层位于所述第一电极上,所述第二电极位于所述像素界定图案和所述有机发光层上且覆盖所述像素界定图案和所述有机发光层。

10. 一种显示装置,其特征在于,包括相对设置的封装结构和权利要求1至9任一所述的OLED基板。

OLED基板及显示装置

技术领域

[0001] 本实用新型涉及显示技术领域,特别涉及一种OLED基板及显示装置。

背景技术

[0002] 目前,在OLED器件的制作过程中,在蒸镀过程中,由于掩模板与上方的OLED基板没有直接贴附接触,两者间有一定的间距。蒸镀时,由于有机材料由下向上蒸镀,则有机材料蒸镀到OLED基板上的面积往往要大于掩模板的开口的面积,实际蒸镀的有机材料的多出的面积称为shadow。

[0003] 当OLED基板与掩模板的对位误差时,容易导致蒸镀的相邻子像素单元中的电致发光层之间存在shadow交叠在一起的现象,甚至是导致相邻子像素单元中的电致发光层中一电致发光层的shadow位于另一电致发光层上的现象,使得相邻子像素间容易出现显示串扰的现象。

[0004] 同时,由于上述现象的存在,使得在低灰阶下,在控制某个电致发光层发光时,空穴由阳极向阴极流动的同时容易产生横向传输,该横向传输的空穴经空穴传输层或者空穴注入层流向与该电致发光层相邻的电致发光层,从而造成该电致发光层发光时,相邻的电致发光层也在发光的现象,进而导致了OLED器件在低灰阶下出现色偏现象。同理,在低灰阶下,在控制某个电致发光层发光时,电子由阴极向阳极流动的同时容易产生横向的漏电流,该横向的漏电流经电子注入层或者电子传输层流向与该电致发光层相邻的电致发光层,从而造成该电致发光层发光时,相邻的电致发光层也在发光的现象,进而导致了OLED器件在低灰阶下出现色偏现象。

[0005] 因此,现有技术中,由于上述现象的存在,将造成相邻子像素间容易出现显示串扰的现象,同时,在低灰阶下,OLED器件容易产生色偏现象。

实用新型内容

[0006] 本实用新型提供一种OLED基板及显示装置,用于减少相邻子像素间的显示串扰现象,改善OLED器件在低灰阶下的色偏现象。

[0007] 为实现上述目的,本实用新型提供了一种OLED基板,该OLED基板包括衬底基板和位于所述衬底基板上的像素界定层、第一电极、第二电极和有机发光层,所述有机发光层位于所述第一电极和所述第二电极之间,所述像素界定层包括多个像素界定图案,每个所述像素界定图案上设置有凹槽结构,所述像素界定图案之间限定出子像素单元,所述有机发光层位于所述子像素单元中。

[0008] 可选地,所述凹槽结构的深度范围为1.0微米至1.5微米。

[0009] 可选地,所述凹槽结构的宽度范围为4.0微米至6.0微米。

[0010] 可选地,所述凹槽结构的底壁和侧壁之间的夹角小于或等于90度。

[0011] 可选地,所述凹槽结构的纵截面的形状为矩形或者弧形。

[0012] 可选地,所述有机发光层还从所述子像素单元中延伸至靠近所述子像素单元的像

素界定图案的边缘区域,所述边缘区域为所述像素界定图案的除所述凹槽结构所在的区域以外的区域。

[0013] 可选地,所述凹槽结构中设置有填充层,所述填充层上表面相对于衬底基板上表面的高度与边缘区域中有机发光层上表面相对于衬底基板上表面的高度相同。

[0014] 可选地,OLED基板还包括:薄膜图案,所述薄膜图案位于所述像素界定图案的边缘区域且从所述边缘区域延伸至像素界定图案的凹槽结构所在的区域,所述边缘区域为像素界定图案的除凹槽结构所在的区域以外的区域。

[0015] 可选地,所述第一电极位于所述子像素单元中,所述有机发光层位于所述第一电极上,所述第二电极位于所述像素界定图案和所述有机发光层上且覆盖所述像素界定图案和所述有机发光层。

[0016] 为实现上述目的,本实用新型提供一种显示装置,该显示装置包括相对设置的封装结构和上述的OLED基板。

[0017] 本实用新型的有益效果:

[0018] 本实用新型所提供的OLED基板及显示装置的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现色偏现象。

附图说明

[0019] 图1为本实用新型实施例一提供的一种OLED基板的结构示意图;

[0020] 图2为图1中的像素界定图案的一种结构示意图;

[0021] 图3为图1中的像素界定图案的另一种结构示意图;

[0022] 图4为本实用新型实施例二提供的一种OLED基板的结构示意图;

[0023] 图5为图4中像素界定图案和薄膜图案的结构示意图;

[0024] 图6为本实用新型实施例四提供的一种OLED基板制作方法的流程图。

[0025] 图7为形成缓冲层的示意图;

[0026] 图8为形成薄膜晶体管层的示意图;

[0027] 图9为形成平坦化层的示意图;

[0028] 图10为沉积第一电极材料层的示意图;

[0029] 图11为形成第一电极的示意图;

[0030] 图12为沉积像素界定材料层的示意图;

[0031] 图13为形成像素界定图案的示意图;

[0032] 图14为形成一种凹槽结构的示意图;

[0033] 图15A为形成一种凹槽结构的示意图;

[0034] 图15B为形成光刻胶的示意图;

[0035] 图15C为形成开口的示意图;

[0036] 图15D为形成像素界定图案的示意图;

- [0037] 图16为形成空穴注入层的示意图；
- [0038] 图17为形成空穴传输层的示意图；
- [0039] 图18为形成电子阻挡层的示意图；
- [0040] 图19为形成电致发光层的示意图；
- [0041] 图20为形成空穴阻挡层的示意图；
- [0042] 图21为形成电子传输层的示意图；
- [0043] 图22为形成电子注入层的示意图；
- [0044] 图23为形成填充层的示意图；
- [0045] 图24为形成第二电极的示意图；
- [0046] 图25为形成图案空间的示意图；
- [0047] 图26为形成薄膜材料层的示意图；
- [0048] 图27为形成薄膜图案和凹槽结构的示意图；
- [0049] 图28为形成像素界定图案的示意图；
- [0050] 图29为本实用新型实施例五提供的一种OLED基板制作方法的流程图。

具体实施方式

[0051] 为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型提供的OLED基板及显示装置进行详细描述。

[0052] 图1为本实用新型实施例一提供的一种OLED基板的结构示意图，图2为图1中的像素界定图案的一种结构示意图，如图1和图2所示，该OLED基板包括衬底基板1和位于衬底基板1上的像素界定层(Pixel Definition Layer, 简称:PDL)、第一电极3、第二电极4和有机发光层5，有机发光层5位于第一电极3和第二电极3之间，像素界定层包括多个像素界定图案2，每个像素界定图案2上设置有凹槽结构21，像素界定图案2之间限定出子像素单元P，有机发光层5位于子像素单元P中。

[0053] 本实施例中，如图1所示，优选地，第一电极3位于像素界定图案2之间的子像素单元P中，有机发光层5位于第一电极3上，第二电极4位于像素界定图案2和有机发光层5上且覆盖像素界定图案2和有机发光层5。

[0054] 本实施例中，如图1和图2所示，有机发光层5还从子像素单元P中延伸至靠近子像素单元P的像素界定图案2的边缘区域B，如图2所示，边缘区域B为像素界定图案2的除凹槽结构21所在区域A以外的区域。因此，凹槽结构21还能够起到界定相邻的有机发光层5的作用，换言之，凹槽结构21还能够起到界定相邻的子像素的作用。

[0055] 如图1和图2所示，具体地，有机发光层5包括空穴注入层51、空穴传输层52、电子阻挡层53、电致发光层54、空穴阻挡层55、电子传输层56以及电子注入层57。本实施例中，在子像素单元P和边缘区域B中，空穴注入层51位于第一电极3上，空穴传输层52位于空穴注入层51上，电子阻挡层53位于空穴传输层52上，电致发光层54位于电子阻挡层53上，空穴阻挡层55位于电致发光层54上，电子传输层56位于空穴阻挡层55上，电子注入层57位于电子传输层56上。其中，电致发光层54包括红色电致发光层(R)、绿色电致发光层(G)或者蓝色电致发光层(B)，例如，图1中左边的电致发光层54为红色电致发光层(R)，右边的电致发光层54为绿色电致发光层(G)。本实施例中，具体地，第二电极4位于子像素单元P中的电子注入层57

和边缘区域B中的电子注入层57上且覆盖子像素单元P中的电子注入层57和边缘区域B中的电子注入层57。

[0056] 由于相邻的有机发光层5之间存在凹槽结构21,使得在形成相邻的不同发光颜色的电致发光层54时,相邻的不同发光颜色的电致发光层54之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象。本实施例中,凹槽结构21设置于像素界定图案2的中间位置。

[0057] 本实施例中,如图1所示,空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57还设置于凹槽结构21中。在凹槽结构21中,空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57从下至上依次设置。由于凹槽结构21的存在,因此在蒸镀形成空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57时,空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57在凹槽结构2处自动断开,落入凹槽结构21中,即相邻的有机发光层5之间相互断开了连接。因此,在低灰阶下,在控制某个电致发光层54发光时,不易产生由于空穴或电子的横向传输,造成的与该电致发光层54相邻的电致发光层54发光的现象,从而改善了OLED器件在低灰阶下的色偏。本实施例中,凹槽结构21中空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57亦可以去除,但为了节约工艺流程,因此无需去除。本实施例中,在形成电致发光层54时,电致发光层54的shadow还可能在凹槽结构21处断开,进入凹槽结构21中,但由于凹槽结构21的设置,使得相邻的有机发光层5之间相互断开了连接,因此在控制某个电致发光层54发光时,不易产生空穴或电子横向传输至相邻的电致发光层54的情况,自然也不会造成显示串扰的现象。

[0058] 本实施例中,如图1所示,凹槽结构21中还设置有填充层6,填充层6位于凹槽结构21中的电子注入层57上。本实施例中,填充层6的材料为墨水,例如,亚克力。本实施例中,如图1和图2所示,填充层6上表面相对于衬底基板1上表面的高度与边缘区域B中有机发光层54上表面相对于衬底基板1上表面的高度相同,具体地,填充层6的上表面相对于衬底基板1的上表面的高度和边缘区域B中电子注入层57的上表面相对于衬底基板1的上表面的高度相同。

[0059] 本实施例中,具体地,第二电极4位于子像素单元P中的电子注入层57、边缘区域B中的电子注入层57以及填充层6上,且覆盖子像素单元P中的电子注入层57、边缘区域B中的电子注入层57以及填充层6。因此在制作过程,在形成第二电极4之前,通过填充层6将凹槽结构21填平且填充层6与边缘区域B中电子注入层57的高度相同,从而保证了在形成第二电极4时,第二电极4在凹槽结构21处的均匀连接,不会造成第二电极4在凹槽结构21处断开的现象。

[0060] 本实施例中,如图2所示,凹槽结构21的深度S小于或等于像素界定图案2的厚度H。需要说明的是,图2中仅示出了凹槽结构21的深度S小于像素界定图案2的厚度H的情况,但本实施例中,凹槽结构21的深度S还可以等于像素界定图案2的厚度H。优选地,凹槽结构21的深度S范围为1.0微米至1.5微米,凹槽结构21的宽度范围为4.0微米至6.0微米。从而能够在形成填充层6时,保证填充层6的均匀性。为了在蒸镀形成空穴注入层51、空穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57时,保证空穴注入层51、空

穴传输层52、电子阻挡层53、空穴阻挡层55、电子传输层56以及电子注入层57能够在凹槽结构21处断开,本实施例中,凹槽结构21的底壁和侧壁之间的夹角 α 小于或等于90度。优选地,本实施例中,凹槽结构21的底壁和侧壁之间的夹角 α 等于90度。本实施例中,如图1所示,优选地,凹槽结构21的纵截面的形状为矩形。

[0061] 图3为图1中的像素界定图案的另一种结构示意图,如图3所示,可选地,凹槽结构21的纵截面的形状还就可以为弧形。本实施例中,凹槽结构21的纵截面的形状还可以为其他形状,此处不再一一例举。

[0062] 本实施例中,优选地,第一电极3为阳极,第二电极4为阴极。

[0063] 本实施例中,如图1所示,该OLED基板还包括绝缘层7、薄膜晶体管层(TFT)8和平坦化层(PLN)9,其中,绝缘层7位于衬底基板1上,薄膜晶体管层8位于绝缘层7上,平坦化层9位于薄膜晶体管层8上,像素界定层位于平坦化层9上。其中,绝缘层7的材料为聚酰亚胺薄膜(Polyimide Film,简称:PI)。

[0064] 本实施例中,优选地,像素界定图案2的材料为聚酰亚胺薄膜。

[0065] 本实施例所提供的OLED基板的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现色偏现象。

[0066] 图4为本实用新型实施例二提供的一种OLED基板的结构示意图,图5为图4中像素界定图案和薄膜图案的结构示意图,如图4和图5所示,本实施例所提供的OLED基板的结构与上述实施例一提供的OLED基板的结构的区别在于:OLED基板还包括薄膜图案10,薄膜图案10位于像素界定图案2的边缘区域B且从边缘区域B中延伸至像素界定图案2的凹槽结构21所在的区域A,有机发光层5从子像素单元P中延伸至薄膜图案10上。

[0067] 从图5中也不难看出,薄膜图案10的一端位于像素界定图案2的边缘区域B,薄膜图案10的另一端位于像素界定图案2的凹槽结构21所在的区域A。

[0068] 本实施例中,薄膜图案10的厚度范围为0.18微米至0.22微米。优选地,薄膜图案10的厚度为0.20微米。薄膜图案10的宽度范围为6.0微米至8.0微米。

[0069] 本实施例中,优选地,薄膜图案的材料为经离子注入 Si^{4+} 离子的聚酰亚胺薄膜。

[0070] 关于本实施例所提供的OLED基板的其他结构的描述可参见上述实施例一,此处不再赘述。

[0071] 本实施例所提供的OLED基板的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现色偏现象。

[0072] 本实用新型实施例三提供一种显示装置,该显示装置包括相对设置的封装结构和OLED基板。

[0073] 本实施例中,封装结构可以为玻璃盖板或者多层膜。封装结构还可以是其他合适的结构,此处不再一一列举。本实施例中,玻璃盖板的封装方式为刚性封装,多层膜的封装方式为柔性封装。

[0074] 本实施例中,封装结构上还设置有模组层,模组层包括但不限于:偏光片、IC绑定层、触控层(Touch&Sensor)、玻璃盖板等。

[0075] 本实施例中,OLED基板包括上述实施例一所提供的OLED基板或者上述实施例二提供的OLED基板。关于本实施例的OLED基板的描述可参见上述实施例一或实施例二,此处不再赘述。

[0076] 本实施例所提供的显示装置的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现的色偏现象。

[0077] 图6为本实用新型实施例四提供的一种OLED基板制作方法的流程图,如图6所示,该OLED基板制作方法包括:

[0078] 步骤401、在衬底基板上形成绝缘层。

[0079] 如图7所示,在衬底基板1上形成绝缘层7。

[0080] 步骤402、在绝缘层上形成薄膜晶体管层。

[0081] 如图8所示,在绝缘层7上形成薄膜晶体管层8。

[0082] 步骤403、在薄膜晶体管层上形成平坦化层。

[0083] 如图9所示,在薄膜晶体管层8上形成平坦化层9。

[0084] 步骤404、在平坦化层上形成第一电极。

[0085] 具体地,步骤404包括:

[0086] 步骤4041、在平坦化层上沉积第一电极材料层。

[0087] 如图10所示,在平坦化层9上沉积第一电极材料层11。

[0088] 步骤4042、对第一电极材料层进行构图工艺,形成第一电极。

[0089] 如图11所示,对第一电极材料层11进行构图工艺,形成第一电极3。其中,对第一电极材料层11进行的构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。

[0090] 步骤405、在平坦化层上形成像素界定层,像素界定层包括多个像素界定图案,每个像素界定图案上设置有凹槽结构,像素界定图案之间限定出子像素单元,第一电极位于子像素单元中。

[0091] 具体地,步骤405包括:

[0092] 步骤4051、在平坦化层上沉积像素界定材料层。

[0093] 如图12所示,在平坦化层9上沉积像素界定材料层12。

[0094] 步骤4052、对像素界定材料层进行构图工艺,形成多个像素界定图案。

[0095] 如图12和图13所示,对像素界定材料层12进行构图工艺,形成多个像素界定图案2。其中,对像素界定材料层12进行的构图工艺包括:曝光和显影等工艺。

[0096] 步4053、对像素界定图案进行构图工艺,形成凹槽结构。

[0097] 如图14所示,具体地,通过干法刻蚀,例如,溅射刻蚀,对像素界定图案2进行构图工艺,形成凹槽结构21。如图14所示,优选地,凹槽结构21的纵截面的形状为矩形。

[0098] 本实施例中,如图14所示,像素界定图案2之间限定出子像素单元P,第一电极3位于子像素单元P中。

[0099] 本实施例中,可选地,如图15A所示,凹槽结构21的纵截面的形状还可以为弧形。当凹槽结构21的纵截面的形状为弧形时,如图15B至和图15D所示,在形成像素界定材料层12之后,可先在像素界定材料层12上涂覆一层光刻胶(PR) 13,之后通过曝光工艺在光刻胶13上刻蚀出开口14,而后采用湿法刻蚀技术在该开口14处刻蚀出凹槽结构21。凹槽结构21形成后,去除光刻胶13。如图15A所示,最后再对像素界定材料层12进行构图工艺,形成像素界定图案2,该构图工艺包括曝光和显影等工艺。

[0100] 步骤406、在像素界定图案和第一电极上形成空穴注入层。

[0101] 如图16所示,在像素界定图案2和第一电极3上形成空穴注入层51。具体地,采用开放式掩模板(Open Mask),通过真空下的有机材料蒸镀(EV蒸镀)在像素界定图案2和第一电极3上蒸镀形成空穴注入层51。本实施例中,在蒸镀形成空穴注入层51时,部分空穴注入层51在凹槽结构21处自动断开,进入凹槽结构21中,其余部分空穴注入层51位于子像素单元P中且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0102] 步骤407、在空穴注入层上形成空穴传输层。

[0103] 如图17所示,在空穴注入层51上形成空穴传输层52。具体地,采用Open Mask,通过EV蒸镀在空穴注入层51上蒸镀形成空穴传输层52。本实施例中,在蒸镀形成空穴传输层52时,部分空穴传输层52在凹槽结构21处自动断开,进入凹槽结构21中,在凹槽结构21中,空穴传输层52位于空穴注入层51上。其余部分空穴传输层52位于子像素单元P中的空穴注入层51上且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0104] 步骤408、在空穴传输层上形成电子阻挡层。

[0105] 如图18所示,在空穴传输层52上形成电子阻挡层53。具体地,采用高精度金属掩模板(Fine Metal Mask,简称:FMM),通过EV蒸镀在空穴传输层52上蒸镀形成电子阻挡层53。本实施例中,在蒸镀形成电子阻挡层53时,部分电子阻挡层53在凹槽结构21处自动断开,进入凹槽结构21中。在凹槽结构21中,电子阻挡层53位于空穴传输层52上。其余部分电子阻挡层53位于子像素单元P中的空穴传输层52上且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0106] 步骤409、在电子阻挡层上形成电致发光层。

[0107] 如图19所示,在电子阻挡层53上形成电致发光层54。具体地,采用FMM,通过EV蒸镀的方式在电子阻挡层53上形成电致发光层54。本实施例中,电致发光层54未形成于凹槽结构21中。但在一些实施例中,形成电致发光层54时,可能存在电致发光层54的shadow,在蒸镀时shadow在凹槽结构21处与电致发光层54断开连接,进入凹槽结构21中。

[0108] 步骤410、在电致发光层上形成空穴阻挡层。

[0109] 如图20所示,在电致发光层54上形成空穴阻挡层55。具体地,采用Open Mask,通过EV蒸镀在电致发光层54上蒸镀形成空穴阻挡层55。本实施例中,在蒸镀形成空穴阻挡层55时,部分空穴阻挡层55在凹槽结构21处自动断开,进入凹槽结构21中。在凹槽结构21中,空穴阻挡层55位于电子阻挡层53上。其余部分空穴阻挡层55位于子像素单元P中的电致发光

层54上且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0110] 步骤411、在空穴阻挡层上形成电子传输层。

[0111] 如图21所示,在空穴阻挡层55上形成电子传输层56。具体地,采用Open Mask,通过EV蒸镀在空穴阻挡层55上蒸镀形成电子传输层56。本实施例中,在蒸镀形成电子传输层56时,部分电子传输层56在凹槽结构21处自动断开,进入凹槽结构21中。在凹槽结构21中,电子传输层56位于空穴阻挡层55上。其余部分电子传输层56位于子像素单元P中的空穴阻挡层55上且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0112] 步骤412、在电子传输层上形成电子注入层。

[0113] 如图22所示,在电子传输层56上形成电子注入层57。具体地,采用Open Mask,通过EV蒸镀在电子传输层56上蒸镀形成电子注入层57。本实施例中,在蒸镀形成电子注入层57时,部分电子注入层57在凹槽结构21处自动断开,进入凹槽结构21中。在凹槽结构21中,电子注入层57位于电子传输层56上。其余部分电子注入层57位于子像素单元P中的电子传输层56上且从子像素单元P中延伸至靠近子像素单元P的边缘区域B。

[0114] 步骤413、在凹槽结构中形成填充层。

[0115] 具体地,步骤412包括:

[0116] 步骤4131、在凹槽结构中形成填充材料。

[0117] 其中,填充材料为墨水,例如,亚克力。具体地,采用喷墨打印技术(Ink-Jet Printing,简称:IJP)在凹槽结构21中填充填充材料,并通过对填充材料的黏度的控制来保证填充的均匀性。

[0118] 步骤4132、对填充材料进行固化,形成填充层。

[0119] 如图23所示,对填充材料进行固化,形成填充层6。具体地,对填充材料进行紫外(UV)固化,形成填充层6。

[0120] 步骤414、在填充层和电子注入层上形成第二电极。

[0121] 如图24所示,在填充层6、子像素单元P中的电子注入层57和边缘区域B中的电子注入层57上形成第二电极4,第二电极4覆盖填充层6、子像素单元P中的电子注入层57和边缘区域B中的电子注入层57。

[0122] 本实施例所提供的OLED基板制作方法,用于实现制作上述实施例一提供的OLED基板,关于该OLED基板的其他具体描述可参见上述实施例一,此处不再赘述。

[0123] 本实施例所提供的OLED基板制作方法的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现的色偏现象。

[0124] 图29为本实用新型实施例五提供的一种OLED基板制作方法的流程图,如图29所示,该OLED基板制作方法包括:

[0125] 步骤501至步骤504:参见上述实施例四提供的OLED基板制作方法中的步骤401至步骤404,此处不再赘述。

[0126] 步骤505、在平坦化层上形成像素界定图案、薄膜图案和凹槽结构。

[0127] 具体地,步骤505包括:

[0128] 步骤5051、在平坦化层上形成像素界定材料层。

[0129] 如图12所示,在平坦化层9上形成像素界定材料层12。其中,像素界定材料层12的材料为聚酰亚胺薄。

[0130] 步骤5052、对像素界定材料层进行构图工艺,形成图案空间。

[0131] 如图25所示,对像素界定材料层12进行构图工艺,形成图案空间15。

[0132] 步骤5053、在图案空间中形成薄膜材料层。

[0133] 如图26所示,在图案空间15中形成薄膜材料层16。其中,薄膜材料层16的材料为经离子注入 Si^{4+} 离子的聚酰亚胺薄膜。

[0134] 步骤5054、对薄膜材料层和像素界定材料层进行构图工艺,形成薄膜图案和凹槽结构。

[0135] 如图26和图27所示,对薄膜材料层16和像素界定材料层12进行构图工艺,形成薄膜图案10和凹槽结构21。具体地,薄膜材料层16经曝光工艺后,采用湿法刻蚀方式,在刻蚀液下,对薄膜材料层16和像素界定材料层12进行刻蚀工艺,其中,薄膜材料层16的刻蚀速率小于像素界定材料层12的刻蚀速率,最终形成如图27所示的薄膜图案10和凹槽结构21。

[0136] 步骤5055、对像素界定材料层进行光刻工艺,形成像素界定图案。

[0137] 如图27和图28所示,对像素界定材料层12进行光刻工艺,形成像素界定图案2。

[0138] 步骤506、在第一电极、像素界定图案和薄膜图案上形成空穴注入层。

[0139] 如图4所示,在第一电极3、像素界定图案2和薄膜图案10形成空穴注入层51。

[0140] 步骤507至步骤514:参见上述实施例四提供的OLED基板制作方法中的步骤407至步骤414,此处不再赘述。

[0141] 最终,形成如图4所示的OLED基板的结构。

[0142] 本实施例提供的OLED基板制作方法,用于实现制作上述实施例二提供的OLED基板,关于该OLED基板的具体描述可参见上述实施例二,此处不再赘述。

[0143] 本实施例所提供的OLED基板制作方法的技术方案中,像素界定图案之间限定出子像素单元,每个像素界定图案上设置有凹槽结构,有机发光层位于子像素单元中。由于相邻的有机发光层之间的像素界定图案上设置有凹槽结构,使得在形成相邻的不同发光颜色的有机发光层时,相邻的不同发光颜色的有机发光层之间不易产生交叠,从而减少了相邻子像素间的显示串扰现象,同时,在低灰阶下,在控制某个有机发光层发光时,不易产生空穴或电子的横向传输,从而减少了OLED器件在低灰阶下容易出现的色偏现象。

[0144] 可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。




图1




图2




图3




图4




图5




图6



图7




图8




图9




图10




图11




图12




图13




图14




图15A




图15B




图15C




图15D




图16




图17




图18




图19




图20




图21




图22




图23




图24




图25




图26




图27




图28




图29

专利名称(译)	OLED基板及显示装置		
公开(公告)号	CN208157413U	公开(公告)日	2018-11-27
申请号	CN201820835250.0	申请日	2018-05-31
[标]申请(专利权)人(译)	京东方科技集团股份有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司		
[标]发明人	贾聪聪 张子予		
发明人	贾聪聪 张子予		
IPC分类号	H01L27/32		
代理人(译)	汪源 陈源		
外部链接	Espacenet SIPO		

摘要(译)

本实用新型公开了一种OLED基板及显示装置。该OLED基板包括衬底基板和位于所述衬底基板上的像素界定层、第一电极、第二电极和有机发光层，所述有机发光层位于所述第一电极和所述第二电极之间，所述像素界定层包括多个像素界定图案，每个所述像素界定图案上设置有凹槽结构，所述像素界定图案之间限定出子像素单元，所述有机发光层位于所述子像素单元中。本实用新型所提供的OLED基板及显示装置的技术方案，减少了相邻子像素间的显示串扰现象，改善了OLED器件在低灰阶下的色偏现象。

