



(12)实用新型专利

(10)授权公告号 CN 207818163 U

(45)授权公告日 2018.09.04

(21)申请号 201721541949.8

(22)申请日 2017.11.17

(66)本国优先权数据

201611014202.7 2016.11.18 CN

(73)专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

(72)发明人 皇甫鲁江 郑灿 李云飞 刘利宾

(74)专利代理机构 北京市柳沈律师事务所

11105

代理人 叶齐峰

(51)Int.Cl.

G09G 3/3225(2016.01)

(ESM)同样的发明创造已同日申请发明专利


权利要求书4页 说明书20页 附图14页

(54)实用新型名称

像素电路、显示面板和显示设备

(57)摘要

一种像素电路、显示面板和显示设备,该像素电路包括:驱动晶体管,包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极;第一晶体管,包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极;第一电容,包括与所述第一节点连接的第一端以及与第三节点连接的第二端;有机发光二极管,被配置为在工作时在所述驱动晶体管的驱动下发光;以及开关误差补偿电路,与所述第一节点和/或所述第二节点连接,被配置为补偿所述第一晶体管的开关误差。该像素电路可以减小或消除阈值补偿过程中的开关误差,提高显示面板显示的均匀性。



1. 一种像素电路,其特征在于,包括:

驱动晶体管 (DT),其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点 (N1) 连接,第二极与第二节点 (N2) 连接;

第一晶体管 (T1),其第一极与所述第二节点连接,栅极与第一控制信号线连接以接收第一控制信号,第二极与所述第一节点连接;

第一电容 (C1),第一端与所述第一节点连接,第二端与第三节点连接;

开关误差补偿电路 (110),与所述第一节点和/或所述第二节点连接,被配置为补偿所述第一晶体管的开关误差;以及

有机发光二极管,被配置为在所述驱动晶体管的驱动下发光。

2. 根据权利要求1所述的像素电路,其中,所述开关误差补偿电路包括第一补偿晶体管 (TC1),所述第一补偿晶体管的第一极和/或第二极与所述第一节点连接,所述第一补偿晶体管的栅极接收第一补偿控制信号。

3. 根据权利要求2所述的像素电路,其中,所述第一补偿晶体管与所述第一晶体管由同一工艺制成。

4. 根据权利要求1所述的像素电路,其中,所述开关误差补偿电路包括补偿电容 (CC),所述补偿电容的第一端与所述第一节点连接,所述补偿电容的第二端与所述第二节点连接。

5. 根据权利要求1所述的像素电路,其中,所述开关误差补偿电路包括第二补偿晶体管 (TC2),所述第二补偿晶体管的第一极与所述第二节点连接,所述第二补偿晶体管的第二极接收补偿电压,所述第二补偿晶体管的栅极接收第二补偿控制信号。

6. 根据权利要求1-5任一项所述的像素电路,还包括:

第一参考电压写入电路 (130),接收第二控制信号,被配置为在所接收的第二控制信号的控制下,向所述第三节点写入第一参考电压。

7. 根据权利要求6所述的像素电路,其中,所述第一参考电压写入电路包括第三晶体管 (T3),所述第三晶体管的第一极接收所述第一参考电压,所述第三晶体管的第二极与所述第三节点连接,所述第三晶体管的栅极接收第二控制信号。

8. 根据权利要求7所述的像素电路,还包括:

第二参考电压写入电路 (150),接收第三控制信号,被配置为在所述第三控制信号的控制下向所述第三节点写入第二参考电压。

9. 根据权利要求8所述的像素电路,其中,所述第二参考电压写入电路包括第五晶体管 (T5),所述第五晶体管的第一极接收所述第二参考电压,所述第五晶体管的第二极与所述第三节点连接,所述第五晶体管的栅极接收第三控制信号。

10. 根据权利要求9所述的像素电路,其中,第二控制信号和第三控制信号不同。

11. 根据权利要求1-5任一项所述的像素电路,还包括第一复位电路 (160),接收第四控制信号,被配置为在所接收的第四控制信号的控制下对第一节点进行复位。

12. 根据权利要求11所述的像素电路,其中,第一复位电路包括:

第一复位晶体管 (T6),其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第四控制信号。

13. 根据权利要求12所述的像素电路,还包括:

第二复位电路(170),接收第五控制信号,被配置为在第五控制信号的控制下对有机发光二极管进行复位。

14.根据权利要求13所述的像素电路,其中,第二复位电路包括:

第二复位晶体管(T8),其第一极接收第二复位电压,第二极与有机发光二极管连接,栅极接收第五控制信号。

15.根据权利要求14所述的像素电路,其中,第一复位电压和第二复位电压相同,第四控制信号和第五控制信号相同;以及

第一复位晶体管为双栅结构。

16.根据权利要求1-5任一项所述的像素电路,还包括:

数据写入电路(120),连接到数据信号线和第一控制信号线,被配置为在所述第一控制信号的控制下向所述第三节点写入所述数据信号线提供的数据信号。

17.根据权利要求16所述的像素电路,其中,所述数据写入电路包括第二晶体管(T2),所述第二晶体管的第一极与数据信号线连接以接收所述数据信号,所述第二晶体管的第二极与所述第三节点连接,所述第二晶体管的栅极接收第一控制信号。

18.根据权利要求1-5任一项所述的像素电路,还包括:

发光控制电路(140),连接到发光控制信号线和第二节点,被配置为接收发光控制信号并根据所述发光控制信号控制所述有机发光二极管发光。

19.根据权利要求18所述的像素电路,其中,所述发光控制电路包括发光控制晶体管(T4),所述发光控制晶体管的第一极与所述第二节点连接,所述发光控制晶体管的第二极与所述有机发光二极管的第一极连接,所述发光控制晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号;

所述有机发光二极管的第二极与第二电源线连接以接收第二电源电压。

20.根据权利要求1-5任一项所述的像素电路,还包括:

第二电容(C2),其中,所述第二电容的第一端与所述第一电源线连接,所述第二电容的第二端与所述第一节点连接。

21.根据权利要求19所述的像素电路,其中,第一晶体管和发光控制晶体管中的至少一个是双栅结构。

22.一种像素电路,其特征在于,包括:

驱动晶体管(DT),其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点(N1)连接,第二极与第二节点(N2)连接;

第一晶体管(T1),其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;

第一电容(C1),第一端与所述第一节点连接,第二端与第三节点连接;

第二电容(C2),其第一端接第一电源电压,第二极连接第一节点;

第二晶体管(T2),其第一极连接数据信号线,第二极连接第三节点,栅极接收第一控制信号;

第三晶体管(T3),其第一极接收第一参考电压,第二极与所述第三节点连接,栅极接收第二控制信号;

第四晶体管(T4),其第一极与所述第二节点连接,栅极接收第二控制信号;

第五晶体管(T5),其第一极接收第二参考电压,第二极连接第三节点,栅极接收第三控制信号;

有机发光二极管,其阳极连接第四晶体管的第二极,阴极连接第二电源电压,被配置为在所述驱动晶体管的驱动下发光;

第一复位晶体管(T6),其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第三控制信号;

第二复位晶体管(T8),其第一极接收第二复位电压,第二极与有机发光二极管的阳极连接,栅极接收第三控制信号;以及

补偿晶体管(TC1),其第一极和/或第二极与所述第一节点连接,栅极接收第二控制信号;

其中,第一参考电压、第二参考电压、第一复位电压和第二复位电压相同。

23.一种像素电路,其特征在于,包括:

驱动晶体管(DT),其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点(N1)连接,第二极与第二节点(N2)连接;

第一晶体管(T1),其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;

第一电容(C1),第一端与所述第一节点连接,第二端与第三节点连接;

第二电容(C2),其第一端接第一电源电压,第二极连接第一节点;

第二晶体管(T2),其第一极连接数据信号线,第二极连接第三节点,栅极接收第一控制信号;

第三晶体管(T3),其第一极接收第一参考电压,第二极与所述第三节点连接,栅极接收第二控制信号;

第四晶体管(T4),其第一极与所述第二节点连接,栅极接收第二控制信号;

第五晶体管(T5),其第一极接收第二参考电压,第二极连接第三节点,栅极接收第三控制信号;

有机发光二极管,其阳极连接第四晶体管的第二极,阴极连接第二电源电压,被配置为在所述驱动晶体管的驱动下发光;

第一复位晶体管(T6),其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第三控制信号;

第二复位晶体管(T8),其第一极接收第二复位电压,第二极与有机发光二极管的阳极连接,栅极接收第三控制信号;以及

补偿电容(CC),其第一端连接所述第一节点,第二端连接所述第二节点;

其中,第一参考电压、第二参考电压、第一复位电压和第二复位电压相同。

24.一种像素电路,其特征在于,包括:

驱动晶体管(DT),其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点(N1)连接,第二极与第二节点(N2)连接;

第一晶体管(T1),其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;

第一电容(C1),第一端与所述第一节点连接,第二端与第三节点连接;

第二电容 (C2), 其第一端接第一电源电压, 第二极连接第一节点;

第二晶体管 (T2), 其第一极连接数据信号线, 第二极连接第三节点, 栅极接收第一控制信号;

第三晶体管 (T3), 其第一极接收第一参考电压, 第二极与所述第三节点连接, 栅极接收第二控制信号;

第四晶体管 (T4), 其第一极与所述第二节点连接, 栅极接收第二控制信号;

第五晶体管 (T5), 其第一极接收第二参考电压, 第二极连接第三节点, 栅极接收第三控制信号;

有机发光二极管, 其阳极连接第四晶体管的第二极, 阴极连接第二电源电压, 被配置为在所述驱动晶体管的驱动下发光;

第一复位晶体管 (T6), 其第一极接收所述第一复位电压, 第二极与所述第一节点连接, 栅极接收第三控制信号;

第二复位晶体管 (T8), 其第一极接收第二复位电压, 第二极与有机发光二极管的阳极连接, 栅极接收第三控制信号; 以及

补偿晶体管 (TC2), 其第一极与所述第二节点连接, 第二极接收补偿电压, 栅极接收补偿控制信号,

其中, 第一参考电压、第二参考电压、第一复位电压、第二复位电压和补偿电压相同。

25. 一种显示面板, 其特征在于, 包括如权利要求1-24任一项所述的像素电路。

26. 一种显示设备, 其特征在于, 包括如权利要求25所述的显示面板。

像素电路、显示面板和显示设备

[0001] 相关申请的引用

[0002] 本申请要求于2016年11月18日提交的中国专利申请第201611014202.7号的优先权。

技术领域

[0003] 本公开的实施例涉及一种像素电路、显示面板和显示设备。

背景技术

[0004] 在显示领域,有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点,具有广阔的发展前景。

[0005] 由于上述特点,有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

实用新型内容

[0006] 根据本公开的一方面,提供了一种像素电路,包括:驱动晶体管,包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极;第一晶体管,包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极;第一电容,包括与所述第一节点连接的第一端以及与第三节点连接的第二端;有机发光二极管,被配置为在工作时在所述驱动晶体管的驱动下发光;以及开关误差补偿电路,与所述第一节点和/或所述第二节点连接,被配置为补偿所述第一晶体管的开关误差。

[0007] 根据本公开的另一方面,提供了一种显示面板,包括本公开任一实施例提供的像素电路。

[0008] 根据本公开的又一方面,还提供了一种显示设备,包括本公开任一实施例提供的显示面板。

[0009] 根据本公开实施例提供的像素电路、显示面板和显示设备,可以减小或消除阈值补偿过程中的开关误差,提高显示面板显示的均匀性。

附图说明

[0010] 为了更清楚地说明本公开实施例的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,并非对本公开的限制。

[0011] 图1是本公开实施例提供的一种像素电路的示意图之一;

[0012] 图2是本公开实施例提供的一种像素电路的示意图之二;

[0013] 图3是本公开实施例提供的一种像素电路的示意图之三;

- [0014] 图4是本公开实施例提供的一种像素电路的示意图之四；
- [0015] 图5是本公开实施例提供的一种像素电路的示意图之五；
- [0016] 图6是本公开实施例提供的一种像素电路的示意图之六；
- [0017] 图7是本公开实施例提供的一种像素电路的示意图之七；
- [0018] 图8是本公开实施例提供的一种像素电路的示意图之八；
- [0019] 图9是本公开实施例提供的一种像素电路的示意图之九；
- [0020] 图10是本公开实施例提供的一种像素电路的示意图之十；
- [0021] 图11是本公开实施例提供的一种像素电路的示意图之十一；
- [0022] 图12A-12C是本公开实施例提供的像素电路的各种变型的示意图；
- [0023] 图13是本公开实施例提供的一种显示面板的示意图；
- [0024] 图14是本公开实施例提供的一种显示设备的示意图；
- [0025] 图15是本公开实施例提供的一种像素电路的驱动时序图之一；
- [0026] 图16是本公开实施例提供的一种像素电路的驱动时序图之二；
- [0027] 图17是本公开实施例提供的一种像素电路的驱动时序图之三；
- [0028] 图18是本公开实施例提供的一种像素电路的驱动时序图之四；
- [0029] 图19是阈值电压充电结束短接开关晶体管关断前的状态示意图；以及
- [0030] 图20是阈值电压取样充电结束短接开关晶体管关断时的状态示意图。

具体实施方式

[0031] 下面将结合附图,对本公开实施例中的技术方案进行清楚、完整地描述,参考在附图中示出并在以下描述中详述的非限制性示例实施例,更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是,图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述,从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施,以及进一步使本领域技术人员能够实施示例实施例。因而,这些示例不应被理解为对本公开的实施例的范围的限制。

[0032] 除非另外特别定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。此外,在本公开各个实施例中,相同或类似的参考标号表示相同或类似的构件。

[0033] 在本公开中,除非特别限定,连接包括直接连接和间接连接。

[0034] 另外,在本公开中,节点表示电学上的连接位置,并非限定在物理上对应于某个特定的点。

[0035] 在有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板中,各个像素单元中的驱动晶体管的阈值电压由于制备工艺可能彼此之间存在差异,而且由于例如温度变化的影响,驱动晶体管的阈值电压也会产生漂移的现象。因此,各个驱动晶体管的阈值电压的不同也可能导致显示面板显示不均匀。因此,需要对驱动晶体管的阈值电压进行补偿。

[0036] 传统的阈值电压补偿电路通常包括短接开关晶体管,短接开关晶体管的源极与驱动晶体管的漏极连接,短接开关晶体管的漏极与驱动晶体管的栅极连接,这种设置方式配合

相应的驱动时序,在补偿过程中,短接驱动晶体管可将驱动晶体管短接为二极管连接,以实现驱动晶体管阈值电压的补偿。然而,这种阈值电压补偿方式的效果并不理想,一个重要原因是阈值电压补偿电路工作过程中,短接开关晶体管关断时会造成电容保持电位误差,这一误差被称为开关误差(switching induced error)。

[0037] 开关误差产生的原因为短接开关晶体管的栅极和漏极之间存在等效电容(包括电极重叠寄生电容和沟道电容),在存储电容充电完成时,与驱动晶体管栅极相连端电位是驱动晶体管的阈值电压,在短接开关晶体管关断的过程中,因偏压和容量变化短接开关晶体管的等效电容中存储的电荷被注入存储电容,造成存储电容上保持的阈值电压信号产生误差。

[0038] 因此,由开关误差引起的阈值电压不均匀依然是制约有机发光二极管显示面板生产良率的主要原因之一,需要对开关误差进行补偿。

[0039] 例如,结合图19和图20对开关误差产生的原因进行说明。图19是阈值电压充电结束短接开关晶体管关断前的状态示意图;图20是阈值电压取样充电结束短接开关晶体管关断时的状态示意图。短接开关晶体管T'的栅极和漏极之间存在等效电容CTgd0,包括电极重叠寄生电容C_{ol}和沟道电容C_{chn}。在存储电容充电完成时,与驱动晶体管DT'栅极相连端电位是V₁,V₁与V_{dd}的电位差是驱动晶体管的阈值电压V_{th}。短接开关晶体管T'关断过程中,因偏压和容量变化短接开关晶体管的电容CTgd0中存储的电荷被注入存储电容C₁',造成存储电容上保持的V_{th}信号误差。在不考虑其他晶体管相关电容的情况下,解相关电荷守恒方程,得短接开关晶体管关断后驱动晶体管的栅极电位为:

[0040]

$$\begin{aligned}
 V_{DTgs} &= V_{th} + \delta V \\
 &= V_{th} - \frac{C_{gs} + C_{gd} - C_{gs0} + C_{Tgd} - C_{Tgd0}}{C_1 + C_{gs} + C_{gd} + C_{Tgd}} V_{th} \\
 &\quad + \frac{C_1(V_{ref} - V_{dt}) + C_{gd}(V_{ss} + V_{op}) + C_{Tgd}V_{gH} - C_{Tgd0}V_{gL}}{C_1 + C_{gs} + C_{gd} + C_{Tgd}} \\
 &\approx V_{th} - \frac{C_{gs} - C_{gs0} + C_{gd} - C_{chn}}{C_1 + C_{gs} + C_{gd} + C_{ol}} V_{th} \\
 &\quad + \frac{C_1(V_{ref} - V_{dt}) + C_{gd}(V_{ss} + V_{op}) + C_{ol}V_{gH} - (C_{ol} + C_{chn})V_{gL}}{C_1 + C_{gs} + C_{gd} + C_{ol}}
 \end{aligned}$$

[0041] 上式中第2、3两项均为短接开关晶体管关断过程中产生的误差,第2项为驱动晶体管V_{th}相关误差,第3项为信号V_{ref}-V_{dt}相关误差,其中V_{ref}为参考电压,V_{dt}为数据信号的电压,V_{op}表示发光二极管发光时的结电压(如果考虑该结电压,则当驱动发光二极管发光时,驱动晶体管DT的漏极电位可以由V_{op}和V_{ss}确定),V_{gH}为高电平电压,V_{gL}为低电平电压。基于相同工作过程,驱动晶体管DT的电流如下:

[0042]

$$I_{DT} = K(V_{DTgs} - V_{th})^2$$

$$\approx K \left(-\frac{C_{gs} - C_{gs0} + C_{gd} - C_{chn}}{C_1 + C_{gs} + C_{gd} + C_{ol}} V_{th} + \frac{C_1(V_{ref} - V_{dt}) + C_{gd}(V_{ss} + V_{op}) + C_{ol}V_{gH} - (C_{ol} + C_{chn})V_{gL}}{C_1 + C_{gs} + C_{gd} + C_{ol}} \right)^2$$

[0043] 其中, $K = 0.5\mu_n C_{ox} \frac{W}{L}$, μ_n 为驱动晶体管的沟道迁移率, C_{ox} 为驱动晶体管单位面积的沟道电容, W 和 L 分别为驱动晶体管的沟道宽度和沟道长度, V_{DTgs} 为驱动晶体管的栅源电压 (驱动晶体管的栅极电压与源极电压之差)。

[0044] 因驱动晶体管阈值电压 V_{th} 相关项的存在, 阈值电压不均匀仍然会影响显示均匀性。上式 V_{th} 相关项中, C_{gs} 和 C_{gs0} 分别是驱动晶体管开启状态和阈值状态下栅极和源极间的电容, 通常差异不大, 对 V_{th} 相关误差影响不突出。 C_{gd} 和 C_{gd0} 分别是驱动晶体管开启和阈值状态下栅极和漏极之间电容, 特性与栅极和源极间电容类似; 由于阈值状态下 C_{gd0} 被短接开关晶体管短路, 没有存储电荷, 因此在上述公式中未反映。但是, 由于阈值状态下 C_{gd0} 被短接开关晶体管短路没有存储电荷, 短接开关晶体管关断后, C_{gd} 可能吸收较多的电荷, 从而可以对 V_{th} 相关误差产生一定影响。

[0045] 尽管以上针对图19和图20所示的等效电路计算得到有关相关误差的示例性公式, 然而, 这种相关误差不仅仅特定于图19和图20所示的电路, 而是可以存在于其他结构的像素电路中。对此, 本公开的原理同样适用。

[0046] 可以看出, 误差的 V_{th} 相关项系数主要由短接开关晶体管沟道电容 C_{chn} 和驱动晶体管栅极和漏极间电容 C_{gd} 决定, 物理过程是关断过程中, 短接开关晶体管导电沟道消失, 相应的等效电容也接近于0, 原先存在其中的电荷注入存储电容 C_1 , 也有部分被驱动晶体管栅极和漏极间电容 C_{gd} 等电容吸收。

[0047] 相应地, 本公开实施例提供的像素电路、显示面板和显示设备可以减小或消除阈值补偿过程中的开关误差, 提高显示面板显示的均匀性。

[0048] 本公开的实施例提供一种像素电路, 包括: 驱动晶体管, 其第一极与第一电源线连接以接收第一电源电压, 栅极与第一节点连接, 第二极与第二节点连接; 第一晶体管, 其第一极与第二节点连接, 栅极与第一控制信号线连接以接收第一控制信号, 第二极与所述第一节点连接; 第一电容, 第一端与所述第一节点连接, 第二端与第三节点连接; 有机发光二极管, 被配置为在工作时在驱动晶体管的驱动下发光; 以及开关误差补偿电路, 与第一节点和/或第二节点连接, 被配置为补偿第一晶体管的开关误差。

[0049] 第一实施例

[0050] 根据本公开的一实施例, 提供了一种像素电路100, 如图1所示, 像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压 V_{dd} 的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号 S_n 的栅极以及与第一节点N1连接的第二

极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110与第一节点N1连接,被配置为补偿第一晶体管T1的开关误差。

[0051] 需要说明的是,本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中,为了区分晶体管除栅极之外的两极,直接描述了其中一极为第一极,另一极为第二极,所以本公开实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。此外,按照晶体管的特性区分可以将晶体管分为N型和P型晶体管,本公开的实施例均以P型晶体管为例进行说明。基于本公开对P型晶体管实现方式的描述和教导,本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用N型晶体管的实现方式,因此,这些实现方式也是在本公开的保护范围内的。

[0052] 可选地,如图1所示,本公开实施例提供的像素电路100还包括数据写入电路120,数据写入电路120被配置为接收第一控制信号Sn和数据信号Vdt并根据第一控制信号Sn向第三节点N3写入数据信号Vdt。

[0053] 可选地,如图1所示,本公开实施例提供的像素电路100还包括第一参考电压写入电路130,第一参考电压写入电路130被配置为接收第二控制信号和第一参考电压Vref1并根据第二控制信号向第三节点N3写入第一参考电压Vref1。可选地,图1所示,第二控制信号可以是发光控制信号EM。

[0054] 可选地,如图1所示,本公开实施例提供的像素电路100还包括发光控制电路140,发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。

[0055] 需要说明的是,本公开的实施例包括但不限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形,也可以是其他的情形,例如,不包括数据写入电路120和第一参考电压写入电路130,而使数据信号线直接连接第三节点N3,同时通过设置数据信号Vdt的时序和电压值实现数据信号和第一参考电压的写入。

[0056] 可选地,如图1和图2所示,在本公开实施例提供的像素电路100中,开关误差补偿电路110包括第一补偿晶体管TC1,第一补偿晶体管TC1的第一极、第二极与第一节点N1连接,第一补偿晶体管TC1的栅极接收第一补偿控制信号。可选地,第一补偿控制信号可以是提供的发光控制信号EM。

[0057] 需要说明的是,本公开的实施例包括但不限于第一补偿晶体管TC1的第一极、第二极与第一节点N1连接的情形,也可以是第一补偿晶体管TC1的第一极与第一节点N1连接,第二极悬空,或者第一补偿晶体管TC1的第二极与第一节点N1连接,第一极悬空。

[0058] 实际上,可以将第一补偿晶体管TC1等效为随偏压变化的MIS(金属-绝缘层-半导体)沟道电容,该电容的一端是金属栅极,另一端是短接在一起的源极和漏极。如上所述,可以是该电容的一端作为栅极,另一端单独接源极(或漏极)。换句话说,第一补偿晶体管TC1的沟道两端是否短接不影响本公开的原理,均可以起相应的作用。

[0059] 可选地,在本公开实施例提供的像素电路100中,第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成。

[0060] 例如,由于第一补偿晶体管TC1也具有等效的电容,在第一晶体管T1关断的同时,第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管TC1的等效电容吸收,从而达到保持第一电容C1中阈值电压准确和稳定的目的。由于第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成,使得第一补偿晶体管TC1与第一晶体管T1的特性相同或相似,第一补偿晶体管TC1的等效电容与第一晶体管T1的等效电容相同或接近,第一补偿晶体管TC1的等效电容能够准确地吸收第一晶体管T1的等效电容释放的电荷,从而获得较佳的补偿效果。

[0061] 例如,第一补偿晶体管TC1的等效电容包括Ctcgs和Ctcgd,Ctcgs为第一补偿晶体管TC1栅极和源极之间的等效电容,Ctcgd为第一补偿晶体管TC1栅极和漏极之间的等效电容(无论第一补偿晶体管TC1的第一极、第二极是否同时与第一节点N1连接,由于没有其他旁路,第一补偿晶体管的Ctcgd和Ctcgs都会共同参与电荷的吸收或排出),而第一晶体管T1的等效电容仅仅包括第一晶体管T1的栅极和漏极之间的等效电容C1gd。第一晶体管T1导通时栅极和源极之间的等效电容C1gs与栅极和漏极之间的等效电容C1gd中总电荷量一定,但第一晶体管T1关断时会根据电路偏置条件在C1gd和C1gs间分配电荷,造成C1gd和C1gs等效电容变动。例如,第一晶体管T1的C1gd会大于C1gs。

[0062] 例如,对于如图2所示的像素电路,只需要提供第一控制信号Sn和发光控制信号EM,便于电路的布线,可提升显示面板的分辨率。

[0063] 可选地,如图1和图2所示,在本公开实施例提供的像素电路100中,数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。

[0064] 可选地,如图1和图2所示,在本公开实施例提供的像素电路100中,第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二控制信号。可选地,第二控制信号可以是发光控制信号EM。

[0065] 可选地,如图1和图2所示,在本公开实施例提供的像素电路100中,发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM。此外,如图1和图2所示,有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。

[0066] 例如,第一电源电压Vdd为高电平电压(例如8V),第二电源电压Vss为低电平电压(例如,0V)。

[0067] 例如,有机发光二极管OLED的第一极为阳极,第二极为阴极。

[0068] 需要说明的是,图2所示的像素电路仅仅为图1所示像素电路的一种实施方式,本公开的实施例包括但不限于图2所示的实施方式。

[0069] 例如,在图2所示的像素电路的基础上,如图3所示,本公开实施例提供的像素电路100还包括第二参考电压写入电路150,第二参考电压写入电路150被配置为接收第三控制信号和第二参考电压Vref2并根据第三控制信号向第三节点N3写入第二参考电压Vref2。可选地,第三控制信号可以是上一行扫描信号Sn-1。

[0070] 可选地,如图3所示,在本公开实施例提供的像素电路100中,第二参考电压写入电路150包括第五晶体管T5,第五晶体管T5的第一极与第二参考电压线连接以接收第二参考电压Vref2,第五晶体管T5的第二极与第三节点N3连接,第五晶体管T5的栅极接收第三控制信号。可选地,第三控制信号可以是来自于上一行扫描线提供的扫描信号Sn-1。

[0071] 例如,第三控制信号Sn-1可以比第一控制信号Sn提前一行扫描时间,也就是说,本行像素电路的第三控制信号Sn-1可以由上一行像素电路的第一控制信号Sn来实现,这样可以简化电路的设计,方便电路的布线。

[0072] 可选地,第一参考电压Vref1和第二参考电压Vref2是稳定的基准电压,它们可以是相同的电压或者是不同的电压。

[0073] 实际上,在第一参考电压写入电路130的基础上增加第二参考电压写入电路150可以改善显示品质,防止上一帧残存信号影响本帧的补偿。

[0074] 可选地,如图3所示,本公开实施例提供的像素电路100还包括第一复位电路160,被配置为接收第三控制信号,并根据第三控制信号向第一节点N1写入第一复位电压,从而对第一节点进行复位,可选地,第三控制信号可以是上一行扫描线提供的扫描信号Sn-1,第一复位电压可以是Vini。

[0075] 例如,如图3所示,在本公开实施例提供的像素电路100中,第一复位电路160包括第六晶体管T6,第六晶体管T6的第一极与第一节点N1连接,第六晶体管T6的第二极接收第一复位电压,第六晶体管T6的栅极接收第三控制信号。可选地,第三控制信号可以是上一行扫描线提供的扫描信号Sn-1,第一复位电压可以是Vini。

[0076] 可选地,Vini可以为低电平电压(例如,0V)。

[0077] 实际上,由于驱动晶体管DT的阈值电压Vth的采样过程与驱动晶体管的栅电位的初始值有关,因此,不同的上一帧信号可能会造出补偿效果的差异。可选地,通过设置第一复位电路,从而对驱动晶体管DT的栅极初始电位进行统一设置,避免出现补偿效果的差异。

[0078] 此外,在利用第六晶体管对驱动晶体管的栅极进行复位期间,为避免电容C1的另一端浮空,通过配置第一或者第二参考电压写入电路对第三节点N3进行复位,可以避免这种情形的出现,从而避免影响复位效果。

[0079] 例如,第一参考电压Vref1、第二参考电压Vref2和第一复位电压Vini可以是相同的电压,这种设置方式可以简化电路布线,提高显示面板的分辨率。

[0080] 可选地,在图3的基础上,如图4所示,本公开实施例提供的像素电路100还包括第二电容C2,第二电容C2的第一端与第一电源线连接以接收第一电源电压Vdd,第二电容C2的第二端与第一节点N1连接。

[0081] 例如,设置第二电容C2可以提高像素电路100的稳定性。实际上,一方面,第二电容C2可以与第一电容C1组成分压电路,使得第一节点的电位在Vdt和Vdd之间的可调节范围更大;另一方面,增加第二电容C2可以提高驱动晶体管DT的栅极稳定性。

[0082] 第二实施例

[0083] 根据本公开的另一实施例,提供了一种像素电路100,如图5所示,像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第

一极、与第一控制信号线连接以接收第一控制信号 S_n 的栅极以及与第一节点 N_1 连接的第二极。第一电容 C_1 包括与第一节点 N_1 连接的第一端以及与第三节点 N_3 连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110,与第一节点 N_1 和第二节点 N_2 连接,被配置为补偿第一晶体管 T_1 的开关误差。

[0084] 可选地,如图5所示,本公开实施例提供的像素电路100还包括数据写入电路120,数据写入电路120被配置为接收第一控制信号 S_n 和数据信号 V_{dt} 并根据第一控制信号 S_n 向第三节点 N_3 写入数据信号 V_{dt} 。

[0085] 可选地,如图5所示,本公开实施例提供的像素电路100还包括第一参考电压写入电路130,第一参考电压写入电路130被配置为接收第二控制信号,并根据第二控制信号向第三节点 N_3 写入第一参考电压 V_{ref1} 。可选地,第二控制信号可以是发光控制信号EM。

[0086] 可选地,如图5所示,本公开实施例提供的像素电路100还包括发光控制电路140,发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。

[0087] 需要说明的是,本公开的实施例包括但不限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形,也可以是其他的情形。

[0088] 可选地,如图5和图6所示,在本公开实施例提供的像素电路100中,开关误差补偿电路110包括补偿电容CC,补偿电容CC的第一端与第一节点 N_1 连接,补偿电容CC的第二端与第二节点 N_2 连接。

[0089] 例如,由于加入了补偿电容CC,在第一晶体管 T_1 关断的同时,第一晶体管 T_1 栅极和漏极间的等效电容释放的电荷可以全部或部分被补偿电容CC吸收,从而达到保持第一电容 C_1 中阈值电压准确和稳定的目的。补偿电容CC的电容值例如可以通过试验的方法获得。

[0090] 可选地,如图5和图6所示,在本公开实施例提供的像素电路100中,数据写入电路120包括第二晶体管 T_2 ,第二晶体管 T_2 的第一极与数据信号线连接以接收数据信号 V_{dt} ,第二晶体管 T_2 的第二极与第三节点 N_3 连接,第二晶体管 T_2 的栅极与第一控制信号线连接以接收第一控制信号 S_n 。

[0091] 可选地,如图5和图6所示,在本公开实施例提供的像素电路100中,第一参考电压写入电路130包括第三晶体管 T_3 ,第三晶体管 T_3 的第一极与第一参考电压线连接以接收第一参考电压 V_{ref1} ,第三晶体管 T_3 的第二极与第三节点 N_3 连接,第三晶体管 T_3 的栅极接收第二控制信号。可选地,第二控制信号可以是发光控制信号EM。

[0092] 可选地,如图5和图6所示,在本公开实施例提供的像素电路100中,发光控制电路140包括第四晶体管 T_4 ,第四晶体管 T_4 的第一极与第二节点 N_2 连接,第四晶体管 T_4 的第二极与第四节点 N_4 连接,第四晶体管 T_4 的栅极与发光控制信号线连接以接收发光控制信号EM。有机发光二极管OLED包括与第四节点 N_4 连接的第一极以及与第二电源线连接以接收第二电源电压 V_{ss} 的第二极。

[0093] 需要说明的是,图6所示的像素电路仅仅为图5所示像素电路的一种实施方式,本公开的实施例包括但不限于图6所示的实施方式。

[0094] 例如,对于如图6所示的像素电路,只需要提供第一控制信号 S_n 和发光控制信号EM,便于电路的布线,可提升显示面板的分辨率。

[0095] 例如,在本实施例中,像素电路还可以包括第二参考电压写入电路、第一复位电路

和第二电容等(图中未示出),其实施方式与第一实施例类似。在这种情况下,第一复位电压可以是 V_{ini} ;此外,第一参考电压 V_{ref1} 、第二参考电压 V_{ref2} 和 V_{ini} 可以相同或者不同;第二控制信号可以是EM,第三控制信号可以是 S_{n-1} ,在此不再赘述。

[0096] 第三实施例

[0097] 根据本公开的又一实施例,提供了一种像素电路100,如图7所示,像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压 V_{dd} 的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号 S_n 的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110与第二节点N2连接,被配置为补偿第一晶体管T1的开关误差。

[0098] 可选地,如图7所示,本公开实施例提供的像素电路100还包括数据写入电路120,数据写入电路120被配置为接收第一控制信号 S_n 和数据信号 V_{dt} 并根据第一控制信号 S_n 向第三节点N3写入数据信号 V_{dt} 。

[0099] 可选地,如图7所示,本公开实施例提供的像素电路100还包括第一参考电压写入电路130,第一参考电压写入电路130被配置为接收第二控制信号和第一参考电压 V_{ref1} 并根据发光控制信号EM向第三节点N3写入第一参考电压 V_{ref1} 。可选地,第二控制信号可以是发光控制信号EM。

[0100] 可选地,如图7所示,本公开实施例提供的像素电路100还包括发光控制电路140,发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。

[0101] 需要说明的是,本公开的实施例包括但不限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形,也可以是其他的情形。

[0102] 例如,如图7和图8所示,在本公开实施例提供的像素电路100中,开关误差补偿电路110包括第二补偿晶体管TC2,第二补偿晶体管TC2的第一极与第二节点N2连接,第二补偿晶体管TC2的第二极接收补偿电压,第二补偿晶体管TC2的栅极接收第二补偿控制信号。可选地,补偿电压可以采用 V_{ini} ,第二补偿控制信号可以是 NS_n 。

[0103] 例如,在第一晶体管T1关断的同时,由时序控制第二补偿晶体管TC2导通,第一晶体管T1的源极电位被拉低为补偿电压,例如 V_{ini} (例如,0V),使第一晶体管T1沟道偏压状态瞬间翻转(源极和漏极互换)。这样,大部分的沟道电荷在沟道消失过程中,会被赶到第一晶体管T1正常工作状态的源极,避免影响第一电容C1中保持的阈值电压。

[0104] 可选地,如图7和图8所示,在本公开实施例提供的像素电路100中,数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号 V_{dt} ,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号 S_n 。

[0105] 例如,如图7和图8所示,在本公开实施例提供的像素电路100中,第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压 V_{ref1} ,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二

控制信号。可选地,第二控制信号可以是发光控制信号EM。

[0106] 可选地,如图7和图8所示,在本公开实施例提供的像素电路100中,发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM。有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。

[0107] 需要说明的是,图8所示的像素电路仅仅为图7所示像素电路的一种实施方式,本公开的实施例包括但不限于图8所示的实施方式。

[0108] 可选地,在本实施例中,像素电路还可以包括第二参考电压写入电路、第一复位电路和第二电容等(图中未示出),其实施方式与第一实施例类似。在这种情况下,第一复位电压可以是Vini;此外,第一参考电压Vref1、第二参考电压Vref2和Vini可以相同或者不同;第二控制信号可以是EM,第三控制信号可以是Sn-1,在此不再赘述。

[0109] 第四实施例

[0110] 根据本公开的又一实施例,提供了一种像素电路100,如图9所示,像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED,以及开关误差补偿电路110。

[0111] 与图3所示的像素电路相比,图9所示的像素电路中增加了第二复位电路170。例如,第二复位电路170接收第三控制信号,被配置为在接收的第三控制信号的控制下利用第二复位电压对有机发光二极管的阳极进行复位。可选地,第三控制信号可以是来自于上一行扫描线提供的扫描信号Sn-1,第二复位电压可以与第一复位电压相同。

[0112] 实际上,OLED可以被等效为能够累积电荷的一电容,该等效电容可能会累积在对应于上一帧驱动信号的时段中产生的电荷,从而导致OLED在被像素电路驱动发光之前,存在微弱发光的现象,可以理解为OLED漏电,从而造成显示面板的对比度降低,影响显示质量。

[0113] 根据本实施例,在第三控制信号(例如Sn-1)的控制下,第二复位电路170会向第四节点写入第二复位电压(例如Vini),消除OLED阳极处可能累积的电荷,从而避免OLED在非发光时段存在的微弱发光现象,也就是避免了提前发光,保持了显示面板的对比度,提升了显示质量。

[0114] 可选地,如图9所示,第二复位电路170包括第二复位晶体管T8,其第一极接收第二复位电压,第二极与OLED的阳极连接,栅极接收第三控制信号。可选地,第三控制信号可以是来自于上一行扫描线提供的扫描信号Sn-1,第二复位电压可以与第一复位电压相同。

[0115] 另外,图3示出了第一参考电压写入电路130中的第三晶体管T3的第一极接收第一参考电压Vref1而第二参考电压写入电路150中的第五晶体管T5的第一极接收第二参考电压Vref2,在本实施例中,如图9所示,第三晶体管T3的第一极与第五晶体管T5的第一极可以均接收电压Vini。

[0116] 可选地,如图11所示,第三晶体管T3和第五晶体管T5的第一极可以均连接电压Vini、参考电压Vref或者第一电源电压Vdd;只要通过晶体管T3和T5的开启,向节点N3写入一电压,从而稳定节点N3的电压即可,其具体值不作限制。

[0117] 在图9所示的像素电路中,将图4所示的第一参考电压Vref1、第二参考电压Vref2

和电压Vini进行了整合。这样,可以利用一条电压线来取代第一和第二参考电压线,从而节省了第一和第二参考电压线所占用的布线空间,为提高像素分辨率提供了空间。

[0118] 图9中所示的其他部分可以参见关于图4的对应部分的描述,具体细节不在此赘述。

[0119] 第五实施例

[0120] 根据本公开的又一实施例,提供了一种像素电路100,如图10所示,像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED,以及开关误差补偿电路110。

[0121] 与图9所示的像素电路相比,图10所示的像素电路中去除了第二参考电压写入电路150以及为第二参考电压写入电路提供第二参考电压Vref2的第二参考电压线。此外,为第一参考电压写入电路130提供了单独的控制信号。由于去除了第二参考电压写入电路150,因此,可以节省其中包括的第五晶体管T5所占用的空间。可选地,为第一参考电压写入电路130提供的控制信号可以是R&E,其时序与第一控制信号Sn的时序相反。

[0122] 图10中所示的其他部分可以参见关于图9的对应部分的描述,具体细节不在此赘述。

[0123] 第六实施例

[0124] 根据本公开的又一实施例,提供了一种像素电路100,如图11所示,像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED,以及开关误差补偿电路110。

[0125] 与图9所示的像素电路相比,在图11所示的像素电路中,第一复位电路160所包括的晶体管T6的第一极连接到第一节点N1,第二极连接到第三节点N3。如图11所示,由于第五晶体管T5和第六晶体管T6的栅极接收相同的控制信号,在第五晶体管T5导通时,向第三节点写入的电压将通过导通的第六晶体管T6被提供给第一节点N1。可选地,第五和第六晶体管T5,T6的栅极可以接收第二控制信号(例如Sn-1),向第三节点写入的电压可以是Vini。

[0126] 此外,与图9所示的像素电路相比,在图11所示的像素电路中,去除了第二复位电路170。也就是说,没有添加第二复位晶体管T8。为了降低OLED的漏电导致OLED在非发光时段产生微弱发光,在图11所示的像素电路中,发光控制晶体管T4采用了双栅结构,可以将其等效为栅极电位相等的两个串联的TFT,使得沟道电阻加倍,承受的电压减半,从而使得漏电流降低一个数量级。由此,可以降低OLED在非发光时段由于漏电流的影响导致的微弱发光,避免对显示对比度的不利影响,提高显示质量。

[0127] 此外,如图11所示,晶体管T3和T5的第一极可以接收第一电压Vini、参考电压Vref或者第一电源电压Vdd。实际上,通过晶体管T3和T5的开启,向节点N3写入一电压,从而稳定节点N3的电压,其具体值不作限制。晶体管T3的栅极可以接收第二控制信号,例如,EM,而晶体管T5的栅极可以接收第三控制信号,例如Sn-1。

[0128] 图11中所示的其他部分可以参见关于图9的对应部分的描述,具体细节不在此赘述。

[0129] 另外,在图9-11所示的像素电路中,还可以增设第一电压线和第一电源线之间的分布电容,从而防止局部和/或瞬态相对波动,例如瞬态IR电压降(IR drop)对像素电路的影响。这可以通过布线工艺(例如两条线重叠)形成的寄生电容来实现分布电容的增设,从

而使得Vini和第一电源电压相互稳定。

[0130] 需要说明的是,上述实施例中的开关误差补偿电路110的实现方式不同,但均能实现对第一晶体管T1开关误差的补偿。因此,在不冲突的情况下,这些实施例中开关误差补偿电路110的实施方式可以结合使用。

[0131] 另外,尽管未图示出,然而,在图1-11中图示的像素电路中的一个或者多个晶体管,例如第一晶体管T1、第六晶体管T6也可以采用双栅结构,从而有效降低驱动晶体管的栅极可能存在的漏电流的影响。

[0132] 此外,图9-11所示的像素电路主要针对开关误差补偿电路110采用第一补偿晶体管TC1的情形,实际上,开关误差补偿电路110采用第二补偿晶体管TC2或者补偿电容CC的情形,也可以采用关于图9-11中所示的有关第二复位晶体管T8、第三晶体管T3和第五晶体管T5的布置,其具体细节不再赘述。

[0133] 另外,在图1-11所示的像素电路中,均可以在第一节点N1和第一电源线Vdd之间设置第二电容C2,从而可以提高像素电路100的稳定性。

[0134] 尽管以上结合第一至第六实施例对本公开提出的像素电路进行了描述,然而,应理解,可以对各个像素电路中的各个元件进行组合或者修改。例如,可以将第一参考电压Vref1,第二参考电压Vref2、电压Vini整合为一个电压,可以在各个像素电路包括或者不包括第八晶体管T8和/或第六晶体管T6;还可以结合第三晶体管T3的栅极接收的控制信号,在像素电路中包括或者不包括第五晶体管T5。以上各种情况均在本申请的公开范围内。

[0135] 图12A-12C示出了根据本公开实施例的像素电路的各种变型。

[0136] 图12A示出像素电路的一种变型,其包括:驱动晶体管,其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点连接,第二极与第二节点连接;第一晶体管,其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;第一电容,第一端与所述第一节点连接,第二端与第三节点连接;第二电容,其第一端接第一电源电压,第二极连接第一节点;第二晶体管,其第一极连接数据信号线,第二极连接第三节点,栅极接收第一控制信号;第三晶体管,其第一极接收第一参考电压,第二极与所述第三节点连接,栅极接收第二控制信号;第四晶体管,其第一极与所述第二节点连接,栅极接收第二控制信号;第五晶体管,其第一极接收第二参考电压,第二极连接第三节点,栅极接收第三控制信号;有机发光二极管,其阳极连接第四晶体管的第二极,阴极连接第二电源电压,被配置为在所述驱动晶体管的驱动下发光;第一复位晶体管,其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第三控制信号;第二复位晶体管,其第一极接收第二复位电压,第二极与有机发光二极管的阳极连接,栅极接收第三控制信号;以及补偿晶体管,其第一极和/或第二极与所述第一节点连接,栅极接收第二控制信号;其中,第一参考电压、第二参考电压、第一复位电压和第二复位电压相同。

[0137] 图12B示出像素电路的另一种变型,其包括:驱动晶体管,其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点连接,第二极与第二节点连接;第一晶体管,其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;第一电容,第一端与所述第一节点连接,第二端与第三节点连接;第二电容,其第一端接第一电源电压,第二极连接第一节点;第二晶体管,其第一极连接数据信号线,第二极连接第三节点,栅极接收第一控制信号;第三晶体管,其第一极接收第一参考电压,第二极与所述第三节点

连接,栅极接收第二控制信号;第四晶体管,其第一极与所述第二节点连接,栅极接收第二控制信号;第五晶体管,其第一极接收第二参考电压,第二极连接第三节点,栅极接收第三控制信号;有机发光二极管,其阳极连接第四晶体管的第二极,阴极连接第二电源电压,被配置为在所述驱动晶体管的驱动下发光;第一复位晶体管,其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第三控制信号;第二复位晶体管,其第一极接收第二复位电压,第二极与有机发光二极管的阳极连接,栅极接收第三控制信号;以及补偿电容,其第一端连接所述第一节点,第二端连接所述第二节点;其中,第一参考电压、第二参考电压、第一复位电压和第二复位电压相同。

[0138] 图12C示出像素电路的另一种变型,其包括:驱动晶体管,其第一极与第一电源线连接以接收第一电源电压,栅极与第一节点连接,第二极与第二节点连接;第一晶体管,其第一极与所述第二节点连接,栅极接收第一控制信号,第二极与所述第一节点连接;第一电容,第一端与所述第一节点连接,第二端与第三节点连接;第二电容,其第一端接第一电源电压,第二极连接第一节点;第二晶体管,其第一极连接数据信号线,第二极连接第三节点,栅极接收第一控制信号;第三晶体管,其第一极接收第一参考电压,第二极与所述第三节点连接,栅极接收第二控制信号;第四晶体管,其第一极与所述第二节点连接,栅极接收第二控制信号;第五晶体管,其第一极接收第二参考电压,第二极连接第三节点,栅极接收第三控制信号;有机发光二极管,其阳极连接第四晶体管的第二极,阴极连接第二电源电压,被配置为在所述驱动晶体管的驱动下发光;第一复位晶体管,其第一极接收所述第一复位电压,第二极与所述第一节点连接,栅极接收第三控制信号;第二复位晶体管,其第一极接收第二复位电压,第二极与有机发光二极管的阳极连接,栅极接收第三控制信号;以及补偿晶体管,其第一极与所述第二节点连接,第二极接收补偿电压,栅极接收补偿控制信号,其中,第一参考电压、第二参考电压、第一复位电压、第二复位电压和补偿电压相同。

[0139] 应理解,尽管在图12A-12C中示出了晶体管T6和T8的栅极连接到同一条控制线,即上一行扫描线Sn-1,晶体管T6和T8的第一极均接收电压Vini;然而,本领域技术人员可以根据实际需要,为晶体管T6和T8的栅极分别提供不同的控制信号,并且向其第一极分别提供不同的电压,只要能实现分别对节点N1和N4的电位进行稳定即可,在此不作限制。

[0140] 类似地,尽管在图12A-12C中示出了晶体管T3和T5的栅极分别连接到EM和Sn-1,晶体管T3和T5的第一极均接收电压Vini;然而,本领域技术人员可以根据实际需要,为晶体管T3和T5的栅极分别提供不同的控制信号,并且向其第一极分别提供不同的电压Vref1和Vref2或者相同的电压例如Vdd,Vini或Vref,只要能实现对节点N3的电位进行稳定即可,在此不作限制。

[0141] 第七实施例

[0142] 本公开的实施例还提供一种显示面板10,如图13所示,显示面板10包括本公开任一实施例提供的像素电路100。

[0143] 例如,如图13所示,本公开实施例提供的显示面板10还包括:数据驱动器11、扫描驱动器12和控制器13。数据驱动器11被配置为向像素电路100提供数据信号Vdt;扫描驱动器12被配置为向像素电路100提供发光控制信号EM、第一控制信号Sn、上一行扫描信号Sn-1或第二补偿控制信号NSn;控制器13被配置为向数据驱动器11和扫描驱动器12提供控制指令以使数据驱动器11和扫描驱动器12协同工作。

[0144] 第八实施例

[0145] 本公开的实施例还提供一种显示设备1,如图14所示,显示设备1包括本公开任一实施例提供的显示面板10。

[0146] 例如,本公开实施例提供的显示设备1可以包括手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0147] 第九实施例

[0148] 本公开的实施例还提供一种本公开任一实施例提供的像素电路100的驱动方法,包括:在复位阶段t1,对第一节点N1进行复位;在数据写入阶段t2,写入数据信号Vdt;在开关误差补偿阶段t3,补偿第一晶体管T1的开关误差;在发光阶段t4,驱动有机发光二极管OLED发光。

[0149] 例如,在本公开实施例提供的驱动方法中,对于图2所示的像素电路,即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130和发光控制电路140和有机发光二极管OLED。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第一补偿晶体管TC1,第一补偿晶体管TC1的第一极、第二极与第一节点N1连接,第一补偿晶体管TC1的栅极接收第一补偿控制信号。可选地,第一补偿控制信号可以是发光控制信号EM。数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二控制信号。可选地,第二控制信号可以是发光控制信号线提供的发光控制信号EM。发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM。有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图15所示。

[0150] 例如,如图15所示,在复位阶段t1,第一控制信号Sn为开启电压,发光控制信号EM为开启电压;在数据写入阶段t2,第一控制信号Sn为开启电压,发光控制信号EM为关闭电压;在开关误差补偿阶段t3,第一控制信号Sn为关闭电压,发光控制信号EM为关闭电压;在发光阶段t4,第一控制信号Sn为关闭电压,发光控制信号EM为开启电压。

[0151] 需要说明的是,本公开实施例中的开启电压是指能使相应晶体管第一极和第二级导通的电压,关闭电压是指能使相应晶体管的第一极和第二级断开的电压。当晶体管为P型晶体管时,开启电压为低电压(例如,0V),关闭电压为高电压(例如,5V);当晶体管为N型晶体管时,开启电压为高电压(例如,5V),关闭电压为低电压(例如,0V)。图15至图18所示的驱动波形均以P型晶体管为例进行说明,即开启电压为低电压(例如,0V),关闭电压为高电压(例如,5V)。

[0152] 例如,下面以图2所示的像素电路和图15所示的驱动时序为例介绍像素电路的工作过程。

[0153] 例如,在复位阶段t1,第一控制信号Sn为低电平电压,发光控制信号EM为低电平电压。第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均开启(即源极和漏极导通),第三晶体管T3将第一参考电压Vref1写入第三节点,第三节点N3的电压为第一参考电压Vref1,第二电源电压Vss通过第四晶体管T4和第一晶体管T1写入第一节点N1,第一节点N1的电压为第二电源电压Vss,即对像素电路进行了复位。

[0154] 在数据写入阶段t2,第一控制信号Sn为低电平电压,发光控制信号EM为高电平电压。第一晶体管T1和第二晶体管T2开启,第三晶体管T3和第四晶体管T4关断(即源极和漏极未导通),第二晶体管T2将数据信号Vdt写入第三节点N3,第三节点的电压为Vdt,第一节点N1的电压为Vdd+Vth,Vth为驱动晶体管DT的阈值电压,第一电容C1两端的电压差为Vdd+Vth-Vdt。

[0155] 在开关误差补偿阶段t3,第一控制信号Sn为高电平电压,发光控制信号EM为高电平电压。第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4关断。第一电容C1两端的电压差保持在Vdd+Vth-Vdt。由于第一补偿晶体管TC1也具有等效的电容,在第一晶体管T1关断的同时,第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管TC1的等效电容吸收,从而达到保持第一电容C1中阈值电压准确和稳定的目的。由于第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成,使得第一补偿晶体管TC1与第一晶体管T1的特性相同或相似,第一补偿晶体管TC1的等效电容与第一晶体管T1的等效电容相同或接近,第一补偿晶体管TC1的等效电容准确地吸收了第一晶体管T1的等效电容释放的电荷。

[0156] 在发光阶段t4,第一控制信号Sn为高电平电压,发光控制信号EM为低电平电压。第一晶体管T1和第二晶体管T2关断,第三晶体管T3和第四晶体管T4开启。第三晶体管T3将第一参考电压Vref1再次写入第三节点,第三节点N3的电压为第一参考电压Vref1,此时,由于第一电容C1的自举效应,第一节点N1的电压变化为Vref1+Vdd+Vth-Vdt。发光电流Ioled通过驱动晶体管DT和第四晶体管T4流入有机发光二极管OLED,有机发光二极管OLED发光。发光电流Ioled满足如下饱和电流公式:

$$[0157] \quad K(V_{gs}-V_{th})^2 = K(V_{ref1}+V_{dd}+V_{th}-V_{dt}-V_{dd}-V_{th})^2 = K(V_{ref1}-V_{dt})^2$$

[0158] 其中, $K = 0.5\mu_n C_{ox} \frac{W}{L}$, μ_n 为驱动晶体管的沟道迁移率, C_{ox} 为驱动晶体管单位面积的沟道电容,W和L分别为驱动晶体管的沟道宽度和沟道长度, V_{gs} 为驱动晶体管的栅源电压(驱动晶体管的栅极电压与源极电压之差)。

[0159] 由上式中可以看到流经OLED的电流与驱动晶体管DT的阈值电压无关。因此,本像素电路非常好的补偿了驱动晶体管DT的阈值电压。

[0160] 可选地,在本公开实施例提供的驱动方法中,对于图3或图4所示的像素电路,即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130、发光控制电路140、第二参考电压写入电路150和第一复位电路160和有机发光二极管OLED;图4所示的像素电路100还包括第二电容C2。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅

极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号 S_n 的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第一补偿晶体管TC1,第一补偿晶体管TC1的第一极、第二极与第一节点N1连接,第一补偿晶体管TC1的栅极接收第一补偿控制信号。可选地,第一补偿控制信号可以是发光控制信号线提供的发光控制信号EM。数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号 S_n 。第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二控制信号。可选地,第二控制信号可以是发光控制信号线提供的发光控制信号EM。发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM。有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。第二参考电压写入电路150包括第五晶体管T5,第五晶体管T5的第一极与第二参考电压线连接以接收第二参考电压Vref2,第五晶体管T5的第二极与第三节点N3连接,第五晶体管T5的栅极接收第三控制信号。可选地,第三控制信号可以是上一行的扫描信号 S_{n-1} 。第一复位电路160包括第六晶体管T6,第六晶体管T6的第一极与第一节点N1连接,第六晶体管T6的第二极接收第一复位电压;可选地,第一复位电压可以是Vini;第六晶体管T6的栅极接收第三控制信号,可选地,第三控制信号可以是上一行扫描信号 S_{n-1} 。图4所示的像素电路中的第二电容C2的第一端与第一电源线连接以接收第一电源电压Vdd,第二电容C2的第二端与第一节点N1连接。其驱动时序如图16所示。

[0161] 例如,如图16所示,在复位阶段t1,第一控制信号 S_n 为关闭电压,第三控制信号 S_{n-1} 为开启电压,发光控制信号EM为关闭电压;在数据写入阶段t2,第一控制信号 S_n 为开启电压,第三控制信号 S_{n-1} 为关闭电压,发光控制信号EM为关闭电压;在开关误差补偿阶段t3,第一控制信号 S_n 为关闭电压,第三控制信号 S_{n-1} 为关闭电压,发光控制信号EM为关闭电压;在发光阶段t4,第一控制信号 S_n 为关闭电压,第三控制信号 S_{n-1} 为关闭电压,发光控制信号EM为开启电压。

[0162] 例如,如图16所示,如图3或图4所示的像素电路100的驱动方法还可以包括复位稳定阶段t1',复位稳定阶段t1'在复位阶段t1和数据写入阶段t2之间。在复位稳定阶段t1',第一控制信号 S_n 为关闭电压,第三控制信号 S_{n-1} 为关闭电压,发光控制信号EM为关闭电压。例如,复位稳定阶段t1'可以为电路复位后提供一个稳定的阶段,提高电路的稳定性。

[0163] 例如,在本公开实施例提供的驱动方法中,对于图6所示的像素电路,即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130、发光控制电路140和有机发光二极管OLED。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号 S_n 的栅极以及第一节点N1连接的第二极。第一电容C1包

括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括补偿电容CC,补偿电容CC的第一端与第一节点N1连接,补偿电容CC的第二端与第二节点N2连接。数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二控制信号;可选地,第二控制信号可以是发光控制信号线提供的发光控制信号EM。发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM,有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图15所示。

[0164] 例如,如图15所示,在复位阶段t1,第一控制信号Sn为开启电压,发光控制信号EM为开启电压;在数据写入阶段t2,第一控制信号Sn为开启电压,发光控制信号EM为关闭电压;在开关误差补偿阶段t3,第一控制信号Sn为关闭电压,发光控制信号EM为关闭电压;在发光阶段t4,第一控制信号Sn为关闭电压,发光控制信号EM为开启电压。

[0165] 例如,在本公开实施例提供的驱动方法中,对于图8所示的像素电路,即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130、有机发光二极管OLED和发光控制电路140。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第二补偿晶体管TC2,第二补偿晶体管TC2的第一极与第二节点N2连接,第二补偿晶体管TC2的第二极接收补偿电压;可选地,补偿电压可以是Vini,第二补偿晶体管TC2的栅极接收第二补偿控制信号,可选地,第二补偿控制信号可以是NSn。数据写入电路120包括第二晶体管T2,第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt,第二晶体管T2的第二极与第三节点N3连接,第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3,第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1,第三晶体管T3的第二极与第三节点N3连接,第三晶体管T3的栅极接收第二控制信号,可选地,第二控制信号可以是发光控制信号线提供的发光控制信号EM。发光控制电路140包括第四晶体管T4,第四晶体管T4的第一极与第二节点N2连接,第四晶体管T4的第二极与第四节点N4连接,第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM,有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图17所示。

[0166] 例如,如图17所示,在复位阶段t1,第一控制信号Sn为开启电压,第二补偿控制信号NSn为关闭电压,发光控制信号EM为开启电压;在数据写入阶段t2,第一控制信号Sn为开启电压,第二补偿控制信号NSn为关闭电压,发光控制信号EM为关闭电压;在开关误差补偿

阶段t3,第一控制信号Sn为关闭电压,第二补偿控制信号NSn为开启电压,发光控制信号EM为关闭电压;在发光阶段t4,第一控制信号Sn为关闭电压,第二补偿控制信号NSn为关闭电压,发光控制信号EM为开启电压。

[0167] 例如,如图17所示,如图8所示的像素电路100的驱动方法还可以包括补偿稳定阶段t3',补偿稳定阶段t3'在开关误差补偿阶段t3和发光阶段t4之间。在补偿稳定阶段t3',第一控制信号Sn为关闭电压,第二补偿控制信号NSn为关闭电压,发光控制信号EM为关闭电压。例如,补偿稳定阶段t3'可以为电路开关误差补偿后提供一个稳定的阶段,提高电路的稳定性。

[0168] 例如,如图17所示,在如图8所示的像素电路100的驱动方法中,当第一控制信号Sn由开启电压变化为关闭电压时,第二补偿控制信号NSn由关闭电压同步变化为开启电压,也就是说,在数据写入阶段t2和补偿阶段t3交界的时刻,第一控制信号Sn由开启电压变化为关闭电压时,第二补偿控制信号NSn由关闭电压同步变化为开启电压。

[0169] 下面以图9所示的像素电路和图16所示的驱动时序为例,来介绍像素电路的工作过程。

[0170] 例如,如图16所示,在复位阶段t1,第一控制信号Sn为关闭电压,第三控制信号Sn-1为开启电压,发光控制信号EM为关闭电压;第五晶体管T5、第六晶体管T6和第八晶体管T8开启,其他晶体管被关断;第五晶体管T5开启,向第三节点N3提供电压Vini;第六晶体管T6开启,向第一节点N1提供电压Vini,而第八晶体管T8开启,向第四节点N4提供电压Vini;由此,第三节点N3、第一节点N1和第四节点N4被复位,从而可以将前一帧残留的电荷释放掉,避免像素电路误动作,并且防止OLED在非发光时段发光。

[0171] 如图16所示,在数据写入阶段t2,第一控制信号Sn为开启电压,第三控制信号Sn-1为关闭电压,发光控制信号EM为关闭电压;第二晶体管T2和第一晶体管T1开启,其他晶体管被关断;第二晶体管T2将数据信号Vdt写入第三节点N3,第三节点的电压为Vdt,第一节点N1的电压为Vdd+Vth,Vth为驱动晶体管DT的阈值电压,第一电容C1两端的电压差为Vdd+Vth-Vdt;

[0172] 在开关误差补偿阶段t3,第一控制信号Sn为关闭电压,第三控制信号Sn-1为关闭电压,发光控制信号EM为关闭电压;各个晶体管均被关断,第一电容C1两端的电压差保持在Vdd+Vth-Vdt。由于第一补偿晶体管TC1也具有等效的电容,在第一晶体管T1关断的同时,第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管TC1的等效电容吸收,从而能够保持第一电容C1中阈值电压的准确性和稳定性。由于第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成,使得第一补偿晶体管TC1与第一晶体管T1的特性相同或相似,第一补偿晶体管TC1的等效电容与第一晶体管T1的等效电容相同或接近,第一补偿晶体管TC1的等效电容准确地吸收了第一晶体管T1的等效电容释放的电荷。

[0173] 在发光阶段t4,第一控制信号Sn为关闭电压,第三控制信号Sn-1为关闭电压,发光控制信号EM为开启电压;第三晶体管T3和第四晶体管T4开启。第三晶体管T3将电压Vini再次写入第三节点;此时,由于第一电容C1的自举效应,第一节点N1的电压变化为Vini+Vdd+Vth-Vdt。发光电流Ioled通过驱动晶体管DT和第四晶体管T4流入有机发光二极管OLED,有机发光二极管OLED发光。发光电流Ioled满足如下饱和电流公式:

[0174] $K(V_{gs}-V_{th})^2=K(V_{ini}+V_{dd}+V_{th}-V_{dt}-V_{dd}-V_{th})^2=K(V_{ini}-V_{dt})^2$

[0175] 其中, $K = 0.5\mu_n C_{ox} \frac{W}{L}$, μ_n 为驱动晶体管的沟道迁移率, C_{ox} 为驱动晶体管单位面积的沟道电容, W 和 L 分别为驱动晶体管的沟道宽度和沟道长度, V_{gs} 为驱动晶体管的栅源电压 (驱动晶体管的栅极电压与源极电压之差)。

[0176] 由上式中可以看到流经 OLED 的电流与驱动晶体管 DT 的阈值电压无关。因此, 本像素电路非常好的补偿了驱动晶体管 DT 的阈值电压。

[0177] 例如, 如图 16 所示, 如图 9 所示的像素电路 100 的驱动方法还可以包括复位稳定阶段 $t1'$, 复位稳定阶段 $t1'$ 在复位阶段 $t1$ 和数据写入阶段 $t2$ 之间。在复位稳定阶段 $t1'$, 第一控制信号 S_n 为关闭电压, 第三控制信号 S_{n-1} 为关闭电压, 发光控制信号 EM 为关闭电压, 所有的晶体管被关断。例如, 复位稳定阶段 $t1'$ 可以为电路复位后提供一个稳定的阶段, 提高电路的稳定性。

[0178] 下面以图 10 所示的像素电路和图 18 所示的驱动时序为例, 来介绍像素电路的工作过程。

[0179] 例如, 如图 18 所示, 在复位阶段 $t1$, 第一控制信号 S_n 为关闭电压, 第三控制信号 S_{n-1} 为开启电压, 发光控制信号 EM 为关闭电压, 控制信号 $R\&E$ 为开启电压; 第三晶体管 $T3$ 、第六晶体管 $T6$ 和第八晶体管 $T8$ 开启, 其他晶体管被关断; 第三晶体管 $T3$ 开启, 向第三节点 $N3$ 提供电压 V_{ini} ; 第六晶体管 $T6$ 开启, 向第一节点 $N1$ 提供电压 V_{ini} , 而第八晶体管 $T8$ 开启, 向第四节点 $N4$ 提供电压 V_{ini} ; 由此, 第三节点 $N3$ 、第一节点 $N1$ 和第四节点 $N4$ 被复位, 从而可以将前一帧残留的电荷释放掉, 避免像素电路误动作, 并且防止 OLED 在非发光时段发光。

[0180] 如图 18 所示, 在数据写入阶段 $t2$, 第一控制信号 S_n 为开启电压, 第三控制信号 S_{n-1} 为关闭电压, 发光控制信号 EM 为关闭电压, 控制信号 $R\&E$ 为关闭电压; 第二晶体管 $T2$ 和第一晶体管 $T1$ 开启, 其他晶体管被关断; 第二晶体管 $T2$ 将数据信号 V_{dt} 写入第三节点 $N3$, 第三节点的电压为 V_{dt} , 第一节点 $N1$ 的电压为 $V_{dd} + V_{th}$, V_{th} 为驱动晶体管 DT 的阈值电压, 第一电容 $C1$ 两端的电压差为 $V_{dd} + V_{th} - V_{dt}$;

[0181] 在开关误差补偿阶段 $t3$, 第一控制信号 S_n 为关闭电压, 第三控制信号 S_{n-1} 为关闭电压, 发光控制信号 EM 为关闭电压, 控制信号 $R\&E$ 为开启电压; 第三晶体管 $T3$ 开启, 其他晶体管被关断; 由于第一电容 $C1$ 的自举效应, 第一节点 $N1$ 的电压变化为 $V_{ini} + V_{dd} + V_{th} - V_{dt}$; 第一电容 $C1$ 两端的电压差保持在 $V_{dd} + V_{th} - V_{dt}$ 。由于第一补偿晶体管 $TC1$ 也具有等效的电容, 在第一晶体管 $T1$ 关断的同时, 第一晶体管 $T1$ 栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管 $TC1$ 的等效电容吸收, 从而能够保持第一电容 $C1$ 中阈值电压的准确性和稳定性。由于第一补偿晶体管 $TC1$ 与第一晶体管 $T1$ 由相同的工艺制成, 使得第一补偿晶体管 $TC1$ 与第一晶体管 $T1$ 的特性相同或相似, 第一补偿晶体管 $TC1$ 的等效电容与第一晶体管 $T1$ 的等效电容相同或接近, 第一补偿晶体管 $TC1$ 的等效电容准确地吸收了第一晶体管 $T1$ 的等效电容释放的电荷。

[0182] 在发光阶段 $t4$, 第一控制信号 S_n 为关闭电压, 第三控制信号 S_{n-1} 为关闭电压, 发光控制信号 EM 为开启电压, 控制信号 $R\&E$ 为开启电压; 第三晶体管 $T3$ 和第四晶体管 $T4$ 开启; 此时, 电流 I_{oled} 通过驱动晶体管 DT 和第四晶体管 $T4$ 流入有机发光二极管 OLED, 有机发光二极管 OLED 发光。发光电流 I_{oled} 满足如下饱和电流公式:

[0183] $K(V_{gs} - V_{th})^2 = K(V_{ini} + V_{dd} + V_{th} - V_{dt} - V_{dd} - V_{th})^2 = K(V_{ini} - V_{dt})^2$

[0184] 其中, $K = 0.5\mu_n C_{ox} \frac{W}{L}$, μ_n 为驱动晶体管的沟道迁移率, C_{ox} 为驱动晶体管单位面积的沟道电容, W 和 L 分别为驱动晶体管的沟道宽度和沟道长度, V_{gs} 为驱动晶体管的栅源电压(驱动晶体管的栅极电压与源极电压之差)。

[0185] 由上式中可以看到流经 OLED 的电流与驱动晶体管 DT 的阈值电压无关。因此, 本像素电路非常好的补偿了驱动晶体管 DT 的阈值电压。

[0186] 例如, 如图 18 所示, 如图 10 所示的像素电路 100 的驱动方法还可以包括复位稳定阶段 t_1' , 复位稳定阶段 t_1' 在复位阶段 t_1 和数据写入阶段 t_2 之间。在复位稳定阶段 t_1' , 第一控制信号 S_n 为关闭电压, 第三控制信号 S_{n-1} 为关闭电压, 发光控制信号 EM 为关闭电压, $R\&E$ 为开启电压, 第三晶体管开启, 为第三节点提供电压 V_{ini} ; 例如, 复位稳定阶段 t_1' 可以为电路复位后提供一个稳定的阶段, 提高电路的稳定性。

[0187] 关于图 11 所示的像素电路的各个工作阶段, 可以参照图 16 的工作时序获得, 可以参见关于图 9 的描述, 具体细节不在此赘述。

[0188] 本公开实施例提供的像素电路、显示面板和显示设备可以减小或消除阈值补偿过程中的开关误差, 提高显示面板显示的均匀性。

[0189] 虽然上文中已经用一般性说明及具体实施方式, 对本公开作了详尽的描述, 但在本公开实施例基础上, 可以对之作一些修改或改进, 这对本领域技术人员而言是显而易见的。因此, 在不偏离本公开精神的基础上所做的这些修改或改进, 均属于本公开要求保护的




图1




图2




图3




图4




图5




图6




图7




图10




图11




图12B




图12C




图13




图14




图15




图16




图17




图18




图19

专利名称(译)	像素电路、显示面板和显示设备		
公开(公告)号	CN207818163U	公开(公告)日	2018-09-04
申请号	CN201721541949.8	申请日	2017-11-17
[标]申请(专利权)人(译)	京东方科技集团股份有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司		
[标]发明人	皇甫鲁江 郑灿 李云飞 刘利宾		
发明人	皇甫鲁江 郑灿 李云飞 刘利宾		
IPC分类号	G09G3/3225		
CPC分类号	G09G3/3225 G09G3/3233 G09G3/3266 G09G2300/0819 G09G2300/0842 G09G2300/0852 G09G2300/0861 G09G2310/0251 G09G2310/0262 G09G3/3258 G09G3/3275 G09G2300/043		
优先权	201611014202.7 2016-11-18 CN		
外部链接	Espacenet SIPO		

摘要(译)

一种像素电路、显示面板和显示设备，该像素电路包括：驱动晶体管，包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极；第一晶体管，包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极；第一电容，包括与所述第一节点连接的第一端以及与第三节点连接的第二端；有机发光二极管，被配置为在工作时在所述驱动晶体管的驱动下发光；以及开关误差补偿电路，与所述第一节点和/或所述第二节点连接，被配置为补偿所述第一晶体管的开关误差。该像素电路可以减小或消除阈值补偿过程中的开关误差，提高显示面板显示的均匀性。

