



(12)发明专利

(10)授权公告号 CN 104078003 B

(45)授权公告日 2016.08.31

(21)申请号 201410274108.X

(22)申请日 2014.06.18

(73)专利权人 京东方科技集团股份有限公司
地址 100015 北京市朝阳区酒仙桥路10号
专利权人 北京京东方光电科技有限公司

(72)发明人 杨盛际

(74)专利代理机构 北京路浩知识产权代理有限公司 11002

代理人 李迪

(51)Int.Cl.

G09G 3/3233(2016.01)

(56)对比文件

CN 101958102 A, 2011.01.26, 说明书第[0003]-[0035]段, 附图1-3J.

CN 1949342 A, 2007.04.18, 说明书第4页第

2-3段、第6页第2段, 附图4-10.

CN 102832229 A, 2012.12.19, 说明书第[0031]-[0042]段, 附图1-2.

CN 203982749 U, 2014.12.03, 权利要求1-10.

US 2010/0123713 A1, 2010.05.20, 全文.

WO 99/01856, 1999.01.14, 全文.

审查员 顾健健


权利要求书2页 说明书5页 附图5页

(54)发明名称

像素电路和显示装置

(57)摘要

本发明提供了一种像素电路和显示装置, 该像素电路包括两个子像素电路, 每个子像素电路包括: 每个子像素电路包括: 五个开关单元、驱动单元、储能单元和电致发光单元, 两个子像素电路共用同一数据电压线, 并共用多条扫描信号线。本发明提供的像素电路中, 流经电致发光单元器件的工作电流能够不受对应的驱动晶体管的阈值电压的影响, 彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。同时本发明中, 使用一个补偿电路来完成两个像素的驱动, 相邻的两个像素共用多条信号线路, 能够缩减显示装置中用于像素电路的信号线路数目, 降低集成电路成本, 并缩减像素间距, 提高像素密度。



1. 一种像素电路,其特征在于,包括两个子像素电路;

每个子像素电路包括:第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、驱动单元、储能单元和电致发光单元;并且,

第一开关单元的第一端连接工作电压线,第一开关单元的第二端连接驱动单元的输入端,用于在第一开关单元的控制端所接入的扫描信号线的控制下向所述驱动单元提供工作电压;第一开关单元的第二端还连接储能单元的第一端,用于在第一开关单元的控制端所接入的扫描信号线的控制下使工作电压线向储能单元的第一端充电;

第二开关单元的第一端连接到储能单元的第二端,第二开关单元的第二端接地,用于在第二开关单元的控制端所接入的扫描信号线的控制下将所述储能单元的第二端的电压置零;

第三开关单元的第一端连接在驱动单元的输出端与电致发光单元之间,第三开关单元的第二端接地,用于在第三开关单元的控制端所接入的扫描信号线的控制下将驱动单元的输出端接地;

第四开关单元的第一端连接到数据电压线,第四开关单元的第二端连接到驱动单元的控制端,用于在第四开关单元的控制端所接入的扫描信号线的控制下将驱动单元的控制端连接到数据电压线;

第五开关单元的第一端连接到驱动单元的控制端,第二端连接到储能单元的第二端,用于在第五开关单元的控制端所接入的扫描信号线的控制下将驱动单元的控制端的电压置为储能单元的第二端的电压;

且两个子像素电路中,第四开关单元的第一端接入同一数据电压线,第一开关单元的控制端均连接第一扫描信号线,第二开关单元和第三开关单元的控制端均连接第二扫描信号线,第五开关单元的控制端均连接第三扫描信号线;第一子像素电路的第四开关单元的控制端连接到第二扫描信号线,第二子像素电路的第四开关单元的控制端连接到第四扫描信号线;

其中,所述第二开关单元与所述第三开关单元的沟道类型相同;所述第二扫描信号线与所述第四扫描信号线为不同的扫描信号线。

2. 如权利要求1所述的像素电路,其特征在于,所述第四扫描信号线与所述第三扫描信号线为同一扫描信号线,且第二子像素电路的第四开关单元与第五开关单元的沟道类型不同。

3. 如权利要求1所述的像素电路,其特征在于,所述第四扫描信号线与所述第三扫描信号线为不同的扫描信号线,且各个开关单元以及驱动单元的沟道类型相同。

4. 如权利要求1所述的像素电路,其特征在于,各个开关单元和各个驱动单元为薄膜场效应晶体管,各个开关单元的控制端为薄膜场效应晶体管的栅极,各个开关单元的第一端为薄膜场效应晶体管的源极,各个开关单元的第二端为薄膜场效应晶体管的漏极,各个驱动单元的控制端为薄膜场效应晶体管的栅极,各个驱动单元的输入端为薄膜场效应晶体管的源极,各个驱动单元的输出端为薄膜场效应晶体管的漏极。

5. 如权利要求1所述的像素电路,其特征在于,所述储能单元为电容。

6. 如权利要求1-5其中任一项所述的像素电路,其特征在于,所述电致发光单元为有机发光二极管。

7. 一种显示装置, 其特征在于, 包括如权利要求1-6任一项所述的像素电路。
8. 如权利要求7所述的显示装置, 其他特征在于, 所述像素电路的两个子像素电路分别位于两个相邻像素内。
9. 如权利要求8所述的显示装置, 其特征在于, 所述两个相邻像素分别位于所述数据电压线的两侧。
10. 如权利要求8所述的显示装置, 其特征在于, 所述两个相邻像素位于所述数据电压线的同一侧。

像素电路和显示装置

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种像素电路和显示装置。

背景技术

[0002] 有机发光显示器(OLED)是当今平板显示器研究领域的热点之一,与液晶显示器相比,OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前,在手机、PDA、数码相机等显示领域OLED已经开始取代传统的液晶(LCD)显示屏。像素驱动电路设计是OLED显示器核心技术内容,具有重要的研究意义。

[0003] 与TFT(薄膜场效应晶体管)-LCD利用稳定的电压控制亮度不同,OLED属于电流驱动,需要稳定的电流来控制发光。

[0004] 由于工艺制程和器件老化等原因,在原始的2T1C驱动电路(包括两个薄膜场效应晶体管和一个电容)中,各像素点的驱动TFT的阈值电压存在不均匀性,这样就导致了流过每个像素点OLED的电流发生变化使得显示亮度不均,从而影响整个图像的显示效果。

[0005] 并且现有技术中,一个像素电路一般对应于一个像素,每个像素电路都至少包含一条数据电压线、一条工作电压线和多条扫描信号线,这样就导致相应的制作工艺较为复杂,并且不利于缩小像素间距。

发明内容

[0006] 本发明的目的是解决显示装置显示亮度不均的问题,并缩减显示装置中用于像素电路的信号线路数目,降低集成电路成本,同时提高显示装置的像素密度。

[0007] 为了实现上述目的,本发明提供了一种像素电路,包括两个子像素电路;

[0008] 每个子像素电路包括:第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、驱动单元、储能单元和电致发光单元;并且,

[0009] 第一开关单元的第一端连接工作电压线,第一开关单元的第二端连接驱动单元的输入端,用于在第一开关单元的控制端所接入的扫描信号线的控制下向所述驱动单元提供工作电压;第一开关单元的第二端还连接储能单元的第一端,用于在控制端所接入的扫描信号线的控制下使工作电压线向储能单元的第一端充电;

[0010] 第二开关单元的第一端连接到储能单元的第二端,第二开关单元的第二端接地,用于在第二开关单元的控制端所接入的扫描信号线的控制下将所述储能单元的第二端的电压置零;

[0011] 第三开关单元的第一端连接在驱动单元的输出端与电致发光单元之间,第三开关单元的第二端接地,用于在第二开关单元的控制端所接入的扫描信号线的控制下将驱动单元的输出端接地;

[0012] 第四开关单元的第一端连接到数据电压线,第四开关单元的第二端连接到驱动单元的控制端,用于在第四开关单元的控制端所接入的扫描信号线的控制下将驱动单元的控制端连接到数据电压线;

[0013] 第五开关单元的第一端连接到驱动单元的控制端,第二端连接到储能单元的第二端,用于在第五开关单元的控制端所接入的扫描信号线的控制下将驱动单元的控制端的电压置为储能单元的第二端的电压;

[0014] 且两个子像素电路中,第四开关单元的第一端接入同一数据电压线,第一开关单元的控制端均连接第一扫描信号线,第二开关单元和第三开关单元的控制端均连接第二扫描信号线,第五开关单元的控制端均连接第三扫描信号线;第一子像素电路的第四开关单元的控制端连接到第二扫描信号线,第二子像素电路的第四开关单元的控制端连接到第四扫描信号线。

[0015] 优选的,所述第四扫描信号线与所述第三扫描信号线为同一扫描信号线,且第二子像素电路的第四开关单元与第五开关单元的沟道类型不同。

[0016] 优选的,所述第四扫描信号线与所述第三扫描信号线为不同的扫描信号线,且各个开关单元以及驱动单元的沟道类型相同。

[0017] 优选的,各个开关单元和各个驱动单元为薄膜场效应晶体管,各个开关单元的控制端为薄膜场效应晶体管的栅极,各个开关单元的第一端为薄膜场效应晶体管的源极,各个开关单元的第二端为薄膜场效应晶体管的漏极,各个驱动单元的控制端为薄膜场效应晶体管的栅极,各个驱动单元的第一端为薄膜场效应晶体管的源极,各个驱动单元的第二端为薄膜场效应晶体管的漏极。

[0018] 优选的,所述储能单元为电容。

[0019] 优选的,所述电致发光单元为有机发光二极管。

[0020] 本发明还提供了一种显示装置,其特征在于,包括上述任一项所述的像素电路。

[0021] 优选的,所述像素电路的两个子像素电路分别位于两个相邻像素内。

[0022] 优选的,所述两个相邻像素分别位于所述数据电压线的两侧。

[0023] 优选的,所述两个相邻像素位于所述数据电压线的同一侧。

[0024] 本发明提供的像素电路中,流经电致发光单元的工作电流能够不受对应的驱动晶体管的阈值电压的影响,彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。同时本发明中,使用一个补偿电路来完成两个像素的驱动,相邻的两个像素共用多条信号线路,能够缩减显示装置中用于像素电路的信号线路数目,降低集成电路成本,并缩减像素间距,提高像素密度。

附图说明

[0025] 图1为本发明实施例一提供的像素电路的结构示意图;

[0026] 图2为本发明实施例一提供的像素电路中关键信号的时序图;

[0027] 图3为本发明实施例一中的像素电路在不同时序下的电流流向和电压值的示意图;

[0028] 图4为本发明实施例二提供的像素电路的结构示意图;

[0029] 图5为本发明实施例二提供的像素电路中关键信号的时序图;

[0030] 图6为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图;

[0031] 图7为本发明实施例提供的显示装置中像素电路与像素的另一种位置关系的示意图;

图。

具体实施方式

[0032] 下面结合附图和实施例,对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。

[0033] 实施例一

[0034] 本发明实施例一提供了一种像素电路,如图1或图3所示,包括:两个子像素电路P1和P2,这里的每个子像素电路对应于一个像素;每个像素子电路包括:五个开关单元T1、T2、T3、T4、T5,一个驱动单元DT,一个储能单元C,一个电致发光单元L(为了便于区分,在图1或图3中,P2中的五个开关单元分别表示为T1'、T2'、T3'、T4'、T5',驱动单元表示为DT',储能单元为C',电致发光单元为L',下同),

[0035] 两个子像素电路的相同之处在于(结合P1进行说明):

[0036] T1的控制端连接到第一扫描信号线Em,T1的第一端连接到工作电压线V_{dd},T1的第二端连接到DT的输入端,用于在T1的控制端所接入的扫描信号线的控制下向驱动单元DT提供工作电压,同时T1的第二端还连接储能单元C的第一端a1,用于在T1的控制端所接入的扫描信号线的控制下使工作电压线V_{dd}向储能单元C的第一端a1充电;

[0037] T2、T3的控制端连接到第二扫描信号线Scan[1];T2的第一端连接到C的第二端b1端(对于C',其第一端为图中所示的a2端,第二端为图中所示的b2端),T2的第二端接地,用于在T2的控制端所接入的扫描信号线的控制下将储能单元C的第二端的电压置零;

[0038] T3的第一端连接到DT的输出端,T3的第二端接地,用于在T3的控制端所接入的扫描信号线的控制下将驱动单元DT的输出端接地;

[0039] T4的第一端连接到数据电压线V_{data},T4的第二端连接到DT的控制端D1端(对于DT',其输入端为图中所示的D2),用于在T4的控制端所接入的扫描信号线的控制下将驱动单元的控制端D1连接到数据电压线V_{data};

[0040] T5的控制端连接到第三扫描信号线Scan[2],第一端连接到DT的控制端D1(对于DT',其控制端为图中所示的D2端),第二端连接到C的b1端,用于在T5的控制端所接入的扫描信号线的控制下将驱动单元DT的控制端D1的电压置为储能单元C的第二端a2的电压;

[0041] DT的输入端还与C的第一端a1端相连,输出端还与L相连;

[0042] 两个子像素电路的不同之处在于:

[0043] P1中T4的控制端连接到Scan[1],P2中T4'的控制端连接到Scan[2];且P1的T4的沟道类型与T5不同,P2的T4'的沟道类型与T5'不同。

[0044] 可以理解的是,除了上述特别强调的T4与T5、T4'与T5'的沟道类型不同,对于其他的开关单元,控制端连接到同一扫描信号线的多个开关单元(比如连接到Em的两个开关单元T1与T1',连接到Scan[1]的两个开关单元T2、T3、T2'、T3'和T4,连接到Scan[2]的两个开关单元T5与T5')应为同一沟道类型的开关,即同为高电平导通或者同为低电平导通,从而保证连接到同一扫描信号线的两个开关单元的导通或关断状态相同。

[0045] 本发明提供的像素电路中,流经电致发光单元的工作电流能够不受对应的驱动晶体管的阈值电压的影响,彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。同时本发明中,使用一个补偿电路来完成两个像素的驱动,压缩了补偿的TFT器件的

个数,并减少了一个数据电压线,从而减少了信号线路的数目,这样可大幅缩减像素间距大小并降低IC成本,从而获得更高的像素密度。

[0046] 优选的,各个开关单元和各个驱动单元为薄膜场效应晶体管TFT,各个开关单元的控制端为栅极,各个开关单元的第一端为薄膜场效应晶体管的源极,各个开关单元的第二端为场效应晶体管的漏极,各个驱动单元的输入端为场效应晶体管的源极,各个驱动单元的控制端为场效应晶体管的栅极,各个驱动单元的输出端为场效应晶体管的漏极。当然开关单元和驱动单元也可以为其他合适的器件或器件组合。

[0047] 不难理解,这里的驱动单元和开关单元对应的晶体管可以为源漏极可以互换的晶体管,或者根据导通类型的不同,各个开关单元和驱动单元的第一端可能为晶体管的漏极、第二端为晶体管的源极,本领域技术人员在不付出创造性的劳动的前提下,对本发明提供的像素电路中各个晶体管进行源漏极的反接所得到的、能够取得与本发明提供的技术方案所能达到的技术效果相同或相似的电路结构同样应落入本发明的保护范围。

[0048] 优选的,所述储能单元C为电容。当然实际应用中,根据设计需要也可以采用其他具有储能功能的元件。

[0049] 优选的,所述电致发光单元L可以为有机发光二极管(OLED)。当然实际应用中,根据设计需要也可以采用其他具有电致发光功能的元件。

[0050] 下面结合图2和图3对本发明优选的实施例提供的像素电路的工作原理进行详细说明,如图2所示为本发明提供的像素电路工作时输入到各个扫描信号线中的扫描信号的时序图,可分为四个阶段,在图2中分别表示为重置阶段W1、第一放电阶段W2、第二放电阶段W3,发光阶段W4,在各个阶段,像素电路的电流流向和电压值分别如图3a、图3b、图3c、图3d所示。为了方便说明,以T5和T5'为N沟道型TFT,其他TFT为P沟道型TFT进行说明。

[0051] 在重置阶段W1,如图2所示,各个扫描信号线均为低电平,数据电压线的数据电压 $V_{data}=V_1$, V_1 为有机发光二极管L所对应的电压,此时仅T5和T5'断开,其他TFT均导通,其电流流向如图3a中的La所示,这个阶段电容C的a1端和电容C的a2端连接到工作电压线 V_{dd} ,电势均为 V_{dd} ,工作电压线 V_{dd} 持续向C和C'充电,充电完成后,电容C的b1端和C'的b2端均接地,电势为0,DT的D1端和DT'的D2端分别均连接到 V_{data} ,电势均为 V_1 。

[0052] 在第一放电阶段W2,如图2所示,扫描信号线中, Em 为高电平, $Scan[1]$ 和 $Scan[2]$ 为低电平,此时T1、T1'、T5、T5'关断,其他TFT均导通,其电流流向如图3b中的Lb1和Lb2所示,C沿Lb1放电,C'沿Lb2放电,放电结束后,a1端的电势降至 V_1+V_{th1} ,a2端电势降至 V_1+V_{th2} ,其中 V_{th1} 和 V_{th2} 分别为DT和DT'的阈值电压。

[0053] 在第二放电阶段W3,如图2所示,扫描信号线中,仅 $Scan[1]$ 为高电平,其他扫描信号线为低电平,数据电压 $V_{data}=V_2$, V_2 为有机发光二极管L'所对应的电压,此时,仅T4'和DT'导通,其他TFT关断,D2端连接到 V_{data} ,电势为 V_2 ,C'沿图3c中的Lc放电,放电结束后,a1端电势保持不变,a2端电势降至 V_2+V_{th2} 。

[0054] 在发光阶段W4,如图2所示,扫描信号线中, Em 为高电平,其他扫描信号线为低电平,此时T1、T1'、T5、T5',DT,DT'导通,其他TFT关断,a1端和a2端连接到 V_{dd} ,b1端和b2端浮接,此时发生等压跳变,D1点电势为 $V_{dd}-V_1-V_{th1}$,D2点电势为 $V_{dd}-V_2-V_{th2}$, V_{dd} 沿图3d中的Ld1和Ld2对L和L'供应电流,使L和L'发光。

[0055] 根据饱和电流公式可知,此时流经L的电流 $I_L=K(V_{GS}-V_{th1})^2=[V_{dd}-([V_{dd}-V_1-V_{th1}]-$

$V_{th1}]^2 = K * V_1^2$ 。

[0056] 同理, $I_{L'} = K * V_2^2$ 。

[0057] 由上式中可以看到此时流经两个电致发光单元的工作电流能够不受驱动晶体管阈值电压的影响,只与此时的数据电压 V_{data} 有关。彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(V_{th})漂移的问题,消除其对流经电致发光单元的电流的影响,保证电致发光单元的正常工作。同时本发明实施例中,两个像素共用同一条数据电压线、工作电压线、并仅使用三个扫描信号线,大大缩减了相应的信号线路的数目,降低集成电路成本,并缩减像素间距,提高像素密度。

[0058] 实施例二

[0059] 本发明实施例二提供的像素电路与实施例提供的像素电路不同之处在于,P2中T4'的控制端连接到第四扫描信号Scan[3](参见图4),这里的Scan[3]不同于上述的Scan[2],此时P2的T4'的沟道类型与T5、T5'的沟道类型可以相同,也可以不同。只要在实施例一的实施方案的基础上,使T4'的导通状态与T5、T5'的导通状态相反即可实现本发明提供的技术方案,其具体原理在此不再详细说明。

[0060] 优选的,各个开关单元以及DT的沟道类型相同。这样能够保证各个开关单元以及DT的工艺制程一致,降低制作难度。

[0061] 优选的,如图4所示,各个开关单元及DT均为P沟道型TFT。此时该像素电路在工作时输入的各个信号的时序图可如图5所示。与图2示出的实施例一的时序图相比,由于T5和T5'变为P型晶体管,因此Scan[2]的信号相反,为了使T4'的导通状态与T5和T5'的导通状态相反,所以增加了与本实施例中Scan[2]的信号反相的第四扫描信号Scan[3],其工作原理与实施例一类似,在此不再赘述。

[0062] 基于相同的构思,本发明还提供了一种显示装置,包括上述任一项所示的像素电路。

[0063] 优选的,该显示装置中,像素电路的两个子像素电路分别位于两个相邻像素内。这样能够使得元器件在相应的基板上的分布更加均匀。

[0064] 优选的,所述两个相邻像素位于其数据电压线的同一侧,图6示出了其中一个像素电路PU对应的两个相邻像素在其对应数据电压线 V_{data} 一侧的情况;或者,所述两个相邻像素分别位于其数据电压线的两侧,图7示出了其中一个所述像素电路PU对应的两个相邻像素在其对应数据电压线 V_{data} 两侧的情况。

[0065] 显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0066] 以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。




图1




图2




图3a




图3b




图6




图7

专利名称(译)	像素电路和显示装置		
公开(公告)号	CN104078003B	公开(公告)日	2016-08-31
申请号	CN201410274108.X	申请日	2014-06-18
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 北京京东方光电科技有限公司		
[标]发明人	杨盛际		
发明人	杨盛际		
IPC分类号	G09G3/3233 G09G3/3208		
CPC分类号	G09G3/32 G09G3/3233		
代理人(译)	李迪		
其他公开文献	CN104078003A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了一种像素电路和显示装置，该像素电路包括两个子像素电路，每个子像素电路包括：每个子像素电路包括：五个开关单元、驱动单元、储能单元和电致发光单元，两个子像素电路共用同一数据电压线，并共用多条扫描信号线。本发明提供的像素电路中，流经电致发光单元器件的工作电流能够不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。同时本发明中，使用一个补偿电路来完成两个像素的驱动，相邻的两个像素共用多条信号线路，能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，并缩减像素间距，提高像素密度。

