



(12)发明专利

(10)授权公告号 CN 108682387 B

(45)授权公告日 2020.03.20

(21)申请号 201810804779.0

审查员 陈晨

(22)申请日 2018.07.18

(65)同一申请的已公布的文献号

申请公布号 CN 108682387 A

(43)申请公布日 2018.10.19

(73)专利权人 深圳吉迪思电子科技有限公司

地址 518000 广东省深圳市南山区粤海街道文心五路海岸城东座601室

(72)发明人 孙丽娜 田琪

(74)专利代理机构 苏州集律知识产权代理事务所(普通合伙) 32269

代理人 安纪平

(51)Int.Cl.

G09G 3/3208(2016.01)


权利要求书1页 说明书6页 附图2页

(54)发明名称

一种像素电路、像素电路的衰退补偿方法及显示屏

(57)摘要

本发明揭示了一种像素电路、像素电路的衰退补偿方法及显示屏,属于显示技术领域。像素电路包括第一开关晶体管、电容、驱动晶体管、发光器件,以及电压差获取电路;在差值提取阶段电压差获取电路获取发光器件的导通电压差,并存储在电容上;在数据写入阶段,将导通电压差叠加至数据电压上;在发光阶段,驱动晶体管驱动发光二极管发光。本发明有效解决了发光器件衰退引起的亮度降低的问题,且具有减小像素电路面积的优点,适用于高分辨率显示结构,如硅基OLED显示屏。



1. 一种像素电路,其特征在于,包括第一开关晶体管、电容、驱动晶体管、发光器件,以及电压差获取电路,所述第一开关晶体管、电容和驱动晶体管的栅极串联连接,且所述电容连接在第一开关晶体管和驱动晶体管的栅极之间,所述第一开关晶体管还连接一数据线,所述驱动晶体管的源极连接所述发光器件,所述第一开关晶体管选自PMOS管、NMOS管中的一种,所述驱动晶体管为耗尽型晶体管或增强型晶体管;所述像素电路显示图像的过程包括差值提取阶段、数据写入阶段和发光阶段,其中,

所述电压差获取电路在差值提取阶段获取所述发光器件的导通电压差并将所述导通电压差存储在所述电容中,所述第一开关晶体管在数据写入阶段将所述数据线上的数据电压导通至所述电容中,使所述驱动晶体管的栅极电压为导通电压差与数据电压之和,所述驱动晶体管在发光阶段驱动所述发光器件发光;

所述电压差获取电路包括

第二开关晶体管,所述第二开关晶体管的一端连接一用于提供参考电流的电流源,另一端连接所述驱动晶体管的源极与所述发光器件的中间节点,用于在差值提取阶段使参考电流流过发光器件;

第三开关晶体管,所述第三开关晶体管的一端连接一用于存储第一导通电压的存储模块,另一端连接所述第一开关晶体管与所述电容的中间节点,用于在差值提取阶段使第一导通电压输入至所述电容中,所述第一导通电压为在产品终测阶段时使相同的参考电流流过发光器件所获得发光器件的导通电压;以及

第四开关晶体管,所述第四开关晶体管的一端连接所述驱动晶体管与所述发光器件的中间节点,另一端连接所述电容与所述驱动晶体管的中间节点,用于在差值提取阶段获取发光器件的第二导通电压并输入至所述电容中。

2. 一种基于权利要求1所述像素电路的衰退补偿方法,其特征在于,包括如下步骤:

步骤S1,获取发光器件的第一导通电压,所述第一导通电压为在产品终测阶段时使相同的参考电流流过发光器件所获得发光器件的导通电压;

步骤S2,在差值提取阶段,使参考电流流过发光器件,并获取发光器件的第二导通电压,同时根据所述第一导通电压和第二导通电压获得导通电压差,并将所述导通电压差存储在电容中;

步骤S3,在数据写入阶段,第一开关晶体管将数据线上的数据电压导通至电容中,使驱动晶体管的栅极电压为导通电压差与数据电压之和,所述第一开关晶体管选自PMOS管、NMOS管中的一种,所述驱动晶体管为耗尽型晶体管或增强型晶体管;以及

步骤S4,在发光阶段,驱动晶体管驱动发光器件发光。

3. 一种显示屏,其特征在于,包括权利要求1所述的像素电路。

一种像素电路、像素电路的衰退补偿方法及显示屏

技术领域

[0001] 本发明涉及一种显示技术领域,尤其是涉及一种能够对发光器件的衰退进行补偿的像素电路、像素电路的衰退补偿方法及显示屏。

背景技术

[0002] OLED显示屏具有自发光、广视角、对比度高、耗电低、响应快的特点,随着OLED显示技术的不断发展,OLED显示屏被广泛应用于手机、电脑等等。如图1所示,一个应用于OLED显示屏的典型电流驱动型像素电路,被配置在以行方向排列来供应控制信号的扫描线与以列方向排列来供应数据信号的数据线相互交叉之处,其包括驱动晶体管T、开关晶体管SW、电容Cs',以及发光器件OLED',其中,驱动晶体管T为PMOS管。驱动晶体管T在发光期间根据电容Cs所保留的输入电压供应输出电流,而输出电流取决于驱动晶体管T的沟道区域中载流子迁移率 μ 和阈值电压 V_{th} ,表达式如下所示:

$$[0003] \quad I_{oled} = (1/2) \mu (W/L) C_{ox} (V_{gs} - V_{th})^2 (1 + \lambda V_{ds}) \quad (1)$$

[0004] 其中, I_{oled} 表示供应给发光器件OLED'的输出电流, V_{gs} 表示栅极电压, V_{th} 表示阈值电压, μ 表示沟道迁移率, W 表示沟道宽度, L 表示沟道长度, C_{ox} 表示单位面积的栅极电容。

[0005] 由公式1可知,输出电流 I_{oled} 还受 V_{ds} 的影响。在图1所示的像素电路中, $V_{ds} = V_{avdd} - V_a$ 。当发光器件OLED'导通电压增大后,即 V_a 增大, V_{avdd} 为一固定电压,因此, V_{ds} 减小,导致输出电流 I_{oled} 发生改变,发光器件OLED'的发光亮度降低。

[0006] 由公式1还可知,输出电流 I_{oled} 还受 V_{gs} 的影响。在图1所示的像素电路中 $V_{gs} = V_{data} - V_{avdd}$ 。由于驱动晶体管T的源极连接一固定电压 V_{avdd} ,所以栅极电压 V_{gs} 受电容Cs存储的电压 V_{data} 的影响。随着分辨率的提高,每个像素的面积减小,电容的电容量也随之减小,开关漏电流的影响会增加,在一帧时间内,栅极电压 V_{gs} 因漏电而变化,最终导致输出电流 I_{oled} 发生改变,影响发光器件OLED'的发光亮度。

[0007] 另外,发光器件OLED'正常发光时,需要保证驱动晶体管T工作在饱和区,则需要 W/L 很小。然而即使 W 设置为最小宽度,则 L 也会变得长,导致驱动晶体管T的面积增大,最终限制了像素电路面积的缩小。

发明内容

[0008] 本发明的目的在于克服现有技术的缺陷,提供一种能够对发光器件的衰退进行补偿,并使像素电路面积减小的像素电路、像素电路的衰退补偿方法及显示屏。

[0009] 为实现上述目的,本发明提出如下技术方案:一种像素电路,其特征在于,包括第一开关晶体管、电容、驱动晶体管、发光器件,以及电压差获取电路,所述第一开关晶体管、电容和驱动晶体管的栅极串联连接,且所述电容连接在第一开关晶体管和驱动晶体管的栅极之间,所述第一开关晶体管还连接一数据线,所述驱动晶体管的源极连接所述发光器件;所述像素电路显示图像的过程包括差值提取阶段、数据写入阶段和发光阶段,其中,

[0010] 所述电压差获取电路在差值提取阶段获取所述发光器件的导通电压差并将所述

导通电压差存储在所述电容中,所述第一开关晶体管在数据写入阶段将所述数据线上的数据电压导通至所述电容中,使所述驱动晶体管的栅极电压为导通电压差与数据电压之和,所述驱动晶体管在发光阶段驱动所述发光器件发光。

[0011] 优选地,所述电压差获取电路包括

[0012] 第二开关晶体管,所述第二开关晶体管的一端连接一用于提供参考电流的电流源,另一端连接所述驱动晶体管的源极与所述发光器件的中间节点,用于在差值提取阶段使参考电流流过发光器件;

[0013] 第三开关晶体管,所述第三开关晶体管的一端连接一用于存储第一导通电压的存储模块,另一端连接所述第一开关晶体管与所述电容的中间节点,用于在差值提取阶段将第一导通电压输入至所述电容中;以及

[0014] 第四开关晶体管,所述第四开关晶体管的一端连接所述驱动晶体管与所述发光器件的中间节点,另一端连接所述电容与所述驱动晶体管的中间节点,用于在差值提取阶段获取发光器件的第二导通电压并输入至所述电容中。

[0015] 优选地,所述第一开关晶体管选自PMOS管、NMOS管中的一种。

[0016] 优选地,所述驱动晶体管为耗尽型晶体管或增强型晶体管。

[0017] 本发明还提出了一种像素电路的衰退补偿方法,包括如下步骤:

[0018] 步骤S1,获取发光器件的第一导通电压;

[0019] 步骤S2,在差值提取阶段,使参考电流流过发光器件,并获取发光器件的第二导通电压,同时根据所述第一导通电压和第二导通电压获得导通电压差,并将所述导通电压差存储在电容中;

[0020] 步骤S3,在数据写入阶段,第一开关晶体管使数据线上的数据电压与所述导通电压差叠加后存储在电容中;以及

[0021] 步骤S4,在发光阶段,驱动晶体管驱动发光器件发光。

[0022] 优选地,所述第一导通电压为在产品终测阶段时使相同的参考电流流过发光器件所获得发光器件的导通电压。

[0023] 本发明还提出了一种显示屏,包括所述的像素电路。

[0024] 本发明的有益效果是:

[0025] 与现有技术相比,本发明能够对发光器件OLED的衰退进行精确补偿,使发光器件OLED发光更加均匀,且使像素电路的面积减小,适用于高分辨率显示结构。

附图说明

[0026] 图1是现有技术像素电路结构示意图;

[0027] 图2是本发明的像素电路结构示意图;

[0028] 图3是图1中像素电路的工作时序示意图;

[0029] 图4是本发明像素电路的衰退补偿方法流程图示意图。

[0030] 附图标记:101、第一电极端,102、第二电极端,103、栅极端。

具体实施方式

[0031] 下面将结合本发明的附图,对本发明实施例的技术方案进行清楚、完整的描述。

[0032] 本发明所揭示的一种像素电路及像素电路的衰退补偿方法,通过在数据写入阶段将发光器件的导通电压差 ΔV 叠加到数据电压 V_{data} 上,可对像素电路中发光器件的衰退进行补偿。

[0033] 结合图2~图3所示,一种像素电路,包括第一开关晶体管SW0、电容Cs、驱动晶体管T0、发光器件OLED,以及电压差获取电路。其中,第一开关晶体管SW0、电容Cs和驱动晶体管T0的栅极串联连接,并且电容Cs连接于第一开关晶体管SW0与驱动晶体管T0的栅极之间,第一开关晶体管SW0还连接一用于提供数据电压 V_{data} 的数据线,驱动晶体管T0的源极连接发光器件OLED。

[0034] 本发明中所述的像素电路显示图像的过程包括三个阶段,分别是差值提取阶段、数据写入阶段和发光阶段。电压差获取电路在差值提取阶段时获取发光器件OLED的导通电压差 ΔV ,并将该导通电压差 ΔV 存储在电容Cs中;第一开关晶体管SW0在数据写入阶段将数据线上的数据电压 V_{data} 导通至电容Cs中,此时,驱动晶体管T0的栅极电压为导通电压差 ΔV 与数据电压 V_{data} 之和,有效补偿了发光器件OLED的衰退;驱动晶体管T0在发光阶段根据电容Cs上存储的电压驱动发光器件OLED发光,使发光器件OLED的发光亮度保持不变。

[0035] 本实施例中,第一开关晶体管SW0可选自PMOS管、NMOS管中的一种。第一开关晶体管SW0具有第一电极端101、第二电极端102和栅极端103,第一电极端101连接一数据线 V_{data} ,第二电极端102连接电容Cs,栅极端103连接扫描线 V_{sel} ,扫描线 V_{sel} 在数据写入阶段可控制其导通。驱动晶体管T0优选Native NMOS(耗尽型晶体管),其具有第一电极端101、第二电极端102和栅极端103,第一电极端101连接一电压源 V_{avdd} ,第二电极端102连接发光器件OLED的阳极,栅极端103连接电容Cs,当然,驱动晶体管T0还可以为增强型晶体管。

[0036] 具体地,电压差获取电路包括第二开关晶体管SW1、第三开关晶体管SW2,以及第四开关晶体管SW3。

[0037] 其中,第二开关晶体管SW1在差值提取阶段导通,第二开关晶体管SW1具有第一电极端101、第二电极端102和栅极端103,其中,第一电极端101连接一电流源 I_{ini} ,电流源 I_{ini} 用于在差值提取阶段输入参考电流;第二电极端102连接驱动晶体管T0与发光器件OLED的中间节点A;栅极端103连接一控制信号线 $V_{ini-enb}$ 。实施时,第二开关晶体管SW1可选自PMOS管、NMOS管中的一种。

[0038] 第三开关晶体管SW2同样在差值提取阶段导通,第三开关晶体管SW2具有第一电极端101、第二电极端102和栅极端103,第一电极端101连接第一开关晶体管SW0与电容Cs的中间节点B,第二电极端102连接一存储模块,其中,存储模块用于存储第一导通电压 V_0 ,栅极端103连接一控制信号线 $V_{ini-enb}$ 。当第三开关晶体管SW2导通时,可使B点的电压 $V_B = V_0$ 。进一步地,第一导通电压值 V_0 需要在产品终测阶段获得,并将其存储在存储介质中。在产品终测阶段时,使参考电流流过发光器件OLED,可获得发光器件OLED的第一导通电压值 V_0 。由于获得的第一导通电压值 V_0 是模拟量,因此,在存储时需将其转换成数字量。实施时,存储介质为OTP(One Time Programmable,一次性可编程)存储介质,第三开关晶体管SW2可选自PMOS管、NMOS管中的一种。

[0039] 第四开关晶体管SW3同样在差值提取阶段导通,第四开关晶体管SW3具有第一电极端101、第二电极端102和栅极端103,第一电极端101连接驱动晶体管T0与发光器件OLED的中间节点A,第二电极端102连接驱动晶体管T0与电容Cs的中间节点C,栅极端103连接一控

制信号线Vini-enb。当第四开关晶体管SW3导通时,可使C点的电压 $V_C = V_1$, V_1 为差值提取阶段发光器件OLED的导通电压,记为第二导通电压。实施时,第四开关晶体管SW3可选自PMOS管、NMOS管中的一种。

[0040] 进一步地,由于发光器件OLED产生衰退,发光器件OLED的导通电压差 ΔV 为差值提取阶段时,发光器件OLED发光时的导通电压与产品终测阶段时的导通电压之间的差值,即发光器件的导通电压差 $\Delta V = V_1 - V_0$ 。

[0041] 本实施例中,第二开关晶体管SW1、第三开关晶体管SW2和第四开关晶体管SW3的栅极端103均与控制信号线Vini-enb电连接,当然,也可以设置单独的控制信号线控制第二开关晶体管SW1、第三开关晶体管SW2和第四开关晶体管SW3的导通或关断。

[0042] 与现有技术相比,本发明虽然使用了数量较多的晶体管,但多数是开关晶体管,在制作时可使其保持最小尺寸,进而使像素电路的面积减小。

[0043] 根据如图3所示的时序图,以第一至第四开关晶体管为PMOS管,驱动晶体管为Native NMOS管为例,详细描述一下所述像素电路的工作原理以及如何对发光器件OLED进行衰退补偿。

[0044] 在差值提取阶段,扫描线Vsel为高电平,控制信号线Vini-enb为低电平,第一开关晶体管SW0关断,第二开关晶体管SW1导通,参考电流可以流过发光器件OLED,此时A点电压 $V_A = V_1$,同时,第四开关晶体管SW3导通,使C点电压 $V_C = V_A = V_1$;第三开关晶体管SW2导通,使得B点电压 $V_B = V_0$,此时,电容Cs上两端电压差为 $V_C - V_B = V_1 - V_0 = \Delta V$;在数据写入阶段,扫描线Vsel为低电平,控制信号线Vini-enb为高电平,第一开关晶体管SW0导通,第二开关晶体管SW1、第三开关晶体管SW2和第四开关晶体管SW3均关断,数据线上的数据电压Vdata被导通至电容Cs中,即 $V_B = V_{data}$,此时C点的电压 $V_C = V_{data} + \Delta V$,即驱动晶体管T0的栅极电压为 $V_{data} + \Delta V$ 。在发光阶段,驱动晶体管T0驱动发光器件OLED发光,由于是电压型驱动像素电路,此时发光器件OLED的阳极电压是电容Cs中储存的电压与驱动晶体管T0的栅极电压Vgsn之差,即 $V_A = V_C - V_{gsn} = V_{data} + \Delta V - V_{gsn}$,进而对发光器件OLED的衰退进行了补偿,使发光器件OLED的发光保持不变。

[0045] 如图4所示,本发明还揭示了一种像素电路的衰退补偿方法,包括如下步骤:

[0046] 步骤S1,获取发光器件的第一导通电压;

[0047] 步骤S2,在差值提取阶段,使参考电流流过发光器件,并获取发光器件的第二导通电压,同时根据所述第一导通电压和第二导通电压获得导通电压差,并将所述导通电压差存储在电容中;

[0048] 步骤S3,在数据写入阶段,第一开关晶体管使数据线上的数据电压与所述导通电压差叠加后存储在电容中;以及

[0049] 步骤S4,在发光阶段,驱动晶体管驱动发光器件发光。

[0050] 具体地,本发明所述的像素电路显示图像的过程包括三个阶段,分别为差值提取阶段、数据写入阶段和发光阶段。如图3所示,在差值提取阶段时,电压差获取电路用于获取发光器件的导通电压差 ΔV 并将其存储在电容中,其中,发光器件的导通电压差 ΔV 的获取包括如下步骤:

[0051] 在差值提取阶段,获取发光器件的第一导通电压值;在差值提取阶段,使参考电流流过发光器件,并获取发光器件的第二导通电压值;根据所述第一导通电压值和第二导通

电压值计算获得发光器件的导通电压差。

[0052] 本实施例中,第一导通电压值 V_0 存储在一存储模块中,该存储模块为OTP (One Time Programmable,一次性可编程)存储介质。

[0053] 具体地,结合图2~图3所示,在差值提取阶段,第三开关晶体管SW2导通,使得存储模块中的第一导通电压 V_0 可以输入至第一开关晶体管SW0与电容 C_s 的中间节点B,进一步使得电容 C_s 的一端电压为 V_0 ,即 $V_B = V_0$ 。同时,第二开关晶体管SW1导通,使得参考电流流过发光器件OLED,进一步得到发光器件OLED的第二导通电压值 V_1 ,即A点电压 $V_A = V_1$;同时,第四开关晶体管SW3导通,进而使得C点电压 $V_C = V_A = V_1$ 。由于发光器件OLED产生衰退,第二导通电压值 V_1 大于第一导通电压值 V_0 ,因此,电容 C_s 两端的电压差为 $V_C - V_B = V_1 - V_0 = \Delta V$, ΔV 即为发光器件OLED需要补偿的电压值。

[0054] 由于发光器件在工作或者使用过程中会产生衰退,因此,第一导通电压值 V_0 需要在产品终测阶段获得,并将其存储在存储介质中。具体地,可通过如下步骤获得:在产品终测阶段使参考电流流过发光器件OLED,可获得发光器件OLED的第一导通电压值 V_0 。由于获得的第一导通电压值 V_0 是模拟量,因此,在存储时需将其转换成数字量。

[0055] 结合图2和图3所示,详细描述如何对发光器件OLED进行衰退补偿。

[0056] 在差值提取阶段,扫描线 V_{sel} 控制第一开关晶体管SW0关断,控制信号线 $V_{ini-enb}$ 控制第三开关晶体管SW2导通,使第一导通电压 V_0 导通至第一开关晶体管SW0与电容 C_s 的中间节点B,即使B点电压 $V_B = V_0$;

[0057] 控制信号线 $V_{ini-enb}$ 控制第二开关晶体管SW1导通,使参考电流流过发光器件OLED,获得发光器件的OLED的第二导通电压值 V_1 ,即A点的电压 $V_A = V_1$,同时,控制信号线 $V_{ini-enb}$ 控制第三开关晶体管SW2导通,最终使第一导通电压 V_1 被导通至驱动晶体管T0与电容 C_s 的中间节点C,即C点的电压 $V_C = V_A = V_1$;此时,电容 C_s 上两端电压差为 $V_C - V_B = V_1 - V_0 = \Delta V$,即发光器件OLED因衰退需要补偿的电压值;

[0058] 在数据写入阶段,扫描线 V_{sel} 控制第一开关晶体管SW0导通,控制信号线 $V_{ini-enb}$ 控制第二开关晶体管SW1、第三开关晶体管SW2和第四开关晶体管SW3均关断,数据线 V_{data} 上的数据电压 V_{data} 导通至电容 C_s 中,此时,驱动晶体管T0的栅极电压为导通电压差 ΔV 与数据电压 V_{data} 之和,即C点的电压 $V_C = V_{data} + \Delta V$ 。在发光阶段,驱动晶体管T0驱动发光器件OLED发光,由于是电压型驱动像素电路,发光器件OLED的阳极电压是电容 C_s 中储存的电压与驱动晶体管T0的栅极电压 V_{gsn} 之差,即 $V_A = V_C - V_{gsn} = V_{data} + \Delta V - V_{gsn}$,进一步使发光器件OLED的发光保持不变。

[0059] 具体实施时,发光器件OLED的第一导通电压值 V_0 在产品终测阶段获取,即:使相同的参考电流流过发光器件OLED,获得发光器件OLED的第一导通电压 V_0 。在具体实施时还需要将该第一导通电压值 V_0 存储在存储模块中,该存储模块为OTP (One Time Programmable,一次性可编程)存储介质。

[0060] 本发明还揭示了一种使用上述像素电路的显示屏及电子设备。显示屏主要为硅基OLED显示屏,电子设备可以是VR头盔、AR眼镜等等。

[0061] 本发明的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰,因此,本发明保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为本专利申

请权利要求所涵盖。




图1




图2




图3




图4

专利名称(译)	一种像素电路、像素电路的衰退补偿方法及显示屏		
公开(公告)号	CN108682387B	公开(公告)日	2020-03-20
申请号	CN201810804779.0	申请日	2018-07-18
[标]发明人	孙丽娜 田琪		
发明人	孙丽娜 田琪		
IPC分类号	G09G3/3208		
CPC分类号	G09G3/3208		
审查员(译)	陈晨		
其他公开文献	CN108682387A		
外部链接	Espacenet SIPO		

摘要(译)

本发明揭示了一种像素电路、像素电路的衰退补偿方法及显示屏，属于显示技术领域。像素电路包括第一开关晶体管、电容、驱动晶体管、发光器件，以及电压差获取电路；在差值提取阶段电压差获取电路获取发光器件的导通电压差，并存储在电容上；在数据写入阶段，将导通电压差叠加至数据电压上；在发光阶段，驱动晶体管驱动发光二极管发光。本发明有效解决了发光器件衰退引起的亮度降低的问题，且具有减小像素电路面积的优点，适用于高分辨率显示结构，如硅基OLED显示屏。

