



(12)发明专利

(10)授权公告号 CN 105321986 B

(45)授权公告日 2019.10.18

(21)申请号 201510479263.X

(22)申请日 2015.08.03

(65)同一申请的已公布的文献号  
申请公布号 CN 105321986 A

(43)申请公布日 2016.02.10

(30)优先权数据  
10-2014-0098983 2014.08.01 KR

(73)专利权人 乐金显示有限公司  
地址 韩国首尔

(72)发明人 崔基敏 李玗宙 金弘锡 全光训

(74)专利代理机构 北京集佳知识产权代理有限公司 11227

代理人 朱胜 江河清

(51)Int.Cl.

H01L 27/32(2006.01)

H01L 23/552(2006.01)

(56)对比文件

TW 508974 B,2002.11.01,  
TW 200637010 A,2006.06.28,  
CN 100426107 C,2008.10.15,  
CN 103872080 A,2014.06.18,  
CN 1949543 A,2007.04.18,  
CN 101595567 A,2009.12.02,

审查员 赵洋


权利要求书2页 说明书13页 附图10页

(54)发明名称

有机发光显示装置

(57)摘要

公开了一种有机发光显示装置,该有机发光显示装置可以包括:在基板上的第一像素;设置在第一像素内的具有第一有源层的开关晶体管;设置在第一像素内的具有第二有源层的驱动晶体管;与第二有源层交叠的第一遮光层;以及与第一有源层交叠的第二遮光层,其中,第一遮光层与驱动晶体管连接,并且第二遮光层与第一遮光层电绝缘。



1. 一种有机发光显示装置,包括:  
在基板上的第一像素;  
设置在所述第一像素内的具有第一有源层的开关晶体管;  
设置在所述第一像素内的具有第二有源层的驱动晶体管;  
设置在所述第一像素内的感测晶体管;  
与所述第二有源层交叠的第一遮光层;  
与所述第一有源层交叠的第二遮光层;以及  
与所述感测晶体管连接的参考线,  
其中,所述第一遮光层与所述驱动晶体管电连接,并且所述第二遮光层与所述第一遮光层电绝缘,  
其中,所述第二遮光层与导电线电连接,以及  
其中,所述导电线由所述参考线形成。
2. 根据权利要求1所述的有机发光显示装置,其中,所述第二遮光层通过相应的接触孔与所述感测晶体管 and 所述参考线电连接。
3. 根据权利要求1所述的有机发光显示装置,还包括设置在所述第一像素内的阴极,以及与所述阴极连接的低电源线。
4. 根据权利要求1所述的有机发光显示装置,其中所述感测晶体管具有第三有源层,其中,所述第二遮光层与所述第三有源层交叠。
5. 一种有机发光显示装置,包括:  
在基板上的第一像素;  
设置在所述第一像素内的具有第一有源层的开关晶体管;  
设置在所述第一像素内的具有第二有源层的驱动晶体管;  
与所述第二有源层交叠的第一遮光层;  
与所述第一有源层交叠的第二遮光层;以及  
设置在所述第一像素的外周边处的虚数据线,  
其中,所述第一遮光层与所述驱动晶体管电连接,并且所述第二遮光层与所述第一遮光层电绝缘,  
其中,所述第二遮光层与导电线电连接,  
其中,所述导电线耦接至低于所述开关晶体管的阈值电压的电势,以及  
其中,所述导电线由所述虚数据线形成。
6. 根据权利要求5所述的有机发光显示装置,还包括设置在所述第一像素内的阴极,以及与所述阴极连接的低电源线。
7. 根据权利要求5所述的有机发光显示装置,还包括设置在所述第一像素内的具有第三有源层的感测晶体管、与所述感测晶体管电连接的参考线以及用于电连接所述感测晶体管与所述参考线的连接线。
8. 根据权利要求5所述的有机发光显示装置,还包括设置在所述第一像素内的具有第三有源层的感测晶体管,  
其中,所述第二遮光层与所述第三有源层交叠。
9. 一种有机发光显示装置,包括:

在基板上的第一像素；  
设置在所述第一像素内的具有第一有源层的开关晶体管；  
设置在所述第一像素内的具有第二有源层的驱动晶体管；  
与所述第二有源层交叠的第一遮光层；  
与所述第一有源层交叠的第二遮光层；以及  
设置在所述第一像素的外周边处的静电放电线，

其中，所述第一遮光层与所述驱动晶体管电连接，并且所述第二遮光层与所述第一遮光层电绝缘，

其中，所述第二遮光层与导电线电连接，

其中，所述导电线耦接至低于所述开关晶体管的阈值电压的电势，以及

其中，所述导电线由所述静电放电线形成。

10. 根据权利要求9所述的有机发光显示装置，还包括设置在所述第一像素内的阴极，以及与所述阴极连接的低电源线。

11. 根据权利要求9所述的有机发光显示装置，还包括设置在所述第一像素内的具有第三有源层的感测晶体管、与所述感测晶体管电连接的参考线以及用于电连接所述感测晶体管与所述参考线的连接线。

12. 根据权利要求9所述的有机发光显示装置，还包括设置在所述第一像素内的具有第三有源层的感测晶体管，

其中，所述第二遮光层与所述第三有源层交叠。

13. 根据权利要求1、5、9中任一项所述的有机发光显示装置，还包括：

在所述基板上的第二像素；

设置在所述第二像素内的具有第一有源层的开关晶体管；

设置在所述第二像素内的具有第二有源层的驱动晶体管；

与在所述第二像素内的所述第二有源层交叠的第一遮光层；以及

与在所述第二像素内的所述第一有源层交叠的第二遮光层，

其中，在所述第一像素内的所述第一遮光层与在所述第二像素内的所述第一遮光层电绝缘，并且在所述第一像素内的所述第二遮光层与在所述第二像素内的所述第二遮光层电连接。

## 有机发光显示装置

[0001] 相关申请的交叉引用

[0002] 本申请要求于2014年8月1日提交的韩国专利申请第10-2014-0098983号的权益，其全部内容通过引用合并到本文中。

### 技术领域

[0003] 本发明的实施例涉及有机发光显示装置，并且更具体地涉及具有顶栅极结构的薄膜晶体管的有机发光显示装置。

### 背景技术

[0004] 以如下结构提供了自身发光的有机发光显示装置：在该结构中发光层形成在用于注入电子的阴极和用于注入空穴的阳极之间。当在阴极中生成的电子和在阳极中生成的空穴被注入到发光层内时，通过电子与空穴结合产生激子。然后，当激子从激发态落入基态时，有机发光显示装置发光。

[0005] 有机发光显示装置包括起开关装置作用的薄膜晶体管。该薄膜晶体管可以分为底栅极结构和顶栅极结构。对于底栅极结构，栅电极被设置在有源层下方。同时，对于顶栅极结构，栅电极被设置在有源层上方。

[0006] 在下文中，将参照附图描述现有技术的具有顶栅极结构的薄膜晶体管的有机发光显示装置。

[0007] 图1是示出了相关技术的有机发光显示装置的横截面图。

[0008] 如图1所示，相关技术的有机发光显示装置可以包括：基板10、有源层20、栅极绝缘膜25、栅电极30、绝缘夹层35、源电极40a、漏电极40b、钝化膜45、平坦化膜50、阳极60、堤层(bank layer) 70、有机发射层80以及阴极90。

[0009] 有源层20起电子迁移通道的作用，并且有源层20形成在基板10上。

[0010] 栅极绝缘膜25使有源层20与栅电极30彼此绝缘，并且栅极绝缘膜25形成在有源层20上。

[0011] 栅电极30形成在栅极绝缘膜25上。

[0012] 绝缘夹层35形成在栅电极30上。绝缘夹层35形成在基板10的表面上，其中，绝缘夹层35具有用于露出有源层20的一端的第一接触孔和用于露出有源层20的另一端的第二接触孔。

[0013] 源电极40a和漏电极40b形成在绝缘夹层35上。源电极40a通过第一接触孔与有源层20的所述一端连接，并且漏电极40b通过第二接触孔与有源层20的所述另一端连接。

[0014] 钝化膜45形成在源电极40a和漏电极40b上，其中，钝化膜45保护设置在其下方的薄膜晶体管。

[0015] 平坦化膜50形成在钝化膜45上以使基板10的表面平坦化。

[0016] 钝化膜45和平坦化膜50具有穿过其自身以露出源电极40a的接触孔。

[0017] 阳极60形成在平坦化膜50上。阳极通过设置在钝化膜45和平坦化膜50中的接触孔

与源电极40a连接。

[0018] 堤层70形成在平坦化膜50上。形成为矩阵配置的堤层70限定了用于显示图像的显示区。

[0019] 有机发射层80形成在阳极60上。有机发射层80形成在由堤层70限定的显示区中。

[0020] 阴极90形成在有机发射层80上。

[0021] 对于相关技术的有机发光显示装置,有源层20正好形成在基板10的上表面上。因此,有源层20暴露于通过基板10的下表面入射的外部光,从而劣化了有源层20的可靠性。

## 发明内容

[0022] 因此,本发明的实施例涉及一种基本上避免了由于相关技术的限制和缺点而导致的一个或多个问题的有机发光显示装置。

[0023] 本发明的实施例的一个方面涉及提供一种提高了有源层的可靠性的有机发光显示装置。本发明的实施例的另一方面涉及提供一种促进防止有源层暴露于外部光的有机发光显示装置。

[0024] 本发明的实施例的另外的优点和特征将部分地在随后的描述中阐述,并且将部分地在本领域普通技术人员研究下面的内容时变得明显,或者可以通过本发明的实施例的实践而获知这些优点和特征。通过在书面描述及其权利要求书以及附图中特别指出的结构可以实现和获得本发明的实施例的目的和其他优点。

[0025] 为了获得这些优点和其他优点并且根据本发明的实施例的目的,如本文中所呈现和大致描述的,提供了一种有机发光显示装置,该有机发光显示装置可以包括:在基板上的第一像素;设置在第一像素内的具有第一有源层的开关晶体管;设置在第一像素内的具有第二有源层的驱动晶体管;与第二有源层交叠的第一遮光层;以及与第一有源层交叠的第二遮光层,其中,第一遮光层与驱动晶体管连接,并且第二遮光层与第一遮光层电绝缘。

[0026] 应该理解,本发明的实施例的上述一般描述和后面的详细描述都是示例性和说明性的,并且旨在提供如所要求保护的本发明的进一步的说明。

## 附图说明

[0027] 被包括用以提供对本发明的实施例的进一步理解并且被并入本申请中并构成本申请的一部分的附图示出了本发明的一个或多个实施例,并且与说明书一起用于说明本发明的实施例的原理。在附图中:

[0028] 图1是示出了相关技术的有机发光显示装置的横截面图;

[0029] 图2是示出了根据本发明的一个实施例的有机发光显示装置的平面图;

[0030] 图3A是示出了图2中的第一像素和第二像素的详细平面图,并且图3B是示出了图3A所示的第一遮光层与驱动薄膜晶体管的第二源电极之间的电连接的横截面图;

[0031] 图4是示出了根据本发明的一个实施例的有机发光显示装置的电路图;

[0032] 图5是示出了根据本发明的另一实施例的有机发光显示装置的平面图;

[0033] 图6是示出了图5中的第一像素、第二像素、虚像素和静电防护电路的详细平面图;

[0034] 图7是示出了根据本发明的另一实施例的有机发光显示装置的电路图;

[0035] 图8是示出了根据本发明的另一实施例的有机发光显示装置的平面图;

- [0036] 图9是示出了根据本发明的另一实施例的有机发光显示装置的电路图；
- [0037] 图10是示出了根据本发明的另一实施例的有机发光显示装置的平面图；
- [0038] 图11是示出了根据本发明的另一实施例的有机发光显示装置的电路图；以及
- [0039] 图12是示出了根据本发明的另一实施例的有机发光显示装置的电路图。

### 具体实施方式

[0040] 现在将详细参考本发明的示例性实施例，在附图中示出了本发明的示例性实施例的示例。贯穿附图将尽可能使用相同的附图标记来指代相同或相似的部分。

[0041] 将通过参照附图描述的下面的实施例来阐明本发明的优点和特征以及本发明的实现方法。然而，本发明可以以不同的形式来体现并且不应当被解释为限于本文中所阐述的实施例。更确切地说，提供这些实施例使得本公开内容将严密且完整，并且将对本领域技术人员充分地传达本发明的范围。此外，本发明仅由权利要求的范围来限定。

[0042] 在用于描述本发明的实施例的附图中所公开的形状、尺寸、比例、角度和数字仅为示例，因此本发明不限于所示出的细节。在通篇中相似的附图标记指代相似的元件。在下面的描述中，在确定相关的已知功能或配置的详细描述不必要地使本发明的主题模糊的情况下，则将省略该详细描述。在使用本说明书中所描述的“包含”、“具有”和“包括”的情况下，除了使用“仅…”之外，可以添加另外的部分。单数形式的术语可以包括复数形式，除非被指出与此相反。在解释元件时，虽然未明确描述，但是元件被解释为包括误差区域。

[0043] 在本发明的实施例的描述中，在结构（例如，电极、线、布线、层或接触部）被描述为形成在另一结构的上部/下部处或在另外结构上/下的情况下，本描述应当被解释为包括结构彼此接触的情况以及第三结构被设置在其之间的情况。

[0044] 在描述时间关系时，例如，在时间顺序被描述为“在…之后”、“随后…”、“接下来…”和“在…之前”的情况下，可以包括不连续的情况，除非使用“恰好”或“直接”。

[0045] 将要理解的是，虽然本文中可以使用术语“第一”、“第二”等等来描述各种元件，但是这些元件不应当受限于这些术语。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

[0046] 本发明的各个实施例的特征可以彼此部分地或整体地结合或组合，并且如本领域技术人员能够充分理解的，所述特征可以以各种方式彼此相互作用并且在技术上被驱动（driven）。本发明的实施例可以彼此独立地被实施，或者可以以相互依赖的关系一起被实施。

[0047] 在下文中，将参照附图详细描述根据本发明的实施例的有机发光显示装置。

[0048] 图2是示出了根据本发明的一个实施例的有机发光显示装置的平面图。图2示出了包括有第一像素P1、第二像素P2、第三像素P3和第四像素P4的单元像素。

[0049] 如图2所示，根据本发明的一个实施例的有机发光显示装置可以包括：基板100、栅极线GL、第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4、第一电源线VDD1、第二电源线VDD2、参考线Ref、开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、第一遮光层LS1以及第二遮光层LS2。

[0050] 第一像素P1形成在第一电源线VDD1与第一数据线DL1之间，第二像素P2形成在第

二数据线DL2与参考线Ref之间,第三像素P3形成在参考线Ref与第三数据线DL3之间,并且第四像素P4形成在第四数据线DL4与第二电源线VDD2之间。

[0051] 开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3被设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中,以其中栅电极形成在有源层上的顶栅极结构来设置开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3。

[0052] 第一像素P1、第二像素P2、第三像素P3和第四像素P4可以分别由用于发射红(R)光、白(W)光、蓝(B)光和绿(G)光的像素形成,但是不限于该结构。在下文中,将详细描述上述结构的每个元件如下。

[0053] 基板100可以由透明材料形成。例如,基板100可以由玻璃或透明塑料形成,但是不限于该材料。

[0054] 栅极线GL沿第一方向(例如,在基板100上的横向)形成。栅极线GL与设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中的开关薄膜晶体管T1和感测薄膜晶体管T3连接。

[0055] 在与数据线DL1、数据线DL2、数据线DL3、数据线DL4、电源线VDD1、电源线VDD2以及参考线Ref相交的栅极线GL的预定区中形成孔。孔能够减小栅极线GL与数据线DL1、数据线DL2、数据线DL3、数据线DL4之间的交叠区、栅极线GL与电源线VDD1、电源线VDD2之间的交叠区以及栅极线GL与参考线Ref之间的交叠区,从而降低信号干扰。

[0056] 第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4沿第二方向(例如,在基板100上的纵向)形成。第二方向(例如,纵向)可以垂直于第一方向(例如,横向)。第一数据线DL1与第二数据线DL2被设置成彼此相邻使得在第一数据线DL1与第二数据线DL2之间未形成另一线。第三数据线DL3与第四数据线DL4被设置成彼此相邻使得在第三数据线DL3与第四数据线DL4之间未形成另一线。

[0057] 第一数据线DL1与设置在第一像素P1内的开关薄膜晶体管T1连接,第二数据线DL2与设置在第二像素P2内的开关薄膜晶体管T1连接,第三数据线DL3与设置在第三像素P3内的开关薄膜晶体管T1连接,并且第四数据线DL4与设置在第四像素P4内的开关薄膜晶体管T1连接。

[0058] 第一电源线VDD1和第二电源线VDD2沿第二方向(例如,在基板100上的纵向)形成。在第一电源线VDD1与第二电源线VDD2之间,存在有第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4以及参考线Ref。虽然未示出,但是相邻单元像素的每条数据线被设置在第一电源线VDD1的左侧和第二电源线VDD2的右侧中。

[0059] 第一电源线VDD1与设置在第一像素P1和第二像素P2中的每个像素内的驱动薄膜晶体管T2连接。第一电源线VDD1被设置成与第一像素P1相邻使得容易连接第一电源线VDD1与设置在第一像素P1内的驱动薄膜晶体管T2。然而,第一电源线VDD1未被设置成与第二像素P2相邻使得不容易连接第一电源线VDD1与设置在第二像素P2内的驱动薄膜晶体管T2。因此,第一电源线VDD1通过附加的第一连接线CL1和桥线BL与设置在第二像素P2内的驱动薄膜晶体管T2连接。即,第一连接线CL1通过接触孔X与第一电源线VDD1和桥线BL连接,并且桥线BL通过接触孔X与第一连接线CL1和设置在第二像素P2内的驱动薄膜晶体管T2连接。在本文中,附图中所示的‘X’表示用于电连接两个彼此交叠的具有介于其间的绝缘层的元件的接触孔,其中,接触孔形成在绝缘层中。

[0060] 第二电源线VDD2与设置在第三像素P3和第四像素P4中的每个像素内的驱动薄膜晶体管T2连接。第二电源线VDD2被设置成与第四像素P4相邻使得容易连接第二电源线VDD2与设置在第四像素P4内的驱动薄膜晶体管T2。然而,第二电源线VDD2未被设置成与第三像素P3相邻使得不容易连接第二电源线VDD2与设置在第三像素P3内的驱动薄膜晶体管T2。因此,第二电源线VDD2通过附加的第一连接线CL1和桥线BL与设置在第三像素P3内的驱动薄膜晶体管T2连接。即,第一连接线CL1通过接触孔X与第二电源线VDD2和桥线BL连接,并且桥线BL通过接触孔X与第一连接线CL1和设置在第三像素P3内的驱动薄膜晶体管T2连接。

[0061] 参考线Ref沿第二方向(即,在基板100上的纵向)形成。参考线Ref被设置在第二数据线DL2与第三数据线DL3之间。

[0062] 参考线Ref与设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素内的感测薄膜晶体管T3连接。参考线Ref被设置成与第二像素P2和第三像素P3相邻使得容易连接参考线Ref与设置在第二像素P2和第三像素P3中的每个像素内的感测薄膜晶体管T3。然而,参考线Ref未被设置成与第一像素P1和第四像素P4相邻使得不容易连接参考线Ref与设置在第一像素P1和第四像素P4中的每个像素内的感测薄膜晶体管T3。因此,需要用于在参考线Ref与设置在第一像素P1和第四像素P4中的每个像素内的感测薄膜晶体管T3之间连接的附加结构。根据本发明的一个实施例,第二遮光层LS2被设置成连接参考线Ref与设置在第一像素P1内的感测薄膜晶体管T3并且连接参考线Ref与设置在第四像素P4内的感测薄膜晶体管T3。即,第二遮光层LS2通过相应的接触孔X与参考线Ref、设置在第一像素P1内的感测薄膜晶体管T3以及设置在第四像素P4内的感测薄膜晶体管T3连接。

[0063] 将参照图3描述开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3的详细结构。

[0064] 第一遮光层LS1覆盖设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4内的驱动薄膜晶体管T2的区使得能够防止外部光入射到驱动薄膜晶体管T2的有源层(未示出)上。无需根据所示出的图案来形成第一遮光层LS1。第一遮光层LS1可以以能够至少部分地(例如,完全地)覆盖驱动薄膜晶体管T2的有源层(未示出)的任意图案形成。例如,第一遮光层LS1可以覆盖有源层的大部分,例如至少90%,例如至少95%,例如至少99%,例如100%。

[0065] 因此,参照图2,第一遮光层LS1在基板100与驱动薄膜晶体管T2的有源层之间、与驱动薄膜晶体管T2的有源层交叠。换言之,第一遮光层LS1可以被设置在基板100与驱动薄膜晶体管T2的有源层之间并且至少部分地(例如,完全地)覆盖形成有驱动薄膜晶体管T2的有源层的区域。这将同样地应用于下面的第二遮光层LS2。即,第二遮光层LS2在基板100与开关薄膜晶体管T1的有源层之间、与开关薄膜晶体管T1的有源层交叠。换言之,第二遮光层LS2可以被设置在基板100与开关薄膜晶体管T1的有源层之间并且至少部分地(例如,完全地)覆盖形成有开关薄膜晶体管T1的有源层的区域。

[0066] 第一遮光层LS1由导电材料形成。如果导电材料的第一遮光层LS1以电绝缘的岛状结构形成,那么第一遮光层LS1可能对驱动薄膜晶体管T2的操作有坏的影响。因此,由于第一遮光层LS1通过接触孔X与驱动薄膜晶体管T2电连接,因而能够防止对驱动薄膜晶体管T2的操作的坏的影响。

[0067] 第一遮光层LS1在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像

素中被分离地图案化。即,被图案化在第一像素P1中的第一遮光层LS1、被图案化在第二像素P2中的第一遮光层LS1、被图案化在第三像素P3中的第一遮光层LS1以及被图案化在第四像素P4中的第一遮光层LS1彼此电绝缘。这是因为第一遮光层LS1与第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素的驱动薄膜晶体管T2电连接。

[0068] 第二遮光层LS2覆盖设置在第一像素P1、第二像素P2、第三像素P3和第四像素P4内的开关薄膜晶体管T1和感测薄膜晶体管T3的区使得能够防止外部光入射到开关薄膜晶体管T1的有源层(未示出)和感测薄膜晶体管T3的有源层(未示出)上。无需根据所示出的图案来形成第二遮光层LS2。第二遮光层LS2可以以能够覆盖开关薄膜晶体管T1的有源层(未示出)和感测薄膜晶体管T3的有源层(未示出)的任意图案形成。

[0069] 第二遮光层LS2由导电材料形成。如果导电材料的第二遮光层LS2以电绝缘的岛状结构形成,那么第二遮光层LS2可能对开关薄膜晶体管T1和感测薄膜晶体管T3的操作有坏的影响。因此,由于第二遮光层LS2通过接触孔X与参考线Ref电连接,因而能够防止对开关薄膜晶体管T1和感测薄膜晶体管T3的操作的坏的影响。

[0070] 第二遮光层LS2在第一像素P1、第二像素P2、第三像素P3和第四像素P4中被图案化为一体,而不是在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中被分离地图案化。这是因为第二遮光层LS2与参考线Ref连接。

[0071] 在附图中,第一遮光层LS1被设置在距第二遮光层LS2预定的间隔处。然而,在考虑仅防护薄膜晶体管T1、薄膜晶体管T2和薄膜晶体管T3的有源层的情况下,可以将第一遮光层LS1与第二遮光层LS2彼此连接。在这种情况下,用于覆盖在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个像素中的开关薄膜晶体管T1、驱动薄膜晶体管T2和感测薄膜晶体管T3的区的遮光层形成为一体,并且该遮光层可以与像素P1、像素P2、像素P3和像素P4中的每个像素的驱动薄膜晶体管T2连接。这是为了防止驱动薄膜晶体管T2的操作受到遮光层的坏的影响。

[0072] 然而,在遮光层在相应的像素P1、像素P2、像素P3和像素P4中形成为一体并且与驱动薄膜晶体管T2连接的情况下,在操作驱动薄膜晶体管T2的过程中电荷可能被充入遮光层,并且开关薄膜晶体管T1可能受到遮光层的电荷的坏的影响,由此可能由开关薄膜晶体管T1的故障引起数据混合问题。

[0073] 因此,对于本发明的一个实施例,覆盖驱动薄膜晶体管T2的区并且与驱动薄膜晶体管T2连接的第一遮光层LS1被设置在距覆盖开关薄膜晶体管T1的区和感测薄膜晶体管T3的区的第二遮光层LS2预定的间隔处,从而第二遮光层LS2与第一遮光层LS1电绝缘。因此,能够在操作驱动薄膜晶体管T2时防止开关薄膜晶体管T1的故障。

[0074] 为了在第二遮光层LS2被设置在距第一遮光层LS1预定的间隔的情况下防止开关薄膜晶体管T1的操作和感测薄膜晶体管T3的操作受到第二遮光层LS2的坏的影响,第二遮光层LS2与参考线Ref连接。

[0075] 并不总是需要第二遮光层LS2与参考线Ref连接。可选择地,第二遮光层LS2可以与低电压线或接地电压线连接。这将稍后参照下面的各种示例进行描述。

[0076] 图3A是示出了图2中的第一像素P1和第二像素P2的平面图,并且图3B是示出了图3A所示的第一遮光层与驱动薄膜晶体管的第二源电极之间的电连接的横截面图。在图2中,第三像素P3和第四像素P4与第一像素P1和第二像素P2对称,因此将省略对于第三像素P3和

第四像素P4的详细说明。

[0077] 如图3A所示,栅极线GL沿第一方向形成,并且第一电源线VDD1、第一数据线DL1、第二数据线DL2和参考线Ref沿第二方向形成并且与栅极线GL相交。第一像素P1被设置在第一电源线VDD1与第一数据线DL1之间,并且第二像素P2被设置在第二数据线DL2与参考线Ref之间。

[0078] 在第一像素P1中,存在开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、第一遮光层LS1和第二遮光层LS2。

[0079] 设置在第一像素P1中的开关薄膜晶体管T1可以包括第一栅电极G1、第一源电极S1、第一漏电极D1和第一有源层A1。

[0080] 第一栅电极G1可以由栅极线GL的局部部分形成,但是不限于该结构。第一栅电极G1可以从栅极线GL分支出,或者可以由通过接触孔与栅极线GL连接的附加的电极形成。第一漏电极D1可以从第一数据线DL1分支出。第一源电极S1与第一漏电极D1面对。换言之,第一源电极S1被设置为与第一漏电极D1相对。第一源电极S1通过第一接触孔CH1与驱动薄膜晶体管T2的第二栅电极G2连接,并且第一源电极S1占据了相对较大的面积使得能够增大电容C。第一有源层A1与第一源电极S1和第一漏电极D1连接,因此第一有源层A1起电子迁移通道的作用。

[0081] 设置在第一像素P1中的驱动薄膜晶体管T2可以包括第二栅电极G2、第二源电极S2、第二漏电极D2和第二有源层A2。

[0082] 第二栅电极G2通过第一接触孔CH1与开关薄膜晶体管T1的第一源电极S1连接。第二漏电极D2可以通过第十六接触孔CH16与从第一电源线VDD1分支出的突出部连接。第二源电极S2与第二漏电极D2面对。第二源电极S2可以通过第四接触孔CH4与稍后将要说明的感测薄膜晶体管T3的第三源电极S3连接。虽然未示出,但是第二源电极S2与有机发光二极管OLED的阳极连接。第二有源层A2与第二源电极S2和第二漏电极D2连接,因此第二源电极A2起电子迁移通道的作用。第二有源层A2可以由氧化物半导体材料形成,并且第二源电极S2与第二漏电极D2可以通过氧化物半导体材料的退火工艺而导通。在这种情况下,第二有源层A2、第二源电极S2和第二漏电极D2可以形成在同一层中。特别地,在第二有源层A2、第二源电极S2和第二漏电极D2形成在同一层中的情况下,第二源电极S2可以在第二有源层A2的一端处延伸,并且第二漏电极D2可以在第二有源层A2的另一端处延伸。

[0083] 设置在第一像素P1中的感测薄膜晶体管T3可以包括第三栅电极G3、第三源电极S3、第三漏电极D3和第三有源层A3。

[0084] 第三栅电极G3可以由栅极线GL的局部部分形成,但是不限于该结构。第三栅电极G3可以从栅极线GL分支出,或者可以由通过接触孔与栅极线GL连接的附加的电极形成。如上所述,第三源电极S3可以通过第四接触孔CH4与驱动薄膜晶体管T2的第二源电极S2连接。第三漏电极D3与第三源电极S3面对,并且第三漏电极D3通过第二接触孔CH2与第二遮光层LS2连接。

[0085] 第三有源层A3与第三源电极S3和第三漏电极D3连接,因此第三有源层A3起电子迁移通道的作用。

[0086] 为了通过第一遮光层LS1覆盖驱动薄膜晶体管T2的第二有源层A2,设置在第一像素P1中的第一遮光层LS1的面积等于或大于第二有源层A2的面积。第一遮光层LS1通过第四

接触孔CH4和第十三接触孔CH13与驱动薄膜晶体管T2的第二源电极S2连接。

[0087] 参照图3B,第一绝缘层110、第一遮光层LS1、第二绝缘层120、第二源电极S2、第三绝缘层130和第三源电极S3依次形成在基板100上。第一遮光层LS1通过第十三接触孔CH13与第三源电极S3连接,并且第三源电极S3通过第四接触孔CH4与第二源电极S2连接。因此,第一遮光层LS1经由第三源电极S3与第二源电极S2连接。

[0088] 第一遮光层LS1包括在第十三接触孔CH13的区中的突出结构以有利于形成第十三接触孔CH13的工艺。

[0089] 为了通过第二遮光层LS2覆盖开关薄膜晶体管T1的第一有源层A1和感测薄膜晶体管T3的第三有源层A3,设置在第一像素P1中的第二遮光层LS2的面积等于或大于第一有源层A1和第三有源层A3的面积。第二遮光层LS2通过第二接触孔CH2与感测薄膜晶体管T3的第三漏电极D3连接,并且第二遮光层LS2还通过第三接触孔CH3与参考线Ref连接。

[0090] 开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、第一遮光层LS1和第二遮光层LS2形成在第二像素P2中。在下文中,将省略与前述第一像素P1相同的结构的重复说明。

[0091] 设置在第二像素P2中的开关薄膜晶体管T1可以包括第一栅电极G1、第一源电极S1、第一漏电极D1和第一有源层A1。

[0092] 第一栅电极G1可以由栅极线GL的局部部分形成,第一漏电极D1可以从第二数据线DL2分支出,第一源电极S1可以通过第五接触孔CH5与驱动薄膜晶体管T2的第二栅电极G2连接,并且第一有源层A1可以与第一源电极S1和第一漏电极D1连接。

[0093] 设置在第二像素P2中的驱动薄膜晶体管T2可以包括第二栅电极G2、第二源电极S2、第二漏电极D2和第二有源层A2。

[0094] 如上所述,第二栅电极G2可以通过第五接触孔CH5与开关薄膜晶体管T1的第一源电极S1连接。第二漏电极D2可以通过第一连接线CL1和桥线BL与第一电源线VDD1连接。第一连接线CL1通过第六接触孔CH6与桥线BL连接,并且第一连接线CL1通过第七接触孔CH7与第一电源线VDD1连接。桥线BL通过第十五接触孔CH15与第二漏电极D2连接。第二源电极S2可以通过第八接触孔CH8与稍后将要说明的感测薄膜晶体管T3的第三源电极S3连接。第二有源层A2与第二源电极S2和第二漏电极D2连接。

[0095] 设置在第二像素P2中的感测薄膜晶体管T3可以包括第三栅电极G3、第三源电极S3、第三漏电极D3和第三有源层A3。

[0096] 第三栅电极G3可以由栅极线GL的局部部分形成,第三源电极S3可以通过第八接触孔CH8与驱动薄膜晶体管T2的第二源电极S2连接,第三漏电极D3可以从参考线Ref分支出,并且第三有源层A3可以与第三源电极S3和第三漏电极D3连接。

[0097] 为了通过第一遮光层LS1覆盖驱动薄膜晶体管T2的第二有源层A2,设置在第二像素P2中的第一遮光层LS1的面积等于或大于第二有源层A2的面积。此外,设置在第二像素P2中的第一遮光层LS1通过第八接触孔CH8和第十四接触孔CH14与驱动薄膜晶体管T2的第二源电极S2连接。

[0098] 第一遮光层LS1通过第十四接触孔CH14与第三源电极S3连接,并且第三源电极S3通过第八接触孔CH8与第二源电极S2连接。因此,第一遮光层LS1经由第三源电极S3与第二源电极S2连接。第一遮光层LS1包括在第十四接触孔CH14的区中的突出结构以促进形成第

十四接触孔CH14的过程。

[0099] 为了通过第二遮光层LS2覆盖开关薄膜晶体管T1的第一有源层A1和感测薄膜晶体管T3的第三有源层A3,设置在第二像素P2中的第二遮光层LS2的面积等于或大于第一有源层A1和第三有源层A3的面积。设置在第二像素P2中的第二遮光层LS2与设置在第一像素P1中的第二遮光层LS2形成为一体。具有上述结构的与第一数据线DL1和第二数据线DL2交叠的第二遮光层LS2从第一像素P1延伸至第二像素P2。

[0100] 第二遮光层LS2防止外部光入射到形成在第一像素P1和第二像素P2中的每个像素中的第一有源层A1和第三有源层A3上,并且第二遮光层LS2还将包括在不与参考线Ref相邻的第一像素P1的感测薄膜晶体管T3中的第三漏电极D3与参考线Ref连接。

[0101] 图4是根据本发明的一个实施例的有机发光显示装置的电路图,其对应于包括在图2所示的有机发光显示装置中的像素P1、像素P2、像素P3和像素P4中的每个像素的电路图。

[0102] 如图4所示,根据本发明的一个实施例的有机发光显示装置可以包括:栅极线GL、数据线DL、电源线VDD、参考线Ref、开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、电容C、有机发光二极管OLED、第一遮光层LS1以及第二遮光层LS2。

[0103] 根据开关薄膜晶体管T1通过提供至栅极线GL的栅极信号来切换,开关薄膜晶体管T1将由数据线DL提供的电压提供给驱动薄膜晶体管T2。

[0104] 根据驱动薄膜晶体管T2通过由开关薄膜晶体管T1提供的电压来切换,驱动薄膜晶体管T2从由电源线VDD提供的功率生成数据电流,并且将所生成的数据电流提供给有机发光二极管OLED。

[0105] 感测薄膜晶体管T3感测导致图像质量劣化的驱动薄膜晶体管T2的阈值电压偏差。阈值电压偏差的这种感测在感测模式下执行。感测薄膜晶体管T3响应于由栅极线GL提供的感测控制信号将驱动薄膜晶体管T2的电流提供给参考线Ref。

[0106] 电容C将提供给驱动薄膜晶体管T2的数据电压保持一帧,其中电容C与驱动薄膜晶体管T2的栅极端子和源极端子连接。

[0107] 有机发光二极管OLED根据由驱动薄膜晶体管T2提供的数据电流发射预定的光。有机发光二极管OLED可以包括与驱动薄膜晶体管T2的源电极(参见图3中的‘S2’)连接的阳极以及依次形成在阳极上的有机发射层和阴极。有机发光二极管OLED的阴极与低电源线VSS连接。

[0108] 覆盖驱动薄膜晶体管T2的有源层的第一遮光层LS1与驱动薄膜晶体管T2的源极端子连接。

[0109] 覆盖开关薄膜晶体管T1的有源层和感测薄膜晶体管T3的有源层的第二遮光层LS2与参考线Ref连接。

[0110] 在该实施例中,第一遮光层LS1与驱动薄膜晶体管T2的源电极S2连接。源电极S2和漏电极D2可以基于驱动薄膜晶体管T2的模式切换。因此,在该实施例中,第一遮光层LS1可以与驱动薄膜晶体管的漏电极D2连接。

[0111] 图5是示出了根据本发明的另一实施例的有机发光显示装置的平面图。对于图5中的有机发光显示装置,虚像素D-P和静电放电电路ESD与包括第一像素P1、第二像素P2、第三像素P3和第四像素P4的单元像素被设置在一起。

[0112] 对于图5中的有机发光显示装置,第二遮光层LS2未与参考线Ref连接,而与虚像素D-P的虚数据线D-DL连接。

[0113] 如图5所示,根据本发明的另一实施例的有机发光显示装置可以包括:基板100、栅极线GL、第一数据线DL1、第二数据线DL2、第三数据线DL3、第四数据线DL4、第一电源线VDD1、第二电源线VDD2、参考线Ref、开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、虚数据线D-DL、虚开关薄膜晶体管D-T1、虚驱动薄膜晶体管D-T2、虚感测薄膜晶体管D-T3、静电放电线ESD-V、静电放电电路ESD、第一遮光层LS1以及第二遮光层LS2。

[0114] 对于图5中的有机发光显示装置的以下描述,相同的附图标记将用于指代与本发明的前述实施例的部分相同的部分,并且将仅详细描述不同的部分。

[0115] 如图5所示,根据本发明的另一实施例,虚像素D-P形成为与第一像素P1相邻。虚像素D-P被设置在虚数据线D-DL与第一电源线VDD1之间。虚像素D-P可以是不可操作的像素。例如,虚像素D-P可以与常规(可操作)像素(例如,像素P1、像素P2、像素P3和像素P4)形成在一起,并且虚像素D-P可以具有在某种程度上类似于常规像素(例如,像素P1、像素P2、像素P3或像素P4中的任一个像素)的结构,但是虚像素D-P可以被配置成使得其不能发光。

[0116] 虚像素D-P提高了对应于最外面像素的第一像素P1的图案精度。这将详细描述如下。当在像素区域中形成多个像素时,所述多个像素通过多个掩模过程被图案化。通常,对于对应于最外面像素的第一像素P1,非常难以精确控制掩模过程的曝光量,即,非常难以精确地图案化第一像素P1。对于本发明的该实施例,由于虚像素D-P形成为与第一像素P1相邻,虚像素D-P是最外面像素,因此能够提高第一像素P1的图案精度。

[0117] 此外,虚像素D-P能够使由静电导致的像素区域损坏最小化。如果虚像素D-P形成在最外面区域中,那么虚像素D-P被静电问题损坏使得能够降低对像素区域的像素的损坏。

[0118] 虚像素D-P可以包括虚开关薄膜晶体管D-T1、虚驱动薄膜晶体管D-T2和虚感测薄膜晶体管D-T3。由于虚像素D-P不发光,因此虚开关薄膜晶体管D-T1、虚驱动薄膜晶体管D-T2和虚感测薄膜晶体管D-T3可以被设计成不允许操作。例如,虚开关薄膜晶体管D-T1、虚驱动薄膜晶体管D-T2和虚感测薄膜晶体管D-T3可以被设计成在其中不包括有源层以防止电子迁移。

[0119] 静电放电线ESD-V被布置在虚数据线D-DL的外围处(换言之,在外边缘处)。静电放电电路ESD与静电放电线ESD-V和栅极线GL连接。虽然未详细示出,但是静电放电电路ESD可以由薄膜晶体管形成。通过将静电放电线ESD-V与静电放电电路ESD结合,能够防止可能在栅极线GL中出现的静电。即,如果在栅极线GL中出现静电,那么静电通过静电放电线ESD-V经由静电放电电路ESD被释放。

[0120] 第一遮光层LS1与前述实施例中的第一遮光层LS1相同,因此将省略对于第一遮光层LS1的详细说明。

[0121] 第二遮光层LS2与前述实施例中的第二遮光层LS2稍有不同。以与本发明的前述实施例相同的方式,第二遮光层LS2覆盖在第一像素P1、第二像素P2、第三像素P3和第四像素P4中的开关薄膜晶体管T1的区和感测薄膜晶体管T3的区。然而,对于图5中的有机发光显示装置,第二遮光层LS2与虚数据线D-DL连接以便防止对开关薄膜晶体管T1和感测薄膜晶体管T3的操作的坏的影响。

[0122] 在本发明前述实施例中,第二遮光层LS2连接第一像素P1的感测薄膜晶体管T3与参考线Ref,并且第二遮光层LS2还连接第四像素P4的感测薄膜晶体管T3与参考线Ref。然而,对于图5所示的有机发光显示装置,第二遮光层LS2不与参考线Ref连接。即,需要提供附加的结构用于连接第一像素P1的感测薄膜晶体管T3与参考线Ref,并且连接第四像素P4的感测薄膜晶体管T3与参考线Ref。因此,对于图5所示的有机发光显示装置,附加地提供了第二连接线CL2。第二连接线CL2通过接触孔X与第一像素P1的感测薄膜晶体管T3、参考线Ref以及第四像素P4的感测薄膜晶体管T3连接。

[0123] 图6是示出了图5中的第一像素P1、第二像素P2、虚像素D-P和静电放电电路ESD的详细平面图。在下文中,将仅详细描述不同的部分。

[0124] 如图6所示,与栅极线GL相交的虚数据线D-DL形成在第一电源线VDD1的左侧中,因此虚像素D-P形成在第一电源线VDD1与虚数据线D-DL之间。

[0125] 虚像素D-P可以包括虚开关薄膜晶体管D-T1、虚驱动薄膜晶体管D-T2和虚感测薄膜晶体管D-T3。

[0126] 虚开关薄膜晶体管D-T1可以包括:由栅极线GL的局部部分形成的第一虚栅电极D-G1、从虚数据线D-DL分支出的第一虚源电极D-S1以及与第一虚源电极D-S1面对的第一虚漏电极D-D1。虚开关薄膜晶体管在其中不包括有源层使得未形成电子迁移通道,因此虚开关薄膜晶体管D-T1不起开关薄膜晶体管的作用。

[0127] 虚驱动薄膜晶体管D-T2可以包括:通过第九接触孔CH9与第一虚漏电极D-D1连接的第二虚栅电极D-G2、从第一电源线VDD1分支出的第二虚漏电极D-D2以及与第二虚漏电极D-D2面对的第二虚源电极D-S2。虚驱动薄膜晶体管D-T2在其中未包括有源层使得未形成电子迁移通道,因此虚驱动薄膜晶体管D-T2不起驱动薄膜晶体管的作用。

[0128] 虚感测薄膜晶体管D-T3可以包括:由栅极线GL的局部部分形成的第三虚栅电极D-G3、由第二虚源电极D-S2形成的第三虚源电极D-S3以及与第三虚源电极D-S3面对第三虚漏电极D-D3。虚感测薄膜晶体管D-T3在其中未包括有源层使得未形成电子迁移通道,因此虚感测薄膜晶体管D-T3不起感测薄膜晶体管的作用。因此,无需连接第三虚漏电极D-D3与参考线Ref。

[0129] 以与前述实施例相同的方式,第一遮光层LS1在第一像素P1和第二像素P2中的每个像素中被图案化。此外,第二遮光层LS2在第一像素P1和第二像素P2中形成为一体。为了通过第二遮光层LS2覆盖形成在第一像素P1和第二像素P2中的开关薄膜晶体管T1的第一有源层A1和感测薄膜晶体管T3的第三有源层A3,第二遮光层LS2的面积等于或大于第一有源层A1和第三有源层A3的面积。与第一数据线DL1、第二数据线DL2和第一电源线VDD1交叠的第二遮光层LS2从第二像素P2经由第一像素P1延伸至虚像素D-P的虚数据线D-DL。

[0130] 具体地,第二遮光层LS2通过第十接触孔CH10与虚数据线D-DL连接。虚数据线D-DL未提供有用于发射(emission)的数据电压。因此,能够给虚数据线D-DL提供预定电压。如果第二遮光层LS2与虚数据线D-DL连接,那么具有如下优点:选择电压水平对在第一像素P1和第二像素P2中的开关薄膜晶体管T1和感测薄膜晶体管T3的操作没有坏的影响的最优电压,并将所选择的最优电压提供给虚数据线D-DL。

[0131] 如上所述,附加地形成了第二连接线CL2以连接第一像素P1的感测薄膜晶体管T3与参考线Ref。第二连接线CL2通过第二接触孔CH2与在第一像素P1中的感测薄膜晶体管T3

的第三漏电极D3连接,并且第二连接线CL2通过第三接触孔CH3与参考线Ref连接。

[0132] 图7是示出了根据本发明的另一实施例的有机发光显示装置的电路图,其对应于被包括在图5所示的有机发光显示装置中的像素P1、像素P2、像素P3、像素P4中的每个像素的电路图。

[0133] 如图7所示,根据本发明的另一实施例的有机发光显示装置可以包括:栅极线GL、虚数据线D-DL、数据线DL、电源线VDD、参考线Ref、开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、电容C、有机发光二极管OLED、第一遮光层LS1以及第二遮光层LS2。

[0134] 除了附加地设置了虚数据线D-DL以及第二遮光层LS2在其连接结构方面改变之外,图7中的电路图与图4中的电路图相同,因此将省略对于相同部分的详细说明。

[0135] 如图7所示,根据本发明的另一实施例,覆盖开关薄膜晶体管T1的有源层和感测薄膜晶体管T3的有源层的第二遮光层LS2与虚数据线D-DL连接。

[0136] 图8是示出了根据本发明的另一实施例的有机发光显示装置的平面图。除了第二遮光层LS2与静电放电线ESD-V连接而不是与虚像素D-P的虚数据线D-DL连接之外,图8中的有机发光显示装置与图5中的有机发光显示装置相同,因此将仅描述不同的部分如下。

[0137] 如图8所示,与虚数据线D-DL、第一电源线VDD1、第一数据线DL1、第二数据线DL2、参考线Ref、第三数据线DL3以及第四数据线DL4交叠的第二遮光层LS2从第四像素P4经由虚像素D-P延伸至静电放电线ESD-V。虽然未详细示出,但是第二遮光层LS2可以延伸至与布置在与包括第一像素P1、第二像素P2、第三像素P3和第四像素P4的单元像素的行相同的行中的所有单元像素连接,其将同样地应用于图5中的实施例。

[0138] 具体地,第二遮光层LS2通过第十一接触孔CH11与静电放电线ESD-V连接。

[0139] 同时,图8示出了虚像素D-P被包括在有机发光显示装置中,但是这并不是必需的。即,可以将虚像素D-P从图8中的有机发光显示装置中去除,并且形成与第一电源线VDD1的左侧相邻的静电放电线ESD-V。

[0140] 图9是示出了根据本发明的另一实施例的有机发光显示装置的电路图。图9中的有机发光显示装置通过将虚像素D-P从图8中的有机发光显示装置中去除来获得。

[0141] 如图9所示,根据本发明的另一实施例的有机发光显示装置可以包括:栅极线GL、静电放电线ESD-V、数据线DL、电源线VDD、参考线Ref、开关薄膜晶体管T1、驱动薄膜晶体管T2、感测薄膜晶体管T3、电容C、有机发光二极管OLED、第一遮光层LS1以及第二遮光层LS2。

[0142] 除了附加地设置了静电放电线ESD-V以及第二遮光层LS2在其连接结构方面改变之外,图9中的电路图与图4中的电路图相同,因此将省略对于相同部分的详细说明。

[0143] 如图9所示,根据本发明的另一实施例,覆盖开关薄膜晶体管T1的有源层和感测薄膜晶体管T3的有源层的第二遮光层LS2与静电放电线ESD-V连接。

[0144] 图10是示出了根据本发明的另一实施例的有机发光显示装置的平面图。除了附加地连接静电放电线ESD-V与低电源线VSS之外,图10中的有机发光显示装置与图8中的有机发光显示装置相同,因此将仅详细描述不同的部分。

[0145] 如图10所示,以与图8中的有机发光显示装置相同的方式,第二遮光层LS2通过第十一接触孔CH11与静电放电线ESD-V连接。此外,静电放电线ESD-V通过第十二接触孔CH12与低电源线VSS连接。低电源线VSS与设置在像素P1、像素P2、像素P3和像素P4中的每个像素中的有机发光二极管OLED的阴极连接。

[0146] 图11是示出了根据本发明的另一实施例的有机发光显示装置的电路图,其涉及图10中的有机发光显示装置。将省略对于与图9中的部分相同的部分的详细描述。

[0147] 如图11所示,根据本发明的另一实施例的有机发光显示装置,覆盖开关薄膜晶体管T1的有源层和感测薄膜晶体管T3的有源层的第二遮光层LS2与静电放电线ESD-V连接。此外,静电放电线ESD-V与低电源线VSS连接。

[0148] 图12是示出了根据本发明的另一实施例的有机发光显示装置的电路图,其中,第二遮光层LS2与低电源线VSS直接连接。对于图10和图11,第二遮光层LS2经由静电放电线ESD-V与低电源线VSS连接。对于图12,第二遮光层LS2与低电源线VSS直接连接。换言之,在第二遮光层LS2与低电源线VSS之间没有连接附加的线(例如,静电放电线ESD-V)。然而,术语“直接连接”可以包括经由接触孔连接。

[0149] 如上所述,第二遮光层LS2与导电线连接使得能够防止对开关薄膜晶体管T1和感测薄膜晶体管T3的操作的坏的影响。具体地,第二遮光层LS2可以与参考线Ref连接,可以与虚数据线D-DL连接,可以与静电放电线ESD-V连接,可以经由静电放电线ESD-V与低电源线VSS连接,或者可以与低电源线VSS直接连接,但是不限于这些结构。例如,在附加地形成恒定电压线之后,第二遮光层LS2可以与恒定电压线连接。

[0150] 根据本发明,第一遮光层LS1和第二遮光层LS2能够防止外部光入射到开关薄膜晶体管T1的有源层和驱动薄膜晶体管T2的有源层上。

[0151] 具体地,覆盖驱动薄膜晶体管T2的区的第一遮光层LS1与覆盖开关薄膜晶体管T1的区的第二遮光层LS2电绝缘使得能够在操作驱动薄膜晶体管T2时防止开关薄膜晶体管T1故障。

[0152] 对本领域技术人员将明显的是,在不脱离本发明的精神或范围的情况下,可以在本发明中做出各种修改和变化。因此,本发明旨在覆盖本发明的修改和变化,只要这些修改和变化落入所附权利要求及其等同内容的范围内即可。




图1




图2




图3A




图3B




图4




图5




图6




图7




图8




图9




图10




图11




图12

专利名称(译)	有机发光显示装置		
公开(公告)号	<a href="#">CN105321986B</a>	公开(公告)日	2019-10-18
申请号	CN201510479263.X	申请日	2015-08-03
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	崔基敏 李玢宙 金弘锡 全光训		
发明人	崔基敏 李玢宙 金弘锡 全光训		
IPC分类号	H01L27/32 H01L23/552		
CPC分类号	H01L27/3223 H01L27/3262 H01L27/3272 H01L27/3276 H01L27/0248 H01L51/5221		
代理人(译)	朱胜 江河清		
审查员(译)	赵洋		
优先权	1020140098983 2014-08-01 KR		
其他公开文献	CN105321986A		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

公开了一种有机发光显示装置，该有机发光显示装置可以包括：在基板上的第一像素；设置在第一像素内的具有第一有源层的开关晶体管；设置在第一像素内的具有第二有源层的驱动晶体管；与第二有源层交叠的第一遮光层；以及与第一有源层交叠的第二遮光层，其中，第一遮光层与驱动晶体管连接，并且第二遮光层与第一遮光层电绝缘。

