

1. 一种像素单元驱动电路,包括:有机发光二极管、驱动晶体管、开关晶体管、存储电容及补偿电路;所述存储电容第一端与电源第一端连接,第二端与开关晶体管漏极、驱动晶体管栅极以及补偿电路连接;

其特征在于,还包括:

电压负反馈电路,分别与所述存储电容第二端以及所述电源第一端连接;

所述电压负反馈电路用于根据所述存储电容第二端的电压变化反向调节所述存储电容第二端的电压;所述电压负反馈电路包括:

反馈晶体管,其栅极与所述存储电容第二端连接,源极与电源第一端连接;

分压元件,其第一端与所述反馈晶体管漏极连接,第二端与电源第二端连接;

耦合电容,其第一端与所述反馈电阻第一端连接,第二端与所述存储电容第二端连接。

2. 根据权利要求1所述的像素单元驱动电路,其特征在于,所述分压元件为一电阻。

3. 根据权利要求1所述的像素单元驱动电路,其特征在于,所述补偿电路包括:

第一补偿晶体管,其栅极与扫描线连接,源极与存储电容第二端连接;

第二补偿晶体管,其栅极与扫描线连接,源极与所述第一补偿晶体管漏极连接,漏极与所述驱动晶体管漏极连接;

第一隔离晶体管,其栅极与第一使能信号端连接,源极与所述驱动晶体管漏极连接,漏极与所述有机发光二极管第一端连接;

第二隔离晶体管,其栅极与第一使能信号端连接,源极与开关晶体管源极连接,漏极与所述存储电容第一端连接。

4. 根据权利要求1所述的像素单元驱动电路,其特征在于,所述像素单元驱动电路还包括:

复位电路,与所述存储电容第二端连接;用于初始化所述存储电容。

5. 根据权利要求4所述的像素单元驱动电路,其特征在于,所述复位电路包括:

第一复位晶体管,其栅极与第二使能信号端连接,源极与一参考电压端连接;

第二复位晶体管,其栅极与第二使能信号端连接,源极与所述第一复位晶体管漏极连接,漏极与所述存储电容第二端连接。

6. 根据权利要求1所述的像素单元驱动电路,其特征在于,所述像素单元驱动电路还包括:

下拉电路,与所述有机发光二极管第一端连接,用于下拉所述有机发光二极管的驱动电压。

7. 根据权利要求6所述的像素单元驱动电路,其特征在于,所述下拉电路包括:

下拉晶体管,其栅极与第二使能信号端连接,源极与一参考电压端连接,漏极与所述有机发光二极管第一端连接。

8. 根据权利要求1-7任意一项所述的像素单元驱动电路,其特征在于,所有所述晶体管均具有相同的沟道类型。

9. 一种显示装置,其特征在于,包括权利要求1-8任意一项所述的像素单元驱动电路。

像素单元驱动电路及显示装置

技术领域

[0001] 本公开涉及显示技术领域,具体涉及一种像素单元驱动电路以及包括该像素单元驱动电路的显示装置。

背景技术

[0002] 相比传统的液晶面板,OLED(Organic Light Emitting Diode,有机发光二极管)面板具有反应速度更快、对比度更高、视角更广等特点,因此,OLED 技术得到了显示技术开发商日益广泛的关注。

[0003] OLED 面板中的像素单元主要包括有机发光二极管和驱动该有机发光二极管的像素单元驱动电路。传统的 2T1C 像素单元驱动电路如图 1 中所示:其包括开关晶体管 T1、驱动晶体管 T2 以及存储电容 Cst。其中,开关晶体管 T1 由扫描线(Scan line)输出的第一扫描信号 Vscan 控制,以用于控制数据线(Data Line)的数据信号 Vdata 的写入,驱动晶体管 T2 用于控制有机发光二极管 OLED 的发光,存储电容 Cst 用于为驱动晶体管 T2 的栅极提供维持电压。

[0004] 有机发光二极管 OLED 能够发光是由驱动晶体管 T2 工作在饱和状态时所产生的驱动电流驱动的,驱动电流 $I_{\text{OLED}} = K(V_{\text{sg}} - |V_{\text{thd}}|)^2$,其中 V_{sg} 为驱动晶体管 T2 的栅源电压差, $|V_{\text{thd}}|$ 为驱动晶体管 T2 的阈值电压, K 为常数。由于技术所限,阈值电压均匀性通常较差,而且在使用中还会发生阈值电压漂移,这样当向驱动晶体管 T2 输入相同数据信号时,会产生不同的驱动电流,从而导致 OLED 面板亮度的均匀性较差。

[0005] 为解决该问题,现有技术中还在像素单元驱动电路中引入了补偿电路,通过补偿电路向存储电容 Cst 预先存储驱动晶体管 T2 的阈值电压,从而对阈值电压漂移进行有效的补偿,保证了驱动电流的均匀性和稳定性。然而,在引入补偿电路的同时,也带来了新的问题。

[0006] 例如,如图 2 中所示,其为现有技术中一种引入了补偿电路的像素单元驱动电路。其中,在为存储电容 Cst 充电的过程中,数据线写入的数据信号 Vdata 被存储在图中存储电容 Cst 的第二端,然后依靠存储电容 Cst 来保持该数据信号 Vdata。但是由于补偿电路主要元件之一通常为薄膜晶体管,薄膜晶体管不可避免的存在不同程度的漏电,因此会导致存储电容 Cst 的第二端的电压下降,即造成存储电容 Cst 存储的数据信号 Vdata 电压下降,从而造成有机发光二极管 OLED 的发光亮度难以保持稳定,最终对显示效果的进一步提升形成阻碍。

发明内容

[0007] 针对现有技术中的部分或者全部问题,本公开提供一种像素单元驱动电路以及包括该像素单元驱动电路的显示装置,用于保证在引入补偿电路之后,有机发光二极管的发光亮度仍能保持稳定。

[0008] 本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本公开

的实践而习得。

[0009] 根据本公开的一个方面,一种像素单元驱动电路,包括:有机发光二极管、驱动晶体管、开关晶体管、存储电容及补偿电路;所述存储电容第一端与电源第一端连接,第二端与开关晶体管漏极、驱动晶体管栅极以及补偿电路连接;还包括:

[0010] 电压负反馈电路,分别与所述存储电容第二端以及所述电源第一端连接;

[0011] 所述电压负反馈电路用于根据所述存储电容第二端的电压变化反向调节所述存储电容第二端的电压;所述电压负反馈电路包括:

[0012] 反馈晶体管,其栅极与所述存储电容第二端连接,源极与电源第一端连接;

[0013] 分压元件,其第一端与所述反馈晶体管漏极连接,第二端与电源第二端连接。

[0014] 在本公开的一种实施方式中,还包括:

[0015] 耦合电容,其第一端与所述反馈电阻第一端连接,第二端与所述存储电容第二端连接。

[0016] 在本公开的一种实施方式中,所述分压元件为一电阻。

[0017] 在本公开的一种实施方式中,所述补偿电路包括:

[0018] 第一补偿晶体管,其栅极与扫描线连接,源极与存储电容第二端连接;

[0019] 第二补偿晶体管,其栅极与扫描线连接,源极与所述第一补偿晶体管漏极连接,漏极与所述驱动晶体管漏极连接;

[0020] 第一隔离晶体管,其栅极与第一使能信号端连接,源极与所述驱动晶体管漏极连接,漏极与所述有机发光二极管第一端连接;

[0021] 第二隔离晶体管,其栅极与第一使能信号端连接,源极与开关晶体管源极连接,漏极与所述存储电容第一端连接。

[0022] 在本公开的一种实施方式中,所述像素单元驱动电路还包括:

[0023] 复位电路,与所述存储电容第二端连接;用于初始化所述存储电容。

[0024] 在本公开的一种实施方式中,所述复位电路包括:

[0025] 第一复位晶体管,其栅极与第二使能信号端连接,源极与一参考电压端连接;

[0026] 第二复位晶体管,其栅极与第二使能信号端连接,源极与所述第一复位晶体管漏极连接,漏极与所述存储电容第二端连接。

[0027] 在本公开的一种实施方式中,所述像素单元驱动电路还包括:

[0028] 下拉电路,与所述有机发光二极管第一端连接,用于下拉所述有机发光二极管的驱动电压。

[0029] 在本公开的一种实施方式中,所述下拉电路包括:

[0030] 下拉晶体管,其栅极与第二使能信号端连接,源极与一参考电压端连接,漏极与所述有机发光二极管第一端连接。

[0031] 在本公开的一种实施方式中,所有所述晶体管均具有相同的沟道类型。

[0032] 根据本公开的另一个方面,一种显示装置,包括上述的任意一种像素单元驱动电路。

[0033] 本公开的实施例所提供的像素单元驱动电路以及显示装置中,通过设置电压负反馈电路,该电压负反馈电路用于根据存储电容第二端的电压变化反向调节存储电容第二端的电压。这样,当由于补偿电路的漏电而造成存储电容存储的数据信号电压下降时,电压负

反馈电路会对其进行补偿,从而阻止存储电容存储的数据信号电压下降。因此,在该像素单元驱动电路中,存储电容存储的数据信号电压相对保持稳定,进而有机发光二极管的发光亮度也可以保持稳定,从而提升了显示效果。

附图说明

[0034] 通过参照附图详细描述其示例实施方式,本公开的上述和其它特征及优点将变得更加明显。

[0035] 图 1 是现有技术中一种像素单元驱动电路的电路示意图;

[0036] 图 2 是现有技术中一种包括补偿电路的像素单元驱动电路的电路示意图;

[0037] 图 3 是本公开实施例中一种像素单元驱动电路的电路示意图;

[0038] 图 4 是本公开实施例中又一种像素单元驱动电路的电路示意图;

[0039] 图 5 是图 4 中所示像素单元驱动电路的驱动时序图;

[0040] 图 6 是图 4 中所示像素单元驱动电路在 t_1 时段的等效电路结构示意图;

[0041] 图 7 是图 4 中所示像素单元驱动电路在 t_2 时段的等效电路结构示意图;

[0042] 图 8 是图 4 中所示像素单元驱动电路在 t_3 时段的等效电路结构示意图;

[0043] 图 9 是图 4 中所示像素单元驱动电路的仿真结果图。

[0044] 附图标记说明:

[0045] T1 :开关晶体管

[0046] T2 :驱动晶体管

[0047] T3 :第一补偿晶体管

[0048] T4 :第二补偿晶体管

[0049] T5 :第一隔离晶体管

[0050] T6 :第二隔离晶体管

[0051] T7 :反馈晶体管

[0052] T8 :第一复位晶体管

[0053] T9 :第二复位晶体管

[0054] T10 :下拉晶体管

[0055] Cst :存储电容

[0056] C1 :耦合电容

[0057] R1 :电阻

[0058] VDD :电源第一端

[0059] VSS :电源第二端

[0060] Vref :参考电压

[0061] Vdata :数据信号

[0062] Vscan :第一扫描信号

[0063] En :第一使能信号

[0064] OLED :有机发光二极管

具体实施方式

[0065] 现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。在图中,为了清晰,夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。

[0066] 此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、材料等。在其它情况下,不详细示出或描述公知结构、材料或者操作以避免模糊本公开的各方面。

[0067] 如图3中所示,为本发明所提供的一种像素单元驱动电路的结构示意图。该像素单元驱动电路主要包括开关晶体管T1、驱动晶体管T2、存储电容Cst、有机发光二极管OLED、补偿电路以及电压负反馈电路。

[0068] 其中,开关晶体管T1用于控制数据线的数据信号Vdata的写入,其栅极与第一扫描线连接,源极与数据线连接,漏极与驱动晶体管T2的源极连接。存储电容Cst用于为驱动晶体管T2的栅极提供维持电压,其第一端与一电源第一端VDD连接,第二端与驱动晶体管T2的栅极连接。驱动晶体管T2用于控制有机发光二极管OLED的发光,其漏极与补偿电路连接。补偿电路用于向存储电容Cst预先存储驱动晶体管T2的阈值电压,其分别与有机发光二极管OLED的阳极以及存储电容Cst的第二端连接。有机发光二极管OLED的阴极与电源第二端VSS连接,可在驱动晶体管T2输出的驱动电压的驱动下发光。电压负反馈电路分别与存储电容Cst第二端以及所述电源第一端VDD连接。电压负反馈电路主要用于根据所述存储电容Cst第二端的电压变化反向调节所述存储电容Cst第二端的电压。

[0069] 这样,当由于补偿电路的漏电而造成存储电容Cst存储的数据信号Vdata电压下降时,电压负反馈电路会反向调节存储电容Cst第二端的电压,即提升存储电容Cst第二端的电压,对其进行补偿,从而阻止存储电容Cst存储的数据信号Vdata电压下降。因此,在该像素单元驱动电路中,存储电容Cst存储的数据信号Vdata电压相对保持稳定,进而有机发光二极管的发光亮度也可以保持稳定,从而提升了显示效果。

[0070] 本实施方式中还示例性的提供了一种上述电压负反馈电路的具体实现方式。如图4中所示,该电压负反馈电路主要包括反馈晶体管T7以及分压元件;其中,反馈晶体管T7的其栅极与所述存储电容Cst第二端连接,源极与电源第一端VDD连接,漏极与分压元件第一端连接;分压元件的第二端与电源第二端VSS连接,例如,该分压元件可以为一电阻R1。除此之外,上述电压负反馈电路还可以包括一耦合电容C1,该耦合电容C1第一端与分压元件第一端连接,第二端存储电容Cst第二端连接,从而可以利用耦合电容C1将分压元件的电压耦合至存储电容Cst第二端。

[0071] 当存储电容Cst第二端的电压因为补偿电路的漏电流而降低时,这时负反馈电路中的反馈晶体管T7的漏极电流会增大。而反馈晶体管T7的漏极电流增大,分压元件的电压就会上升,而分压元件第一端与耦合电容C1连接,因此,可以通过耦合电容C1的耦合作用,促使存储电容Cst第二端的电压上升,从而阻止存储电容Cst第二端电压的下降。

[0072] 进一步的,如图4中所示,本实施方式中补偿电路主要包括第一补偿晶体管T3、第

二补偿晶体管 T4、第一隔离晶体管 T5 以及第二隔离晶体管 T6。补偿晶体管用于向所述存储电容 Cst 预先存储所述驱动晶体管 T2 的阈值电压,第一补偿晶体管 T3 的栅极与上述的第一扫描线连接,源极与存储电容 Cst 第二端连接,第二补偿晶体管 T4 的栅极同样与上述的第一扫描线连接,源极与所述第一补偿晶体管 T3 漏极连接,漏极与所述驱动晶体管 T2 漏极连接。第一隔离晶体管 T5 主要用于隔离有机发光二极管 OLED 与驱动晶体管 T2 的漏极之间的电连接,其栅极与第一使能信号端连接,源极与所述驱动晶体管 T2 漏极连接,漏极与所述有机发光二极管 OLED 第一端连接。第二隔离晶体管 T6 主要用于隔离电源第一端 VDD 与驱动晶体管 T2 的源极之间的电连接,栅极与第一使能信号端连接,源极与开关晶体管 T1 源极连接,漏极与存储电容 Cst 第一端连接。在本发明的其他实施方式中,为简化结构,上述的第一补偿晶体管 T3 和第二补偿晶体管 T4 也可以只保留一个;再此不做特殊限定。

[0073] 除此之外,如图 4 中所示,本实施方式中像素单元驱动电路还包括一复位电路与一下拉电路。复位电路与存储电容 Cst 第二端连接,主要用于对存储电容 Cst 进行初始化。下拉电路与有机发光二极管 OLED 第一端连接,主要用于下拉有机发光二极管 OLED 的驱动电压,对有机发光二极管 OLED 的驱动电压进行初始化。

[0074] 例如,如图 5 中所述,该复位电路可以包括:第一复位晶体管 T8、第二复位晶体管 T9、参考电压端 Vref 以及第二使能信号端等等。其中,第一复位晶体管 T8 的栅极与第二使能信号端连接,源极与参考电压端 Vref 连接;第二复位晶体管 T9 的栅极与第二使能信号端连接,源极与第一复位晶体管 T8 漏极连接,漏极与存储电容 Cst 第二端连接;在本发明的其他实施方式中,为简化结构,上述的第一复位晶体管 T8 和第二复位晶体管 T9 也可以只保留一个;再此不做特殊限定。该下拉电路可以包括:下拉晶体管 T10、参考电压端 Vref 以及第二使能信号端;下拉晶体管 T10 的栅极与第二使能信号端连接,源极与参考电压端 Vref 连接,漏极与有机发光二极管 OLED 的阳极连接。在一种实施方式中,上述的第二使能信号端可以为第二扫描线,第二扫描线中的信号比与上述开关晶体管 T1 连接的第一扫描线中的信号提前一个时钟信号。即,第二扫描线可以为第一扫描线上一行的扫描线。

[0075] 下面结合如图 6 中所示的驱动时序图对本实施方式中的像素单元驱动电路的工作原理进行更加详细的说明。在该驱动时序图中,示意了在一帧工作时序中的与开关晶体管 T1 连接的第一扫描线的第一扫描信号 Vscan 电压,数据线的信号 Vdata 电压,第一使能信号端的第一使能信号 En 电压以及第二扫描线的第二扫描信号 Vscan-1 电压的变化。其中,在数据信号 Vdata 写入像素单元驱动电路之前,需要对像素单元驱动电路进行复位,以消除上一帧数据的影响,即为时序段 t1。接着,需要将数据信号 Vdata 存储到存储电容 Cst,同时通过补偿电路将驱动晶体管 T2 阈值电压预先写入存储电容 Cst,该过程即为时序段 t2。然后,在存储电容 Cst 里预先存储的数据信号 Vdata 的控制下,通过驱动晶体管 T2 的驱动电流驱动有机发光二极管 OLED 发光。下面将结合图 7- 图 9 分别对上述各个时序段进行具体说明:

[0076] 复位时序段 t1:

[0077] 该时序段等效电路图如图 7 中所示;在该时序段,第二扫描信号 Vscan-1 的电压为低电平,第一扫描信号 Vscan 以及第一使能信号 En 的电压为高电平,第一复位晶体管 T8 以及第二复位晶体管 T9 导通,存储电容 Cst 第二端的电压被初始化为参考电压端 Vref 的电压。

[0078] 除此之外,在该时序段中,由于第二扫描信号 Vscan-1 的电压为低电平,下拉晶体管 T10 导通,从而利用参考电压端 Vref 的电压下拉有机发光二极管 OLED 的驱动电压,对有机发光二极管 OLED 的驱动电压进行初始化。

[0079] 充电时序段 t2:

[0080] 该时序段等效电路图如图 8 中所示;在该时序段,第一扫描信号 Vscan 的电压为低电平,第二扫描信号 Vscan-1 以及第一使能信号 En 的电压为高电平,开关晶体管 T1、第一补偿晶体管 T3 以及第二补偿晶体管 T4 导通,数据信号 Vdata 通过开关晶体管 T1、驱动晶体管 T2、第一补偿晶体管 T3 以及第二补偿晶体管 T4 对存储电容 Cst 进行充电;同时,驱动晶体管 T2 的阈值电压被写入存储电容 Cst。

[0081] 发光时序段 t3:

[0082] 该时序段等效电路图如图 9 中所示;在该时序段,第一使能信号 En 的电压为低电平,第一扫描信号 Vscan 以及第二扫描信号 Vscan-1 为高电平,第一隔离晶体管 T5 以及第二隔离晶体管 T6 导通;并且,在存储在存储电容 Cst 中的数据信号 Vdata 的作用下,驱动晶体管 T2 导通。驱动晶体管 T2 的漏极电流驱动有机发光二极管 OLED 发光。同时,预先存储在存储电容 Cst 中的驱动晶体管 T2 阈值电压对驱动晶体管 T2 的阈值电压漂移进行有效的补偿,保证了驱动电流的均匀性和稳定性。

[0083] 在该时序段中,当存储电容 Cst 第二端的电压因为补偿电路的漏电流而降低时,电压负反馈电路中的反馈晶体管 T7 的漏极电流会增大,进而分压元件的电压就会上升,而分压元件第一端与耦合电容 C1 连接,因此,可以通过耦合电容 C1 的耦合作用,促使存储电容 Cst 第二端的电压上升,从而阻止存储电容 Cst 第二端电压的下降。

[0084] 进一步的,发明人还对本公开的技术效果进行了实验验证。如图 9 中所示,为本实施方式中的像素单元驱动电路的仿真结果。可以明显看出在没有电压负反馈电路时,存储电容 Cst 第二端的电压变化为: $2.2287 - 1.9672 = 0.2615\text{V}$;在电压负反馈电路时存储电容 Cst 第二端的电压的电压变化为: $1.9483 - 1.8060 = 0.1423\text{V}$ 。这证明本实施方式中像素单元驱动电路的确实对于保证存储电容存储的数据信号电压相对保持稳定。

[0085] 本实施方式中像素单元驱动电路的另一个优势就是采用单一沟道类型的晶体管即全为 P 沟道型晶体管,从而降低了制备工艺的复杂程度和生产成本。当然,本领域所属技术人员很容易得出本发明所提供的像素单元驱动电路可以轻易改成全为 N 沟道型晶体管或全为 CMOS (Complementary Metal Oxide Semiconductor, 互补金属氧化物半导体) 的电路;并不局限于本实施例中所列举的方式,在此不再赘述。

[0086] 本实施方式中还提供了一种显示装置,该显示装置包括上述的像素单元驱动电路。具体地,该显示装置包括有多个像素单元行列组成的像素单元阵列,每个像素单元包括对应上述实施例的任一像素单元驱动电路。由于该像素单元驱动电路一方面通过补偿电路补偿了驱动晶体管的阈值电压漂移,另一方面通过电压负反馈电路避免了由于补偿电路的漏电造成的发光亮度难以保持的问题,因此可以在改善显示亮度均匀性的同时,使得有机发光二极管 OLED 显示稳定,最终极大的提升了显示品质。

[0087] 本公开已由上述相关实施例加以描述,然而上述实施例仅为实施本公开的范例。必需指出的是,已揭露的实施例并未限制本公开的范围。相反地,在不脱离本公开的精神和范围内所作的更动与润饰,均属本公开的专利保护范围。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9

专利名称(译)	像素单元驱动电路及显示装置		
公开(公告)号	CN104050918A	公开(公告)日	2014-09-17
申请号	CN201410268367.1	申请日	2014-06-16
[标]申请(专利权)人(译)	上海和辉光电有限公司		
申请(专利权)人(译)	上海和辉光电有限公司		
当前申请(专利权)人(译)	上海和辉光电有限公司		
[标]发明人	周兴雨		
发明人	周兴雨		
IPC分类号	G09G3/32 G09G3/3258		
代理人(译)	苏捷 向勇		
其他公开文献	CN104050918B		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了一种像素单元驱动电路及显示装置。该像素单元驱动电路，包括：有机发光二极管、驱动晶体管、开关晶体管、存储电容及补偿电路；所述存储电容第一端与电源第一端连接，第二端与开关晶体管漏极、驱动晶体管栅极以及补偿电路连接；还包括：电压负反馈电路，分别与所述存储电容第二端以及所述电源第一端连接；所述电压负反馈电路用于根据所述存储电容第二端的电压变化反向调节所述存储电容第二端的电压。在该像素单元驱动电路中，存储电容存储的数据信号电压相对保持稳定，进而有机发光二极管的发光亮度也可以保持稳定，从而提升了显示效果。

