




(43) 申请公布日 2016.01.06

H01L 27/32(2006.01)

权利要求书2页 说明书17页 附图11页

公开了一种有机发光显示装置以及修复该有机发光显示装置的方法。所述有机发光显示装置包括：包括虚拟像素电路的多个虚拟像素；包括第一像素的多个像素，其中第一像素包括：配置成响应于从虚拟像素电路供给的驱动电流而发光的发光元件，以及与发光元件分离的像素电路；配置成向第二像素的电源节点施加电源电压的多个电压线；以及多个修复线，其中修复线包括：联接虚拟像素电路与发光元件并配置成将从虚拟像素电路供给的驱动电流传输至发光元件的第一修复线，以及联接虚拟像素电路和第二像素的电源节点并配置成将施加于电源节点的电源电压施加于虚拟像素电路的第二修复线。



1. 一种有机发光显示装置,包括:
包括虚拟像素电路的多个虚拟像素;
多个像素,包括:
第一像素,包括
发光元件,配置成响应于从所述虚拟像素电路供给的驱动电流而发光;以及
像素电路,与所述发光元件分离;多个电压线,配置成向第二像素的电源节点施加电源电压;以及多个修复线,包括:
第一修复线,联接所述虚拟像素电路与所述发光元件,并配置成将从所述虚拟像素电路供给的所述驱动电流传输至所述发光元件;以及
第二修复线,联接所述虚拟像素电路以及所述第二像素的电源节点,并配置成将施加于所述电源节点的电源电压施加于所述虚拟像素电路。
2. 根据权利要求1所述的有机发光显示装置,其中所述第二像素与所述第一像素相邻。
3. 根据权利要求1所述的有机发光显示装置,其中包括所述第一像素和所述第二像素的所述多个像素布置在行方向和列方向中,
所述修复线中的至少一个和所述虚拟像素中的至少一个布置在每列中,
所述第一像素位于第一像素列中并且所述第二像素位于与所述第一像素列不同的第二像素列中,
所述第一修复线对应于所述第一像素列,并且所述第二修复线对应于所述第二像素列,以及
配置成向所述发光元件供给所述驱动电流的所述虚拟像素对应于所述第一像素列或所述第二像素列。
4. 根据权利要求1所述的有机发光显示装置,还包括电气性联接所述虚拟像素电路和所述第二修复线的辅助修复线。
5. 根据权利要求4所述的有机发光显示装置,其中所述辅助修复线联接来自所述多个修复线中的至少两个修复线。
6. 根据权利要求1所述的有机发光显示装置,其中所述第二像素包括第二像素电路和第二发光元件,所述第二发光元件配置成响应于从所述第二像素电路供给的驱动电流而发光。
7. 一种修复有机发光显示装置的方法,
所述有机发光显示装置包括:
多个虚拟像素,其中每个虚拟像素都包括虚拟像素电路;
多个像素,其中每个像素都包括发光元件和像素电路;
以及
多个修复线,其中每个修复线都联接所述多个像素中的至少一个和所述多个虚拟像素中的至少一个,
所述方法包括:
电气性隔离出现缺陷的第一像素中的所述发光元件和所述像素电路;
使所述第一像素的所述发光元件和所述虚拟像素电路电气性联接至第一修复线以将

来自所述虚拟像素电路的驱动电流供给至所述第一像素的所述发光元件；以及

使第二像素的像素电路的电源节点和所述虚拟像素电路电气性联接至第二修复线，以向所述虚拟像素电路施加所述第二像素的电源电压。

8. 根据权利要求 7 所述的方法，其中所述多个像素布置在行方向和列方向中，所述修复线中的至少一个和所述虚拟像素中的至少一个布置在每列中，以及所述第一修复线和所述第二修复线布置在不同列中。

9. 根据权利要求 7 所述的方法，其中所述电源节点的所述电气性联接包括：

使所述第二像素的所述像素电路的电源节点联接至所述第二修复线；

使所述虚拟像素电路的像素电路的输出节点联接至所述第一修复线；

通过使用辅助修复线联接所述第一修复线和所述第二修复线；以及

电气性隔离所述第一修复线的第一点与所述第一修复线的第二点之间的部分，其中所述虚拟像素电路的所述像素电路的所述输出节点联接至所述第一修复线的第一点，所述虚拟像素电路的电源节点联接至所述第一修复线的第二点。

10. 根据权利要求 9 所述的方法，其中所述辅助修复线包括联接至所述第一修复线的第一节点和联接至所述第二修复线的第二节点，并且所述方法还包括切割所述第一节点与所述第二节点之间的部分的两个外边缘。

11. 根据权利要求 7 所述的方法，其中所述发光元件的所述电气性联接包括：使所述第一像素的所述发光元件与所述第一修复线之间的第一绝缘部分以及所述虚拟像素电路与所述第一修复线之间的第二绝缘部分失效，以及

所述电源节点的所述电气性联接包括使所述第二像素的所述像素电路的所述电源节点与所述第二修复线之间的第三绝缘部分以及所述虚拟像素电路与所述第二修复线之间的第四绝缘部分失效。

有机发光显示装置及其修复方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于 2014 年 6 月 11 日提交至韩国知识产权局的第 10-2014-0071071 号韩国专利申请的优先权和利益,其公开的内容通过引用整体并入本文。

技术领域

[0003] 本发明的一个或多个实施方式涉及有机发光显示装置以及修复该有机发光显示装置的方法。

背景技术

[0004] 在显示装置中,当在特定的像素中出现缺陷时,无论是否施加有扫描信号和数据信号,该特定的像素可能一直发光或者可能完全不发光。因此,缺陷像素会作为亮点或暗点被观察者察觉。由于缺陷像素引起的亮点可具有特别高的可见性并且由此可容易地被观察者观察或察觉。因此,在相关领域,通过使用虚拟像素来修复作为亮点被察觉或作为暗点被察觉的缺陷像素以降低缺陷像素的可见性。

发明内容

[0005] 本发明的一个或多个实施方式包括有机发光显示装置以及修复该有机发光显示装置的方法,其中该有机发光显示装置可通过使用虚拟像素取代缺陷像素进行修复。

[0006] 根据本发明的一些实施方式,有机发光显示装置包括:包括虚拟像素电路的多个虚拟像素;包括第一像素的多个像素,其中第一像素包括:配置成响应于从虚拟像素电路供给的驱动电流而发光的发光元件,以及与发光元件分离的像素电路;配置成向第二像素的电源节点施加电源电压的多个电压线;以及多个修复线,其中修复线包括:联接虚拟像素电路与发光元件并配置成将从虚拟像素电路供给的驱动电流传输至发光元件的第一修复线,以及联接虚拟像素电路与第二像素的电源节点并配置成将施加于电源节点的电源电压施加于虚拟像素电路的第二修复线。

[0007] 第二像素可与第一像素相邻。

[0008] 包括第一像素和第二像素的多个像素可布置在行方向和列方向上,修复线中的至少一个和虚拟像素中的至少一个可布置在每列中,第一像素可位于第一像素列并且第二像素可位于不同于第一像素列的第二像素列,第一修复线可对应于第一像素列,第二修复线可对应于第二像素列,以及配置成向发光元件供给驱动电流的虚拟像素可对应于第一像素列或第二像素列。

[0009] 有机发光显示装置还可包括电气性联接虚拟像素电路和第二修复线的辅助修复线。

[0010] 辅助修复线可联接来自多个修复线中的至少两个修复线。

[0011] 辅助修复线可联接第一修复线和第二修复线,第一修复线可包括联接辅助修复线和虚拟像素电路的第一部分以及联接虚拟像素电路和发光元件的第二部分,并且第一部分

和第二部分可彼此电气性隔离。

[0012] 辅助修复线可包括联接至第一修复线的第一节点以及联接至第二修复线的第二节点,并且辅助修复线的位于第一节点与第二节点之间的部分的两个外边缘可被切割。

[0013] 第二像素可包括第二像素电路和第二发光元件,第二发光元件配置成响应于从第二像素电路供给的驱动电流而发光。

[0014] 根据本发明的一些实施方式,在修复有机发光显示装置的方法中,有机发光显示装置包括:每个都包括虚拟像素电路的多个虚拟像素;每个都包括发光元件和像素电路的多个像素;以及每个都联接多个像素中的至少一个与多个虚拟像素中的至少一个的多个修复线,该方法包括:电气性隔离出现缺陷的第一像素中的发光元件和像素电路;将第一像素的发光元件和虚拟像素电路电气性联接至第一修复线,以从虚拟像素电路向第一像素的发光元件供给驱动电流;以及将第二像素的像素电路的电源节点和虚拟像素电路电气性联接至第二修复线,以向虚拟像素电路施加第二像素的电源电压。

[0015] 多个像素可布置在行方向和列方向上,修复线中的至少一个和虚拟像素中的至少一个可布置在每列中,并且第一修复线和第二修复线可布置在不同列中。

[0016] 电源节点的电气联接可包括:将第二像素的像素电路的电源节点联接至第二修复线;将虚拟像素电路的像素电路的输出节点联接至第一修复线;通过使用辅助修复线联接第一修复线和第二修复线;以及电气性隔离第一修复线的第一点与第一修复线的第二点之间的部分,其中虚拟像素电路的像素电路的输出节点联接至第一修复线的第一点,并且虚拟像素电路的电源节点联接至第一修复线的第二点。

[0017] 辅助修复线可包括联接至第一修复线的第一节点以及联接至第二修复线的第二节点,并且该方法还可包括切割位于第一节点与第二节点之间的部分的两个外边缘。

[0018] 发光元件的电气联接可包括在第一像素的发光元件与第一修复线之间的重叠区域中联接第一像素的发光元件与第一修复线,以及在虚拟像素电路与第一修复线之间的重叠区中联接虚拟像素电路与第一修复线,并且电源节点的电气联接可包括在第二像素的像素电路的电源节点与第二修复线之间的重叠区中联接第二像素的像素电路的电源节点与第二修复线,以及在虚拟像素电路与第二修复线之间的重叠区中联接虚拟像素电路与第二修复线。

[0019] 发光元件的电气联接可包括使第一像素的发光元件与第一修复线之间的第一绝缘部分以及虚拟像素电路与第一修复线之间的第二绝缘部分失效,并且电源节点的电气联接可包括使第二像素的像素电路的电源节点与第二修复线之间的第三绝缘部分以及虚拟像素电路与第二修复线之间的第四绝缘部分失效。

[0020] 根据本发明的一些实施方式,有机发光显示装置包括:多个虚拟像素,所述虚拟像素中的每个包括虚拟像素电路;多个像素,所述多个像素中的每个包括发光元件和像素电路;以及多个修复线,每个都配置成待联接至虚拟像素中的相应的一个与像素中的相应的一个,其中每个像素包括使发光元件的一个电极可连接至修复线的第一连接部分以及使像素电路的电源节点可连接至修复线的第二连接部分。

[0021] 虚拟像素可包括使虚拟像素电路的输出节点可连接至修复线的第三连接部分以及使虚拟像素电路的电源节点可连接至修复线的第四连接部分。

[0022] 多个像素可布置在行方向和列方向上,多个修复线和多个虚拟像素中的每个可布

置在一列或一行中,并且多个虚拟像素中的每个可包括使虚拟像素电路的输出节点可连接至从多个修复线中选择的至少一个的第三连接部分以及使虚拟像素电路的电源节点可连接至从多个修复线中选择的至少一个的第四连接部分。

[0023] 从第三连接部分和第四连接部分中选择的至少一个可被配置成可连接至从第一修复线 and 第二修复线中选择的至少一个,其中第一修复线设置成对应于虚拟像素的列,第二修复线布置成对应于与虚拟像素的列相邻的列。

[0024] 第一连接部分可包括位于发光元件的一个电极与修复线之间的重叠区域以及位于像素电路的电源节点与修复线之间的重叠区域,其中在发光元件的一个电极与修复线之间具有第一绝缘部分以及在像素电路的电源节点与修复线之间具有第二绝缘部分。

[0025] 有机发光显示装置还可包括联接来自多个修复线中的至少两个修复线的辅助修复线。

[0026] 修复线中的每个可布置在每个像素列或每个像素行中,多个像素可包括第一像素和第二像素,以及多个修复线可包括布置在包括第一像素的第一像素列中的第一修复线以及布置在包括第二像素的第二像素列中的第二修复线,并且第一像素可包括使发光元件的一个电极可连接至第一修复线 and 第二修复线中的至少一个的第一连接部分,以及使像素电路的电源节点可连接至第一修复线 and 第二修复线中的至少一个的第二连接部分。

[0027] 在随后的说明中将部分地阐述附加的方面,并且部分地,附加的方面根据描述将是显而易见的,或者可通过本实施方式的实践获悉。

附图说明

[0028] 通过实施方式的以下描述结合考虑附图,这些方面和 / 或其他方面将变得显而易见且更容易理解,在附图中:

[0029] 图 1 是示出了根据本发明实施方式的有机发光显示装置的框图;

[0030] 图 2 是示出了根据本发明实施方式的、有机发光显示装置的像素的电路图;

[0031] 图 3 是示出了根据本发明实施方式的、有机发光显示装置的像素以及联接至该像素的虚拟像素的电路图;

[0032] 图 4 是示出了根据本发明实施方式的、图 1 的显示面板的示意图;

[0033] 图 5 是用于说明根据本发明实施方式的、修复图 4 的显示面板中缺陷像素的方法的图形;

[0034] 图 6 是示出了根据本发明另一实施方式的图 1 的显示面板的图形;

[0035] 图 7 是用于说明根据本发明实施方式的、修复图 6 的显示面板中的缺陷像素的方法的图形;

[0036] 图 8 是示出了根据本发明另一实施方式的图 1 的显示面板的图形;

[0037] 图 9 是用于说明根据本发明实施方式的、修复图 8 的显示面板中的缺陷像素的方法的图形;

[0038] 图 10 是示出了根据本发明实施方式的、像素以及围绕该像素的布线的图形;

[0039] 图 11 是示出了根据本发明实施方式的、图 10 的像素周围的布线的一些部分的平面图;

[0040] 图 12 是根据本发明实施方式的、沿图 11 的线 XII-XII' 所取的横截面视图;

- [0041] 图 13 是示出了根据本发明实施方式的、图 10 像素的一部分的横截面视图；
- [0042] 图 14 是示出了根据本发明实施方式的虚拟像素以及该虚拟像素周围的布线的图形；
- [0043] 图 15 是示出了根据本发明实施方式的、图 14 的虚拟像素周围的布线的一些部分的平面图；
- [0044] 图 16 是根据本发明实施方式的、沿图 15 的线 XVI-XVI' 所取的横截面视图；以及
- [0045] 图 17 是示出了根据本发明实施方式的、图 14 的虚拟像素的一部分的横截面视图。

具体实施方式

[0046] 本发明可包括多个实施方式和变型，其示例性实施方式将在附图中示出并在本文中更详细地描述。本发明的方面和特征及其附随方法将根据结合附图进行的、各实施方式的以下描述而变得显而易见。但是，本发明不局限于下面描述的实施方式，并且可以多种方式实施。

[0047] 应理解，虽然术语“第一”、“第二”等可在本文中使用以描述多个部件，但是这些部件不应该由这些术语限制。这些部件仅用于将一个部件与另一部件区分开来。

[0048] 如本文所使用的，除非上下文清楚地另有指示，单数形式“一个 (a)”、“一个 (an)”和“该 (the)”旨在同样包括复数形式。

[0049] 还应理解，本文使用的术语“包括 (comprises)”和 / 或“包括 (comprising)”用于说明存在描述的特征或部件，但是不排除一个或多个其他特征或部件的存在或添加。

[0050] 应理解，当层、区域或部件被称作“形成在”另一层、区域或部件“上”时，其可直接或间接地形成在另一层、区域或部件上。即，例如，可以存在中间层、区域或部件。

[0051] 为了便于说明，附图中的元件的尺寸可以被放大。换言之，因为附图中的元件的尺寸和厚度为了便于说明而任意示出，因此本发明不受其限制。

[0052] 当某个实施方式可以不同的方式实现时，可以与所描述的顺序不同的顺序执行具体的处理顺序。例如，两个连续描述的处理可基本上同时执行或者以与所述的顺序相反的顺序执行。

[0053] 现在将参照附图更充分地描述本发明的实施方式的诸方面，在附图中示出了本发明的示例性实施方式。在附图中，相同的元件由相同的参考数字表示，并因此将不再给出它们的重复说明。

[0054] 图 1 是示出了根据本发明实施方式的有机发光显示装置 100 的框图。

[0055] 参照图 1，有机发光显示装置 100 可包括显示面板 110、扫描驱动器 120、数据驱动器 130、控制器 140 以及供电单元 150。扫描驱动器 120、数据驱动器 130 以及控制器 140 可分别形成在单独的半导体芯片上，或者可集成到一个半导体芯片中。扫描驱动器 120 和显示面板 110 可形成在同一基底上。

[0056] 其中布置像素 P 的有源区域 AA 以及其中布置虚拟像素 DP 的虚拟区域 DA 可限定在或位于显示面板 110 上。虚拟区域 DA 可位于有源区域 AA 外部以与有源区域 AA 相邻。例如，如图 1 所示，虚拟区域 DA 可位于有源区域 AA 之上（例如，从平面图观察），或者可位于有源区域 AA 之下（例如，从平面图观察）。可选地，虚拟区域 DA 可既位于有源区域 AA 之上又位于有源区域 AA 之下。可选地，虚拟区域 DA 可位于有源区域 AA 左侧和 / 或右侧。显示

面板 110 可以为（但不限于）平板显示面板，例如有机发光二极管（OLED）面板、薄膜晶体管液晶显示（TFT-LCD）面板、等离子显示面板（PDP）或发光二极管（LED）面板。以下将在显示面板 110 为 OLED 面板的假设下进行说明。

[0057] 包括像素 P_{ij} 的像素 P 布置在有源区域 AA 中，其中像素 P_{ij} 联接至第 i 条扫描线 SL_i 和第 j 条数据线 DL_j 。像素 P 和虚拟像素 DP 联接至在行方向上延伸的扫描线 SL_1 – SL_{n+1} （在下文中，称作‘SL’）以及在列方向上延伸的数据线 DL_1 – DL_m （在下文中，称作‘DL’）。像素 P 布置在行方向和列方向上，例如，以矩阵形式。本文中使用的术语‘行方向’是指图 1 中的水平方向，以及本文中使用的术语‘列方向’是指图 1 中的垂直方向。但是，行方向和列方向可分别指垂直方向和水平方向。具体地，在有机发光显示装置 100 或包括有机发光显示装置 100 的应用产品中，行方向可以为垂直方向并且列方向可以为水平方向。行方向和列方向可以互相垂直或者互相不垂直。

[0058] 扫描线 SL 中的每个都联接至同一行的像素 P 或同一行的虚拟像素 DP，并向同一行的像素 P 或同一行的虚拟像素 DP 传输扫描信号。数据线 DL 中的每个都连接至同一列的像素 P 和同一列的虚拟像素 DP，并向同一列的像素 P 和同一列的虚拟像素 DP 传输数据信号。

[0059] 显示面板 110 包括联接至像素 P 以向像素 P 施加电源电压（例如，ELVDD）的电压线 VL。电压线 VL 联接至供电单元 150。供电单元 150 生成用于驱动像素 P 的电源电压 ELVDD 并向电压线 VL 施加电源电压 ELVDD。虽然电源电压 ELVDD 在图 1 中为正电压，但是根据像素 P 的电路配置，供电单元 150 可向电压线 VL 施加负电压（例如，ELVSS）或接地电压。

[0060] 在图 1 中仅示出了电压线 VL 的一部分。虽然在图 1 中电压线 VL 在列方向上延伸，但是电压线 VL 也可在行方向上延伸或者可具有在行方向和列方向上都延伸的网状结构。虽然本发明的实施方式将以电压线 VL 在列方向上延伸的假设进行说明，但是本发明的实施方式可应用于多种情况中的任何情况，例如，电压线 VL 在行方向上延伸的情况或者电压线 VL 在行方向和列方向都延伸的情况。

[0061] 因为用于驱动像素 P 并使像素 P 发光的驱动电源通过电压线 VL 供应，因此流过电压线 VL 的电流相当大。电压线 VL 具有线电阻，并且由于电流流过电压线 VL 而出现压降。压降被称作 IR 下降。为了降低 IR 下降量，电压线 VL 可设计成具有低线电阻。例如，电压线 VL 可具有比其他线（例如，数据线 DL、扫描线 SL 以及修复线 RL）更大的宽度。例如，电压线 VL 的宽度可以比数据线 DL、扫描线 SL 以及修复线 RL 中的一个的宽度大几倍。此外，电压线 VL 可具有比其他线更大的厚度。

[0062] 由于 IR 下降，电源电压 ELVDD 的电平可根据在电压线 VL 上的位置而改变。例如，电压线 VL 的、直接联接至供电单元 150 的部分的电源电压 ELVDD 的电平高于电压线 VL 的、远离供电单元 150 的部分的电源电压 ELVDD 的电平。当供电单元 150 位于显示面板 110 外部时，电源电压 ELVDD 的电平可从显示面板 110 的外边缘朝向显示面板 110 的中心部分降低。位于电源电压 ELVDD 的电平较高的位置处的像素 P 的亮度可高于位于电源电压 ELVDD 的电平较低的位置处的像素 P 的亮度。

[0063] 但是，因为像素 P 公共地联接至电压线 VL 并且由此施加于相邻像素 P 的电源电压 ELVDD 的电平可基本上相同或相似，因此相邻像素 P 之间的亮度差可能不大并且因此亮度差可能不会被观察者察觉。

[0064] 当通过使用虚拟像素 DP 修复缺陷像素时,虚拟像素 DP 与相邻于缺陷像素的像素 P 可能不与彼此相邻。在这种情况下,施加于与缺陷像素相邻的像素 P 的电源电压 ELVDD 的电平与施加于虚拟像素 DP 的电源电压 ELVDD 的电平之间可能具有较大差异。在这种情况下,相邻于缺陷像素的像素 P 与通过使用虚拟像素 DP 修复的缺陷像素之间可能具有亮度差,并且该亮度差可能被观察者察觉。由此,观察者可能看到具有降低质量的图像。

[0065] 在图 1 中,为了避免(或降低)由于这种亮度差而导致的图像质量退化,施加于用于修复缺陷像素的虚拟像素 DP 的电源电压 ELVDD 可不直接从电压线 VL 施加并且可通过修复线 RL 施加。例如,施加于缺陷像素或缺陷像素的邻近像素的电源电压 ELVDD 可通过修复线 RL 施加于用于修复缺陷像素的虚拟像素 DP。因此,通过使用虚拟像素 DP 修复的缺陷像素与相邻于缺陷像素的像素 P 之间的亮度差可降低,这将在下面更详细地说明。

[0066] 显示面板 110 包括多个修复线 RL,修复线 RL 包括图 1 的修复线 RL_j。修复线 RL 中的每个可连接至同一列的像素 P,并在列方向上延伸以可连接(例如,配置成待联接)至同一列的虚拟像素 DP。参照图 1,修复线 RL_j 可传输地布置成从同一列的虚拟像素 DP_j 向从同一列的像素 P 中选择一个(例如,像素 P_{ij})传输驱动电流。当修复线 RL_j 联接至同一列的像素 P_{ij} 以及同一列的虚拟像素 DP_j 时,虚拟像素 DP_j 可通过修复线 RL_j 向像素 P_{ij} 施加驱动电流。参照图 1,修复线 RL_j 可传输地布置成从接收像素 P_{ij} 的驱动电源的电源节点向同一列的虚拟像素 DP_j 或不同列的虚拟像素传输驱动电源,例如,供给至像素 P_{ij} 的电源电压 ELVDD。当修复线 RL_j 连接至与像素 P_{ij} 在相同列或与像素 P_{ij} 在不同列的虚拟像素时,供给至像素 P_{ij} 的驱动电源可通过修复线 RL_j 供给至联接至修复线 RL_j 的虚拟像素。

[0067] 本文使用的术语“可连接的”以及“配置成待联接”是指当前线没有电气性联接但是可在修复处理期间电气性联接的状态或配置。例如,当第一构件和第二构件被布置成可连接的时,虽然第一构件和第二构件当前没有联接至彼此,但是第一构件和第二构件可在修复处理期间联接至彼此。

[0068] 在结构上,“可连接的”第一构件和第二构件可被布置成彼此相交,并且在重叠区域中第一构件和第二构件之间具有绝缘膜。当激光束在修复处理期间发射至重叠区域时,重叠区域中的绝缘膜可失效并且第一构件和第二构件可电气性联接至彼此。造成绝缘膜失效的方法不限于激光束的发射。

[0069] 本文所使用的术语“可传输的”或“可传输地”是指当两个可连接的元件在修复处理期间联接至彼此时,在两个元件之间可发生电流或电压传输的情况。即,虽然在两个元件在修复处理期间联接至彼此之前两个元件之间不发生传输,但是一旦两个元件在修复处理期间联接至彼此,在两个元件之间便可发生传输。

[0070] 本文所使用的“可分离的”或“可分离地”是指在修复处理期间可通过使用激光束分离元件的情况。例如,当第一构件和第二构件可分离地联接至彼此,即使第一构件和第二构件当前联接至彼此,但是在修复处理期间第一构件和第二构件可彼此分离或隔离。

[0071] 在结构上,可分离地联接至彼此的第一构件和第二构件可被布置成通过导电性连接构件可连接至彼此。当激光束在修复处理期间发射至导电性连接构件时,导电性连接构件的、激光束发射到的部分熔化并被切割。由此,第一构件和第二构件彼此电气性绝缘。例如,导电性连接构件可包括硅层,该硅层由于通过激光束生成的热而可熔化。在这种情况下,可分离地连接第一构件与第二构件的导电性连接构件可包括可以对其发射激光束的部

分。可选地,导电性连接构件可由于通过电流引起的焦耳热而熔化并被切割。切割导电性连接构件的方法不限于激光束的发射。

[0072] 包括虚拟像素 DP_j 的虚拟像素 DP 布置在虚拟区域 DA 中。如图 1 所示,虚拟像素 DP 可布置在行方向中。可选地,虚拟像素 DP 可布置在两个或更多行中。可选地,虚拟像素 DP 可布置在有源区域 AA 之上和有源区域 AA 之下的两个或更多行中。可选地,虚拟区域 DA 可形成在有源区域 AA 的左侧和 / 或右侧,并且虚拟像素 DP 可布置在列方向中。

[0073] 虚拟像素 DP 可分别联接至同一列的数据线 DL。虚拟像素 DP 可联接至同一列的修复线 RL。当虚拟像素 DP 布置在两个或更多行中或者虚拟像素 DP 包括两个或更多虚拟像素电路 DPC 时,修复线 RL 可被布置成联接至同一列的多个虚拟像素 DP 中的一个,或者可被布置成联接至同一列的虚拟像素 DP 的多个虚拟像素电路 DPC 中的一个。

[0074] 用于虚拟像素 DP 的扫描线 S_{N+1} 布置在图 1 中的虚拟区域 DA 中,并且在这种情况下,用于虚拟像素 DP 的扫描信号可通过扫描线 S_{N+1} 施加至虚拟像素 DP。但是,本实施方式不限于此,并且用于虚拟像素 DP 的附加的扫描线可另外布置在虚拟区域 DA 中,或任何扫描线都可省略并且由此可不联接至扫描驱动器 120。

[0075] 像素 P 中的每个都包括可分离地联接至彼此的发光元件 E 和像素电路 PC。虽然在图 1 中一个像素 P 包括一个发光元件 E 和一个像素电路 PC,但是本实施方式不限于此,并且一个像素 P 可包括多个发光元件 E 和多个像素电路 PC。在这种情况下,形成一对的发光元件 E 和像素电路 PC 可构成一个子像素。

[0076] 发光元件 E 可以为 OLED, OLED 包括布置在像素电极与对电极之间的有机发光层。像素电极与对电极可分别为 OLED 的阳极和阴极。可选地,根据像素电路 PC 的配置,像素电极可以为 OLED 的阴极并且对电极可以为 OLED 的阳极。本文所使用的发光元件 E 的像素电极可以指当前联接至像素电路 PC 但是可与像素电路 PC 分离或隔离的电极。

[0077] 单元像素可包括表示多种颜色的多个子像素以显示多种颜色。本文所使用的像素 P 一般是指一个子像素。但是,本实施方式不限于此,并且像素 P 可指代包括多个子像素的一个单元像素。即,一个像素可以指一个子像素或构成一个单元像素的多个子像素。

[0078] 虚拟像素 DP 中的每个都包括虚拟像素电路 DPC。一个虚拟像素 DP 可包括多个虚拟像素电路 DPC。像素电路 PC 和虚拟像素电路 DPC 可以为使用模拟驱动方法的像素电路。可选地,像素电路 PC 和虚拟像素电路 DPC 可以为使用数字驱动方法的像素电路。

[0079] 本发明的实施方式中的虚拟像素 DP 可包括发光元件。当虚拟像素 DP 包括发光元件时,发光元件可以实际上不发光并且可仅起电路元件的作用。例如,发光元件可起电容器的作用。虽然本发明的以下实施方式将在虚拟像素 DP 仅包括虚拟像素电路 DPC 的假设下进行说明,但是本发明的实施方式中的虚拟像素 DP 的结构不限于此。

[0080] 一个虚拟像素可以指一个虚拟像素电路或与构成一个单元像素的子像素的数量相对应的多个虚拟像素电路。

[0081] 控制器 140 可控制扫描驱动器 120 和数据驱动器 130。控制器 140 可控制供电单元 150 以向像素 P 施加电源电压 ELVDD、电源电压 ELVSS、发射控制信号 EM、初始电压 V_{int}。控制器 140 可生成包括扫描控制信号 SCS 和数据控制信号 DCS 的多个控制信号。例如,控制器 140 可基于水平同步信号和垂直同步信号生成扫描控制信号 SCS、数据控制信号 DCS 以及数字图像数据 DATA。

[0082] 扫描驱动器 120 可响应于扫描控制信号 SCS 顺序地驱动扫描线 SL。例如,扫描控制信号 SCS 可以为指示扫描驱动器 120 开始对扫描线 SL 进行扫描的指令信号。扫描驱动器 120 可生成扫描信号,并且可通过扫描线 SL 向像素 P 和虚拟像素 DP 顺序地施加扫描信号。

[0083] 数据驱动器 130 可响应于数据控制信号 DCS 和数字图像数据 DATA 驱动数据线 DL。数据驱动器 130 可将具有灰度的数字图像数据 DATA 转换成具有与灰度相对应的灰度电压的数据信号,并且可通过数据线 DL 向像素 P 和虚拟像素 DP 顺序地施加该数据信号。

[0084] 当图 1 的像素 P_{ij} 为缺陷像素时,虚拟像素 DP_j 可用于修复像素 P_{ij} 。当图 1 的像素 P_{ij} 不是缺陷像素并且为缺陷像素的相邻像素时,虚拟像素 DP_j 可用于修复缺陷像素,并且施加于像素 P_{ij} 的电源电压可作为电源电压施加于虚拟像素 DP_j 。

[0085] 例如,当图 1 的像素 P_{ij} 为缺陷像素时,像素 P_{ij} 的发光元件 E 可与像素 P_{ij} 的像素电路 PC 分离或隔离,并且可通过同一列的修复线 RL_j 联接至同一列的虚拟像素 DP_j 。像素 P_{ij} 的发光元件 E 可通过同一列的修复线 RL_j 接收由虚拟像素 DP_j 的虚拟像素电路 DPC 生成的驱动电流,并且可以以与驱动电流相对应的亮度发光。因为像素 P_{ij} 和虚拟像素 DP_j 位于同一列,因此缺陷像素 P_{ij} 和虚拟像素 DP_j 可通过同一列的数据线 DL_j 共同接收数据信号。

[0086] 可选地,当图 1 的像素 P_{ij} 为缺陷像素的相邻像素时,施加于像素 P_{ij} 的电源电压 $ELVDD$ 通过同一列的修复线 RL_j 施加于虚拟像素 DP_j 。在这种情况下,由于仅像素 P_{ij} 和虚拟像素 DP_j 联接至修复线 RL_j ,因此流过修复线 RL_j 的电流是相当小的。因此,在修复线 RL_j 中不发生压降或发生非常小的压降,并且在施加于像素 P_{ij} 的电源电压 $ELVDD$ 的电平与施加于虚拟像素 DP_j 的电源电压 $ELVDD$ 的电平之间没有差异或具有细微的差异。因此,即使当缺陷像素的发光元件 E 根据由虚拟像素电路 DPC 供给的驱动电流发光时,缺陷像素的发光元件 E 的亮度与像素 P_{ij} 的发光元件 E 的亮度基本上相同或在它们之间具有观察者不会察觉的非常小的差异,其中像素 P_{ij} 为缺陷像素的相邻像素。本实施方式的多种变型将在下面更详细地说明。

[0087] 虽然由于空间限制在图 1 中仅示出了位于同一列的一个像素 P_{ij} 和一个虚拟像素 DP_j ,但是本领域的技术人员应理解可在显示面板 110 上布置多个像素 P 和多个虚拟像素 DP。虽然在图 1 中仅示出了扫描线 SL_i 、数据线 DL_j 以及修复线 RL_j ,但本领域的技术人员应理解在显示面板 110 上布置有 $n+1$ 个扫描线 SL、 m 个数据线 DL 以及 m 个修复线 RL,其中 m 和 n 为自然数并且可彼此相同或不同。

[0088] 图 2 是示出了根据本发明实施方式的、有机发光显示装置 100 中的像素 P 的电路图。

[0089] 参照图 2,像素 P 包括像素电路 PC 和发光元件 E。像素电路 PC 和发光元件 E 可分离地联接至彼此。

[0090] 发光元件 E 可以为例如包括阳极和阴极的 OLED。例如,阳极可联接至像素电路 PC,并且电源电压(例如, $ELVSS$)可施加于阴极。

[0091] 像素电路 PC 包括第一至第四节点 Na 、 Nb 、 Nc 以及 Nd 。第一节点 Na 可分离地联接至发光元件 E 的像素电极(在图 2 中为阳极)。例如,第一节点 Na 当前连接至像素电极,并且可在修复处理期间分离或隔离。像素电路 PC 可通过第一节点 Na 输出驱动电流 I。本文

所使用的像素电路 PC 的输出节点可以指像素电路 PC 的输出电流流过的节点,例如图 2 的第一节点 Na。

[0092] 第二节点 Nb 为施加电源电压(例如,电源电压 ELVDD)的节点。由于电源电压,像素电路 PC 被驱动并生成驱动电流 I。本文所使用的像素电路 PC 的电源节点可以指施加像素电路 PC 的电源电压的节点,例如图 2 的第二节点 Nb。

[0093] 第三节点 Nc 为接收扫描信号 S 的节点,以及第四节点 Nd 为接收数据信号 D 的节点。

[0094] 像素电路 PC 可包括例如开关晶体管 T1、驱动晶体管 T2 以及存储电容器 C,如图 2 所示。开关晶体管 T1 可响应于施加于第三节点 Nc 的扫描信号 S 向第五节点 Ne 传输施加于第四节点 Nd 的数据信号 D。存储电容器 C 可联接在第二节点 Nb 与第五节点 Ne 之间,并且可充有与传输至第五节点 Ne 的数据信号 D 相对应的电压。驱动晶体管 T2 可使用通过第二节点 Nb 施加的电源电压向第一节点 Na 输出驱动电流 I,该驱动电流 I 对应于由存储电容器 C 所充的电压。由于驱动电流 I,发光元件 E 可以以与数据信号 D 相对应的亮度发光。

[0095] 图 2 的像素电路 PC 仅为示例性实施方式,并且附加的晶体管和/或附加的电容器(例如电源电压补偿电路)可包括在像素电路 PC 中以执行多种功能。此外,虽然开关晶体管 T1 和驱动晶体管 T2 在图 2 中示出为 NMOS 晶体管,但是像素电路 PC 可包括 PMOS 晶体管或 NMOS 晶体管与 PMOS 晶体管的组合。

[0096] 虽然可使用模拟驱动方法操作图 2 的像素 P,但是本实施方式不限于此并且像素 P 可使用数字驱动方法操作。

[0097] 图 3 是示出了根据本发明实施方式的、有机发光显示装置 100 中的像素 P 和联接至像素 P 的虚拟像素 DP 的电路图。

[0098] 图 3 的像素 P 包括与图 2 的像素电路 PC 相同的像素电路。虚拟像素 DP 包括虚拟像素电路 DPC。

[0099] 在像素 P 的像素电路 PC 中,第一节点 Na 可分离地联接至像素 P 的发光元件 E 的像素电极,并且可以在修复处理期间分离或隔离。发光元件 E 的由于第一节点 Na 而与像素电路 PC 分离或隔离的像素电极被布置成可连接至修复线 RL 并且可以在修复处理期间联接至修复线 RL。

[0100] 虚拟像素电路 DPC 可包括分别与像素电路 PC 的第一至第四节点 Na、Nb、Nc 以及 Nd 相对应的第一至第四虚拟节点。第一至第四虚拟节点可分别由‘DNa’、‘DNb’、‘DNC’以及‘DND’表示。例如,在电路配置方面,虚拟像素电路 DPC 可与像素电路 PC 相同。可选地,虚拟像素电路 DPC 可与像素电路 PC 不同。

[0101] 在虚拟像素 DP 的虚拟像素电路 DPC 中,第一虚拟节点 DNa 联接至修复线 RL 或被可连接地布置并且可在修复处理期间联接至修复线 RL。参照图 3,修复线 RL 可联接像素 P 的发光元件 E 的像素电极与虚拟像素电路 DPC。

[0102] 另一修复线可联接至第二虚拟节点 DNb。另一修复线可连接位于像素 P 和虚拟像素电路 DPC 周围的相邻像素。例如,另一修复线可将施加于像素 P 的相邻像素的电源电压 ELVDD 施加于第二虚拟节点 DNb,这将在下面更详细地说明。

[0103] 第三虚拟节点 DNC 从扫描线 SLn+1 接收扫描信号 S,以及第四虚拟节点 DND 从数据线 DL 接收数据信号 D。相同的数据信号可施加于第四虚拟节点 DND 和第四节点 Nd。

[0104] 图 4 是示出了根据本发明实施方式的、图 1 的显示面板 110 的图形。

[0105] 参照图 4, 为了便于说明, 示出了两个像素 P 和一个虚拟像素 DP。第一像素 P1 联接至电压线 VL、第 i 条扫描线 SL_i 以及第 j 条数据线 DL_j。第二像素 P2 联接至电压线 VL、第 i 条扫描线 SL_i 以及第 j-1 条数据线 DL_{j-1}。虚拟像素 DP 联接至第 j 条数据线 DL_j。

[0106] 图 4 中没有示出其他像素和其他虚拟像素。同样, 其他扫描线 SL、其他数据线 DL 以及其他修复线 RL 也没有示出。虽然在图 4 中没有示出像素电路 PC、发光元件 E 以及虚拟像素电路 DPC 的详细结构, 但是详细结构可与参照图 3 描述的结构相同。

[0107] 在第一像素 P1 和第二像素 P2 中的每个中, 像素电路 PC 和发光元件 E 可分离地联接至彼此。第一像素 P1 的发光元件 E 可连接至第一修复线 RL1。第一像素 P1 的像素电路 PC 的电源节点联接至电压线 VL, 并且可连接至第一修复线 RL1。第二像素 P2 的发光元件 E 可连接至第二修复线 RL2。第二像素 P2 的像素电路 PC 的电源节点联接至电压线 VL, 并且可连接至第二修复线 RL2。虚拟像素 DP 的虚拟像素电路 DPC 联接至第一修复线 RL1 和 / 或第二修复线 RL2, 或者被配置成待联接至第一修复线 RL1 和 / 或第二修复线 RL2。

[0108] 图 5 是用于说明根据本发明实施方式的、修复图 4 的显示面板 110 中的缺陷像素的方法的图形。例如, 将在缺陷出现在第一像素 P1 中的假设之下说明通过使用同一列中的虚拟像素 DP 修复第一像素 P1 的方法。参照图 5, 第二像素 P2 还可用于修复第一像素 P1。

[0109] 参照图 5, 第一像素 P1 的发光元件 E 与第一像素 P1 的像素电路 PC 电气性分离或隔离。例如, 可通过向发光元件 E 与像素电路 PC 之间的连接区域 41 发射激光束而使发光元件 E 和像素电路 PC 通过切割彼此分离或隔离。

[0110] 第一像素 P1 的发光元件 E 电气性联接至虚拟像素 DP 的虚拟像素电路 DPC (例如, 虚拟像素电路 DPC 的输出节点)。为此, 第一像素 P1 的发光元件 E 的像素电极联接至同一列的第一修复线 RL1。例如, 通过向连接至第一像素 P1 的发光元件 E 的像素电极的连接构件 (例如, 分支线) 与同一列的第一修复线 RL1 之间的重叠区域 42 发射激光束将发光元件 E 的像素电极电气性联接至第一修复线 RL1。

[0111] 虚拟像素电路 DPC 联接至第一修复线 RL1。例如, 通过向联接至虚拟像素电路 DPC 的输出节点的连接构件 (例如, 分支线) 与同一列的第一修复线 RL1 之间的重叠区域 43 发射激光束将虚拟像素电路 DPC 的输出节点电气性联接至第一修复线 RL1。因此, 从虚拟像素电路 DPC 的输出节点输出的驱动电流 I 可通过第一修复线 RL1 流动至第一像素 P1 的发光元件 E。

[0112] 由于驱动电流 I, 第一像素 P1 的发光元件 E 以与数据信号 D_j 相对应的亮度发光。如果分别施加于彼此相邻的第一像素 P1 与第二像素 P2 的电源电压 ELVDD1 的电平和电源电压 ELVDD2 的电平相同, 那么第一像素 P1 的亮度几乎与第一像素 P1 并非为缺陷像素时的亮度相同。此外, 第一像素 P1 的亮度几乎与相邻于第一像素 P1 的第二像素 P2 的亮度相同, 并且即使当它们之间具有细微差异, 观察者也难以察觉到该细微差异。

[0113] 虚拟像素 DP 的虚拟像素电路 DPC 的电源节点通过第二修复线 RL2 电气性联接至第二像素 P2 的像素电路 PC 的电源节点。第二像素 P2 为第一像素 P1 的相邻像素, 其中第一像素 P1 为缺陷像素。为此, 第二像素 P2 的像素电路 PC 的电源节点联接至同一列中的第二修复线 RL2。例如, 通过向同一列的第二修复线 RL2 与联接至第二像素 P2 的像素电路 PC 的电源节点的连接构件 (例如, 分支线) 之间的重叠区域 44 发射激光束将第二像素 P2 的

像素电路 PC 的电源节点电气性联接至第二修复线 RL2。

[0114] 虚拟像素电路 DPC 联接至第二修复线 RL2。例如,通过向第二修复线 RL2 与联接至虚拟像素电路 DPC 的电源节点的连接构件(例如,分支线)之间的重叠区域 45 发射激光束而将虚拟像素电路 DPC 的电源节点电气性联接至第二修复线 RL2。因此,施加于第二像素 P2 的像素电路 PC 的电源节点的电源电压 ELVDD2 可施加于虚拟像素电路 DPC 的电源节点。

[0115] 因为第二修复线 RL2 本身具有线电阻,因此可发生 IR 下降,并且由此当第二像素 P2 的电源电压 ELVDD2 施加于虚拟像素电路 DPC 时,第二像素 P2 的电源电压 ELVDD2 的电平可能稍微降低。但是,第二像素 P2 的电源电压 ELVDD2 的降低小到可以忽略不计。因此,施加于第二像素 P2 的电源电压 ELVDD2 与施加于虚拟像素 DP 的电源电压 ELVDD2 之间的电平差异非常小,并且因此由这种非常小的电平差异所导致的第一像素 P1 与第二像素 P2 之间的亮度差异可能不会被观察者察觉。

[0116] 参照图 5,总之,第一修复线 RL1 可向第一像素 P1 的发光元件 E 传输从虚拟像素电路 DPC 输出的驱动电流 I,并且第二修复线 RL2 可向虚拟像素电路 DPC 的电源节点传输第二像素 P2 的电源电压 ELVDD2。

[0117] 为了使第一像素 P1 的像素电路 PC 失活,可通过使用例如激光束将第一像素 P1 的电源节点与电压线 VL 分离或隔离。

[0118] 虽然第二像素 P2 与第一像素 P1 位于同一行并且第二像素 P2 位于相对于第一像素 P1 的相邻列,但是本实施方式不限于此。在图 5 中,使用第二像素 P2 的电源电压 ELVDD2 以防止(或基本上防止)已经修复的第一像素 P1 的亮度与周围像素的亮度不同。因此,只要第二像素 P2 为第一像素 P1 的邻近像素,那么第二像素 P2 可以为任何像素,而不只是第一像素 P1 的相邻像素。例如,只要第二像素 P2 的电源电压 ELVDD2 与第一像素 P1 的电源电压 ELVDD1 基本上彼此相同或相似,那么用于修复第一像素 P1 的第二像素 P2 可位于第一像素 P1 附近的任何位置处。

[0119] 图 6 是示出了根据本发明的另一实施方式的图 1 的显示面板 110 的图形。

[0120] 参照图 6,类似于图 4 所示,为了便于说明,示出了两个像素 P 和一个虚拟像素 DP。参照图 6,与图 4 中的元件相同的元件由相同的参考数字表示。因此,已经提供的对于图 4 的显示面板 110 的描述可应用于图 6 的显示面板 110。

[0121] 在图 6 中,虚拟像素 DP 的虚拟像素电路 DPC 联接至第一修复线 RL1,或者被配置成待联接至第一修复线 RL1。例如,虚拟像素 DP 的虚拟像素电路 DPC 的电源节点联接至第一修复线 RL1 或者被配置成待联接至第一修复线 RL1。

[0122] 与图 4 不同,图 6 的显示面板 110 还可包括联接第一修复线 RL1 和第二修复线 RL2 的辅助修复线 SRL。参照图 6,联接至虚拟像素电路 DPC 的电源节点的连接构件和连接至虚拟像素电路 DPC 的输出节点的连接构件被配置成待联接至第一修复线 RL1。在这种情况下,辅助修复线 SRL 可用于在第二修复线 RL2 与虚拟像素电路 DPC 的电源节点之间形成电气通路。

[0123] 图 7 是用于说明根据本发明示例性实施方式的、修复图 6 的显示面板 110 中的缺陷像素的方法的图形。例如,图 7 是用于说明假设缺陷出现在第一像素 P1 中时通过使用同一列中的虚拟像素 DP 修复第一像素 P1 的方法的图形。参照图 7,第二像素 P2 和辅助修复线 SRL 还可用于修复第一像素 P1。

[0124] 参照图 7, 第一像素 P1 的发光元件 E 与第一像素 P1 的像素电路 PC 电气性分离或隔离。例如, 可通过向发光元件 E 与像素电路 PC 之间的连接区域 601 发射激光束而使发光元件 E 和像素电路 PC 通过执行切割彼此分离或隔离。

[0125] 第一像素 P1 的发光元件 E 电气性联接至虚拟像素 DP 的虚拟像素电路 DPC (即, 联接至虚拟像素电路 DPC 的输出节点)。为此, 第一像素 P1 的发光元件 E 的像素电极联接至同一列的第一修复线 RL1。例如, 通过向同一列的第一修复线 RL1 与联接至第一像素 P1 的发光元件 E 的像素电极的连接构件之间的重叠区域 611 发射激光束而将第一修复线 RL1 和联接至第一像素 P1 的发光元件 E 的像素电极的连接构件 (例如, 分支线) 联接至彼此。因此, 发光元件 E 的像素电极电气性联接至第一修复线 RL1。

[0126] 虚拟像素电路 DPC 联接至第一修复线 RL1。例如, 通过向同一列的第一修复线 RL1 与联接至虚拟像素电路 DPC 的输出节点的连接构件 (例如, 分支线) 之间的重叠区域 612 发射激光束, 将虚拟像素电路 DPC 的输出节点电气性联接至第一修复线 RL1。因此, 从虚拟像素电路 DPC 的输出节点输出的驱动电流 I 可通过第一修复线 RL1 流至第一像素 P1 的发光元件 E。

[0127] 由于驱动电流 I, 第一像素 P1 的发光元件 E 发射具有与数据信号 Dj 相对应的亮度的光。当假设分别施加于彼此相邻的第一像素 P1 与第二像素 P2 的电源电压 ELVDD1 的电平与电源电压 ELVDD2 的电平几乎相同时, 修复的第一像素 P1 的亮度几乎与当第一像素 P1 正常操作时的亮度相同。此外, 第一像素 P1 的亮度几乎与相邻于第一像素 P1 的第二像素 P2 的亮度相同, 并且即使当第一像素 P1 的亮度与第二像素 P2 的亮度之间具有细微差异时, 观察者也难以察觉这种细微的差异。

[0128] 虚拟像素 DP 的虚拟像素电路 DPC 的电源节点通过第二修复线 RL2 电气性联接至第二像素 P2 的像素电路 PC 的电源节点, 其中第二像素 P2 为第一像素 P1 的邻近像素, 第一像素 P1 为缺陷像素。为此, 第二像素 P2 的像素电路 PC 的电源节点连接至同一列的第二修复线 RL2。例如, 通过向同一列的第二修复线 RL2 与联接至第二像素 P2 的像素电路 PC 的电源节点的连接构件 (例如, 分支线) 之间的重叠区域 613 发射激光束, 将第二像素 P2 的像素电路 PC 的电源节点电气性联接至第二修复线 RL2。

[0129] 辅助修复线 SRL 用于在虚拟像素电路 DPC 与第二修复线 RL2 之间形成电气通路。例如, 第二修复线 RL2 与辅助修复线 SRL 在重叠区域 614 中联接至彼此, 辅助修复线 SRL 与第一修复线 RL1 在重叠区域 615 中联接至彼此, 以及第一修复线 RL1 与联接至虚拟像素电路 DPC 的电源节点的连接构件 (例如, 分支线) 在重叠区域 616 中联接至彼此。因此, 虚拟像素电路 DPC 的电源节点电气性联接至第二修复线 RL2。施加于第二像素 P2 的像素电路 PC 的电源节点的电源电压 ELVDD2 可通过第二修复线 RL2、辅助修复线 SRL 以及第一修复线 RL1 施加于虚拟像素电路 DPC 的电源节点。可通过发射激光束在每个重叠区域中将两个导电性构件联接。

[0130] 辅助修复线 SRL 的连接第一修复线 RL1 和第二修复线 RL2 的部分的外边缘 603 和 604 都可被切割。因此, 辅助修复线 SRL 的其他部分可用于修复另一缺陷像素。切割可通过例如发射激光束执行。

[0131] 参照图 7, 第一修复线 RL1 向第一像素 P1 传输虚拟像素电路 DPC 的输出电流, 并向该虚拟像素电路 DPC 施加第二像素 P2 的电源电压 ELVDD2。为了执行这些功能, 第一修复

线 RL1 可被一分为二。例如,第一修复线 RL1 的位于重叠区域 616 与重叠区域 612 之间的部分 602 可被切割,其中,重叠区域 616 位于虚拟像素电路 DPC 的电源节点的连接构件与第一修复线 RL1 之间,重叠区域 612 位于虚拟像素电路 DPC 的输出节点的连接构件与第一修复线 RL1 之间。

[0132] 因为第二修复线 RL2、辅助修复线 SRL 以及第一修复线 RL1 本身具有线电阻,因此可发生 IR 下降。因此,当第二像素 P2 的电源电压 ELVDD2 被传输至虚拟像素电路 DPC 时电压电平可略微降低。但是,电压电平的降低小到可以忽略。因此,施加于第二像素 P2 的电源电压 ELVDD2 与施加于虚拟像素 DP 的电源电压 ELVDD2 之间的电平差异可能非常小,并且由该非常小的电平差异所导致的第一像素 P1 与第二像素 P2 之间的亮度差异可能不会被观察者察觉。

[0133] 参照图 7,总之,第一修复线 RL1 可向第一像素 P1 的发光元件 E 传输虚拟像素电路 DPC 的驱动电流 I,并且第二修复线 RL2 可向虚拟像素电路 DPC 的电源节点传输第二像素 P2 的电源电压 ELVDD2。

[0134] 为了使第一像素 P1 的像素电路 PC 失活,可通过使用例如激光束将第一像素 P1 的电源节点与电压线 VL 分离或隔离。

[0135] 虽然第二像素 P2 与第一像素 P1 位于同一行并且第二像素 P2 位于相对于第一像素 P1 的相邻列,但是本实施方式不限于此。在图 7 中,使用第二像素 P2 的电源电压以防止(或基本上防止)已经修复的第一像素 P1 的亮度与周围像素的亮度不同。因此,只要第二像素 P2 为第一像素 P1 的邻近像素,那么第二像素 P2 可为任何像素,而不只是第一像素 P1 的相邻像素。例如,只要第二像素 P2 的电源电压 ELVDD2 与第一像素 P1 的电源电压 ELVDD1 基本上彼此相同或相似,那么用于修复第一像素 P1 的第二像素 P2 可位于任何位置处。

[0136] 图 8 是示出了根据本发明另一实施方式的、图 1 的显示面板 110 的图形。

[0137] 参照图 8,类似于图 4 所示,为了便于说明,示出了两个像素 P 和一个虚拟像素 DP。虽然在下面被省略,但已经对图 4 的显示面板 110 进行的描述可应用于图 8 的显示面板 110。

[0138] 在图 8 中,虚拟像素 DP 的虚拟像素电路 DPC 联接至第一修复线 RL1 和第二修复线 RL2,或者被配置成待联接至第一修复线 RL1 和第二修复线 RL2。例如,虚拟像素 DP 的虚拟像素电路 DPC 的电源节点和输出节点联接至第一修复线 RL1 和第二修复线 RL2,或者被配置成待联接至第一修复线 RL1 和第二修复线 RL2。例如,如图 8 中所示,虚拟像素电路 DPC 的电源节点的连接构件可与第一修复线 RL1 和第二修复线 RL2 重叠,以可连接至第一修复线 RL1 和第二修复线 RL2,并且虚拟像素电路 DPC 的输出节点的连接构件可与第一修复线 RL1 和第二修复线 RL2 重叠,以可连接至第一修复线 RL1 和第二修复线 RL2。

[0139] 在这种结构中,根据修复处理从虚拟像素电路 DPC 输出的驱动电流可通过同一列的修复线或相邻列的修复线被传输至同一列中的第二像素 P2 或者或相邻列中的第一像素 P1。此外,根据修复处理施加于虚拟像素电路 DPC 的驱动电压可通过同一列的修复线或相邻列的修复线从同一列中的第二像素 P2 或相邻列中的第一像素 P1 传输。已经在图 4 至图 7 中说明了通过使用同一列中的虚拟像素 DP 修复缺陷像素的方法。将参照图 8 和图 9 说明通过使用相邻列中的虚拟像素 DP 修复缺陷像素的方法。

[0140] 图 9 是用于说明根据本发明实施方式的、修复图 8 的显示面板 110 中的缺陷像素

的方法的图形。

[0141] 例如,图 9 是用于说明在缺陷出现在第一像素 P1 中的假设之下通过使用相邻列中的虚拟像素 DP 修复第一像素 P1 的方法的图形。参照图 9,与虚拟像素 DP 位于同一列中的第二像素 P2 还可被用于修复第一像素 P1。

[0142] 参照图 9,第一像素 P1 的发光元件 E 与第一像素 P1 的像素电路 PC 电气性分离或隔离。例如,可通过向发光元件 E 与像素电路 PC 之间的连接区域 91 发射激光束执行切割,使发光元件 E 和像素电路 PC 彼此分离或隔离。

[0143] 第一像素 P1 的发光元件 E 电气性联接至相对于第一像素 P1 相邻的列中的虚拟像素 DP 的虚拟像素电路 DPC(即,联接至虚拟像素电路 DPC 的输出节点)。为此,第一像素 P1 的发光元件 E 的像素电极联接至同一列中的第一修复线 RL1。例如,通过向同一列中的第一修复线 RL1 与联接至第一像素 P1 的发光元件 E 的像素电极的连接构件之间的重叠区域 92 发射激光束,使联接至第一像素 P1 的发光元件 E 的像素电极的连接构件(例如,分支线)与第一修复线 RL1 在重叠区域 92 中联接至彼此。因此,发光元件 E 的像素电极电气性联接至第一修复线 RL1。

[0144] 如图 9 所示,虚拟像素电路 DPC 被提供为可连接至相邻列的修复线 RL1 以及同一列的修复线 RL2。在图 9 中,虚拟像素电路 DPC 联接至相邻列中的第一修复线 RL1。例如,通过向相邻列的第一修复线 RL1 与联接至虚拟像素电路 DPC 的输出节点的连接构件(例如,分支线)之间的重叠区域 93 发射激光束,使虚拟像素电路 DPC 的输出节点电气性联接至第一修复线 RL1。因此,从虚拟像素电路 DPC 的输出节点输出的驱动电流 I 可通过第一修复线 RL1 流至第一像素 P1 的发光元件 E。由此,第一像素 P1 的发光元件 E 发射具有与数据信号 Dj 相对应的亮度的光。

[0145] 虚拟像素电路 DPC 的电源节点通过第二修复线 RL2 电气性联接至第二像素 P2 的像素电路 PC 的电源节点,其中第二像素 P2 为相对于第一像素 P1 的相邻像素。为此,第二像素 P2 的像素电路 PC 的电源节点联接至同一列中的第二修复线 RL2。例如,通过向同一列中的第二修复线 RL2 与联接至第二像素 P2 的像素电路 PC 的电源节点的连接构件(例如,分支线)之间的重叠区域 94 发射激光束,使第二像素 P2 的像素电路 PC 的电源节点电气性联接至第二修复线 RL2。

[0146] 当假设分别施加于彼此相邻的第一像素 P1 与第二像素 P2 的电源电压 ELVDD1 的电平与电源电压 ELVDD2 的电平几乎相同时,已经修复的第一像素 P1 的亮度几乎与第一像素 P1 在正常操作状态下的亮度相同。此外,第一像素 P1 的亮度几乎与相邻于第一像素 P1 的第二像素 P2 的亮度相同,并且即使当第一像素 P1 的亮度与第二像素 P2 的亮度之间具有细微差异时,观察者也难以察觉这种细微的差异。

[0147] 因为第二修复线 RL2 本身具有线电阻,因此可发生 IR 下降。因此,当第二像素 P2 的电源电压 ELVDD2 被传输至虚拟像素电路 DPC 时电压电平可略微降低。但是,电压电平的降低小到可以忽略。因此,施加于第二像素 P2 的电源电压 ELVDD2 与施加于虚拟像素 DP 的电源电压 ELVDD2 之间的电平差异可能非常小,并且由此,由该非常小的电平差异所导致的第一像素 P1 与第二像素 P2 之间的亮度差异可能不会被观察者察觉。

[0148] 参照图 9,总之,第一修复线 RL1 可向第一像素 P1 的发光元件 E 传输虚拟像素电路 DPC 的驱动电流 I,并且第二修复线 RL2 可向虚拟像素电路 DPC 的电源节点传输第二像素 P2

的电源电压 ELVDD2。

[0149] 为了使第一像素 P1 的像素电路 PC 失活,可通过使用例如激光束使第一像素 P1 的电源节点与电压线 VL 分离或隔离。

[0150] 虽然第二像素 P2 与第一像素 P1 位于同一行并且第二像素 P2 还位于相对于第一像素 P1 的相邻列,但是本实施方式不限于此。在图 9 中,使用第二像素 P2 的电源电压以防止(或基本上防止)已经修复的第一像素 P1 的亮度与周围像素的亮度不同。因此,只要第二像素 P2 为邻近第一像素 P1 的像素,那么第二像素 P2 可以为任何像素,而不只是相对于第一像素 P1 的相邻像素。例如,只要第二像素 P2 的电源电压 ELVDD2 与第一像素 P1 的电源电压 ELVDD1 基本上彼此相同或相似,那么用于修复第一像素 P1 的第二像素 P2 可位于第一像素 P1 附近的任何位置处。

[0151] 参照图 4 至图 9,当显示面板 110 的第一像素 P1 中出现缺陷时,与第一像素 P1 在同一列中的虚拟像素 DP 可用于修复第一像素 P1。第二像素 P2 可用于向用来修复第一像素 P1 的虚拟像素 DP 供给驱动电源,其中第二像素 P2 为第一像素 P1 的邻近像素。可选地,当显示面板 110 的第一像素 P1 中出现缺陷时,位于相对于第一像素 P1 的相邻列中的虚拟像素 DP 可用于修复第一像素 P1。与虚拟像素 DP 位于同一列并且与第一像素 P1 相邻的第二像素 P2 可用于向用来修复第一像素 P1 的虚拟像素 DP 供给驱动电源。

[0152] 在图 5 和图 7 中,位于缺陷像素左侧的相邻像素用于修复缺陷像素,而在图 9 中,位于缺陷像素右侧的相邻像素用于修复缺陷像素。此外,在图 5 和图 7 中,与缺陷像素在同一列中的虚拟像素用于修复缺陷像素,而在图 9 中,与缺陷像素相邻的列的虚拟像素用于修复缺陷像素。由此,因为可对本发明的实施方式进行多种修改,所以可以以多种方式修复缺陷像素,同时最小化设置在显示面板中的虚拟像素和修复线的数量。

[0153] 图 10 是示出了根据本发明实施方式的像素 P 以及围绕该像素 P 的布线的图形。

[0154] 参照图 10,联接至扫描线 SL 和数据线 DL 的像素 P 包括像素电路 PC 和发光元件 E。像素电路 PC 和发光元件 E 在切割部分 101 中可彼此分离。联接至发光元件 E 的像素电极的电流连接构件 1021 在重叠部分 102 中与修复线 RL 重叠,并可连接至修复线 RL。联接至像素电路 PC 的电源节点的电源连接构件 1031 联接至电压线 VL,在重叠部分 103 中与修复线 RL 重叠,并可连接至修复线 RL。当电源连接构件 1031 和修复线 RL 在重叠部分 103 中联接时,电压线 VL 和修复线 RL 连接至彼此。修复线 RL 向像素 P 供给驱动电流或者从像素 P 向另一元件传输电源电压。即,在两个重叠部分 102 和 103 之一中两个导电性构件可联接至彼此。

[0155] 图 11 是示出了根据本发明实施方式的、图 10 的像素 P 周围的布线的一些部分的平面图。例如,图 11 是示出了图 10 的重叠部分 102 和 103 以及连接构件 1021 和 1031、修复线 RL 和电压线 VL 的一部分的平面图。图 12 是根据本发明实施方式的、沿图 11 的线 XII-XII' 所取的横截面视图。图 13 是示出了根据本发明实施方式的、图 10 的像素 P 的一部分横截面视图。例如,图 13 是示出了根据本发明实施方式的发光元件 E 和像素电路 PC 的驱动晶体管的横截面视图。

[0156] 参照图 12,电源连接构件 1031 形成在基底 121 和缓冲层 122 上。第一绝缘膜 123 形成在电源连接构件 1031 上,以及电流连接构件 1021 形成在第一绝缘膜 123 上。

[0157] 参照图 11 至图 13,电流连接构件 1021 可与一个导电性电极(例如,包括在像素电

路 PC 的 TFT 中的栅电极 132) 由相同的材料形成并可形成在相同的层上。第二绝缘膜 124 形成在电流连接构件 1021 上, 并且修复线 RL 形成在第二绝缘膜 124 上以在重叠部分 102 中与电流连接构件 1021 的至少一部分重叠并可连接至电流连接构件 1021。

[0158] 电源连接构件 1031 可与包括在像素电路 PC 的 TFT 中的有源层 131 由相同材料形成并可形成在相同层上。电源连接构件 1031 可由例如非晶硅、晶体硅或氧化物半导体形成。第一绝缘膜 123 和第二绝缘膜 124 形成在电源连接构件 1031 上, 并且通过接触孔联接至电源连接构件 1031 的电压线 VL 形成在第二绝缘膜 124 上。修复线 RL 形成在第二绝缘膜 124 上以在重叠部分 103 中与电源连接构件 1031 的至少一部分重叠并可连接至电源连接构件 1031。

[0159] 例如, 当修复线 RL 用于修复图 10 的像素 P 时, 修复线 RL 可向像素 P 的发光元件 E 供给从虚拟像素输出的驱动电流。为此, 位于像素电路 PC 与发光元件 E 之间的切割部分 101 被分离。插入重叠部分 102 中的绝缘膜可失效。一旦重叠部分 102 的绝缘膜失效, 修复线 RL 可通过电流连接构件 1021 联接至发光元件 E 并且可供给驱动电流。

[0160] 可选地, 修复线 RL 可用于修复另一缺陷像素, 并且为此, 当修复线 RL 用于从图 10 的像素 P 向用于修复缺陷像素的虚拟像素施加电源电压时, 修复线 RL 可将施加于像素电路 PC 的电源节点的电源电压施加于虚拟像素。为此, 布置在重叠部分 103 中的两个导电性构件之间的绝缘膜可失效。一旦重叠部分 103 的绝缘膜失效, 修复线 RL 可通过电源连接构件 1031 电气性联接至电压线 VL, 并且可向联接至修复线 RL 的虚拟像素传输驱动电流。

[0161] 图 14 是示出了根据本发明实施方式的虚拟像素 DP 以及该虚拟像素 DP 周围的布线的图形。

[0162] 参照图 14, 联接至虚拟扫描线 DSL 和数据线 DL 的虚拟像素 DP 包括虚拟像素电路 DPC。虚拟像素 DP 还可包括类似于如上所述电路元件的、与发光元件 E 相对应的电路。联接至虚拟像素电路 DPC 的输出节点的电源连接构件 1041 在重叠部分 104 中与修复线 RL 重叠, 并且可连接至修复线 RL。联接至虚拟像素电路 DPC 的电源节点的电流连接构件 1051 在重叠部分 105 中与修复线 RL 重叠, 并且可连接至修复线 RL。虽然在图 14 中电源连接构件 1041 和电流连接构件 1051 都可连接至修复线 RL, 但是在本发明的上述实施方式中虚拟像素电路 DPC 的电源连接构件 1041 和电流连接构件 1051 可以为分别可连接至不同的修复线 RL。可选地, 虚拟像素电路 DPC 的电源连接构件 1041 和电流连接构件 1051 可被配置成待联接至两个不同的修复线 RL。因此, 本实施方式不限于图 14。

[0163] 图 15 是示出了根据本发明实施方式的、图 14 的虚拟像素周围的布线的一些部分的平面图。例如, 图 15 是示出了重叠部分 104 和 105 以及电源连接构件 1041、电流连接构件 1051 和修复线 RL 的一部分的平面图。图 16 是根据本发明实施方式的、沿图 15 的线 XVI-XVI' 所取的横截面视图。图 17 是示出了根据本发明实施方式的、图 14 的虚拟像素 DP 的一部分的横截面视图。例如, 图 17 是示出了根据本发明实施方式的、图 14 的虚拟像素电路 DPC 的驱动晶体管和图 14 的重叠部分 105 的横截面视图。

[0164] 参照图 16, 电源连接构件 1041 形成在基底 161 和缓冲层 162 上。第一绝缘膜 163 形成在电源连接构件 1041 上, 并且电流连接构件 1051 形成在第一绝缘膜 163 上。

[0165] 参照图 15 至图 17, 电源连接构件 1041 可与包括在虚拟像素电路 DPC 的 TFT 中的有源层 151 由相同的材料形成并且可形成在相同的层上。电源连接构件 1041 可由例如非

晶硅、晶体硅或氧化物半导体形成。第一绝缘膜 163 和第二绝缘膜 164 形成在电源连接构件 1041 上,并且修复线 RL 形成在第二绝缘膜 164 上以在重叠部分 104 中与电源连接构件 1041 的至少一部分重叠并可连接至电源连接构件 1041。图 17 中的电极 153 可电气性联接至图 14 的电源连接构件 1051 并且可向驱动晶体管施加电源电压。

[0166] 电流连接构件 1051 可与一个导电性电极(例如,包括在虚拟像素电路 DPC 的 TFT 中的栅电极 152)由相同的材料形成并且可形成在相同的层上。第二绝缘膜 164 形成在电流连接构件 1051 上,并且修复线 RL 形成在第二绝缘膜 164 上以在重叠部分 105 中与电流连接构件 1051 的至少一部分重叠并可连接至电流连接构件 1051。

[0167] 例如,当修复线 RL 从图 14 的虚拟像素 DP 向缺陷像素传输驱动电流时,插入重叠部分 104 中的绝缘膜可以失效。一旦重叠部分 104 的绝缘膜失效,虚拟像素电路 DPC 的输出节点与修复线 RL 可通过电流连接构件 1041 联接至彼此,并且从虚拟像素电路 DPC 的输出节点输出的驱动电流可通过电流连接构件 1041 流至修复线 RL。

[0168] 可选地,当修复线 RL 向图 14 的虚拟像素电路 DPC 施加电源电压 ELVDD 时,插入重叠部分 105 中的绝缘膜可以失效。一旦重叠部分 105 的绝缘膜失效,虚拟像素电路 DPC 的电源节点与修复线 RL 可通过电源连接构件 1051 联接至彼此,并且电源电压 ELVDD 可从修复线 RL 施加于虚拟像素电路 DPC 的电源节点。

[0169] 根据本发明的一个或多个实施方式,可通过使用虚拟像素修复缺陷像素以使缺陷像素可以正常运行。根据本发明的一个或多个实施方式,已经修复的缺陷像素与相邻于该缺陷像素的像素之间的、由电源电压线的 IR 下降引起的亮度差可以被降低或最小化。本发明的一个或多个实施方式的效果可通过每像素列使用一个修复线来实现。即,无需每像素列使用多个修复线即可实施本发明的一个或多个实施方式。因此,通过最小化显示面板中的布线的数量,显示面板的孔径比可以增大并且寄生电容可以减少。

[0170] 根据本发明的一个或多个实施方式的有机发光显示装置以及修复该有机发光显示装置的方法,可通过使用虚拟像素来修复缺陷像素。

[0171] 根据本发明的一个或多个实施方式的有机发光显示装置以及修复该有机发光显示装置的方法,可以降低或最小化已经修复的缺陷像素与相邻于缺陷像素的像素之间的、由电源电压的 IR 下降引起的亮度差异。

[0172] 虽然已经参照附图描述了本发明的一个或多个实施方式,但是本领域的普通技术人员应理解,可对其进行形式和细节上的各种变化而不背离由所附权利要求限定的本发明的精神和范围。因此,本发明的实际技术范围通过附加的权利要求与其等同物的技术精神限定。




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 11




图 12




图 13




图 14




图 15




图 16




图 17

专利名称(译)	有机发光显示装置及其修复方法		
公开(公告)号	CN105225639A	公开(公告)日	2016-01-06
申请号	CN201510241201.5	申请日	2015-05-13
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示有限公司		
当前申请(专利权)人(译)	三星显示有限公司		
[标]发明人	金珍佑 任明彬		
发明人	金珍佑 任明彬		
IPC分类号	G09G3/3258 H01L27/32		
CPC分类号	G09G3/3233 G09G2300/0413 G09G2300/0842 G09G2330/08 G09G2330/10 H01L2251/568 H01L27/3276 H01L51/56		
代理人(译)	刘铮		
优先权	1020140071071 2014-06-11 KR		
外部链接	Espacenet SIPO		

摘要(译)

公开了一种有机发光显示装置以及修复该有机发光显示装置的方法。所述有机发光显示装置包括：包括虚拟像素电路的多个虚拟像素；包括第一像素的多个像素，其中第一像素包括：配置成响应于从虚拟像素电路供给的驱动电流而发光的发光元件，以及与发光元件分离的像素电路；配置成向第二像素的电源节点施加电源电压的多个电压线；以及多个修复线，其中修复线包括：联接虚拟像素电路与发光元件并配置成将从虚拟像素电路供给的驱动电流传输至发光元件的第一修复线，以及联接虚拟像素电路和第二像素的电源节点并配置成将施加于电源节点的电源电压施加于虚拟像素电路的第二修复线。

