



(12)发明专利

(10)授权公告号 CN 106023898 B

(45)授权公告日 2018.07.24

(21)申请号 201610596931.1

(22)申请日 2016.07.26

(65)同一申请的已公布的文献号

申请公布号 CN 106023898 A

(43)申请公布日 2016.10.12

(73)专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

专利权人 成都京东方光电科技有限公司

(72)发明人 吴渊 聂军 王政

(74)专利代理机构 北京市柳沈律师事务所

11105

代理人 彭久云

(51)Int.Cl.

G09G 3/3258(2016.01)

G09G 3/3266(2016.01)

(56)对比文件

CN 103927981 A,2014.07.16,

CN 104700776 A,2015.06.10,

CN 104916257 A,2015.09.16,

CN 105096837 A,2015.11.25,

CN 104050917 A,2014.09.17,

审查员 张梦泽


权利要求书8页 说明书22页 附图14页

(54)发明名称

像素电路、显示面板及驱动方法

(57)摘要

本公开的实施例提供一种像素电路、显示面板及驱动方法。该像素电路包括第一发光电路、第一驱动电路、第一补偿电路、第一数据写入电路、第一复位电路、第一存储电路、第一初始化电路、第一发光控制电路、第二发光电路、第二驱动电路、第二补偿电路、第二数据写入电路、第二复位电路、第二存储电路、第二初始化电路、第二发光控制电路、第三发光电路、第三发光控制电路、第三驱动电路以及第三初始化电路。本公开的实施例提供的像素电路、显示面板及驱动方法可以减小像素电路占用的面积,提高显示面板的分辨率,并还可以对有机发光二极管进行初始化放电,保证了低灰阶的准确性及全暗态画面下的全黑,有效改善整个显示面板的对比度。



1. 一种像素电路,包括:

第一发光电路,用于在工作时发光;

第一驱动电路,用于驱动所述第一发光电路;

第一补偿电路,用于补偿所述第一驱动电路;

第一数据写入电路,用于向所述第一驱动电路写入数据;

第一复位电路,用于将所述第一驱动电路复位;

第一存储电路,用于存储所述第一驱动电路的驱动电压;

第一初始化电路,用于将所述第一发光电路初始化;

第一发光控制电路,用于控制所述第一发光电路的工作和关断;

第二发光电路,用于在工作时发光;

第二驱动电路,用于驱动所述第二发光电路;

第二补偿电路,用于补偿所述第二驱动电路;

第二数据写入电路,用于向所述第二驱动电路写入数据;

第二复位电路,用于将所述第二驱动电路复位;

第二存储电路,用于存储所述第二驱动电路的驱动电压;

第二初始化电路,用于将所述第二发光电路初始化;

第二发光控制电路,用于控制所述第二发光电路的工作和关断;

第三发光电路,用于在工作时发光;

第三发光控制电路,用于控制所述第三发光电路的工作和关断;

第三驱动电路,用于驱动所述第三发光电路;

第三初始化电路,用于将所述第三发光电路初始化;

第一电源端,用于向所述第一发光电路、所述第二发光电路和所述第三发光电路提供第一发光电压;

第二电源端,用于向所述第一发光电路、所述第二发光电路和所述第三发光电路提供第二发光电压;

第三电源端,用于向所述第一复位电路和所述第二复位电路提供复位电压;

第一数据信号端,用于向所述第一数据写入电路提供第一数据信号或待机信号;

第二数据信号端,用于向所述第二数据写入电路提供第二数据信号或待机信号;

第一控制端,用于提供控制所述第一复位电路、所述第二复位电路工作和关断的第一控制信号;

第二控制端,用于提供控制所述第一数据写入电路、所述第一补偿电路、所述第二数据写入电路、所述第二补偿电路工作和关断的第二控制信号;

第三控制端,用于提供控制所述第一初始化电路、第二初始化电路、第三初始化电路工作和关断的第三控制信号;

第四控制端,用于提供控制所述第一发光电路、所述第二发光控制电路、所述第三发光控制电路工作和关断的第四控制信号;

所述第一发光电路分别与所述第一初始化电路、所述第一发光控制电路和所述第二电源端电连接;

所述第一驱动电路分别与所述第一数据写入电路、第一节点、所述第一发光控制电路

和所述第一补偿电路电连接；

所述第一补偿电路还与所述第一数据写入电路、所述第一发光控制电路、所述第二控制端和所述第一节点电连接；

所述第一数据写入电路分别与所述第一数据信号端、所述第二控制端和所述第一发光控制电路电连接；

所述第一复位电路分别与所述第一初始化电路、所述第三电源端、所述第一控制端和所述第一节点电连接；

所述第一存储电路分别与所述第一发光控制电路、所述第一电源端和所述第一节点电连接；

所述第一初始化电路还与所述第一发光控制电路、所述第三电源端和所述第三控制端电连接；

所述第一发光控制电路还与所述第四控制端和所述第一电源端电连接；

所述第二发光电路分别与所述第二初始化电路、所述第二发光控制电路和所述第二电源端电连接；

所述第二驱动电路分别与所述第二数据写入电路、所述第二存储电路、所述第二补偿电路、所述第二发光控制电路和第二节点电连接；

所述第二补偿电路还与所述第二数据写入电路、所述第二发光控制电路、所述第二节点和所述第二控制端电连接；

所述第二数据写入电路还与所述第二数据信号端、所述第二发光控制电路和所述第二控制端电连接；

所述第二复位电路分别与所述第三初始化电路、所述第二初始化电路、所述第一控制端、所述第二存储电路、所述第二节点和所述第三电源端电连接；

所述第二存储电路还分别与所述第二发光控制电路、所述第三驱动电路、所述第一电源端和所述第二节点电连接；

所述第二初始化电路还与所述第三初始化电路、所述第二发光控制电路、所述第三控制端和所述第三电源端电连接；

所述第二发光控制电路还与所述第一电源端、所述第四控制端电连接；

所述第三发光电路分别与所述第三发光控制电路、所述第三初始化电路和所述第二电源端电连接；

所述第三发光控制电路还与所述第三驱动电路、所述第四控制端、所述第三初始化电路和所述第一电源端电连接；

所述第三驱动电路还与所述第一节点和所述第二节点电连接；以及

所述第三初始化电路还与所述第三控制端和所述第三电源端电连接。

2. 根据权利要求1所述的像素电路, 其中, 所述第一数据写入电路包括第一晶体管, 所述第一发光控制电路包括第二晶体管和第五晶体管, 所述第一补偿电路包括第三晶体管, 所述第一驱动电路包括第四晶体管, 所述第一复位电路包括第六晶体管, 所述第一初始化电路包括第七晶体管, 所述第一存储电路包括第一存储电容, 所述第一发光电路包括第一有机发光二极管, 所述第三发光控制电路包括第八晶体管和第十一晶体管, 所述第三驱动电路包括第九晶体管和第十晶体管, 所述第三初始化电路包括第十二晶体管, 所述第二复

位电路包括第十三晶体管,所述第二发光控制电路包括第十四晶体管和第十八晶体管,所述第二数据写入电路包括第十五晶体管,所述第二补偿电路包括第十六晶体管,所述第二驱动电路包括第十七晶体管,所述第二初始化电路包括第十九晶体管,所述第二存储电路包括第二存储电容,所述第二发光电路包括第二有机发光二极管,所述第三发光电路包括第三有机发光二极管。

3. 根据权利要求2所述的像素电路,其中,

所述第一晶体管的源极与所述第一数据信号端电连接,所述第一晶体管的栅极、所述第三晶体管的栅极和所述第二控制端电连接,所述第一晶体管的漏极、所述第二晶体管的漏极、所述第三晶体管的源极和所述第四晶体管的源极电连接;

所述第二晶体管的栅极、所述第五晶体管的栅极和所述第四控制端电连接,所述第二晶体管的源极、所述第一存储电容的第一端和所述第一电源端电连接;

所述第三晶体管的漏极和所述第一节点电连接;

所述第四晶体管的栅极和所述第一节点电连接,所述第四晶体管的漏极和所述第五晶体管的源极电连接;

所述第五晶体管的漏极、所述第七晶体管的漏极和所述第一有机发光二极管的第一端电连接;

所述第六晶体管的源极、所述第七晶体管的源极和所述第三电源端电连接,所述第六晶体管的栅极和所述第一控制端电连接,第六晶体管的漏极和所述第一节点电连接;

所述第七晶体管的栅极和所述第三控制端电连接;

所述第一存储电容的第二端和所述第一节点电连接;

所述第一有机发光二极管的第二端和所述第二电源端电连接;

所述第八晶体管的源极和所述第一电源端电连接,所述第八晶体管的栅极和所述第四控制端电连接,所述第八晶体管的漏极和所述第九晶体管的源极电连接;

所述第九晶体管的栅极和所述第一节点电连接,所述第九晶体管的漏极和所述第十晶体管的源极电连接;

所述第十晶体管的栅极和所述第二节点电连接,所述第十晶体管的漏极和所述第十一晶体管的源极电连接;

所述第十一晶体管的栅极和所述第四控制端电连接,所述第十一晶体管的漏极、所述第三有机发光二极管的第一端和所述第十二晶体管的漏极电连接;

所述第十二晶体管的栅极和所述第三控制端电连接,所述第十二晶体管的源极、所述第十三晶体管的漏极、所述第十九晶体管的源极和所述第三电源端电连接;

所述第十三晶体管的源极和所述第二节点电连接,所述第十三晶体管的栅极和所述第一控制端电连接;

所述第十四晶体管的源极、所述第二存储电容的第一端和所述第一电源端电连接,所述第十四晶体管的栅极、所述第十八晶体管的栅极和所述第四控制端电连接,所述第十四晶体管的漏极、所述第十五晶体管的漏极、所述第十六晶体管的源极和所述第十七晶体管的源极电连接;

所述第十五晶体管的源极和所述第二数据信号端电连接,所述第十五晶体管的栅极、所述第十六晶体管的栅极和所述第二控制端电连接;

所述第十六晶体管的漏极和所述第二节点电连接；

所述第十七晶体管的栅极和所述第二节点电连接，所述第十七晶体管的漏极和所述第十八晶体管的源极电连接；

所述第十八晶体管的漏极、所述第十九晶体管的漏极和所述第二有机发光二极管的第一端电连接；

所述第十九晶体管的栅极和所述第三控制端电连接；

所述第二存储电容的第二端和所述第二节点电连接；

所述第二有机发光二极管的第二端和所述第二电源端电连接；

所述第三有机发光二极管的第二端和所述第二电源端电连接。

4. 根据权利要求3所述的像素电路，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第十八晶体管和所述第十九晶体管均为薄膜晶体管。

5. 根据权利要求3所述的像素电路，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第十八晶体管和所述第十九晶体管均为P型晶体管。

6. 根据权利要求2-5任一项所述的像素电路，其中，第四晶体管的阈值电压等于第九晶体管的阈值电压，第十晶体管的阈值电压等于第十七晶体管的阈值电压。

7. 根据权利要求2-5任一项所述的像素电路，其中，所述第一有机发光二极管在工作时发出第一颜色的光，所述第二有机发光二极管在工作时发出第二颜色的光，所述第三有机发光二极管在工作时发出第三颜色的光，所述第一颜色的光与所述第二颜色的光的混合色为所述第三颜色的光。

8. 根据权利要求7所述的像素电路，其中，所述第一颜色的光为红光，所述第二颜色的光为绿光，所述第三颜色的光为黄光。

9. 一种像素电路，包括：

第四发光电路，用于在工作时发光；

第四驱动电路，用于驱动所述第四发光电路；

第三补偿电路，用于补偿所述第四驱动电路；

第三数据写入电路，用于向所述第四驱动电路写入数据；

第三复位电路，用于将所述第四驱动电路复位；

第三存储电路，用于存储所述第四驱动电路的驱动电压；

第四初始化电路，用于将所述第四发光电路初始化；

第四发光控制电路，用于控制所述第四发光电路的工作和关断；

第一电源端，用于向所述第四发光电路提供第一发光电压；

第二电源端，用于向所述第四发光电路提供第二发光电压；

第三电源端，用于向所述第三复位电路提供复位电压；

第三数据信号端,用于向所述第三数据写入电路提供第三数据信号或待机信号;

第一控制端,用于提供控制所述第三复位电路工作和关断的第一控制信号;

第二控制端,用于提供控制所述第三数据写入电路和所述第三补偿电路工作和关断的第二控制信号;

第三控制端,用于提供控制所述第四初始化电路工作和关断的第三控制信号;

第四控制端,用于提供控制所述第四发光控制电路工作和关断的第四控制信号;

所述第四发光电路分别与所述第四发光控制电路、所述第四初始化电路和所述第二电源端电连接;

所述第四驱动电路分别与所述第三数据写入电路、所述第四发光控制电路、所述第三补偿电路和第三节点电连接;

所述第三补偿电路还与所述第三数据写入电路、所述第四发光控制电路、所述第三节点和所述第二控制端电连接;

所述第三数据写入电路还与所述第四发光控制电路、所述第三数据信号端和所述第二控制端电连接;

所述第三复位电路分别与所述第四初始化电路、所述第三节点、所述第三存储电路、所述第一控制端和所述第三电源端电连接;

所述第三存储电路还分别与所述第四发光控制电路、所述第三节点和所述第一电源端电连接;

所述第四初始化电路还与所述第四发光控制电路、所述第三控制端和所述第三电源端电连接;

所述第四发光控制电路还与所述第一电源端和所述第四控制端电连接。

10. 根据权利要求9所述的像素电路,其中,所述第三数据写入电路包括第二十晶体管,所述第四发光控制电路包括第二十一晶体管和第二十四晶体管,所述第三补偿电路包括第二十二晶体管,所述第四驱动电路包括第二十三晶体管,所述第三复位电路包括第二十五晶体管,所述第四初始化电路包括第二十六晶体管,所述第三存储电路包括第三存储电容,所述第四发光电路包括第四有机发光二极管。

11. 根据权利要求10所述的像素电路,其中,

所述第二十晶体管的源极与所述第三数据信号端电连接,所述第二十晶体管的栅极、所述第二十二晶体管的栅极和所述第二控制端电连接,所述第二十晶体管的漏极、所述第二十一晶体管的漏极、所述第二十二晶体管的源极和所述第二十三晶体管的源极电连接;

所述第二十一晶体管的栅极、所述第二十四晶体管的栅极和所述第四控制端电连接,所述第二十一晶体管的源极、所述第三存储电容的第一端和所述第一电源端电连接;

所述第二十二晶体管的漏极和所述第三节点电连接;

所述第二十三晶体管的栅极和所述第三节点电连接,所述第二十三晶体管的漏极和所述第二十四晶体管的源极电连接;

所述第二十四晶体管的漏极、所述第二十六晶体管的漏极和所述第四有机发光二极管的第一端电连接;

所述第二十五晶体管的源极、所述第二十六晶体管的源极和所述第三电源端电连接,所述第二十五晶体管的栅极和所述第一控制端电连接,第二十五晶体管的漏极和所述第三

节点电连接；

所述第二十六晶体管的栅极和所述第三控制端电连接；

所述第三存储电容的第二端和所述第三节点电连接；

所述第四有机发光二极管的第二端和所述第二电源端电连接。

12. 根据权利要求11所述的像素电路，其中，所述第二十晶体管、所述第二十一晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管以及所述第二十六晶体管均为薄膜晶体管。

13. 根据权利要求11所述的像素电路，其中，所述第二十晶体管、所述第二十一晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管以及所述第二十六晶体管均为P型晶体管。

14. 一种显示面板，包括如权利要求1-13任一项所述的像素电路。

15. 根据权利要求14所述的显示面板，包括如权利要求1-8任一项所述的像素电路以及如权利要求9-13任一项所述的像素电路。

16. 根据权利要求15所述的显示面板，包括如权利要求2-8任一项所述的像素电路以及如权利要求10-13任一项所述的像素电路。

17. 根据权利要求16所述的显示面板，其中，

在权利要求2-8任一项所述的像素电路中，所述第一有机发光二极管在工作时发出红光，所述第二有机发光二极管在工作时发出绿光，所述第三有机发光二极管在工作时发出黄光；

在权利要求10-13任一项所述的像素电路中，所述第四有机发光二极管在工作时发出蓝光。

18. 一种如权利要求1-8任一项所述像素电路的驱动方法，包括：复位阶段、补偿阶段、初始化阶段和发光阶段，其中，

在所述复位阶段，所述第一控制端输出有效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第一数据信号端输出待机信号，所述第二数据信号端输出待机信号；

在所述补偿阶段，所述第一控制端输出无效信号，所述第二控制端输出有效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第一数据信号端输出第一数据信号，所述第二数据信号端输出待机信号；或者，所述第一数据信号端输出待机信号，所述第二数据信号端输出第二数据信号；或者，所述第一数据信号端输出第一数据信号，所述第二数据信号端输出第二数据信号；

在所述初始化阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出有效信号，所述第四控制端输出无效信号，所述第一数据信号端输出待机信号，所述第二数据信号端输出待机信号；

在所述发光阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出有效信号，所述第一数据信号端输出待机信号，所述第二数据信号端输出待机信号。

19. 根据权利要求18所述的驱动方法，还包括：预复位阶段和预发光阶段，其中，预复位阶段在所述发光阶段之后和所述复位阶段之前，所述预发光阶段在所述初始化阶段之后和

所述发光阶段之前，

在所述预复位阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第一数据信号端输出待机信号，所述第二数据信号端输出待机信号；

在所述预发光阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第一数据信号端输出待机信号，所述第二数据信号端输出待机信号。

20. 根据权利要求18所述的驱动方法，其中，在所述补偿阶段，

当所述第一数据信号端输出第一数据信号，所述第二数据信号端输出待机信号时，所述第一发光电路单独发光，所述第一数据信号用于控制所述第一发光电路的发光亮度；

当所述第一数据信号端输出待机信号，所述第二数据信号端输出第二数据信号时，所述第二发光电路单独发光，所述第二数据信号用于控制所述第二发光电路的发光亮度；

当所述第一数据信号端输出第一数据信号，所述第二数据信号端输出第二数据信号时，所述第一发光电路、所述第二发光电路和所述第三发光电路同时发光，所述第一数据信号用于控制所述第一发光电路的发光亮度，所述第二数据信号用于控制所述第二发光电路的发光亮度，所述第一数据信号和所述第二数据信号中较小的数据信号用于控制所述第三发光电路的发光亮度。

21. 一种如权利要求9-13任一项所述像素电路的驱动方法，包括：复位阶段、补偿阶段、初始化阶段和发光阶段，其中，

在所述复位阶段，所述第一控制端输出有效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第三数据信号端输出待机信号；

在所述补偿阶段，所述第一控制端输出无效信号，所述第二控制端输出有效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第三数据信号端输出第三数据信号或待机信号；

在所述初始化阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出有效信号，所述第四控制端输出无效信号，所述第三数据信号端输出待机信号；

在所述发光阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出有效信号，所述第三数据信号端输出待机信号。

22. 根据权利要求21所述的驱动方法，还包括：预复位阶段和预发光阶段，其中，预复位阶段在所述发光阶段之后和所述复位阶段之前，所述预发光阶段在所述初始化阶段之后和所述发光阶段之前，

在所述预复位阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第三数据信号端输出待机信号；

在所述预发光阶段，所述第一控制端输出无效信号，所述第二控制端输出无效信号，所述第三控制端输出无效信号，所述第四控制端输出无效信号，所述第三数据信号端输出待

机信号。

23. 一种驱动方法,包括如权利要求18所述的驱动方法以及如权利要求21所述的驱动方法。

像素电路、显示面板及驱动方法

技术领域

[0001] 本公开的实施例涉及一种像素电路、显示面板及驱动方法。

背景技术

[0002] 在显示领域,有机发光二极管(OLED)显示面板具有自发光、对比度高、厚度薄、视角广、反应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点,具有广阔的发展前景。

[0003] 由于上述特点,有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

发明内容

[0004] 本公开的实施例提供一种像素电路,包括:第一发光电路,用于在工作时发光;第一驱动电路,用于驱动所述第一发光电路;第一补偿电路,用于补偿所述第一驱动电路;第一数据写入电路,用于向所述第一驱动电路写入数据;第一复位电路,用于将所述第一驱动电路复位;第一存储电路,用于存储所述第一驱动电路的驱动电压;第一初始化电路,用于将所述第一发光电路初始化;第一发光控制电路,用于控制所述第一发光电路的工作和关断;第二发光电路,用于在工作时发光;第二驱动电路,用于驱动所述第二发光电路;第二补偿电路,用于补偿所述第二驱动电路;第二数据写入电路,用于向所述第二驱动电路写入数据;第二复位电路,用于将所述第二驱动电路复位;第二存储电路,用于存储所述第二驱动电路的驱动电压;第二初始化电路,用于将所述第二发光电路初始化;第二发光控制电路,用于控制所述第二发光电路的工作和关断;第三发光电路,用于在工作时发光;第三发光控制电路,用于控制所述第三发光电路的工作和关断;第三驱动电路,用于驱动所述第三发光电路;第三初始化电路,用于将所述第三发光电路初始化;第一电源端,用于向所述第一发光电路、所述第二发光电路和所述第三发光电路提供第一发光电压;第二电源端,用于向所述第一发光电路、所述第二发光电路和所述第三发光电路提供第二发光电压;第三电源端,用于向所述第一复位电路和所述第二复位电路提供复位电压;第一数据信号端,用于向所述第一数据写入电路提供第一数据信号或待机信号;第二数据信号端,用于向所述第二数据写入电路提供第二数据信号或待机信号;第一控制端,用于提供控制所述第一复位电路、所述第二复位电路工作和关断的第一控制信号;第二控制端,用于提供控制所述第一数据写入电路、所述第一补偿电路、所述第二数据写入电路、所述第二补偿电路工作和关断的第二控制信号;第三控制端,用于提供控制所述第一初始化电路、第二初始化电路、第三初始化电路工作和关断的第三控制信号;以及第四控制端,用于提供控制所述第一发光电路、所述第二发光控制电路、所述第三发光控制电路工作和关断的第四控制信号。

[0005] 例如,在本公开实施例提供的像素电路中,所述第一数据写入电路包括第一晶体管,所述第一发光控制电路包括第二晶体管和第五晶体管,所述第一补偿电路包括第三晶体管,所述第一驱动电路包括第四晶体管,所述第一复位电路包括第六晶体管,所述第一初

始化电路包括第七晶体管,所述第一存储电路包括第一存储电容,所述第一发光电路包括第一有机发光二极管,所述第三发光控制电路包括第八晶体管和第十一晶体管,所述第三驱动电路包括第九晶体管和第十晶体管,所述第三初始化电路包括第十二晶体管,所述第二复位电路包括第十三晶体管,所述第二发光控制电路包括第十四晶体管和第十八晶体管,所述第二数据写入电路包括第十五晶体管,所述第二补偿电路包括第十六晶体管,所述第二驱动电路包括第十七晶体管,所述第二初始化电路包括第十九晶体管,所述第二存储电路包括第二存储电容,所述第二发光电路包括第二有机发光二极管,所述第三发光电路包括第三有机发光二极管。

[0006] 例如,在本公开实施例提供的像素电路中,所述第一晶体管的源极与所述第一数据信号端电连接,所述第一晶体管的栅极、所述第三晶体管的栅极和所述第二控制端电连接,所述第一晶体管的漏极、所述第二晶体管的漏极、所述第三晶体管的源极和所述第四晶体管的源极电连接;所述第二晶体管的栅极、所述第五晶体管的栅极和所述第四控制端电连接,所述第二晶体管的源极、所述第一存储电容的第一端和所述第一电源端电连接;所述第三晶体管的漏极和第一节点电连接;所述第四晶体管的栅极和所述第一节点电连接,所述第四晶体管的漏极和所述第五晶体管的源极电连接;所述第五晶体管的漏极、所述第七晶体管的漏极和所述第一有机发光二极管的第一端电连接;所述第六晶体管的源极、所述第七晶体管的源极和所述第三电源端电连接,所述第六晶体管的栅极和所述第一控制端电连接,第六晶体管的漏极和所述第一节点电连接;所述第七晶体管的栅极和所述第三控制端电连接;所述第一存储电容的第二端和所述第一节点电连接;所述第一有机发光二极管的第二端和所述第二电源端电连接;所述第八晶体管的源极和所述第一电源端电连接,所述第八晶体管的栅极和所述第四控制端电连接,所述第八晶体管的漏极和所述第九晶体管的源极电连接;所述第九晶体管的栅极和所述第一节点电连接,所述第九晶体管的漏极和所述第十晶体管的源极电连接;所述第十晶体管的栅极和所述第二节点电连接,所述第十晶体管的漏极和所述第十一晶体管的源极电连接;所述第十一晶体管的栅极和所述第四控制端电连接,所述第十一晶体管的漏极、所述第三有机发光二极管的第一端和所述第十二晶体管的漏极电连接;所述第十二晶体管的栅极和所述第三控制端电连接,所述第十二晶体管的源极、所述第十三晶体管的漏极、所述第十九晶体管的源极和所述第三电源端电连接;所述第十三晶体管的源极和所述第二节点电连接,所述第十三晶体管的栅极和所述第一控制端电连接;所述第十四晶体管的源极、所述第二存储电容的第一端和所述第一电源端电连接,所述第十四晶体管的栅极、所述第十八晶体管的栅极和所述第四控制端电连接,所述第十四晶体管的漏极、所述第十五晶体管的漏极、所述第十六晶体管的源极和所述第十七晶体管的源极电连接;所述第十五晶体管的源极和所述第二数据信号端电连接,所述第十五晶体管的栅极、所述第十六晶体管的栅极和所述第二控制端电连接;所述第十六晶体管的漏极和所述第二节点电连接;所述第十七晶体管的栅极和所述第二节点电连接,所述第十七晶体管的漏极和所述第十八晶体管的源极电连接;所述第十八晶体管的漏极、所述第十九晶体管的漏极和所述第二有机发光二极管的第一端电连接;所述第十九晶体管的栅极和所述第三控制端电连接;所述第二存储电容的第二端和所述第二节点电连接;所述第二有机发光二极管的第二端和所述第二电源端电连接;所述第三有机发光二极管的第二端和所述第二电源端电连接。

[0007] 例如,在本公开实施例提供的像素电路中,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第十八晶体管和所述第十九晶体管均为薄膜晶体管。

[0008] 例如,在本公开实施例提供的像素电路中,所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十四晶体管、所述第十五晶体管、所述第十六晶体管、所述第十七晶体管、所述第十八晶体管和所述第十九晶体管均为P型晶体管。

[0009] 例如,在本公开实施例提供的像素电路中,第四晶体管的阈值电压等于第九晶体管的阈值电压,第十晶体管的阈值电压等于第十七晶体管的阈值电压。

[0010] 例如,在本公开实施例提供的像素电路中,所述第一有机发光二极管在工作时发出第一颜色的光,所述第二有机发光二极管在工作时发出第二颜色的光,所述第三有机发光二极管在工作时发出第三颜色的光,所述第一颜色的光与所述第二颜色的光的混合色为所述第三颜色的光。

[0011] 例如,在本公开实施例提供的像素电路中,所述第一颜色的光为红光,所述第二颜色的光为绿光,所述第三颜色的光为黄光。

[0012] 本公开的实施例还提供一种像素电路,包括:第四发光电路,用于在工作时发光;第四驱动电路,用于驱动所述第四发光电路;第三补偿电路,用于补偿所述第四驱动电路;第三数据写入电路,用于向所述第四驱动电路写入数据;第三复位电路,用于将所述第四驱动电路复位;第三存储电路,用于存储所述第四驱动电路的驱动电压;第四初始化电路,用于将所述第四发光电路初始化;第四发光控制电路,用于控制所述第四发光电路的工作和关断;第一电源端,用于向所述第四发光电路提供第一发光电压;第二电源端,用于向所述第四发光电路提供第二发光电压;第三电源端,用于向所述第三复位电路提供复位电压;第三数据信号端,用于向所述第三数据写入电路提供第三数据信号或待机信号;第一控制端,用于提供控制所述第三复位电路工作和关断的第一控制信号;第二控制端,用于提供控制所述第三数据写入电路和所述第三补偿电路工作和关断的第二控制信号;第三控制端,用于提供控制所述第四初始化电路工作和关断的第三控制信号;以及第四控制端,用于提供控制所述第四发光控制电路工作和关断的第四控制信号。

[0013] 例如,在本公开实施例提供的像素电路中,所述第三数据写入电路包括第二十晶体管,所述第四发光控制电路包括第二十一晶体管和第二十四晶体管,所述第三补偿电路包括第二十二晶体管,所述第四驱动电路包括第二十三晶体管,所述第三复位电路包括第二十五晶体管,所述第四初始化电路包括第二十六晶体管,所述第三存储电路包括第三存储电容,所述第四发光电路包括第四有机发光二极管。

[0014] 例如,在本公开实施例提供的像素电路中,所述第二十晶体管的源极与所述第三数据信号端电连接,所述第二十晶体管的栅极、所述第二十二晶体管的栅极和所述第二控制端电连接,所述第二十晶体管的漏极、所述第二十一晶体管的漏极、所述第二十二晶体管的源极和所述第二十三晶体管的源极电连接;所述第二十一晶体管的栅极、所述第二十四

晶体管的栅极和所述第四控制端电连接,所述第二十一晶体管的源极、所述第三存储电容的第一端和所述第一电源端电连接;所述第二十二晶体管的漏极和第三节点电连接;所述第二十三晶体管的栅极和所述第三节点电连接,所述第二十三晶体管的漏极和所述第二十四晶体管的源极电连接;所述第二十四晶体管的漏极、所述第二十六晶体管的漏极和所述第四有机发光二极管的第一端电连接;所述第二十五晶体管的源极、所述第二十六晶体管的源极和所述第三电源端电连接,所述第二十五晶体管的栅极和所述第一控制端电连接,第二十五晶体管的漏极和所述第三节点电连接;所述第二十六晶体管的栅极和所述第三控制端电连接;所述第三存储电容的第二端和所述第三节点电连接;所述第四有机发光二极管的第二端和所述第二电源端电连接。

[0015] 例如,在本公开实施例提供的像素电路中,所述第二十晶体管、所述第二十一晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管以及所述第二十六晶体管均为薄膜晶体管。

[0016] 例如,在本公开实施例提供的像素电路中,所述第二十晶体管、所述第二十一晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管以及所述第二十六晶体管均为P型晶体管。

[0017] 本公开的实施例还提供一种显示面板,包括本公开任一实施例所述的像素电路。

[0018] 例如,本公开实施例提供的显示面板,包括具有第一有机发光二极管、第二有机发光二极管和第三有机发光二极管的像素电路以及具有第四有机发光二极管的像素电路。

[0019] 例如,在本公开实施例提供的显示面板中,第一有机发光二极管在工作时发出红光,第二有机发光二极管在工作时发出绿光,第三有机发光二极管在工作时发出黄光;第四有机发光二极管在工作时发出蓝光。

[0020] 本公开的实施例还提供一种像素电路的驱动方法,包括:复位阶段、补偿阶段、初始化阶段和发光阶段,其中,在所述复位阶段,所述第一控制端输出有效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号;在所述补偿阶段,所述第一控制端输出无效信号,所述第二控制端输出有效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出第一数据信号,所述第二数据信号端输出待机信号;或者,所述第一数据信号端输出待机信号,所述第二数据信号端输出第二数据信号;或者,所述第一数据信号端输出第一数据信号,所述第二数据信号端输出第二数据信号;在所述初始化阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出有效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号;在所述发光阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出有效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号。

[0021] 例如,本公开实施例提供的驱动方法,还包括:预复位阶段和预发光阶段,其中,预复位阶段在所述发光阶段之后和所述复位阶段之前,所述预发光阶段在所述初始化阶段之后和所述发光阶段之前,在所述预复位阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号;在所述预发光阶段,所述第

一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号。

[0022] 例如,在本公开实施例提供的驱动方法中,在所述补偿阶段,当所述第一数据信号端输出第一数据信号,所述第二数据信号端输出待机信号时,所述第一发光电路单独发光,所述第一数据信号用于控制所述第一发光电路的发光亮度;当所述第一数据信号端输出待机信号,所述第二数据信号端输出第二数据信号时,所述第二发光电路单独发光,所述第二数据信号用于控制所述第二发光电路的发光亮度;当所述第一数据信号端输出第一数据信号,所述第二数据信号端输出第二数据信号时,所述第一发光电路、所述第二发光电路和所述第三发光电路同时发光,所述第一数据信号用于控制所述第一发光电路的发光亮度,所述第二数据信号用于控制所述第二发光电路的发光亮度,所述第一数据信号和所述第二数据信号中较小的数据信号用于控制所述第三发光电路的发光亮度。

[0023] 本公开的实施例还提供一种像素电路的驱动方法,包括:复位阶段、补偿阶段、初始化阶段和发光阶段,其中,在所述复位阶段,所述第一控制端输出有效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第三数据信号端输出待机信号;在所述补偿阶段,所述第一控制端输出无效信号,所述第二控制端输出有效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第三数据信号端输出第三数据信号或待机信号;在所述初始化阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出有效信号,所述第四控制端输出无效信号,所述第三数据信号端输出待机信号;在所述发光阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出有效信号,所述第三数据信号端输出待机信号。

[0024] 例如,本公开实施例提供的驱动方法,还包括:预复位阶段和预发光阶段,其中,预复位阶段在所述发光阶段之后和所述复位阶段之前,所述预发光阶段在所述初始化阶段之后和所述发光阶段之前,在所述预复位阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第三数据信号端输出待机信号;在所述预发光阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第三数据信号端输出待机信号。

[0025] 本公开的实施例还提供一种驱动方法,包括:复位阶段、补偿阶段、初始化阶段和发光阶段,其中,在所述复位阶段,所述第一控制端输出有效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号,所述第三数据信号端输出待机信号;在所述补偿阶段,所述第一控制端输出无效信号,所述第二控制端输出有效信号,所述第三控制端输出无效信号,所述第四控制端输出无效信号,所述第一数据信号端输出第一数据信号,所述第二数据信号端输出待机信号,所述第三数据信号端输出第三数据信号或待机信号;或者,所述第一数据信号端输出待机信号,所述第二数据信号端输出第二数据信号,所述第三数据信号端输出第三数据信号或待机信号;或者,所述第一数据信号端输出第一数据信号,所述第二数据信号端输出第二数据信号,所述第三数据信号端输出第三数据信

号或待机信号;在所述初始化阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出有效信号,所述第四控制端输出无效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号,所述第三数据信号端输出待机信号;在所述发光阶段,所述第一控制端输出无效信号,所述第二控制端输出无效信号,所述第三控制端输出无效信号,所述第四控制端输出有效信号,所述第一数据信号端输出待机信号,所述第二数据信号端输出待机信号,所述第三数据信号端输出待机信号。

附图说明

[0026] 为了更清楚地说明本公开实施例的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,并非对本公开的限制。

[0027] 图1是本公开实施例提供的一种像素电路的示意图之一;

[0028] 图2是本公开实施例提供的一种像素电路的示意图之二;

[0029] 图3是本公开实施例提供的如图2所示的像素电路中第一有机发光二极管单独发光时的驱动时序图;

[0030] 图4A是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在预复位阶段的导通状态示意图;

[0031] 图4B是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在复位阶段的导通状态示意图;

[0032] 图4C是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在补偿阶段的导通状态示意图;

[0033] 图4D是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在初始化阶段的导通状态示意图;

[0034] 图4E是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在预发光阶段的导通状态示意图;

[0035] 图4F是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在发光阶段的导通状态示意图;

[0036] 图5是本公开实施例提供的如图2所示的像素电路中第一有机发光二极管、第二有机发光二极管和第三有机发光二极管同时发光时的驱动时序图;

[0037] 图6A是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在预复位阶段的导通状态示意图;

[0038] 图6B是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在复位阶段的导通状态示意图;

[0039] 图6C是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在补偿阶段的导通状态示意图;

[0040] 图6D是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在初始化阶段的导通状态示意图;

[0041] 图6E是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在预发光阶段的导通状态示意图;

[0042] 图6F是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在发光阶段的导通状态示意图；

[0043] 图7是本公开实施例提供的又一种像素电路的示意图之一；

[0044] 图8是本公开实施例提供的又一种像素电路的示意图之二；

[0045] 图9是本公开实施例提供的如图8所示的像素电路的驱动时序图；

[0046] 图10A是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在预复位阶段的导通状态示意图；

[0047] 图10B是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在复位阶段的导通状态示意图；

[0048] 图10C是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在补偿阶段的导通状态示意图；

[0049] 图10D是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在初始化阶段的导通状态示意图；

[0050] 图10E是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在预发光阶段的导通状态示意图；

[0051] 图10F是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在发光阶段的导通状态示意图；

[0052] 图11是本公开实施例提供的一种显示面板的示意图；

[0053] 图12是本公开实施例提供的一种驱动方法中第一有机发光二极管和第四有机发光二极管发光、第二有机发光二极管和第三有机发光二极管熄灭时驱动时序的示意图。

具体实施方式

[0054] 下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。

[0055] 除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。

[0056] OLED显示面板一般包括多个像素单元，每个像素单元中包括多个能发出不同颜色光的OLED的子像素，每个OLED可由各自的像素电路驱动，然而像素电路占用的面积较大，影响了显示面板的分辨率。

[0057] 本公开的实施例提供了一种像素电路、显示面板及驱动方法，可以减小像素电路占用的面积，提高显示面板的分辨率，并可以对有机发光二极管进行初始化放电，保证了低灰阶的准确性及全暗态画面下的全黑，有效改善整个显示面板的对比度。

[0058] 例如，图1是本公开实施例提供的一种像素电路的示意图之一。如图1所示，本公开

的实施例提供一种像素电路100,包括:第一发光电路102,用于在工作时发光;第一驱动电路104,用于驱动第一发光电路102;第一补偿电路106,用于补偿第一驱动电路104;第一数据写入电路108,用于向第一驱动电路104写入数据;第一复位电路110,用于将第一驱动电路104复位;第一存储电路112,用于存储第一驱动电路104的驱动电压;第一初始化电路114,用于将第一发光电路102初始化;第一发光控制电路116,用于控制第一发光电路102的工作和关断,例如,第一发光控制电路116包括第一部分116A和第二部分116B;第二发光电路118,用于在工作时发光;第二驱动电路120,用于驱动第二发光电路118;第二补偿电路122,用于补偿第二驱动电路120;第二数据写入电路124,用于向第二驱动电路120写入数据;第二复位电路126,用于将第二驱动电路120复位;第二存储电路128,用于存储第二驱动电路120的驱动电压;第二初始化电路130,用于将第二发光电路118初始化;第二发光控制电路132,用于控制第二发光电路118的工作和关断,例如,第二发光控制电路132包括第一部分132A和第二部分132B;第三发光电路134,用于在工作时发光;第三发光控制电路136,用于控制第三发光电路134的工作和关断,例如,第三发光控制电路136包括第一部分136A和第二部分136B;第三驱动电路138,用于驱动第三发光电路134,例如,第三驱动电路138包括第一部分138A和第二部分138B;第三初始化电路140,用于将第三发光电路134初始化;第一电源端ELVDD,用于向第一发光电路102、第二发光电路118和第三发光电路134提供第一发光电压 V_{elvdd} ;第二电源端ELVSS,用于向第一发光电路102、第二发光电路118和第三发光电路134提供第二发光电压 V_{elvss} ;第三电源端 V_x ,用于向第一复位电路110和第二复位电路126提供复位电压 V_{vx} ;第一数据信号端Data1,用于向第一数据写入电路108提供第一数据信号或待机信号;第二数据信号端Data2,用于向第二数据写入电路124提供第二数据信号或待机信号;第一控制端 S_{n-1} ,用于提供控制第一复位电路110、第二复位电路126工作和关断的第一控制信号;第二控制端 S_n ,用于提供控制第一数据写入电路108、第一补偿电路106、第二数据写入电路124、第二补偿电路122工作和关断的第二控制信号;第三控制端 S_{n+1} ,用于提供控制第一初始化电路114、第二初始化电路130、第三初始化电路140工作和关断的第三控制信号;以及第四控制端 E_n ,用于提供控制第一发光电路102、第二发光控制电路132、第三发光控制电路136工作和关断的第四控制信号。

[0059] 例如,图2是本公开实施例提供的一种像素电路的示意图之二,图2是图1中所示像素电路的一种具体实施方式。如图1和图2所示,在本公开实施例提供的像素电路100中,第一数据写入电路108包括第一晶体管T1;第一发光控制电路116包括第二晶体管T2和第五晶体管T5,例如,第一发光控制电路116的第一部分116A包括第二晶体管T2,第一发光控制电路116的第二部分116B包括第五晶体管T5;第一补偿电路106包括第三晶体管T3;第一驱动电路104包括第四晶体管T4;第一复位电路110包括第六晶体管T6;第一初始化电路114包括第七晶体管T7;第一存储电路112包括第一存储电容C1;第一发光电路102包括第一有机发光二极管OLED1;第三发光控制电路136包括第八晶体管T8和第十一晶体管T11,例如,第三发光控制电路136的第一部分136A包括第八晶体管T8,第三发光控制电路136的第二部分136B包括第十一晶体管T11;第三驱动电路138包括第九晶体管T9和第十晶体管T10,例如,第三驱动电路138的第一部分138A包括第九晶体管T9,第三驱动电路138的第二部分138B包括第十晶体管T10;第三初始化电路140包括第十二晶体管T12;第二复位电路126包括第十三晶体管T13;第二发光控制电路132包括第十四晶体管T14和第十八晶体管T18,例如,第二

发光控制电路132的第一部分132A包括第十四晶体管T14,第二发光控制电路132的第二部分132B包括第十八晶体管T18;第二数据写入电路124包括第十五晶体管T15;第二补偿电路122包括第十六晶体管T16;第二驱动电路120包括第十七晶体管T17;第二初始化电路130包括第十九晶体管T19;第二存储电路128包括第二存储电容C2;第二发光电路118包括第二有机发光二极管OLED2;第三发光电路134包括第三有机发光二极管OLED3。

[0060] 例如,如图2所示,第三晶体管T3包括第一子晶体管和第二子晶体管,第一子晶体管的源极作为第三晶体管T3的源极,第一子晶体管的漏极与第二子晶体管的源极电连接,第二子晶体管的漏极作为第三晶体管T3的漏极,第一子晶体管的栅极和第二子晶体管的栅极电连接共同作为第三晶体管T3的栅极。第十六晶体管T16包括第三子晶体管和第四子晶体管,第三子晶体管的源极作为第十六晶体管T16的源极,第三子晶体管的漏极与第四子晶体管的源极电连接,第四子晶体管的漏极作为第十六晶体管T16的漏极,第三子晶体管的栅极和第四子晶体管的栅极电连接共同作为第十六晶体管T16的栅极。第三晶体管T3和第十六晶体管T16的这种组成方式可以使第一子晶体管和第二子晶体管中的至少一个处于饱和区,第三子晶体管和第四子晶体管中的至少一个处于饱和区。需要说明的是,本公开的实施例包括但不限于第三晶体管T3和第十六晶体管T16的这种组成方式,第三晶体管T3可以仅包括一个晶体管,第十六晶体管T16也可以仅包括一个晶体管。本公开实施例中的其它晶体管也可以根据实际需要参照第三晶体管T3或第十六晶体管T16的这种组成方式设置,类似的变换均处于本公开的保护范围之内。

[0061] 例如,如图2所示,在本公开实施例提供的像素电路100中,第一晶体管T1的源极与第一数据信号端Data1电连接,第一晶体管T1的栅极、第三晶体管T3的栅极和第二控制端Sn电连接,第一晶体管T1的漏极、第二晶体管T2的漏极、第三晶体管T3的源极和第四晶体管T4的源极电连接;第二晶体管T2的栅极、第五晶体管T5的栅极和第四控制端En电连接,第二晶体管T2的源极、第一存储电容C1的第一端和第一电源端ELVDD电连接;第三晶体管T3的漏极和第一节点N1电连接;第四晶体管T4的栅极和第一节点N1电连接,第四晶体管T4的漏极和第五晶体管T5的源极电连接;第五晶体管T5的漏极、第七晶体管T7的漏极和第一有机发光二极管OLED1的第一端电连接;第六晶体管T6的源极、第七晶体管T7的源极和第三电源端Vx电连接,第六晶体管T6的栅极和第一控制端Sn-1电连接,第六晶体管T6的漏极和第一节点N1电连接;第七晶体管T7的栅极和第三控制端Sn+1电连接;第一存储电容C1的第二端和第一节点N1电连接;第一有机发光二极管OLED1的第二端和第二电源端ELVSS电连接;第八晶体管T8的源极和第一电源端ELVDD电连接,第八晶体管T8的栅极和第四控制端En电连接,第八晶体管T8的漏极和第九晶体管T9的源极电连接;第九晶体管T9的栅极和第一节点N1电连接,第九晶体管T9的漏极和第十晶体管T10的源极电连接;第十晶体管T10的栅极和第二节点N2电连接,第十晶体管T10的漏极和第十一晶体管T11的源极电连接;第十一晶体管T11的栅极和第四控制端En电连接,第十一晶体管T11的漏极、第三有机发光二极管OLED3的第一端和第十二晶体管T12的漏极电连接;第十二晶体管T12的栅极和第三控制端Sn+1电连接,第十二晶体管T12的源极、第十三晶体管T13的漏极、第十九晶体管T19的源极和第三电源端Vx电连接;第十三晶体管T13的源极和第二节点N2电连接,第十三晶体管T13的栅极和第一控制端Sn-1电连接;第十四晶体管T14的源极、第二存储电容C2的第一端和第一电源端ELVDD电连接,第十四晶体管T14的栅极、第十八晶体管T18的栅极和第四控制端En电连接,

第十四晶体管T14的漏极、第十五晶体管T15的漏极、第十六晶体管T16的源极和第十七晶体管T17的源极电连接；第十五晶体管T15的源极和第二数据信号端Data2电连接，第十五晶体管T15的栅极、第十六晶体管T16的栅极和第二控制端Sn电连接；第十六晶体管T16的漏极和第二节点N2电连接；第十七晶体管T17的栅极和第二节点N2电连接，第十七晶体管T17的漏极和第十八晶体管T18的源极电连接；第十八晶体管T18的漏极、第十九晶体管T19的漏极和第二有机发光二极管OLED2的第一端电连接；第十九晶体管T19的栅极和第三控制端Sn+1电连接；第二存储电容C2的第二端和第二节点N2电连接；第二有机发光二极管OLED2的第二端和第二电源端ELVSS电连接；第三有机发光二极管OLED3的第二端和第二电源端ELVSS电连接。

[0062] 例如，在本公开实施例提供的像素电路中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18和第十九晶体管T19均为薄膜晶体管。

[0063] 例如，在本公开实施例提供的像素电路中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18和第十九晶体管T19均为P型晶体管。

[0064] 需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为源极，另一极为漏极，所以本公开实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管，本公开的实施例均以P型晶体管为例进行说明。基于本公开对P型晶体管实现方式的描述和教导，本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用N型晶体管的实现方式，因此，这些实现方式也是在本公开的保护范围内的。

[0065] 例如，在本公开实施例提供的像素电路100中，第一有机发光二极管OLED1在工作时发出第一颜色的光，第二有机发光二极管OLED2在工作时发出第二颜色的光，第三有机发光二极管OLED3在工作时发出第三颜色的光，第一颜色的光与第二颜色的光的混合色为第三颜色。

[0066] 例如，在本公开实施例提供的像素电路100的一个示例中，第一颜色的光为红光，第二颜色的光为绿光，第三颜色的光为黄光。红色和绿色的混合色为黄色。

[0067] 例如，像素电路100同时控制第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3，由此整体上节省了像素电路的数量，进而减小了像素电路占用的面积，提高了显示面板的分辨率。

[0068] 例如，在像素电路100工作时，可以是第一有机发光二极管OLED1和第二有机发光二极管OLED2单独发光，也可以是第一有机发光二极管OLED1、第二有机发光二极管OLED2和

第三有机发光二极管OLED3同时发光。

[0069] 例如,根据显示画面的不同,可以借用第三有机发光二极管OLED3的亮度取代第一有机发光二极管OLED1和第二有机发光二极管OLED2的组合亮度,在需要第三有机发光二极管OLED3发光的显示画面中,会出现第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3同时发光,相当于增大了第一有机发光二极管OLED1和第二有机发光二极管OLED2发光材料的面积,减小了第一有机发光二极管OLED1和第二有机发光二极管OLED2发光的亮度,由此可以减缓第一有机发光二极管OLED1和第二有机发光二极管OLED2中有机功能材料的老化,增加第一有机发光二极管OLED1和第二有机发光二极管OLED2的使用寿命。

[0070] 例如,在本公开实施例提供的像素电路100中,第四晶体管T4的阈值电压等于第九晶体管T9的阈值电压,第十晶体管T10的阈值电压等于第十七晶体管T17的阈值电压。这样,当第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3同时发光时,第三有机发光二极管OLED3发光的亮度与第一有机发光二极管OLED1和第二有机发光二极管OLED2中发光较暗的亮度相同。

[0071] 本公开的实施例还提供一种如图2所示像素电路的驱动方法,该驱动方法包括:复位阶段、补偿阶段、初始化阶段和发光阶段。在复位阶段,第一控制端Sn-1输出有效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号;在补偿阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出有效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出待机信号;或者,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出第二数据信号;或者,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出第二数据信号;在初始化阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出有效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号;在发光阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出有效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号。

[0072] 例如,本公开实施例提供的驱动方法,还可以包括:预复位阶段和预发光阶段,预复位阶段在发光阶段之后和复位阶段之前,预发光阶段在初始化阶段之后和发光阶段之前,在预复位阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号;在预发光阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号。

[0073] 例如,在本公开实施例提供的驱动方法中,在补偿阶段,当第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出待机信号时,第一发光电路102单独发光,第一数据信号用于控制第一发光电路102的发光亮度;当第一数据信号端Data1输出待机信号,第二数据信号端Data2输出第二数据信号时,第二发光电路118单独发光,第二数据信号用于控制第二发光电路118的发光亮度;当第一数据信号端Data1输出第一数据信号,第二

数据信号端Data2输出第二数据信号时,第一发光电路102、第二发光电路118和第三发光电路134同时发光,第一数据信号用于控制第一发光电路102的发光亮度,第二数据信号用于控制第二发光电路118的发光亮度,第一数据信号和第二数据信号中较小的数据信号用于控制第三发光电路134的发光亮度。

[0074] 需要说明的是,本公开实施例中所述的有效信号是指能使相应电路或晶体管开启的信号,无效信号是指能使相应电路或晶体管关闭的信号,第一数据信号、第二数据信号是指包含着相应发光电路或有机发光二极管发光亮度信息的信号(例如低电平信号),待机信号是指能使相应发光电路或有机发光二极管不发光的信号(例如高电平信号)。例如,当晶体管为P型晶体管时,有效信号是指低电平信号,无效信号是指高电平信号,低电平信号和高电平信号的具体电压值可根据晶体管的属性进行相应设置。以下,本公开的实施例以晶体管均为P型晶体管为例进行说明。

[0075] 例如,图3是本公开实施例提供的如图2所示的像素电路中第一有机发光二极管单独发光时的驱动时序图。如图3所示,本公开的实施例提供一种如图2所示像素电路的驱动方法包括:预复位阶段t1、复位阶段t2、补偿阶段t3、初始化阶段t4、预发光阶段t5和发光阶段t6。

[0076] 例如,在预复位阶段t1,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0077] 例如,图4A是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在预复位阶段t1的导通状态示意图。在预复位阶段t1,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十八晶体管T18和第十九晶体管T19均处于关闭状态,像素电路中没有形成通路;第四晶体管T4、第九晶体管T9、第十晶体管T10和第十七晶体管T17的导通状态与第一节点N1和第二节点N2的电压有关。例如,预复位阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0078] 例如,在复位阶段t2,第一控制端Sn-1输出低电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0079] 图4B是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在复位阶段t2的导通状态示意图。在复位阶段t2,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第七晶体管T7、第八晶体管T8、第十一晶体管T11、第十二晶体管T12、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十八晶体管T18和第十九晶体管T19均处于关闭状态;由于第一控制端Sn-1输出低电平信号,第六晶体管T6和第十三晶体管T13导通,第一节点N1和第二节点N2的电压为第三电源端Vx提供的复位电压Vvx,复位电压Vvx例如为使P型晶体管开启的低电平电压,又例如,复位电压Vvx为负电压;此时,由于第一节点N1和第二节点N2的电压为低电平的复位电压Vvx,第四晶体管T4、第九晶体管T9、第十晶体管T10和第十七晶体管T17开启但不会形成通路。这样就实现了通过第六晶体管T6将第四晶体管T4和第九晶体管T9复位,通过第十三晶体管T13将第十晶体管T10和第十

七晶体管T17复位,即第一复位电路将第一驱动电路复位,第二复位电路将第二驱动电路复位,第一复位电路和第二复位电路共同将第三驱动电路复位。例如,经过复位阶段可以增加第一节点N1和第一数据信号Vdata1之间的电压差,减小了在补偿阶段t3中,对第一存储电容C1的充电时间。

[0080] 例如,在补偿阶段t3,第一控制端Sn-1输出高电平信号,第二控制端Sn输出低电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出第一数据信号Vdata1(例如低电平信号),第二数据信号端Data2输出高电平信号。

[0081] 图4C是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在补偿阶段t3的导通状态示意图。在补偿阶段t3,第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十七晶体管T17、第十八晶体管T18和第十九晶体管T19均处于关闭状态;由于第二控制端Sn输出低电平信号,第一晶体管T1、第三晶体管T3、第十五晶体管T15和第十六晶体管T16导通,第一数据信号端Data1输出的第一数据信号Vdata1通过第一晶体管T1和第三晶体管T3传输到第一节点N1,对第一存储电容C1充电完成后,第一节点N1的电压为Vdata1+Vth1(Vth1为第一晶体管T1和第三晶体管T3的总压降),也就是说第一数据写入电路向第一驱动电路写入了数据,第一补偿电路对第一驱动电路进行了补偿,此时,第四晶体管T4和第九晶体管T9开启但不会形成通路;第二数据信号端Data2输出的高电平信号通过第十五晶体管T15和第十六晶体管T16传输到第二节点N2,第二节点N2的电压为高电平,所以第十晶体管T10和第十七晶体管T17处于关闭状态。

[0082] 例如,在初始化阶段t4,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出低电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0083] 例如,对有机发光二极管进行初始化放电,保证了低灰阶的准确性及全暗态画面下的全黑,可以有效改善整个显示面板的对比度。

[0084] 图4D是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在初始化阶段t4的导通状态示意图。在初始化阶段t4,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第八晶体管T8、第十晶体管T10、第十一晶体管T11、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17和第十八晶体管T18均处于关闭状态;由于第一存储电容C1存储电压的作用,第四晶体管T4和第九晶体管T9保持和补偿阶段t3一样的开启状态;由于第三控制端Sn+1输出低电平信号,第七晶体管T7、第十二晶体管T12和第十九晶体管T19导通,第三电源端Vx提供的复位电压Vvx通过第七晶体管T7传输给第一有机发光二极管OLED1的第一端(第一端例如为阳极),第三电源端Vx提供的复位电压Vvx通过第十二晶体管T12传输给第三有机发光二极管OLED3的第一端(第一端例如为阳极),第三电源端Vx提供的复位电压Vvx通过第十九晶体管T19传输给第二有机发光二极管OLED2的第一端(第一端例如为阳极),即第一初始化电路将第一发光电路初始化,第二初始化电路将第二发光电路初始化,第三初始化电路将第三发光电路初始化。例如,复位电压Vvx小于或等于第二电源端ELVSS提供的第二发光电压Velvss,这样,经过初始化可以防止OLED的异常发光,例如可以防止OLED在非发光阶段的微

亮发光。

[0085] 例如,在预发光阶段 t_5 ,第一控制端 S_{n-1} 输出高电平信号,第二控制端 S_n 输出高电平信号,第三控制端 S_{n+1} 输出高电平信号,第四控制端 E_n 输出高电平信号,第一数据信号端 $Data_1$ 输出高电平信号,第二数据信号端 $Data_2$ 输出高电平信号。

[0086] 图4E是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在预发光阶段 t_5 的导通状态示意图。在预发光阶段 t_5 ,第一晶体管 T_1 、第二晶体管 T_2 、第三晶体管 T_3 、第五晶体管 T_5 、第六晶体管 T_6 、第七晶体管 T_7 、第八晶体管 T_8 、第十晶体管 T_{10} 、第十一晶体管 T_{11} 、第十二晶体管 T_{12} 、第十三晶体管 T_{13} 、第十四晶体管 T_{14} 、第十五晶体管 T_{15} 、第十六晶体管 T_{16} 、第十七晶体管 T_{17} 、第十八晶体管 T_{18} 和第十九晶体管 T_{19} 均处于关闭状态,像素电路中没有形成通路;由于第一存储电容 C_1 存储电压的作用,第四晶体管 T_4 和第九晶体管 T_9 保持和初始化阶段 t_4 一样的开启状态。例如,预发光阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0087] 例如,在发光阶段 t_6 ,第一控制端 S_{n-1} 输出高电平信号,第二控制端 S_n 输出高电平信号,第三控制端 S_{n+1} 输出高电平信号,第四控制端 E_n 输出低电平信号,第一数据信号端 $Data_1$ 输出高电平信号,第二数据信号端 $Data_2$ 输出高电平信号。

[0088] 图4F是本公开实施例提供的如图2所示的像素电路被如图3所示的驱动时序驱动时在发光阶段 t_6 的导通状态示意图。在发光阶段 t_6 ,第一晶体管 T_1 、第三晶体管 T_3 、第六晶体管 T_6 、第七晶体管 T_7 、第十晶体管 T_{10} 、第十二晶体管 T_{12} 、第十三晶体管 T_{13} 、第十五晶体管 T_{15} 、第十六晶体管 T_{16} 、第十七晶体管 T_{17} 和第十九晶体管 T_{19} 均处于关闭状态;由于第一存储电容 C_1 存储电压的作用,第四晶体管 T_4 和第九晶体管 T_9 保持和预发光阶段 t_5 一样的开启状态;由于第四控制端 E_n 输出低电平信号,第二晶体管 T_2 、第五晶体管 T_5 、第八晶体管 T_8 、第十一晶体管 T_{11} 、第十四晶体管 T_{14} 和第十八晶体管 T_{18} 处于开启状态,第一电源端 $ELVDD$ 、第二晶体管 T_2 、第四晶体管 T_4 、第五晶体管 T_5 、第一有机发光二极管 $OLED_1$ 和第二电源端 $ELVSS$ 形成通路,第一有机发光二极管 $OLED_1$ 在第一电源端 $ELVDD$ 提供的第一发光电压 V_{elvdd} 和第二电源端 $ELVSS$ 提供的第二发光电压 V_{elvss} 的作用下,并在第四晶体管 T_4 的驱动下发光,即第一发光控制电路控制第一发光电路的工作,第一电源端向第一发光电路提供第一发光电压,第二电源端向第一发光电路提供第二发光电压,第一驱动电路驱动第一发光电路,第一发光电路在工作时发光。

[0089] 需要说明的是,如图2所示像素电路的驱动方法可以仅包括复位阶段 t_2 、补偿阶段 t_3 、初始化阶段 t_4 和发光阶段 t_6 ,而不包括预复位阶段 t_1 和预发光阶段 t_5 ,或者包括预复位阶段 t_1 和预发光阶段 t_5 中的一个,在此不做限定。

[0090] 例如,第二有机发光二极管单独发光时的情形与上文所述第一有机发光二极管单独发光时的情形类似,在此不再赘述。

[0091] 图5是本公开实施例提供的如图2所示的像素电路中第一有机发光二极管、第二有机发光二极管和第三有机发光二极管同时发光时的驱动时序图。如图5所示,本公开的实施例提供一种如图2所示像素电路的驱动方法包括:预复位阶段 t_1 、复位阶段 t_2 、补偿阶段 t_3 、初始化阶段 t_4 、预发光阶段 t_5 和发光阶段 t_6 。

[0092] 例如,在预复位阶段 t_1 ,第一控制端 S_{n-1} 输出高电平信号,第二控制端 S_n 输出高电平信号,第三控制端 S_{n+1} 输出高电平信号,第四控制端 E_n 输出高电平信号,第一数据信号端

Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0093] 图6A是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在预复位阶段的导通状态示意图。在预复位阶段 t_1 ,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十八晶体管T18和第十九晶体管T19均处于关闭状态,像素电路中没有形成通路;第四晶体管T4、第九晶体管T9、第十晶体管T10和第十七晶体管T17的导通状态与第一节点N1和第二节点N2的电压有关。例如,预复位阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0094] 例如,在复位阶段 t_2 ,第一控制端Sn-1输出低电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0095] 图6B是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在复位阶段的导通状态示意图。在复位阶段 t_2 ,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第七晶体管T7、第八晶体管T8、第十一晶体管T11、第十二晶体管T12、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十八晶体管T18和第十九晶体管T19均处于关闭状态;由于第一控制端Sn-1输出低电平信号,第六晶体管T6和第十三晶体管T13导通,第一节点N1和第二节点N2的电压为第三电源端Vx提供的复位电压Vvx,复位电压Vvx例如为使P型晶体管开启的低电平电压,又例如,复位电压Vvx为负电压;此时,由于第一节点N1和第二节点N2的电压为低电平的复位电压Vvx,第四晶体管T4、第九晶体管T9、第十晶体管T10和第十七晶体管T17开启但不会形成通路。这样就实现了通过第六晶体管T6将第四晶体管T4和第九晶体管T9复位,通过第十三晶体管T13将第十晶体管T10和第十七晶体管T17复位,即第一复位电路将第一驱动电路复位,第二复位电路将第二驱动电路复位,第一复位电路和第二复位电路共同将第三驱动电路复位。例如,经过复位阶段可以增加第一节点N1和第一数据信号Vdata1之间的电压差、增加第二节点N2和第二数据信号Vdata2之间的电压差,进而减小了在补偿阶段 t_3 中,对第一存储电容C1和第二存储电容C2的充电时间。

[0096] 例如,在补偿阶段 t_3 ,第一控制端Sn-1输出高电平信号,第二控制端Sn输出低电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出第一数据信号Vdata1(例如低电平信号),第二数据信号端Data2输出第二数据信号Vdata2(例如低电平信号)。

[0097] 图6C是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在补偿阶段的导通状态示意图。在补偿阶段 t_3 ,第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十七晶体管T17、第十八晶体管T18和第十九晶体管T19均处于关闭状态;由于第二控制端Sn输出低电平信号,第一晶体管T1、第三晶体管T3、第十五晶体管T15和第十六晶体管T16导通,第一数据信号端Data1输出的第一数据信号Vdata1通过第一晶体管T1和第三晶体管T3传输到第一节点N1,对第一存储电容C1充电完成后,第一节点N1的电压为Vdata1+Vth1(Vth1为第一晶体管T1和第三晶体管T3的总压降),也就是说第一数据写入电路向第一驱动电路写入了数据,第一补偿电路对第一驱动电路进行

了补偿,此时,第四晶体管T4和第九晶体管T9开启但不会形成通路;第二数据信号端Data2输出的第二数据信号Vdata2通过第十五晶体管T15和第十六晶体管T16传输到第二节点N2,对第二存储电容C2充电完成后,第二节点N2的电压为Vdata2+Vth2 (Vth2为第十五晶体管T15和第十六晶体管T16的总压降),也就是说第二数据写入电路向第二驱动电路写入了数据,第二补偿电路对第二驱动电路进行了补偿,此时,第十晶体管T10和第十七晶体管T17开启但不会形成通路。

[0098] 例如,在初始化阶段t4,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出低电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0099] 图6D是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在初始化阶段的导通状态示意图。在初始化阶段t4,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第八晶体管T8、第十晶体管T10、第十一晶体管T11、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17和第十八晶体管T18均处于关闭状态;由于第一存储电容C1存储电压的作用,第四晶体管T4和第九晶体管T9保持和补偿阶段t3一样的开启状态,由于第二存储电容C2存储电压的作用,第十晶体管T10和第十七晶体管T17保持和补偿阶段t3一样的开启状态;由于第三控制端Sn+1输出低电平信号,第七晶体管T7、第十二晶体管T12和第十九晶体管T19导通,第三电源端Vx提供的复位电压Vvx通过第七晶体管T7传输给第一有机发光二极管OLED1的第一端(第一端例如为阳极),第三电源端Vx提供的复位电压Vvx通过第十二晶体管T12传输给第三有机发光二极管OLED3的第一端(第一端例如为阳极),第三电源端Vx提供的复位电压Vvx通过第十九晶体管T19传输给第二有机发光二极管OLED2的第一端(第一端例如为阳极),即第一初始化电路将第一发光电路初始化,第二初始化电路将第二发光电路初始化,第三初始化电路将第三发光电路初始化。例如,复位电压Vvx小于或等于第二电源端ELVSS提供的第二发光电压Velvss,这样,经过初始化可以防止OLED的异常发光,例如可以防止OLED在非发光阶段的微亮发光。

[0100] 例如,在预发光阶段t5,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0101] 图6E是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在预发光阶段的导通状态示意图。在预发光阶段t5,第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十八晶体管T18和第十九晶体管T19均处于关闭状态,像素电路中没有形成通路;由于第一存储电容C1存储电压的作用,第四晶体管T4和第九晶体管T9保持和初始化阶段t4一样的开启状态,由于第二存储电容C2存储电压的作用,第十晶体管T10和第十七晶体管T17保持和补偿阶段t4一样的开启状态。例如,预发光阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0102] 例如,在发光阶段t6,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出低电平信号,第一数据信号端

Data1输出高电平信号,第二数据信号端Data2输出高电平信号。

[0103] 图6F是本公开实施例提供的如图2所示的像素电路被如图5所示的驱动时序驱动时在发光阶段的导通状态示意图。在发光阶段t6,第一晶体管T1、第三晶体管T3、第六晶体管T6、第七晶体管T7、第十二晶体管T12、第十三晶体管T13、第十五晶体管T15、第十六晶体管T16和第十九晶体管T19均处于关闭状态;由于第一存储电容C1存储电压的作用,第四晶体管T4和第九晶体管T9保持和预发光阶段t5一样的开启状态,由于第二存储电容C2存储电压的作用,第十晶体管T10和第十七晶体管T17保持和补偿阶段t5一样的开启状态;由于第四控制端En输出低电平信号,第二晶体管T2、第五晶体管T5、第八晶体管T8、第十一晶体管T11、第十四晶体管T14和第十八晶体管T18处于开启状态。第一电源端ELVDD、第二晶体管T2、第四晶体管T4、第五晶体管T5、第一有机发光二极管OLED1和第二电源端ELVSS形成通路;第一电源端ELVDD、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第三有机发光二极管OLED3和第二电源端ELVSS形成通路;第一电源端ELVDD、第十四晶体管T14、第十七晶体管T17、第十八晶体管T18、第二有机发光二极管OLED2和第二电源端ELVSS形成通路。第一有机发光二极管OLED1在第一电源端ELVDD提供的第一发光电压 V_{elvdd} 和第二电源端ELVSS提供的第二发光电压 V_{elvss} 的作用下,并在第四晶体管T4的驱动下发光;第二有机发光二极管OLED2在第一电源端ELVDD提供的第一发光电压 V_{elvdd} 和第二电源端ELVSS提供的第二发光电压 V_{elvss} 的作用下,并在第十七晶体管T17的驱动下发光;第三有机发光二极管OLED3在第一电源端ELVDD提供的第一发光电压 V_{elvdd} 和第二电源端ELVSS提供的第二发光电压 V_{elvss} 的作用下,并在第九晶体管T9和第十晶体管T10的驱动下发光;即第一发光控制电路控制第一发光电路的工作,第二发光控制电路控制第二发光电路工作,第三发光控制电路控制第三发光电路工作,第一电源端向第一发光电路、第二发光电路和第三发光电路提供第一发光电压,第二电源端向第一发光电路、第二发光电路和第三发光电路提供第二发光电压,第一驱动电路驱动第一发光电路,第二驱动电路驱动第二发光电路,第三驱动电路驱动第三发光电路,第一发光电路、第二发光电路和第三发光电路在工作时发光。

[0104] 例如,图7是本公开实施例提供的又一种像素电路的示意图之一。如图7所示,本公开的实施例还提供一种像素电路200,包括:第四发光电路202,用于在工作时发光;第四驱动电路204,用于驱动第四发光电路202;第三补偿电路206,用于补偿第四驱动电路204;第三数据写入电路208,用于向第四驱动电路204写入数据;第三复位电路210,用于将第四驱动电路204复位;第三存储电路212,用于存储第四驱动电路204的驱动电压;第四初始化电路214,用于将第四发光电路202初始化;第四发光控制电路216,用于控制第四发光电路202的工作和关断;第一电源端ELVDD,用于向第四发光电路202提供第一发光电压 V_{elvdd} ;第二电源端ELVSS,用于向第四发光电路202提供第二发光电压 V_{elvss} ;第三电源端 V_x ,用于向第三复位电路210提供复位电压 V_{vx} ;第三数据信号端Data3,用于向第三数据写入电路208提供第三数据信号或待机信号;第一控制端 S_{n-1} ,用于提供控制第三复位电路210工作和关断的第一控制信号;第二控制端 S_n ,用于提供控制第三数据写入电路208和第三补偿电路206工作和关断的第二控制信号;第三控制端 S_{n+1} ,用于提供控制第四初始化电路214工作和关断的第三控制信号;以及第四控制端En,用于提供控制第四发光控制电路216工作和关断的第四控制信号。

[0105] 例如,图8是本公开实施例提供的又一种像素电路的示意图之二,图8是图7中所示像素电路的一种具体实施方式。如图7和图8所示,在本公开实施例提供的像素电路200中,第三数据写入电路208包括第二十晶体管T20,第四发光控制电路216包括第二十一晶体管T21和第二十四晶体管T24,第三补偿电路206包括第二十二晶体管T22,第四驱动电路204包括第二十三晶体管T23,第三复位电路210包括第二十五晶体管T25,第四初始化电路214包括第二十六晶体管T26,第三存储电路212包括第三存储电容C3,第四发光电路202包括第四有机发光二极管OLED4。

[0106] 例如,如图8所示,第二十二晶体管T22包括第五子晶体管和第六子晶体管,第五子晶体管的源极作为第二十二晶体管T22的源极,第五子晶体管的漏极与第六子晶体管的源极电连接,第六子晶体管的漏极作为第二十二晶体管T22的漏极,第五子晶体管的栅极和第六子晶体管的栅极电连接共同作为第二十二晶体管T22的栅极。需要说明的是,本公开的实施例包括但不限于第二十二晶体管T22的这种组成方式,第二十二晶体管T22也可以仅包括一个晶体管。

[0107] 例如,如图8所示,在本公开实施例提供的像素电路200中,第二十晶体管T20的源极与第三数据信号端Data3电连接,第二十晶体管T20的栅极、第二十二晶体管T22的栅极和第二控制端Sn电连接,第二十晶体管T20的漏极、第二十一晶体管T21的漏极、第二十二晶体管T22的源极和第二十三晶体管T23的源极电连接;第二十一晶体管T21的栅极、第二十四晶体管T24的栅极和第四控制端En电连接,第二十一晶体管T21的源极、第三存储电容C3的第一端和第一电源端ELVDD电连接;第二十二晶体管T22的漏极和第三节点N3电连接;第二十三晶体管T23的栅极和第三节点N3电连接,第二十三晶体管T23的漏极和第二十四晶体管T24的源极电连接;第二十四晶体管T24的漏极、第二十六晶体管T26的漏极和第四有机发光二极管OLED4的第一端电连接;第二十五晶体管T25的源极、第二十六晶体管T26的源极和第三电源端Vx电连接,第二十五晶体管T25的栅极和第一控制端Sn-1电连接,第二十五晶体管T25的漏极和第三节点N3电连接;第二十六晶体管T26的栅极和第三控制端Sn+1电连接;第三存储电容C3的第二端和第三节点N3电连接;第四有机发光二极管OLED4的第二端和第二电源端ELVSS电连接。

[0108] 例如,在本公开实施例提供的像素电路200中,第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25以及第二十六晶体管T26均为薄膜晶体管。

[0109] 例如,在本公开实施例提供的像素电路200中,第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25以及第二十六晶体管T26均为P型晶体管。

[0110] 例如,图9是本公开实施例提供的如图8所示的像素电路的驱动时序图。本公开的实施例还提供一种如图8所示像素电路的驱动方法,包括:预复位阶段t1、复位阶段t2、补偿阶段t3、初始化阶段t4、预发光阶段t5和发光阶段t6。

[0111] 例如,在预复位阶段t1,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第三数据信号端Data3输出高电平信号。

[0112] 例如,图10A是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时

序驱动时在预复位阶段 t_1 的导通状态示意图。在预复位阶段 t_1 ,第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十四晶体管T24、第二十五晶体管T25和第二十六晶体管T26均处于关闭状态,像素电路中没有形成通路;第二十三晶体管T23的导通状态与第三节点N3的电压有关。例如,预复位阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0113] 例如,在复位阶段 t_2 ,第一控制端Sn-1输出低电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第三数据信号端Data3输出高电平信号。

[0114] 图10B是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在复位阶段 t_2 的导通状态示意图。在复位阶段 t_2 ,第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十四晶体管T24和第二十六晶体管T26均处于关闭状态;由于第一控制端Sn-1输出低电平信号,第二十五晶体管T25导通,第三节点N3的电压为第三电源端Vx提供的复位电压Vvx,复位电压Vvx例如为能使P型晶体管开启的低电平电压,又例如,复位电压Vvx为负电压;此时,由于第三节点N3的电压为低电平的复位电压Vvx,第二十三晶体管T23开启但不会形成通路。这样就实现了通过第二十五晶体管T25将第二十三晶体管T23复位,即第三复位电路将第四驱动电路复位。例如,经过复位阶段可以增加第三节点N3和第三数据信号Vdata3之间的电压差,减小了在补偿阶段 t_3 中,对第三存储电容C3的充电时间。

[0115] 例如,在补偿阶段 t_3 ,第一控制端Sn-1输出高电平信号,第二控制端Sn输出低电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第三数据信号端Data3输出第三数据信号Vdata3(例如低电平信号)。

[0116] 图10C是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在补偿阶段 t_3 的导通状态示意图。在补偿阶段 t_3 ,第二十一晶体管T21、第二十四晶体管T24、第二十五晶体管T25和第二十六晶体管T26均处于关闭状态;由于第二控制端Sn输出低电平信号,第二十晶体管T20和第二十二晶体管T22导通,第三数据信号端Data3输出的第三数据信号Vdata3通过第二十晶体管T20和第二十二晶体管T22传输到第三节点N3,对第三存储电容C3充电完成后,第三节点N3的电压为Vdata3+Vth3(Vth3为第二十晶体管T20和第二十二晶体管T22的总压降),也就是说第三数据写入电路向第四驱动电路写入了数据,第三补偿电路对第四驱动电路进行了补偿,此时,第二十三晶体管T23开启但不会形成通路。

[0117] 例如,在初始化阶段 t_4 ,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出低电平信号,第四控制端En输出高电平信号,第三数据信号端Data3输出高电平信号。

[0118] 图10D是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在初始化阶段 t_4 的导通状态示意图。在初始化阶段 t_4 ,第二十晶体管T20、第二十一晶体管T21、第二十二晶体管T22、第二十四晶体管T24和第二十五晶体管T25均处于关闭状态;由于第三存储电容C3存储电压的作用,第二十三晶体管T23保持和补偿阶段 t_3 一样的开启状态;由于第三控制端Sn+1输出低电平信号,第二十六晶体管T26导通,第三电源端Vx提供的复位电压Vvx通过第二十六晶体管T26传输给第四有机发光二极管OLED4的第一端(第一端例如为阳极),即第四初始化电路将第四发光电路初始化。例如,复位电压Vvx小于或等于第

二电源端ELVSS提供的第二发光电压 V_{elvss} ,这样,经过初始化可以防止OLED的异常发光,例如可以防止OLED在非发光阶段的微亮发光。例如,对有机发光二极管进行初始化放电,保证了低灰阶的准确性及全暗态画面下的全黑,可以有效改善整个显示面板的对比度。

[0119] 例如,在预发光阶段 t_5 ,第一控制端 $Sn-1$ 输出高电平信号,第二控制端 Sn 输出高电平信号,第三控制端 $Sn+1$ 输出高电平信号,第四控制端 En 输出高电平信号,第三数据信号端 $Data3$ 输出高电平信号。

[0120] 图10E是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在预发光阶段 t_5 的导通状态示意图。在预发光阶段 t_5 ,第二十晶体管 $T20$ 、第二十一晶体管 $T21$ 、第二十二晶体管 $T22$ 、第二十四晶体管 $T24$ 、第二十五晶体管 $T25$ 和第二十六晶体管 $T26$ 均处于关闭状态,像素电路中没有形成通路;由于第三存储电容 $C3$ 存储电压的作用,第二十三晶体管 $T23$ 保持和初始化阶段 t_4 一样的开启状态。例如,预发光阶段可以给像素电路提供一个稳定的时间,使各电路元件的电压和电流状态稳定,防止电路异常情况发生。

[0121] 例如,在发光阶段 t_6 ,第一控制端 $Sn-1$ 输出高电平信号,第二控制端 Sn 输出高电平信号,第三控制端 $Sn+1$ 输出高电平信号,第四控制端 En 输出低电平信号,第三数据信号端 $Data3$ 输出高电平信号。

[0122] 图10F是本公开实施例提供的如图8所示的像素电路被如图9所示的驱动时序驱动时在发光阶段 t_6 的导通状态示意图。在发光阶段 t_6 ,第二十晶体管 $T20$ 、第二十二晶体管 $T22$ 、第二十五晶体管 $T25$ 和第二十六晶体管 $T26$ 均处于关闭状态;由于第三存储电容 $C3$ 存储电压的作用,第二十三晶体管 $T23$ 保持和预发光阶段 t_5 一样的开启状态;由于第四控制端 En 输出低电平信号,第二十一晶体管 $T21$ 和第二十四晶体管 $T24$ 处于开启状态,第一电源端 $ELVDD$ 、第二十一晶体管 $T21$ 、第二十三晶体管 $T23$ 、第二十四晶体管 $T24$ 、第四有机发光二极管 $OLED4$ 和第二电源端 $ELVSS$ 形成通路,第四有机发光二极管 $OLED4$ 在第一电源端 $ELVDD$ 提供的第一发光电压 V_{elvdd} 和第二电源端 $ELVSS$ 提供的第二发光电压 V_{elvss} 的作用下,并在第二十三晶体管 $T23$ 的驱动下发光,即第四发光控制电路控制第四发光电路的工作,第一电源端向第四发光电路提供第一发光电压,第二电源端向第四发光电路提供第二发光电压,第四驱动电路驱动第四发光电路,第四发光电路在工作时发光。

[0123] 需要说明的是,如图8所示像素电路的驱动方法可以仅包括复位阶段 t_2 、补偿阶段 t_3 、初始化阶段 t_4 和发光阶段 t_6 ,而不包括预复位阶段 t_1 和预发光阶段 t_5 ,或者包括预复位阶段 t_1 和预发光阶段 t_5 中的一个,在此不做限定。

[0124] 例如,如图11所示,本公开的实施例还提供一种显示面板1,包括本公开任一实施例的像素电路。

[0125] 例如,显示面板1包括多个像素单元10,每个像素单元10包括本公开实施例提供的像素电路100和本公开实施例提供的像素电路200。也就是说,本公开实施例提供的显示面板1,包括具有第一有机发光二极管 $OLED1$ 、第二有机发光二极管 $OLED2$ 和第三有机发光二极管 $OLED3$ 的像素电路以及具有第四有机发光二极管 $OLED4$ 的像素电路。

[0126] 例如,在本公开实施例提供的显示面板1中,第一有机发光二极管 $OLED1$ 在工作时发出红光,第二有机发光二极管 $OLED2$ 在工作时发出绿光,第三有机发光二极管 $OLED3$ 在工作时发出黄光;第四有机发光二极管 $OLED4$ 在工作时发出蓝光。

[0127] 例如,本公开实施例提供的显示面板可以用于手机、平板电脑、电视机、显示器、笔

记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0128] 例如,在本公开实施例提供的显示面板1中,像素电路100同时控制第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3,节省了像素电路的数量,进而减小了像素电路占用的面积,提高了显示面板的分辨率。

[0129] 本公开的实施例还提供一种驱动方法,包括:复位阶段、补偿阶段、初始化阶段和发光阶段,在复位阶段,第一控制端Sn-1输出有效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号,第三数据信号端Data3输出待机信号;在补偿阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出有效信号,第三控制端Sn+1输出无效信号,第四控制端En输出无效信号,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出待机信号,第三数据信号端Data3输出第三数据信号或待机信号;或者,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出第二数据信号,第三数据信号端Data3输出第三数据信号或待机信号;或者,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出第二数据信号,第三数据信号端Data3输出第三数据信号或待机信号;在初始化阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出有效信号,第四控制端En输出无效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号,第三数据信号端Data3输出待机信号;在发光阶段,第一控制端Sn-1输出无效信号,第二控制端Sn输出无效信号,第三控制端Sn+1输出无效信号,第四控制端En输出有效信号,第一数据信号端Data1输出待机信号,第二数据信号端Data2输出待机信号,第三数据信号端Data3输出待机信号。

[0130] 例如,本公开实施例提供的驱动方法用于驱动显示面板1。

[0131] 例如,以显示面板1中第一有机发光二极管OLED1和第四有机发光二极管OLED4、第二有机发光二极管OLED2和第三有机发光二极管OLED3关闭的情况为例进行说明,如图12所示,本公开的实施例提供的驱动方法,包括:预复位阶段t1、复位阶段t2、补偿阶段t3、初始化阶段t4、预发光阶段t5和发光阶段t6。

[0132] 例如,在预复位阶段t1,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出高电平信号;

[0133] 例如,在复位阶段t2,第一控制端Sn-1输出低电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出高电平信号;

[0134] 例如,在补偿阶段t3,第一控制端Sn-1输出高电平信号,第二控制端Sn输出低电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出第三数据信号;

[0135] 例如,在初始化阶段t4,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出低电平信号,第四控制端En输出高电平信号,第一数据信号端

Data1输出高电平信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出高电平信号;

[0136] 例如,在预发光阶段t5,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出高电平信号,第一数据信号端Data1输出第一数据信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出第三数据信号;

[0137] 例如,在发光阶段t6,第一控制端Sn-1输出高电平信号,第二控制端Sn输出高电平信号,第三控制端Sn+1输出高电平信号,第四控制端En输出低电平信号,第一数据信号端Data1输出高电平信号,第二数据信号端Data2输出高电平信号,第三数据信号端Data3输出高电平信号。

[0138] 例如,当第一有机发光二极管OLED1、第二有机发光二极管OLED2、第三有机发光二极管OLED3和第四有机发光二极管OLED4的发光状态为其它组合情况时,可对驱动时序进行相应的变换,在此不再赘述。

[0139] 例如,本公开实施例提供的显示面板及驱动方法可对有机发光二极管进行初始化放电,保证了低灰阶的准确性及全暗态画面下的全黑,有效改善整个显示面板的对比度。

[0140] 例如,根据显示画面的不同,可以借用第三有机发光二极管OLED3的亮度取代第一有机发光二极管OLED1和第二有机发光二极管OLED2的组合亮度,在需要第三有机发光二极管OLED3发光的显示画面中,会出现第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3同时发光,相当于增大了第一有机发光二极管OLED1和第二有机发光二极管OLED2发光材料的面积,减小了第一有机发光二极管OLED1和第二有机发光二极管OLED2发光的亮度,进而增加第一有机发光二极管OLED1和第二有机发光二极管OLED2的使用寿命。为了保证显示效果,需要增加第四有机发光二极管OLED4的发光面积来匹配第一有机发光二极管OLED1、第二有机发光二极管OLED2和第三有机发光二极管OLED3,也相当于提高了第四有机发光二极管OLED4的使用寿命。

[0141] 虽然上文中已经用一般性说明及具体实施方式,对本公开作了详尽的描述,但在本公开实施例基础上,可以对之作一些修改或改进,这对本领域技术人员而言是显而易见的。因此,在不偏离本公开精神的基础上所做的这些修改或改进,均属于本公开要求保护的




图1




图2




图3




图4A




图4B




图4C




图4D




图4E




图4F




图5




图6A




图6B




图6C




图6D




图6E




图6F




图7




图8




图9




图10A




图10B




图10C




图10D




图10E




图10F




图11




图12

专利名称(译)	像素电路、显示面板及驱动方法		
公开(公告)号	CN106023898B	公开(公告)日	2018-07-24
申请号	CN201610596931.1	申请日	2016-07-26
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
[标]发明人	吴渊 聂军 王政		
发明人	吴渊 聂军 王政		
IPC分类号	G09G3/3258 G09G3/3266		
CPC分类号	G09G3/3258 G09G3/3266 G09G3/2003 G09G3/3233 G09G2300/0426 G09G2300/0452 G09G2300/0465 G09G2300/0814 G09G2300/0819 G09G2310/0262 G09G2320/0666 H01L27/3213 G09G3/3291 H01L27/3262 H01L27/3265 H01L51/5206		
审查员(译)	张梦泽		
其他公开文献	CN106023898A		
外部链接	Espacenet SIPO		

摘要(译)

本公开的实施例提供一种像素电路、显示面板及驱动方法。该像素电路包括第一发光电路、第一驱动电路、第一补偿电路、第一数据写入电路、第一复位电路、第一存储电路、第一初始化电路、第一发光控制电路、第二发光电路、第二驱动电路、第二补偿电路、第二数据写入电路、第二复位电路、第二存储电路、第二初始化电路、第二发光控制电路、第三发光电路、第三发光控制电路、第三驱动电路以及第三初始化电路。本公开的实施例提供的像素电路、显示面板及驱动方法可以减小像素电路占用的面积，提高显示面板的分辨率，并还可以对有机发光二极管进行初始化放电，保证了低灰阶的准确性及全暗态画面下的全黑，有效改善整个显示面板的对比度。

