



(45)授权公告日 2018.09.21

审查员 贺轶

[illegible]

1. 一种像素电路,其特征在于,包括:

共享单元、N个控制发光单元以及N个第十晶体管;

每个所述控制发光单元的输入端均与所述共享单元的输出端电连接;每个所述控制发光单元的输出端与一对应的发光元件电连接,每个所述控制发光单元的控制端与一对应的控制信号线电连接;

所述共享单元用于分别通过每个所述控制发光单元驱动与所述控制发光单元输出端对应电性连接的所述发光元件发光;N为大于或者等于2的正整数;

所述共享单元包括:第七晶体管、第八晶体管、第九晶体管、第二电容以及第三电容;所述像素电路还包括N个第十晶体管;

其中,每个所述第十晶体管的输入端与参考信号线电连接,输出端与所述第二电容的第二端电连接,控制端与一所述控制信号线电连接;

所述第九晶体管的输入端与对应数据线电连接,输出端与所述第二电容的第二端电连接,控制端与对应扫描线电连接;

所述第七晶体管的输入端与电源信号线电连接,控制端与所述第二电容的第一端电连接;

所述第八晶体管的输入端与所述第七晶体管的输出端电连接,输出端分别与所述第二电容的第一端以及所述第三电容的第一端电连接,控制端分别与所述扫描线以及所述第三电容的第二端电连接。

2. 根据权利要求1所述的像素电路,其特征在于,所述共享单元分别与电源信号线、数据线以及至少一扫描线电连接,分别用于接收电源电压信号、数据信号以及扫描信号。

3. 根据权利要求1所述的像素电路,其特征在于,所述控制发光单元包括第一晶体管,所述发光元件为发光二极管;所述第一晶体管的输出端与一对应的发光二极管的阳极电连接,每个所述第一晶体管的控制端分别与一对应的控制信号线电连接;所述发光二极管的阴极接地。

4. 根据权利要求3所述的像素电路,其特征在于,所述第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管的沟道类型相同。

5. 一种显示面板,其特征在于,包括多个权利要求1-4中任一所述的像素电路以及多个发光元件;

其中,所述多个发光元件阵列式排布,且沿阵列行方向上相邻的N个发光元件共用一个所述像素电路的共享单元,所述像素电路用于驱动沿阵列行方向上相邻的N个发光元件依次发光。

6. 一种像素电路的驱动方法,用于驱动权利要求1-4中任一所述的像素电路,其特征在于,包括:

写入补偿阶段,在所述扫描线的扫描信号控制下,所述第九晶体管和所述第八晶体管导通,所述数据线将数据信号写入所述第二电容的第二端,所述第三电容将所述第二电容的第一端电位值下拉,所述第七晶体管导通,电源信号线输入电源电压,所述第二电容的第一端电位值上拉至所述第七晶体管关闭;

发光阶段,在一所述控制信号线的输入电压控制下,一所述第十晶体管和与所述控制信号线电连接的第一晶体管导通,所述参考信号线将参考电压写入所述第二电容的第二

端,所述第七晶体管导通,与所述第一晶体管电连接的发光二极管发光;

依次循环执行所述写入补偿阶段以及所述发光阶段,直至所述N个发光二极管依次发光。

一种像素电路、驱动方法以及显示面板

技术领域

[0001] 本发明实施例涉及有机发光显示技术领域,尤其涉及一种像素电路、驱动方法以及显示面板。

背景技术

[0002] 相比于传统的液晶显示面板,有机发光显示面板具有反应速度快、对比度高以及视角广等特点。有机发光显示面板能够发光是由驱动晶体管在饱和状态下产生驱动电流。但随着器件老化等原因,驱动晶体管的阈值电压会发生漂移,使驱动电流发生变化,从而导致有机发光显示面板的发光亮度变化,影响显示均匀性。

[0003] 为了解决驱动晶体管阈值电压漂移导致机发光显示面板显示不均匀的问题,通常需要设计一种结构复杂的电路,来实现驱动晶体管阈值电压的补偿,即需要为每个发光晶体管配置一个复杂的补偿电路。但是随着市场上对机发光显示面板分辨率的要求不断提高,像素面积不断缩小,因此在越来越小的像素内实现复杂电路对工艺提出了越来越高的挑战。因此亟需寻找一种既能够解决晶体管阈值漂移导致的显示不均问题,同时又能够兼容工艺能力,提高有机发光显示面板的分辨率的技术。

发明内容

[0004] 本发明实施例提供一种像素电路、驱动方法以及显示面板,以实现既能够解决晶体管阈值漂移导致的显示不均问题,同时又能够兼容工艺能力,提高显示面板的分辨率。

[0005] 第一方面,本发明实施例提供了像素电路,包括:

[0006] 共享单元以及N个控制发光单元;

[0007] 每个所述控制发光单元的输入端均与所述共享单元的输出端电连接;每个所述控制发光单元的输出端与一对应的发光元件电连接,每个所述控制发光单元的控制端与一对应的控制信号线电连接;

[0008] 所述共享单元用于分别通过每个所述控制发光单元驱动与所述控制发光单元输出端对应电性连接的所述发光元件发光;N为大于或者等于2的正整数。

[0009] 第二方面,本发明实施例还提供一种显示面板,包括第一方面所述的像素电路以及多个发光元件;

[0010] 其中,所述多个发光元件阵列式排布,且沿阵列行方向上相邻的N个发光元件共用一个所述像素电路的共享单元,所述像素电路用于驱动沿阵列行方向上相邻的N个发光元件依次发光。

[0011] 第三方面,本发明实施例还提供一种用于驱动上述像素电路的驱动方法,包括:

[0012] 重置阶段,在所述第一扫描线的扫描信号控制下,所述第二晶体管导通,所述参考信号线将参考电压写入所述第一电容的第一端,所述第四晶体管的控制端电压重置;

[0013] 写入补偿阶段,在所述第二扫描线的扫描信号控制下,所述第五晶体管、所述第四晶体管以及所述第六晶体管导通,所述数据线输入数据信号,所述第一电容的第一端电位

上拉至所述第四晶体管关闭；

[0014] 发光阶段，在所述选通信号线以及一个所述控制信号线的输入电压控制下，所述第三晶体管以及与所述控制信号线电连接的所述第一晶体管导通，与所述第一晶体管电连接的发光二极管发光；

[0015] 依次循环执行所述重置阶段、所述写入补偿阶段以及所述发光阶段，直至所述N个发光二极管依次发光。

[0016] 第四方面，本发明实施例还提供又一种用于驱动上述像素电路的驱动方法，包括：

[0017] 写入补偿阶段，在所述扫描线的扫描信号控制下，所述第九晶体管和所述第八晶体管导通，所述数据线将数据信号写入所述第二电容的第二端，所述第三电容将所述第二电容的第一端电位值下拉，所述第七晶体管导通，电源信号线输入电源电压，所述第二电容的第一端电位值上拉至所述第七晶体管关闭；

[0018] 发光阶段，在一所述控制信号线的输入电压控制下，一所述第十晶体管和与所述控制信号线电连接的第一晶体管导通，所述参考信号线将参考电压写入所述第二电容的第二端，所述第七晶体管导通，与所述第一晶体管电连接的发光二极管发光；

[0019] 依次循环执行所述写入补偿阶段以及所述发光阶段，直至所述N个发光二极管依次发光。

[0020] 本发明实施例提供的像素电路包括共享单元以及N个控制发光单元，由于所述共享单元可以分别通过每个所述控制发光单元驱动与所述控制发光单元输出端对应电性连接的所述发光元件发光，因此可以使显示面板中相邻的N个发光单元共用一个像素电路，即在一个像素电路区域面积上可以设置N个发光元件，在兼容已有像素电路功能前提下，简化了显示面板的电路结构，因此所述像素电路既能解决晶体管阈值漂移导致的显示不均问题，又能够显著提高显示面板的分辨率。

附图说明

[0021] 图1为本发明实施例提供的一种像素电路的结构示意图；

[0022] 图2为本发明实施例提供的又一种像素电路的结构示意图；

[0023] 图3为本实施例提供的像素电路驱动方法的时序图；

[0024] 图4为本发明实施例提供的又一种像素电路的结构示意图；

[0025] 图5为本实施例提供的像素电路驱动方法的时序图；

[0026] 图6为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

[0027] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0028] 图1为本发明实施例提供的一种像素电路的结构示意图，如图1所示，像素电路包括：共享单元以及N个控制发光单元 T_{EmitN} 。其中N为大于或者等于2的正整数。

[0029] 每个控制发光单元 T_{EmitN} 的输入端均与共享单元的输出端电连接；每个控制发光单元 T_{EmitN} 的输出端与一对应的发光元件 O_N 电连接，每个控制发光单元 T_{EmitN} 的控制端与一对应

的控制信号线 $Emit_N$ 电连接。共享单元的输入端还与多个数据线 V_N 电性连接,用于接收对应的数据信号,并分别通过每个控制发光单元 T_{Emit_N} 驱动与控制发光单元 T_{Emit_N} 输出端对应电性连接的发光元件 O_N 发光。参见图1所示像素电路可知,图1中的一个像素电路可以依次控制 N 个发光元件 O_N 发光,因此在制作显示面板时,可以在一个像素电路的区域面积上方设置 N 个发光元件 O_N ,与现有技术中一个像素电路上方设置一个发光元件相比,显著提高了显示面板的分辨率。

[0030] 以上在本发明的核心思想,本发明中的共享单元有多种实现方式,并且共享单元与像素电路中的其他元器件之间具有多种连接方式,下面结合实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。

[0031] 在图1提供的像素电路的基础上,可选的,本发明实施例提供的共享单元分别与电源信号线 VDD 、数据线 $VDATA$ (包括 V_1 至 V_N) 以及至少一扫描线 $SCAN$ 电连接,分别用于接收电源电压信号、数据信号以及扫描信号。

[0032] 图2为本发明实施例提供的又一种像素电路的结构示意图,如图2所示,本实施例示例性的设置像素电路包括2个控制发光单元,即 N 等于2。控制发光单元包括第一晶体管,为描述方便将2个控制发光单元的第一晶体管分别为第一晶体管 T_{11} 和第一晶体管 T_{12} 。发光元件 O_N 为发光二极管(为描述方便,以下将发光二极管也记为 O_N)。其中第一晶体管 T_{11} 的输出端与发光二极管 O_1 的阳极电连接,第一晶体管 T_{12} 的输出端与发光二极管 O_2 的阳极电连接。第一晶体管 T_{11} 的控制端与控制信号线 $Emit_1$ 电连接,第一晶体管 T_{12} 的控制端与控制信号线 $Emit_2$ 电连接。发光二极管 O_1 和发光二极管 O_2 的阴极均接地设置(连接地线 VSS)。

[0033] 共享单元(虚线框内的区域)包括:第二晶体管 T_2 、第三晶体管 T_3 、第四晶体管 T_4 、第五晶体管 T_5 、第六晶体管 T_6 和第一电容 C_1 。其中,第二晶体管 T_2 的输入端与参考信号线 V_{ref} 电连接,输出端与第一电容 C_1 的第一端电连接,控制端与第一扫描线 $SCAN_1$ 电连接。第三晶体管 T_3 的输入端与电源信号线 VDD 电连接,输出端与第四晶体管 T_4 的输入端电连接,控制端与选通信号线 V_{Emit} 电连接。第五晶体管 T_5 的输入端与对应数据线 $VDATA$ (包括 V_1 和 V_2) 电连接,输出端与第四晶体管 T_4 的输入端电连接,控制端与第二扫描线 $SCAN_2$ 电连接。第四晶体管 T_4 的控制端与第一电容 C_1 的第一端电连接。第六晶体管 T_6 的输入端与第四晶体管 T_4 的输出端电连接,输出端与第一电容 C_1 的第一端电连接,控制端与第二扫描线 $SCAN_2$ 电连接。第一电容 C_1 的第二端与电源信号线 VDD 电连接。需要说明的是,图2示例性的设置像素电路包括2个控制发光单元(即2个第一晶体管),而非对本发明实施例的限定,在其他实施方式中,可以根据实际产品的需求具体设置控制发光单元的数量。

[0034] 需要说明的是,本发明实施例中,第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管可以为 N 沟道晶体管,也可以为 P 沟道晶体管。在通过像素电路对发光二极管进行驱动时,可以根据第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管的沟道类型变换像素电路的各输入信号(诸如高低电平值)。本实施例优选设置第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管的沟道类型相同,从而简化像素电路结构,减小像素电路占用面积。

[0035] 为了方便说明,以下用 V_N 同时表示对应数据线端的数据信号电压,以 VDD 同时表示

电源信号线端的电压,SCAN同时表示对应扫描线端的电压。用 V_{ref} 同时表示参考信号线端的电压。

[0036] 本发明还提供一种像素电路的驱动方法,用于图2所示的像素电路。本实施例提供的驱动方法,以第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管为P沟道晶体管为例进行介绍。图3为本实施例提供的像素电路驱动方法的时序图,结合图2所示像素电路以及图3所示像素电路驱动方法的时序图,像素电路的驱动方法包括以下阶段:

[0037] 第一重置阶段 S_1 ,第一扫描线 $SCAN_1$ 的扫描信号为低电平,在第一扫描线 $SCAN_1$ 的扫描信号控制下,第二晶体管 T_2 导通,参考信号线 V_{ref} 将参考电压 V_{ref} 写入第一电容 C_1 的第一端(图2中的 A_1 节点),此时 A_1 节点的电位值为 V_{ref} ,将第四晶体管 T_4 的控制端电压重置。

[0038] 第一写入补偿阶段 S_2 ,第二扫描线 $SCAN_2$ 的扫描信号为低电平,在第二扫描线 $SCAN_2$ 的扫描信号控制下,第五晶体管 T_5 、第四晶体管 T_4 以及第六晶体管 T_6 导通,数据线 V_1 输入数据信号 V_1 ,当第一电容 C_1 的第一端电位上拉至 $V_1 - |V_{th}|$ 时(V_{th} 为第四晶体管 T_4 的阈值电压),第四晶体管 T_4 关闭,此时第一电容 C_1 两端存储电位为 $VDD - V_1 + |V_{th}|$,完成数据信号写入和阈值补偿。

[0039] 第一发光阶段 S_3 ,选通信号线 V_{Emit} 以及控制信号线 $Emit_1$ 的输入电压为低电平,在选通信号线 V_{Emit} 以及控制信号线 $Emit_1$ 的输入电压控制下,第三晶体管 T_3 以及与控制信号线 $Emit_1$ 电连接的第一晶体管 T_{11} 导通,与第一晶体管 T_{11} 电连接的发光二极管 O_1 发光。发光二极管的电流公式为: $I = (V_{SG} - |V_{th}|)^2$,其中 I 表示发光二极管的电流, K 为与驱动晶体管的工艺参数和特征尺寸有关的参数, V_{SG} 表示驱动晶体管的输入端电压与控制端电压差值(即源极电压与栅极电压差), V_{th} 为驱动晶体管的阈值电压。因此,此时通过发光二极管 O_1 的电流为 $I_1 = [|VDD - (V_1 - |V_{th}|)| - |V_{th}|]^2 = (VDD - V_1)^2$,与第四晶体管 T_4 (驱动晶体管)的阈值电压 V_{th} 无关,其中公式中 K 为与驱动晶体管的工艺参数和特征尺寸有关的参数。

[0040] 第二重置阶段 S_4 ,第一扫描线 $SCAN_1$ 为低电平,在第一扫描线 $SCAN_1$ 的扫描信号控制下,第二晶体管 T_2 导通,参考信号线 V_{ref} 将参考电压 V_{ref} 写入第一电容 C_1 的第一端,此时 A_1 点的电位值为 V_{ref} ,将第四晶体管 T_4 的控制端电压重置。

[0041] 第二写入补偿阶段 S_5 ,第二扫描线 $SCAN_2$ 的扫描信号为低电平,在第二扫描线 $SCAN_2$ 的扫描信号控制下,第五晶体管 T_5 、第四晶体管 T_4 以及第六晶体管 T_6 导通,数据线 V_2 输入数据信号 V_2 ,当第一电容 C_1 的第一端电位上拉至 $V_2 - |V_{th}|$ 时(V_{th} 为第四晶体管 T_4 的阈值电压),第四晶体管 T_4 关闭,此时第一电容 C_1 两端存储电位为 $VDD - V_2 + |V_{th}|$,完成数据信号写入和阈值补偿。

[0042] 第二发光阶段 S_6 ,选通信号线 V_{Emit} 以及控制信号线 $Emit_2$ 的输入电压为低电平,在选通信号线 V_{Emit} 以及控制信号线 $Emit_2$ 的输入电压控制下,第三晶体管 T_3 以及与控制信号线 $Emit_2$ 电连接的第一晶体管 T_{12} 导通,与第一晶体管 T_{12} 电连接的发光二极管 O_2 发光,此时根据发光二极管的电流计算公式 $I = K(V_{SG} - |V_{th}|)^2$ 可知发光二极管 O_2 的电流为 $I_2 = K[|VDD - (V_2 - |V_{th}|)| - |V_{th}|]^2 = K(VDD - V_2)^2$ 。

[0043] 至此完成一帧画面的扫描显示,直到下一个 $SCAN_1$ 低电平到来,开始第二帧画面的扫描显示,如此循环。

[0044] 本实施例提供的像素电路的驱动方法使发光二极管的电流与第四晶体管(驱动晶

体管)的阈值电压无关,因此有效解决了晶体管阈值漂移导致的显示不均问题。此外,本实施例无需像现有技术中为每个发光二极管配置一个像素电路,在单个发光二极管所在像素单元区域设置复杂电路以解决晶体管阈值漂移导致的显示不均问题,本实施例通过设置多个发光二极管共用一个像素电路,可以在一个像素电路区域中设置多个发光二极管,即一个像素电路区域中可以设置多个像素单元,所以像素单元可以做足够小,显著提高显示面板的分辨率。

[0045] 更为普适的,当像素电路包括N个控制发光单元,每个发光单元包括一个第一晶体管时,像素电路的驱动方法按照如下步骤执行:

[0046] 重置阶段,在第一扫描线的扫描信号控制下,第二晶体管导通,参考信号线将参考电压写入第一电容的第一端,第四晶体管的控制端电压重置;

[0047] 写入补偿阶段,在第二扫描线的扫描信号控制下,第五晶体管、第四晶体管以及第六晶体管导通,数据线输入数据信号,第一电容的第一端电位上拉至第四晶体管关闭;

[0048] 发光阶段,在选通信号线以及一个控制信号线的输入电压控制下,第三晶体管以及与控制信号线电连接的第一晶体管导通,与第一晶体管电连接的发光二极管发光;

[0049] 依次循环执行重置阶段、写入补偿阶段以及发光阶段,直至N个发光二极管依次发光。

[0050] 需要说明的是,上述实施例中以第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管为P沟道晶体管为例进行介绍,当第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管可以为N沟道晶体管为例进行介绍,这种情况下,将图3中各扫描线信号的扫描信号、选通信号的输入电压以及各控制信号线的输入电压高低电平调换即可。

[0051] 图4为本发明实施例提供的又一种像素电路的结构示意图,共享单元(虚线矩形区域)包括:第七晶体管 T_7 、第八晶体管 T_8 、第九晶体管 T_9 、第二电容 C_2 以及第三电容 C_3 。像素单路还包括N个第十晶体管,图4示例性的设置2个第十晶体管,分别记为第十晶体管 T_{101} 和第十晶体管 T_{102} 。其中,第十晶体管 T_{101} 的输入端以及第十晶体管 T_{102} 的输入端均与参考信号线 V_{ref} 电连接。第十晶体管 T_{101} 的输出端以及第十晶体管 T_{102} 的输出端均与第二电容 C_2 的第二端电连接。第十晶体管 T_{101} 的控制端与控制信号线 $Emit_1$ 电连接,第十晶体管 T_{102} 的控制端与控制信号线 $Emit_2$ 电连接。第九晶体管 T_9 的输入端与对应数据线 V_{DATA} (包括 V_1 和 V_2)电连接,输出端与第二电容 C_2 的第二端电连接,控制端与对应扫描线 $SCAN$ 电连接。第七晶体管 T_7 的输入端与电源信号线 V_{DD} 电连接,控制端与第二电容 C_2 的第一端电连接。第八晶体管 T_8 的输入端与第七晶体管 T_7 的输出端电连接,输出端分别与第二电容 C_2 的第一端以及第三电容 C_3 的第一端电连接,控制端分别与扫描线 $SCAN$ 以及第三电容 C_3 的第二端电连接。

[0052] 需要说明的是,本发明实施例中,第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管可以为N沟道晶体管,也可以为P沟道晶体管。在通过像素电路对发光二极管进行驱动时,可以根据第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管的沟道类型变换像素电路的各输入信号(诸如高低电平值)。与上述实施例类似,本实施例优选设置第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管的沟道类型相同,从而简化像素电路结构,减小像素电路占用面积。

[0053] 本发明还提供一种像素电路的驱动方法,用于图4所示的像素电路。本实施例提供

的驱动方法,以第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管为P沟道晶体管为例进行介绍。图5为本实施例提供的像素电路驱动方法的时序图,结合图4所示像素电路以及图5所示像素电路驱动方法的时序图,像素电路的驱动方法包括以下阶段:

[0054] 第一写入补偿阶段X₁,扫描线SCAN的扫描信号为低电平,在扫描线SCAN的扫描信号控制下,第九晶体管T₉和第八晶体管T₈导通,数据线V₁将数据信号V₁写入第二电容C₂的第二端(图4中的B₂节点),同时由于第三电容C₃的耦合作用,将第二电容C₂的第一端电位值下拉(图4中的B₁节点),第七晶体管T₇导通,电源信号线VDD输入电源电压,VDD流经第七晶体管T₇和第八晶体管T₈,不断拉高B₁节点电位,直至B₁节点电位为VDD-|V_{th}| (V_{th}为第七晶体管T₇的阈值电压),此时第七晶体管T₇关闭。

[0055] 第一发光阶段X₂,控制信号线Emit₁的输入电压为低电平,在控制信号线Emit₁的输入电压控制下,第十晶体管T₁₀₁以及与控制信号线Emit₁电连接的第一晶体管T₁₁导通,参考信号线V_{ref}将参考电压V_{ref}写入第二电容C₂的第二端(B₂节点),由于电容耦合作用,B₁节点电位变为 $\frac{C_2}{(C_2+C_3)} (V_{ref} - V_1) + VDD - |V_{th}|$ 。此时,第七晶体管T₇导通,与第一晶体管T₁₁电连接的发光二极管O₁发光,此时根据发光二极管的电流计算公式 $I = (V_{SG} - |V_{th}|)^2$,可知发光二极管O₁的电流

$$I_1 = K \left\{ \left| VDD - \left[\frac{C_2}{(C_2+C_3)} (V_{ref} - V_1) + VDD - |V_{th}| \right] \right| - |V_{th}| \right\}^2 =$$

$$K \left[\frac{C_2}{(C_2+C_3)} (V_{ref} - V_1) \right]^2。$$

[0057] 第二写入补偿阶段X₃,扫描线SCAN的扫描信号为低电平,在扫描线SCAN的扫描信号控制下,第九晶体管T₉和第八晶体管T₈导通,数据线V₂将数据信号V₂写入第二电容C₂的第二端(图4中的B₂节点),同时由于第三电容C₃的耦合作用,将第二电容C₂的第一端电位值下拉(图4中的B₁节点),第七晶体管T₇导通,电源信号线VDD输入电源电压,VDD流经第七晶体管T₈和第八晶体管T₈,不断拉高B₁节点电位,直至B₁节点电位为VDD-|V_{th}| (V_{th}为第四晶体管T₄的阈值电压),此时第七晶体管T₇关闭。

[0058] 第二发光阶段X₄,控制信号线Emit₂的输入电压为低电平,在控制信号线Emit₂的输入电压控制下,第十晶体管T₁₀₂以及与控制信号线Emit₂电连接的第一晶体管T₁₂导通,参考信号线V_{ref}将参考电压V_{ref}写入第二电容C₂的第二端(B₂节点),由于电容耦合作用,B₁节点电位变为 $\frac{C_2}{(C_2+C_3)} (V_{ref} - V_2) + VDD - |V_{th}|$ 。此时,第七晶体管T₇导通,与第一晶体管T₁₂电连接的发光二极管O₂发光,此时根据发光二极管的电流计算公式 $I = K (V_{SG} - |V_{th}|)^2$,可知发光二极管O₂的电流为

$$I_2 = K \left\{ \left| VDD - \left[\frac{C_2}{(C_2+C_3)} (V_{ref} - V_2) + VDD - |V_{th}| \right] \right| - |V_{th}| \right\}^2 =$$

$$K \left[\frac{C_2}{(C_2+C_3)} (V_{ref} - V_2) \right]^2。$$

[0060] 至此完成一帧画面的扫描显示,直到下一个SCAN低电平到来,开始第二帧画面的扫描显示,如此循环。

[0061] 本实施例提供的像素电路的驱动方法同样可以使发光二极管的电流与第七晶体管(驱动晶体管)的阈值电压无关,因此既可以有效解决晶体管阈值漂移导致的显示不均问题,并且由于多个发光二极管共用一个像素电路,因此无需像现有技术中在单个像素单元区域内设置复杂电路,所以可以显著提高显示面板的分辨率。

[0062] 更为普适的,当像素电路包括N个控制发光单元,每个发光单元包括一个第一晶体管时,像素电路的驱动方法按照如下步骤执行:

[0063] 写入补偿阶段,在扫描线的扫描信号控制下,第九晶体管和第八晶体管导通,数据线将数据信号写入第二电容的第二端,第三电容将第二电容的第一端电位值下拉,第七晶体管导通,电源信号线输入电源电压,第二电容的第一端电位值上拉至第七晶体管关闭;

[0064] 发光阶段,在一控制信号线的输入电压控制下,一第十晶体管和与控制信号线电连接的第一晶体管导通,参考信号线将参考电压写入第二电容的第二端,第七晶体管导通,与第一晶体管电连接的发光二极管发光;

[0065] 依次循环执行写入补偿阶段以及发光阶段,直至N个发光二极管依次发光。

[0066] 需要说明的是,上述实施例中以第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管为例进行介绍,当第一晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管可以为N沟道晶体管为例进行介绍,将图5中扫描线信号的扫描信号以及各控制信号线的输入电压高低电平调换即可。

[0067] 基于同一发明构思,本发明还提供一种显示面板,图6为本发明实施例提供的一种显示面板的结构示意图,如图6所示,显示面板包括:包括多个上述各实施例的像素电路20以及多个发光元件 O_N 。其中,多个发光元件 O_N 阵列式排布,且沿阵列行方向上相邻的N个发光元件 O_N 共用一个像素电路20的共享单元(未示出),每个像素电路20用于驱动沿阵列行方向上相邻的N个发光元件 O_N 依次发光。图6示例性的设置每个像素电路20驱动沿阵列行方向上相邻的3个发光元件依次发光,3个发光元件分别记为 O_1 、 O_2 和 O_3 。

[0068] 本发明实施例提供的显示面板中设置N个发光元件共用一个像素电路,每个发光元件限定一个像素单元区域,因此可以在兼容现有电路功能基础上,在一个像素电路区域中设置多个像素单元,与现有技术中需为每个发光元件配置一个像素电路(即在一个发光元件想定的像素单元区域内设置复杂的像素电路)相比,可以显著减小像素单元尺寸,因此可以显著提高显示面板的分辨率。例如图6所示显示面板的分辨率为现有技术中一个像素电路上设置一个像素单元的显示面板的3倍。

[0069] 需要说明的是,图1-图6中具有诸多相同之处,其相同之处在每幅附图中采用相同的附图标记进行说明,相同之处在说明书中不再赘述,本领域技术人员可参照相关具体描述对不同附图的相关内容理解。

[0070] 上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由权利要求的范围决定。




图1




图2




图3




图4




图5




图6

专利名称(译)	一种像素电路、驱动方法以及显示面板		
公开(公告)号	CN105528997B	公开(公告)日	2018-09-21
申请号	CN201610081027.7	申请日	2016-02-04
[标]申请(专利权)人(译)	上海天马有机发光显示技术有限公司 天马微电子股份有限公司		
申请(专利权)人(译)	上海天马有机发光显示技术有限公司 天马微电子股份有限公司		
当前申请(专利权)人(译)	上海天马有机发光显示技术有限公司 天马微电子股份有限公司		
[标]发明人	李启 钱栋 彭冠臻		
发明人	李启 钱栋 彭冠臻		
IPC分类号	G09G3/3258		
CPC分类号	G09G3/2092 G09G3/3233 G09G2300/0426 G09G2300/0443 G09G2300/0804 G09G2300/0876 G09G2310/021 G09G2310/0251 G09G2320/045 G09G2330/02		
代理人(译)	胡彬		
其他公开文献	CN105528997A		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种像素电路、驱动方法以及显示面板，所述像素电路包括：共享单元以及N个控制发光单元；每个所述控制发光单元的输入端均与所述共享单元的输出端电连接；每个所述控制发光单元的输出端与一对应的发光元件电连接，每个所述控制发光单元的控制端与一对应的控制信号线电连接；所述共享单元用于分别通过每个所述控制发光单元驱动与所述控制发光单元输出端对应电连接的所述发光元件发光；N为大于或者等于2的正整数本发明能够实现既能够解决晶体管阈值漂移导致的显示不均问题，同时又能够兼容工艺能力，提高有机发光显示面板分辨率的效果。

