



(12)发明专利

(10)授权公告号 CN 106128360 B

(45)授权公告日 2018.11.13

(21)申请号 201610811616.6

(22)申请日 2016.09.08

(65)同一申请的已公布的文献号

申请公布号 CN 106128360 A

(43)申请公布日 2016.11.16

(73)专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

专利权人 成都京东方光电科技有限公司

(72)发明人 张锴 张毅

(74)专利代理机构 北京市柳沈律师事务所

11105

代理人 彭久云

(51)Int.Cl.

G09G 3/3208(2016.01)

(56)对比文件

CN 105679236 A, 2016.06.15,

CN 105609049 A, 2016.05.25,

CN 104575377 A, 2015.04.29,

CN 103123773 A, 2013.05.29,

US 2014049531 A1, 2014.02.20,

CN 102349098 A, 2012.02.08,

审查员 顾洪


权利要求书2页 说明书10页 附图5页

(54)发明名称

像素电路、显示面板、显示设备及驱动方法

(57)摘要

一种像素电路、显示面板、显示设备及驱动方法，该像素电路包括存储电容，包括第一端和第二端，所述第一端与第一节点连接，所述第二端与参考电压线连接以接收参考电压；有机发光二极管；驱动晶体管，包括与所述第一节点连接的栅极，其中，所述驱动晶体管被配置为根据所述第一节点的电压控制所述有机发光二极管发光；第一复位电路，被配置为响应于复位信号将初始电压提供到所述第一节点；扫描电路，被配置为响应于扫描信号将数据信号提供到第三节点；补偿电路，被配置为响应于所述扫描信号将补偿电压提供到所述第一节点；以及发光控制电路，被配置为响应于发光控制信号控制所述有机发光二极管发光。



1. 一种像素电路,包括:

存储电容,包括第一端和第二端,其中,所述第一端与第一节点连接,所述第二端与参考电压线连接以接收参考电压;

有机发光二极管,包括阳极和阴极,其中,所述阳极与第二节点连接,所述阴极与第二电源线连接以接收第二电压;

驱动晶体管,包括与所述第一节点连接的栅极,其中,所述驱动晶体管被配置为根据所述第一节点的电压控制所述有机发光二极管发光;

第一复位电路,被配置为响应于复位信号将初始电压提供到所述第一节点;

扫描电路,被配置为响应于扫描信号将数据信号提供到第三节点;

补偿电路,被配置为响应于所述扫描信号将补偿电压提供到所述第一节点,其中,所述补偿电压为所述数据信号与所述驱动晶体管的阈值电压之和;以及

发光控制电路,被配置为响应于发光控制信号控制所述有机发光二极管发光。

2. 如权利要求1所述的像素电路,其中,

所述发光控制电路包括:

第一发光控制电路,被配置为响应于所述发光控制信号将第一电源线的的第一电压提供至第四节点;以及

第二发光控制电路,被配置为响应于所述发光控制信号将所述第三节点与所述第二节点导通。

3. 如权利要求1所述的像素电路,其中,所述第一复位电路、扫描电路、补偿电路以及发光控制电路中的至少一个包括晶体管。

4. 如权利要求3所述的像素电路,其中,

所述第一复位电路包括第一晶体管,所述第一晶体管的第一极与初始信号线连接以接收所述初始电压,所述第一晶体管的栅极与复位信号线连接以接收所述复位信号,所述第一晶体管的第二极与所述第一节点连接;

所述补偿电路包括第二晶体管,所述第二晶体管的第一极与所述第一节点连接,所述第二晶体管的栅极与扫描信号线连接以接收所述扫描信号,所述第二晶体管的第二极与所述第四节点连接;

所述扫描电路包括第四晶体管,所述第四晶体管的第一极与数据信号线连接以接收所述数据信号,所述第四晶体管的栅极与所述扫描信号线连接以接收所述扫描信号,所述第四晶体管的第二极与所述第三节点连接;

所述驱动晶体管的第一极与所述第四节点连接,所述驱动晶体管的栅极与所述第一节点连接,所述驱动晶体管第二极与所述第三节点连接。

5. 如权利要求2所述的像素电路,其中

所述第一发光控制电路包括第五晶体管,所述第五晶体管的第一极与所述第一电源线连接以接收第一电压,所述第五晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号,所述第五晶体管的第二极与所述第四节点连接;

所述第二发光控制电路为第六晶体管,所述第六晶体管的第一极与所述第三节点连接,所述第六晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号,所述第六晶体管的第二极与所述第二节点连接。

6. 如权利要求1所述的像素电路,还包括,第二复位电路,被配置为响应于所述复位信号将所述初始电压提供到所述第二节点。

7. 如权利要求6所述的像素电路,其中,所述第一复位电路、扫描电路、第二复位电路以及补偿电路中的至少一个包括晶体管;所述发光控制电路包括第五晶体管和第六晶体管。

8. 如权利要求7所述的像素电路,其中,

所述第一复位电路包括第一晶体管,所述第一晶体管的第一极与初始信号线连接以接收所述初始电压,所述第一晶体管的栅极与复位信号线连接以接收所述复位信号,所述第一晶体管的第二极与所述第一节点连接;

所述补偿电路包括第二晶体管,所述第二晶体管的第一极与所述第一节点连接,所述第二晶体管的栅极与扫描信号线连接以接收所述扫描信号,所述第二晶体管的第二极与所述第四节点连接;

所述扫描电路包括第四晶体管,所述第四晶体管的第一极与数据信号线连接以接收所述数据信号,所述第四晶体管的栅极与所述扫描信号线连接以接收所述扫描信号,所述第四晶体管的第二极与所述第三节点连接;

所述驱动晶体管的第一极与所述第四节点连接,所述驱动晶体管的栅极与所述第一节点连接,所述驱动晶体管第二极与所述第三节点连接;

所述第二复位电路包括第七晶体管,所述第七晶体管的第一极与所述初始信号线连接以接收所述初始电压,所述第七晶体管的栅极与复位信号线连接以接收所述复位信号,所述第七晶体管的第二极与所述第二节点连接;

所述第五晶体管的第一极与所述第一电源线连接以接收第一电压,所述第五晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号,所述第五晶体管的第二极与所述第四节点连接;

所述第六晶体管的第一极与所述第三节点连接,所述第六晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号,所述第六晶体管的第二极与所述第二节点连接。

9. 如权利要求8所述的像素电路,其中,所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管均为P型晶体管。

10. 如权利要求8所述的像素电路,其中,所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管均为薄膜晶体管。

11. 一种显示面板,包括如权利要求1-10任一项所述的像素电路,还包括:

第一电源线,用于提供第一电压;

第二电源线,用于提供第二电压;以及

参考电压线、数据信号线、复位信号线和扫描信号线,其中,

所述数据信号线与所述复位信号线交叉排布,所述数据信号线与所述扫描信号线交叉排布,所述参考电压线与所述数据信号线、所述复位信号线和所述扫描信号线中的至少一种线平行;

扫描驱动电路,被配置为将所述扫描信号提供到所述扫描信号线;以及数据驱动电路,被配置为将所述数据信号提供到所述数据信号线。

12. 一种显示设备,包括如权利要求11所述的显示面板。

像素电路、显示面板、显示设备及驱动方法

技术领域

[0001] 本公开的实施例涉及一种像素电路、显示面板、显示设备及驱动方法。

背景技术

[0002] 在显示领域,有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点,具有广阔的发展前景。由于上述特点,有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。

发明内容

[0003] 本公开的一个实施例提供一种像素电路,包括:存储电容,包括第一端和第二端,其中,所述第一端与第一节点连接,所述第二端与参考电压线连接以接收参考电压;有机发光二极管,包括阳极和阴极,其中,所述阳极与第二节点连接,所述阴极与第二电源线连接以接收第二电压;驱动晶体管,包括与所述第一节点连接的栅极,其中,所述驱动晶体管被配置为根据所述第一节点的电压控制所述有机发光二极管发光;第一复位电路,被配置为响应于复位信号将初始电压提供到所述第一节点;扫描电路,被配置为响应于扫描信号将数据信号提供到第三节点;补偿电路,被配置为响应于所述扫描信号将补偿电压提供到所述第一节点,其中,所述补偿电压为所述数据信号与所述驱动晶体管的阈值电压之和;以及发光控制电路,被配置为响应于发光控制信号控制所述有机发光二极管发光。

[0004] 例如,在本公开实施例提供的像素电路中,所述发光控制电路包括:第一发光控制电路,被配置为响应于所述发光控制信号将第一电源线的电压提供至第四节点;以及第二发光控制电路,被配置为响应于所述发光控制信号将所述第三节点与所述第二节点导通。

[0005] 例如,在本公开实施例提供的像素电路中,所述第一复位电路、扫描电路、补偿电路以及发光控制电路中的至少一个包括晶体管。

[0006] 例如,在本公开实施例提供的像素电路中,所述第一复位电路包括第一晶体管,所述第一晶体管的第一极与初始信号线连接以接收所述初始电压,所述第一晶体管的栅极与复位信号线连接以接收所述复位信号,所述第一晶体管的第二极与所述第一节点连接;所述补偿电路包括第二晶体管,所述第二晶体管的第一极与所述第一节点连接,所述第二晶体管的栅极与扫描信号线连接以接收所述扫描信号,所述第二晶体管的第二极与所述第四节点连接;所述扫描电路包括第四晶体管,所述第四晶体管的第一极与数据信号线连接以接收所述数据信号,所述第四晶体管的栅极与所述扫描信号连接以接收所述扫描信号,所述第四晶体管的第二极与所述第三节点连接;所述驱动晶体管的第一极与所述第四节点连接,所述驱动晶体管的栅极与所述第一节点连接,所述驱动晶体管第二极与所述第三节点连接。

[0007] 例如,在本公开实施例提供的像素电路中,所述第一发光控制电路包括第五晶体

管,所述第五晶体管的第一极与所述第一电源线连接以接收第一电压,所述第五晶体管的栅极与所述发光控制信号连接以接收所述发光控制信号,所述第五晶体管的第二极与所述第四节点连接;所述第二发光控制电路为第六晶体管,所述第六晶体管的第一极与所述第三节点连接,所述第六晶体管的栅极与所述发光控制信号连接以接收所述发光控制信号,所述第六晶体管的第二极与所述第二节点连接。

[0008] 例如,本公开实施例提供的像素电路,还包括,第二复位电路,被配置为响应于所述复位信号将所述初始电压提供到所述第二节点。

[0009] 例如,在本公开实施例提供的像素电路中,所述第一复位电路、扫描电路、第二复位电路以及补偿电路中的至少一个包括晶体管;所述发光控制电路包括第五晶体管和第六晶体管。

[0010] 例如,在本公开实施例提供的像素电路中,所述第一复位电路包括第一晶体管,所述第一晶体管的第一极与初始信号线连接以接收所述初始电压,所述第一晶体管的栅极与复位信号线连接以接收所述复位信号,所述第一晶体管的第二极与所述第一节点连接;所述补偿电路包括第二晶体管,所述第二晶体管的第一极与所述第一节点连接,所述第二晶体管的栅极与扫描信号线连接以接收所述扫描信号,所述第二晶体管的第二极与所述第四节点连接;所述扫描电路包括第四晶体管,所述第四晶体管的第一极与数据信号线连接以接收所述数据信号,所述第四晶体管的栅极与所述扫描信号线连接以接收所述扫描信号,所述第四晶体管的第二极与所述第三节点连接;所述驱动晶体管的第一极与所述第四节点连接,所述驱动晶体管的栅极与所述第一节点连接,所述驱动晶体管第二极与所述第三节点连接;所述第二复位电路包括第七晶体管,所述第七晶体管的第一极与所述初始信号线连接以接收所述初始电压,所述第七晶体管的栅极与复位信号线连接以接收所述复位信号,所述第七晶体管的第二极与所述第二节点连接;所述第五晶体管的第一极与所述第一电源线连接以接收第一电压,所述第五晶体管的栅极与所述发光控制信号连接以接收所述发光控制信号,所述第五晶体管的第二极与所述第四节点连接;所述第六晶体管的第一极与所述第三节点连接,所述第六晶体管的栅极与所述发光控制信号连接以接收所述发光控制信号,所述第六晶体管的第二极与所述第二节点连接。

[0011] 例如,在本公开实施例提供的像素电路中,所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管均为P型晶体管。

[0012] 例如,在本公开实施例提供的像素电路中,所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管均为薄膜晶体管。

[0013] 本公开的实施例还提供一种显示面板,包括本公开任一实施例所述的像素电路,还包括:第一电源线,用于提供第一电压;第二电源线,用于提供第二电压;以及参考电压线、数据信号线、复位信号线和扫描信号线,其中,所述数据信号线与所述复位信号线交叉排布,所述数据信号线与所述扫描信号线交叉排布,所述参考电压线与所述数据信号线、所述复位信号线和所述扫描信号线中的至少一种线平行;扫描驱动电路,被配置为将所述扫描信号提供到所述扫描信号线;以及数据驱动电路,被配置为将所述数据信号提供到所述数据信号线。

[0014] 本公开的实施例还提供一种显示设备,包括本公开任一实施例所述的显示面板。

[0015] 本公开的实施例还提供一种本公开任一实施例所述像素电路的驱动方法,包括复

位阶段、数据写入及阈值补偿阶段和发光阶段,其中,在所述复位阶段,设置所述发光控制信号为关闭电压,设置所述复位信号为开启电压,设置所述扫描信号为开启电压,设置所述数据信号为无效数据信号;在数据写入及阈值补偿阶段,设置所述发光控制信号为关闭电压,设置所述复位信号为关闭电压,设置所述扫描信号为开启电压,设置所述数据信号为有效数据信号;在所述发光阶段,设置所述发光控制信号为开启电压,设置所述复位信号为关闭电压,设置所述扫描信号为关闭电压,设置所述数据信号为无效数据信号。

[0016] 例如,在本公开实施例提供的驱动方法中,在所述复位阶段之前,还包括预复位阶段;在所述预复位阶段,设置所述发光控制信号为关闭电压,设置所述复位信号为关闭电压,设置所述扫描信号为关闭电压,设置所述数据信号为无效数据信号。

[0017] 例如,在本公开实施例提供的驱动方法中,在所述复位阶段和所述数据写入及与补偿阶段之间,还包括信号写入准备阶段;在所述信号写入准备阶段,设置所述发光控制信号为关闭电压,设置所述复位信号为关闭电压,设置所述扫描信号为关闭电压,设置所述数据信号为无效数据信号。

[0018] 例如,在本公开实施例提供的驱动方法中,在所述数据写入及与之补偿阶段与所述发光阶段之间。还包括预发光阶段;在所述预发光阶段,设置所述扫描信号为关闭电压,设置所述复位信号为关闭电压,设置所述数据信号为无效数据信号,设置所述发光控制信号为关闭电压。

附图说明

[0019] 为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。

[0020] 图1是本公开实施例提供的一种像素电路的示意图之一;

[0021] 图2是本公开实施例提供的一种像素电路的示意图之二;

[0022] 图3是本公开实施例提供的一种像素电路的示意图之三;

[0023] 图4是本公开实施例提供的一种像素电路的示意图之四;

[0024] 图5A是本公开实施例提供一种显示面板的示意图;

[0025] 图5B-图5D提供三种针对图5A的显示面板的参考电压线的布线示意图;

[0026] 图6是本公开实施例提供的一种显示设备的示意图;

[0027] 图7是本公开实施例提供的如图2或图4所示的像素电路的示例性的驱动时序图。

具体实施方式

[0028] 下面将结合附图,对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例,更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是,图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述,从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施,以及进一步使本领域技术人员能够实施示例实施例。因而,这些示例不应被理解为对本公开的实施例的范围的限制。

[0029] 除非另外特别定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词

语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。此外,在本公开各个实施例中,相同或类似的参考标号表示相同或类似的构件。

[0030] 在有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板中,会存在电阻压降(IR drop)现象。电阻压降是由于显示面板中导线的自身电阻分压造成的,即电流经过显示面板中的导线(例如电源线)时,根据欧姆定律导线上会产生一定的电压降。因此,位于不同位置的像素单元受到电阻压降影响的程度也不相同,这会导致显示面板显示不均匀。因此,需要对OLED显示面板中的电阻压降进行补偿。在OLED显示面板中,各个像素单元中的驱动晶体管的阈值电压由于制备工艺可能彼此之间存在差异,而且由于例如温度变化的影响,驱动晶体管的阈值电压也会产生漂移的现象。因此,各个驱动晶体管的阈值电压的不同也可能会导致显示面板显示不均匀。因此,也需要对驱动晶体管的阈值电压进行补偿。

[0031] 此外,随着显示器件分辨率的提高,像素数量增加导致显示器件的布线更加紧凑,由此导致信号间耦合串扰增大。在像素电路中,存储电容一端存储数据信号,另一端连接至电路中某一参考电压。例如,存储电容的一端通常与有机发光二极管供电电源线或者某一薄膜晶体管的输出端连接以获取参考电压,因此当电阻压降(IR Drop)比较明显的情况下,存储电容的参考电压会变得不稳定。此时如果参考电压再与薄膜晶体管相关联,则薄膜晶体管的开关过程也很容易造成参考电压波动。参考电压波动会进一步造成储存电容所存储的数据信号变化,从而造成显示中产生串扰(Crosstalk)或者显示亮度不均匀(Mura)等不良现象。

[0032] 本公开的实施例提供一种像素电路、显示面板、显示设备及驱动方法,通过本公开实施例提供的技术方案将存储电容连接到独立、不受影响的参考电压,增加了存储电容所存储的数据信号的准确性和稳定性。进一步,本公开实施例还可以通过将驱动晶体管采用二极管导通形式,补偿了驱动体管的阈值电压,从而消除了由于驱动晶体管阈值电压偏移造成的有机发光二极管发光亮度不均的现象。此外,本公开的实施例还可以利用单独的薄膜晶体管在电路复位阶段为有机发光二极管阳极放电的方式,避免有机发光二极管的异常发光。

[0033] 本公开的实施例提供一种像素电路100。如图1所示,该像素电路100包括:存储电容Cst、第一复位电路110、补偿电路120、驱动晶体管T3、扫描电路140、发光控制电路150以及有机发光二极管OLED。

[0034] 例如,如图1所示,存储电容Cst包括第一端和第二端,第一端与第一节点N1连接,第二端与参考电压线连接以接收参考电压Vref。有机发光二极管OLED包括阳极和阴极,阳极与第二节点N2连接,阴极与第二电源线连接以接收第二电压Vss。驱动晶体管T3包括与第一节点N1连接的栅极,驱动晶体管T3被配置为根据第一节点N1的电压导通或截止,由此可控制有机发光二极管OLED发光。第一复位电路110与第一节点N1连接,且被配置为响应于复位信号Reset将初始电压Vini提供到第一节点N1。扫描电路140被配置为响应于扫描信号Gate将数据信号Data提供到第三节点N3。补偿电路120连接在第一节点N1和第四节点N4之间,且被配置为响应于扫描信号Gate将补偿电压提供到第一节点N1,补偿电压可以为数据信号Data与驱动晶体管的阈值电压Vth之和“Data+Vth”。发光控制电路150可以被配置为响应于发光控制信号EM控制有机发光二极管OLED发光。

[0035] 例如,如图1所示,发光控制电路150可以包括:第一发光控制电路150A和第二发光

控制电路150B。第一发光控制电路150A被配置为响应于发光控制信号EM将第一电源线的第一电压Vdd提供至第四节点N4。第二发光控制电路150B被配置为响应于发光控制信号EM将所述第三节点N3与所述第二节点N2导通(例如将第三节点N3的电压提供至第二节点N2)。

[0036] 例如,第一复位电路110、扫描电路140、补偿电路120、第一发光控制电路150A以及第二发光控制电路150B至少可以使用晶体管实现。

[0037] 图2提供了一种第一复位电路110、扫描电路140、补偿电路120以及第一发光控制电路150A以及第二发光控制电路150B均为晶体管的示例。

[0038] 例如,如图1和图2所示,第一复位电路110为第一晶体管T1,第一晶体管T1的第一极与初始信号线连接以接收所述初始电压Vini,第一晶体管T1的栅极与复位信号线连接以接收复位信号Reset,第一晶体管T1的第二极与第一节点N1连接。补偿电路120为第二晶体管T2,第二晶体管T2的第一极与第一节点N1连接,第二晶体管T2的栅极与扫描信号线连接以接收扫描信号Gate,第二晶体管T2的第二极与第四节点N4连接。扫描电路140为第四晶体管T4,第四晶体管T4的第一极与数据信号线连接以接收数据信号Data,第四晶体管T4的栅极与扫描信号连接以接收扫描信号Gate,第四晶体管T4的第二极与第三节点N3连接。驱动晶体管T3的第一极与第四节点N4连接,驱动晶体管T3栅极与第一节点N1连接,驱动晶体管T3的第二极与第三节点N3连接。

[0039] 例如,如图2所示,第一发光控制电路150A为第五晶体管T5,第五晶体管T5的第一极与第一电源线连接以接收第一电压Vdd,第五晶体管T5的栅极与发光控制信号连接以接收发光控制信号EM,第五晶体管T5的第二极与第四节点N4连接。第二发光控制电路150B为第六晶体管T6,第六晶体管T6的第一极与第三节点N3连接,第六晶体管T6的栅极与发光控制信号线连接以接收发光控制信号EM,第六晶体管T6的第二极与第二节点N2连接。

[0040] 例如,图1或图2示出的像素电路通过将存储电容Cst连接到参考电压线以接收独立的不受影响的参考电压Vref,保证了存储电容Cst保存的数据信号的准确性和稳定性。此外,图2所示的像素电路还可以补偿驱动晶体管T3的阈值电压的变化,从而减小或消除了由于驱动晶体管阈值电压偏移造成有机发光二极管发光亮度不均的问题。

[0041] 例如,图3示出了一种像素电路300,该像素电路300与图1提供的像素电路100的差别在于图3所示的像素电路增加了第二复位电路370。参考图3可知像素电路300不仅包括存储电容Cst、第一复位电路310、补偿电路320、驱动晶体管T3、扫描电路340、发光控制电路350以及有机发光二极管OLED像素电路300还包括第二复位电路370,该第二复位电路370被配置为响应于复位信号将初始电压Vini提供到第二节点N2。

[0042] 例如,第一复位电路310、扫描电路340、第二复位电路370以及补偿电路320都至少可以通过晶体管实现。此外,发光控制电路350可以包括第五晶体管和第六晶体管。

[0043] 例如,图4为图3所示像素电路的一个示例。在图4示出的像素电路400中,第一复位电路310为第一晶体管T1,第一晶体管T1的第一极与初始信号线连接以接收所述初始电压Vini,第一晶体管T1的栅极与复位信号线连接以接收复位信号Reset,第一晶体管T1的第二极与所述第一节点N1连接。补偿电路320为第二晶体管T2,第二晶体管T2的第一极与所述第一节点N1连接,第二晶体管T2的栅极与扫描信号线连接以接收扫描信号Gate,第二晶体管T2的第二极与第四节点N4连接。图3示出的扫描电路340为第四晶体管T4,第四晶体管T4的第一极与数据信号线连接以接收数据信号Data,第四晶体管T4的栅极与所述扫描信号连接

以接收扫描信号Gate,第四晶体管T4的第二极与第三节点N3连接。驱动晶体管T3的第一极与第四节点N4连接,驱动晶体管T3的栅极与第一节点N1连接,驱动晶体管T3的第二极与第三节点N3连接。第二复位电路370为第七晶体管T7,第七晶体管T7的第一极与初始信号线连接以接收初始电压Vini,第七晶体管T7的栅极与复位信号线连接以接收复位信号Reset,第七晶体管T7的第二极与第二节点N2连接。第五晶体管T5的第一极与第一电源线连接以接收第一电压Vdd,第五晶体管T5的栅极与发光控制信号连接以接收发光控制信号EM,第五晶体管T5的第二极与第四节点N4连接。第六晶体管T6的第一极与第三节点N3连接,第六晶体管T6的栅极与发光控制信号连接以接收发光控制信号EM,第六晶体管T6的第二极与第二节点N2连接。

[0044] 例如,图4示出的第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均为P型晶体管。

[0045] 例如,图4示出的第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均为薄膜晶体管。

[0046] 例如,图3或图4示出的像素电路通过将存储电容Cst连接到参考电压线以接收独立的不受影响的参考电压Vref,保证了存储电容Cst保存的数据信号的准确性和稳定性。此外,图3或图4所示的像素电路还可以补偿驱动晶体管T3的阈值电压,从而减小或消除了由于驱动晶体管阈值电压偏移造成有机发光二极管发光亮度不均。例如,图4示出的像素电路还可以利用第七晶体管T7在电路初始化期间为有机发光二极管阳极放电以避免有机发光二极管在一帧画面的初始阶段的异常发光(串扰)。

[0047] 需要说明的是,本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中,为了区分晶体管除栅极之外的两极,直接描述了其中一极为第一极,另一极为第二极,所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如,本公开实施例所述的晶体管的第一极可以为源极,第二极可以为漏极;或者,晶体管的第一极为漏极,第二极为源极。此外,按照晶体管的特性区分可以将晶体管分为N型和P型晶体管,本公开的实施例以驱动晶体管T3、第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均为P型晶体管为例进行说明。基于本公开对该实现方式的描述和教导,本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用N型晶体管或N型和P型晶体管组合的实现方式,因此,这些实现方式也是在本公开的保护范围内的。

[0048] 本公开的实施例还提供一种显示面板500,如图5A所示,显示面板500包括本公开任一实施例提供的多个像素电路580。例如,像素电路580可以采用图1至图4任一个示出的像素电路。

[0049] 例如,如图5A所示,显示面板500还可以包括:扫描信号线511、参考电压线512、复位信号线513、数据信号线521、第一电源线523和第二电源线524。数据信号线521与复位信号线513彼此交叉,数据信号线521与扫描信号线511彼此交叉。参考电压线512与数据信号线521、复位信号线513或者扫描信号线511中的至少一种线平行(例如,如图5A所示,参考电压线512与复位信号线513和扫描信号线511平行)。例如,参考图5A,参考电压Vref利用独立

的参考电压线512引入整个显示器件的显示区域。参考图5B,参考电压线512可以从显示区域两侧横向引入,参考电压线512可以将同一行像素所有存储电容Cst的一个电容极板(例如,图1示出的存储电容Cst的第二端)通过过孔550连接在一起,并利用此电容极板作为参考电压线横向走线的一部分。又例如,参考图5C,参考电压线512的布局也可以是纵向走线,通过过孔550与存储电容的电容极板连接,将参考电压Vref提供给同一列所有像素的电容极板,减少其他信号线与参考电压线512的交叠,降低信号干扰。此外,参考图5D,参考电压线512的布局也可以是同时使用以上两种连接方式(即同时采用横向引入以及纵向引入),而形成网格状走线,采用此网格状走线可以提供稳定的电压供给,使每个像素单元中的像素电路接收到更为接近的参考电压Vref,进而使得整个显示区域达到较好的均一性。针对实际应用场景所采用的参考电压线的走线布局可以按照工艺能力与产品从以上图5B,图5C以及图5D所示的三种实现方式中选择。此外,本公开实施例也仅仅是列举了三种参考电压线的具体布线方式,而不是要限制本公开实施例仅能采用这三种布线方式。

[0050] 例如,图5A示出的扫描驱动电路510被配置来将扫描信号Gate提供到多条扫描信号线511。图5A示出的数据驱动电路520可以将数据信号Data提供到多条数据线521。图5A示出的第一电源线523可以用于提供第一电压Vdd,第二电源线524用于提供第二电压Vss。例如,第一电压Vdd大于第二电压Vss。例如,第二电压Vss可以是接地电压。

[0051] 本公开的实施例还提供一种显示设备600。如图6所示,显示设备600包括显示面板610,显示面板610的具体结构可以参考本公开任一实施例提供的显示面板500。该显示设备600还可以包括信号处理单元等,以进行信号接收、数据解码等操作。

[0052] 例如,本公开实施例提供的显示设备可以包括手机、平板电脑、电视机、显示器、笔记本电脑、数码相机、导航仪等任何具有显示功能的产品或部件。

[0053] 本公开的实施例还提供一种用于如图2所示的像素电路200的驱动方法。例如,如图7所示,该驱动方法可以包括复位阶段t2、数据写入及阈值补偿阶段t4和发光阶段t6。

[0054] 在复位阶段t2,设置发光控制信号EM为关闭电压,设置复位信号Reset为开启电压,设置扫描信号Gate为开启电压,设置数据信号Data为无效数据信号。

[0055] 在数据写入及阈值补偿阶段t4,设置发光控制信号EM为关闭电压,设置复位信号Reset为关闭电压,设置扫描信号Gate为开启电压,设置数据信号Data为有效数据信号。

[0056] 在所述发光阶段t6,设置发光控制信号EM为开启电压,设置复位信号Reset为关闭电压,设置扫描信号Gate为关闭电压,设置数据信号Data为无效数据信号。

[0057] 例如,本公开实施例中的开启电压是指能使相应晶体管第一极和第二极导通的电压,关闭电压是指能使相应晶体管的第一极和第二极断开(截止)的电压。当晶体管为P型晶体管时,开启电压为低电压(例如,0V),关闭电压为高电压(例如,5V);当晶体管为N型晶体管时,开启电压为高电压(例如,5V),关闭电压为低电压(例如,0V)。图7所示的驱动波形均以P型晶体管为例进行说明,即图7中相应晶体管的开启电压为低电压(例如,0V),关闭电压为高电压(例如,5V)。无效数据信号例如为低电压信号(例如,0V),有效数据信号例如为包括发光数据信息的信号,在图7中有效数据信号以高电压信号为例进行说明。

[0058] 例如,图7示出的驱动方法还可以包括预复位阶段t1,该预复位阶段t1位于复位阶段t2之前。

[0059] 例如,在预复位阶段t1,设置发光控制信号EM为关闭电压,设置复位信号Reset为

关闭电压,设置扫描信号Gate为关闭电压,设置数据信号Data为无效数据信号。

[0060] 例如,图7示出的驱动方法还可以包括信号写入准备阶段t3,该信号写入准备阶段t3位于复位阶段t2和数据写入及与补偿阶段t4之间。

[0061] 例如,在信号写入准备阶段t3,设置发光控制信号EM为关闭电压,设置复位信号Reset为关闭电压,设置扫描信号Gate为关闭电压,设置数据信号Data为无效数据信号。

[0062] 例如,图7示出的驱动方法还可以包括预发光阶段t5,该预发光阶段t5位于数据写入及与之补偿阶段t4与发光阶段t6之间。

[0063] 例如,在预发光阶段t5,设置扫描信号Gate为关闭电压,设置复位信号Reset为关闭电压,设置数据信号Data为无效数据信号,设置发光控制信号EM为关闭电压。

[0064] 本公开实施例还提供一种包含了上述预复位阶段t1,复位阶段t2、信号写入准备阶段t3、数据写入及阈值补偿阶段t4、预发光阶段t5和发光阶段t6六个阶段的驱动方法。下面涉及的所有晶体管均以P型晶体管为例并结合图2和图4介绍包含全部六个阶段的驱动方法。

[0065] 例如,参考图2和图7,本公开示例提供一种用于图2的像素电路200的包含上述六个阶段的驱动方法,该驱动方法包括如下操作:

[0066] 在预复位阶段t1,复位信号Reset处于高电平,扫描信号Gate处于高电平,第一晶体管T1、第二晶体管T2、第四晶体管T4关闭,发光控制线EM为高电平,此时第五晶体管T5以及第六晶体管T6关闭,预复位阶段t1提供了一个像素电路稳定的过程,防止电路发生异常,为复位阶段做好准备。

[0067] 在复位阶段t2,复位信号Reset为低电平,第一晶体管T1打开,扫描信号Gate维持高电平,第二晶体管T2以及第四晶体管T4关闭,发光控制信号EM维持高电平,第五晶体管T5以及第六晶体管T6关闭,初始电压Vini通过第一晶体管T1进入第一节点N1,对第一节点N1进行复位。

[0068] 在信号写入准备阶段t3,复位信号Reset为高电平,第一晶体管T1关闭,扫描信号Gate以及发光控制信号EM维持高电平,第一晶体管T1、第二晶体管T2以及第四晶体管T4、第五晶体管T5以及第六晶体管T6关闭,信号写入准备阶段t3提供了一个像素电路稳定的过程,防止电路发生异常,为数据写入及阈值补偿阶段做好准备。

[0069] 在数据写入及阈值补偿阶段t4,复位信号Reset维持高电平,扫描信号Gate为低电平,此时第二晶体管T2以及第四晶体管T4打开,数据信号Data由第四晶体管T4进入第三节点N3;由于第二晶体管T2导通,驱动晶体管T3的栅极与源极相连,将驱动晶体管T3连接为二极管结构,由于此时第一节点N1点电位为初始电压Vini(例如低电平),而驱动晶体管T3的源极接高电平数据信号Data,所以驱动晶体管T3处于二极管导通状态。由于驱动晶体管T3自身的阈值电压为 V_{th} ,因此,当驱动晶体管T3作为二极管导通后则第一节点N1点电位变为 $Data+V_{th}$,之后驱动晶体管T3保持关闭。

[0070] 在预发光阶段t5,复位信号Reset维持高电平,扫描信号Gate为高电平,此时存储电容Cst将第一节点N1点电压保持为 $Data+V_{th}$,预发光阶段t5提供了一个像素电路稳定的过程,防止电路发生异常。

[0071] 在发光阶段t6,复位信号Reset、扫描信号Gate维持高电平;此时发光控制信号EM为低电平,第五晶体管T5以及第六晶体管T6打开;此时第一电压Vdd由第五晶体管T5进入第

四节点N4,驱动晶体管T3的栅源电压 $V_{gs}=V_{N1}-V_{dd}=Data+V_{th}-V_{dd}$, V_{N1} 为第一节点N1的电压。通过驱动晶体管T3的电流 I_{on} 的计算公式为:

$$[0072] \quad I_{on}=K \times (V_{gs}-V_{th})^2=K \times (Data-V_{dd})^2,$$

$$[0073] \quad K=0.5\mu_n C_{ox} \frac{W}{L},$$

[0074] 其中, μ_n 为驱动晶体管的沟道迁移率, C_{ox} 为驱动晶体管单位面积的沟道电容, W 和 L 分别为驱动晶体管的沟道宽度和沟道长度, V_{gs} 为驱动晶体管的栅源电压(驱动晶体管的栅极电压与源极电压之差)。

[0075] 因此通过驱动晶体管T3的电流 I_{on} 与驱动晶体管T3的阈值电压无关,也就是说对驱动晶体管的阈值电压进行了补偿,提高了有机发光二极管发光的均匀性。

[0076] 参考图7,本公开实例提供一种用于图4的像素电路400的包含上述六个阶段的驱动方法,该驱动方法包括如下操作:

[0077] 在预复位阶段t1,复位信号Reset处于高电平,扫描信号Gate处于高电平,第一晶体管T1、第二晶体管T2、第四晶体管T4、第七晶体管T7关闭,发光控制线EM为高电平,此时第五晶体管T5以及第六晶体管T6关闭,预复位阶段t1提供了一个像素电路稳定的过程,防止电路发生异常,为复位阶段做好准备。

[0078] 在复位阶段t2,复位信号Reset为低电平,第一晶体管T1和第七晶体管T7打开,扫描信号Gate维持高电平,第二晶体管T2以及第四晶体管T4关闭,发光控制信号EM维持高电平,第五晶体管T5以及第六晶体管T6关闭,初始电压 V_{ini} 通过第一晶体管T1进入第一节点N1,对第一节点N1进行复位,同时,初始电压 V_{ini} 通过第七晶体管T7进入第二节点N2,对第二节点N2进行复位,即对有机发光二极管的阳极放电以避免有机发光二极管的异常发光。

[0079] 在信号写入准备阶段t3,复位信号Reset为高电平,第一晶体管T1和第七晶体管T7关闭,扫描信号Gate以及发光控制信号EM维持高电平,第一晶体管T1、第二晶体管T2以及第四晶体管T4、第五晶体管T5以及第六晶体管T6关闭,信号写入准备阶段t3提供了一个像素电路稳定的过程,防止电路发生异常,为数据写入及阈值补偿阶段做好准备。

[0080] 在数据写入及阈值补偿阶段t4,复位信号Reset维持高电平,扫描信号Gate为低电平,此时第二晶体管T2以及第四晶体管T4打开,数据信号Data由第四晶体管T4进入第三节点N3;由于第二晶体管T2导通,驱动晶体管T3的栅极与源极相连,将驱动晶体管T3连接为二极管结构,由于此时第一节点N1点电位为初始电压 V_{ini} (例如低电平),而驱动晶体管T3的源极接高电平数据信号Data,所以驱动晶体管T3处于二极管导通状态。由于驱动晶体管T3自身的阈值电压为 V_{th} ,因此,当驱动晶体管T3作为二极管导通后则第一节点N1点电位变为“Data+ V_{th} ”,之后驱动晶体管T3保持关闭。

[0081] 在预发光阶段t5,复位信号Reset维持高电平,扫描信号Gate为高电平,此时存储电容 C_{st} 将第一节点N1点电压保持为“Data+ V_{th} ”,预发光阶段t5提供了一个像素电路稳定的过程,防止电路发生异常。

[0082] 在发光阶段t6,复位信号Reset、扫描信号Gate维持高电平;此时发光控制信号EM为低电平,第五晶体管T5以及第六晶体管T6打开;此时第一电压 V_{dd} 由第五晶体管T5进入第四节点N4,驱动晶体管T3的栅源电压 $V_{gs}=V_{N1}-V_{dd}=Data+V_{th}-V_{dd}$, V_{N1} 为第一节点N1的电压。通过驱动晶体管T3的电流 I_{on} 的计算公式为 $I_{on}=K \times (V_{gs}-V_{th})^2=K \times (Data-V_{dd})^2$,因

此通过驱动晶体管T3的电流 I_{on} 与驱动晶体管T3的阈值电压无关,也就是说对驱动晶体管的阈值电压进行了补偿,提高了有机发光二极管发光的均匀性。

[0083] 综上,本公开提供的像素电路中,作为驱动晶体管T3的电流输出与数据信号与第一电源线电压差的平方成正比,与驱动晶体管T3自身的阈值电压无关,因此能够避免由阈值电压偏移引起的有机发光二极管亮度不均现象,进而使得采用本像素电路的发光显示器能够具有均匀稳定的图像。本公开的实施例还利用第七晶体管T7在电路复位阶段为有机发光二极管阳极放电以避免有机发光二极管的异常发光。同时,本公开的实施例将存储电容连接到独立的不受影响的独立参考电压,保证了存储电容所存储数据信号的准确性和稳定性。

[0084] 例如,以上是以PMOS为例对本公开的实施例进行描述,本公开的实施例同样可以以NMOS元件进行。

[0085] 本公开实施例附图只涉及到与本公开实施例涉及到的结构,而其他结构可参考通常设计。在不冲突的情况下,本公开的实施例及实施例中的不同特征可以相互组合。

[0086] 以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。




图1




图2




图5A




图5B




图5C




图5D




图6




图7

专利名称(译)	像素电路、显示面板、显示设备及驱动方法		
公开(公告)号	CN106128360B	公开(公告)日	2018-11-13
申请号	CN201610811616.6	申请日	2016-09-08
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
[标]发明人	张锴 张毅		
发明人	张锴 张毅		
IPC分类号	G09G3/3208		
CPC分类号	G09G3/3208 G09G3/3233 G09G2300/0814 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2320/045 H01L27/3276 G09G3/3258 G09G3/3266 G09G3/3291 G09G2310/0264 H01L27/124 H01L27/3265 H01L51/5206 H01L51/5221		
审查员(译)	顾洪		
其他公开文献	CN106128360A		
外部链接	Espacenet SIPO		

摘要(译)

一种像素电路、显示面板、显示设备及驱动方法，该像素电路包括存储电容，包括第一端和第二端，所述第一端与第一节点连接，所述第二端与参考电压线连接以接收参考电压；有机发光二极管；驱动晶体管，包括与所述第一节点连接的栅极，其中，所述驱动晶体管被配置为根据所述第一节点的电压控制所述有机发光二极管发光；第一复位电路，被配置为响应于复位信号将初始电压提供到所述第一节点；扫描电路，被配置为响应于扫描信号将数据信号提供到第三节点；补偿电路，被配置为响应于所述扫描信号将补偿电压提供到所述第一节点；以及发光控制电路，被配置为响应于发光控制信号控制所述有机发光二极管发光。

