



(12)发明专利申请

(10)申请公布号 CN 109215584 A

(43)申请公布日 2019.01.15

(21)申请号 201810663514.3

(22)申请日 2018.06.25

(30)优先权数据

10-2017-0083271 2017.06.30 KR

(71)申请人 乐金显示有限公司

地址 韩国首尔

(72)发明人 权奇泰 金奎珍 金泰勋

(74)专利代理机构 北京集佳知识产权代理有限公司 11227

代理人 陈炜 马晓虹

(51)Int.Cl.

G09G 3/3275(2016.01)

G09G 3/3291(2016.01)

G09G 3/3266(2016.01)


权利要求书4页 说明书15页 附图27页

(54)发明名称

显示面板和使用该显示面板的电致发光显示器

(57)摘要

本发明公开了显示面板和使用该显示面板的电致发光显示器。该显示面板包括：第一数据信号线，被提供有第一数据信号；第二数据信号线，被提供有第二数据信号；第一子像素，其连接至第一数据信号线；第二子像素，其连接至第二数据信号线；栅极信号线，其公共地连接至第一子像素和第二子像素并同时向第一子像素和第二子像素提供栅极信号；解复用器，其使用MUX开关元件将数据驱动器的输出端子连接至第一数据信号线，然后使用MUX开关元件将输出端子连接至第二数据信号线；以及开关阵列，其在输出端子通过解复用器连接至第一数据信号线时使用REF开关元件向第二数据信号线提供参考电压。



1. 一种显示面板,其连接至数据驱动器,所述数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号,所述显示面板包括:

第一数据线,其被提供有所述第一数据信号;

第二数据线,其被提供有所述第二数据信号;

第一子像素,其连接至所述第一数据线;

第二子像素,其连接至所述第二数据线;

栅极线,其公共地连接至所述第一子像素和所述第二子像素,并且被配置成同时向所述第一子像素和所述第二子像素提供栅极信号;

解复用器,其被配置成使用多个MUX开关元件将所述数据驱动器的输出端子连接至所述第一数据线,然后使用所述多个MUX开关元件将所述输出端子连接至所述第二数据线;以及

开关阵列,其被配置成当所述数据驱动器的所述输出端子通过所述解复用器连接至所述第一数据线时,使用多个REF开关元件将预定参考电压提供至所述第二数据线。

2. 根据权利要求1所述的显示面板,其中,所述解复用器包括:

第一MUX开关元件,其被配置成响应于第一MUX开关控制信号而将所述输出端子连接至所述第一数据线;以及

第二MUX开关元件,其被配置成响应于第二MUX开关控制信号而将所述输出端子连接至所述第二数据线,

其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号中的每一个被生成为导通时间段为1/2水平时段或一个水平时段的脉冲,

其中,所述第二MUX开关控制信号是在所述第一MUX开关控制信号之后生成的。

3. 根据权利要求2所述的显示面板,其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号在每个帧周期反转。

4. 根据权利要求2所述的显示面板,其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号在每个水平时段反转并且在每个帧周期反转。

5. 根据权利要求2所述的显示面板,其中,所述开关阵列包括:

第一REF开关元件,其被配置成响应于第一REF开关控制信号而将所述参考电压提供至所述第一数据线;以及

第二REF开关元件,其被配置成响应于第二REF开关控制信号而将所述参考电压提供至所述第二数据线,

其中,所述第一REF开关控制信号和所述第一MUX开关控制信号被反相地生成,

其中,所述第二REF开关控制信号和所述第二MUX开关控制信号被反相地生成。

6. 根据权利要求2所述的显示面板,其中,所述开关阵列包括REF开关元件,所述REF开关元件被配置成响应于REF开关控制信号而将所述参考电压提供至所述第二数据线。

7. 根据权利要求2所述的显示面板,其中,所述第一子像素和所述第二子像素中的每一个均包括像素电路,

其中,所述像素电路包括用于驱动发光元件的驱动元件和多个开关元件,

其中,所述像素电路在初始化操作中被初始化,在感测操作中感测所述驱动元件的阈值电压,并且在发射操作中发光。

8. 根据权利要求7所述的显示面板,其中,所述栅极信号包括第N-1扫描信号、在所述第N-1扫描信号之后生成的第N扫描信号、以及控制所述发光元件的电流路径的发射开关信号,其中N是大于零的正整数,

其中,所述栅极线包括被提供有所述第N扫描信号的第一栅极线、被提供有所述发射开关信号的第二栅极线、以及被提供有所述第N-1扫描信号的第三栅极线。

9. 根据权利要求8所述的显示面板,其中,所述发光元件包括在阳极与阴极之间的发射层,

其中,所述驱动元件包括晶体管,所述晶体管包括连接至第一节点的第一电极、连接至第四节点的第二电极和连接至第三节点的栅极,

其中,所述像素电路的每个开关元件均包括晶体管。

10. 根据权利要求9所述的显示面板,其中,所述像素电路包括:

电容器,其在被提供有预定像素驱动电压的第二节点与所述第三节点之间;

第一开关元件,其被配置成响应于所述第N扫描信号而将所述第一数据线或所述第二数据线连接至所述第一节点;

第二开关元件,其被配置成响应于所述第N扫描信号而将所述第三节点连接至所述第四节点;

第三开关元件,其被配置成响应于所述发射开关信号而将所述第二节点连接至所述第一节点;

第四开关元件,其被配置成响应于所述发射开关信号而将所述第四节点连接至与所述发光元件的阳极连接的第六节点;

第五开关元件,其被配置成响应于所述第N-1扫描信号而将所述第三节点连接至被提供有所述参考电压的第五节点;以及

第六开关元件,其被配置成响应于所述第N-1扫描信号而将所述第五节点连接至所述第六节点。

11. 根据权利要求10所述的显示面板,其中,在所述初始化操作中,生成所述第N-1扫描信号中的导通时间段的脉冲,并且接通所述第五开关元件和所述第六开关元件,

其中,在所述感测操作中,生成所述第N扫描信号中的导通时间段的脉冲,并且接通所述第一开关元件和所述第二开关元件,

其中,在所述发射操作中,由于所述发射开关信号的导通时间段而接通所述第三开关元件和所述第四开关元件。

12. 根据权利要求11所述的显示面板,其中,所述感测操作包括:

第一时段,在所述第一时段中,所述第一数据信号被施加至所述第一数据线并且所述参考电压被提供至所述第二数据线;以及

第二时段,在所述第二时段中,所述第二数据信号被施加至所述第二数据线并且所述第一数据线被浮置或被提供有所述参考电压。

13. 一种电致发光显示器,包括:

数据驱动器,其被配置成通过输出端子顺序地输出第一数据信号和第二数据信号;

第一数据线,其被提供有所述第一数据信号;

第二数据线,其被提供有所述第二数据信号;

第一子像素,其连接至所述第一数据线;

第二子像素,其连接至所述第二数据线;

栅极线,其公共地连接至所述第一子像素和所述第二子像素,并且被配置成同时向所述第一子像素和所述第二子像素提供栅极信号;

解复用器,其被配置成使用多个MUX开关元件将所述数据驱动器的所述输出端子连接至所述第一数据线,然后使用所述多个MUX开关元件将所述输出端子连接至所述第二数据线;以及

开关阵列,其被配置成当所述数据驱动器的所述输出端子通过所述解复用器连接至所述第一数据线时,使用多个REF开关元件将预定参考电压提供至所述第二数据线,

其中,所述第一子像素和所述第二子像素中的每一个均包括像素电路,

其中,所述像素电路包括用于驱动发光元件的驱动元件和多个开关元件,

其中,所述像素电路在初始化操作中被初始化,在感测操作中感测所述驱动元件的阈值电压,并且在发射操作中发光。

14. 根据权利要求13所述的电致发光显示器,其中,所述解复用器包括:

第一MUX开关元件,其被配置成响应于第一MUX开关控制信号而将所述输出端子连接至所述第一数据线;以及

第二MUX开关元件,其被配置成响应于第二MUX开关控制信号而将所述输出端子连接至所述第二数据线,

其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号中的每一个均被生成导通时间段为1/2水平时段或一个水平时段的脉冲,

其中,所述第二MUX开关控制信号是在所述第一MUX开关控制信号之后生成的。

15. 根据权利要求14所述的电致发光显示器,其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号在每个帧周期被反转。

16. 根据权利要求14所述的电致发光显示器,其中,所述第一MUX开关控制信号和所述第二MUX开关控制信号在每个水平时段反转并且在每个帧周期反转。

17. 根据权利要求14所述的电致发光显示器,其中,所述开关阵列包括:

第一REF开关元件,其被配置成响应于第一REF开关控制信号而将所述参考电压提供至所述第一数据线;以及

第二REF开关元件,其被配置成响应于第二REF开关控制信号而将所述参考电压提供至所述第二数据线,

其中,所述第一REF开关控制信号和所述第一MUX开关控制信号被反相地生成,

其中,所述第二REF开关控制信号和所述第二MUX开关控制信号被反相地生成。

18. 根据权利要求17所述的电致发光显示器,其中,所述开关阵列包括REF开关元件,所述REF开关元件被配置成响应于REF开关控制信号而将所述参考电压提供至所述第二数据线。

19. 根据权利要求18所述的电致发光显示器,其中,所述栅极信号包括第N-1扫描信号、在所述第N-1扫描信号之后生成的第N扫描信号、以及控制所述发光元件的电流路径的发射开关信号,其中,N是大于零的正整数,

其中,所述栅极线包括被提供有所述第N扫描信号的第一栅极线、被提供有所述发射开

关信号的第二栅极线、以及被提供有所述第N-1扫描信号的第三栅极线。

20. 根据权利要求13所述的电致发光显示器, 其中, 所述感测操作包括:

第一时段, 在所述第一时段中, 所述第一数据信号被施加至所述第一数据线并且所述参考电压被提供至所述第二数据线; 以及

第二时段, 在所述第二时段中, 所述第二数据信号被施加至所述第二数据线并且所述第一数据线被浮置或被提供有所述参考电压。

显示面板和使用该显示面板的电致发光显示器

[0001] 相关申请的交叉引用

[0002] 本申请要求于2017年6月30日提交的韩国专利申请第10-2017-0083271号的权益，其全部内容通过引用并入本文中以用于所有目的，如同在本文中完全阐述一样。

技术领域

[0003] 本公开内容涉及解复用器被设置在数据驱动电路与数据线之间的显示面板和使用该显示面板的电致发光显示器。

背景技术

[0004] 平板显示器的示例包括液晶显示器 (LCD)、电致发光显示器、场发射显示器 (FED) 和等离子显示面板 (PDP)。

[0005] 根据发射层的材料，电致发光显示器被分类为无机电致发光显示器和有机电致发光显示器。有源矩阵有机发光二极管 (OLED) 显示器包括多个能够自身发光的 OLED，并且具有响应时间快、发光效率高、亮度高、视角宽等优点。

[0006] 平板显示器的驱动电路包括用于向数据线提供数据信号的数据驱动电路、用于向栅极线 (或称为“扫描线”) 提供栅极信号 (或称为“扫描信号”) 的栅极驱动电路等。栅极驱动电路可以与构成屏幕的有源区域的薄膜晶体管 (TFT) 阵列一起直接形成在同一基板上。

[0007] OLED显示器的每个像素均包括用于控制在发光元件 (即, OLED) 中流动的电流的驱动元件。驱动元件可以被实现为晶体管。所有像素的驱动元件必须具有包括阈值电压、迁移率 (mobility) 等的相同电特性。然而, 由于工艺条件、驱动环境等, 驱动元件之间的电特性存在变化。随着驱动元件的驱动时间增加, 被施加至驱动元件的应力增加。此外, 驱动元件的应力根据输入图像的数据而变化。驱动元件的电特性受到应力的影响。因此, 随着驱动时间的推移, 驱动元件的电特性变化。

[0008] 为了改善 OLED 显示器的图像质量和寿命, 已经将用于实时补偿像素的驱动特性的补偿电路应用于像素电路。此外, 在 OLED 显示器中尝试了使用解复用器来向数据线分配数据驱动电路的输出并且减少数据驱动电路的输出端子的数量的方法。然而, 由于未检测到一些像素的驱动元件的阈值电压并且在像素之间存在亮度差异, 所以该方法未被应用。

发明内容

[0009] 本公开内容提供了显示面板和使用该显示面板的电致发光显示器, 其能够通过经由解复用器将数据驱动电路的输出端子连接至数据线来补偿所有像素中的驱动元件的阈值电压并且实现像素的均匀亮度。

[0010] 在一个方面, 提供了一种显示面板, 其连接至数据驱动器, 该数据驱动器通过输出端子顺序地输出第一数据信号和第二数据信号, 该显示面板包括: 第一数据线, 其被提供有第一数据信号; 第二数据线, 其被提供有第二数据信号; 第一子像素, 其连接至第一数据线; 第二子像素, 其连接至第二数据线; 栅极线, 其公共地连接至第一子像素和第二子像素, 并

且被配置成同时向第一子像素和第二子像素提供栅极信号;解复用器,其被配置成使用多个MUX开关元件将数据驱动器的输出端子连接至第一数据线,然后使用多个MUX开关元件将输出端子连接至第二数据线;以及开关阵列,其被配置成当数据驱动器的输出端子通过解复用器连接至第一数据线时,使用多个REF开关元件将预定参考电压提供至第二数据线。

[0011] 在另一方面,提供了一种电致发光显示器,包括:数据驱动器,其被配置成通过输出端子顺序地输出第一数据信号和第二数据信号;第一数据线,其被提供有第一数据信号;第二数据线,其被提供有第二数据信号;第一子像素,其连接至第一数据线;第二子像素,其连接至第二数据线;栅极线,其公共地连接至第一子像素和第二子像素,并且被配置成同时向第一子像素和第二子像素提供栅极信号;解复用器,其被配置成使用多个MUX开关元件将数据驱动器的输出端子连接至第一数据线,然后使用多个MUX开关元件将输出端子连接至第二数据线;以及开关阵列,其被配置成当数据驱动器的输出端子通过解复用器连接至第一数据线时,使用多个REF开关元件将预定参考电压提供至第二数据线,其中,第一子像素和第二子像素中的每一个均包括像素电路,其中,该像素电路包括用于驱动发光元件的驱动元件和多个开关元件,其中,该像素电路在初始化操作中被初始化,在感测操作中感测驱动元件的阈值电压,并且在发射操作中发光。

附图说明

[0012] 可以被包括以提供对本公开内容的进一步理解并且被并入且构成本说明书的一部分的附图示出了本公开内容的实施方式,并且与说明书一起用于解释本公开内容的各种原理。

[0013] 图1是根据本公开内容的实施方式的电致发光显示器的框图。

[0014] 图2示出了连接至数据线的解复用器和开关阵列的开关元件。

[0015] 图3示出了解复用器的一部分。

[0016] 图4和图5是示出开关控制信号和栅极信号的波形图。

[0017] 图6是示出在初始化操作中的第一子像素和第二子像素的操作的电路图。

[0018] 图7A和图7B是示出用于感测阈值电压并将数据写入驱动元件的处理中的第一子像素的操作的电路图。

[0019] 图8A和图8B是示出用于感测阈值电压并将数据写入驱动元件的处理中的第二子像素的操作的电路图。

[0020] 图9是示出当没有开关阵列时数据线的浮置时间的波形图。

[0021] 图10A和图10B示出了当没有开关阵列时第二子像素的操作。

[0022] 图11是示出根据本公开内容的第一实施方式的用于控制解复用器和开关阵列的方法的波形图。

[0023] 图12A和图12B示出响应于图11所示的控制信号而切换的解复用器和开关阵列。

[0024] 图13是示出根据本公开内容的第二实施方式的用于控制解复用器和开关阵列的方法的波形图。

[0025] 图14A和图14B示出响应于图13所示的控制信号而切换的解复用器和开关阵列。

[0026] 图15示出了像素组之间的驱动元件的阈值电压的感测时间的差异。

[0027] 图16示出了通过每隔预定时间改变用于控制解复用器的开关控制信号来均匀地

控制像素组之间的亮度的方法。

[0028] 图17和图18是示出用于减少解复用器的切换操作次数的方法的波形图。

[0029] 图19A至图19D示出每隔预定时间改变用于控制解复用器的开关控制信号的方法。

具体实施方式

[0030] 现在将详细参考本公开内容的实施方式,其示例在附图中示出。然而,本公开内容不限于以下公开的实施方式,并且可以以各种形式来实现。提供这些实施方式是为了更完整地描述本公开内容,并且将本公开内容的范围完全传达给本公开内容所属领域的技术人员。本公开内容的具体特征可以由权利要求的范围限定。

[0031] 用于描述本公开内容的实施方式的附图中示出的形状、尺寸、比率、角度、数量等仅仅是示例性的,并且本公开内容不限于此,除非这样指定。相同的附图标记贯穿全文表示相同的元件。在下面的描述中,当与本文件相关的某些功能或配置的详细描述可能不必要地模糊本发明的要旨时,省略了该详细描述。

[0032] 在本公开内容中,当使用术语“包括”、“具有”、“由……组成”等时,除非使用“仅”,否则可以添加其他部件。单数表达可以包括复数表达,只要它在上下文中没有明显不同的含义。

[0033] 在描述部件时,即使没有单独进行描述,它也被解释为包括误差容限或误差范围。

[0034] 在描述位置关系中,当结构被描述为位于“另一结构上或之上”、“另一结构下或之下”、“靠近另一结构”时,该描述应该被解释为包括其中结构彼此直接接触的情况以及其间设置有第三结构的情况。

[0035] 术语“第一”、“第二”等可以用于区分各种部件。然而,部件的功能或结构不受部件的名称和附于部件的名称之前的序号限制。

[0036] 本公开内容的实施方式的特征可以部分地彼此组合或完全彼此组合,并且可以以各种方式在技术上联锁驱动。实施方式可以独立地实现,或者可以彼此结合实现。

[0037] 根据本公开内容的实施方式的电致发光显示器中包括的像素电路可以包括n型薄膜晶体管(TFT)(或者n型金属氧化物半导体场效应晶体管(MOSFET)(NMOS))和p型TFT(或p型MOSFET(PMOS))中的至少一个。TFT是包括栅极、源极和漏极的三电极元件。源极是用于向TFT提供载流子的电极。TFT内部的载流子开始从源极流出。漏极是载流子离开TFT的电极。即,TFT中的载流子从源极流向漏极。在n型TFT的情况下,由于载流子是电子,所以源极电压小于漏极电压,从而电子可以从源极流向漏极。在n型TFT中,由于电子从源极流向漏极,所以电流从漏极流向源极。在p型TFT的情况下,由于载流子是空穴,所以源极电压大于漏极电压,从而空穴可以从源极流向漏极。在p型TFT中,由于空穴从源极流向漏极,所以电流从源极流向漏极。在本文公开的实施方式中,TFT的源极和漏极不是固定的。例如,可以根据施加的电压而改变TFT的源极和漏极。因此,本公开内容受到TFT的源极和漏极的限制。在以下描述中,TFT的源极和漏极分别被称为第一电极和第二电极。

[0038] 施加至像素电路的栅极信号在栅极导通电压与栅极截止电压之间摆动。栅极导通电压被设定为大于TFT的阈值电压的电压,并且栅极截止电压被设定为小于TFT的阈值电压的电压。TFT响应于栅极导通电压而导通,并且响应于栅极截止电压而截止。在n型TFT的情况下,栅极导通电压可以是栅极高电压VGH,并且栅极截止电压可以是栅极低电压VGL。在p

型TFT的情况下,栅极导通电压可以是栅极低电压VGL,并且栅极截止电压可以是栅极高电压VGH。

[0039] 在以下实施方式中,将关注于包括有机发光材料的有机发光二极管(OLED)显示器来描述电致发光显示器。然而,本公开内容的技术构思不限于OLED显示器。例如,本公开内容可以应用于包括无机电致发光材料的无机电致发光显示器。

[0040] 本公开内容的实施方式使用解复用器(或称为“DEMUX”)、以时分方式将通过一个通道从数据驱动器输出的数据电压提供至N条数据线,其中,N是等于或大于2的偶数。在以下描述中,作为示例描述了具有1:2MUX结构的解复用器,在该解复用器中,数据驱动器的一个输出端子连接至两条数据线。然而,实施方式不限于此。

[0041] 参照图1和图2,根据本公开内容的实施方式的电致发光显示器包括显示面板100和显示面板驱动电路。

[0042] 显示面板100包括输入图像显示在屏幕上的有源区域AA。像素阵列设置在有源区域AA中。像素阵列包括信号线和布置成矩阵的像素。信号线包括数据线102和与数据线102交叉的栅极线103。电力线可以设置在像素阵列上。在图2中,“LINE1至LINE_n”均表示包括像素阵列中共用栅极线的像素的像素行。例如,“LINE_n”是第n像素行,其中n是正整数。

[0043] 每个像素均可以包括用于颜色表示的红色子像素、绿色子像素和蓝色子像素。每个像素还可以包括白色子像素。每个子像素101包括像素电路。像素电路包括发光元件、驱动元件、一个或多个开关元件、电容器等。驱动元件和开关元件可以被实现为TFT。

[0044] 显示面板100还可以包括用于向子像素101提供像素驱动电压VDD的VDD线、用于向子像素101提供用于初始化像素电路的初始化电压Vini的Vini线、用于向子像素101提供低电位功率电压VSS的VSS电极、被提供有栅极高电压VGH的VGH线、被提供有栅极低电压VGL的VGL线等。包括VDD、Vini、VSS等的电源电压由电源电路(未示出)生成。例如,电源电压可以被设置如下:VDD=4.5V,VSS=-2.5V,Vini=-3.5V,VGH=7.0V,VGL=-5.5V。然而,实施方式不限于此。电源电压可以根据显示面板100的驱动特性或模型而变化。

[0045] 触摸传感器可以设置在显示面板100上。可以使用单独的触摸传感器来感测或者通过像素感测触摸输入。触摸传感器可以被实现为外嵌(on-cell)型触摸传感器或者外挂(add-on)型触摸传感器,并且被设置在显示面板100的屏幕上。替选地,触摸传感器可以被实现为嵌入像素阵列中的内嵌(in-cell)型触摸传感器。

[0046] 显示面板驱动电路包括数据驱动器110和栅极驱动器120。显示面板驱动电路还包括在数据驱动器110与数据线102之间的解复用器112和用于向至少一些数据线102提供初始化电压Vini的开关阵列114。

[0047] 显示面板驱动电路在定时控制器130的控制下将输入图像的数据写入显示面板100的像素。显示面板驱动电路还可以包括用于驱动触摸传感器的触摸传感器驱动器。在图1中省略了触摸传感器驱动器。在移动设备中,显示面板驱动电路、定时控制器130和电源电路可以被集成到一个集成电路中。

[0048] 显示面板驱动电路可以以低刷新驱动模式操作。作为分析输入图像的结果,当输入图像在预定时间内没有变化时,设定低刷新驱动模式以降低显示装置的功耗。换句话说,当输入静止图像预定时间或更长时间时,通过降低像素的刷新率(或称为“帧率”),低刷新驱动模式可以使像素的数据写入周期增长,由此降低显示装置的功耗。低刷新驱动模式不

限于输入静止图像时。例如,当显示装置以待机模式进行操作时或者当在预定时间或更长时间内未将用户命令或输入图像输入到显示面板驱动电路时,显示面板驱动电路可以以低刷新驱动模式进行操作。

[0049] 数据驱动器110将从定时控制器130接收到的输入图像的数字数据转换为伽玛补偿电压,并且在每个帧周期内生成数据信号。数据驱动器110通过输出缓冲器AMP输出每个输出端子的数据信号的电压(以下称为“数据电压”)。

[0050] 解复用器112被设置在数据驱动器110与数据线102之间。解复用器112使用多个开关元件M1和M2来向数据线102分配从数据驱动器110输出的数据电压。如图2所示,解复用器112可以向两条数据线分配数据驱动器110的一个输出通道。在这种情况下,解复用器112包括将包括数据线D1和D3的第一数据线组连接至数据驱动器110的输出端子的多个第一开关元件M1、以及将包括数据线D2和D4的第二数据线组连接至数据驱动器110的输出端子的多个第二开关元件M2。

[0051] 开关阵列114包括用于在施加数据电压之前向子像素101提供初始化电压 V_{ini} 的多个开关元件S1和S2。更具体地,开关阵列114包括将包括数据线D1和D3的第一数据线组连接至初始化电压线的多个第一开关元件S1和将包括数据线D2和D4的第二数据线组连接至初始化电压线的多个第二开关元件S2。解复用器112、开关阵列114和栅极驱动器120可以与像素阵列一起设置在显示面板100上。

[0052] 如图1和图2所示,解复用器112可以连接至数据线102的一端,并且开关阵列114可以连接至数据线102的另一端。然而,实施方式不限于此。例如,解复用器112和开关阵列114可以一起设置在显示面板100的一侧的边框区域中,使得它们连接至数据线的两端中的一端。

[0053] 在相同的制造工艺中,子像素101、解复用器112、开关阵列114和栅极驱动器120的像素电路可以直接形成在显示面板100的基板上。像素电路、解复用器112、开关阵列114和栅极驱动器120的晶体管可以被实现为NMOS或PMOS晶体管,并且可以被实现为相同类型的晶体管。

[0054] 栅极驱动器120在定时控制器130的控制下将栅极信号输出至栅极线103。栅极驱动器120使用移位寄存器来对栅极信号进行移位,并且可以将栅极信号顺序地提供至栅极线103。栅极信号包括用于选择要在其上写入数据的像素行的像素的扫描信号SCAN0至SCANn、以及定义以数据电压充电的像素的发射时间的发射开关信号(在下文中称为“EM信号”)EM1至EMn。

[0055] 定时控制器130从主机系统(未示出)接收输入图像的数字视频数据DATA和与数字视频数据DATA同步的定时信号。定时信号包括垂直同步信号 V_{sync} 、水平同步信号 H_{sync} 、数据使能信号DE、时钟信号DCLK等。主机系统可以是电视系统、机顶盒、导航系统、个人计算机(PC)、家庭影院系统、移动设备以及包括显示装置或与显示装置一起进行的其他系统之一。

[0056] 定时控制器130将输入帧频乘以“i”,并且可以以(输入帧频 $\times$ i) Hz的帧频控制显示面板驱动电路(110、112、114和120)的操作定时,其中“i”是大于零的正整数。输入帧频在逐行倒相(PAL, phase alternate line)方案中为50Hz,以及在全国电视标准委员会(NTSC)方案中为60Hz。在低刷新驱动模式中,定时控制器130可以将帧频减小到1Hz至30Hz,以便降

低像素的刷新率。

[0057] 定时控制器130生成用于控制数据驱动器110的操作定时的数据定时控制信号、用于控制解复用器112和开关阵列114的操作定时的开关控制信号MUXA、MUXB、IEN1和IEN2、以及用于基于从主机系统接收到的定时信号Vsync、Hsync、DE和DCLK来控制栅极驱动器120的操作定时的栅极定时控制信号。从定时控制器130输出的栅极定时控制信号和开关控制信号MUXA、MUXB、IEN1和IEN2的电压电平可以通过电平移位器(未示出)转换成栅极导通电压和栅极截止电压,并且可以被提供至栅极驱动器120。电平移位器将栅极定时控制信号的低电平电压转换为栅极低电压VGL,并且将栅极定时控制信号的高电平电压转换为栅极高电压VGH。

[0058] 图3示出了解复用器112的一部分。图4和图5是示出当解复用器112和开关阵列114的开关元件以与像素电路的开关元件相同的方式被实现为PMOS晶体管时开关控制信号MUXA、MUXB、IEN1和IEN2以及栅极信号SCAN(N-1)、SCAN(N)和EN(N)的波形图。在图4和图5中,在开关控制信号MUXA、MUXB、IEN1和IEN2上表示的“ON(导通)”是解复用器112和开关阵列114的开关元件接通的导通时间段。当解复用器112和开关阵列114的开关元件被实现为NMOS晶体管时,开关控制信号MUXA、MUXB、IEN1和IEN2被生成为图4和图5中所示的信号的反相信号。

[0059] 参照图3至图5,解复用器112包括连接至数据驱动器110的第一输出端子CH1的第一开关元件M1和第二开关元件M2。

[0060] 数据驱动器110将数据信号时分为第一数据信号DATA1和第二数据信号DATA2,并且在一个水平时段1H内通过第一输出端子CH1顺序地输出第一数据信号DATA1和第二数据信号DATA2。一个水平时段1H是将数据信号施加至设置在一个像素行上的像素所需的时间。

[0061] 第一开关元件M1被设置在第一输出端子CH1与第一数据线D1之间。第一开关元件M1响应于第一开关控制信号MUXA而接通,并且将通过第一输出端子CH1施加的第一数据信号DATA1提供至第一数据线D1。通过第一开关元件M1向连接至第一数据线D1的第一子像素101A提供第一数据信号DATA1。第二开关元件M2被设置在第一输出端子CH1与第二数据线D2之间。第二开关元件M2响应于第二开关控制信号MUXB而接通,并且将通过第一输出端子CH1施加的第二数据信号DATA2提供至第二数据线D2。通过第二开关元件M2向连接至第二数据线D2的第二子像素101B提供第二数据信号DATA2。第一子像素101A和第二子像素101B彼此共用栅极线并且通过共用的栅极线被提供有与第一数据信号DATA1和第二数据信号DATA2同步的扫描信号SCAN。在A时段期间向第一子像素101A提供第一数据信号DATA1之后,在B时段期间向第二子像素101B提供第二数据信号DATA2。A时段和B时段中的每一个都是约1/2水平时段1/2H。

[0062] 扫描信号SCAN(N-1)和SCAN(N)中的每一个均可以被生成为一个水平时段1H的脉冲。第N-1扫描信号SCAN(N-1)被提供至第N-1像素行的像素和第N像素行的像素,其中N是大于零的正整数。在生成第N-1扫描信号SCAN(N-1)的脉冲的一个水平时段1H期间,第N-1像素行的像素执行用于感测阈值电压并将数据写入驱动元件中的处理(在下文中称为“Twr操作”),并且同时第N像素行的像素执行初始化处理(在下文中称为“Tini操作”)。第N扫描信号SCAN(N)被提供至第N像素行的像素和第N+1像素行的像素。在生成第N扫描信号SCAN(N)的脉冲的一个水平时段1H期间,第N像素行的像素执行Twr操作,并且同时第N+1像素行的像

素执行Tini操作。

[0063] Twr操作被分成A时段和B时段。A时段是用数据电压对属于第一像素组的子像素充电并且用初始化电压Vini对属于第二像素组的子像素充电所需的时间。B时段是用初始化电压Vini对属于第一像素组的子像素进行充电或浮置并且用数据电压对属于第二像素组的子像素充电所需的时间。在本文所公开的实施方式中,第一像素组包括以与第一子像素101A相同的方式进行操作的子像素,并且第二像素组包括以与第二子像素101B相同的方式进行操作的子像素。第一像素组和第二像素组的位置可以每隔预定时间反转,例如,在每N个帧周期反转,其中,N是大于零的正整数。

[0064] EM信号EM(N)限定像素电路的发光元件的发光操作Tem(下文中称为“EM时段”)。EM信号EM(N)被生成EM信号EM(N)与第N-1扫描信号SCAN(N-1)和第N扫描信号SCAN(N)交叠的时间的栅极截止电压的脉冲。EM信号EM(N)在一个帧周期的除了栅极截止电压的脉冲的宽度之外的其余时间的大部分时间内保持在栅极导通电压。如图6至图8B所示,在EM时段Tem期间,由于EM信号EM(N)的导通时间段,第三开关TFT元件T3和第四开关TFT元件T4导通。在EM时段Tem期间,形成发光元件的电流路径。

[0065] 根据在栅极导通电压下生成EM信号EM(N)的时间的栅极-源极电压Vgs驱动像素电路的驱动元件,并且该像素电路的驱动元件将电流提供至发光元件。因此,像素电路的发光元件可以在EM时段Tem期间发光。

[0066] 第一开关控制信号MUXA和第二开关控制信号MUXB中的每一个均可以被生成1/2水平时段的脉冲。第一开关控制信号MUXA和第二开关控制信号MUXB彼此不交叠,使得第一开关元件M1和第二开关元件M2不同时接通。例如,在第一开关元件M1接通之后,第二开关元件M2可以接通。相反,在第二开关元件M2接通之后,第一开关元件M1可以接通。

[0067] 数据驱动器110可以包括与解复用器112同步的开关元件M12和M22。第三开关元件M12被设置在第一输出缓冲器AMP1与第一输出端子CH1之间。第三开关元件M12响应于第一开关控制信号MUXA而与第一开关元件M1同时接通,并且通过第一输出端子CH1输出第一数据信号DATA1。第四开关元件M22被设置在第二输出缓冲器AMP2与第一输出端子CH1之间。第四开关元件M22响应于第二开关控制信号MUXB而与第二开关元件M2同时接通,并且通过第一输出端子CH1输出第二数据信号DATA2。

[0068] 第一数据线D1在A时段期间被提供有通过开关元件M1提供的第一数据信号DATA1,然后在B时段期间被浮置或被提供有初始化电压Vini。第一数据线D1浮置的事实是指连接至第一数据线D1的开关元件M1和S1关断,并因此没有信号或电压被施加至第一数据线D1。开关阵列114的开关元件S1可以在B时段期间响应于第一开关控制信号IEN1而接通,并且可以将初始化电压Vini提供至第一数据线D1。替选地,开关阵列114的开关元件S1可以在B时段期间保持关断状态,使得第一数据线D1浮置。

[0069] 第二数据线D2在A时段期间被提供有初始化电压Vini,然后在B时段期间被提供有第二数据信号DATA2。开关阵列114的开关元件S2在A时段期间响应于第二开关控制信号IEN2而接通,并且将初始化电压Vini提供至第二数据线D2,从而防止第二子像素101A发生故障。

[0070] 显示面板100的每条数据线102均包括寄生电容Cp。如果未设置开关阵列114,则第二像素组的子像素可能由于寄生电容Cp而在A时段内发生故障。开关阵列114在A时段期间

将初始化电压Vini施加至与第二子像素101B连接的数据线,由此防止第二像素组发生故障。

[0071] 图6至图8B通过示例的方式示出了根据本公开内容的实施方式的像素电路以及像素电路的操作。因此,实施方式不限于图6至图8B中所示的像素电路。

[0072] 图6是示出Tini操作中的第一子像素和第二子像素的操作的电路图。

[0073] 参照图6,第一子像素101A和第二子像素101B中的每一个均包括补偿电路,该补偿电路在每个帧周期内实时地将数据电压补偿为与驱动元件的阈值电压一样大。根据本公开内容的实施方式的像素电路包括发光元件EL、多个TFT T1至T6和DT、存储电容器Cst等。

[0074] TFT T1至T6和DT可以被实现为p型TFT或PMOS晶体管。然而,实施方式不限于此。

[0075] 开关TFT T1至T6响应于来自栅极线的栅极信号而导通或截止,并且从而在Tini操作中初始化像素电路。随后,在Twr操作中,开关TFT T1至T6感测驱动元件DT的阈值电压Vth,并且向驱动元件DT的栅极提供被补偿为与阈值电压Vth一样大的数据电压。在EM时段Tem期间,开关TFT T1至T6形成在VDD与发光元件EL之间的电流路径,并且使发光元件EL发光。

[0076] 发光元件EL可以被实现为OLED。OLED包括阳极与阴极之间的有机化合物层。有机化合物层可以包括空穴注入层HIL、空穴传输层HTL、发射层EML、电子传输层ETL和电子注入层EIL。然而,实施方式不限于此。当将电源电压施加至阳极和阴极时,穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子移动到发射层EML并结合,由此形成激子。结果,发射层EML通过激子产生可见光。OLED利用由驱动元件DT控制的一定量的电流发光。OLED的阳极通过第六节点n6连接至第四开关TFT T4和第六开关TFT T6。OLED的阴极连接至被提供有低电位电源电压VSS的VSS电极。OLED的电流路径由第四开关TFT T4切换。

[0077] 存储电容器Cst的第一电极通过第二节点n2连接至VDD线和第三开关TFT T3的第一电极。存储电容器Cst的第二电极通过第三节点n3连接至驱动TFT DT的栅极、第二开关TFT T2的第一电极以及第五开关TFT T5的第一电极。

[0078] 第一开关TFT T1是用于响应于第N扫描信号SCAN(N)而将数据线D1和D2提供至第一节点n1的开关元件。第一开关TFT T1包括连接至第一栅极线G1的栅极、连接至数据线D1和D2的第一电极、以及连接至第一节点n1的第二电极。第N扫描信号SCAN(N)通过第一栅极线G1被施加至像素电路。

[0079] 第二开关TFT T2响应于第N扫描信号SCAN(N)而将第三节点n3连接至第四节点n4。驱动TFT DT的栅极和漏极通过第二开关TFT T2连接,因而,驱动TFT DT可以作为二极管进行操作。第二开关TFT T2包括连接至第一栅极线G1的栅极、连接至第三节点n3的第一电极、以及连接至第四节点n4的第二电极。

[0080] 第三开关TFT T3响应于EM信号EM(N)而将VDD线连接至第一节点n1。第三开关TFT T3包括连接至被提供有EM信号EM(N)的第二栅极线G2的栅极、通过第二节点n2连接至VDD线的第一电极、以及连接至第一节点n1的第二电极。

[0081] 第四开关TFT T4响应于EM信号EM(N)而切换发光元件EL的电流路径。第四开关TFT T4的栅极连接至第二栅极线G2。第四开关TFT T4的第一电极通过第四节点n4连接至驱动TFT DT的第二电极和第二开关TFT T2的第二电极。第四开关TFT T4的第二电极通过第六节点n6连接至第六开关TFT T6的第二电极和发光元件EL的阳极。

[0082] 第五开关TFT T5响应于第N-1扫描信号SCAN(N-1)而将第三节点n3连接至第五节点n5。第五开关TFT T5包括连接至被提供有第N-1扫描信号SCAN(N-1)的第三栅极线G3的栅极、通过第三节点n3连接至存储电容器Cst的第二电极的第一电极、以及通过第五节点n5连接至Vini线和第六开关TFT T6的第一电极的第二电极。

[0083] 第六开关TFT T6响应于第N-1扫描信号SCAN(N-1)而将第五节点n5连接至第六节点n6。第六开关TFT T6包括连接至第三栅极线G3的栅极、通过第五节点n5连接至第五开关TFT T5的第二电极和Vini线的第一电极、以及通过第六节点n6连接至第四开关TFT T4的第二电极和发光器件EL的阳极的第二电极。

[0084] 驱动TFT DT根据栅极-源极电压 V_{gs} 来控制在发光元件EL中流动的电流。驱动TFT DT包括连接至第三节点n3的栅极、连接至第一节点n1的第一电极、以及连接至第四节点n4的第二电极。

[0085] 在设置在第N像素行上的第一子像素101A和第二子像素101B的Tini操作中,生成第N-1扫描信号SCAN(N-1)作为栅极导通电压的脉冲,并且将第N扫描信号SCAN(N)和EM信号EM(N)保持在栅极截止电压。因此,在Tini操作中,第五开关TFT T5和第六开关TFT T6导通,并且其余的开关TFT T1至T4保持截止状态。在Tini操作中,将第二节点n2初始化为VDD,并且将第三节点n3、第五节点n5和第六节点n6初始化为Vini。

[0086] 图7A和图7B是示出Twr操作中的第一子像素101A的操作的电路图。第N像素行上的第一子像素101A的Twr操作被划分成A时段Twr-A和B时段Twr-B。

[0087] 参照图7A,在Twr操作中生成第N扫描信号SCAN(N)作为栅极导通电压的脉冲。在A时段Twr-A期间,将第N-1扫描信号SCAN(N-1)和EM信号EM(N)保持在栅极截止电压。在第一子像素101A的A时段Twr-A期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,将第N像素行的数据信号Nth Line DATA和DATA1与第N扫描信号SCAN(N)同步地施加至第一数据线D1。因此,在A时段Twr-A期间,由于驱动TFT DT导通直到驱动TFT DT的电压达到“Nth Line DATA+ V_{th} ”为止,所以驱动TFT DT的栅极电压(即,第三节点n3的电压)是“Nth Line DATA+ V_{th} ”。

[0088] 参照图7B,在B时段Twr-B期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,第一数据线D1被浮置或被提供有初始化电压Vini。当如上所述那样第一数据线D1浮置时,由于存储在连接至第一数据线D1的寄生电容 C_p 中的电压,第一数据线D1的电压保持在“Nth Line DATA”。因此,驱动TFT DT的栅极电压(即,第三节点n3的电压)是“Nth Line DATA+ V_{th} ”。

[0089] 在B时段Twr-B期间,当初始化电压Vini被施加至第一数据线D1时,驱动TFT DT的源极电压(即,第一节点n1的电压)被减小到等于或者小于驱动TFT DT的栅极电压的值。因此,驱动TFT DT截止,并且驱动TFT DT的栅极电压保持在“Nth Line DATA+ V_{th} ”。

[0090] 图8A和图8B是示出Twr操作中的第二子像素101B的操作的电路图。

[0091] 参照图8A,在Twr操作中,生成第N扫描信号SCAN(N)作为栅极导通电压的脉冲。在A时段Twr-A期间,第N-1扫描信号SCAN(N-1)和EM信号EM(N)保持在栅极截止电压。在第二子像素101B的A时段Twr-A期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,将初始化电压Vini与第N扫描信号SCAN(N)同步地施加至第二数据线D2。因此,在A时段Twr-A期间,由于当驱动TFT DT的栅极电压和源极电压是

初始化电压 V_{ini} 时驱动TFT DT截止,因而驱动TFT DT的栅极电压和源极电压是初始化电压 V_{ini} 。

[0092] 参照图8B,在B时段 T_{wr-B} 期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,将第N像素行的数据信号Nth Line DATA和DATA2与第N扫描信号SCAN(N)同步地施加至第二数据线D2。因此,在B时段 T_{wr-B} 期间,由于驱动TFT DT导通直到驱动TFT DT的电压达到“Nth Line DATA+ V_{th} ”为止,所以驱动TFT DT的栅极电压为“Nth Line DATA+ V_{th} ”。

[0093] 在EM时段 T_{em} 期间,发光元件EL通过根据栅极-源极电压 V_{gs} 驱动的驱动TFT DT发光。驱动TFT DT的栅极电压保持在数据电压“Nth Line DATA+ V_{th} ”,其由于存储电容器 C_{st} 而被补偿为与驱动TFT DT的阈值电压 V_{th} 一样大。

[0094] 显示面板100的每条数据线102均包括寄生电容 C_p 。如果没有设置开关阵列114,则第二子像素101B可能由于寄生电容 C_p 而发生故障,如图10A和图10B所示。具体地,如果没有设置开关阵列114,则当如图3所示那样第二子像素101B在A时段内浮置时,在像素电路中可能无法感测到驱动元件的阈值电压。因此,本公开内容的实施方式可以通过在A时段内将第二子像素101B的驱动TFT DT的栅极电压控制为初始化电压 V_{ini} 来防止驱动TFT DT的栅极浮置,由此稳定地感测驱动TFT DT的阈值电压 V_{th} 。

[0095] 当没有设置开关阵列114时,第一数据线D1在A时段期间被提供有第一数据信号DATA1,然后在B时段期间被浮置。另一方面,第二数据线D2在A时段期间被浮置,然后在B时段期间被提供有第二数据信号DATA2。

[0096] 图9是示出当没有开关阵列时数据线的浮置时间的波形图。图10A和图10B示出了当没有开关阵列时第二子像素的操作。

[0097] 参照图10A,在 T_{wr} 操作中生成第N扫描信号SCAN(N)作为栅极导通电压的脉冲。在A时段 T_{wr-A} 期间,第N-1扫描信号SCAN(N-1)和EM信号EM(N)保持在栅极截止电压。在第二子像素101B的A时段 T_{wr-A} 期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,由于解复用器112的第二开关元件M2关断,所以第二数据线D2被浮置并且保持在寄生电容 C_p 中被充电的第N-1像素行的数据信号(N-1)th Line DATA的电压。因此,在A时段 T_{wr-A} 期间,驱动TFT DT的栅极保持在先前已被提供的“(N-1)th Line DATA+ V_{th} ”。

[0098] 参照图10B,在B时段 T_{wr-B} 期间,第一开关TFT T1和第二开关TFT T2导通,并且其余的开关TFT T3至T6保持截止状态。在这种情况下,将第N像素行的数据信号Nth Line DATA和DATA2与第N扫描信号SCAN(N)同步地施加至第二数据线D2。

[0099] 在B时段 T_{wr-B} 期间,驱动TFT DT的栅极电压是与初始化电压 V_{ini} 不同的“(N-1)th Line DATA+ V_{th} ”。当“(N-1)th Line DATA+ V_{th} ”大于“Nth Line DATA”时,驱动TFT DT截止。因此,驱动TFT DT的栅极电压不能增大到“Nth Line DATA+ V_{th} ”。因此,在第二子像素101B中,当在A时段期间初始化电压 V_{ini} 未被施加至第二数据线D2时,在 T_{wr} 操作中无法感测驱动TFT DT的阈值电压 V_{th} 。

[0100] 如图8A所示,本公开内容的实施方式在第二子像素101B的A时段 T_{wr-A} 期间将连接至第二子像素101B的第二数据线D2设置为初始化电压 V_{ini} 。从而在 T_{wr} 操作中执行对第二子像素101B的驱动TFT DT的阈值电压的感测。

[0101] 图11是示出根据本公开内容的第一实施方式的用于控制解复用器和开关阵列的方法的波形图。更具体地,图11示出了当解复用器112和开关阵列114的开关元件被实现为PMOS晶体管时的开关控制信号MUXA、MUXB、IEN1和IEN2。图11中所示的开关控制信号MUXA、MUXB、IEN1和IEN2与图4和图5中所示的那些信号基本上相同。图12A和图12B示出了响应于图11中所示的控制信号而切换的解复用器和开关阵列。

[0102] 参照图11和图12B,在A时段期间,解复用器112响应于第一开关控制信号MUXA而将连接至第一像素组的数据线D1和D3连接至数据驱动器110的输出端子。此外,在B时段期间,解复用器112响应于第二开关控制信号MUXB而将连接至第二像素组的数据线D2和D4连接至数据驱动器110的输出端子。第一开关控制信号MUXA和第二开关控制信号MUXB可以是基本上反相地生成的。属于第一像素组的子像素101A可以连接至奇数编号的数据线D1和D3,并且属于第二像素组的子像素101B可以连接至偶数编号的数据线D2和D4。然而,实施方式不限于此。

[0103] 在A时段期间,开关阵列114响应于第一开关控制信号IEN1而将初始化电压Vini提供至与第二像素组连接的数据线D2和D4。在B时段期间,开关阵列114响应于第二开关控制信号IEN2而将初始化电压Vini提供至与第一像素组连接的数据线D1和D3。

[0104] 第一像素组的子像素101A可以连接至奇数编号的数据线D1和D3,并且第二像素组的子像素101B可以连接至偶数编号的数据线D2和D4。然而,实施方式不限于此。

[0105] 解复用器112的第一开关控制信号MUXA和开关阵列114的第一开关控制信号IEN1被反相地生成。此外,解复用器112的第二开关控制信号MUXB和开关阵列114的第二开关控制信号IEN2被反相地生成。因此,如图12A所示,在A时段期间,数据信号被施加至第一像素组,同时,初始化电压Vini被施加至第二像素组。随后,如图12B所示,在B时段期间,数据信号被施加至第二像素组,同时,初始化电压Vini被施加至第一像素组。

[0106] 如以上参照图7A至图8B所述,在Twr操作中,当第一像素组被提供了初始化电压Vini或者在接收到数据信号之后浮置时,可以正常地驱动较早被提供有数据信号的第一像素组。

[0107] 图13是示出根据本公开内容的第二实施方式的用于控制解复用器和开关阵列的方法的波形图。图14A和图14B示出了响应于图13所示的控制信号而切换的解复用器和开关阵列。图13至图14B示出了用于在数据信号较早地被施加至第一像素组之后通过浮置来控制连接至第一像素组的数据线的方法。

[0108] 参照图13至图14B,在A时段期间,解复用器112响应于第一开关控制信号MUXA而将与第一像素组连接的数据线D1和D3连接至数据驱动器110的输出端子。此外,在B时段期间,解复用器112响应于第二开关控制信号MUXB而将与第二像素组连接的数据线D2和D4连接至数据驱动器110的输出端子。第一开关控制信号MUXA和第二开关控制信号MUXB可以是基本上反相地生成的。属于第一像素组的子像素101A可以连接至奇数编号的数据线D1和D3,并且属于第二像素组的子像素101B可以连接至偶数编号的数据线D2和D4。然而,实施方式不限于此。

[0109] 用于控制开关阵列114的开关控制信号IEN和解复用器112的第一开关控制信号MUXA可以是同相地生成的。开关阵列114包括开关元件S3,开关元件S3在A时段期间响应于开关控制信号IEN而将初始化电压Vini提供至与第二像素组连接的数据线D2和D4。在本公

开内容的第二实施方式中,开关阵列114的开关元件S3不必连接至与第一像素组连接的数据线D1和D3。如以上参照图7A和图7B所述,即使在B时段中连接至第一像素组的数据线D1和D3浮置,也可以在像素电路中正常感测驱动TFT的阈值电压。

[0110] 解复用器112的第一开关控制信号MUXA和开关阵列114的第一开关控制信号IEN1是反相地生成的。因此,如图12A所示,在A时段期间,数据信号被施加至第一像素组,同时,初始化电压 V_{ini} 被施加至第二像素组。随后,如图12B所示,在B时段期间,数据信号被施加至第二像素组,同时,初始化电压 V_{ini} 被施加至第一像素组。

[0111] 图15示出在像素组之间驱动元件的阈值电压在感测时间的差异。在图15中,“ V_g ”表示像素电路中包括的驱动TFT DT的栅极电压(即,第三节点n3的电压)。

[0112] 参照图15,第一子像素101A在 T_{wr} 操作的A时段内接收数据信号DATA1以感测驱动TFT DT的阈值电压,并且在 T_{wr} 操作的B时段内接收寄生电容 C_p 中存储的电压以感测驱动TFT DT的阈值电压。另一方面,第二子像素101B在 T_{wr} 操作的B时段内接收数据信号DATA2以感测驱动TFT DT的阈值电压。在第一像素组的第一子像素101A在一个水平时段1H期间感测驱动TFT DT的阈值电压时,第二像素组的第二子像素101B在1/2水平时段1/2H期间感测驱动TFT DT的阈值电压。因此,在第一像素组与第二像素组之间可能存在感测到的阈值电压之差 ΔV_{th} 。该差可能引起处于相同灰度级的第一像素组与第二像素组之间的亮度差异。

[0113] 图16示出了通过每隔预定时间改变用于控制解复用器112的开关控制信号MUXA和MUXB来均匀地控制像素组之间的亮度的方法。

[0114] 参照图16,根据 T_{wr} 操作中的数据电压的充电顺序来区分第一像素组和第二像素组。可以根据用于控制解复用器112的开关控制信号MUXA和MUXB来控制子像素的数据电压充电顺序。

[0115] 当开关控制信号MUXA和MUXB每隔预定时间(例如,在每个水平时段)反转时,第一像素组的子像素101A和第二像素组的子像素101B以一个子像素为间隔在一个帧周期内交替地布置。当如上所述那样第一像素组和第二像素组的布置在每个帧周期内相同时,基于一个子像素可能出现亮度差异。

[0116] 当开关控制信号MUXA和MUXB在每个水平时段反转并且在每个帧周期也反转时,如图16所示,第一像素组的子像素101A和第二像素组的子像素101B在一个帧周期内在上、下、左和右方向上彼此相邻地放置。因此,第一像素组和第二像素组在空间上分离,并且第一像素组的子像素101A的位置和第二像素组的子像素101B的位置在每个帧周期内反转。结果,子像素101的平均亮度在第一帧周期FR1和第二帧周期FR2内相同。

[0117] 在对应于本申请的美国专利公布第2016-0078826A1号(2016年3月17日)中公开了一种通过减少解复用器的切换操作次数来降低功耗的方法,并且其全部内容通过引用并入本文。如图17和图18所示,该方法以与扫描信号SCAN(N-1)和SCAN(N)的导通时间段相同的方式将用于控制解复用器112的开关控制信号MUXA和MUXB的导通时间段增加到一个水平时段1H,并且以时分方式在一个水平时段1H内将数据信号提供至设置在两条相邻像素行上的子像素。

[0118] 通过解复用器112的导通时间和与数据信号同步的扫描信号的导通时间来确定像素的阈值电压感测时间。如图19A至图19D所示,本公开内容的实施方式可以通过在每个帧周期内适当地改变开关控制信号MUX1和MUX2的导通时间段和扫描信号的导通时间段来在

空间和时间上均匀地控制像素的亮度。

[0119] 如图19A和图19B所示,定时控制器130可以被配置成使得在第一帧周期FR1内第二开关控制信号MUX2的导通时间段早于第一开关控制信号MUX1的导通时间段,然后在第二帧周期FR2内第一开关控制信号MUX1的导通时间段早于第二开关控制信号MUX2的导通时间段。此外,如图19C和图19D所示,定时控制器130可以被配置成使得在第三帧周期FR3内第一开关控制信号MUX1的导通时间段早于第二开关控制信号MUX2的导通时间段,然后在第四帧周期FR4中第二开关控制信号MUX2的导通时间段早于第一开关控制信号MUX1的导通时间段。开关控制信号MUX1和MUX2可以在每一个水平时段1H反转,使得相邻像素行中的第一像素组的子像素和第二像素组的子像素如图16所示那样以一个子像素为间隔交替地布置。通过适当地组合如图19A至图19D所示的波形,可以均匀地控制像素的亮度。

[0120] 再次参照图2,在第一像素行LINE1中,红色子像素R连接至第一数据线D1,以及绿色子像素G连接至第二数据线D2。在第二像素行LINE2中,蓝色子像素B连接至第一数据线D1,以及绿色子像素G连接至第二数据线D2。在以下描述中,将第一像素行LINE1中连接至第一数据线D1的红色子像素R称为“R子像素”,并且将第一像素行LINE1中连接至第二数据线D2的绿色子像素G被称为“G子像素”。

[0121] 图2所示的开关控制信号MUXA和MUXB可以被改变为图19A至图19D所示的开关控制信号MUX1和MUX2。在这种情况下,在第一帧周期FR1内,MUXA可以被生成为MUX2,以及MUXB可以被生成为导通时间晚于MUX2的导通时间的MUX1。在第二帧周期FR2内,MUXA可以被生成为MUX1,以及MUXB可以被生成为导通时间晚于MUX1的导通时间的MUX2。在第三帧周期FR3内,MUXA可以被生成为MUX2,以及MUXB可以被生成为导通时间早于MUX2的导通时间的MUX1。在第四帧周期FR4内,MUXA可以被生成为MUX1,并且MUXB可以被生成为导通时间早于MUX1的导通时间的MUX2。定时控制器130控制解复用器112的操作定时和栅极驱动器120的操作定时,并且因此可以在每个帧周期内改变扫描信号和开关控制信号,如图19A至图19D所示。

[0122] 参照图19A至图19D,第N扫描信号SCAN(N)和开关控制信号MUX限定驱动TFT DT的阈值电压感测时间。像素的阈值电压感测值受到在解复用器112的导通时间段以及与数据信号同步的扫描信号的导通时间段内提供的数据信号的电压的影响。解复用器112的导通时间段是根据开关控制信号MUX来确定的。像素的阈值电压感测时间可以通过将开关控制信号MUX的导通时间段乘以扫描信号SCAN(N)的导通时间段来确定。在图19A至图19D中,“Sensing(R)”表示R子像素的驱动TFT DT的阈值电压感测时间,以及“Sensing(G)”表示G子像素的驱动TFT DT的阈值电压感测时间。

[0123] 开关控制信号MUX的导通时间段被划分成与脉冲的第一半部分相对应的第一部分FH和与脉冲的第二半部分相对应的第二部分SH。以与开关控制信号MUX相同的方式,扫描信号SCAN(N)的导通时间段被划分成与脉冲的第一半部分相对应的第一部分FH和与脉冲的第二半部分相对应的第二部分SH。在以下描述中,第一扫描信号SCAN1以及开关控制信号MUX1和MUX2被缩写为参考标记。

[0124] 在第一帧周期FR1内生成的SCAN1与施加至第一像素行LINE1的子像素的数据信号R和G同步。数据信号R通过响应于MUX2而接通的第一开关元件M1被提供至第一数据线D1,并且在SCAN1的第一部分FH中被提供至R子像素。数据信号G通过响应于MUX1而接通的第二开关元件M2被提供至第二数据线D2,并且在SCAN1的第二部分SH中被提供至G子像素。R子像素

在第一帧周期FR1内以与第一子像素101A相同的方式进行操作。由于R子像素在第一帧周期FR1内从MUX2的第二部分SH与SCAN1的第一部分FH的交叠时段开始被以数据信号的电压充电,因此R子像素在大约一个水平时段1H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。另一方面,G子像素在第一帧周期FR1内以与第二子像素101B相同的方式进行操作。由于G子像素在第一帧周期FR1内从MUX1的第一部分FH与SCAN1的第二部分SH的交叠时段开始被以数据信号的电压充电,所以G子像素在大约1/2水平时段(1/2)H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。

[0125] 在第二帧周期FR2内生成的SCAN1与被施加至第一像素行LINE1的子像素的数据信号R和G同步。数据信号R通过响应于MUX1而接通的第一开关元件M1被提供至第一数据线D1,并且在SCAN1的第二部分SH中被提供至R子像素。数据信号G通过响应于MUX2而接通的第二开关元件M2被提供至第二数据线D2,并且在SCAN1的第一部分FH中被提供至G子像素。R子像素在第二帧周期FR2内以与第二子像素101B相同的方式进行操作。由于R子像素在第二帧周期FR2内从MUX1的第一部分FH与SCAN1的第二部分SH的交叠时段开始被以数据信号的电压充电,所以R子像素在大约1/2水平时段(1/2)H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样多大。另一方面,G子像素在第二帧周期FR2内以与第一子像素101A相同的方式进行操作。由于G子像素在第二帧周期FR2内从MUX2的第二部分SH与SCAN1的第一部分FH的交叠时段开始被以数据信号的电压充电,所以G子像素在大约一个水平时段1H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。

[0126] 在第三帧周期FR3内生成的SCAN1与被施加至第一像素行LINE1的子像素的数据信号R和G同步。数据信号R通过响应于MUX2而接通的第一开关元件M1被提供至第一数据线D1,并且在SCAN1的第二部分SH中被提供至R子像素。数据信号G通过响应于MUX1而接通的第二开关元件M2被提供至第二数据线D2,并且在SCAN1的第一部分FH中被提供至G子像素。在第三帧周期FR3内,R子像素以与第二子像素101B相同的方式进行操作。由于R子像素在第三帧周期FR3内从MUX2的第一部分FH与SCAN1的第二部分SH的交叠时段开始被以数据信号的电压充电,所以R子像素在大约1/2水平时段(1/2)H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。另一方面,G子像素在第三帧周期FR3内以与第一子像素101A相同的方式进行操作。由于G子像素在第三帧周期FR3内从MUX1的第二部分SH与SCAN1的第一部分FH的交叠时段开始被以数据信号的电压充电,所以G子像素在大约一个水平时段1H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。

[0127] 在第四帧周期FR4内生成的SCAN1与被施加至第一像素行LINE1的子像素的数据信号R和G同步。数据信号R通过响应于MUX1而接通的第一开关元件M1被提供至第一数据线D1,并且被提供至SCAN1的第一部分FH中的R子像素。数据信号G通过响应于MUX2而接通的第二开关元件M2被提供至第二数据线D2,并且在SCAN1的第二部分SH中被提供至G子像素。在第四帧周期FR4内,R子像素以与第一子像素101A相同的方式进行操作。由于R子像素在第四帧周期FR4内从MUX1的第二部分SH与SCAN1的第一部分FH的交叠时段开始被以数据信号的电压充电,所以R子像素在大约一个水平时段1H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样多。另一方面,G子像素在第四帧周期FR4内以与第二子

像素101B相同的方式进行操作。由于G子像素在第四帧周期FR4内从MUX2的第一部分FH与SCAN1的第二部分SH的交叠时段开始被以数据信号的电压充电,所以G子像素在大约1/2水平时段(1/2)H期间感测驱动TFT的阈值电压,并且将数据电压补偿为与感测到的阈值电压一样大。

[0128] 当以图19A至图19D所示的方法驱动R子像素时,在第一帧周期FR1至第四帧周期FR4内R子像素的阈值电压感测时间如下:

[0129] FR1: (MUX2的SH) X (SCAN1的FH)

[0130] FR2: (MUX1的FH) X (SCAN1的SH)

[0131] FR3: (MUX2的FH) X (SCAN1的SH)

[0132] FR4: (MUX1的SH) X (SCAN1的FH)

[0133] 当以图19A至图19D中所示的方法驱动R子像素时,在第一帧周期FR1至第四帧周期FR4内驱动TFT DT的阈值电压感测时间被改变为长→短→短→长。如上所述,阈值电压感测时间受到开关控制信号MUX的导通时间段和扫描信号SCAN(N)的导通时间段的影响。当阈值电压感测时间更多地受开关控制信号MUX的导通时间段(即,解复用器112的导通时间段)影响时,在按以下帧周期FR1→FR2→FR3→FR4的顺序驱动子像素时阈值电压感测时间被改变为短→长→短→长。因此,阈值电压感测时间的周期短。当阈值电压感测时间更多地受扫描信号SCAN(N)的导通时间段影响时,在按以下帧周期FR1→FR2→FR3→FR4的顺序驱动子像素时阈值电压感测时间被改变为短→长→长→短。因此,阈值电压感测时间的周期增大。当按以下帧周期FR1→FR2→FR4→FR3的顺序驱动子像素时,阈值电压感测时间被改变为短→长→短→长。

[0134] 如上所述,在初始化操作、感测阈值电压和将数据写入驱动元件中的操作、以及发射操作中驱动根据本公开内容的实施方式的像素。因此,本公开内容的实施方式可以补偿包括在所有像素中的驱动元件中的每一个的阈值电压,并且实现均匀亮度。

[0135] 本公开内容的实施方式对通过数据驱动器的一个输出端子输出的数据信号进行时分,并且通过解复用器将划分后的数据信号分配给数据线。此外,在感测阈值电压并将数据写入驱动元件的操作中,当数据线被浮置时,本公开内容的实施方式利用开关阵列来提供预定参考电压。因此,本公开内容的实施方式能够防止由寄生电容引起的子像素发生故障。

[0136] 本公开内容的实施方式可以通过每隔预定时间适当地组合解复用器的导通时间段和栅极信号(或扫描信号)的导通时间段来实现像素之间的驱动元件的阈值电压在感测时间没有差异的补偿电路。因此,本公开内容的实施方式可以实现所有像素之间的亮度没有差异的图像质量。

[0137] 尽管已经参照多个说明性实施例描述了实施方式,但应该理解,本领域技术人员可以设计出落入本公开的原理的范围内的许多其他修改和实施方式。更具体地,在本公开内容、附图和所附权利要求的范围内,在主题组合布置的构成部分和/或布置中可以进行各种变化和修改。除了构成部分和/或布置的变化和修改之外,替选的用途对于本领域技术人员而言也将是显而易见的。




图1




图2




图3




图4





图5



101A(Twr-A)

图7A






图7B



101B(Twr-A)

图8A



101B(Twr-B)

图8B




图9





图10A



101B (Twr-B)

图10B




图11




图12A




图12B




图13




图14A




图14B




图15




图17




图18





图19A



LINE	LINE 1		LINE 2	
DATA	G	R	B	G
MUX	MUX2	MUX1	MUX2	MUX1
Vth	长	短	长	短





图19B

FR3



LINE	LINE 1		LINE 2	
DATA	G	R	B	G
MUX	MUX1	MUX2	MUX1	MUX2
Vth	长	短	长	短





图19C

FR4



LINE	LINE 1		LINE 2	
DATA	R	G	G	B
MUX	MUX1	MUX2	MUX1	MUX2
Vth	长	短	长	短




图19D

专利名称(译)	显示面板和使用该显示面板的电致发光显示器		
公开(公告)号	CN109215584A	公开(公告)日	2019-01-15
申请号	CN201810663514.3	申请日	2018-06-25
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	乐金显示有限公司		
当前申请(专利权)人(译)	乐金显示有限公司		
[标]发明人	权奇泰 金奎珍 金泰勋		
发明人	权奇泰 金奎珍 金泰勋		
IPC分类号	G09G3/3275 G09G3/3291 G09G3/3266		
CPC分类号	G09G3/3266 G09G3/3275 G09G3/3291 G09G3/3233 G09G2300/0819 G09G2300/0842 G09G2300/0861 G09G2310/0248 G09G2310/0251 G09G2310/0262 G09G2310/0297 G09G2320/043 G09G3/30 G09G2320/045		
代理人(译)	陈炜		
优先权	1020170083271 2017-06-30 KR		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了显示面板和使用该显示面板的电致发光显示器。该显示面板包括：第一数据线，被提供有第一数据信号；第二数据线，被提供有第二数据信号；第一子像素，其连接至第一数据线；第二子像素，其连接至第二数据线；栅极线，其公共地连接至第一子像素和第二子像素并同时向第一子像素和第二子像素提供栅极信号；解复用器，其使用MUX开关元件将数据驱动器的输出端子连接至第一数据线，然后使用MUX开关元件将输出端子连接至第二数据线；以及开关阵列，其在输出端子通过解复用器连接至第一数据线时使用REF开关元件向第二数据线提供参考电压。

