



(12)发明专利申请

(10)申请公布号 CN 111261104 A

(43)申请公布日 2020.06.09

(21)申请号 202010194824.2

(22)申请日 2020.03.19

(71)申请人 武汉华星光电半导体显示技术有限公司

地址 430079 湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室

(72)发明人 陈勇

(74)专利代理机构 深圳紫藤知识产权代理有限公司 44570

代理人 刁文魁

(51)Int.Cl.

G09G 3/3208(2016.01)


权利要求书1页 说明书5页 附图6页

(54)发明名称

一种像素电路及其驱动方法、显示面板

(57)摘要

本发明提供一种像素电路及其驱动方法、显示面板,所述像素电路包括第一薄膜晶体管、第二薄膜晶体管、第一存储电容、第二存储电容以及有机发光二极管。通过在2T1C像素电路上增加一个存储电容,和控制信号电性连接,进而拉低第二薄膜晶体管的栅极电压,使得相同数据信号电压下的像素电路的电流大幅提高,将改像素电路设置在屏下摄像头区域可以很好地降低像素密度,提高屏下摄像头区域的透光率。



1. 一种像素电路, 其特征在于, 包括: 第一薄膜晶体管、第二薄膜晶体管、第一存储电容、第二存储电容以及有机发光二极管;

所述第一薄膜晶体管的栅极电性连接扫描信号, 第一薄膜晶体管的源极电性连接数据信号, 其漏极与第二薄膜晶体管的栅极、第一存储电容的第一端、第二存储电容的第一端电性连接;

所述第二薄膜晶体管的源极电性连接电源正电压, 漏极电性连接有机发光二极管的阳极;

有机发光二极管的阴极电性连接电源负电压;

第一存储电容的第一端电性连接第一薄膜晶体管的漏极, 第二端电性连接第二薄膜晶体管的源极;

第二存储电容的第一端电性连接第一薄膜晶体管的漏极, 第二端电性连接控制信号。

2. 如权利要求1所述的像素电路, 其特征在于, 所述第二存储电容的电容值为所述第一存储电容的电容值的 $1/7$ 。

3. 如权利要求1所述的像素电路, 其特征在于, 所述第一薄膜晶体管、第二薄膜晶体管为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的任一种。

4. 如权利要求1所述的像素电路, 其特征在于,

所述控制信号由外部时序控制器提供。

5. 如权利要求1所述的像素电路, 其特征在于,

所述第一薄膜晶体管为所述有机发光二极管提供恒定的驱动电流。

6. 如权利要求1-5中任一项所述的像素电路的驱动方法, 其特征在于, 所述驱动方法包括如下步骤:

扫描信号控制第一薄膜晶体管打开, 数据信号经过第一薄膜晶体管进入到第二薄膜晶体管的栅极、第一存储电容和第二存储电容, 然后第一薄膜晶体管闭合, 由于第一存储电容和第二存储电容的存储作用, 第二薄膜晶体管的栅极电压仍可继续保持数据信号电压, 使得第二薄膜晶体管处于导通状态, 驱动电流通过第二薄膜晶体管进入有机发光二极管, 驱动有机发光二极管发光。

7. 如权利要求6所述的驱动方法, 其特征在于,

第二薄膜晶体管的栅极电压小于所述第二薄膜晶体管的阈值电压。

8. 如权利要求6所述的驱动方法, 其特征在于,

所述控制信号由外部时序控制器提供。

9. 一种显示面板, 其特征在于, 包括权利要求1-5中任一项所述的像素电路。

10. 根据权利要求9所述的显示面板, 其特征在于, 所述显示面板包括屏下摄像头区以及围绕所述屏下摄像头区设置的显示区, 所述像素电路设置于所述屏下摄像头区内。

一种像素电路及其驱动方法、显示面板

技术领域

[0001] 本申请涉及显示技术领域,尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

[0002] 随着科技的不断发展,人们对显示器件的要求越来越高、显示屏技术发展也突飞猛进。现如今“全面屏”的设计成为时代的主流,各屏幕供应商都专注于研发屏占比较高的全面屏产品,提升显示屏屏占比成为一种产品发展的趋势。

[0003] 目前市面上较多的提高屏占比方案通常将前置摄像头设计在显示屏外侧,通过异形切割设计使显示屏避让一定尺寸来容纳前置摄像头,不论切割设计如何变化,与全面屏概念相差甚远。近期兴起的发光型盲孔屏下摄像头(CUP)处理方案可使显示屏几乎趋近于全面屏效果。

[0004] 如图1所示,为现有的一种屏下摄像头显示面板的结构示意图,屏下摄像头显示面板90包括从下至上依次层叠设置的柔性衬底层91、阵列基板92、发光层93、封装层94、偏光片95及盖板96。在阵列基板92和偏光片95对应位置设置通孔,形成盲孔97。将摄像头98置于屏幕下方并对应盲孔97设置,即盲孔97和摄像头98所在区域为屏下摄像头区域,通过面板设计与镜头设计的优化,使得镜头隐藏至屏幕的可显示区域下方也能完成拍摄。采用屏下摄像头方案时,为提高屏下摄像头区域的透光率,采用有机发光二极管(OLED)显示屏经典的7T1C电路时,为提高屏下摄像头区域的透光率,需要优化像素设计以降低屏下摄像头区域的像素密度实现局部透明。

[0005] 在屏下摄像头区域上方搭载2T1C像素电路可以很好地降低像素密度,因摄像头区域面积较小,搭载2T1C像素电路对显示画面影响较小,但目前的2T1C像素电路工作电压不在驱动电路给定的正常数据电压范围内,故屏下摄像头区域搭载传统2T1C像素电路不可取。

[0006] 屏下摄像头技术中,最影响成像的因素是屏幕的透光率,因此,提高屏下摄像头区域的透光率成为亟需解决的问题。

发明内容

[0007] 本发明的目的在于,提供一种像素电路及其驱动方法、显示面板,通过改变屏下摄像头区域的电路结构,实现提高透光率的效果。

[0008] 为实现上述目的,本发明提供一种像素电路,包括:第一薄膜晶体管、第二薄膜晶体管、第一存储电容、第二存储电容以及有机发光二极管;所述第一薄膜晶体管的栅极电性连接扫描信号,第一薄膜晶体管的源极电性连接数据信号,其漏极与第二薄膜晶体管的栅极、第一存储电容的第一端、第二存储电容的第一端电性连接;所述第二薄膜晶体管的源极电性连接电源正电压,漏极电性连接有机发光二极管的阳极;有机发光二极管的阴极电性连接电源负电压;第一存储电容的第一端电性连接第一薄膜晶体管的漏极,第二端电性连接第二薄膜晶体管的源极;第二存储电容的第一端电性连接第一薄膜晶体管的漏极,第二

端电性连接控制信号。

[0009] 进一步地,所述第二存储电容的电容值为所述第一存储电容的电容值的1/7。

[0010] 进一步地,所述第一薄膜晶体管、第二薄膜晶体管为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的任一种。

[0011] 进一步地,所述控制信号由外部时序控制器提供。

[0012] 进一步地,所述第一薄膜晶体管为所述有机发光二极管提供恒定的驱动电流。

[0013] 为实现上述目的,本发明还提供一种驱动方法,所述驱动方法包括如下步骤:扫描信号控制第一薄膜晶体管打开,数据信号经过第一薄膜晶体管进入到第二薄膜晶体管的栅极、第一存储电容和第二存储电容,然后第一薄膜晶体管闭合,由于第一存储电容和第二存储电容的存储作用,第二薄膜晶体管的栅极电压仍可继续保持数据信号电压,使得第二薄膜晶体管处于导通状态,驱动电流通过第二薄膜晶体管进入有机发光二极管,驱动有机发光二极管发光。

[0014] 进一步地,第二薄膜晶体管的栅极电压小于所述第二薄膜晶体管的阈值电压。

[0015] 进一步地,所述控制信号由外部时序控制器提供。

[0016] 本发明还提供一种显示面板,包括如前文所述的像素电路。

[0017] 进一步地,所述显示面板包括屏下摄像头区以及围绕所述屏下摄像头区设置的显示区,所述像素电路设置于所述屏下摄像头区内。

[0018] 本发明的技术效果在于,提供一种像素电路及其驱动方法、显示面板,通过在2T1C像素电路上增加一个存储电容,和控制信号电性连接,进而拉低第二薄膜晶体管的栅极电压,使得相同数据信号电压下的像素电路的电流大幅提高,将改像素电路设置在屏下摄像头区域可以很好地降低像素密度,提高屏下摄像头区域的透光率。

附图说明

[0019] 下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。

[0020] 图1为现有的一种屏下摄像头显示面板的结构示意图;

[0021] 图2为一2T1C像素电路的结构示意图;

[0022] 图3为图2所示2T1C像素电路中的扫描信号Scan的时序图;

[0023] 图4为图2所示2T1C像素电路的仿真结果图;

[0024] 图5为一7T1C像素电路的结构示意图;

[0025] 图6为图5所示7T1C像素电路的时序图;

[0026] 图7为图5所示7T1C像素电路的仿真结果图;

[0027] 图8为本发明实施例提供的一2T2C像素电路的结构示意图;

[0028] 图9为所述显示面板的局部结构示意图;

[0029] 图10为图8所示2T2C像素电路的时序图;

[0030] 图11为图8所示2T2C像素电路的仿真结果图。

具体实施方式

[0031] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完

整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0032] 在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。

[0033] 图2为一2T1C像素电路的结构示意图,所述2T1C像素电路包括第一薄膜晶体管T10、第二薄膜晶体管T20、存储电容Cst以及有机发光元件OLED。

[0034] 所述第一薄膜晶体管T10的栅极电性连接扫描信号Scan,扫描信号Scan的时序图如图3所示,第一薄膜晶体管T10的源极电性连接数据信号Data,其漏极与第二薄膜晶体管T20的栅极及存储电容Cst的一端电性连接;所述第二薄膜晶体管T20的漏极电性连接电源正电压VDD,源极电性连接有机发光二极管OLED的阳极;有机发光二极管OLED的阴极电性连接电源负电压VSS;存储电容Cst的一端电性连接第一薄膜晶体管T10的漏极,另一端电性连接第二薄膜晶体管T20的源极。

[0035] 在显示时,扫描信号Scan控制第一薄膜晶体管T10打开,数据信号Data经过第一薄膜晶体管T10进入到第二薄膜晶体管T20的栅极及存储电容Cst,然后第一薄膜晶体管T10闭合,由于存储电容Cst的存储作用,第二薄膜晶体管T20的栅极电压仍可继续保持数据信号电压,使得第二薄膜晶体管T20处于导通状态,驱动电流通过第二薄膜晶体管T20进入有机发光二极管OLED,驱动有机发光二极管OLED发光。

[0036] 2T1C像素电路没有阈值电压 V_{th} 抓取,保持薄膜晶体管和存储电容的尺寸大小与经典7T1C一致,当第一薄膜晶体管T10写入的数据信号Data电压为3.0V时,根据图4的仿真结果可知,第二薄膜晶体管T20的栅极电压Q点会因与第一薄膜晶体管T10的漏极连接作用达到3.4V,故没有7T1C电路的 V_{th} 抓取。当写入VDD电压为4.6V,VSS为-4.0V时,对于p型TFT,此时栅极电压 $V_{gs}=3.4-4.6=-1.2V$,大于第二薄膜晶体管T20的阈值电压 V_{th} (约-2.5V),第二薄膜晶体管T20处于未打开状态,理论上流过有机发光二极管的电流几乎为0,与图4仿真结果 $I_{OLED}=3.5pA$ 相近。

[0037] 如图5所示,为一7T1C像素电路的结构示意图,所述7T1C像素电路包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、存储电容Cst以及有机发光元件OLED。

[0038] 所述第一晶体管M1的栅极与所述存储电容Cst的第一端连接,所述第一晶体管M1的第一电极与所述第二晶体管M2的第一电极连接,所述第一晶体管M1的第二电极与所述第三晶体管M3的第一电极连接。所述第二晶体管M2的栅极与第二扫描信号端Scan(n)连接,所述第二晶体管M2的第二电极与数据信号端Vdata连接。所述第三晶体管M3的栅极与所述第二扫描信号端Scan(n)连接,所述第三晶体管M3的第二电极与所述存储电容Cst的第一端连接。所述存储电容Cst的第二端与第一电压信号端VDD连接。

[0039] 所述第四晶体管M4的栅极与第一扫描信号端Scan(n-1)连接,所述第四晶体管M4的第一电极与所述存储电容Cst的第一端连接,所述第四晶体管M4的第二电极与初始化信

号端Vi连接。所述第五晶体管M5的栅极与控制信号端EM连接,所述第五晶体管M5的第一电极与所述第一电压信号端VDD连接,所述第五晶体管M5的第二电极与所述第一晶体管M1的第一电极连接。所述第六晶体管M6的栅极与所述控制信号端EM连接,所述第六晶体管M6的第一电极与所述第一晶体管M1的第二电极连接,所述第六晶体管M6的第二电极与所述有机发光元件OLED的阳极连接。所述有机发光元件OLED的阴极与第二电压信号端VSS连接。

[0040] 所述第七晶体管M7的栅极与所述第二扫描信号端Scan (n) 连接,所述第七晶体管M7的第一电极与所述初始化信号端Vi连接,所述第七晶体管M7的第二电极与所述有机发光元件OLED的阳极连接。

[0041] 其中,所述第三晶体管M3包含相串连的两个子晶体管,第一子晶体管M31的栅极与所述第二扫描信号端Scan (n) 连接,所述第一子晶体管M31的第一电极与第二子晶体管M32的第二电极连接,第一子晶体管M31的第二电极与所述存储电容Cst的第一端连接;所述第二子晶体管M32的栅极与所述第二扫描信号端Scan (n) 连接,所述第二子晶体管M32的第一电极与所述第一晶体管M1的第二电极相连。

[0042] 其中,所述第四晶体管M4包含相串连的两个子晶体管,第三子晶体管M41的栅极与所述第一扫描信号端Scan (n-1) 连接,所述第三子晶体管M41的第一电极及与所述存储电容Cst的第一端连接,所述第三子晶体管M41的第二电极与第四子晶体管M42的第一电极连接;所述第四子晶体管M42的栅极与所述第一扫描信号端Scan (n-1) 连接,所述第四子晶体管M42的第二电极与所述初始化信号端Vi连接。

[0043] 所述存储电容Cst的第一端、所述第一晶体管M1的栅极、所述第三晶体管M3的第二电极以及所述第四晶体管M4的第一电极相互电性连接。

[0044] 7T1C像素电路的时序图如图6所示,在初始化阶段,所述第一扫描信号端Scan (n-1) 提供低电平信号,所述第四晶体管M4导通,所述初始化信号Vi通过所述第四晶体管M4对所述存储电容Cst进行初始化。在数据写入阶段,第二扫描信号端Scan (n) 提供低电平信号,所述第二晶体管M2与第三晶体管M3导通,所述数据信号端Data提供的信号对所述存储电容Cst的第一端进行充电,至所述第一晶体管M1截止。在7T1C像素电路中保持常规的薄膜晶体管尺寸和存储电容大小。

[0045] 仿真结果如图7所示,当写入的Data电压为3.0V时,所述第一晶体管M1的栅极电压因其 V_{th} 提取达到1.4V,在7T1C像素电路中写入VDD电压为4.6V,VSS为-4.0V,对于p型TFT,此时栅极电压 $V_{gs}=1.4-4.6=-3.2V$,小于所述第一晶体管M1的阈值电压 V_{th} (约-2.5V),所述第一晶体管M1处于打开状态,仿真结果可知,通过OLED的电流为18nA。

[0046] 在相同的Data写入电压下,在2T1C像素电路流过OLED的电流与7T1C像素电路流过OLED的电流相差至少3个数量级,即对于2T1C像素电路,要达到与7T1C像素电路相同电流值,需写入更小的Data电压。一般在7T1C像素电路工作的Data值范围约为3.0V-6.0V;相对应2T1C像素电路工作的Data值范围约为0.5V-3.5V,2T1C像素电路工作电压不在驱动电路给定的正常数据电压范围内,故屏下摄像头区域搭载2T1C像素电路不可取。

[0047] 针对上述技术问题,申请人经过研究,提供一种像素电路及显示面板,在2T1C像素电路上引入一个电容,提高透光率。

[0048] 图8为本实施例提供的2T2C像素电路的结构示意图,所述2T2C像素电路包括第一薄膜晶体管T10、第二薄膜晶体管T20、第一存储电容C10、第二存储电容C20以及有机发光元

件OLED。

[0049] 所述第一薄膜晶体管T10的栅极电性连接扫描信号Scan,第一薄膜晶体管T10的源极电性连接数据信号Data,其漏极与第二薄膜晶体管T20的栅极、第一存储电容C10的第一端、第二存储电容C20的第一端电性连接;所述第二薄膜晶体管T20的源极电性连接电源正电压VDD,漏极电性连接有机发光二极管OLED的阳极;有机发光二极管OLED的阴极电性连接电源负电压VSS;第一存储电容C10的第一端电性连接第一薄膜晶体管T10的漏极,第二端电性连接第二薄膜晶体管T20的源极;第二存储电容C20的第一端电性连接第一薄膜晶体管T10的漏极,第二端电性连接控制信号EM。

[0050] 图9为所述显示面板的局部结构示意图,包括控制信号EM11、扫描信号Scan12、有源层13、源漏极层14、电容15、第一栅极层16、第二栅极层17。

[0051] 扫描信号Scan和控制信号EM的时序图如图10所示,在显示时,扫描信号Scan控制第一薄膜晶体管T10打开,数据信号Data经过第一薄膜晶体管T10进入到第二薄膜晶体管T20的栅极、第一存储电容C10和第二存储电容C20,然后第一薄膜晶体管T10闭合,由于第一存储电容C10和第二存储电容C20的存储作用,第二薄膜晶体管T20的栅极电压仍可继续保持数据信号电压,使得第二薄膜晶体管T20处于导通状态,驱动电流通过第二薄膜晶体管T20进入有机发光二极管OLED,驱动有机发光二极管OLED发光。

[0052] 当第一薄膜晶体管T10写入的数据信号Data电压为3.0V时,在第二薄膜晶体管T20的栅极引入第二存储电容C20,第二存储电容C20为10fF(约为第一存储电容C10电容值的1/7),根据图11的仿真结果可知,此时第二薄膜晶体管T20的栅极电压Q点会因与第二存储电容C20的第一端连接,EM控制信号拉低Q点电压至1.7V,写入VDD电压为4.6V,VSS为-4.0V时,对于p型TFT,此时第二薄膜晶体管T20的栅极电压 $V_{gs}=1.7-4.6=-2.9V$,小于第二薄膜晶体管T20的阈值电压 V_{th} (约-2.5V),第二薄膜晶体管T20处于打开状态,由图10仿真结果可知,通过有机发光二极管OLED的电流 $I_{OLED}=12.5nA$,与7T1C电路流过OLED的电流处同一数量级,即改进后的2T2C像素电路与7T1C电路达到相同电流范围的电压相差不大。

[0053] 本实施例还提供一种显示面板,包括本实例涉及的所述2T2C像素电路。所述显示面板包括屏下摄像头区以及围绕所述屏下摄像头区设置的显示区,所述2T2C像素电路设置于所述屏下摄像头区内。

[0054] 本发明的技术效果在于,提供一种像素电路及其驱动方法、显示面板,通过在2T1C像素电路上增加一个存储电容,和控制信号电性连接,进而拉低第二薄膜晶体管的栅极电压,使得相同数据信号电压下的像素电路的电流大幅提高,将改像素电路设置在屏下摄像头区域可以很好地降低像素密度,提高屏下摄像头区域的透光率。

[0055] 在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中未详述的部分,可以参见其他实施例的相关描述。

[0056] 以上对本申请实施例所提供的进行了一种像素电路及其驱动方法、显示面板的详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。




图1




图2



图3




图4




图5




图6




图7




图8




图9




图10




图11

专利名称(译)	一种像素电路及其驱动方法、显示面板		
公开(公告)号	CN111261104A	公开(公告)日	2020-06-09
申请号	CN202010194824.2	申请日	2020-03-19
[标]发明人	陈勇		
发明人	陈勇		
IPC分类号	G09G3/3208		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种像素电路及其驱动方法、显示面板，所述像素电路包括第一薄膜晶体管、第二薄膜晶体管、第一存储电容、第二存储电容以及有机发光二极管。通过在2T1C像素电路上增加一个存储电容，和控制信号电性连接，进而拉低第二薄膜晶体管的栅极电压，使得相同数据信号电压下的像素电路的电流大幅提高，将改像素电路设置在屏下摄像头区域可以很好地降低像素密度，提高屏下摄像头区域的透光率。

