

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200810007035.2

[51] Int. Cl.

G09G 3/30 (2006.01)

G09G 3/32 (2006.01)

H01L 51/50 (2006.01)

[43] 公开日 2008 年 7 月 30 日

[11] 公开号 CN 101231819A

[22] 申请日 2008.1.25

[21] 申请号 200810007035.2

[30] 优先权

[32] 2007. 1. 26 [33] JP [31] 2007 - 015965

[32] 2007. 2. 2 [33] JP [31] 2007 - 023892

[71] 申请人 索尼株式会社

地址 日本东京

[72] 发明人 三并徹雄 内野胜秀 饭田幸人

[74] 专利代理机构 北京康信知识产权代理有限公司

代理人 余 刚 吴孟秋


权利要求书 4 页 说明书 36 页 附图 21 页

[54] 发明名称

显示装置、其驱动方法以及具有其的电子设备

[57] 摘要

本发明提供了显示装置、其驱动方法以及具有其的电子设备，其中，所述显示装置的像素电路具有还用作用于控制有机 EL 元件或其它元件的发光和非发光周期的晶体管的驱动晶体管。写扫描电路 (WS) 的输出电路中的末级缓冲器具有与前级电路部分的电源隔离的电源。在第一实施例中，来自写扫描电路的扫描线 WS 被瞬时激活。在第二实施例中，扫描信号 WS 的下降沿缓慢下降。这使得以稳定的方式写入输入信号电压。



1. 一种显示装置，包括：

像素阵列部，包括以矩阵形式配置的像素，每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管；以及

扫描电路，包括末级缓冲器，所述末级缓冲器的电源与前级的电路部分隔离，并被配置为将来自前级缓冲器的扫描信号施加到所述写晶体管，从而以行为单位选择和扫描所述像素阵列部中的所述像素；

其中，脉冲形式的电源电压被提供给所述末级缓冲器的电源，使得所述扫描信号在所述电源电压的上升沿处上升。

2. 根据权利要求 1 所述的显示装置，

其中，所述像素阵列部中的每个像素都执行用于在所述写晶体管的所述输入信号电压的写入周期期间，通过将所述驱动晶体管的漏极-源极电流反馈到栅极输入来消除所述驱动晶体管的所述漏极-源极电流对迁移率的依赖性的校正。

3. 一种显示装置的驱动方法，所述显示装置包括：

像素阵列部，包括以矩阵形式配置的像素，每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管；以及

扫描电路, 包括末级缓冲器, 所述末级缓冲器的电源与前级的电路部分隔离, 并被配置为将来自前级缓冲器的扫描信号施加到所述写晶体管, 从而以行为单位选择和扫描所述像素阵列部中的所述像素;

其中, 脉冲形式的电源电压被提供给所述末级缓冲器的电源, 使得所述扫描信号在所述电源电压的上升沿处上升。

4. 一种具有显示装置的电子设备, 所述显示装置包括:

像素阵列部, 包括以矩阵形式配置的像素, 每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管; 以及

扫描电路, 包括末级缓冲器, 所述末级缓冲器的电源与前级的电路部分隔离, 并被配置为将来自前级缓冲器的扫描信号施加到所述写晶体管, 从而以行为单位选择和扫描所述像素阵列部中的所述像素;

其中, 脉冲形式的电源电压被提供给所述末级缓冲器的电源, 使得所述扫描信号在所述电源电压的上升沿处上升。

5. 一种显示装置, 包括:

像素阵列部, 包括以矩阵形式配置的像素, 每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管; 以及

扫描电路, 包括末级缓冲器, 所述末级缓冲器的电源与前级的电路部分隔离, 并被配置为将基于至所述末级缓冲器的

输入脉冲的写脉冲施加到所述写晶体管,从而以行为单位选择和扫描所述像素阵列部中的所述像素;

其中,下降时间比所述输入脉冲的下降时间慢的电源电压被提供给所述末级缓冲器的电源,使得所述写脉冲在所述电源电压的下降沿处下降。

6. 根据权利要求5所述的显示装置,

其中,所述像素阵列部中的每个像素都执行用于在所述写晶体管的所述输入信号电压的写入周期期间,通过将所述驱动晶体管的漏极-源极电流反馈到栅极输入来消除所述驱动晶体管的所述漏极-源极电流对迁移率的依赖性的校正。

7. 根据权利要求5所述的显示装置,

其中,所述电源电压被公共地提供给所述扫描电路的所有所述末级缓冲器。

8. 一种显示装置的驱动方法,所述显示装置包括:

像素阵列部,包括以矩阵形式配置的像素,每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管;以及

扫描电路,包括末级缓冲器,所述末级缓冲器的电源与前级的电路部分隔离,并被配置为将基于至所述末级缓冲器的输入脉冲的写脉冲施加到所述写晶体管,从而以行为单位选择和扫描所述像素阵列部中的所述像素;

其中，下降时间比所述输入脉冲的下降时间慢的电源电压被提供给所述末级缓冲器的电源，使得所述写脉冲在所述电源电压的下降沿处下降。

9. 一种具有显示装置的电子设备，所述显示装置包括：

像素阵列部，包括以矩阵形式配置的像素，每个像素都具有光电元件、用于采样和写入输入信号电压的写晶体管、用于保持由所述写晶体管写入的所述输入信号电压的保持电容和用于基于由所述保持电容保持的所述输入信号电压来驱动所述光电元件的驱动晶体管；以及

扫描电路，包括末级缓冲器，所述末级缓冲器的电源与前级的电路部分隔离，并被配置为将基于至所述末级缓冲器的输入脉冲的写脉冲施加到所述写晶体管，从而以行为单位选择和扫描所述像素阵列部中的所述像素；

其中，下降时间比所述输入脉冲的下降时间慢的电源电压被提供给所述末级缓冲器的电源，使得所述写脉冲在所述电源电压的下降沿处下降。

显示装置、其驱动方法以及 具有其的电子设备

相关申请的交叉参考

本发明包含于 2007 年 1 月 26 日向日本专利局所提交的日本专利申请 JP 2007-015965 和于 2007 年 2 月 2 日向日本专利局所提交的日本专利申请 JP 2007-023892 的主题，其全部内容结合于此作为参考。

技术领域

本发明涉及显示装置、其驱动方法以及电子设备。本发明尤其涉及具有包括以矩阵形式配置的光电元件的像素的平板显示装置、其驱动方法和具有该显示装置的电子设备。

背景技术

在图像显示装置领域中，近些年已经看到具有包括以矩阵形式配置的发光元件的像素的平板显示装置的开发和商业化。在这种显示装置中，有机 EL 显示装置使用有机 EL（电致发光）元件作为像素的发光元件。有机 EL 元件是其发光亮度随流经该元件的电流的变化而变化的所谓电流驱动光电元件的实例。有机 EL 元件依赖于当对其施加电场时其有机膜发光的现象。

有机 EL 显示装置提供较低的功耗，这归因于它们的有机 EL 元件可被 10V 以下的施加电压驱动。此外，有机 EL 元件是自发光

的。与被设计成对于包括液晶单元的每个像素通过使用该单元控制来自光源（背光）的光强来显示图像的液晶显示装置相比，这提供了若干优点。这些优点包括高图像可视性、无需背光和元件的高响应速度。

与液晶显示装置相同，有机 EL 显示装置可被无源或有源矩阵驱动。然而，应当注意，虽然无源矩阵显示装置结构比较简单，但其具有包括难以实现大尺寸、高清晰度显示装置的缺点。因此，有源矩阵显示装置的开发近些年已经开始活跃。在这种显示装置中，流经光电元件的电流被设置在诸如绝缘栅极电场效应晶体管（通常是 TFT（薄膜晶体管））的相同像素电路中的有源元件控制。

顺便提及，有机 EL 元件的 I-V 特性（电流-电压特性）通常认为随时间而劣化（所谓的长期劣化）。在使用 N 沟道 TFT 作为用于通过电流驱动有机 EL 元件的晶体管（下文中被描述为“驱动晶体管”）的像素电路中，有机 EL 元件被连接至驱动晶体管的源极。因此，有机 EL 元件的 I-V 特性的长期劣化导致驱动晶体管的栅极-源极电压 V_{gs} 的改变，由此改变有机 EL 元件的发光亮度。

以下将给出其更详细的描述。驱动晶体管的源极电位由驱动晶体管和有机 EL 元件的工作点确定。在有机 EL 元件的 I-V 特性劣化的情况下，其工作点发生改变。即使将相同的电位施加到驱动晶体管的栅极，这也会导致驱动晶体管源极电位的变化。因此，驱动晶体管的栅极-源极电压 V_{gs} 改变，从而改变流经驱动晶体管的电流。这改变了流经有机 EL 元件的电流，从而改变其发光亮度。

另一方面，对于使用多晶硅 TFT 的像素电路，除有机 EL 元件的 I-V 特性的长期劣化，驱动晶体管的阈值电压 V_{th} 和组成驱动晶体管沟道的半导体薄膜的迁移率 μ 随时间发生变化。此外，由于制造工艺的改变（即，不同的晶体管呈现不同的特性），所以不同像

素之间的阈值电压 V_{th} 和迁移率 μ 会有所不同。在驱动晶体管的阈值电压 V_{th} 或迁移率 μ 不同的情况下,流经驱动晶体管的电流改变。即使将相同的电压施加到驱动晶体管的栅极,这也导致不同像素之间有机 EL 元件发光亮度的改变,由此削弱屏幕上的均匀性。

为此,每个像素电路都具有多种补偿和校正功能以确保即使在有机 EL 元件的 I-V 特性长期劣化或驱动晶体管的阈值电压 V_{th} 或迁移率 μ 长期变化的情况下,有机 EL 元件的发光亮度保持恒定(例如,参见日本专利公开第 2006-133542 号,其在下文中称为专利文献 1)。一种功能是用以补偿有机 EL 元件的特性变化的补偿功能。另一种功能是用以校正驱动晶体管的阈值电压 V_{th} 变化的校正功能(下文中称为“阈值校正”)。又一功能是用以校正驱动晶体管迁移率 μ 的校正功能(下文中称为“迁移率校正”)。

发明内容

在专利文献 1 描述的背景技术中,每个像素电路都具有用于补偿有机 EL 元件特性变化的补偿功能和用于校正驱动晶体管的阈值电压 V_{th} 和迁移率 μ 的变化的校正功能。因此,即使在有机 EL 元件的 I-V 特性长期劣化或驱动晶体管的阈值电压 V_{th} 或迁移率 μ 长期变化的情况下,有机 EL 元件的发光亮度保持恒定。然而,每个像素电路都包括大量元件,由此造成降低像素尺寸的难度。

降低元件数和组成像素电路的互连(interconnection)的可能方案是确保可以改变提供给像素电路的驱动晶体管的电源电位。以这种方式,驱动晶体管能够通过改变电源电位来控制有机 EL 元件的发光和非发光周期。因此,可以省略用于控制发光和非发光周期的晶体管。

该技术使得可以用最少的所需元件数来配置像素电路。即，像素电路可由用于采样输入信号电压并将该电压写入像素的写晶体管、用于保持由写晶体管写入的输入信号电压的保持电容和用于基于由保持电容保持的输入信号电压来驱动光电元件的驱动晶体管组成。

如上所述，如果驱动晶体管还用于控制有机 EL 元件的发光和非发光周期以减少组成像素电路的元件数的晶体管，则与由写晶体管写入输入信号电压同时地执行上述迁移率校正。顺便提及，在专利文献 1 描述的背景技术中，在完全完成输入信号电压的写入周期之后执行迁移率校正。

如上所述，如果与写入输入信号电压同时地执行迁移率校正，则迁移率被校正但其写入没有完全完成。这导致不同像素之间迁移率的变化，从而引起辉纹（banding）并降低图像质量（稍后将描述其细节）。

另一方面，作为由写脉冲驱动的结果，写晶体管通过采样输入信号电压来写入输入信号电压。如果写脉冲具有快速的下降时间（如果写脉冲急剧下降），则如图 15 中所示，当写晶体管截止时由于耦合引起驱动晶体管的栅极电位急剧下降。驱动晶体管的栅极-源极电压 V_{gs} 还随着其栅极电位的降低而下降（缩小）。因此，亮度下降到栅极-源极电压 V_{gs} 降低的那种程度。

根据前述内容，期望提供能够以稳定方式写入输入信号电压并校正迁移率的显示装置、其驱动方法和具有其的电子设备。

还期望提供能够以稳定方式写入输入信号电压同时防止当写晶体管截止时由于耦合所引起的亮度随驱动晶体管的栅极-源极电压的降低而下降的显示装置、其驱动方法和具有其的电子设备。

为了获得上面提到的第一显示装置，根据本发明实施例的显示装置包括像素阵列部和扫描电路。像素阵列部包括以矩阵形式配置的像素。每个像素都包括光电元件和用于采样和写入输入信号电压的写晶体管。每个像素还包括用于保持由写晶体管写入的输入信号电压的保持电容和用于基于由保持电容保持的输入信号电压驱动光电元件的驱动晶体管。扫描电路包括末级缓冲器。扫描电路将来自缓冲器的扫描信号施加到写晶体管，从而以行为单位选择和扫描像素阵列部中的像素。末级缓冲器的电源与前级的电路部分隔离。脉冲形式的电源电压被提供给末级缓冲器的电源。因此，扫描信号在电源电压的上升沿处上升。

在如上所述配置的显示装置和具有其的电子设备中，扫描信号在提供给末级缓冲器电源的脉冲形式的电源电压的上升沿处上升。电源电压的急剧升高使得写晶体管可以响应于扫描信号快速地写入输入信号电压。这确保在完全完成写入输入信号电压之后执行迁移率校正。

为了获得上述第二显示装置，根据本发明实施例的显示装置包括像素阵列部和扫描电路。像素阵列部包括以矩阵形式配置的像素。每个像素都包括光电元件和用于采样和写入输入信号电压的写晶体管。每个像素还包括用于保持由写晶体管写入的输入信号电压的保持电容和用于基于由保持电容保持的输入信号电压来驱动光电元件的驱动晶体管。扫描电路包括末级缓冲器，其电源与前级的电路部分隔离。扫描电路将基于至末级缓冲器的输入脉冲的写脉冲施加到写晶体管，从而以行为单位选择和扫描像素阵列部中的像素。下降时间比输入脉冲的下降时间慢的电源电压被提供给末级缓冲器的电源。因此，写脉冲在电源电压的下降沿处下降。

在如上所述配置的显示装置和具有其的电子设备中，提供给末级缓冲器电源的电源电压具有比至末级缓冲器的输入脉冲的下降

时间慢的下降时间。因此，来自末级缓冲器的写脉冲比输入脉冲慢。即，写脉冲较慢地下降。这抑制了当写晶体管截止时由于耦合所引起的驱动晶体管栅极电压的降低。因此，可以抑制驱动晶体管的栅极-源极电压的降低。

附图说明

图 1 是示出根据本发明实施例的有机 EL 显示装置的示意性结构的系统结构图；

图 2 是示出像素（像素电路）的具体结构实例的电路图；

图 3 是示出像素的截面结构实例的截面图；

图 4 是用于描述根据本发明实施例的有机 EL 显示装置的操作的时序图；

图 5A ~ 5D 是根据本发明实施例的有机 EL 显示装置的电路操作的示例性示图（1）；

图 6A ~ 6D 是根据本发明实施例的有机 EL 显示装置的电路操作的示例性示图（2）；

图 7 是用于描述由驱动晶体管的阈值电压 V_{th} 的变化所产生的问题的特性图；

图 8 是用于描述由驱动晶体管的迁移率 μ 的变化所产生的问题的特性图；

图 9A ~ 9C 是用于描述比较具有和不具有阈值和迁移率校正的三种情况的驱动晶体管的视频信号电压 V_{sig} 和漏极-源极电流 I_{ds} 之间关系的特性图;

图 10 是用于描述具有迁移率校正的问题的时序图;

图 11 是用于描述用于解决具有迁移率校正问题的操作的时序图;

图 12 是示出写扫描电路的结构实例的框图;

图 13 是示出对于像素行的输出电路的结构实例的电路图;

图 14 是用于描述输出电路操作的时序波形图;

图 15 是用于描述写晶体管截止时的问题的时序波形图;

图 16 是示出写扫描电路的结构实例的框图;

图 17 是示出对于像素行的输出电路的结构实例的电路图;

图 18 是用于描述输出电路操作的时序波形图;

图 19 是用于描述写晶体管截止时的操作的时序波形图;

图 20 是示出 V_{dd2} 电源电路的结构实例的电路图;

图 21 是用于描述 V_{dd2} 电源电路操作的时序波形图;

图 22 是用于描述适合于不同暗度 (shade) 的最优迁移率校正时间的特性图;

图 23 是示出应用根据本发明实施例的电视机的透视图；

图 24A 和 24B 是示出应用根据本发明实施例的数码相机的透视图，图 24A 是从相机的前面看的透视图，以及图 24B 是从其背面看的透视图；

图 25 是示出应用根据本发明实施例的膝上型个人计算机的透视图；

图 26 是示出应用本发明的摄影机的透视图；以及

图 27A ~ 27G 是示出应用根据本发明实施例的移动电话的透视图，图 27A 是移动电话打开时的正视图，图 27B 是其侧视图，图 27C 是移动电话关闭时的正视图，图 27D 是左视图，图 27E 是右视图，图 27F 是俯视图，以及图 27G 是仰视图。

具体实施方式

本发明在完全完成写入输入信号电压之后执行迁移率校正。这允许以稳定方式写入输入信号电压和迁移率校正，由此消除了不同像素之间被校正迁移率的任何变化，并提供了改善的图像质量。

本发明还抑制了当写晶体管截止时由于耦合所引起的驱动晶体管的栅极-源极电压的降低。这允许以稳定的方式写入输入信号电压同时防止由栅极-源极电压的降低所产生的亮度的降低。

以下将参考附图详细描述本发明的优选实施例。

图 1 是示出根据本发明实施例的有源矩阵显示装置的示意性结构的系统结构图。这里，作为实例，将给出关于有源矩阵有机 EL 显示装置的描述。该 EL 显示装置使用有机 EL 元件作为像素的发

光元件。有机 EL 元件是所谓的电流驱动光电元件的实例，其发光亮度随流经元件的电流的变化而变化。

如图 1 所示，根据本实施例的有机 EL 显示装置 10 包括像素阵列部 30 和设置在像素阵列部 30 周围的、诸如写扫描电路 40、电源扫描电路 50 和水平驱动电路 60 的驱动部。像素阵列部 30 具有以矩阵形式来两维配置的像素 (PXLC) 20。驱动部，即，写扫描、电源扫描和水平驱动电路 40、50 和 60 驱动每一个像素 20。

m 乘 n 像素阵列的像素阵列部 30 具有每一个对应于每一像素行的扫描线 31-1 ~ 31-m 和电源线 32-1 ~ 32-m。像素阵列部 30 还具有每一个对应于每一像素列的信号线 33-1 ~ 33-n。

像素阵列部 30 通常形成在诸如玻璃基板的透明绝缘基板上并具有平板结构。像素阵列部 30 的每个像素 20 可用非晶硅 TFT (薄膜晶体管) 或低温多晶硅 TFT 形成。当使用低温多晶硅 TFT 时，写扫描电路 40、电源扫描电路 50 和水平驱动电路 60 还可被并入其上形成有像素阵列部 30 的显示面板 (基板) 上。

写扫描电路 40 包括移位寄存器或其它部件。为了将视频信号写入到像素阵列部 30 的像素 20，写扫描电路 40 将顺序的扫描信号 WS1 ~ WSm 提供给扫描线 31-1 ~ 31-m，从而以行为单位执行像素 20 的线性顺序扫描。

电源扫描电路 50 包括移位寄存器或其它部件。电源扫描电路 50 与写扫描电路 40 的线性顺序扫描同步地将电源线电位 DS1 ~ DSm 提供给电源线 32-1 ~ 32-m。电源线电位 DS1 ~ DSm 在第一电位 Vccp 和比第一电位 Vccp 低的第二电位 Vini 之间切换。这里，第二电位 Vini 充分低于由水平驱动电路 60 施加的偏移电压 Vofs。

水平驱动电路 60 适当地选择与由信号供给源（未示出）提供的亮度信息相当的视频信号的信号电压 V_{sig} 和视频信号的偏移电压 V_{ofs} 中的一个。然后，水平驱动电路 60 经由信号线 33-1 ~ 33-n 例如以列为单位同时将所选择的电压写入到像素阵列部 30 的每一列的像素 20。即，水平驱动电路 60 采用用于以列（线）为单位将视频信号电压 V_{sig} 同时写入每一列的像素的线性顺序驱动。

（像素电路）

图 2 是示出像素（像素电路）20 的具体结构实例的电路图。如图 2 所示，像素电路 20 包括作为发光元件的有机 EL 元件 21。有机 EL 元件是所谓电流驱动光电元件的实例，其发光亮度随流经元件的电流的变化而变化。除有机 EL 元件 21 之外，像素电路 20 包括驱动晶体管 22、写晶体管 23、保持电容 24 和辅助电容 25。

这里，N 沟道 TFT 被用作驱动和写晶体管 22 和 23。然而，应当注意，这里给出的驱动和写晶体管 22 和 23 的导电类型组合仅仅是示例性的。其组合不限于上面所描述的。

有机 EL 元件 21 具有连接至被所有像素 20 共享的公共电源线 34 的阴极电极。驱动晶体管 22 的源极连接至有机 EL 元件 21 的阳极电极以及其漏极连接至电源线 32（32-1 ~ 32-m 的任意一个）。

写晶体管 23 的栅极连接至扫描线 31（31-1 ~ 31-m 中的任意一个）、其源极连接至信号线 33（33-1 ~ 33-n 中的任意一个）以及其漏极连接至驱动晶体管 22 的栅极。保持电容 24 具有连接至驱动晶体管 22 栅极的一端以及连接至驱动晶体管 22 的源极（有机 EL 元件 21 的阳极电极）的另一端。

辅助电容 25 具有连接至驱动晶体管 22 的源极的一端以及连接至有机 EL 元件 21 的阴极电极（公共电源线 34）的另一端。辅助电容 25 与有机 EL 元件 21 并联连接，由此补偿有机 EL 元件 21 电容的不足。即，辅助电容 25 并不是绝对必须的部件，而是如果有有机 EL 元件 21 具有足够的电容则可以省略。

在如上所述配置的像素 20 中，响应于通过写扫描电路 40 经由扫描线 31 施加到其栅极的扫描信号 WS，写晶体管 23 导通。因此，写晶体管 23 对与量亮度信息相当的视频信号的输入信号电压 Vsig 和经由信号线 33 由水平驱动电路 60 提供的视频信号的偏移电压 Vofs 中的一个进行采样，并将所选择的电压写入到像素 20。通过保持电容 24 保持输入信号电压 Vsig 或偏移电压 Vofs 的写入电压。

当电源线 32 的电位 DS 处于第一电位 Vccp 时，驱动晶体管 22 被提供有来自电源线 32（32-1 ~ 32-m 中的任意一个）的电流。因此，驱动晶体管 22 将与输入信号电压 Vsig 相当的驱动电流提供给有机 EL 元件 21，由此用电流驱动有机 EL 元件 21。

（像素结构）

图 3 示出像素 20 的截面结构的实例。如图 3 所示，像素或像素电路 20 包括驱动和写晶体管 22 和 23 以及形成在玻璃基板 201 上的其它部件。在像素电路的顶部，形成绝缘膜 202 和窗（window）绝缘膜 203。有机 EL 元件 21 被设置在窗绝缘膜 203 的凹部 203A 中。

对于所有像素，有机 EL 元件 21 包括阳极电极 204、有机层（电子传输层、发光层、空穴传输/注入层）205 以及形成在有机层 205 上的阴极电极 206。阳极电极 204 包括例如形成在窗绝缘膜 203 的凹部 203A 底部上的金属。阴极电极 206 包括例如透明导电膜。

在有机 EL 元件 **21** 中,通过在阳极电极 **204** 的顶部上顺序沉积空穴传输/注入层 **2051**、发光层 **2052**、电子传输层 **2053** 和电子注入层(未示出)来形成有机层 **205**。由于通过图 2 所示的驱动晶体管 **22** 用电流来驱动有机 EL 元件 **21**,所以电流经由阳极电极 **204** 从驱动晶体管 **22** 流向有机层 **205**。这使得电子和空穴在有机层 **205** 的发光层 **2052** 中再结合,由此使有机 EL 元件 **21** 发光。

如图 3 所示,在经由绝缘膜 **202** 和窗绝缘膜 **203** 在玻璃基板 **201** 上为每个像素形成有机 EL 元件 **21** 之后,利用粘合剂 **209** 经由钝化膜 **207** 将密封基板 **208** 附着至有机 EL 元件 **21**。由于有机 EL 元件 **21** 被密封基板 **208** 密封,由此形成显示面板 **70**。

(阈值校正功能)

这里,在写晶体管 **23** 导通之后,电源扫描电路 **50** 在第一和第一电位 V_{ccp} 和 V_{ini} 之间切换电源线 **32** 的电位 DS ,同时水平驱动电路 **60** 将偏移电压 V_{ofs} 提供给信号线 **33** (**33-1** ~ **33-n** 中的任意一个)。该电源线 **32** 的电位 DS 的切换确保了对应于驱动晶体管 **22** 的阈值电压 V_{th} 的电压被保持电容 **24** 保持。

由于以下原因,对应于驱动晶体管 **22** 的阈值电压 V_{th} 的电压由保持电容 **24** 保持。即,驱动晶体管 **22** 的特性(例如,阈值电压 V_{th} 和迁移率 μ)可能由于例如制造工艺改变或长期变化而在不同像素之间发生变化。即使将相同的电位施加到所有驱动晶体管 **22** 的栅极,这种变化也会导致不同像素之间漏极-源极电流(驱动电流) I_{ds} 的变化。这导致发光亮度发生变化。保持电容 **24** 保持对应于阈值电压 V_{th} 的电压,以消除(校正)不同像素之间阈值电压 V_{th} 变化的影响。

以下述方式校正驱动晶体管 22 的阈值电压 V_{th} 。即，保持电容 24 提前保持阈值电压 V_{th} 。结果，当驱动晶体管 22 被输入信号电压 V_{sig} 驱动时，驱动晶体管 22 的阈值电压 V_{th} 被与由保持电容 24 保持的阈值电压 V_{th} 相对应的电压消除。换句话说，阈值电压 V_{th} 被校正。

阈值校正功能如上述所述进行运作。即使在不同像素之间的阈值电压 V_{th} 改变或长期变化的情况下，该功能也能维持有机 EL 元件 21 的发光亮度。

（迁移率校正功能）

图 2 中所示的像素 20 不仅具有上述阈值校正功能，而且还具有迁移率校正功能。即，当保持电容 24 保持输入信号电压 V_{sig} 时，迁移率被校正以消除在迁移率校正周期期间驱动晶体管 22 的漏极-源极电流 I_{ds} 对迁移率 μ 的依赖性。迁移率校正周期是水平驱动电路 60 将视频信号电压 V_{sig} 提供给信号线 33（33-1 ~ 33-n 中的任意一个）以及写晶体管 23 响应于来自写扫描电路 40 的扫描信号 WS （ $WS1 \sim WSm$ 中的任意一个）而导通的时间周期。稍后将描述迁移率校正的详细原理和操作。

（引导（bootstrap）功能）

图 2 中所示出的像素 20 还具有引导功能。即，当保持电容 24 保持输入信号电压 V_{sig} 时，水平驱动电路 60 停止将扫描信号 WS （ $WS1 \sim WSm$ 中的任意一个）提供给扫描线 31（31-1 ~ 31-m 中的任意一个）。这使得驱动晶体管 23 停止导通，将驱动晶体管 22 的栅极与信号线 33（33-1 ~ 33-n 中的任意一个）电隔离。结果，驱动晶体管 22 的栅极电位 V_g 随着其源极电位 V_s 的变化而变化。这使驱动晶体管 22 的栅极-源极电压 V_{gs} 维持恒定。

(电路操作)

接下来,将基于图4所示的时序图并参考图5A~5D和6A~6D所示的示例性示图给出关于根据本实施例的有机EL显示装置10的电路操作的描述。应当注意,为了附图的简化,在图5A~5D和图6A~6D中,由开关符号表示晶体管23。还应当注意,有机EL元件21具有寄生电容,且该寄生电容和辅助电容25由组合电容 C_{sub} 表示。

图4的时序图在共同的时间轴上示出在1H(H表示水平扫描周期)的周期内,扫描线31(31-1~31-m中的任意一个)的电位(扫描线)WS的变化、电源线32(32-1~32-m中的任意一个)的电位DS的变化以及驱动晶体管22的栅极和源极电位 V_g 和 V_s 的变化。直到时间 t_2 ,扫描线31的电位(扫描信号)WS的波形由点划线表示,电源线32的电位DS的波形由虚线表示,以将它们进行区分。从时间 t_3 以后,两个波形都由实线表示。

(发光周期)

在图4的时序图中,在时间 t_1 之前,有机EL元件21发光(发光周期)。在该发射周期期间,电源线32的电位DS处于高电位 V_{ccp} (第一电位)。如图5A所示,驱动电流(漏极-源极电流) I_{ds} 经由驱动晶体管22从电源线32提供给有机EL元件21。因此,有机EL元件21以与驱动电流 I_{ds} 相当的亮度发光。

<阈值校正的准备周期>

在时间 t_1 处,新扫描场(field)的线性顺序扫描开始。当电源线32的电位DS从高电位 V_{ccp} 变化至比信号线33的偏移电压 V_{ofs}

足够低的低电位 V_{ini} (第二电位) 时, 驱动晶体管 **22** 的源极电位 V_s 也开始降至低电位 V_{ini} 。

接下来, 写扫描电路 **40** 在时间 t_2 处输出扫描信号 WS , 从而将扫描线 **31** 的电位 WS 变至高电位。结果, 写晶体管 **23** 如图 5C 所示开始导通。此时, 水平驱动电路 **60** 将偏移电压 V_{ofs} 提供给信号线 **33**。因此, 驱动晶体管 **22** 的栅极电位 V_g 变得等于偏移电压 V_{ofs} 。另一方面, 驱动晶体管 **22** 的源极电位 V_s 处于比偏移电压 V_{ofs} 足够低的低电位 V_{ini} 。

这里, 设置低电位 V_{ini} , 使得驱动晶体管 **22** 的栅极-源极电压 V_{gs} 大于驱动晶体管 **22** 的阈值电压 V_{th} 。如上所述, 当驱动晶体管 **22** 的栅极和源极电位 V_g 和 V_s 分别被初始化为偏移电压 V_{ofs} 和低电位 V_{ini} 时, 完成阈值电压校正的准备。

<阈值校正周期>

接下来, 当如图 5D 所示电源线 **32** 的电位 DS 在时间 t_3 处从低电位 V_{ini} 变至高电位 V_{ccp} 时, 驱动晶体管 **22** 的源极电位 V_s 开始增加。驱动晶体管 **22** 的栅极-源极电压 V_{gs} 将很快变得等于驱动晶体管 **22** 的阈值电压 V_{th} , 使得对应于阈值电压 V_{th} 的电压将被写入保持电容 **24**。

这里, 为了方便, 将对应于阈值电压 V_{th} 的电压被写入保持电容 **24** 的时间周期称为阈值校正周期。应当注意, 在阈值校正周期期间, 设置公共电源线 **34** 的电位 V_{cath} 以使有机 EL 元件 **21** 进入截止状态。这用于确保所有电流都流入保持电容 **24**, 而没有流进入有机 EL 元件 **21**。

接下来，在时间 t_4 处，扫描线 **31** 的电位 WS 变至低电位。结果，如图 6A 所示，写晶体管 **23** 停止导通。此时，驱动晶体管 **22** 的栅极被置于浮置状态。然而，栅极-源极电压 V_{gs} 等于驱动晶体管 **22** 的阈值电压 V_{th} 。结果，驱动晶体管 **22** 处于截止状态。由此，漏极-源极电流 I_{ds} 不流动。

<写入周期/迁移率校正周期>

接下来，如图 6B 所示，信号线 **33** 的电位在时间 t_5 处从偏移电压 V_{ofs} 变至视频信号的信号电压 V_{sig} 。然后，在时间 t_6 处，扫描线 **31** 的电位 WS 变至高电位。结果，如图 6C 所示，写晶体管 **23** 开始导通，对视频信号的信号电压 V_{sig} 进行采样。

作为通过写晶体管 **23** 对输入信号电压 V_{sig} 进行采样的结果，驱动晶体管 **22** 的栅极电位 V_g 变得等于输入信号电压 V_{sig} 。此时，有机 EL 元件 **21** 处于截止状态（高阻状态）。因此，驱动晶体管 **22** 的漏极-源极电流 I_{ds} 流入与有机 EL 元件 **21** 并联连接的组合电容 C_{sub} ，因此开始对组合电容 C_{sub} 充电。

由于组合电容 C_{sub} 被充电，驱动晶体管 **22** 的源极电位 V_s 开始增加。驱动晶体管 **22** 的栅极-源极电压 V_{gs} 将很快变得等于 $V_{sig} + V_{th} - \Delta V$ 。即，从由保持电容 **24** 保持的电压中减去源极电位的增量 ΔV 。换句话说，增量 ΔV 起对由保持电容 **24** 保持的电荷进行放电的作用。这意味着施加了负反馈。因此，源极电位 V_s 的增量 ΔV 是负反馈的反馈量。

如上所述，流经驱动晶体管 **22** 的漏极-源极电流 I_{ds} 被反馈到驱动晶体管 **22** 的栅极输入，即，反馈到栅极-源极电压 V_{gs} 。这消除了驱动晶体管 **22** 的漏极-源极电流 I_{ds} 对迁移率 μ 的依赖性。即，执行迁移率校正以校正不同像素之间迁移率 μ 的变化。

更具体地，视频信号的信号电压 V_{sig} 越高，漏极-源极电流 I_{ds} 越高，因此，负反馈的反馈量（校正量） ΔV 的绝对值越大。这允许根据发光亮度等级来进行迁移率校正。此外，如果假定视频信号的信号电压 V_{sig} 恒定，则驱动晶体管 **22** 的迁移率 μ 越大，负反馈的反馈量 ΔV 的绝对值越大。这消除了不同像素之间迁移率 μ 的变化。

<发光周期>

接下来，在时间 t_7 处，扫描线 **31** 的电位 WS 变至低电位。结果，如图 6D 所示，晶体管 **23** 停止导通（截止）。因此，驱动晶体管 **22** 的栅极与信号线 **33** 断开。此时，漏极-源极电流 I_{ds} 开始流入有机 EL 元件 **21**。结果，有机 EL 元件 **21** 的阳极电位随着漏极-源极电流 I_{ds} 的增加而增加。

有机 EL 元件 **21** 的阳极电位的升高即是驱动晶体管 **22** 的源极电位 V_s 的升高。如果驱动晶体管 **22** 的源极电位 V_s 增加，则由于保持电容 **24** 的引导操作而引起驱动晶体管 **22** 的栅极电位 V_g 同样增加。此时，栅极电位 V_g 的增量等于源极电位 V_s 的增量。因此，在发光周期期间，驱动晶体管 **22** 的栅极-源极电压 V_{gs} 被恒定地保持为 $V_{sig} + V_{th} - \Delta V$ 。然后，在时间 t_8 处，信号线 **33** 的电位从视频信号的信号电压 V_{sig} 变至偏移电压 V_{ofs} 。

（阈值校正原理）

这里，以下将给出关于驱动晶体管 **22** 的阈值校正原理的描述。当被设计为在饱和区域中操作时，驱动晶体管 **22** 作为恒定电流源进行运行。这使驱动晶体管 **22** 将由下面等式（1）给出的漏极-源极电流（驱动电流） I_{ds} 的恒定电平提供给有机 EL 元件 **21**。

$$I_{ds} = (1/2) * \mu(W/L)C_{ox}(V_{gs}-V_{th})^2 \quad (1)$$

其中，W 是驱动晶体管 22 的沟道宽度、L 是沟道长度，以及 C_{ox} 是每单位面积的栅极电容。

图 7 示出了驱动晶体管 22 的漏极-源极电流 I_{ds} 对栅极-源极电压 V_{gs} 的特性。如该特性图所示的，在没有校正驱动晶体管 22 的阈值电压 V_{th} 变化的情况下，当阈值电压 V_{th} 为 V_{th1} 时，与栅极-源极电压 V_{gs} 相关联的漏极-源极电流 I_{ds} 为 I_{ds1} 。另一方面，当阈值电压 V_{th} 为 V_{th2} ($V_{th2} > V_{th1}$) 时，与相同的栅极-源极电压 V_{gs} 相关联的漏极-源极电流 I_{ds} 为 I_{ds2} ($I_{ds2} < I_{ds1}$)。即，如果驱动晶体管 22 的阈值电压 V_{th} 改变，则即使当栅极-源极电压 V_{gs} 保持恒定时，漏极-源极电流 I_{ds} 同样会改变。

另一方面，在像素（像素电路）20 被如上所述进行配置的情况下，驱动晶体管 22 的栅极-源极电压 V_{gs} 在发光时间处为如早先所提到的 $V_{sig} + V_{th} - \Delta V$ 。通过将其代入等式 (1)，可由下面的等式表示漏极-源极电流 I_{ds} ：

$$I_{ds} = (1/2) * \mu(W/L)C_{ox}(V_{sig} - \Delta V)^2 \quad (2)$$

即，驱动晶体管 22 的阈值电压 V_{th} 项被取消。因此，从驱动晶体管 22 提供给有机 EL 元件 21 的漏极-源极电流 I_{ds} 不依赖于驱动晶体管 22 的阈值电压 V_{th} 。结果，即使在由于制造工艺改变或长期变化引起不同像素之间阈值电压 V_{th} 的变化的情况下，漏极-源极电流 I_{ds} 保持不变。因此，有机 EL 元件 21 的发光亮度也保持不变。

（迁移率校正的原理）

接下来，下面将给出关于驱动晶体管 22 的迁移率校正原理的描述。图 8 示出了比较两个像素的特性曲线。一条曲线表示像素 A，其驱动晶体管 22 具有相对较大等级的迁移率 μ 。另一条曲线表示像素 B，其驱动晶体管 22 具有相对较小等级的迁移率 μ 。如果驱动晶体管 22 例如是多晶硅薄膜晶体管，迁移率 μ 不可避免地在不同像素之间变化。

例如，假设当迁移率 μ 在两个像素之间不同时，将相同电平中输入信号电压 V_{sig} 写入像素 A 和 B。在这种情况下，没有迁移率 μ 的任何校正，将会在流入具有较大迁移率 μ 的像素 A 的漏极-源极电流 $I_{ds1'}$ 和流入具有较小迁移率 μ 的像素 B 的漏极-源极电流 $I_{ds2'}$ 之间存在很大的不同。因此，由于迁移率 μ 的变化引起的像素之间的漏极-源极电流 I_{ds} 较大的不同将损害屏幕上的均匀性。

如从关于晶体管特性的等式 (1) 可以清楚得知，迁移率 μ 越大，则漏极-源极电流 I_{ds} 越大。因此，迁移率 μ 越大，负反馈的反馈量 ΔV 越大。如图 8 所示，具有较大迁移率 μ 的像素 A 的反馈量 $\Delta V1$ 大于具有较小迁移率 μ 的像素 B 的反馈量 $\Delta V2$ 。为此，迁移率校正将驱动晶体管 22 的漏极-源极电流 I_{ds} 反馈到输入信号电压 V_{sig} 。结果，迁移率 μ 越大，则越多的漏极-源极电流 I_{ds} 被反馈。这抑制了迁移率 μ 的变化。

更具体地，如果使用反馈量 $\Delta V1$ 校正具有较大迁移率 μ 的像素 A，则漏极-源极电流 I_{ds} 从 $I_{ds1'}$ 显著地降至 I_{ds1} 。另一方面，具有较小迁移率 μ 的像素 B 的反馈量 $\Delta V2$ 是小的。因此，漏极-源极电流 I_{ds} 仅从 $I_{ds2'}$ 降至 I_{ds2} ，这不是显著的下降。结果，像素 A 的漏极-源极电流 I_{ds1} 变为近似等于像素 B 的漏极-源极电流 I_{ds2} ，由此校正迁移率 μ 的变化。

综上所述, 如果像素 A 和 B 具有不同的迁移率 μ 值, 则具有较大迁移率 μ 的像素 A 的反馈量 $\Delta V1$ 大于具有较小迁移率 μ 的像素 B 的反馈量 $\Delta V2$ 。即, 像素的迁移率 μ 越大, 反馈量 ΔV 越大, 以及漏极-源极电流 I_{ds} 降得越多。即, 驱动晶体管 22 的漏极-源极电流 I_{ds} 被反馈到输入信号电压 V_{sig} 。这提供了具有均一漏极-源极电流 I_{ds} 的具有不同迁移率 μ 的不同像素, 由此使迁移率 μ 的变化被校正。

这里, 以下将给出关于图 2 所示像素 (像素电路) 20 中的视频信号的信号电位 (采样电位) V_{sig} 和驱动晶体管 22 的漏极-源极电流 I_{ds} 之间关系的描述。将参考图 9A ~ 9C 描述比较具有和不具有阈值和迁移率校正的三种情况的这种关系。

图 9A 示出不具有阈值或迁移率校正的情况。图 9B 示出具有阈值校正但不具有迁移率校正的情况。图 9C 示出既具有阈值校正又具有迁移率校正的情况。如图 9A 所示, 如果既不执行阈值校正也不执行迁移率校正, 则在像素 A 和 B 之间存在较大的漏极-源极电流 I_{ds} 差, 这是因为两个像素之间阈值电压 V_{th} 和迁移率 μ 的变化。

相反, 如果只执行阈值校正, 则如图 9B 所示, 通过该阈值校正, 漏极-源极电流 I_{ds} 的变化可被降低至某种程度。然而, 在像素 A 和 B 之间还存在漏极-源极电流 I_{ds} 差, 其归因于两个像素之间迁移率 μ 的变化。当既执行阈值校正又执行迁移率校正时, 几乎完全消除了归因于像素 A 和 B 之间阈值电压 V_{th} 和迁移率 μ 变化的两个像素之间的漏极-源极电流 I_{ds} 差。结果, 对于所有暗度, 有机 EL 元件 21 的亮度保持不变, 由此提供了良好的屏幕图像。

(具有迁移率校正的问题)

这里,下面将参考图 10 所示的时序图描述具有迁移率校正的问题。

从电路操作的上述描述中可以清楚看出,与将输入信号 Vsig 写入像素 20 同时地执行迁移率校正,其中,驱动晶体管 22 还用于控制有机 EL 元件 21 的发光和非发光周期的晶体管。当完全完成写入输入信号 Vsig 时,优选地校正迁移率。

然而,如果从写扫描电路 40 输出以驱动写晶体管 23 的扫描信号 WS 不快速升高,则在完全完成写入输入信号 Vsig 之前花费较长时间。因此,当写入输入信号 Vsig 还在进行时,迁移率已被校正。

如上所述,如果在没有完全完成写入输入信号 Vsig 时迁移率被校正,则存在校正量(即,具有较大迁移率 μ 的像素和具有较小迁移率 μ 的另一个像素之间的负反馈的反馈量 ΔV)的不同。这个不同导致两个像素之间迁移率校正的变化,由此引起辉纹并降低图像质量。

(本实施例的特有特征)

因此,本发明的本实施例立即激活扫描线 WS,即,使上升沿陡峭。这降低了需要完成写入输入信号 Vsig 的时间。因此,尽管迁移率校正与写入输入信号 Vsig 同时开始,但当完全完成其写入时迁移率被校正。这消除了不同像素之间迁移率校正的变化。

[实施例 1]

以下将给出关于用于产生扫描信号 WS 的陡峭上升的上升沿的具体实施例的描述。

如先前提到的，从写扫描电路 40 输出扫描信号 WS (WS1 ~ WSm 中的任意一个)。如图 12 所示，写扫描电路 40 包括移位寄存器 41、逻辑电路 42 和输出电路 43。对于每个像素行，输出电路 43 包括多级缓冲器。写扫描电路 40 结合到显示面板 70 上作为用于驱动像素阵列部 30 的像素 20 的驱动部。

写扫描电路 40 例如经由软电缆 90 被提供有定时信号以及来自外部设置到显示面板 70 的控制板 80 的电源电压。更具体地，控制板 80 具有例如定时发生器 81、Vdd1 电源电路 82 和 Vdd2 电源电路 83 的部件。

定时发生器 81 生成时钟脉冲 CK 和起始脉冲 ST，并将这些信号提供给移位寄存器 41。时钟脉冲 CK 用作操作移位寄存器 41 的基准。起始脉冲 ST 指示移位寄存器 41 开始移位操作。定时发生器 81 还生成使能脉冲 EN，并将该信号提供给逻辑电路 42。该使能脉冲 EN 确定扫描信号 WS 的脉冲宽度。

Vdd1 电源电路 82 生成 DC 电源电压 Vdd1。电源电压 Vdd1 被作为正电源电压经由软电缆 90 提供给移位寄存器 41、逻辑电路 42 和除末级缓冲器 431 以外的输出电路 43 的所有缓冲器。

Vdd2 电源电路 83 生成例如与使能脉冲 EN 同步的脉冲形式的电源电压 Vdd2。优选地，电源电压 Vdd2 被设置得高于电源电压 Vdd1 的电平。电源电压 Vdd2 被作为正电源电压提供给末级缓冲器 431。本实施例将脉冲形式的电源电压 Vdd2 提供给末级缓冲器 431。

(输出电路的电路配置)

图 13 是示出对于像素行的输出电路 43 的结构实例的电路图。这里，输出电路 43 包括两级缓冲器，即，末级缓冲器 431 和前级缓冲器 432。然而，本实施例不限于两级结构。

末级缓冲器 431 被配置为 CMOS 变换器，并包括 P 沟道 MOS 晶体管 P11 和 N 沟道 MOS 晶体管 N11。晶体管 P11 和 N11 具有连接在一起的栅极和连接在一起的漏极。脉冲形式的电源电压 Vdd2 被施加到 MOS 晶体管 P11 的源极，以及 DC 电源电压 Vss 被施加到 MOS 晶体管 N11 的源极。

前级缓冲器 432 被配置为 CMOS 变换器，并包括 P 沟道 MOS 晶体管 P12 和 N 沟道 MOS 晶体管 N12。晶体管 P12 和 N12 具有连接在一起的栅极和连接在一起的漏极。DC 电源电压 Vdd1 被施加到 MOS 晶体管 P12 的源极，以及 DC 电源电压 Vss 被施加到 MOS 晶体管 N12 的源极。

(输出电路的操作)

接下来，将参考图 14 的定时波形图描述如上所述配置的输出电路 43 的操作。

在输出电路 43 中，移位脉冲作为输入脉冲 A 经由逻辑电路 42 从移位寄存器 41 馈送到前级缓冲器 432。移位脉冲在时间 t11 处上升以及在时间 t13 处下降。因为脉冲通过移位寄存器 41 和逻辑电路 42 的电路部，所以输入脉冲 A 的上升沿和下降沿变得不那么陡峭。因此，输入脉冲 A 具有缓慢倾斜的上升沿和下降沿。

输入脉冲 A 被前级缓冲器 432 反转极性。输入脉冲 A 被末级缓冲器 431 再一次反转极性以变成输出脉冲 B。此时, 电源电压 Vdd2 被作为正电源电压经由软电缆 90 从设置在控制板 80 上的 Vdd2 电源电路 83 施加到末级缓冲器 431。电源电压 Vdd2 变得有效, 即, 在从时间 t11 开始的预定时间周期内在时间 t2 处升至 Vdd2 电平。

电源电压 Vdd2 不具有延迟, 因为其不通过显示面板 70 的任何电路部分。当施加给末级缓冲器 431 时, 电源电压 Vdd2 具有陡峭上升的上升沿。这确保不同于输入脉冲 A, 电源电压 Vdd2 不经历由于通过诸如移位寄存器 41 和逻辑电路 42 的电路部分所引起的上升沿陡度的任何降低。

如上所述, 输出脉冲 B 被运行在具有陡峭上升的上升沿的电源电压 Vdd2 上的末级缓冲器 431 反转极性。因为输出脉冲 B 的上升沿由电源电压 Vdd2 的上升沿确定, 所以输出脉冲 B 具有陡峭上升的上升沿。应当注意, 输出脉冲 B 的下降沿由输入脉冲 A 的下降沿确定。因此, 输出脉冲 B 具有缓慢下降的下降沿。输出脉冲 B 作为扫描线 WS 被施加到相关像素行中的每个像素 20 的写晶体管 23 的栅极。

如上所述, 写扫描电路 40 中的输出电路的末级缓冲器 431 的正电源与前级的电路部分隔离。脉冲形式(方波)的电源电压 Vdd2 (例如与使能脉冲 EN 同步)被提供给末级缓冲器 431 作为正电源电压, 使得输出脉冲 B (即, 扫描信号 WS) 在电源电压 Vdd2 的上升沿处上升。归功于电源电压 Vdd2 陡峭上升的上升沿, 扫描信号 WS 可被立即激活, 即, 可产生扫描信号 WS 陡峭上升的上升沿。

这能够降低写晶体管 22 完全完成写入输入信号电压 Vsig 所需的时间。结果, 尽管迁移率校正与写入输入信号 Vsig 同时开始, 但

当完全完成其写入时，迁移率被校正。这消除了不同像素之间迁移率校正的变化，由此抑制了辉纹并提供改进的图像质量。

顺便提及，如果末级缓冲器 **431** 的正电源没有与前级的电路部隔离，以及如果 DC 电源 Vdd1 被提供给末级缓冲器 **431** 的正电源，则输出脉冲 B 的上升时间由 P 沟道 MOS 晶体管 P11 的尺寸确定。然而，写扫描电路 **40** 被设置在有限的空间中。因此，存在增加 P 沟道 MOS 晶体管 P11 尺寸的限制。这意味着还存在降低输出脉冲 B 的上升时间 τ （例如约 200 ns）的限制。

相反，施加到末级缓冲器 **431** 正电源的脉冲形式的电源电压 Vdd2 可将上升时间 τ 降低至 100 ns 以下。输出脉冲 B 的上升时间不由 P 沟道 MOS 晶体管 P11 的尺寸确定。取而代之，其上升时间等于脉冲形式的电源电压 Vdd2 的上升时间。结果，输出脉冲 B 的上升时间还可被降低至 100 ns 以下。

在上述实施例中，已经描述了作为在高电平处有效的正逻辑的输出脉冲 B 被生成为扫描信号 WS 的实例的情况。然而，当生成在低电平处有效的负逻辑的输出脉冲 B' 时，本实施例也可以应用。在这种情况下，输出电路 **43** 的末级脉冲 **431** 的负电源与其他电路部分隔离。然后，脉冲形式的电源电压 Vdd2 被作为负电源电压提供给末级缓冲器 **431**。这使得可以提供具有陡峭下降的下降沿的负逻辑的输出脉冲 B'。

[实施例 2]

接下来将给出关于用于产生写脉冲缓慢下降的下降沿的具体实施例的描述，其中，写脉冲用于写入输入信号电压 Vsig（后半部分中的扫描信号 WS）。

如早些提到的,从写扫描电路 40 输出扫描信号 WS (WS1 ~ WSm 中的任意一个)。如图 16 所示,写扫描电路 40 包括移位寄存器 41、逻辑电路 42 和输出电路 43。对于每个像素行,输出电路 43 包括多级缓冲器。写扫描电路 40 被结合到显示面板 70 上作为用于驱动像素阵列部 30 的像素 20 的驱动部。

写扫描电路 40 例如经由软电缆 90 被提供有定时信号以及来自外部设置到显示面板 70 的控制板 80 的电源电压。更具体地,控制板 80 具有例如定时发生器 81、Vdd1 电源电路 82 和 Vdd2 电源电路 83 的部件。

定时发生器 81 生成时钟脉冲 CK 和起始脉冲 ST,并将这些信号提供给移位寄存器 41。时钟脉冲 CK 用作操作移位寄存器 41 的基准。起始脉冲 ST 指示移位寄存器 41 开始移位操作。定时发生器 81 还生成使能脉冲 EN,并将该信号提供给逻辑电路 42。该使能脉冲 EN 确定扫描信号 WS 的脉冲宽度。

Vdd1 电源电路 82 生成 DC 电源电压 Vdd1。电源电压 Vdd1 被作为正电源电压经由软电缆 90 提供给移位寄存器 41、逻辑电路 42 和除末级缓冲器 431 以外的输出电路 43 的所有缓冲器。

Vdd2 电源电路 83 生成例如与使能脉冲 EN 同步的电源电压 Vdd2。电源电压 Vdd2 具有比经由逻辑电路 42 和输出电路 43 前级馈送到末级缓冲器 431 的移位脉冲(输入脉冲)的下降时间慢的下降时间。优选地,电源电压 Vdd2 被设置得高于电源电压 Vdd1 的电平。电源电压 Vdd2 被作为正电源电压提供给输出电路 43 的末级缓冲器 431。

如上所述,在本实施例中,电源电压 Vdd2 具有比馈送到末级缓冲器 431 的输入脉冲的下降时间慢的下降时间(即,电源电压

Vdd2 具有缓慢下降的下降沿), 以及电源电压 Vdd2 被作为正电源电压提供给输出电路 43 的末级缓冲器 431。

(输出电路的电路配置)

图 17 是示出对于像素行的输出电路 43 的结构实例的电路图。这里, 输出电路 43 包括两级缓冲器, 即, 末级缓冲器 431 和前级缓冲器 432。然而, 本实施例不限于两级结构。

末级缓冲器 431 被配置为 CMOS 变换器, 并包括 P 沟道 MOS 晶体管 P11 和 N 沟道 MOS 晶体管 N11。晶体管 P11 和 N11 具有连接在一起的栅极和连接在一起的漏极。具有缓慢下降的下降沿的电源电压 Vdd2 被施加到 MOS 晶体管 P11 的源极, 以及 DC 电源电压 Vss 被施加到 MOS 晶体管 N11 的源极。

前级缓冲器 432 被配置为 CMOS 变换器, 并包括 P 沟道 MOS 晶体管 P12 和 N 沟道 MOS 晶体管 N12。晶体管 P12 和 N12 具有连接在一起的栅极和连接在一起的漏极。DC 电源电压 Vdd1 被施加到 MOS 晶体管 P12 的源极, 以及 DC 电源电压 Vss 被施加到 MOS 晶体管 N12 的源极。

(输出电路的操作)

接下来, 将参考图 18 的定时波形图描述如上所述配置的输出电路 43 的操作。

在输出电路 43 中, 移位脉冲作为输入脉冲 A 经由逻辑电路 42 从移位寄存器 41 馈送到前级缓冲器 432。移位脉冲在时间 t11 处上升并在时间 t13 处下降。因为脉冲通过移位寄存器 41 和逻辑电路

42 的电路部分，所以输入脉冲 A 的上升沿和下降沿变得不那么陡峭。因此，输入脉冲 A 具有缓慢倾斜的上升沿和下降沿。

输入脉冲 A 被前级缓冲器 432 反转极性。输入脉冲 A 被末级缓冲器 431 再一次反转极性，以变成输出脉冲 B。此时，电源电压 Vdd2 作为正电源电压经由软电缆 90 从设置在控制板 80 上的 Vdd2 电源电路 83 施加到末级缓冲器 431。电源电压 Vdd2 在时间 t12 处下降，并具有比输入脉冲 A 的下降时间慢的下降时间。

电源电压 Vdd2 被作为正电源电压提供给末级缓冲器 431。电源电压 Vdd2 具有比输入脉冲 A 的下降时间慢的下降时间。因为输出脉冲 B 的下降沿由电源电压 Vdd2 的下降沿确定，所以用作输入信号电压 Vsig 的写脉冲的输出脉冲 B 具有比输入脉冲 A 的下降沿更慢的下降沿。

(本实施例的效果)

如上所述，来自末级缓冲器 431 的输出脉冲 B 的写脉冲具有比输入脉冲 A 的下降时间慢的下降时间。即，写脉冲比输入脉冲 A 更慢地下降（例如， $\tau =$ 约 100 ~ 400 ns）。如图 19 所示，这抑制了写晶体管 23 截止时由于保持电容 24 降低的耦合所引起的驱动晶体管栅极电压的降低。栅极电压的降低比写脉冲如输入脉冲 A 一样快下降时抑制得更多。

这抑制了由于写晶体管 23 截止时的耦合大于写脉冲如输入脉冲 A 一样快速下降时的耦合所引起的驱动晶体管 22 的栅极-源极电压 Vgs 的降低。结果，可以以稳定的方式写入输入信号电压 Vsig，同时防止由于栅极-源极电压的降低所产生的亮度的降低。

可选地,通过改变组成每个末级缓冲器 **431** 的电路元件的特性,可产生写脉冲缓慢下降的下降沿(瞬时响应可减缓)。例如,N 沟道 MOS 晶体管 **N11** 的尺寸可减小。

然而,如果写扫描电路 **40** 的不同末级缓冲器 **431** 之间存在电路元件特性的变化,则存在分别基于每个末级缓冲器 **431** 产生写脉冲的缓慢下降的下降沿的问题。即,这种特性变化导致写扫描电路 **40** 的不同末级缓冲器 **431** 之间写脉冲的下降沿波形的变化,可能引起辉纹并降低的图像质量。

另一方面,在本实施例中,电源电压 V_{dd2} 的下降时间比馈送到末级缓冲器 **431** 的输入脉冲 **A** 的下降时间慢。将电源电压 V_{dd2} 作为正电源电压公共地提供给写扫描电路 **40** 的所有末级缓冲器 **431**。来自所有末级缓冲器 **431** 的写脉冲在电源电压 V_{dd2} 的下降沿处降低。这确保了来自所有末级缓冲器 **431** 的写脉冲的下降沿波形只由电源电压 V_{dd2} 的下降沿波形确定。

这消除了不同末级缓冲器 **431** 之间写脉冲的下降沿波形的任何变化,由此抑制了由于不同末级缓冲器 **431** 之间的波形变化所引起的辉纹,并提供了改进的图像质量。

在上述实施例中,已经描述了在高电平处有效的正逻辑的输出脉冲 **B** 被生成为写脉冲(扫描信号 **WS**)作为实例的情况。然而,当生成在低电平处有效的负逻辑的输出脉冲 **B'** 时,本实施例也可以应用。在这种情况下,输出电路 **43** 的末级缓冲器 **431** 的负电源与其他电路部分隔离。然后,将上升时间比输入脉冲 **A'** 的上升时间慢的电源电压 V_{dd2} 作为负电源电压被提供给末级缓冲器 **431**。这提供了输出脉冲 **B'** 的缓慢上升的上升沿(可以放慢输出脉冲 **B'** 的瞬时响应)。

(Vdd2 电源电路的结构)

图 20 是示出 Vdd2 电源电路 **83** 的结构实例的电路图。这里，将给出采用用于生成其下降沿波形具有例如两个拐点 (knee point) 的电源电压 Vdd2 的电路结构作为实例的描述。然而，下降沿波形的拐点的数量不限于两个。

如图 20 所示，Vdd2 电源电路 **83** 包括 P 沟道 MOS 晶体管 P21、电阻器 R21 和 R22、N 沟道 MOS 晶体管 N21、N22 和 N23 以及可变电阻器 VR21 和 VR22。

P 沟道 MOS 晶体管 P21 具有连接至电源电压 Vdd1 的电源线的源极。电阻器 R21 连接在 P 沟道 MOS 晶体管 P21 的源极和栅极之间。电阻器 R22 具有连接至 P 沟道 MOS 晶体管 P21 的栅极的一端。

N 沟道 MOS 晶体管 N21 连接在电阻器 R22 的另一端和作为基准点的地之间。第一控制脉冲 DCP1 被馈送到 N 沟道 MOS 晶体管 N21 的栅极。可变电阻器 VR21 和 VR22 具有连接至 P 沟道 MOS 晶体管 P21 的漏极的一端。

N 沟道 MOS 晶体管 N22 连接在可变电阻器 VR21 的另一端和地之间。第二控制脉冲 DCP2 被馈送到 N 沟道 MOS 晶体管 N22 的栅极。N 沟道 MOS 晶体管 N23 连接在可变电阻器 VR22 的另一端和地之间。第三控制脉冲 DCP3 被馈送到 N 沟道 MOS 晶体管 N23 的栅极。

(Vdd2 电源电路的操作)

接下来，将参考图 21 的定时波形图描述如上所述配置的 Vdd2 电源电路 **83** 的操作。

图 21 示出了由定时发生器 81 生成的使能脉冲 EN 和第一、第二和第三控制脉冲 DCP1、DCP2 和 DCP3 以及来自末级缓冲器 431 的、用作写脉冲的输出脉冲 B 之间的定时关系。

使能脉冲 EN 在时间 t11 ~ 时间 t14 的周期内有效（高电平）。第一控制脉冲 DCP1 在时间 t11 之前的时间 t10 处从有效变至无效状态（低电平）。在使能脉冲 EN 有效期间的时间段消逝之后，在时间 t16 处第一控制脉冲 DCP1 从无效变至有效状态。第二控制脉冲 DCP2 在使能脉冲 EN 有效期间的时间 t12 ~ 时间 t13 的时间段内有效。第三控制脉冲 DCP3 在时间 t12 处变为有效，并在使能脉冲 EN 有效期间的时间段消逝后在时间 t15 处变为无效。

第一控制脉冲 DCP1 直至时间 t10 处是有效的，保持 N 沟道 MOS 晶体管 N21 导通。这还保持 P 沟道 MOS 晶体管 P21 导通。结果，电源电压 Vdd1 被输出作为电源电压 Vdd2。这里，可将提供有电源电压 Vdd2 的显示面板 70 认为是大容性部件。因此，即使在第一控制脉冲 DCP1 从有效变至无效状态时 P 沟道 MOS 晶体管 P21 在时间 t10 处截止之后，电源电压 Vdd1 也被保持在如电源电压 Vdd2 的相同电平。

然后，在时间 t12 处，第二和第三控制脉冲 DCP2 和 DCP3 变为有效，使 N 沟道 MOS 晶体管 N22 和 N23 导通。此时，电源电压 Vdd2 以由可变电阻器 VR21 和 VR22 的组合电阻、显示面板 70 的容性部件和其它确定的时间常数下降。

接下来，在时间 t13 处，第二控制脉冲 DCP2 变为无效，使 N 沟道 MOS 晶体管 N22 截止。结果，仅 N 沟道 MOS 晶体管 N23 保持导通。此时，电源电压 Vdd2 从拐点 011 处以由可变电阻器 VR22 的电阻和显示面板 70 的容性部件确定的时间常数而缓慢下降。

接下来，在时间 t_{14} 处，使能脉冲 EN 变为无效。然后，在时间 t_{15} 处，第三控制脉冲 DCP3 从有效变为无效状态，使 N 沟道 MOS 晶体管 N23 截止。结果，从拐点 012 处开始电源电压 Vdd2 基本保持恒定。

然后，在时间 t_{16} 处，第一控制脉冲 DCP1 从无效变至有效状态，使 N 沟道 MOS 晶体管 N21 导通。此时，P 沟道 MOS 晶体管 P21 导通，使电源电压 Vdd2 升至电源电压 Vdd1。

如上所述，电源电压 Vdd2 具有下降特性，例如，具有两个拐点 011 和 012。在图 16 中，电源电压 Vdd2 经由软电缆 90 从控制板上的 Vdd2 电源电路 83 提供给显示面板 70 上的输出电路 43 的末级缓冲器 431。此时，电源电压 Vdd2 被沿至末级缓冲器 431 的电源路径的互连电阻和寄生电容所影响。结果，电源电压 Vdd2 具有如图 21 中以点划线表示的逐渐倾斜的波形。

然后，将电源电压 Vdd2 提供给输出电路 43 的末级缓冲器 431 作为电源电压。此外，当使能脉冲 EN 有效时，来自每一级移位寄存器 41 的移位脉冲作为输入脉冲 A（参见图 18）经由逻辑电路 42 馈送到末级缓冲器 431。这生成了输出脉冲 B，即，写脉冲 WS，其在输入脉冲 A 的上升沿处升高并在电源电压 Vdd2 的下降沿处下降。

在如上所述配置的 Vdd2 电源电路 83 中，可以通过改变可变电阻器 VR21 和 VR22 的电阻来调节从下降沿的起点到拐点 011 的倾角和从拐点 011 至拐点 012 的倾角。这使得可以通过调节可变电阻器 VR21 和 VR22 的电阻将电源电压 Vdd2 的下降沿特性设置为所期望的。

因此,即使在不同显示面板 70 之间最佳信号写入周期(迁移率校正周期)不同的情况下,也可以通过改变不同显示面板 70 的每一个的可变电阻器 VR21 和 VR22 的电阻来调整写脉冲的下降沿特性。这使得可以修改每个显示面板 70 的写脉冲的下降沿特性。因此,可以为每个显示面板 70 设置最佳信号写入周期。

在前文中,已经进行了将根据本发明的实施例应用到有机 EL 显示装置的描述,其中,像素 20 具有两个晶体管,即,驱动和写晶体管 22 和 23,以及其中,与写入输入信号电压 Vsig 同时地校正迁移率。然而,本发明不限于该应用实例。取而代之,本发明还可应用于如专利文献 1 所述配置的有机 EL 显示装置。即,在有机 EL 显示装置中,像素 20 还具有直接连接至驱动晶体管 22 的开关晶体管。开关晶体管不仅控制有机 EL 元件 21 的发光和非发光,还在写入输入信号电压 Vsig 之前校正迁移率。

(本实施例的另一种效果)

然而,应当注意,如果应用于根据本实施例的有机 EL 显示装置 10 或其它与写入输入信号电压 Vsig 同时校正迁移率的有机 EL 显示装置,本实施例提供了下述的唯一效果。

即,写脉冲不具有如矩形波的陡峭下降的下降沿,而是具有缓慢的下降沿。结果,迁移率校正周期甚至可以从灰色到黑色的暗度被优化。即,可为每个暗度设置最优迁移率校正周期。这将在下面进行更详细的描述。

由于输入信号电压 Vsig 随着从白色通过灰色到黑色的暗度变化而降低时,最佳移动校正时间变长。如图 22 所示,该原因是对于灰色暗度的流经驱动晶体管 22 的初始电流比对于白色暗度的电

流小。因此，由于驱动晶体管 22 的工作点，对于灰色暗度的迁移率校正所需的时间较长。

这里，如果与写入输入信号电压 V_{sig} 同时校正迁移率，则写晶体管 23 的导通周期是迁移率校正周期（信号写入周期）。当输入信号电压 V_{sig} 和写脉冲 WS 之间的电平差超过阈值电压时，写晶体管 23 导通。因此，可以说写晶体管 23 的导通周期，即，迁移率校正周期依赖于写脉冲 WS 的下降沿波形。

根据上述内容，因为写脉冲 WS 缓慢下降，所以当由于白色暗度而使输入信号电压 V_{sig} 较大时，写晶体管 23 在写脉冲下降沿的高电平处截止。因此，对于白色暗度，迁移率校正周期被设置得较短。当由于灰色暗度而使输入信号电压 V_{sig} 较小时，写晶体管 23 在写脉冲下降沿的低电平处截止。因此，对于灰色暗度，迁移率校正周期被设置得较长。

即，在同时处理写入输入信号电压 V_{sig} 和迁移率校正的有机 EL 显示装置 10 中，驱动晶体管 23 在具有缓慢下降的下降沿（缓慢瞬时响应）的写脉冲的控制下采样和写入输入信号电压 V_{sig} 。结果，在灰色和白色暗度之间最佳迁移率校正时间不同。为了处理这个不同，可以为每个暗度设置最佳迁移率校正时间。

如上所述，可以为每个暗度设置最佳迁移率校正时间。因此，可以以可靠的方式为白色到黑色的所有暗度执行用于消除不同像素之间迁移率 μ 的变化的迁移率校正，由此提供进一步改进的图像质量。

应当注意，在上述实施例中，已经描述了将实施例应用到使用有机 EL 元件作为像素电路 20 的光电元件的有机 EL 显示装置作为实例的情况。然而，本发明不限于此，而是可以应用于通常使用发

光亮度随流经元件的电流的变化而变化的电流驱动光电元件（发光元件）的显示装置。

[应用实例]

根据本发明实施例的前述显示装置可应用于被设计为显示其中生成的图像或视频信号的视频的所有领域中使用的电子设备的显示装置。这些电子设备是图 23 ~ 图 27 中示出的多种不同设备，即，数码相机、膝上个人计算机、诸如移动电话的移动终端设备、以及摄像机。以下将给出关于应用根据本发明实施例的电子设备的实例的描述。

应当注意，根据本发明实施例的显示装置是具有密封结构的模块形式的那些显示装置。适合这类的显示装置是通过将由玻璃或其它材料制成的透明相相对部附着至像素阵列部 **30** 形成的显示模块。该透明相对部可具有滤色器、保护膜或者甚至遮光膜。应当注意，显示模块可具有电路部、FPC（柔性印刷电路）或者为像素阵列部与外部设备之间信号交换设置的其它电路。

图 23 是示出应用根据本发明实施例的电视机的透视图。根据本应用实例的电视机包括视频显示屏幕部 **101**，其包括前面板 **102**、滤色玻璃 **103** 和其它部件。通过使用根据本发实施例的显示装置作为视频显示屏幕部 **101** 来制造该电视机。

图 24A 和 24B 是示出应用根据本发明实施例的数码相机的透视图。图 24A 是从相机前面看的透视图。图 24B 是从其后部看的透视图。根据本应用实例的数码相机包括闪光灯发光部 **111**、显示部 **112**、菜单开关 **113**、快门按钮 **114** 和其它部件。通过使用根据本发明实施例的显示装置作为显示部 **112** 来制造该数码相机。

图 25 是示出应用根据本发明实施例的膝上个人计算机的透视图。根据本应用实例的膝上个人计算机包括主体 121、用于被操作以键入诸如字符的信息的键盘 122、用于显示图像的显示部 123 和其它部件。通过使用根据本发明实施例的显示装置作为显示部 123 来制造该膝上个人计算机。

图 26 是示出应用根据本发明实施例的摄像机的透视图。根据本应用实例的摄像机包括主体部 131、用于拍摄对象图像的面向前的镜头 132、用于图像拍摄的开始/结束开关 133、显示部 134 和其它部件。通过使用根据本发明实施例的显示装置作为显示部 134 来制造该摄像机。

图 27A ~ 27G 是示出应用根据本发明实施例的诸如移动电话的移动终端设备的透视图。图 27A 是移动电话打开时的前视图。图 27B 是其侧视图。图 27C 是移动电话关闭时的前视图。图 27D 是左视图。图 27E 是右视图。图 27F 是顶视图。图 27G 是仰视图。根据本应用实例的移动电话包括上外壳 141、下外壳 142、连接部（在这种情况下是铰接部）143、显示器 144、子显示器 145、镜前灯 146、相机 147 和其它部件。通过使用根据本发明实施例的显示装置作为显示器 144 和子显示器 145 来制造该移动电话。

本领域的技术人员应该理解，根据设计要求和其它因素，可以有多种修改、组合、再组合和改进，均应包含在本发明的权利要求或等同物的范围之内。




图 1





图 2



3
[X]




图 4




图 5A




图 5B




图 5C




图 5D




图 6A




图 6B




图 6C




图 6D




图 7






图 8




(A) 阈值校正: 否
迁移率校正: 否

图 9A



(B) 阈值校正: 是
迁移率校正: 否

图 9B



(C) 阈值校正: 是
迁移率校正: 是

图 9C





图 10






图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24A




图 24B




图 25




图 26




图 27A




图 27B




图 27D




图 27C




图 27F




图 27E



图 27G

专利名称(译)	显示装置、其驱动方法以及具有其的电子设备		
公开(公告)号	CN101231819A	公开(公告)日	2008-07-30
申请号	CN200810007035.2	申请日	2008-01-25
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼株式会社		
当前申请(专利权)人(译)	株式会社日本有机雷特显示器		
[标]发明人	三并徹雄 内野胜秀 饭田幸人		
发明人	三并徹雄 内野胜秀 饭田幸人		
IPC分类号	G09G3/30 G09G3/32 H01L51/50		
代理人(译)	余刚		
优先权	2007015965 2007-01-26 JP 2007023892 2007-02-02 JP		
其他公开文献	CN101231819B		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了显示装置、其驱动方法以及具有其的电子设备，其中，所述显示装置的像素电路具有还作用于控制有机EL元件或其它元件的发光和非发光周期的晶体管的驱动晶体管。写扫描电路(WS)的输出电路中的末级缓冲器具有与前级电路部分的电源隔离的电源。在第一实施例中，来自写扫描电路的扫描线WS被瞬时激活。在第二实施例中，扫描信号WS的下降沿缓慢下降。这使得以稳定的方式写入输入信号电压。

