

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200610108990.6

[51] Int. Cl.

G09G 3/30 (2006.01)

G09G 3/20 (2006.01)

H05B 33/08 (2006.01)

H05B 33/14 (2006.01)

[45] 授权公告日 2009 年 3 月 25 日

[11] 授权公告号 CN 100472594C

[22] 申请日 2006.7.31

[21] 申请号 200610108990.6

[30] 优先权

[32] 2005.8.1 [33] KR [31] 10-2005-0070395

[73] 专利权人 三星移动显示器株式会社

地址 韩国京畿道水原市

[72] 发明人 郑宝容

[56] 参考文献

EP0457329A2 1991.11.21

US5654659A 1997.8.5

CN1622180A 2005.6.1

US5384496A 1995.1.24

审查员 常 青

[74] 专利代理机构 北京铭硕知识产权代理有限公司

代理人 郭鸿禧 韩素云


权利要求书 5 页 说明书 10 页 附图 7 页

[54] 发明名称

扫描驱动器和具有该扫描驱动器的有机发光显示装置

[57] 摘要

提供了一种将扫描信号提供给有机发光显示装置(OLED)的扫描驱动器。所述扫描驱动器包括相同传导类型的晶体管。为了生成各扫描信号,扫描驱动器包括:多个采样器,每一个采样器都与时钟信号或反相时钟信号同步对输入信号采样;或门和与非门,它们中的每一个都对相邻采样器的输出信号执行逻辑运算并生成扫描信号。所述采样器、或门和与非门包括相同传导类型的晶体管。



1、一种扫描驱动器，包括：

第一采样器，与反相时钟信号同步对开始信号采样；

第二采样器，与时钟信号同步对第一采样器的输出信号采样；

第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；

或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号；和

与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号。

2、如权利要求1所述的扫描驱动器，其中，所述第一采样器、第二采样器、第三采样器、或门和与非门包括第一传导类型的晶体管。

3、如权利要求2所述的扫描驱动器，其中，第一采样器和第三采样器中的每一个都包括：

第一晶体管，在反相时钟信号的下降沿对采样器的输入信号采样；

第一反相器，将第一晶体管的输出信号反相，

其中，对于第一采样器，所述采样器的输入信号是所述开始信号，对于第三采样器，所述采样器的输入信号是第二采样器的输出信号。

4、如权利要求3所述的扫描驱动器，其中，第二采样器包括：

第二晶体管，在时钟信号的下降沿对第二采样器的输入信号采样；和

第二反相器，将第二晶体管的输出信号反相，

其中，所述第二采样器的输入信号是第一采样器的输出信号。

5、如权利要求4所述的扫描驱动器，其中，第一反相器、第二反相器和第三反相器中的每一个都包括：

第一反相器晶体管，被连接在正电源线和采样器输出端之间，用于在第一反相器晶体管的栅极接收反相器的输入信号；

第二反相器晶体管，作为二极管连接，并被连接到负电源线；和

第三反相器晶体管，被连接在采样器输出端和负电源线之间，并响应于第二反相器晶体管的源漏电压而被导通/截止，和第二反相器晶体管的源漏电压被施加在第三反相器晶体管的栅极上，

其中，对于第一采样器和第三采样器，所述反相器的输入信号是采样器

的输入信号,对于第二采样器,反相器的输入信号是第二采样器的输入信号。

6、如权利要求2所述的扫描驱动器,其中,所述或门包括:

第一晶体管,被连接在正电源线和第一节点之间,并响应于第一输入信号而被导通/截止;

第二晶体管,被连接在第一节点和第二节点之间,并响应于第二输入信号而被导通/截止;

第三晶体管,被连接到负电源线并作为二极管连接;

第四晶体管,被连接在第二节点和负电源线之间,并响应于第三晶体管的源漏电压而被导通/截止;

第五晶体管,被连接在正电源线和或门输出端之间,并响应于第二节点的电压而被导通/截止;

第六晶体管,被连接到负电源线并作为二极管连接;和

第七晶体管,被连接在或门输出端和负电源线之间,并响应于第六晶体管的源漏电压而被导通/截止。

7、如权利要求2所述的扫描驱动器,其中,所述与非门包括:

第一开关单元,被连接在正电源线和作为与非门输出端的第一节点之间,并响应于第一输入信号或第二输入信号而被导通/截止;

第二开关单元,被连接在第一节点和第二节点之间,并响应于第一输入信号或第二输入信号而被导通/截止;

有源负载选择单元,被连接在第二节点和负电源线之间,并响应于反相第一输入信号和反相第二输入信号而被导通/截止;和

有源负载,被连接在第一节点和负电源线之间,并响应于第二节点的电压而被导通/截止。

8、如权利要求7所述的扫描驱动器,其中,所述与非门还包括电容,该电容被连接在第一节点和第二节点之间,用于在预定时间段内保持与非门输出信号的电平。

9、一种扫描驱动器,包括:

第一采样器,与第一时钟信号同步对开始信号采样;

第二采样器,与第二时钟信号同步对第一采样器的输出信号采样,所述第二时钟信号是将第一时钟信号反相的信号;

第三采样器,与第一时钟信号同步对第二采样器的输出信号采样;

或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成第一扫描信号；和

与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成第二扫描信号，

其中，所述第一采样器、第二采样器、第三采样器、或门、与非门的晶体管具有相同的传导类型。

10、如权利要求 9 所述的扫描驱动器，其中，第一采样器和第三采样器中的每一个都包括：

第一晶体管，在第一时钟信号的下降沿对采样器的输入信号采样；和
第一锁存器，将第一晶体管的输出信号反相，并存储反相的信号。

11、如权利要求 10 所述的扫描驱动器，其中，第二采样器包括：

第二晶体管，在第二时钟信号的下降沿对第二采样器的输入信号采样；
和

第二锁存器，将第二晶体管的输出信号反相，并存储反相的信号。

12、如权利要求 9 所述的扫描驱动器，其中，所述或门包括：

第一晶体管，被连接在正电源线和第一节点之间，并响应于第一或门输入信号而被导通/截止；

第二晶体管，被连接在第一节点和第二节点之间，并响应于第二或门输入信号而被导通/截止；

第三晶体管，被连接到负电源线，并作为二极管连接；

第四晶体管，被连接在第二节点和负电源线之间，并响应于第三晶体管的源漏电压而被导通/截止；

第五晶体管，被连接在正电源线和或门输出端之间，并响应于第二节点的电压而被导通/截止；

第六晶体管，被连接到负电源线，并作为二极管连接；和

第七晶体管，被连接在所述输出端和负电源线之间，并响应于第六晶体管的源漏电压而被导通/截止。

13、如权利要求 9 所述的扫描驱动器，其中，所述与非门包括：

第一开关单元，被连接在正电源线和作为与非门输出端的第一节点之间，并响应于第一与非门输入信号或第二与非门输入信号而被导通/截止；

第二开关单元，被连接在第一节点和第二节点之间，并响应于第一与非

门输入信号或第二与非门输入信号而被导通/截止;

有源负载选择单元,被连接在第二节点和负电源线之间,并响应于反相第一与非门输入信号或反相第二与非门输入信号而被导通/截止;和

有源负载,被连接在第一节点和负电源线之间,并响应于第二节点的电压而被导通/截止。

14、一种有机发光显示装置,包括:

显示区域,具有显示图像的像素;

数据驱动器,通过数据线被连接到所述显示区域,所述数据驱动器用于将数据信号发送到所述像素以显示图像;

扫描驱动器,通过扫描线被连接到所述显示区域,所述扫描驱动器用于将扫描信号发送到所述像素以显示图像,所述扫描驱动器包括:

第一采样器,与反相时钟信号同步对开始信号采样;

第二采样器,与时钟信号同步对第一采样器的输出信号采样;

第三采样器,与反相时钟信号同步对第二采样器的输出信号采样;

或门,对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号;和

与非门,对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号,

其中,将第一扫描信号和第二扫描信号提供给所述显示区域以选择用于显示图像的像素。

15、如权利要求 14 所述的有机发光显示装置,其中,第一采样器、第二采样器、第三采样器、或门、与非门包括第一传导类型的晶体管。

16、如权利要求 15 所述的有机发光显示装置,其中,所述有机发光显示装置包括第一传导类型的晶体管。

17、如权利要求 14 所述的有机发光显示装置,

其中,由对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算的或门生成的第一扫描信号是奇数扫描信号,和

其中,由对第二采样器的输出信号和第三采样器的输出信号执行与非运算的与非门生成的第二扫描信号是偶数扫描信号。

18、一种生成输入到有机发光显示装置的扫描电极的扫描信号并驱动包括在所述有机发光显示装置中的像素的方法,所述方法包括:

接收包括时钟信号、反相时钟信号和开始信号的三个输入信号；

通过使用反相时钟信号的第一周期对开始信号采样以生成第一采样信号；

将第一采样信号反相以生成第一反相采样信号；

通过使用时钟信号的第一周期对第一反相采样信号采样以生成第二采样信号；

将第二采样信号反相以生成第二反相采样信号；

通过对第一反相采样信号和第二反相采样信号执行逻辑或运算来生成第一扫描信号；

通过使用反相时钟信号的第二周期对第二反相采样信号采样以生成第三采样信号；

将第三采样信号反相以生成第三反相采样信号；和

通过对第二反相采样信号和第三反相采样信号执行逻辑与非运算来生成第二扫描信号。

19、如权利要求 18 所述的方法，

其中，所述开始信号通过使用反相时钟信号的第一周期的下降沿而被采样，

其中，所述第一反相采样信号通过使用时钟信号的第一周期的下降沿而被采样，和

其中，所述第二反相采样信号通过使用反相时钟信号的第二周期的下降沿而被采样。

20、如权利要求 18 所述的方法，其中，通过对两个连续的反相采样信号执行逻辑或运算来生成奇数扫描信号，所述两个连续的反相采样信号中较早的反相采样信号在奇数时钟周期被采样，和

其中，通过对两个连续的反相采样信号执行逻辑与非运算生成偶数扫描信号，所述两个连续的反相采样信号中较早的反相采样信号在偶数时钟周期被采样。

扫描驱动器和具有该扫描驱动器的有机发光显示装置

本申请要求于 2005 年 8 月 1 日在韩国知识产权局提交的第 10-2005-0070395 号韩国专利申请的优先权和权益, 该申请完全公开于此以资参考。

技术领域

本发明涉及一种用于有机发光显示装置(OLED)的扫描驱动器, 更具体地讲, 涉及一种包括相同传导类型的晶体管的扫描驱动器。

背景技术

扫描驱动器向有源矩阵(AM)有机发光显示装置(OLED)提供扫描信号。当扫描信号被提供时, OLED 的像素被选择, 并且数据信号被施加到所选择的像素。被施加了数据信号的像素存储数据信号, 并响应于存储的数据信号执行发光操作。

通过半导体制造工艺在晶体硅基底上形成扫描驱动器。将在晶体硅基底上形成的扫描驱动器电连接至所述像素。

近年来, 利用了还在形成有 OLED 的有机基底上形成扫描驱动器的系统化面板(SOP)技术。扫描驱动器的晶体管的传导类型可与像素的晶体管的传导类型相同, 以便可在与形成有 OLED 的基底相同的基底上形成扫描驱动器。然而, 传导类型与像素的晶体管相同的晶体管的扫描驱动器的复杂电路不能获得满意的特性, 并需要复杂的制造工艺。

因此, 需要一种用于具有与像素的晶体管相同的传导类型的晶体管的扫描驱动器的简单电路。

发明内容

因此, 本发明提供了一种用于有机发光显示装置(OLED)的扫描驱动器、包括扫描驱动器实施例的 OLED 以及用于驱动扫描驱动器以在 OLED 上产生图像的方法, 所述扫描驱动器包括与 OLED 的像素中使用的晶体管相同传导

类型的晶体管。

在本发明示例性实施例中，扫描驱动器包括：第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成第二扫描信号。

在本发明另一示例性实施例中，扫描驱动器包括：第一采样器，与第一时钟信号同步对开始信号采样；第二采样器，与第二时钟信号同步对第一采样器的输出信号采样，所述第二时钟信号是将第一时钟信号反相的信号；第三采样器，与第一时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算，并生成奇数扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算，并生成偶数扫描信号，其中，所述第一采样器、第二采样器、第三采样器、或门、与非门的晶体管具有相同的传导类型。

在另一示例性实施例中，提供了一种 OLED，所述 OLED 包括：显示区域，具有显示图像的像素；数据驱动器，通过数据线被连接到所述显示区域，用于将数据信号发送到所述像素以显示图像；扫描驱动器，通过扫描线被连接到所述显示区域，用于将扫描信号发送到所述像素以显示图像。在 OLED 中使用的扫描驱动器包括：第一采样器，与反相时钟信号同步对输入信号采样；第二采样器，与时钟信号同步对第一采样器的输出信号采样；第三采样器，与反相时钟信号同步对第二采样器的输出信号采样；或门，对第一采样器的输出信号和第二采样器的输出信号执行逻辑或运算以生成第一扫描信号；和与非门，对第二采样器的输出信号和第三采样器的输出信号执行与非运算以生成第二扫描信号。将第一扫描信号和第二扫描信号提供给所述显示区域以选择用于显示图像的像素。

本发明的另一实施例提供了一种生成用于输入到 OLED 的扫描电极的扫描信号并驱动包括在 OLED 中的像素以产生图像的方法，所述方法包括：接收包括时钟信号、反相时钟信号和开始信号的三个输入信号；通过使用反相时钟信号的第一周期对开始信号采样以生成第一采样信号；将第一采样信号反相以生成第一反相采样信号；通过使用时钟信号的第一周期对第一反相采

样信号采样以生成第二采样信号；将第二采样信号反相以生成第二反相采样信号；通过对第一反相采样信号和第二反相采样信号执行逻辑或运算来生成第一扫描信号；通过使用反相时钟信号的第二周期对第二反相采样信号采样以生成第三采样信号；将第三采样信号反相以生成第三反相采样信号；和通过对第二反相采样信号和第三反相采样信号执行逻辑与非运算来生成第二扫描信号。

附图说明

将参照参考附图的本发明特定示例性实施例中描述本发明的上述和其他特征，其中：

图 1 是根据本发明示例性实施例的有机发光显示装置(OLED)的扫描驱动器的方框图；

图 2 是图 1 中示出的采样器的电路图；

图 3 是图 2 中示出的反相器的电路图；

图 4 是图 1 中示出的或门的电路图；

图 5 是图 1 中示出的与非门的电路图；

图 6 是示出图 1 中示出的扫描驱动器的操作的时序图；和

图 7 是根据本发明实施例的 OLED。

具体实施方式

现在将参照显示了本发明示例性实施例的附图来更全面地描述本发明。

图 1 是根据本发明示例性实施例的有机发光显示装置(OLED)的扫描驱动器的方框图。

参照图 1，所述扫描驱动器包括：采样器 100、120、140 和 160；或门 110 和 150 以及与非门 130，它们中的每一个都对相邻采样器的输出信号执行逻辑运算。

第一采样器 100 接收开始信号 IN 和反相时钟信号/CLK。第一采样器 100 在反相时钟信号/CLK 的下降沿对开始信号 IN 采样，将采样的信号反相，并生成输出信号 OUT1。将第一采样器 100 的输出信号 OUT1 施加到第一或门 110 和第二采样器 120。

第二采样器 120 接收第一采样器 100 的输出信号 OUT1。另外，第二采

样器 120 接收时钟信号 CLK。第二采样器 120 在时钟信号 CLK 的下降沿对接收的信号 OUT1 采样, 将采样的信号反相, 并生成输出信号 OUT2。将第二采样器 120 的输出信号 OUT2 施加到第一或门 110、第一与非门 130 和第三采样器 140。

第一或门 110 对输出信号 OUT1 和 OUT2 执行逻辑或运算, 并生成第一扫描信号 SCAN[1]。

第三采样器 140 接收第二采样器 120 的输出信号 OUT2。另外, 将反相时钟信号/CLK 施加到第三采样器 140。第三采样器 140 在反相时钟信号/CLK 的下降沿对输出信号 OUT2 采样, 将采样的信号反相, 并生成输出信号 OUT3。将第三采样器 140 的输出信号 OUT3 施加到第一与非门 130、第二或门 150 和第四采样器 160。

第一与非门 130 接收输出信号 OUT2 和 OUT3, 对接收的信号执行与非运算, 并生成第二扫描信号 SCAN[2]。

第四采样器 160 接收第三采样器 140 的输出信号 OUT3。另外, 将时钟信号 CLK 施加到第四采样器 160。第四采样器 160 在时钟信号 CLK 的下降沿对输出信号 OUT3 采样, 将采样的信号反相, 并生成输出信号 OUT4。将第四采样器 160 的输出信号 OUT4 施加到第二或门 150、第二与非门(未示出)和第五采样器(未示出)。

第二或门 150 接收输出信号 OUT3 和 OUT4, 对接收的信号执行逻辑或运算, 并生成第三扫描信号 SCAN[3]。

即, 第一或门 110 对分别为 OUT2 和 OUT1 的第二采样器 120 的输出信号和输入信号执行逻辑或运算。第一与非门 130 对分别为 OUT2 和 OUT3 的第三采样器 140 的输入信号和输出信号执行与非运算。另外, 第二或门 150 对分别为 OUT4 和 OUT3 的第四采样器 160 的输出信号和输入信号执行逻辑或运算。总之, 生成奇数扫描信号的或门对偶数采样器的输入信号和输出信号执行逻辑或运算, 并生成奇数扫描信号。另外, 生成偶数扫描信号的与非门对奇数采样器的输入信号和输出信号执行与非运算, 并生成偶数扫描信号。例如, 生成奇数扫描信号 SCAN[1]或者 SCAN[3]的或门 110 或者或门 150 对两个偶数采样器, 即第二采样器 120 或第四采样器 160 的输入信号和输出信号执行逻辑或运算, 以生成奇数扫描信号。另外, 生成偶数扫描信号 SCAN[2]的与非门 130 对奇数采样器, 即第三采样器 140 的输入信号和输出信号执行

与非运算，以生成偶数扫描信号。

图 2 是图 1 显示的采样器的电路图。

参照图 2，采样器 100、120、140 和 160 中的每一个都包括晶体管和与晶体管连接的反相器。

例如，第一采样器 100 包括用于接收开始信号 IN 的晶体管 Q1 和与晶体管 Q1 连接的第一反相器 105。另外，将反相时钟信号/CLK 施加到晶体管 Q1 的栅极。晶体管 Q1 响应于反相时钟信号/CLK 而被导通/截止。由于第一采样器 100 的晶体管 Q1 响应于反相时钟信号/CLK，或时钟信号 CLK(在一些其他采样器的情况下)而将开始信号 IN 发送到第一反相器 105，所以可用传输门来代替晶体管 Q1。尽管在图 2 中示出晶体管是 PMOS 晶体管，但是所述晶体管可以是 NMOS 晶体管。

因为示例性的晶体管 Q1 被显示为 PMOS 晶体管，所以晶体管 Q1 在反相时钟信号/CLK 的低电平时间段期间导通以允许开始信号 IN 被发送到第一反相器 105。由于晶体管 Q1 在反相时钟信号/CLK 的低电平时间段期间导通，所以晶体管 Q1 在反相时钟信号/CLK 的下降沿对开始信号 IN 采样。第一反相器 105 将采样的信号反相，并生成输出信号 OUT1。输出信号 OUT1 成为第二采样器 120 的输入信号。

第二采样器 120 具有与第一采样器相同的结构。但是，第二采样器 120 的输入信号是第一采样器 100 的输出信号 OUT1，晶体管 Q2 响应于时钟信号 CLK 而被导通/截止。在时钟信号 CLK 的低电平时间段期间晶体管 Q2 对输出信号 OUT1 采样，第二反相器 125 将采样的信号反相，并生成输出信号 OUT2。

第三采样器 140 和第四采样器 160 具有与第一采样器 100 相同的结构。但是，第三采样器 140 接收第二采样器 120 的输出信号 OUT2，响应于用于控制晶体管 Q3 的导通和截止操作的反相时钟信号/CLK 而对输出信号 OUT2 采样，通过第三反相器 145 将采样的信号反相，并生成输出信号 OUT3。另外，第四采样器 160 包括晶体管 Q4 和第四反相器 165。将时钟信号 CLK 施加到晶体管 Q4 的栅极，晶体管 Q4 在时钟信号 CLK 的下降沿对第三采样器 140 的输出信号 OUT3 采样。第四反相器 165 将采样的信号反相，并生成输出信号 OUT4。反相器 105、125、145 和 165 中的每一个都可被锁存器代替。

在图 2 中，可以看出，将反相时钟信号/CLK 施加到奇数采样器，将时钟

信号 CLK 施加到偶数采样器。在不同的实施例中, 可将时钟信号 CLK 施加到奇数采样器, 将反相时钟信号/CLK 施加到偶数采样器, 并且晶体管 Q1、Q2、Q3 和 Q4 可以是 NMOS 晶体管。

图 3 是在图 2 中示出的反相器 105、125、145 和 165 中的任何一个的电路图。

参照图 3, 反相器包括晶体管 Q31、Q32 和 Q33。晶体管 Q31 被连接在正电源线(rail) V_{pos} 和反相器的输出端 OUT_{inv} 之间。另外, 将反相器的输入信号 IN_{inv} 施加到晶体管 Q31 的栅极。

晶体管 Q32 被连接在负电源线 V_{neg} 和晶体管 Q33 的栅极之间。由于晶体管 Q32 的栅极被连接到负电源线 V_{neg} , 所以晶体管 Q32 作为二极管连接。晶体管 Q33 被连接在反相器的输出端 OUT_{inv} 和负电源线 V_{neg} 之间。晶体管 Q33 的栅极被连接到晶体管 Q32。

在所示的示例性实施例中, 晶体管 Q31、Q32 和 Q33 被显示为 PMOS 晶体管。因此, 当反相器的输入信号 IN_{inv} 是低电平时, 晶体管 Q31 被导通。另外, 作为二极管连接的晶体管 Q32 和晶体管 Q33 被导通。晶体管 Q31 的通道宽度与通道长度的比 W/L 可大于晶体管 Q33 的通道宽度与通道长度的比。由于导通了晶体管 Q31, 所以输出信号 OUT_{inv} 保持高电平。另外, 晶体管 Q33 用作有源负载。

当反相器的输入信号 IN_{inv} 是高电平时, 晶体管 Q31 被截止。然而, 由于作为二极管连接的晶体管 Q32, 所以晶体管 Q33 保持导通, 因此输出信号 OUT_{inv} 变为低电平。

图 3 中示出的反相器可具有各种不同的结构, 并不限于上述示例性实施例。

图 4 是图 1 示出的或门 110 和 150 中的任何一个的电路图。

参照图 4, 晶体管 Q41 被连接在正电源线 V_{pos} 和第一节点 N1 之间。将或门的第一输入信号 IN_{or1} 施加到晶体管 Q41 的栅极。晶体管 Q42 被连接在第一节点 N1 和第二节点 N2 之间。将或门的第二输入信号 IN_{or2} 施加到晶体管 Q42 的栅极。

晶体管 Q43 和 Q44 用作晶体管 Q41 和 Q42 的有源负载。晶体管 Q43 被连接在负电源线 V_{neg} 和晶体管 Q44 的栅极之间。晶体管 Q43 的栅极也被连接到负电源线 V_{neg} , 从而晶体管 Q43 作为二极管连接。晶体管 Q44 被连接在第

二节点 N2 和负电源线 V_{neg} 之间。晶体管 Q44 的栅极被连接到作为二极管连接的晶体管 Q43。

晶体管 Q45 被连接在正电源线 V_{pos} 和或门的输出端 OUT_{or} 之间。将晶体管 Q45 的栅极连接到第二节点 N2。

晶体管 Q46 和 Q47 用作晶体管 Q45 的有源负载。晶体管 Q46 被连接在负电源线 V_{neg} 和晶体管 Q47 的栅极之间。晶体管 Q46 的栅极也被连接到负电源线 V_{neg} ，从而晶体管 Q46 作为二极管连接。晶体管 Q47 被连接在或门的输出端和负电源线 V_{neg} 之间。晶体管 Q47 的栅极被连接到作为二极管连接的晶体管 Q46。

晶体管 Q41、Q42、Q43 和 Q44 用作或非门。具体地讲，晶体管 Q43 和 Q44 用作或非门的有源负载。另外，晶体管 Q45、Q46 和 Q47 用作反相器。具体地讲，晶体管 Q46 和 Q47 用作反相器的有源负载。或非门和反相器一起生成或门 110 和 150。

在所示的示例性实施例中，当两个输入信号 IN_{or1} 和 IN_{or2} 中的至少一个是高电平时，正电源线 V_{pos} 和第二节点 N2 之间的电路连接被切断。由于晶体管 Q44 用作有源负载，所以第二节点 N2 是低电平。晶体管 Q45 响应于节点 N2 的低电平信号而被导通，因此输出信号 OUT_{or} 变成高电平。

当输入信号 IN_{or1} 和 IN_{or2} 二者都是低电平时，正电源线 V_{pos} 被电连接到第二节点 N2，并且高电平信号被施加到第二节点 N2。晶体管 Q45 响应于节点 N2 的高电平信号而被截止。因此，由于晶体管 Q47 用作有源负载，所以输出信号 OUT_{or} 变成低电平。

总之，如果一个或两个输入为高，则输出为高；如果两个输入都为低，则输出为低。其结果是，图 4 中示出的电路以上述方式执行逻辑或运算。

图 5 是图 1 中示出的与非门 130 的电路图。

参照图 5，与非门电路包括第一开关单元 200、第二开关单元 220、有源负载 260 以及有源负载选择单元 240。在其他实施例中，与非门还可包括电容 C。

第一开关单元 200 被连接在正电源线 V_{pos} 和第一节点 ND1 之间。第一开关单元 200 包括两个晶体管 Q51 和 Q52，这两个晶体管彼此相对(opposite to each other)连接。即，晶体管 Q51 的两个电极被连接到晶体管 Q52 的两个电极。另外，将输入信号 IN_{nand1} 施加到晶体管 Q51 的栅极，将输入信号 IN_{nand2}

施加到晶体管 Q52 的栅极。

第二开关单元 220 被连接在第一节点 ND1 和第二节点 ND2 之间。第二开关单元 220 包括两个晶体管 Q53 和 Q54, 这两个晶体管彼此相对连接。即, 晶体管 Q53 的两个电极被连接到晶体管 Q54 的两个电极。另外, 将输入信号 IN_{nand1} 施加到晶体管 Q53 的栅极, 将输入信号 IN_{nand2} 施加到晶体管 Q54 的栅极。

有源负载选择单元 240 被连接在第二节点 ND2 和负电源线 V_{neg} 之间, 并包括两个晶体管 Q55 和 Q56。晶体管 Q55 被连接在第二节点 ND2 和晶体管 Q56 之间, 并响应于反相输入信号/ IN_{nand1} 而截止/导通。晶体管 Q56 被连接在晶体管 Q55 和负电源线 V_{neg} 之间。将反相输入信号/ IN_{nand2} 施加到晶体管 Q56 的栅极, 晶体管 Q56 响应于反相输入信号/ IN_{nand2} 而被导通/截止。

有源负载 260 包括连接在第一节点 ND1 和负电源线 V_{neg} 之间的晶体管 Q57。将第二节点 ND2 的信号施加到晶体管 Q57 的栅极。

电容 C 被连接在第一节点 ND1 和第二节点 ND2 之间。电容 C 用于在预定时间段内将第一节点 ND1 的输出信号 OUT_{nand} 保持在特定电平。

当两个输入信号 IN_{nand1} 和 IN_{nand2} 中的至少一个是低电平时, 第一开关单元 200 和第二开关单元 220 被导通。相应地, 因为第一节点 ND1 和第二节点 ND2 被连接到正电源线 V_{pos} , 所以它们为高电平。另外, 有源负载选择单元 240 的晶体管 Q55 和 Q56 中的至少一个响应于反相输入信号/ IN_{nand1} 和/ IN_{nand2} 而被截止。因此, 负电源线 V_{neg} 和第二节点 ND2 之间的电路连接被切断。因为晶体管 Q57 的被连接到第二节点 ND2 的栅极和被连接第一节点 ND1 的源极实质上是相同电平, 所以晶体管 Q57 被截止。其结果是, 高电平信号从正电源线 V_{pos} 通过第一开关单元 200 被发送到第一节点 ND1, 而不能通过被截止的有源负载 260。因此, 输出信号 OUT_{nand} 变成高电平或保持高电平。

当两个输入信号 IN_{nand1} 和 IN_{nand2} 二者均为高电平时, 第一开关单元 200 和第二开关单元 220 被截止。相应地, 从正电源线 V_{pos} 到第一节点 ND1 的电路被切断, 从第一节点 ND1 到第二节点 ND2 的电路也被切断。由于反相输入信号/ IN_{nand1} 和/ IN_{nand2} 二者均为低电平, 所以有源负载选择单元 240 被导通。即, 第二节点 ND2 和负电源线 V_{neg} 之间的电路被构成。由于有源负载选择单元 240 被导通, 所以第二节点 ND2 的信号基本上与负电源线 V_{neg} 为相同电平。另外, 有源负载 260 的晶体管 Q57 响应于第二节点 ND2 的信号电平而被导通,

因此输出信号 OUT_{nand} 变为低电平或保持低电平。

尽管在图 3、4 和 5 的示例性实施例中示出的正电源线 V_{pos} 和负电源线 V_{neg} 相同，但是在其他实施例中，用于反相器的电源线、用于或门的电源线和用于与非门的电源线可彼此不同。即，各个电源线可具有不同的电平和电源。

图 6 是示出图 1 所示的扫描驱动器的操作的时序图。

参照图 1 和图 6，在反相时钟信号/CLK 的第一周期的下降沿对开始信号 IN 采样。在第一采样器 100 中将采样的开始信号 IN 反相。由于开始信号 IN 在反相时钟信号/CLK 的下降沿和低电平时间段期间保持高电平，所以第一采样器 100 的输出信号 OUT1 在反相时钟信号的第一周期保持低电平。将输出信号 OUT1 施加到第一或门 110 和第二采样器 120。

第二采样器 120 在时钟信号 CLK 的第一周期的下降沿对信号 OUT1 采样。在第二采样器 120 中将采样的信号 OUT1 反相。由于信号 OUT1 在时钟信号 CLK 的第一周期的下降沿和低电平时间段保持低电平，所以第二采样器 120 的输出信号 OUT2 从时钟信号 CLK 的第一周期的低电平时间段到时钟信号的第二周期的高电平时间段保持高电平。将第二采样器 120 的输出信号 OUT2 施加到第一或门 110、与非门 130 和第三采样器 140。

第三采样器 140 在反相时钟信号/CLK 的第二周期的下降沿对信号 OUT2 采样。在第三采样器 140 中将采样的信号 OUT2 反相。由于信号 OUT2 在反相时钟信号/CLK 的第二周期的下降沿和低电平时间段期间保持高电平，所以在反相时钟信号/CLK 的第二周期第三采样器 140 的输出信号 OUT3 保持低电平。

第一或门 110 对第一采样器 100 的输出信号 OUT1 (即，第二采样器 120 的输入信号)和第二采样器 120 的输出信号 OUT2 执行逻辑或运算，并生成第一扫描信号 SCAN[1]，该第一扫描信号 SCAN[1]在时钟信号 CLK 的第一周期的高电平时间段期间为低电平。

另外，第一与非门 130 对第三采样器 140 的输入信号 OUT2 和输出信号 OUT3 执行与非运算，并生成第二扫描信号 SCAN[2]，该第二扫描信号 SCAN[2]在时钟信号 CLK 的第一周期的低电平时间段期间为低电平。

第二或门 150 对第四采样器 160 的输入信号 OUT3 和输出信号 OUT4(在图 6 中未示出)执行逻辑或运算，并生成第三扫描信号 SCAN[3]，该第三扫描

信号 SCAN[3]在时钟信号 CLK 的第二周期的高电平时间段期间为低电平。

即，通过对偶数采样器的输入信号和输出信号的逻辑或运算生成奇数扫描信号 SCAN[1,3,5,...]，而通过对奇数采样器的输入信号和输出信号的与非运算生成偶数扫描信号 SCAN[2,4,6,...]。

在其他实施例中，通过以不同的方式施加时钟信号 CLK 和开始信号 IN，可通过与非运算来生成奇数扫描信号 SCAN[1,3,5,...]，可通过逻辑或运算来生成偶数扫描信号 SCAN[2,4,6,...]。

尽管如所述示例性实施例所示，采样器 100、120、140 和 160、或门 110 和 150、与非门 140 每个都包括 PMOS 晶体管，但可用 NMOS 来代替。然而，扫描驱动器的所有晶体管具有相同的传导类型。扫描驱动器的晶体管可具有与被扫描信号驱动的像素的晶体管相同的传导类型。

如上所述，本发明的扫描驱动器包括相同传导类型的晶体管，并具有简单的电路结构。因此，可通过使用系统化面板(SOP)技术在相同的基底上容易地形成显示装置的像素和扫描驱动器。

本发明的实施例描述了可通过使用相同传导类型的晶体管而形成的扫描驱动器。本发明的扫描驱动器还可具有可在基底上容易地形成的简单电路。

图 7 示出根据本发明实施例的有机发光显示装置 700。图 7 的有机发光显示装置 700 可包括本发明实施例描述的扫描驱动器。有机发光显示装置 700 包括：显示区域 730，包括连接到扫描线 S1 至 Sn 和数据线 D1 至 Dm 的像素 740；扫描驱动器 710，驱动扫描线 S1 至 Sn；和数据驱动器 720，驱动数据线 D1 至 Dm。扫描驱动器 710 生成扫描信号，并将生成的扫描信号提供给扫描线 S1 至 Sn。数据驱动器 720 生成数据信号，并将生成的数据信号与扫描信号同步提供给数据线 D1 至 Dm。显示区域 730 分别从来自外部的第一电源 ELVDD 和第二电源 ELVSS 接收第一电能和第二电能，并将第一电能和第二电能提供给像素 740。然后像素 740 响应于数据信号而控制从第一电源 ELVDD 流向第二电源 ELVSS 的电流通过有机发光二极管装置，以生成与数据信号相应的光分量。

尽管为了示出的目的已经描述了本发明的示例性实施例，但是本领域的技术人员应该理解，在不脱离权利要求及其等同物中公开的本发明的范围和精神的情况下，可进行各种修改、添加和替换。




图 1




图 2




图 3




图 4




图 5




图 6




图 7

专利名称(译)	扫描驱动器和具有该扫描驱动器的有机发光显示装置		
公开(公告)号	CN100472594C	公开(公告)日	2009-03-25
申请号	CN200610108990.6	申请日	2006-07-31
[标]申请(专利权)人(译)	三星斯笛爱股份有限公司		
申请(专利权)人(译)	三星SDI株式会社		
当前申请(专利权)人(译)	三星移动显示器株式会社		
[标]发明人	郑宝容		
发明人	郑宝容		
IPC分类号	G09G3/30 G09G3/20 H05B33/08 H05B33/14		
CPC分类号	G09G2300/0408 G09G3/3266		
审查员(译)	常青		
优先权	1020050070395 2005-08-01 KR		
其他公开文献	CN1909040A		
外部链接	Espacenet SIPO		

摘要(译)

提供了一种将扫描信号提供给有机发光显示装置(OLED)的扫描驱动器。所述扫描驱动器包括相同传导类型的晶体管。为了生成各扫描信号，扫描驱动器包括：多个采样器，每一个采样器都与时钟信号或反相时钟信号同步对输入信号采样；或门和与非门，它们中的每一个都对相邻采样器的输出信号执行逻辑运算并生成扫描信号。所述采样器、或门和与非门包括相同传导类型的晶体管。

