

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G09G 3/30 (2006.01)

G09G 3/20 (2006.01)

H05B 33/08 (2006.01)

H05B 33/14 (2006.01)



[12] 发明专利申请公开说明书

[21] 申请号 200510125541.8

[43] 公开日 2006年6月7日

[11] 公开号 CN 1783188A

[22] 申请日 2005.11.25

[21] 申请号 200510125541.8

[30] 优先权

[32] 2004.11.26 [33] JP [31] 2004-342126

[71] 申请人 佳能株式会社

地址 日本东京

[72] 发明人 川崎素明 井关正己 川野藤雄

山下孝教

[74] 专利代理机构 中国国际贸易促进委员会专利商
标事务所
代理人 王萍


权利要求书 3 页 说明书 15 页 附图 5 页

[54] 发明名称

电流编程设备，有源矩阵型显示设备和电流编程方法

[57] 摘要

一种有源矩阵型显示设备，其中多个像素电路被排列在一个矩阵中，所述多个像素电路的每一个具有电致发光元件 EL，用于控制在所述 EL 中流动的电流的第一场效应晶体管，以及提供在所述第一场效应晶体管的栅极和漏极之间的第二场效应晶体管，沿着一个方向排列的多个像素电路和每一列的数据线相连，所述第二 FET 在预定的时间间隔内被导通，在所述数据线中流动的图像数据电流被提供给第一场效应晶体管的栅极和漏极，借以写图像数据电流的电流值。预充电电路和数据线相连，在预定的时间间隔期满时，在写操作之前，一个预定电流值的电流被提供给图像数据电流，使得第一 FET 的栅-源电压等于或大于一个阈值。因而，解决了由于第一 FET 的阈值电压的改变而引起的写缺陷。



1.一种电流编程设备，其中

多个电路和数据线相连，所述多个电路的每一个具有第一场效应
5 晶体管和提供在所述第一场效应晶体管的控制电极和一个主电极之间的
的开关，

所述多个电路的所述开关在预定的时间间隔内按照顺序被导通，
在所述数据线中流动的数据电流被提供给所述第一场效应晶体管的所
述控制电极和所述一个主电极，借以作为所述第一场效应晶体管的另
10 一个主电极和所述控制电极之间的电压的值把所述数据电流的电流值
写入所述多个电路的每一个中，

其中，用于沿着和所述数据电流的方向相同的方向产生预定电流
的恒流源与所述数据线相连，所述恒流源按这种方式向所述数据线提
供预定电流，使得在所述多个电路的每一个的所述写操作中，在所述
15 预定的时间间隔期满之前，在所述第一场效应晶体管的另一个主电极
和所述控制电极之间的电压等于或大于在所述多个电路中的所述第一
场效应晶体管的阈值电压的最大值。

2.如权利要求1所述的设备，其中，所述恒流源刚好在所述多个
电路的每一个的所述开关导通之后开始供应预定的电流。

20 3.如权利要求1所述的设备，其中，所述恒流源完成提供预定的
电流，同时留下一个时间间隔，该时间间隔足以按照在完成提供所述
预定电流之后的所述预定时间间隔内的所述数据电流的电流值来确定
所述第一场效应晶体管的另一个主电极和所述控制电极之间的电压的
值。

25 4.如权利要求1所述的设备，其中，所述恒流源的预定电流的值
由在一个时间间隔内提供给所述数据线的电流来设置，在所述时间间
隔期间所述多个电路的任何一个都不和所述数据线相连。

5.如权利要求4所述的设备，其中，被提供给所述数据线并设置
所述恒流源的预定电流的电流是在所述数据电流的一个可变范围内的

电流。

6.如权利要求5所述的设备,其中,被提供给所述数据线并设置所述恒流源的预定电流的电流是在所述数据电流的可变范围内的最大电流。

5 7.如权利要求1所述的设备,还包括:

被提供在所述电路的每一个的所述开关和所述数据线之间的第二开关;以及

和所述电路的每一个的所述第一场效应晶体管的所述一个主电极相连、并在所述预定时间间隔之外的一个时间间隔内从所述电路的
10 每一个的所述一个主电极提取被写电流的第三开关。

8.如权利要求1所述的设备,其中所述恒流源具有:

(A) 电流设置单元,其具有第二场效应晶体管,被提供在所述第二场效应晶体管的控制电极和一个主电极之间的第四开关,以及被提供在所述第四开关和所述数据线之间的第五开关,其在所述多个电
15 路的任何一个都不和所述数据线相连的时间间隔内导通所述第四开关,把从外部提供给所述数据线的电流引导到所述第二场效应晶体管的所述控制电极和所述一个主电极,并作为在所述第二场效应晶体管的另一个主电极和所述控制电极之间的电压的值写入所述电流的值;
以及

20 (B) 电流供应单元,其具有电流镜电路,提供在所述电流镜电路的输入端和所述第二场效应晶体管的所述一个主电极之间的第六开关,以及提供在所述电流镜电路的输出端和所述数据线之间的第七开关,其导通所述第六开关,按照被写在所述电流设置单元中的电压值把一个电流引导到所述电流镜电路的所述输入端,导通所述第七开关,
25 并把所述电流镜电路的输出电流提供给所述数据线。

9.一种有源矩阵型显示设备,其中,多个像素电路被排列在一个矩阵中,所述多个像素电路的每一个具有电流驱动型显示元件,用于控制在所述电流驱动型显示元件中流动的电流的第一场效应晶体管,以及提供在所述第一场效应晶体管的控制电极和一个主电极之间的开

关，沿着列的方向排列的所述多个像素电路与一根数据线相连，

与所述一根数据线相连的所述像素电路的所述开关在预定的时间间隔内按照顺序被导通，在所述数据线中流动的图像数据电流被提供供给所述像素电路的所述第一场效应晶体管的每一个的所述控制电极和所述一个主电极，借以作为在所述第一场效应晶体管的另一个主电极和所述控制电极之间的电压的值把所述图像数据电流的电流值写入每个所述像素电路中，

其中，用于沿着和所述图像数据电流的方向相同的方向产生预定电流的恒流源与所述数据线相连，所述恒流源用这种方式向所述数据线提供预定电流，使得在所述像素电路的每一个的所述写入操作中，在所述预定的时间间隔期满之前，在所述第一场效应晶体管的另一个主电极和所述控制电极之间的电压等于或大于在沿着列的方向排列的所述多个像素电路中的所述第一场效应晶体管的阈值电压的最大值。

10.如权利要求 9 所述的设备，其中，所述电流驱动型显示元件是电致发光元件，其根据注入电流而发光。

11.一种电流编程方法，其中，多个电路和数据线相连，所述多个电路的每一个具有第一场效应晶体管和提供在所述第一场效应晶体管的控制电极和一个主电极之间的开关，

所述多个电路的所述开关在预定的时间间隔内按照顺序被导通，在所述数据线中流动的数据电流被提供供给所述第一场效应晶体管的所述控制电极和所述一个主电极，借以作为在所述第一场效应晶体管的另一个主电极和所述控制电极之间的电压的值把所述数据电流的电流值写入所述多个电路的每一个中，

其中，用于沿着和所述数据电流的方向相同的方向产生预定电流的恒流源也和所述数据线相连，从所述恒流源用这种方式向所述数据线提供预定电流，使得在连接到所述数据线的所述多个电路的每一个的写入操作中，在所述预定的时间间隔期满之前，在所述第一场效应晶体管的另一个主电极和所述控制电极之间的电压等于或大于在所述多个电路中的所述第一场效应晶体管的阈值电压的最大值。

电流编程设备，有源矩阵型 显示设备和电流编程方法

5

技术领域

本发明涉及电流编程设备，有源矩阵型显示设备和电流编程方法。更具体地说，本发明优选地用在使用电流驱动型显示元件的有源矩阵型显示设备中。

10

背景技术

在使用电致发光元件的有源矩阵型显示设备中，使用用于在每个像素的驱动电路中写和存储发光元件的驱动电流的电流写入型电路。在本说明书中，在这种矩阵型显示设备的每个像素中写和存储驱动电

15

流的操作被称为电流编程，用于电流编程的电路被称为电流编程电路。用于保持作为晶体管的栅-源电压被提供给数据线的电流的电流编程电路在美国专利 No.2002195964 中被披露了。这个专利文件披露了，当通过沿着写电流被关断的方向提供电流而把数据写入电流编程电路时，可以改善黑的灰度显示和低的亮度级。

20

当使用常规的电流写入型像素电路时，存在一种情况，其中图像数据电流的写操作不能在每个像素电路中被稳定地执行。将在下面进行详细解释，这是因为每个像素的驱动晶体管的阈值是不同的。

本发明的目的在于提供一种电流编程设备，有源矩阵型显示设备和电流编程方法，其中可以稳定地执行图像数据电流的写操作。

25

发明内容

为实现上述目的，按照本发明，提供一种电流编程设备，其中多个电路和数据线相连，所述多个电路的每一个具有第一场效应晶体管和设置在所述第一场效应晶体管的控制电极和一个主电极之间的开

关，

所述多个电路的开关在一个预定的时间间隔内按照顺序被导通，在数据线中流动的数据电流被提供给第一场效应晶体管的控制电极和一个主电极，借以作为所述第一场效应晶体管的另一个主电极和控制电极之间的电压的值把数据电流的电流值写入多个电路的每个中，

其中，用于沿着和数据电流的方向相同的方向产生预定电流的恒流源和数据线相连，所述恒流源用这种方式向数据线供给预定电流，使得在所述多个电路的每一个的写操作中，在预定的时间间隔期满之前，在第一场效应晶体管的另一个主电极和控制电极之间的电压等于或大于在多个电路中的第一场效应晶体管的阈值电压的最大值。

按照本发明，提供一种有源矩阵型显示设备，其中多个像素电路被排列在一个矩阵中，所述多个像素电路的每一个具有电流驱动型显示元件，用于控制在电流驱动型显示元件中流动的电流的第一场效应晶体管，以及提供在第一场效应晶体管的控制电极和一个主电极之间的开关，沿着列的方向排列的多个像素电路和一个数据线相连，

和一个数据线相连的像素电路的开关在预定的时间间隔内按照顺序被导通，在数据线中流动的图像数据电流被供给像素电路的第一场效应晶体管的每一个的控制电极和一个主电极，借以作为在第一场效应晶体管的另一个主电极和控制电极之间的电压的值把图像数据电流的电流值写入每个像素电路中，

其中，用于沿着和图像数据电流的方向相同的方向产生预定电流的恒流源和数据线相连，所述恒流源用这种方式向数据线供给预定电流，使得在所述像素电路的每一个的写操作中，在所述预定的时间间隔期满之前，在第一场效应晶体管的另一个主电极和控制电极之间的电压等于或大于在沿着列的方向排列的多个像素电路中的第一场效应晶体管的阈值电压的最大值。

按照本发明，提供一种电流编程方法，其中多个电路和数据线相连，所述多个电路的每一个具有第一场效应晶体管和提供在第一场效应晶体管的控制电极和一个主电极之间的开关，

所述多个电路的开关在一个预定的时间间隔内按照顺序被导通，在数据线中流动的数据电流被提供给第一场效应晶体管的控制电极和一个主电极，借以作为第一场效应晶体管的另一个主电极和控制电极之间的电压的值把数据电流的电流值写入多个电路的每个中，

5 其中，用于沿着和数据电流的方向相同的方向产生预定电流的恒流源还和数据线相连，从所述恒流源用这种方式向数据线供给预定电流，使得在所述多个电路的每一个的写操作中，在所述预定的时间间隔期满之前，在第一场效应晶体管的另一个主电极和控制电极之间的电压等于或大于在多个电路中的第一场效应晶体管的阈值电压的最大
10 值。

按照本发明，数据线杂散电容的影响被抑制，因而数据电流的写操作被稳定。

附图说明

15 图 1 是表示按照本发明的第一实施例的像素电路、零电流设置电路和预充电电路的结构例子的图；

图 2 是用于解释按照本发明的第一实施例的每个电路的操作的定时图；

20 图 3 是表示在数据电流、充电电流和数据线的电位的改变的定时图；

图 4 是表示按照本发明的有源矩阵电致发光显示设备的结构的结构图；

图 5 是用于解释作为比较例在未提供预充电电路的情况下的像素电路的操作的定时图；以及

25 图 6 是表示在未提供预充电电路的情况下数据线的的数据电流和电位的改变的定时图。

具体实施方式

下面参照附图详细说明本发明的实施例。

图4是表示按照本发明的有源矩阵电致发光显示设备的结构的结构图。

在图4中，标号1表示由排列在矩阵中的像素电路构成的像素电路单元。在像素电路单元1中，像素电路和电致发光元件被排列在矩阵中，并包括用于沿着行的方向连接它们的扫描信号线和用于沿着列的方向连接它们的数据线。

标号2表示作为电流供应电路的预充电电路；标号3表示零电流设定电路；标号4表示列电流控制电路。预充电电路2，零电流设置电路3和列电流控制电路4形成每个数据线。

根据充电设置电流把充电电流写入预充电电路2，预充电电路2在预定定时向数据线供应电流。基于零设置电流（参考电流）的电流被写入零电流控制电路3，零电流设置电路3在预定定时把该电流供给数据线。列电流设置电路4向沿着列方向由数据线、预充电电路2和零电流设置电路3连接的多个像素电路分别供应数据电流、零设置电流和充电设置电流。

标号5表示列扫描电路，用于采样RGB的3个图像信号，它们被输入到每一列的列电流控制电路4，标号6表示行扫描电路，其和沿着行方向排列的像素电路相连，并按照顺序输出每行的行扫描信号P1m和P2m（假定具有M个行扫描信号线，m是1至M的整数）。在下面的实施例所示的像素电路的例子中，因为每个像素电路具有两个行选择信号线，这里还假定具有两个行扫描信号。不过，本发明不限于具有两个行选择信号线的情况，而是也可以应用于行选择信号线的数量等于1，3等的情况，这取决于像素电路。

图1表示按照本发明第一实施例的电流编程电路。本实施例的电流编程电路100包括：第一行像素电路110；第二行像素电路120（虽然还有第三行像素电路，第四行像素电路...，在图1中它们被省略了）；零电流设置电路130；以及预充电电路140。虽然在图1中只示出了和一个数据线相连的编程电路，自然，在图4的矩阵显示设备中具有多个数据线，并且每个数据线具有相同的编程电路。

图 2 是用于解释图 1 所示的电路的操作的定时图。图 2 表示被输入到图 1 中的信号线 P1z,P2z,...的信号的时间相关的改变。纵坐标轴表示每个信号的电压的值,横坐标轴表示时间。

图 3 是一个定时图,表示在图 1 的数据线“data”中流动的总电流“ I_{data} ”、在和像素电路相连的部分的数据线中流动的数据电流“ I_{data} ”、零电流设置电路 130 的输出电流“ I_z ”、由预充电电路 140 产生的充电电流“ I_{pc} ”、以及数据线的电位“ $V(data)$ ”中每一个的改变。作为 $V(data)$,按照在第一行像素电路 110 的驱动晶体管 M12 的阈值 $V_{th}(M12)$ 的幅值和第二行像素电路 120 的驱动晶体管 M16 的阈值 $V_{th}(M16)$ 的幅值之间的差示出了三种电压。

图 5 和图 6 是在未提供预充电电路 140 的情况下假定编程电路 100 作为本实施例的对照例时的定时图。P11,P12,P21 和 P22 表示由和图 1 所示的相同的标号表示的第一和第二行像素电路 110、120 的行选择信号线的信号。P13-P24 类似地表示第三和第四行像素电路(未示出)的行选择信号线的信号。

首先,为了易于理解本发明,参照图 1 和 5 说明在未提供预充电电路 140 的情况下编程电路 100 的驱动电流编程操作和随后的发光操作。这里也将在省略零电流设置电路 130 的操作的同时进行解释。在本实施例中,pMOS 晶体管 M12 和 M16 相应于第一场效应晶体管,它们的栅极相当于控制电极,它们的源极和漏极相当于主电极,nMOS 晶体管 M13 和 M17 分别相当于开关。

现考虑在图 1 中和数据线 data 相连的第一行像素电路 110 的操作。

在图 5 中,当行扫描信号 P11 被设置为高电平时,作为用于第一编程(行选择)的开关的 nMOS 晶体管 M14 被导通,作为用于选择发光的开关的 pMOS 晶体管 M15 被截止。当行扫描信号 P21 被设置为高电平时,作为用于第二编程的开关的 nMOS 晶体管 M13 被导通。

因而,在数据线中流动的图像数据电流 I_{data} 被引向作为驱动晶体管的 pMOS 晶体管 M12 的栅极和漏极,借以对连接在栅极和源极

之间的电容器 C3 充电。当晶体管 M12 的栅极和源极之间的电压超过一个阈值时，晶体管 M12 导通，数据电流 I_{data} 作为晶体管 M12 的漏极电流流动。因此，漏极端电压和数据线电压 $V(data)$ 由这个电流的值确定。电容器 C3 作为电压值存储数据电流 I_{data} 。

5 当在一个预定时间间隔内行扫描信号 P21 被设置为低电平时，作为用于第二编程的开关的 nMOS 晶体管 M13 被截止，电容器 C3 的电压被保持。其间晶体管 M13 导通的时间间隔是第一行像素电路的驱动电流编程周期。

接着，当行扫描信号 P11 被设置为低电平时，作为用于第一编程
10 （行选择）的开关的 nMOS 晶体管 M14 被截止，作为用于选择发光的开关的 pMOS 晶体管 M15 被导通。因而，由保持在电容器 C3 中的电压（即，在用于驱动的晶体管 M12 的栅极和源极之间的电压）确定的电流从 pMOS 晶体管 M12 的漏极流入电致发光元件 EL。

用这种方式，图像数据电流 I_{data} 控制通过保持在电容器 C3 中的
15 电压在电致发光元件 EL 中流动的电流。

当第一行电流设置周期期满时，第二行电流设置周期开始，并且根据图像数据信号在每行的电流设置周期内按照顺序写入驱动电流。

电致发光元件 EL 在直到下一个电流写操作的时间间隔内维持发光，即，这个时间间隔是在写扫描完成之后电流被写入另一个行像素
20 电路的时间间隔和垂直消隐时间（消隐时间间隔）。在其间进行发光的时间间隔（黑色显示的情况下为不发光的时间间隔）是发光周期。当第一行电流设置周期期满时，第二行电流设置周期开始，对于每一行在电流设置周期内根据图像数据信号按照顺序写入驱动电流。

从根本上，根据不受驱动晶体管的特性改变的影响的观点，通过
25 上述的电流编程有效地控制每个像素电路。不过，一般地说，在数据线中确实存在杂散（寄生）电容，例如和其他布线的重叠，所连接的晶体管的端子间的电容，或其类似情况。由于这种杂散电容，使得小电流的编程操作是不稳定的。按照本发明的发明人等人的观察，在低亮度区域内发生带黑色的脉动。因为这种现象是由于存在杂散电容和

布置在板上的驱动晶体管的特性的改变引起的，所以其成为一种固定的图案噪声，作为一种显著的现象出现，并使图像质量变差。由于实现高效率的大显示屏和 EL 元件，其中数据线的杂散电容增加，使得这种现象更加显著。

5 下面参照图 1, 5 和 6 说明上述现象。

考虑这样的情况，其中在图 1 的编程电路中，第一行像素电路 110 到第四行像素电路（未示出）和数据线 data 相连，在第一到第四行像素电路中的驱动电流的编程分别在图 5 所示的第一到第四电流设置周期内进行。

10 假定所有的图像数据电流 I_{data} 具有相同的电流值，即： $I_{data1}=I_{data2}=I_{data3}=I_{data4}$ ，进行低亮度值的显示并且电流值非常小。作为第一到第四行像素电路的驱动晶体管的 pMOS 晶体管 M12, M16 等的阈值电压用 $V_{th1}, V_{th2}, V_{th3}$ 和 V_{th4} 表示。假定它们的值不同，并具有关系：

15 $V_{th2} > V_{th1}$,
 $V_{th3} = V_{th2}$, 并且
 $V_{th4} < V_{th3}$.

当 nMOS 晶体管 M14, M13 在第一行电流设置周期 (t_0-t_1) 导通时，第一行像素电路的驱动晶体管 M12 的栅极和数据线相连。

20 现在假定在时间 t_0 之前数据线电位 $V(data)$ 作为初始状态足够低，超过 V_{th1} 的电压很快加于栅极和源极之间，使得晶体管导通而流过源-漏电流 I_{d1} 。

25 当源-漏电流 I_{d1} 接近图像数据电流 I_{data1} 时，栅极电位收敛于一个预定的电位，使得图像数据电流 I_{d1} 作为在栅极和源极之间的电压被写入。此时，数据线的电位 $V(data)$ 由驱动晶体管 M12 的漏电流的值确定。

在本例中，因为漏极电流 I_{data1} 非常小，在源极和漏极之间的电压也小。因此，可以认为在时间间隔 t_0-t_1 内 $V(data)$ 的时间相关的改变达到一个电位的平衡状态，该电位低于 V_{cc} 大约 V_{th1} 。这个电位

在图 6 中被写为“ I_{data1} ”，表示该电位根据电流 I_{data1} 被确定。

现在说明第二行电流设置周期(t_1-t_2)。

当第二行像素电路的 nMOS 晶体管 M17 和 M18 导通时，驱动晶体管 M16 的栅极和数据线相连。不过，在此时的数据线被设置为在第一电流设置周期 t_0-t_1 结束时的数据线电位，即，在图 6 的 $V(\text{data})$ 的曲线中由 I_{data1} 示出的电位。如上所述，这个电位比 V_{cc} 低 V_{th1} 。

因为第二行像素电路的驱动晶体管 M16 的阈值 V_{th2} 低于 V_{th1} ($V_{th2} > V_{th1}$)，驱动晶体管 M16 不会很快导通，因而不流过源-漏电流。因此，M16 的栅极电位，即，数据线电位不由 M16 确定，而由数据线的杂散电容 C_x 的电位规定。

虽然数据线的电位 V_{data} 由于小的数据电流而逐渐减小，因为数据线的杂散电容大，其减小的速率小。在第二行电流设置周期(t_1-t_2)内，在驱动晶体管 M16 的栅极和源极之间的电压不超过 V_{th2} ，并且晶体管 M16 被保持在截止状态。因此，根据图像数据电流 I_{data2} ($= I_{data1}$) 把电流写入电容器 C4 的电压的操作不能进行。这种状态被称为“电流编程的缺陷”。

此外，在第三行电流设置周期(t_2-t_3)内，第三行像素电路的数据线的电位 V_{data} 和驱动晶体管（图中未示出）的栅极电位随后减少 I_{data3} 。当在栅极和源极之间的电压超过 V_{th3} ($V_{th3} = V_{th2}$) 时，驱动晶体管的源-漏电流流过，栅极电位收敛于一个预定的电位，并且基于图像数据电流 I_{data3} ($I_{data3} = I_{data2}$) 的电流作为在栅极和源极之间的电压被写入。当数据线的杂散电容 C_x 更大时，也存在在第三行像素电路中发生电流编程缺陷的情况。

接着，因为驱动晶体管的阈值电压 V_{th4} 在第四行电流设置周期 (t_3-t_4) 期间小于 V_{th3} ($V_{th4} < V_{th3}$)，所以当第四行像素电路的开关接通时，数据线电位低于 ($V_{cc} - V_{th4}$)。因而，第四行像素电路的驱动晶体管很快导通，源-漏电流流过，进行电流编程。

因为在驱动晶体管 M16 的栅极和源极之间的电压不超过在电流设置周期(t_1-t_2)期间驱动晶体管的阈值电压，所以在第二行电流设置

周期期间发生电流编程缺陷。

即使超过阈值电压，当驱动晶体管 M16 的漏极电流非常小并且数据线的杂散电容 C_x 的充电/放电未完成时，漏极电流也和 I_{data} 不一致。因此，不能精确地把电压写入像素的电容器 C4 中。

5 为了正确地执行电流编程，在驱动晶体管导通之后，需要确保足够的时间以允许在电流设置周期内漏电流完成对杂散电容的充电/放电。

在本实施例中，提供电流供应电路，用于在利用电流数据进行的电流编程操作终止之前的一个预定时间间隔，利用预定的电流对数据线的杂散电容充电。这个由电流供应电路提供的预定电流通过充电操作对所有的行把在驱动晶体管的栅极和源极之间的电压设置成等于或大于阈值电压。因而，在以小电流进行的电流编程操作中，保证每个像素的驱动晶体管的自放电操作，以改善电流编程操作。

下面参照图 1-3 说明本发明的一个实施例。如图 2 所示，在充电电流设置周期之前具有零电流设置周期，用于在零电流设置电路中设置零电流。零电流设置电路和零电流设置周期将在后面说明。现在说明每个像素电路的充电电流设置周期和电流设置周期。

20 作为图 1 所示的电流供应电路的预充电电路 140 是一个恒流源，用于在每行的像素电路 110, 120 等的电流设置周期期间在一个预定时间间隔内供应预定的电流。预充电电路 140 产生和数据线上的图像数据电流的方向相同的方向的电流。所述预定时间间隔和预定的电流指的是不依赖于数据电流的幅值的时间间隔和电流值，因而在多个像素电路中是共同的。

25 图 1 的预充电电路 140 由以下部分构成：电流设置电路部分（在 M8 的左侧的部分），具有和每个像素电路相同的结构；以及包括开关的电流镜电路部分（在除去 M8 的 M8 右侧的部分）。

在其中电流编程有缺陷的像素电路中，直到电流写操作结束的时间间隔长，并超过像素电路的电流设置周期。

为了缩短直到驱动晶体管的栅极和源极之间的电压超过阈值的

时间间隔，作为电流供应电路的预充电电路 140 在像素电路的电流设置周期中的电流写操作结束之前，换句话说，在栅极电位收敛于预定值之前，对图像数据电流增加一个预定的电流。为了在栅-源电压超过阈值之后确保足够长的电流写周期，如图 2 和图 3 所示，希望在像素电路的电流设置周期刚好开始之后对图像数据电流增加预定电流。

考虑到驱动晶体管的阈值电压的变化，由预充电电路提供的预定电流的电流值按下述设置。

为了通过预充电来消除电流编程的缺陷，必须在和数据线相连的所有像素电路中设置足以使驱动晶体管导通的预充电电流。即，预充电电流必须被这样设置，使得其超过在沿列方向相连的所有像素电路中的驱动晶体管的阈值，并变成在列中的驱动晶体管的阈值电压的最大值，或者变成超过这个值的电压。

在其间供应预定电流的时间间隔 $T1$ 必须被设置为大于由数据线的负载电容（像素的杂散电容 Cx 和电荷保持电容 $C3$ 的和）、最大阈值 $Vth(max)$ 和预充电电流的设置值确定的时间常数，使得充分减小数据线的电位。即，

$$T1 > (Cx + C3) \cdot Vth(max) / Ipc$$

此外，由预充电电路提供的电流 Ipc 越大， $T1$ 的值可以设置得越短。因此，优选地，把 Ipc 设置为一个较大的值。

实际上，如本实施例所示，因为电流 Ipc 也由和数据电流相同的列电流控制电路（图 4 中的 4）形成，并被提供给预充电电路 2，在许多情况下 Ipc 可以只在数据电流的范围内改变。在这种情况下， Ipc 被设置为在数据电流的可变范围内的一个预定值，优选地，选择等于数据电流的最大值的一个值。在驱动晶体管导通之后，最好是快速截止预充电电流，使得在像素电路的电流设置周期内完成通过数据电流进行的写操作。

换句话说，优选地，设置一个剩余时间间隔 $T2$ 大于由数据线的电压波动范围 $\Delta Vdata$ 、杂散电容 Cx 、像素电路的电容 $C3$ 以及数据电流 $Idata$ 所确定的时间常数，使得即使在数据电流小时也能完成电流

写操作。即，

$$T2 > (Cx + C3) \cdot \Delta V_{data} / I_{data}$$

用于一行的像素电路的电流设置的时间间隔 T (t_2-t_3, t_3-t_4 , 或类似时间间隔, 图 3) 由时间间隔 $T1$ 和剩余时间间隔 $T2$ 构成, 在 $T1$ 期间, 预充电电流被加于数据电流, 并提供合成电流, 即,

$$T=T1+T2$$

在本实施例中, 没有规定数据线的电位通过预充电电路的电流供应被固定, 但是该充电电位取决于每个像素电路的驱动晶体管的特性。预充电电路被这样构成, 使得在垂直消隐时间间隔内可以由数据电流产生预定电流 (充电电流), 并通过使用例如水平消隐时间间隔进行预充电。

充电电流值 I_p (pMOS 晶体管 $M5$ 的漏极电流) 由这样一种方法决定, 使得在预定的垂直消隐时间间隔内供应给数据线 $data$ 的电流以和像素电路类似的方式进行对 pMOS 晶体管 $M5$ 的电流编程 (设置) ($M6=M7=ON, M8=OFF$)。在每一行中 (每个水平扫描时间间隔) 对相关的像素电路执行的电流编程 (设置) 操作的预定的开始时间间隔内 ($pc=1$; 例如, 水平消隐时间间隔) 执行通过充电电流值 I_p 进行的预充电操作。

预充电电路的电流设置电路包括: 和数据线相连的 nMOS 晶体管 $M7$; 被提供在 pMOS 晶体管 $M5$ 的栅极和 nMOS 晶体管 $M7$ 之间的 nMOS 晶体管 $M6$; pMOS 晶体管 $M5$, 其中根据在数据线中流动的充电设置电流把一个电流作为栅-源电压写入; 以及提供在构成电流镜电路的 pMOS 晶体管 $M5$ 和 nMOS 晶体管 $M9$ 之间的 pMOS 晶体管 $M8$ 。

预充电电路的电流镜电路包括: 其源极和栅极相连的 nMOS 晶体管 $M9$; 其栅极和 nMOS 晶体管 $M9$ 的栅极相连的 nMOS 晶体管 $M10$; 以及提供在 nMOS 晶体管 $M10$ 和数据线之间的 nMOS 晶体管 $M11$ 。

参照图 1 到图 3, 下面说明在由预充电电路提供电流的情况下像

素电路的预充电电路的充电电流设置操作（充电电流写操作）和驱动电流编程操作。

首先说明预充电电路的充电电流设置操作（充电电流写操作）。

当信号 P1p 和 P2p 被设置于高电平并且 nMOS 晶体管 M7 和 M6 被导通时，和 pMOS 晶体管 M5 的栅极相连的电容器 C2 的栅-源电压根据在数据线中流动的充电设置电流 I_p ($= I_{px} - I_z$: I_z 代表来自零电流设置电路的设置电流) 被设置。

接着，当信号 P2p 被设置为低电平时，nMOS 晶体管 M6 被截止，电容器 C2 上的电压被保持并作为电流值被写入。此后，当信号 P1p 被设置为低电平时，nMOS 晶体管 M7 被截止，pMOS 晶体管 M8 导通。

下面说明在由预充电电路提供电流的情况下像素电路的驱动电流编程操作。

例如，当信号 Pc 在第二行电流设置周期内被置于高电平时，在预充电电路中，借助于 pMOS 晶体管 M5 的栅极电位而流过源-栅电流。源-漏电流是电流镜处理的，充电电流 I_{pc} 通过 nMOS 晶体管 M11 流动。

在第二行电流设置周期内信号 Pc 处于高电平的时间间隔内，充电电流 I_{pc} 流过，使得增加在数据线中流动的图像数据电流。因而，电流 I_{data1}' ($= I_{data1} + I_{pc}$, $I_{data1} = I_{data1x} - I_z$: I_z 代表来自零电流设置电路的设置电流) 流动。因此，数据线的电位下降，与此同时，因为 nMOS 晶体管 M17 和 M18 在第二行电流设置周期导通，作为驱动晶体管的 pMOS 晶体管 M16 的栅极电位也下降。

即使像素电路的驱动晶体管的阈值电压 V_{th} 有差别，借助于允许充电电流 I_{pc} 流过从而增加在数据线中流动的图像数据电流并减少栅极电位，使得在每个像素电路的每个电流设置周期期间，驱动晶体管的源-栅电压超过阈值电压 V_{th} ，如上所述。每个像素的驱动晶体管的自放电操作被保证，改善了电流编程操作。

下面参照图 3 进一步解释。

现在假定所有的图像数据电流都是具有相同的电流值的小电流（在低灰度或黑色显示状态下的电流）（ $I_{data1x}=I_{data2x}$ ）。

作为第一行像素电路和第二行像素电路的驱动晶体管的 pMOS 晶体管 M12 和 M16 的阈值电压用标号 V_{th1} 和 V_{th2} 表示，假定在阈值电压的电压的值之间具有 $V_{th1}<V_{th2}$ 的关系。

假定在第一行电流设置周期中正常执行了电流编程操作。当 pMOS 晶体管 M12 和 M16 的阈值电压的电压值具有 $V_{th1}(M12)<V_{th2}(M16)$ 时，在预充电电路不向数据线提供电流的情况下，如上所述，由于数据线的杂散电容 C_x 的影响，驱动晶体管 M16 的栅-源电压在第二行电流设置周期期间不超过 V_{th2} ，基于图像数据电流 I_{data2} （ $=I_{data2x}-I_z$ ： I_z 表示来自零电流设置电路的设置电流）的电流写操作，即，电流编程，不能被执行（发生电流编程缺陷）。

不过，在本实施例中，通过预充电电路向数据线提供电流 I_{pc} ，如图 3 所示，即使当 $V_{th1}(M12)<V_{th2}(M16)$ 时，在第二行电流设置周期期间信号 P_c 处于高电平的时间间隔内，数据线的电位下降，与此同时，在第二行电流设置周期期间，nMOS 晶体管 M18 和 M17 导通，使得超过 V_{th} 的电压作为栅-源电压加到第二行像素电路的驱动晶体管 M16 的栅极，并流过源-漏电流。此后，信号 P_c 被置于低电平，栅极电位上升并收敛于预定电位，基于图像数据电流 I_{data2}' （ $=I_{data2x}-I_z+I_{pc}$ ： I_z 表示来自零电流设置电路的设置电流）的电流作为栅-源电压被写入。

图 3 还表示 pMOS 晶体管 M12 和 M16 的阈值电压的电压值被设置为 $V_{th1}(M12)=V_{th2}(M16)$ 以及 $V_{th1}(M12)>V_{th2}(M16)$ 的情况。

虽然上面已经说明了在由预充电电路提供电流的情况下像素电路的预充电电路的充电电流设置操作（充电电流写操作）和驱动电流编程操作，在本实施例中还提供有零电流设置电路，如图 1 和图 4 所示。

在黑色显示时，虽然希望设置线顺序数据线电流（line sequential data line）信号为零电流，实际上，根据电路结构，难于将其设置为

零电流。如果线顺序数据线电流信号未被设置为零电流，则电致发光元件 EL 的驱动电流不被设置为 0，使得不能充分地设置黑色显示。因此，提供零电流设置电路，使得能够充分地设置黑色显示。

5 在垂直消隐时间间隔被输入到图 4 的列电流控制电路 4 的图像信号电压被设置为零电流设置电压（黑色显示电压电平），并允许零设置电流（参考电流）在和列电流控制电路 4 相连的数据线中流动。这个时间间隔被称为零电流设置时间间隔（零电流编程时间间隔）。

10 当 nMOS 晶体管 M3 和 M2 在零电流设置周期内借助于设置控制信号 P1z,P2z 为高电平而分别导通时，和 PMOS 晶体管 M1 的栅极相连的电容器 C1 的电压被设置为和零设置电流具有相互关系的零电流设置电平。在每个像素电路的电流设置之后，基于零设置电流的设置电流 Iz 被设置为足以允许数据线中的电流流过 pMOS 晶体管 M1,M4 的栅-源电压。随后，当控制信号 P1z,P2z 为低电平时，电容器 C1 的电压被保持。

15 随后，假定在数据线中流过数据电流 Idata1x，以便设置第一行像素电路为图像显示（例如黑色显示），设置电流 Iz 在数据线中从零电流设置电路通过 pMOS 晶体管 M1 和 M4 流动。第一行像素电路的写设置电流 Idata1 被设置为 $Idata1 = Idata1x - Iz$ 。通过按照上述提供零电流设置电路，可以设置在各像素电路之间的黑色显示。

20 虽然电容器 C1-C4 可以由容性元件单独地构成，也可以代替作为一个元件形成每个电容器而使用在栅极和源极之间形成的杂散电容（栅极和源极区域的重叠电容或其类似物）。


25 虽然上面作为例子使用按照本发明的电流编程设备说明了使用电流驱动型显示元件的有源矩阵型显示设备，按照本发明的电流编程设备也可以应用于使用电流设置电路的设备，所述电流设置电路用于保持作为晶体管的栅-源电压被允许在数据线中流动的电流。这种应用不限于使用电流驱动型显示元件例如 LED、电致发光元件、电子发射器件（因为可以通过加速从电子发射器件发射的电子并使其撞击到图像形成部件例如荧光体或其类似物上来进行显示，这种电子发射器件

也包括在电流驱动型显示元件中)或其类似物的有源矩阵型显示设备,而是这种电流编程设备被用作用于模拟存储器或其类似物的电流编程的电路。本发明不限于矩阵型显示设备,而可以应用于直线形的显示设备。

5 虽然在本实施例中不总是需要提供零电流设置电路,但最好提供零电流设置电路,以便更精确地进行黑色显示的设置。因为来自预充电电路的电流在电流设置周期内直到电流写操作被完成的部分时间间隔内被应用,其最终不保持为作为栅-源电压的电流值。因此,即使其和由零电流设置电路产生的电流一道存在,其功能也不会变差。

10 本发明不限于使用电流驱动型发光元件例如电致发光元件、(EL元件)或其类似物的有源矩阵型显示设备,而也可以用于模拟存储器。

图1



100

数据线的杂散电容

图2




图 3




图4




图 5





图 6



专利名称(译)	电流编程设备，有源矩阵型显示设备和电流编程方法		
公开(公告)号	CN1783188A	公开(公告)日	2006-06-07
申请号	CN200510125541.8	申请日	2005-11-25
[标]申请(专利权)人(译)	佳能株式会社		
申请(专利权)人(译)	佳能株式会社		
当前申请(专利权)人(译)	佳能株式会社		
[标]发明人	川崎素明 井关正己 川野藤雄 山下孝教		
发明人	川崎素明 井关正己 川野藤雄 山下孝教		
IPC分类号	G09G3/30 G09G3/20 H05B33/08 H05B33/14		
CPC分类号	G09G3/325 G09G2300/0842 G09G2310/0248 G09G2320/0223		
代理人(译)	王萍		
优先权	2004342126 2004-11-26 JP		
其他公开文献	CN100409294C		
外部链接	Espacenet SIPO		

摘要(译)

一种有源矩阵型显示设备，其中多个像素电路被排列在一个矩阵中，所述多个像素电路的每一个具有电致发光元件EL，用于控制在所述EL中流动的电流的第一场效应晶体管，以及提供在所述第一场效应晶体管的栅极和漏极之间的第二场效应晶体管，沿着一个方向排列的多个像素电路和每一列的数据线相连，所述第二FET在预定的时间间隔内被导通，在所述数据线中流动的图像数据电流被提供给第一场效应晶体管的栅极和漏极，借以写图像数据电流的电流值。预充电电路和数据线相连，在预定的时间间隔期满时，在写操作之前，一个预定电流值的电流被提供给图像数据电流，使得第一FET的栅-源电压等于或大于一个阈值。因而，解决了由于第一FET的阈值电压的改变而引起的写缺陷。

