

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
G09G 3/20 (2006.01)
G09G 3/32 (2006.01)



[12] 发明专利说明书

专利号 ZL 200580047767.9

[45] 授权公告日 2009 年 12 月 16 日

[11] 授权公告号 CN 100570676C

[22] 申请日 2005.12.6

CN1497511A 2004.5.19

[21] 申请号 200580047767.9

US5952789A 1999.9.14

[30] 优先权

CN1512470A 2004.7.14

[32] 2004.12.7 [33] CA [31] 2,490,858

审查员 孙大林

[86] 国际申请 PCT/CA2005/001844 2005.12.6

[74] 专利代理机构 北京纪凯知识产权代理有限公司

[87] 国际公布 WO2006/060902 英 2006.6.15

司

[85] 进入国家阶段日期 2007.8.6

代理人 沙捷

[73] 专利权人 伊格尼斯创新有限公司

地址 加拿大安大略湖

[72] 发明人 A·内森 G·R·查吉

P·塞尔瓦蒂

[56] 参考文献

US6392617B1 2002.5.21

权利要求书 6 页 说明书 22 页 附图 22 页

US6348906B1 2002.2.19

US6229506B1 2001.5.8

[54] 发明名称

编程和驱动有源矩阵发光器件像素的方法和
系统

[57] 摘要

本发明提供了一种用于编程和驱动有源矩阵发光器件像素的方法和系统。像素是电压编程的像素电路，并具有发光器件、驱动晶体管和存储电容器。像素具有包括多个操作周期的编程周期和一个驱动周期。在编程周期，控制 OLED 和驱动晶体管之间的连接的电压，使得所需的驱动晶体管的栅-源极电压被存储在存储电容器中。



1. 一种编程和驱动显示系统的方法，所述显示系统包括：
具有排列成行和列的多个像素电路的显示阵列，每一个像素电路
具有：

具有第一端和第二端的发光器件，所述发光器件的第一端连接
到电压供应电极；

具有第一端和第二端的电容器；

具有栅极端、第一端和第二端的开关晶体管，所述开关晶体管的
栅极端连接到选择线，所述开关晶体管的第一端连接到用于传递
电压数据的信号线，所述开关晶体管的第二端连接到所述电容器的
第一端； 和

具有栅极端、第一端和第二端的驱动晶体管，所述驱动晶体管的
栅极端在第一节点处连接到所述开关晶体管的第二端和所述电容
器的第一端，所述驱动晶体管的第一端在第二节点处连接到所述
发光器件的第二端和所述电容器的第二端，所述驱动晶体管的第二
端连接到可控制的电压供应线；

驱动器，其用于驱动所述选择线、所述可控制的电压供应线和所
述信号线，以操作所述显示阵列；

所述方法包括以下步骤：

在编程周期，该编程周期包括第一操作周期、第二操作周
期和第三操作周期，

在所述第一操作周期，使所述信号线的电压达到第一
补偿电压，以使得所述第一节点达到该第一补偿电压，并使所述可
控制的电压供应线的电压达到第二补偿电压，以使得所述第二节点
达到该第二补偿电压；

在所述第二操作周期，使所述第二节点达到由
(VREF-VT)或(-VREF+VT)定义的第一电压，其中 VREF 表示基准
电压，VT 表示所述驱动晶体管的阈值电压；并且

在所述第三操作周期，使所述第一节点达到由
(VREF+VP)或(-VREF+VP)定义的第二电压，所述第一和第二电压

之间的差值被存储在所述存储电容器中，其中 VP 表示编程电压；

在驱动周期，将存储在所述存储电容器中的电压施加到所述驱动晶体管的栅极端。

2. 如权利要求 1 所述的方法，其中，发光器件是有机发光二极管。

3. 如权利要求 1 所述的方法，其中，至少一个所述晶体管是薄膜晶体管。

4. 如权利要求 1 所述的方法，其中，对每一行连续实施所述编程周期和所述驱动周期。

5. 一种编程和驱动显示系统的方法，所述显示系统包括：

具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：

具有第一端和第二端的发光器件，所述发光器件的第一端连接到电压供应电极或可控制的电压供应线；

第一电容器和第二电容器，每一个电容器具有第一端和第二端；

具有栅极端、第一端和第二端的第一开关晶体管，所述第一开关晶体管的栅极端连接到第一选择线，所述第一开关晶体管的第一端连接到所述发光器件的第二端，所述第一开关的第二端连接到所述第一电容器的第一端；

具有栅极端、第一端和第二端的第二开关晶体管，所述第二开关晶体管的栅极端连接到第二选择线，所述第二开关晶体管的第一端连接到用于传递电压数据的信号线；

具有栅极端、第一端和第二端的驱动晶体管，所述驱动晶体管的第一端在第一节点处连接到所述发光器件的第二端，所述驱动晶体管的栅极端在第二节点处连接到所述第一开关晶体管的第二端和所述第一电容器的第一端，所述驱动晶体管的第二端连接到所述电压供应电极或所述可控制的电压供应线；

所述第二开关晶体管的第二端在第三节点处连接到所述第一电容器的第二端和所述第二电容器的第一端；

驱动器，其用于驱动所述第一和第二选择线、所述可控制的电压供应线和所述信号线以操作所述显示阵列；

所述方法包括以下步骤：

在编程周期，该编程周期包括第一操作周期和第二操作周期，

在所述第一操作周期，控制所述第一节点和所述第二节点中的每一个的电压，使得 $(VT+VP)$ 或 $-(VT+VP)$ 被存储在所述第一存储电容器中，其中 VT 表示所述驱动晶体管的阈值电压，VP 表示编程电压；并且

在所述第二操作周期，使所述第三节点放电或充电；

在驱动周期，将存储在所述存储电容器中的电压施加到所述驱动晶体管的栅极端。

6. 如权利要求 5 所述的方法，其中，发光器件是有机发光二极管。

7. 如权利要求 5 所述的方法，其中，至少一个所述晶体管是薄膜晶体管。

8. 如权利要求 5-7 中的任一项所述的方法，其中，所述第一和第二选择线是公共选择线。

9. 如权利要求 5-7 中的任一项所述的方法，其中，一行的编程周期和驱动周期与相邻行的编程周期和驱动周期重叠。

10. 一种显示系统，包括：

具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：

具有第一端和第二端的发光器件，所述发光器件的第一端连接到电压供应电极；

具有第一端和第二端的电容器；

具有栅极端、第一端和第二端的开关晶体管，所述开关晶体管的栅极端连接到选择线，所述开关晶体管的第一端连接到用于传递电压数据的信号线，所述开关晶体管的第二端连接到所述电容器的第一端；和

具有栅极端、第一端和第二端的驱动晶体管，所述驱动晶体管的栅极端在第一节点处连接到所述开关晶体管的第二端和所述电容器的第一端，所述驱动晶体管的第一端在第二节点处连接到所述发光器件的第二端和所述电容器的第二端，所述驱动晶体管的第二端连接到可控制的电压供应线；

驱动器，其用于驱动所述选择线、所述可控制的电压供应线和所述信号线，以操作所述显示阵列；和

控制器，其用于使用所述驱动器在所述显示阵列的每一行上实施编程周期和驱动周期；

其中，所述编程周期包括第一操作周期、第二操作周期和第三操作周期，

其中，在所述第一操作周期，使所述信号线的电压达到第一补偿电压，以使得所述第一节点达到该第一补偿电压，并使所述可控制的电压供应线的电压达到第二补偿电压，以使得所述第二节点达到该第二补偿电压；

在所述第二操作周期，使所述第二节点达到由($V_{REF}-VT$)或($-V_{REF}+VT$)定义的第一电压，其中 V_{REF} 表示基准电压， VT 表示所述驱动晶体管的阈值电压，在所述第三操作周期，使所述第一节点达到由($V_{REF}+VP$)或($-V_{REF}+VP$)定义的第二电压，所述第一和第二电压的差值被存储在所述存储电容器中，其中 VP 表示编程电压；

其中，在所述驱动周期，将存储在所述存储电容器中的电压施加到所述驱动晶体管的栅极端。

11. 如权利要求 10 所述的显示系统，其中，发光器件是有机发光二极管。

12. 如权利要求 10 所述的显示系统，其中，至少一个所述晶体管

是薄膜晶体管。

13. 如权利要求 10 所述的显示系统，其中，一行的编程周期和驱动周期与相邻行的编程周期和驱动周期重叠。

14. 如权利要求 12 所述的显示系统，其中，所述薄膜晶体管是使用非晶硅、多晶硅、纳晶硅、微晶硅、金属氧化或有机半导体工艺、或者它们的组合来制造的。

15. 一种显示系统，包括：

具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：

具有第一端和第二端的发光器件，所述发光器件的第一端连接到电压供应电极或可控制的电压供应线；

第一电容器和第二电容器，每一个电容器具有第一端和第二端；

具有栅极端、第一端和第二端的第一开关晶体管，所述第一开关晶体管的栅极端连接到第一选择线，所述第一开关晶体管的第一端连接到所述发光器件的第二端，所述第一开关的第二端连接到所述第一电容器的第一端；

具有栅极端、第一端和第二端的第二开关晶体管，所述第二开关晶体管的栅极端连接到第二选择线，所述第二开关晶体管的第一端连接到用于传递电压数据的信号线；

具有栅极端、第一端和第二端的驱动晶体管，所述驱动晶体管的第一端在第一节点处连接到所述发光器件的第二端，所述驱动晶体管的栅极端在第二节点处连接到所述第一开关晶体管的第二端和所述第一电容器的第一端，所述驱动晶体管的第二端连接到所述电压供应电极或所述可控制的电压供应线；

所述第二开关晶体管的第二端在第三节点处连接到所述第一电容器的第二端和所述第二电容器的第一端；

驱动器，其用于驱动所述第一和第二选择线、所述可控制的电压

供应线和所述信号线，以操作所述显示阵列；和

控制器，其用于使用所述驱动器在所述显示阵列的每一行上实施编程周期和驱动周期；

其中，所述编程周期包括第一操作周期和第二操作周期；

其中，在所述第一操作周期，控制所述第一节点和所述第二节点中的每一个节点的电压，使得 $(VT+VP)$ 或 $-(VT+VP)$ 被存储在所述第一存储电容器中，其中 VT 表示所述驱动晶体管的阈值电压，VP 表示编程电压，在所述第二操作周期，使所述第三节点放电或充电；

其中，在所述驱动周期，将存储在所述存储电容器中的电压施加到所述驱动晶体管的栅极端。

16. 如权利要求 15 所述的显示系统，其中，发光器件是有机发光二极管。

17. 如权利要求 15 所述的显示系统，其中，至少一个所述晶体管是薄膜晶体管。

18. 如权利要求 15 所述的显示系统，其中，所述第一和第二选择线是公共选择线。

19. 如权利要求 15 所述的显示系统，其中，一行的编程周期和驱动周期与相邻行的编程周期和驱动周期重叠。

20. 如权利要求 17 所述的显示系统，其中，所述薄膜晶体管是使用非晶硅、多晶硅、纳晶硅、微晶硅、金属氧化或有机半导体工艺、或者它们的组合来制造的。

编程和驱动有源矩阵发光器件像素的方法和系统

技术领域

本发明涉及发光器件显示器，更特别地，涉及发光器件显示器的驱动技术。

背景技术

近年来，带有非晶硅（a-Si）、多晶硅、有机或其它驱动背板的有源矩阵有机发光二极管（AMOLED）显示器，由于具备优于有源矩阵液晶显示器的优点，而变得更具吸引力。这些优点包括，例如，可进行低温制造而因此可广泛使用不同的基板并可实现灵活显示，并且其低生产成本使得可以得到带有宽视角的高分辨率显示器。

AMOLED 显示器包括由像素的行和列组成的阵列，在行和列组成的阵列中设置有有机发光二极管(OLED)和背板电子设备。由于 OLED 是电流驱动装置，AMOLED 的像素电路应该能够提供准确且恒定的驱动电流。

图 1 示出了美国专利第 5,748,160 号公开的像素电路。图 1 的像素电路包括 OLED 10、驱动薄膜晶体管（TFT）11、开关 TFT 13 和存储电容器 14。驱动 TFT 11 的漏极端连接到 OLED 10。驱动 TFT 11 棚极端通过开关 TFT 13 连接到列线 12。在驱动 TFT 11 的棚极端和地之间连接的存储电容器 14 用于在像素电路从列线 12 断开时保持驱动 TFT 11 的棚极端电压。流过 OLED 10 的电流很大程度上取决于驱动 TFT 11 的特性参数。由于驱动 TFT 11 的特性参数，特别是偏置应力下的阈值电压随时间变化，并且该变化可能随像素不同而不同，产生的图像失真可能高到不可接受的程度。

美国专利第 6,229,508 号公开了一种电压编程像素电路，其向 OLED 提供与驱动 TFT 的阈值电压不相关的电流。在该像素中，驱动 TFT 的栅-源极电压由编程电压和驱动 TFT 的阈值电压组成。美国专利第 6,229,508 号的一个缺点是像素电路需要额外的晶体管，并且复杂，

导致产量减少、像素孔径减小和显示器寿命减少。

使像素电路对驱动晶体管的阈值电压的移位不敏感的其它方法是使用电流编程的像素电路，例如美国专利第 6,734,636 号中公开的像素电路。在常规电流编程像素电路中，驱动 TFT 的栅-源极电压基于在下一帧中流过其的电流自动调整，以使 OLED 电流较少地依赖于驱动 TFT 的电流-电压特性。电流编程的像素电路的一个缺点是，由于线电容大，从列线充电时间产生与低编程电流等级相关的开销。

发明内容

本发明的一个目的是提供一种消除或减小现有系统的至少一个缺点的方法和系统。

根据本发明的一个方面，提供一种编程和驱动显示系统的方法，显示系统包括：具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：具有第一端和第二端的发光器件，发光器件的第一端连接到电压供应电极；具有第一端和第二端的电容器；具有栅极端、第一端和第二端的开关晶体管，开关晶体管的栅极端连接到选择线，开关晶体管的第一端连接到用于传递电压数据的信号线，开关晶体管的第二端连接到电容器的第一端；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的栅极端在第一节点（A）处连接到开关晶体管的第二端和电容器的第一端，驱动晶体管的第一端在第二节点（B）处连接到发光器件的第二端和电容器的第二端，驱动晶体管的第二端连接到可控制的电压供应线；驱动器，用于驱动选择线、可控制的电压供应线和信号线以操作显示阵列；该方法包括以下步骤：在编程周期，在第一操作周期，以由 $(V_{REF}-VT)$ 或 $(-V_{REF}+VT)$ 定义的第一电压，对第二节点充电，其中 V_{REF} 表示基准电压，VT 表示驱动晶体管的阈值电压；在第二操作周期，以由 $(V_{REF}+VP)$ 或 $(-V_{REF}+VP)$ 定义的第二电压，对第一节点充电，第一和第二节点之间的电压差值被存储在存储电容器中，其中，VP 表示编程电压；在驱动周期，存储在存储电容器中的电压被施加到驱动晶体管的栅极端。

根据本发明的另一方面，提供一种编程和驱动显示系统的方法，显示系统包括：具有排列成行和列的多个像素电路的显示阵列，每一

一个像素电路具有：具有第一端和第二端的发光器件，发光器件的第一端连接到电压供应电极；第一电容器和第二电容器，分别具有第一端和第二端；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的栅极端连接到第一选择线，第一开关晶体管的第一端连接到发光器件的第二端，第一开关的第二端连接到第一电容器的第一端；具有栅极端、第一端和第二端的第二开关晶体管，第二开关晶体管的栅极端与第二选择线连接，第二开关晶体管的第一端与用于传递电压数据的信号线连接；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端在第一节点（A）处与发光器件的第二端连接，驱动晶体管的栅极端在第二节点（B）处与第一开关晶体管的第二端和第一电容器的第一端连接，驱动晶体管的第二端连接到可控制的电压供应线；第二开关晶体管的第二端在第三节点（C）处与第一电容器的第二端和第二电容器的第一端连接；驱动器，用于驱动第一和第二选择线、可控制的电压供应线和信号线以操作显示阵列，该方法包括以下步骤：在编程周期，在第一操作周期，控制第一节点和第二节点的每一个的电压，以在第一存储电容器中存储 $(VT+VP)$ 或 $-(VT+VP)$ ，其中 VT 表示驱动晶体管的阈值电压，VP 表示编程电压；在第二操作周期，第三节点放电；在驱动周期，存储在存储电容器中的电压被施加到驱动晶体管的栅极端。

根据本发明的另一方面，提供一种显示系统，包括：具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：具有第一端和第二端的发光器件，发光器件的第一端连接到电压供应电极；具有第一端和第二端的电容器；具有栅极端、第一端和第二端的开关晶体管，开关晶体管的栅极端连接到选择线，开关晶体管的第一端连接到用于传递电压数据的信号线，开关晶体管第二端连接到电容器的第一端；和具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的栅极端在第一节点（A）处连接到开关晶体管的第二端和电容器的第一端，驱动晶体管的第一端在第二节点（B）处连接到发光器件的第二端和电容器的第二端，驱动晶体管的第二端连接到可控制的电压供应线；驱动器，用于驱动选择线、可控制的电压供应线和信号线以操作显示阵列；和使用驱动器在显示阵列的每一行上实现编程周期和驱动周期

的控制器；其中编程周期包括第一操作周期和第二操作周期，其中在第一操作周期，以由(VREF-VT)或(-VREF+VT)定义的第一电压，对第二节点充电，其中 VREF 表示基准电压，VT 表示驱动晶体管的阈值电压，在第二操作周期，以由(VREF+VP)或(-VREF+VP)定义的第二电压，对第一节点充电，这样，第一和第二节点电压之间的差值被存储在存储电容器中，其中 VP 表示编程电压；其中在驱动周期，存储在存储电容器中的电压被施加到驱动晶体管的栅极端。

根据本发明的另一方面，提供一种显示系统，包括：具有排列成行和列的多个像素电路的显示阵列，每一个像素电路具有：具有第一端和第二端的发光器件，发光器件的第一端连接到电压供应电极；第一电容器和第二电容器，每一个具有第一端和第二端；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的栅极端连接到第一选择线，第一开关晶体管的第一端连接到发光器件的第二端，第一开关的第二端连接到第一电容器的第一端；具有栅极端、第一端和第二端的第二开关晶体管，第二开关晶体管的栅极端连接到第二选择线，第二开关晶体管的第一端连接到用于传递电压数据的信号线；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端在第一节点(A)处连接到发光器件的第二端，驱动晶体管的栅极端在第二节点(B)处连接到第一开关晶体管的第二端和第一电容器的第一端，驱动晶体管的第二端连接到可控制的电压供应线；第二开关晶体管的第二端在第三节点(C)处连接到第一电容器的第二端和第二电容器的第一端；驱动器，用于驱动第一和第二选择线、可控制的电压供应线和信号线以操作显示阵列；使用驱动器在显示阵列的每一行上实现编程周期和驱动周期的控制器；其中，编程周期包括第一操作周期和第二操作周期，其中，在第一操作周期，控制第一节点和第二节点的每一个的电压，以在第一存储电容器中存储(VT+VP)或-(VT+VP)，其中 VT 表示驱动晶体管的阈值电压，VP 表示编程电压，在第二操作周期，第三节点放电，其中，在驱动周期，存储在存储电容器中的电压被施加到驱动晶体管的栅极端。

本发明的发明内容不必说明本发明的所有特征。

本领域的技术人员在结合附图参阅以下优选实施例的详细说明

时，将会清楚本发明的其它方面和特征。

附图说明

参照附图的以下说明，将会更加清楚本发明的这些和其它特征，在附图中：

图 1 是显示常规 2-TFT 电压编程像素电路的示图；

图 2 是显示应用到显示阵列的根据本发明的一个实施例的编程和驱动周期的一个实例的时序图；

图 3 是显示应用了根据本发明的一个实施例的编程和驱动技术的像素电路的示图；

图 4 是显示对图 3 中的像素电路进行编程和驱动的波形的一个实例的时序图；

图 5 是显示图 3 的像素电路的寿命测试结果的示图；

图 6 是显示具有图 3 的像素电路的显示系统的示图；

图 7 (a) 是显示具有可应用到图 6 的阵列的顶部发光像素的阵列结构的一个实例的示图；

图 7 (b) 是显示具有可应用到图 6 的阵列的底部发光像素的阵列结构的一个实例的示图；

图 8 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；

图 9 是显示对图 8 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 10 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；

图 11 是显示对图 10 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 12 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；

图 13 是显示对图 12 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 14 是显示应用了根据本发明的另一实施例的编程和驱动技术的

像素电路的示图；

图 15 是显示对图 14 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 16 是显示具有图 14 的像素电路的显示系统的示图；

图 17 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；

图 18 是显示对图 17 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 19 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；

图 20 是显示对图 19 的像素电路进行编程和驱动的波形的一个实例的时序图；

图 21 是显示应用了根据本发明的另一实施例的编程和驱动技术的像素电路的示图；和

图 22 是显示对图 21 的像素电路进行编程和驱动的波形的一个实例的时序图。

具体实施方式

本发明的实施例是使用具有有机发光二极管 (OLED) 和驱动薄膜晶体管 (TFT) 的像素进行说明的。然而，像素可包括不同于 OLED 的任何发光器件，并且像素可包括不同于 TFT 的任何驱动晶体管。应注意，在说明书中，“像素电路”和“像素”被可互换地使用。

图 2 是显示根据本发明的一个实施例的编程和驱动周期的示图。在图 2 中，行(j)、行(j+1)和行(j+2)中的每一个表示显示阵列的一行，在显示阵列中，多个像素电路排列成行和列。

帧的编程和驱动周期出现在下一帧的编程和驱动周期之后。在一行处的帧的编程和驱动周期与在下一行处的同一帧的编程和驱动周期重叠。如下所述，在编程周期中，提取像素电路的与时间有关的参数以生成稳定的像素电流。

图 3 示出了应用了根据本发明的一个实施例的编程和驱动技术的像素电路 200。像素电路 200 包括 OLED 20、存储电容器 21、驱动晶

体管 24 和开关晶体管 26。像素电路 200 是电压编程像素电路。晶体管 24 和 26 中的每一个具有栅极端、第一端和第二端。在说明书中，第一端（第二端）可以是，但不限于，漏极端或源极端（源极端或漏极端）。

晶体管 24 和 26 是 n 型 TFT。然而，晶体管 24 和 26 可以是 p 型晶体管。如下所述，应用到像素电路 200 的驱动技术也可应用于如图 14 所示的具有 p 型晶体管的互补像素电路。晶体管 24 和 26 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、NMOS/PMOS 工艺或 CMOS 工艺（例如，MOSFET）来制造。

驱动晶体管 24 的第一端连接到可控制的电压供应线 VDD。驱动晶体管 24 的第二端连接到 OLED 20 的阳极电极。驱动晶体管 24 的栅极端通过开关晶体管 26 连接到信号线 VDATA。存储电容器 21 连接在驱动晶体管 24 的源极端和栅极端之间。

开关晶体管 26 的栅极端连接到选择线 SEL。开关晶体管 26 的第一端连接到信号线 VDATA。开关晶体管 26 的第二端连接到驱动晶体管 24 的栅极端。OLED 20 的阴极电极连接到地电压供应电极。

晶体管 24 和 26 和存储电容器 21 在节点 A1 处连接在一起。晶体管 24、OLED 20 和存储电容器 21 在节点 B1 处连接在一起。

图 4 示出了对图 3 的像素电路 200 进行编程和驱动的波形的一个实例的时序图。参照图 3 和 4，像素电路 200 的操作包括编程周期和驱动周期，编程周期有三个操作周期 X11、X12 和 X13，驱动周期有一个操作周期 X14。

在编程周期，节点 B1 被充电到驱动晶体管 24 的负阈值电压，节点 A1 被充电到编程电压 VP。

结果，驱动晶体管 24 的栅-源极电压变为：

$$VGS = VP - (-VT) = VP + VT \quad \dots(1)$$

其中，VGS 表示驱动晶体管 24 的栅-源极电压，VT 表示驱动晶体管 24 的阈值电压。

由于驱动晶体管 24 处于操作的饱和状态，其电流主要由其栅-源极电压限定。结果，由于其栅-源极电压被存储在存储电容器 21 中，即使 OLED 电压改变，驱动晶体管 24 的电流仍保持恒定。

在第一操作周期 X11：VDD 达到补偿电压 VCOMPB，VDATA 达

到高正补偿电压 VCOMPA，并且 SEL 为高。结果，节点 A1 被充电到 VCOMPA，节点 B1 被充电到 VCOMPB。

在第二操作周期 X12：当 VDATA 达到基准电压 VREF 时，节点 B1 通过驱动晶体管 24 放电，直到驱动晶体管 24 截止。结果，节点 B1 的电压达到(VREF-VT)。VDD 具有正电压 VH 以加速此周期 X12。对于最优设置时间，VH 可在驱动周期中被设置为等于工作电压（即，VDD 上的电压）。

在第三操作周期 X13：VDD 达到其工作电压。在 SEL 为高时，节点 A1 被充电到(VP+VREF)。因为 OLED 20 的电容 22 很大，所以节点 B1 上的电压保持在先前的周期 X12 所生成的电压。因此，节点 B1 的电压为(VREF-VT)。因此，驱动晶体管 24 的栅-源极电压为(VP+VT)，并且此栅-源极电压被存储在存储电容器 21 中。

在第四操作周期 X14 中：SEL 和 VDATA 达到零。VDD 与第三操作周期 X13 中的相同。然而，VDD 可以比第三操作周期 X13 中的高。存储在存储电容器 21 中的电压被施加到驱动晶体管 24 的栅极端。由于驱动晶体管 24 的栅-源极电压包括其阈值电压并且也与 OLED 电压无关，所以 OLED 20 的老化和驱动晶体管 24 的不稳定性不会影响流过驱动晶体管 24 和 OLED 20 的电流的量。

应注意，可以用 VCOMPB、VCOMPA、VP、VREF 和 VH 的不同值来操作像素电路 200。VCOMPB、VCOMPA、VP、VREF 和 VH 限定像素电路 200 的寿命。因此，可根据像素规格来定义这些电压。

图 5 示出了图 3 和 4 中所示的像素电路和波形的寿命测试结果。在测试中，制造的像素电路可被置于长时间的操作下，同时监控驱动晶体管（图 3 的 24）的电流以调查驱动方案的稳定性。结果显示，OLED 电流在 120 小时的操作后是稳定的。驱动晶体管的 VT 移位是 0.7V。

图 6 示出了具有图 3 的像素电路 200 的显示系统。图 6 的 VDD1 和 VDD2 与图 3 的 VDD 相对应。图 6 的 SEL1 和 SEL2 与图 3 的 SEL 相对应。图 6 的 VDATA1 和 VDATA2 与图 3 的 VDATA 相对应。图 6 的阵列是具有多个图 3 的像素电路 200 的有源矩阵发光二极管（AMOLED）显示器。像素电路排列为行和列，和互连线 41、42 和 43（VDATA1、SEL1、VDD1）。VDATA1(或 VDATA2) 在阵列结构中

的共同列像素之间被共用，而 SEL1(或 SEL2)和 VDD1 (或 VDD2) 在阵列结构中的共同行像素之间被共用。

提供驱动器 300，用于驱动 VDATA1 和 VDATA2。提供驱动器 302，用于驱动 VDD1、VDD2、SEL1 和 SEL2，然而，还可分别实现驱动 VDD 和 SEL 线的驱动器。控制器 304 控制驱动器 300 和 302，以编程和驱动如上所述的像素电路。在图 2 中示出了对图 6 的显示阵列进行编程和驱动的时序图。每一个编程和驱动周期可与图 4 中的相同。

图 7(a)示出了排列有顶部发光像素的阵列结构的一个实例。图 7(b)示出了排列有底部发光像素的阵列结构的一个实例。图 6 的阵列可具有图 7 (a) 或 7 (b) 中所示的阵列结构。在图 7 (a) 中，400 表示基板，402 表示像素触点 (contact)，403 表示 (顶部发光) 像素电路，并且 404 表示 OLED 上的透明顶部电极。在图 7 (b) 中，410 表示透明基板，411 表示 (底部发光) 像素电路，并且 412 表示顶部电极。所有包括 TFT、存储电容器、SEL、VDATA 和 VDD 线的像素电路被制作在一起。之后，为所有像素电路制作 OLED。使用如图 7 (a) 和 7 (b) 所示的通路(via) (例如，图 3 的 B1) 将 OLED 连接到相应的驱动晶体管。面板可通过在 OLED 上沉积顶部电极来完成，其可以是连续层，从而降低设计的复杂度，并且可用于开启/关闭整个显示器或控制亮度。

图 8 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 202。像素电路 202 包括 OLED 50、两个存储电容器 52 和 53、驱动晶体管 54 和开关晶体管 56 和 58。像素电路 202 是顶部发光的电压编程的像素电路。该实施例以与图 3 的实施例大体相同的方式工作。然而，在像素电路 202 中，OLED 50 连接到驱动晶体管 54 的漏极端。结果，电路可被连接到 OLED 50 的阴极。这样，OLED 沉积可以从阴极开始。

晶体管 54、56 和 58 是 n 型 TFT。然而，晶体管 54、56 和 58 可以是 p 型晶体管。应用到像素电路 202 的驱动技术也可应用到如图 17 所示的具有 p 型晶体管的互补像素电路。晶体管 54、56 和 58 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺 (例如，有机 TFT)、NMOS/PMOS 工艺或 CMOS 工艺 (例如，MOSFET) 来制作。

驱动晶体管 54 的第一端连接到 OLED 50 的阴极电极。驱动晶体管 54 的第二端连接到可控制的电压供应线 VSS。驱动晶体管 54 的栅极端通过开关晶体管 56 连接到驱动晶体管 54 的第一线（端）。存储电容器 52 和 53 串联在驱动晶体管 54 的栅极端和公共接地之间。电压供应线 VSS 上的电压是可控制的。公共接地可连接到 VSS。

开关晶体管 56 的栅极端连接到第一选择线 SEL1。开关晶体管 56 的第一端连接到驱动晶体管 54 的漏极端。开关晶体管 56 的第二端连接到驱动晶体管 54 的栅极端。

开关晶体管 58 的栅极端连接到第二选择线 SEL2。开关晶体管 58 的第一端连接到信号线 VDATA。开关晶体管 58 的第二端连接到存储电容器 52 和 53 的共用端（即，节点 C2）。OLED 50 的阳极电极连接到电压供应电极 VDD。

OLED 50 和晶体管 54 和 56 在节点 A2 处相连接。存储电容器 52 和晶体管 54 和 56 在节点 B2 处相连接。

图 9 示出了对图 8 的像素电路 202 进行编程和驱动的波形的一个实例的时序图。参照图 8 和 9，像素电路 202 的操作包括具有四个操作周期 X21、X22、X23 和 X24 的编程周期，和具有一个操作周期 X25 的驱动周期。

在编程周期，编程电压加上驱动晶体管 54 的阈值电压被存储在存储电容器 52 中。驱动晶体管 54 的源极端达到零，并且第二存储电容器 53 充电到零。

结果，驱动晶体管 54 的栅-源极电压达到：

$$VGS=VP+VT \quad \dots \quad (2)$$

其中，VGS 表示驱动晶体管 54 的栅-源极电压，VP 表示编程电压，VT 表示驱动晶体管 54 的阈值电压。

在第一操作周期 X21：VSS 达到正高压，并且 VDATA 为零。SEL1 和 SEL2 为高。因此，节点 A2 和 B2 充电到正电压。

在第二操作周期 X22：SEL1 为低，开关晶体管 56 截止，而 VDATA 达到正高压。结果，节点 B2 处的电压增加（即自举），并且节点 A2 充电到 VSS 的电压。在此电压，OLED 50 关闭。

在第三操作周期 X23：VSS 达到基准电压 VREF。VDATA 达到

(VREF-VP)。在此周期开始时，因为 OLED 50 的电容 51 大于存储电容器 52 的电容，所以节点 B2 的电压基本上等于节点 A2 的电压。之后，节点 B2 的电压和节点 A2 的电压通过驱动晶体管 54 放电，直到驱动晶体管 54 截止。结果，驱动晶体管 54 的栅-源极电压为 (VREF+VT)，并且存储在存储电容器 52 中的电压为 (VP+VT)。

在第四操作周期 X24：SEL1 为低。由于 SEL2 为高，并且 VDATA 为零，所以节点 C2 处的电压达到零。

在第五操作周期 X25：VSS 在驱动周期中达到其工作电压。在图 5 中，VSS 的工作电压为零。然而，其可以是不同于零的任何电压。SEL2 为低。存储在存储电容器 52 中的电压被施加到驱动晶体管 54 的栅极端。因此，与驱动晶体管 54 的阈值电压 VT 和 OLED 50 的电压无关的电流流过驱动晶体管 54 和 OLED 50。因此，OLED 50 的老化和驱动晶体管 54 的不稳定性不影响流过驱动晶体管 54 和 OLED 50 的电流量。

图 10 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 204。像素电路 204 包括 OLED 60、两个存储电容器 62 和 63、驱动晶体管 64 和开关晶体管 66 和 68。像素电路 204 是顶部发光的电压编程的像素电路。像素电路 204 以与图 8 的像素电路大体相同的方式工作。然而，使用一个共用选择线来操作像素电路 204，这可以增加可用像素区域和孔径比。

晶体管 64、66 和 68 是 n 型 TFT。然而，晶体管 64、66 和 68 可以是 p 型晶体管。应用到像素电路 204 的驱动技术也可应用到如图 19 所示的具有 p 型晶体管的互补像素电路。晶体管 64、66 和 68 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、NMOS/PMOS 工艺或 CMOS 工艺（例如，MOSFET）来制造。

驱动晶体管 64 的第一端连接到 OLED 60 的阴极电极。驱动晶体管 64 的第二端连接到可控制的电压供应线 VSS。驱动晶体管 64 的栅极端通过开关晶体管 66 连接到驱动晶体管 64 的第一端（端）。存储电容器 62 和 63 串联在驱动晶体管 64 的栅极端和公共接地之间。电压供应线 VSS 的电压是可控制的。公共接地可连接到 VSS。

开关晶体管 66 的栅极端连接到选择线 SEL。开关晶体管 66 的第一端连接到驱动晶体管 64 的第一端。开关晶体管 66 的第二端连接到

驱动晶体管 64 的栅极端。

开关晶体管 68 的栅极端连接到选择线 SEL。开关晶体管 68 的第一端连接到信号线 VDATA。第二端连接到存储电容器 62 和 63 的共用端（即，节点 C3）。OLED 60 的阳极电极连接到电压供应电极 VDD。

OLED 60 和晶体管 64 和 66 在节点 A3 处相连接。存储电容器 62 和晶体管 64 和 66 在节点 B3 处相连接。

图 11 示出了对图 10 的像素电路 204 进行编程和驱动的波形的一个实例的时序图。参照图 10 和 11，像素电路 204 的操作包括具有三个操作周期 X31、X32 和 X33 的编程周期，和包括一个操作周期 X34 的驱动周期。

在编程周期，编程电压加上驱动晶体管 64 的阈值电压被存储在存储电容器 62 中。驱动晶体管 64 的源极端达到零，并且存储电容器 63 充电到零。

结果，驱动晶体管 64 的栅-源极电压达到：

$$VGS=VP+VT \quad \dots(3)$$

其中，VGS 表示驱动晶体管 64 的栅-源极电压，VP 表示编程电压，VT 表示驱动晶体管 64 的阈值电压。

在第一操作周期 X31：VSS 达到正高压，并且 VDATA 为零。SEL 为高。结果，节点 A3 和 B3 充电到正电压。OLED 60 关闭。

在第二操作周期 X32：SEL 为高，而 VSS 达到基准电压 VREF。VDATA 达到(VREF-VP)。结果，节点 B3 处的电压和节点 A3 处的电压通过驱动晶体管 64 放电，直到驱动晶体管 64 截止。节点 B3 处的电压为(VREF+VT)，并且存储在存储电容器 62 中的电压为(VP+VT)。

在第三操作周期 X33：SEL 达到 VM。VM 是中间电压，在该中间电压，开关晶体管 66 截止而开关晶体管 68 导通。VDATA 达到零。由于 SEL 为 VM 并且 VDATA 为零，所以节点 C3 处的电压达到零。

VM 被定义为：

$$VT3 << VM < VREF+VT1+VT2 \quad \dots(a)$$

其中，VT1 表示驱动晶体管 64 的阈值电压，VT2 表示开关晶体管 66 的阈值电压，VT3 表示开关晶体管 68 的阈值电压。

条件(a)使开关晶体管 66 截止而开关晶体管 68 导通。存储在存储

电容器 62 中的电压保持不变。

在第四操作周期 X34: VSS 在驱动周期达到其工作电压。在图 11 中, VSS 的工作电压为零。然而, VSS 的工作电压可以是不同于零的任何电压。SEL 为低。存储在存储电容器 62 中的电压被施加到驱动晶体管 64 的栅极。驱动晶体管 64 导通。因此, 与驱动晶体管 64 的阈值电压 VT 和 OLED 60 的电压无关的电流流过驱动晶体管 64 和 OLED 60。这样, OLED 60 的老化和驱动晶体管 64 的不稳定性不会影响流过驱动晶体管 64 和 OLED 60 的电流。

图 12 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 206。像素电路 206 包括 OLED 70、两个存储电容器 72 和 73、驱动晶体管 74 和开关晶体管 76 和 78。像素电路 206 是顶部发散的电压编程的像素电路。

晶体管 74、76 和 78 是 n 型 TFT。然而, 晶体管 74、76 和 78 可以是 p 型晶体管。应用到像素电路 206 的驱动技术也可应用到如图 21 所示的具有 p 型晶体管的互补像素电路。晶体管 74、76 和 78 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺 (例如, 有机 TFT)、NMOS/PMOS 工艺或 CMOS 工艺 (例如, MOSFET) 来制造。

驱动晶体管 74 的第一端连接到 OLED 70 的阴极电极。驱动晶体管 74 的第二端连接到公共接地。驱动晶体管 74 的栅极端通过开关晶体管 76 连接到驱动晶体管 74 的第一端 (端)。存储电容器 72 和 73 串联在驱动晶体管 74 的栅极端和公共接地之间。

开关晶体管 76 的栅极端连接到选择线 SEL。开关晶体管 76 的第一端连接到驱动晶体管 74 的第一端。开关晶体管 76 的第二端连接到驱动晶体管 74 的栅极端。

开关晶体管 78 的栅极端连接到选择线 SEL。开关晶体管 78 的第一端连接到信号线 VDATA。第二端连接到存储电容器 72 和 73 的共用端 (即, 节点 C4)。OLED 70 的阳极电极连接到电压供应电极 VDD。电压电极 VDD 的电压是可控制的。

OLED 70 和晶体管 74 和 76 在节点 A4 处相连接。存储电容器 72 和晶体管 74 和 76 在节点 B4 处相连接。

图 13 示出了对图 12 的像素电路 206 进行编程和驱动的波形的一

个实例的时序图。参照图 12 和 13，像素电路 206 的操作包括具有四个操作周期 X41、X42、X43 和 X44 的编程周期和具有一个驱动周期 X45 的驱动周期。

在编程周期，编程电压加上驱动晶体管 74 的阈值电压被存储在存储电容器 72 中。驱动晶体管 74 的源极端达到零，并且存储电容器 73 充电到零。

结果，驱动晶体管 74 的栅-源极电压达到：

$$VGS=VP+VT \quad \dots(4)$$

其中，VGS 表示驱动晶体管 74 的栅-源极电压，VP 表示编程电压，并且 VT 表示驱动晶体管 74 的阈值电压。

在第一操作周期 X41：SEL 为高。VDATA 达到低电压。在 VDD 为高时，节点 B4 和节点 A4 被充电到正电压。

在第二操作周期 X42：SEL 为低，并且 VDD 达到基准电压 VREF；其中 OLED 70 在基准电压是关闭的。

在第三操作周期 X43：VDATA 达到(VREF2-VP)，其中 VREF2 是基准电压。假定 VREF2 为零。然而，VREF2 可以是不同于零的任何电压。SEL 为高。因此，节点 B4 处的电压和节点 A4 处的电压在该周期开始时变得相等。应注意，第一存储电容器 72 足够大，因此它的电压占优势。之后，节点 B4 通过驱动晶体管 74 放电，直到驱动晶体管 74 截止。

结果，节点 B4 的电压为 VT（即，驱动晶体管 74 的阈值电压）。存储在第一存储电容器 72 中的电压为 $(VP-VREF2+VT)=(VP+VT)$ ，其中 $VREF2=0$ 。

在第四操作周期 X44：SEL 达到 VM，其中 VM 是中间电压，在该中间电压，开关晶体管 76 截止而开关晶体管 78 导通。VM 满足以下条件：

$$VT3 < VM < VP+VT \quad \dots(b)$$

其中 VT3 表示开关晶体管 78 的阈值电压。

VDATA 达到 VREF2 (=0)。节点 C4 的电压达到 VREF2 (=0)。¹²

这导致驱动晶体管 74 的栅-源极电压 VGS 为 $(VP+VT)$ 。由于 $VM < VP+VT$ ，所以开关晶体管 76 截止，并且存储在存储电容器 72 中

的电压保持在 VP+VT。

在第五操作周期 X45: VDD 达到工作电压。SEL 为低。存储在存储电容器 72 中的电压被施加到驱动晶体管 74 的栅极。因此，与驱动晶体管 74 的阈值电压 VT 和 OLED 70 的电压无关的电流流过驱动晶体管 74 和 OLED 70。这样，OLED 70 的老化和驱动晶体管 74 的不稳定性不会影响到流过驱动晶体管 74 和 OLED 70 的电流量。

图 14 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 208。像素电路 208 包括 OLED 80、存储电容器 81、驱动晶体管 84 和开关晶体管 86。像素电路 208 对应于图 3 的像素电路 200 和电压编程的像素电路。

晶体管 84 和 86 是 p 型 TFT。晶体管 84 和 86 可以使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、CMOS 工艺（例如，MOSFET）和提供 p 型晶体管的任何其它工艺来制造。

驱动晶体管 84 的第一端连接到可控制的电压供应线 VSS。驱动晶体管 84 的第二端连接到 OLED 80 的阴极电极。驱动晶体管 84 的栅极端通过开关晶体管 86 连接到信号线 VDATA。存储电容器 81 连接在驱动晶体管 84 的第二端和栅极端之间。

开关晶体管 86 的栅极端连接到选择线 SEL。开关晶体管 86 的第一端连接到信号线 VDATA。开关晶体管 86 的第二端连接到驱动晶体管 84 的栅极端。OLED 80 的阳极电极连接到地电压供应电极。

存储电容器 81 和晶体管 84 和 85 在节点 A5 处相连接。OLED 80、存储电容器 81 和驱动晶体管 84 在节点 B5 处相连接。

图 15 示出了对图 14 的像素电路 208 进行编程和驱动的波形的一个实例的时序图。图 15 与图 4 相对应。VDATA 和 VSS 用于编程和补偿像素电路 208 的与时间有关的参数，这与图 4 的 VDATA 和 VDD 类似。参照图 14 和 15，像素电路 208 的操作包括具有三个操作周期 X51、X52 和 X53 的编程周期和具有一个操作周期 X54 的驱动周期。

在编程周期，节点 B5 被充电到驱动晶体管 84 的正阈值电压，并且节点 A5 被充电到负编程电压。

结果，驱动晶体管 84 的栅-源极电压达到：

$$VGS = -VP + (-|VT|) = -VP - |VT| \quad \cdots(5)$$

其中 VGS 表示驱动晶体管 84 的栅-源极电压, VP 表示编程电压, VT 表示驱动晶体管 84 的阈值电压。

在第一操作周期 X51: VSS 达到正补偿电压 VCOMPB, VDATA 达到负补偿电压(-VCOMPA), 并且 SEL 为低。结果, 开关晶体管 86 导通。节点 A5 被充电到(-VCOMPA)。节点 B5 被充电到 VCOMPB。

在第二操作周期 X52: VDATA 达到基准电压 VREF。节点 B5 通过驱动晶体管 84 放电, 直到驱动晶体管 84 截止。结果, 节点 B5 的电压达到 $VREF+|VT|$ 。VSS 达到负电压 VL 以加速该周期 X52。对于最优设置时间, 选择 VL, 使其等于工作电压, 工作电压是驱动周期中的 VSS 的电压。

在第三操作周期 X53: 在 VSS 在 VL 等级并且 SEL 为低时, 节点 A5 被充电到($VREF-VP$)。因为 OLED 80 的电容 82 很大, 所以节点 B5 的电压保持在驱动晶体管 84 的正阈值电压。因此, 驱动晶体管 84 的栅-源极电压为($-VP-|VT|$), 该电压被存储在存储电容器 81 中。

在第四操作周期 X54: SEL 和 VDATA 达到零。VSS 达到负高压(即, 其工作电压)。存储在存储电容器 81 中的电压被施加到驱动晶体管 84 的栅极端。因此, 与 OLED 80 的电压和驱动晶体管 84 的阈值电压无关的电流流过驱动晶体管 84 和 OLED 80。因此, OLED 80 的老化和驱动晶体管 84 的不稳定性不影响流过驱动晶体管 84 和 OLED 80 的电流量。

应注意, 可以用 VCOMPB、VCOMPA、VL、VREF 和 VP 的不同值来操作像素电路 208。VCOMPB、VCOMPA、VL、VREF 和 VP 限定了像素电路的寿命。这样, 这些电压可根据像素规格来定义。

图 16 示出了具有图 14 的像素电路 208 的显示系统。图 16 的 VSS1 和 VSS2 与图 14 的 VSS 相对应。图 16 的 SEL1 和 SEL2 与图 14 的 SEL 相对应。图 16 的 VDATA1 和 VDATA2 与图 14 的 VDATA 相对应。图 16 的阵列是具有多个图 14 的像素电路 208 的有源矩阵发光二极管(AMOLED)显示器。像素电路 208 排列成行和列, 和互连线 91、92 和 93 (VDATA1、SEL2、VSS2)。VDATA1(或 VDATA2) 在共同列像素之间共用, 而 SEL1 (或 SEL2) 和 VSS1 (或 VSS2) 在阵列结构中的共同行像素之间共用。

提供驱动器 310 以驱动 VDATA1 和 VDATA2。提供驱动器 312 以驱动 VSS1、VSS2、SEL1 和 SEL2。控制器 314 控制驱动器 310 和 312 以实现如上所述的编程和驱动周期。图 2 中示出了对图 6 的显示阵列进行编程和驱动的时序图。每一个编程和驱动周期可与图 15 中的相同。

图 16 的阵列可具有图 7 (a) 或 7 (b) 所示的阵列结构。图 16 的阵列的产生方式与图 6 的相似。所有包括 TFT、存储电容器、SEL、VDATA 和 VSS 的像素电路被一起制造。之后，为所有像素电路制造 OLED。使用通路（例如图 14 中的 B5）将 OLED 连接到相应的驱动晶体管。面板可通过在 OLED 上沉积顶部电极来完成，其可以是连续层，以减小设计的复杂度并且可用于开启/关闭整个显示器或控制亮度。

图 17 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 210。像素电路 210 包括 OLED 100、两个存储电容器 102 和 103、驱动晶体管 104 和开关晶体管 106 和 108。像素电路 210 与图 8 的像素电路 202 相对应。

晶体管 104、106 和 108 是 p 型 TFT。晶体管 84 和 86 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、CMOS 工艺（例如，MOSFET）和提供 p 型晶体管的任何其它工艺来制造。

在图 17 中，驱动晶体管 104 的一端连接到 OLED 100 的阳极电极，而另一端连接到可控制的电压供应线 VDD。存储电容器 102 和 103 串联在驱动晶体管 104 的栅极端和电压供应电极 V2 之间。同样，V2 可连接到 VDD。OLED 100 的阴极电极连接到地电压供应电极。

OLED 100 和晶体管 104 和 106 在节点 A6 处相连接。存储电容器 102 和晶体管 104 和 106 在节点 B6 处相连接。晶体管 108 和存储电容器 102 和 103 在节点 C6 处相连接。

图 18 示出了对图 17 的像素电路 210 进行编程和驱动的波形的一个实例的时序图。图 18 与图 9 相对应。VDATA 和 VDD 用于编程和补偿像素电路 210 的与时间有关的参数，这与图 9 的 VDATA 和 VSS 类似。参照图 17 和图 18，像素电路 210 的操作包括具有四个操作周期 X61、X62、X63 和 X64 的编程周期，和具有一个操作周期 X65 的驱动周期。

在编程周期，负编程电压加上驱动晶体管 104 的负阈值电压被存储在存储电容器 102 中，并且第二存储电容器 103 被放电到零。

结果，驱动晶体管 104 的栅-源极电压达到：

$$VGS = -VP - |VT| \dots (6)$$

其中，VGS 表示驱动晶体管 104 的栅-源极电压，VP 表示编程电压，VT 表示驱动晶体管 104 的阈值电压。

在第一操作周期 X61：VDD 达到负高压，VDATA 被设置为 V2。SEL1 和 SEL2 为低。因此，节点 A6 和 B6 被充电到负电压。

在第二操作周期 X62：SEL1 为高，并且开关晶体管 106 截止，VDATA 达到负电压。结果，节点 B6 的电压降低，并且节点 A6 的电压被充电到电压 VDD。在此电压，OLED 100 关闭。

在第三操作周期 X63：VDD 达到基准电压 VREF。VDATA 达到 (V2-VREF+VP)，其中 VREF 为基准电压。假定 VREF 为零。然而，VREF 可以是任何不同于零的电压。在该周期开始时，因为 OLED 100 的电容 101 大于存储电容器 102 的电容，所以节点 B6 的电压变为几乎等于节点 A6 的电压。之后，节点 B6 的电压和节点 A6 的电压通过驱动晶体管 104 被充电，直到驱动晶体管 104 截止。结果，驱动晶体管 104 的栅-源极电压为 (-VP-|VT|)，该电压被存储在存储电容器 102 中。

在第四操作周期 X64：SEL1 为高。由于 SEL2 为低，VDATA 达到 V2，节点 C6 的电压达到 V2。

在第五操作周期 X65：在驱动周期，VDD 达到其工作电压。在图 18 中，VDD 的工作电压为零。然而，VDD 的工作电压可以是任何电压。SEL2 为高。存储在存储电容器 102 中的电压被施加到驱动晶体管 104 的栅极端。这样，与驱动晶体管 104 的阈值电压 VT 和 OLED 100 的电压无关的电流流过驱动晶体管 104 和 OLED 100。因此，OLED 100 的老化和驱动晶体管 104 的不稳定性不会影响流过驱动晶体管 54 和 OLED 100 的电流量。

图 19 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 212。像素电路 212 包括 OLED 110、两个存储电容器 112 和 113、驱动晶体管 114 和开关晶体管 116 和 118。像素电路 212 与图 10 的像素电路 204 相对应。

晶体管 114、116 和 118 是 p 型 TFT。晶体管 84 和 86 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、CMOS 工艺（例如，MOSFET）和任何提供 p 型晶体管的其它工艺来制造。

在图 19 中，驱动晶体管 114 的一端连接到 OLED 110 的阳极电极；而另一端连接到可控制的电压供应线 VDD。存储电容器 112 和 113 串联在驱动晶体管 114 的栅极端和电压供应电极 V2 之间。并且，V2 可连接到 VDD。OLED 100 的阴极电极连接到地电压供应电极。

OLED 110 和晶体管 114 和 116 在节点 A7 处相连接。存储电容器 112 和晶体管 114 和 116 在节点 B7 处相连接。晶体管 118 和存储电容器 112 和 113 在节点 C7 处相连接。

图 20 示出了对图 19 的像素电路 212 进行编程和驱动的波形的一个实例的时序图。图 20 与图 11 相对应。V_{DATA} 和 VDD 用于编程和补偿像素电路 212 的与时间有关的参数，这与图 11 的 V_{DATA} 和 VSS 类似。参照图 19 和 20，像素电路 212 的操作包括具有四个操作周期 X71、X72 和 X73 的编程周期，和具有一个操作周期 X74 的驱动周期。

在编程周期，负编程电压加上驱动晶体管 114 的负阈值电压被存储在存储电容器 112 中。存储电容器 113 放电到零。

结果，驱动晶体管 114 的栅-源极电压达到：

$$V_{GS} = -V_P - |V_T| \quad \dots(7)$$

其中，V_{GS} 表示驱动晶体管 114 的栅-源极电压，V_P 表示编程电压，V_T 表示驱动晶体管 114 的阈值电压。

在第一操作周期 X71：VDD 达到负电压。SEL 为低。节点 A7 和节点 B7 被充电到负电压。

在第二操作周期 X72：VDD 达到基准电压 V_{REF}。V_{DATA} 达到 (V₂-V_{REF}+V_P)。节点 B7 处的电压和节点 A7 的电压改变，直到驱动晶体管 114 截止。B7 的电压为 (-V_{REF}-V_T)，并且存储在存储电容器 112 中的电压为 (-V_P-|V_T|)。

在第三操作周期 X73：SEL 达到 VM。VM 是使开关晶体管 106 截止并且使开关晶体管 118 导通的中间电压。V_{DATA} 达到 V₂。节点 C7 的电压达到 V₂。存储在存储电容器 112 中的电压与 X72 的情况相同。

在第四操作周期 X74: VDD 达到其工作电压。SEL 为高。存储在存储电容器 112 中的电压被施加到驱动晶体管 114 的栅极。驱动晶体管 114 导通。因此，与驱动晶体管 114 的阈值电压 VT 和 OLED 110 的电压无关的电流流过驱动晶体管 114 和 OLED 110。

图 21 示出了应用了根据本发明的另一实施例的编程和驱动技术的像素电路 214。像素电路 214 包括 OLED 120、两个存储电容器 122 和 123，驱动晶体管 124 和开关晶体管 126 和 128。像素电路 212 与图 12 的像素电路 206 相对应。

晶体管 124、126 和 128 是 p 型 TFT。晶体管 84 和 86 可使用非晶硅、纳晶硅/微晶硅、多晶硅、有机半导体工艺（例如，有机 TFT）、CMOS 工艺（例如，MOSFET）和提供 p 型晶体管的任何其它工艺来制造。

在图 21 中，驱动晶体管 124 的一端连接到 OLED 120 的阳极电极，而另一端连接到电压供应线 VDD。存储电容器 122 和 123 串联在驱动晶体管 124 的栅极端和 VDD 之间。OLED 120 的阴极电极连接到可控制电压供应电极 VSS。

OLED 120 和晶体管 124 和 126 在节点 A8 处相连接。存储电容器 122 和晶体管 124 和 126 在节点 B8 处相连接。晶体管 128 和存储电容器 122 和 123 在节点 C8 处相连接。

图 22 示出了对图 21 的像素电路 214 进行编程和驱动的波形的一个实例的时序图。图 22 与图 13 相对应。VDATA 和 VSS 用于编程和补偿像素电路 214 的与时间有关的参数，这与图 13 中的 VDATA 和 VDD 类似。参照图 21 和 22，编程像素电路 214 包括具有四个操作周期 X81、X82、X83 和 X84 的编程周期和具有一个驱动周期 X85 的驱动周期。

在编程周期，负编程电压加上驱动晶体管 124 的负阈值电压被存储在存储电容器 122 中。存储电容器 123 放电到零。

结果，驱动晶体管 124 的栅-源极电压达到：

$$VGS = -VP - |VT| \quad \dots(8)$$

其中，VGS 表示驱动晶体管 114 的栅-源极电压，VP 表示编程电压，VT 表示驱动晶体管 124 的阈值电压。

在第一操作周期 X81: VDATA 达到高电压。SEL 为低。节点 A8

和节点 B8 充电到正电压。

在第二操作周期 X82: SEL 为高。VSS 达到基准电压 VREF1，其中 OLED 60 关闭。

在第三操作周期 X83: VDATA 达到(VREF2+VP)，其中 VREF2 为基准电压。SEL 为低。因此，节点 B8 的电压和节点 A8 的电压在此周期开始时变为相等。应注意，第一存储电容器 112 足够大，使得其电压占优势。之后，节点 B8 通过驱动晶体管 124 充电，直到驱动晶体管 124 截止。结果，节点 B8 的电压为(VDD-|VT|)。存储在第一存储电容器 122 中的电压为(-VREF2-VP-|VT|)。

在第四操作周期 X84: SEL 达到 VM，其中 VM 是使开关晶体管 126 截止而使开关晶体管 128 导通的中间电压。VDATA 达到 VREF2。节点 C8 的电压达到 VREF2。

这使得驱动晶体管 124 的栅-源极电压 VGS 为(-VP-|VT|)。由于 $VM < -VP - VT$ ，所以开关晶体管 126 截止，并且存储在存储电容器 122 中的电压保持在-(VP+|VT|)。

在第五操作周期 X85: VSS 达到工作电压。SEL 为低。存储在存储电容器 122 中的电压被施加到驱动晶体管 124 的栅极。

应注意，用于操作具有图 8、10、12、17、19 或 21 的像素电路的阵列的系统可与图 6 或 16 中的相类似。具有图 8、10、12、17、19 或 21 的像素电路的阵列可具有如图 7 (a) 或 7 (b) 中所示的阵列结构。

应注意，根据互补电路的概念，每一个晶体管可以用 p 型或 n 型晶体管来替换。

根据本发明的实施例，驱动晶体管处于操作的饱和状态。这样，其电流主要由其栅-源极电压 VGS 限定。结果，由于其栅-源极电压被存储在存储电容器中，所以即使 OLED 电压改变，驱动晶体管的电流也保持恒定。


根据本发明的实施例，提供到驱动晶体管的过驱动电压是通过应用与驱动晶体管的阈值电压和/或发光二极管电压的电压无关的波形而生成的。

根据本发明的实施例，提供了基于自举的稳定驱动技术（例如，图 2-12 和 16-20）。

像素元件的移位特性（例如，驱动晶体管的阈值电压移位和长时间显示操作下发光器件的老化）由存储在存储电容器中并且被施加到驱动晶体管的栅极的电压进行补偿。这样，像素电路可提供流过发光器件的稳定电流，而不会受到移位的任何影响，这改善了显示操作寿命。此外，因为电路的简化，保证了比常规像素电路更高的产量、更低的制造成本和更高的分辨率。

所有引用由此结合在本文中作为参考。

本发明是根据一个或多个实施例进行说明的。然而，本领域的技术人员应该清楚，可以在不偏离权利要求限定的本发明范围的情况下进行一些变形和修改。



现有技术

图1




图2




图3




图4




图5




图6





图7(a)



底部发光像素

图7(b)

202




图8




图9




图10




图11

206




图12




图13




图14




图15




图16




图17




图18




图19




图20




图21




图22

专利名称(译)	编程和驱动有源矩阵发光器件像素的方法和系统		
公开(公告)号	CN100570676C	公开(公告)日	2009-12-16
申请号	CN200580047767.9	申请日	2005-12-06
[标]申请(专利权)人(译)	伊格尼斯创新公司		
申请(专利权)人(译)	伊格尼斯创新有限公司		
当前申请(专利权)人(译)	伊格尼斯创新有限公司		
[标]发明人	A·内森 GR·查吉 P·塞尔瓦蒂		
发明人	A·内森 G·R·查吉 P·塞尔瓦蒂		
IPC分类号	G09G3/20 G09G3/32 G09G3/3225		
CPC分类号	G09G2300/0852 G09G2310/061 G09G2300/0842 G09G2320/043 G09G2310/0262 G09G2310/06 G09G3/3233 G09G3/3258 G09G3/3696 G09G2300/0465		
审查员(译)	孙大林		
优先权	2490858 2004-12-07 CA		
其他公开文献	CN101116128A		
外部链接	Espacenet Sipo		

摘要(译)

本发明提供了一种用于编程和驱动有源矩阵发光器件像素的方法和系统。像素是电压编程的像素电路，并具有发光器件、驱动晶体管和存储电容器。像素具有包括多个操作周期的编程周期和一个驱动周期。在编程周期，控制OLED和驱动晶体管之间的连接的电压，使得所需的驱动晶体管的栅-源极电压被存储在存储电容器中。

