



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0048445
(43) 공개일자 2010년05월11일

(51) Int. Cl.

G09G 3/36 (2006.01) G09G 3/20 (2006.01)

G02F 1/133 (2006.01)

(21) 출원번호 10-2008-0107604

(22) 출원일자 2008년10월31일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

김재서

충청북도 청주시 상당구 사천동 437(25/1)

동아APT 101-402

조남균

경상북도 구미시 진평동 미래주공아파트 109동 602호

(74) 대리인

특허법인네이트


전체 청구항 수 : 총 8 항

(54) 액정표시장치의 게이트구동부

(57) 요약

본 발명은 액정표시장치의 게이트구동부에 관한 것으로서, 특히 액정표시장치의 게이트구동부에서 전하 공유(charge sharing)를 통해 게이트구동신호의 생성시 소비되는 전력을 저감과 더불어 빠른 응답시간을 보장하는 장점이 있다.

대표도



특허청구의 범위

청구항 1

다수의 게이트구동신호를 순차 출력하는 게이트구동부와, 상기 게이트구동신호에 동기하여 영상데이터를 액정패널로 출력하는 소스구동부와, 상기 게이트구동부 및 소스구동부의 제어를 위한 다수의 제어신호를 제공하는 타이밍제어부를 구비한 액정표시장치의 게이트구동부로서,

다수개의 클럭신호 중 하나를 입력받아 게이트하이전압과 게이트로우전압으로 구성된 상기 게이트구동신호를 출력하는 다수의 스테이지와;

상기 각 스테이지에 구성되며, 입력된 클럭신호를 증폭하여 상기 게이트하이전압 또는 상기 게이트로우전압을 출력하는 레벨쉬프터와;

상기 다수의 스테이지 중 서로 중첩되지 않는 시간에 각각 상기 클럭신호를 입력받는 한 쌍의 스테이지 사이에 구성되며, 공유제어신호에 따라 상기 한 쌍의 스테이지 출력에 대한 전하 공유를 수행하는 전하공유회로부

를 포함하는 액정표시장치의 게이트구동부

청구항 2

청구항 제 1 항에 있어서,

상기 다수개의 클럭신호는 각각 서로 다른 타이밍에 인가되는 제1클럭신호 내지 제4클럭신호로 구성되는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 3

청구항 제 2 항에 있어서,

상기 제1클럭신호와 제3클럭신호는 서로 중첩되지 않는 시간에 인가되며, 상기 제2클럭신호와 제4클럭신호는 서로 중첩되지 않는 중첩되지 않는 시간에 인가되는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 4

청구항 제 3 항에 있어서,

상기 전하공유회로부는 상기 한 쌍의 스테이지에 각각 구성된 레벨쉬프터의 출력단 사이에 구성되는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 5

청구항 제 4 항에 있어서,

상기 전하공유회로부는 상기 다수의 스테이지 중 홀수 번째 스테이지간 그리고 짝수 번째 스테이지간에 각각 구성되는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 6

청구항 제 5 항에 있어서,

상기 전하공유회로부는,

상기 공유제어신호에 의해 스위칭 제어되는 제1스위치 및 제2스위치로 구성되며, 상기 제1스위치와 제2스witch는 각각 상기 한 쌍의 스테이지에 구성된 레벨쉬프터의 출력을 입력받는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 7

청구항 제 6 항에 있어서,

상기 제1스위치와 제2스witch는 각각 PMOS-트랜지스터 및 NMOS-트랜지스터로 구성되는 것을 특징으로 하는 액정표시장치의 게이트구동부

청구항 8

청구항 제 7 항에 있어서,

상기 공유제어신호는 상기 다수의 제어신호 중 하나를 이용하는 것을 특징으로 하는 액정표시장치의 게이트구동부

명세서

발명의 상세한 설명

기술분야

[0001] 본 발명은 액정표시장치의 게이트구동부와 그 구동방법에 관한 것으로서, 특히 액정표시장치의 게이트구동부에서 전하 공유(charge sharing)를 통해 게이트구동신호 생성시 소비되는 전류량을 저감시킬 수 있는 게이트구동부에 관한 것이다.

배경기술

[0002] 디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다.

[0003] 도 1은 일반적인 액정표시장치(100)를 도시한 블록구성도로서, 설명의 편의를 위해 액정표시패널(110)과 다수의 소스구동부(SD1~SD4) 및 다수의 게이트구동부(GD1~GD4)만을 도시하였다.

[0004] 상기 액정표시패널(110)은 글라스(glass) 등을 이용한 기판 상에 다수개의 데이터라인(DL1~DLm)과 다수개의 게이트라인(GL1~GLn)이 서로 교차되게 형성되고, 상기 교차되는 영역에 스위칭 박막트랜지스터(TFT)와 액정(C1c)과 저장커패시터(Cst)를 구비하여 화소(pixel)로 정의한다.

[0005] 상기 화소는 상기 다수개의 데이터라인(DL1~DLm)과 다수개의 게이트라인(GL1~GLn)이 서로 교차되는 영역마다 형성되어 매트릭스 형태로 배치되며, 상기 다수의 화소에 영상데이터가 기입되어 영상을 표시하는 영역을 액티브영역(Active area, A/A)이라 한다.

[0006] 상기 다수의 소스구동부(SD1~SD4) 각각은 영상데이터(D)를 상기 다수개의 데이터라인(DL1~DLm)으로 출력하여 상기 액정표시패널(110)로 제공하며, 이에 상기 다수의 게이트구동부(GD1~GD4) 각각은 각각의 게이트라인(GL1~GLn)으로 게이트구동신호(Vg)를 순차 출력하여 각각의 화소에 구성된 박막트랜지스터(TFT)의 스위칭을 제어함으로써 상기 영상데이터(D)가 화소에 기입되어 영상을 표시하도록 한다.

[0007] 이때 상기 다수의 게이트구동부(GD1~GD4) 각각은 별개의 집적회로(IC)로 제작되거나 또는 상기 박막트랜지스터(TFT) 형성시 상기 기판의 액티브영역(A/A) 주변부에 함께 형성되는 게이트-인-패널(Gate-In-Panel:GIP) 방식으로 제조되기도 한다.

[0008] 물론 일반적인 액정표시장치는 상기한 구성 이외에, 상기 다수의 소스구동부(SD1~SD4)로 영상데이터와 다수의 제어신호를 제공하고, 또한 상기 다수의 게이트구동부(GD1~GD4)로 상기 게이트구동신호(Vg)의 출력을 지시하는

게이트출력인에이블(GOE)신호를 포함한 다수의 제어신호를 제공하는 타이밍제어부와, 상기 다수의 소스구동부(SD1~SD4)로 감마기준전압을 제공하는 감마기준전압생성부, 상기 액정표시패널(110)로 빛을 공급하는 백라이트 유닛부, 상기 각 구성부의 동작전압을 제공하는 전원공급부를 더욱 포함한다.

- [0009] 이러한 구성의 액정표시장치 중 상기 게이트구동부(GD1~GD4)에서는 전압의 변화폭이 약 20~30V 사이에 이르는 상기 게이트구동신호(Vg)를 출력함에 있어서 높은 전력 소비량을 요구하게 되는데 이를 도면을 참조하여 상세하게 설명한다.
- [0010] 상기한 구성에서 각각의 게이트구동부(GD1~GD4)는 쉬프트레지스터(Shift register) 역할을 위한 다수의 스테이지(stage)로 구성되어 상기 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}가 순차적으로 출력되는데, 도 2는 이러한 게이트구동부의 구성을 예시한 도면이다.
- [0011] 구성을 보면, 다수의 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}를 출력하는 다수개의 스테이지{stg(1)~stg(n)}가 종속 연결되고, 상기 각 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}의 순차 출력발생을 위한 다수개의 클럭신호(CLK1~CLK4)가 구비된다.
- [0012] 이때 상기 각 {stg(1)~stg(n)}는 순차적으로 상기 다수개의 클럭신호(CLK1~CLK4) 중 선택된 일 클럭신호가 인가되고, 아울러 도시하지는 않았지만 상기 각 스테이지{stg(1)~stg(n)}로 구동전압(VDD)과 기저전압(VSS)이 별도로 공급된다.
- [0013] 도 3의 신호타이밍도를 참조하여 상기 도 2의 게이트구동부에 대한 동작원리를 간단히 살펴보면, 최초 스테이지{stg(1)}로 입력되는 개시신호(Vst)에 의해 상기 최초 스테이지{stg(1)}로부터 구동이 시작되며, 순환하여 입력되는 4개의 클럭신호(CLK1~CLK4) 중 선택 입력된 클럭신호에 따라 각각의 스테이지는 액정패널의 1 프레임 표시주기 동안 한 번의 게이트구동신호(Vg)를 출력한다.
- [0014] 이러한 출력은 스테이지 연결 순서에 따라 순차적으로 발생하며 임의의 S 번째 스테이지의 출력은 S+1번째 스테이지(또는 S+2번째 스테이지, S는 자연수)의 구동을 위한 개시신호로 입력되며, 임의의 S 번째(S는 자연수) 스테이지는 다음 프레임의 표시를 준비하기 위한 리셋(reset) 구동을 S+2 번째 스테이지의 출력을 입력받아 수행한다.
- [0015] 이때 상기 제1클럭신호(CLK1)와 제3클럭신호(CLK3) 간에는 스테이지 동작의 리셋을 위한 리셋타임(Trst)이 존재하며, 물론 상기 제2클럭신호(CLK2)와 제4클럭신호(CLK4)에도 이러한 리셋타임(Trst)을 두고 구동한다.
- [0016] 이러한 구성과 동작을 수행하는 게이트구동부의 각 스테이지들은, 도 4를 참조하면, 게이트구동신호(Vg)를 생성하는 게이트하이전압(Vgh)과 게이트로우전압(Vgl)을 생성하기 위한 레벨쉬프터(Level shifter)(10)를 구비하고 있다.
- [0017] 상기 레벨쉬프터(10)는 상기 게이트하이전압(Vgh) 생성을 위한 전압소스(Vgh-소스)와 상기 게이트로우전압(Vgl) 생성을 위해 전압소스(Vgl-소스)를 각각 입력받아 풀-업(pull-up) 또는 풀-다운(pull-down)하여 출력하며, 이때 상기 도 4에 예시된 레벨쉬프터(10)는 PMOS-스위치(SW1)와 NMOS-스위치(SW2)로 구성된 일 예시일 뿐이며 다양한 구성이 가능하다.
- [0018] 그런데, 상기과 같은 레벨쉬프터(10) 회로를 통해 출력되는 상기 게이트구동신호(Vg)는 통상 상기 게이트하이전압(Vgh)이 약 25V 정도이고 상기 게이트로우전압(Vgl)이 약 -5V 정도로 출력되는데, 이때 상기 전압간 변화폭이 약 30V에 이르러 높은 전력 소비량이 요구되는 단점이 있다.

발명의 내용

해결 하고자하는 과제

- [0019] 본 발명은 상기과 같은 문제점을 해결하기 위해 안출된 것으로서, 게이트구동부에서의 게이트구동신호(Vg) 생성시 소비되는 전력을 저감시키는 것을 목적으로 한다.

과제 해결수단

- [0020] 상기과 같은 목적을 달성하기 위해 본 발명은, 다수의 게이트구동신호를 순차 출력하는 게이트구동부와, 상기

게이트구동신호에 동기하여 영상데이터를 액정패널로 출력하는 소스구동부와, 상기 게이트구동부 및 소스구동부의 제어를 위한 다수의 제어신호를 제공하는 타이밍제어부를 구비한 액정표시장치의 게이트구동부로서, 다수개의 클럭신호 중 하나를 입력받아 게이트하이전압과 게이트로우전압으로 구성된 상기 게이트구동신호를 출력하는 다수의 스테이지와; 상기 각 스테이지에 구성되며, 입력된 클럭신호를 증폭하여 상기 게이트하이전압 또는 상기 게이트로우전압을 출력하는 레벨쉬프터와; 상기 다수의 스테이지 중 서로 중첩되지 않는 시간에 각각 상기 클럭신호를 입력받는 한 쌍의 스테이지 사이에 구성되며, 공유제어신호에 따라 상기 한 쌍의 스테이지 출력에 대한 전하 공유를 수행하는 전하공유회로부를 포함하는 액정표시장치의 게이트구동부를 제안한다.

- [0021] 상기 게이트구동부에서, 상기 다수개의 클럭신호는 각각 서로 다른 타이밍에 인가되는 제1클럭신호 내지 제4클럭신호로 구성되는 것을 특징으로 한다.
- [0022] 상기 게이트구동부에서, 상기 제1클럭신호와 제3클럭신호는 서로 중첩되지 않는 시간에 인가되며, 상기 제2클럭신호와 제4클럭신호는 서로 중첩되지 않는 중첩되지 않는 시간에 인가되는 것을 특징으로 한다.
- [0023] 상기 게이트구동부에서, 상기 전하공유회로부는 상기 한 쌍의 스테이지에 각각 구성된 레벨쉬프터의 출력단 사이에 구성되는 것을 특징으로 한다.
- [0024] 상기 게이트구동부에서, 상기 전하공유회로부는 상기 다수의 스테이지 중 홀수 번째 스테이지간 그리고 짝수 번째 스테이지간에 각각 구성되는 것을 특징으로 한다.
- [0025] 상기 게이트구동부에서, 상기 전하공유회로부는, 상기 공유제어신호에 의해 스위칭 제어되는 제1스위치 및 제2스위치로 구성되며, 상기 제1스위치와 제2스위치는 각각 상기 한 쌍의 스테이지에 구성된 레벨쉬프터의 출력을 입력받는 것을 특징으로 한다.
- [0026] 상기 게이트구동부에서, 상기 제1스위치와 제2스위치는 각각 PMOS-트랜지스터 및 NMOS-트랜지스터로 구성되는 것을 특징으로 한다.
- [0027] 상기 게이트구동부에서, 상기 공유제어신호는 상기 다수의 제어신호 중 하나를 이용하는 것을 특징으로 한다.

효 과

- [0028] 상기한 특징을 가진 본 발명에 따르면, 게이트구동신호의 생성시 소비되는 전력을 저감과 더불어 빠른 응답시간을 보장할 수 있으며, 이에 더욱 고품위의 액정표시장치를 제공하게 된다.

발명의 실시를 위한 구체적인 내용

- [0029] 이하 첨부된 도면을 참조하여 본 발명에 대해 상세하게 설명한다.
- [0030] 도 5는 본 발명에 따른 액정표시장치의 게이트구동부의 구성을 도시한 도면으로서, 쉬프트레지스터(Shift register) 역할을 통해 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}가 순차적으로 출력되는 다수의 스테이지{stg(1)~stg(n)}와 제1전하공유회로부(210) 및 제2전하공유회로부(220)로 구성된다.
- [0031] 구성을 보면, 다수의 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}를 출력하는 다수개의 스테이지{stg(1)~stg(n)}가 종속 연결되고, 상기 각 게이트구동신호{Vg(1), Vg(2), ..., Vg(n)}의 순차 출력발생을 위한 다수개의 클럭신호(CLK1~CLK4)가 구비된다.
- [0032] 이때 상기 각 {stg(1)~stg(n)}는 순차적으로 상기 다수개의 클럭신호(CLK1~CLK4) 중 선택된 일 클럭신호가 인가되고, 아울러 도시하지는 않았지만 상기 각 스테이지{stg(1)~stg(n)}로 구동전압(VDD)과 기저전압(VSS)이 별도로 공급된다.
- [0033] 또한 본 발명은 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)를 더욱 구성하고 있는데 상기 제1전하공유회로부(210)와 상기 제2전하공유회로부(220)는 서로 동일한 회로로서, 레벨쉬프터가 구성된 상기 다수의 스테이지{stg(1)~stg(n)} 중 동일한 클럭신호를 입력받는 한 쌍의 스테이지 사이에 구성되며, 공유제어신호(CSS:charge sharing control signal)에 따라 상기 한 쌍의 스테이지 출력에 대한 전하 공유(charge sharing)를 수행한다.

- [0034] 좀 더 상세하게 설명하면, 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)는 상기 각 스테이지{stg(1)~stg(n)}에서의 게이트구동신호(Vg) 생성시 소비되는 전력의 저감을 위해 전하 공유를 목적으로 구성된 회로부이며, 한 쌍의 스테이지에 구성된 레벨쉬프터(level shifter)의 출력단 사이에 구성되는 회로이다.
- [0035] 이에 도 6의 제1전하공유회로부(210)의 예시회로도들을 참조하면, 상기 제1스테이지{stg(1)}의 레벨쉬프터(L/S-1)와 상기 제3스테이지{stg(3)}의 레벨쉬프터(L/S-3) 만을 도시한 구성에서, 상기 두 레벨쉬프터(즉, L/S-1 및 L/S-3)의 출력단 사이에 상기 제1전하공유회로부(210)가 구성된다.
- [0036] 물론 도시하지는 않았지만, 제2스테이지{stg(2)}의 레벨쉬프터(L/S-2)와 상기 제4스테이지{stg(4)}의 레벨쉬프터(L/S-4) 사이에 구성된 제2전하공유회로부(220) 역시 상기 제1전하공유회로부(210)와 동일한 구성 및 동작을 수행하는 것은 당연하다.
- [0037] 이에 설명하면, 상기 제1전하공유회로부(210)는 공유제어신호(CSS)에 의해 스위칭 제어되는 제1스위치(CS-SW1)와 제2스위치(CS-SW2)로 구성되며, 상기 제1스위치(CS-SW1)와 제2스위치(CS-SW2)는 각각 상기 제1스테이지{stg(1)}의 레벨쉬프터(L/S-1)의 출력과 상기 제3스테이지{stg(3)}의 레벨쉬프터(L/S-3)의 출력을 입력받는다.
- [0038] 즉, 상기 제1전하공유회로부(210)에 구성된 상기 제1스위치(CS-SW1)와 제2스위치(CS-SW2)는 상기 제1스테이지{stg(1)}와 제3스테이지{stg(3)}간 출력에 대한 전하 공유를 제어하기 위한 스위칭 소자이며, 바람직하게는 NMOS-트랜지스터와 PMOS-트랜지스터로 구성하여 서로 다른 타이밍에 또다른 전하 공유를 수행할 수 있도록 한다.
- [0039] 도 7은 상기 제1전하공유회로부(210) 또는 제2전하공유회로부(220)의 기능에 대해 간단히 설명해주는 등가회로도이며, 상기 공유제어신호(CSS)에 의해 상기 제1스위치(CS-SW1)와 제2스위치(CS-SW2)에 의해 두 스테이지의 레벨쉬프터 출력단이 다이오드 전류패스와 같이 형성되어 전하 공유가 수행됨을 설명한다.
- [0040] 이처럼 본 발명에서 스테이지간 전하 공유를 위해 구성하는 전하공유회로부(210, 220)는 상기와 같이 시간차를 두고 클럭신호를 입력받아 동작하는 두 스테이지간에 구성되며, 도 8의 신호타이밍도를 참조하여 그 동작을 설명한다.
- [0041] 도 8의 신호타이밍도에 따라 상기 도 5에 예시된 본 발명에 따른 게이트구동부의 동작을 설명하면, 최초 스테이지{stg(1)}로 입력되는 개시신호(Vst)에 의해 상기 최초 스테이지{stg(1)}로부터 구동이 시작되며, 순환하여 입력되는 4개의 클럭신호(CLK1~CLK4) 중 선택 입력된 일 클럭신호에 따라 각각의 스테이지는 액정패널의 1 프레임 표시주기 동안 한 번의 게이트구동신호(Vg)를 출력한다.
- [0042] 이러한 출력은 스테이지 연결 순서에 따라 순차적으로 발생하며 임의의 S 번째 스테이지의 출력은 S+1번째 스테이지(또는 S+2번째 스테이지, S는 자연수)의 구동을 위한 개시신호로 입력되며, 임의의 S 번째 스테이지는 다음 프레임의 표시를 준비하기 위한 리셋(reset) 구동을 S+2 번째 스테이지의 출력을 입력받아 수행한다.
- [0043] 이때 상기 제1클럭신호(CLK1)와 제3클럭신호(CLK3) 간에는 통상 스테이지의 리셋 등의 구동을 위해 구성된 시간 간격인 간격리셋타임(Trst)이 존재하며, 물론 상기 제2클럭신호(CLK2)와 제4클럭신호(CLK4) 간에도 이러한 리셋타임(Trst)을 두고 구동한다.
- [0044] 아울러, 본 발명은 상기 다수의 클럭신호(CLK1~CLK4)간 인가 타이밍에서 상기 리셋타임(Trst)을 활용하여 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)를 이용한 전하 공유를 수행한다.
- [0045] 즉, 두 클럭신호간 지연시간(즉, 상기 리셋타임(Trst)) 구간을 활용하여 제1공유시간(Tcss) 동안에 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)로 연결된 두 스테이지의 레벨쉬프터에 대한 전하 공유를 수행한다. 이때 상기 제1공유시간(Tcss)은 상기 리셋타임(Trst)보다 작거나 혹은 같은 시간이다.
- [0046] 이에 상기 제1스테이지{stg(1)}와 제3스테이지{stg(3)}에서의 상기 제1전하공유회로부(210)를 예로 들어 설명하면, 상기 제1스테이지{stg(1)}에서 상기 제1클럭신호(CLK1)를 증폭하여 제1게이트구동신호{Vg(1)}의 게이트하이전압(Vgh)을 출력한 이후 예시된 제2공유제어신호(CSS2)를 인가한다. 이때에는 상기 제1전하공유회로부(210)의 제1스위치(CS-SW1)만 턴-온(turn-on)된다.
- [0047] 따라서 상기 제1스테이지{stg(1)}의 레벨쉬프터(L/S-1)에서 출력된 게이트구동신호의 하이레벨전압인 상기 게이트하이전압(Vgh)이 상기 제3스테이지{stg(3)}의 레벨쉬프터(L/S-3)의 출력단 전압과 공유된다. 이때 상기 제3스테이지{stg(3)}의 레벨쉬프터(L/S-3)의 출력단은 이전 프레임에서의 구동이후 게이트로우전압(Vgl)의 전압레벨 일 것이다.

- [0048] 이에 상기 제3스테이지{stg(3)}의 레벨슈프트(L/S-3)의 출력단은 제3게이트구동신호{Vg(3)}를 충전하기 전에 이미 소정 레벨의 전압, 즉 이상적으로는 상기 게이트하이전압(Vgh)과 상기 게이트로우전압(Vgl)의 평균에 가까운 전압레벨로 충전된 상태를 가지게 된다.
- [0049] 이에 상기 제3스테이지{stg(3)}는 제3게이트구동신호{Vg(3)}의 출력 구동시, 즉 제3클럭신호(CLK3)가 인가되어 동작하는 동안에는 상기 미리 충전된 전압레벨에서 상기 게이트하이전압(Vgh)에 대한 차이만큼만 전압레벨을 부스팅하면 되므로 소비되는 전력이 줄어드는 것을 물론이고 빠른 시간에 게이트하이전압(Vgh) 상태로의 전환이 가능하게 된다.
- [0050] 이러한 구동은 상기 제2스테이지{stg(2)}와 제4스테이지{stg(4)}에서의 상기 제2전하공유회로부(220)에서도 동일하게 수행된다.
- [0051] 또한 도 7의 제1공유제어신호(CSS2)를 인가할 경우를 상기 제1스테이지{stg(1)}와 제3스테이지{stg(3)}에서의 상기 제1전하공유회로부(210)를 예로 들어 다시 설명하면, 상기 제3스테이지{stg(3)}에서 게이트하이전압(Vgh)을 출력한 이후 예시된 제1공유제어신호(CSS1)를 인가한다. 이때에는 상기 제1전하공유회로부(210)의 제2스위치(CS-SW2)만 턴-온된다.
- [0052] 따라서 상기 제3스테이지{stg(3)}의 레벨슈프트(L/S-3)에서 출력된 게이트구동신호의 하이레벨전압인 상기 게이트하이전압(Vgh)이 상기 제1스테이지{stg(1)}의 레벨슈프트(L/S-1)의 출력단 전압과 공유된다. 이때 상기 제1스테이지{stg(1)}의 레벨슈프트(L/S-1)의 출력단은 게이트구동신호 출력 이후 게이트로우전압(Vgl)의 전압레벨일 것이다.
- [0053] 이에 상기 제3스테이지{stg(3)}의 레벨슈프트(L/S-3)의 출력단은 빠르게 소정 레벨의 전압, 즉 이상적으로는 상기 게이트하이전압(Vgh)과 상기 게이트로우전압(Vgl)의 평균에 가까운 전압레벨로 하강된 상태를 가지게 된다.
- [0054] 이에 상기 제3게이트구동신호{Vg(3)}의 출력 이후에는 상기 미리 하강된 전압레벨에서 상기 게이트로우전압(Vgl)에 대한 차이만큼만 전압레벨을 부스팅하면 되므로 소비되는 전력이 줄어드는 것을 물론이고 빠른 시간에 게이트로우전압(Vgl) 상태로의 전환이 가능하게 된다. 물론 이러한 동작은 상기 제2스테이지{stg(2)}와 제4스테이지{stg(4)}에서의 상기 제2전하공유회로부(220)에서도 동일하게 수행된다.
- [0055] 아울러, 상기 도 7의 신호타이밍도에서는 PMOS-타입과 NMOS-타입으로 구성된 상기 제1스위치(CS-SW1)와 제2스위치(CS-SW2)의 동작을 구분하여 보여주기 위해 서로 구분된 제1공유제어신호(CSS1) 및 제2공유제어신호(CSS2)를 예시하였으나, 이는 예시일 뿐이며 상기 제1스위치(CS-SW1)와 제2스위치(CS-SW2)의 구분된 스위칭 동작이 가능한 신호라면 어떤 방법으로 인가하여도 무방하다. 더불어 예를 들면, 게이트구동부 및 소스구동부의 제어를 위한 다수의 제어신호를 생성하여 제공하는 타이밍제어부(Timing controller)에서 출력되는 상기 다수의 제어신호 중 하나(예를 들어, 소스출력인에이블(SOE), Dual SOE 등)를 이용할 수도 있을 것이다.
- [0056] 도 9는 본 발명에 따른 액정표시장치의 게이트구동부에 대한 응용을 설명하기 위한 도면으로서, 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)에 별도의 전압을 더욱 공급하여 프리-차징(pre-charging) 기능을 더욱 부가한 형태이다.
- [0057] 즉, 상기 제1전하공유회로부(210) 및 제2전하공유회로부(220)의 전하 공유 동작시 각 스테이지의 레벨슈프트로 임의의 전압레벨로 설정된 프리차징전압(Vpre)을 인가하여 줌으로써 각 스테이지는 더욱 빠른 전압레벨 전환 및 게이트구동신호를 생성하는데 소비되는 전력의 저감 효과를 볼 수 있음은 당연할 것이다.

도면의 간단한 설명


- [0058] 도 1은 일반적인 액정표시장치(100)를 도시한 블록구성도
- [0059] 도 2는 도 1의 게이트구동부의 구성을 예시한 도면
- [0060] 도 3은 도 2의 게이트구동부에 대한 동작원리를 설명하기 위한 신호타이밍도
- [0061] 도 4는 도 2의 각 게이트구동부에 구성된 레벨슈프터 예시회로
- [0062] 도 5는 본 발명에 따른 액정표시장치의 게이트구동부의 구성을 도시한 도면
- [0063] 도 6은 도 5의 제1전하공유회로부(210)의 예시회로도
- [0064] 도 7은 상기 제1전하공유회로부(210) 또는 제2전하공유회로부(220)의 기능에 대해 간단히 설명해주는 등가회로

도


- [0065] 도 8의 본 발명에 따른 액정표시장치의 게이트구동부에 대한 동작을 설명하기 위한 신호타이밍도
- [0066] 도 9는 본 발명에 따른 액정표시장치의 게이트구동부에 대한 응용을 설명하기 위한 도면
- [0067] <도면의 주요부분에 대한 간단한 설명>
- [0068] 210, 220 : 제1전하공유회로부, 제2전하공유회로부
- [0069] CLK1~CLK4 : 제1클럭신호 내지 제4클럭신호
- [0070] stg(1) 내지 stg(n) : 제1스테이지 내지 제n스테이지
- [0071] CSS1, CSS2 : 제1공유제어신호, 제2공유제어신호

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	液晶显示器的栅极驱动器		
公开(公告)号	KR1020100048445A	公开(公告)日	2010-05-11
申请号	KR1020080107604	申请日	2008-10-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM JAE SEO 김재서 CHO NAM KYUN 조남균		
发明人	김재서 조남균		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
其他公开文献	KR101498951B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种液晶显示器的栅极驱动器，更具体地说，它具有通过在液晶显示器件的栅极驱动器中通过电荷共享产生栅极驱动信号所消耗的功率并确保快速响应时间的优点。那里。

