

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2019년 3월 21일 (21.03.2019) WIPO | PCT



(10) 국제공개번호
WO 2019/054640 A1

(51) 국제특허분류:
G09G 3/36 (2006.01)

(21) 국제출원번호: PCT/KR2018/009082

(22) 국제출원일: 2018년 8월 9일 (09.08.2018)

(25) 출원언어: 한국어

(26) 공개언어: 한국어

(30) 우선권정보:
10-2017-0116536 2017년 9월 12일 (12.09.2017) KR

(71) 출원인: 삼성전자주식회사 (SAMSUNG ELECTRONICS CO., LTD.) [KR/KR]; 16677 경기도 수원시 영통구 삼성로 129, Gyeonggi-do (KR).

(72) 발명자: 임성진 (LIM, Sung-Jin); 16688 경기도 수원시 영통구 태장로 71번길 19, Gyeonggi-do (KR). 김지혜


(KIM, Ji Hye); 16676 경기도 수원시 영통구 신원로 211번길 7, Gyeonggi-do (KR).

(74) 대리인: 특허법인 세림 (SELIM INTELLECTUAL PROPERTY LAW FIRM); 06729 서울시 서초구 강남대로 285 태우빌딩 10층, 11층, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(54) Title: DISPLAY APPARATUS

(54) 발명의 명칭: 디스플레이 장치



(57) Abstract: A display apparatus comprises: a liquid crystal panel; and a source driver for outputting an image signal to the liquid crystal panel. The source driver may comprise: a digital-to-analog converter for converting digital image data into an image signal having a normal polarity and an image signal having a reverse polarity; multiple multiplexers, each of which receives an image signal having a normal polarity and an image signal having a reverse polarity, and outputs, without any change, the image signal having a normal polarity and the image signal having a reverse polarity, or alternately outputs the image signal having a normal polarity and the image signal having a reverse polarity; and a reverse control unit for outputting control signals to the multiple multiplexers through multiple output terminals connected to the multiple multiplexers, respectively. Also, each of the multiple multiplexers may output,

[다음 쪽 계속]

WO 2019/054640 A1

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

공개:

— 국제조사보고서와 함께 (조약 제21조(3))

without any change, an image signal having a normal polarity and an image signal having a reverse polarity in response to a first control signal of the reverse control unit, and may alternately output an image signal having a normal polarity and an image signal having a reverse polarity in response to a second control signal of the reverse control unit.

(57) 요약서: 디스플레이 장치는 액정 패널; 및 액정 패널에 영상 신호를 출력하는 소스 드라이버를 포함한다. 소스 드라이버는 디지털 영상 데이터를 정상 극성의 영상 신호와 반전 극성의 영상 신호로 변환하는 디지털-아날로그 변환기와, 각각이 정상 극성의 영상 신호와 반전 극성의 영상 신호를 수신하고, 정상 극성의 영상 신호와 반전 극성의 영상 신호를 그대로 출력하거나 교차 출력하는 복수의 멀티플렉서와, 복수의 멀티플렉서와 각각 연결되는 복수의 출력 단자를 통하여 복수의 멀티플렉서 각각으로 제어 신호를 출력하는 반전 제어부를 포함할 수 있다. 또한, 복수의 멀티플렉서 각각은 반전 제어부의 제1 제어 신호에 응답하여 정상 극성의 영상 신호와 반전 극성의 영상 신호를 그대로 출력하고, 반전 제어부의 제2 제어 신호에 응답하여 정상 극성의 영상 신호와 반전 극성의 영상 신호를 교차 출력할 수 있다.

명세서

발명의 명칭: 디스플레이 장치

기술분야

- [1] 개시된 발명은 디스플레이 장치에 관한 것으로, 더욱 상세하게는 액정 디스플레이 패널을 포함하는 디스플레이 장치에 관한 발명이다.

배경기술

- [2] 일반적으로 디스플레이 장치는, 획득 또는 저장된 영상 정보를 사용자에게 시각적으로 표시하는 출력 장치의 일종으로, 가정이나 사업장 등 다양한 분야에서 이용되고 있다.
- [3] 예를 들어, 디스플레이 장치로는, 개인용 컴퓨터 또는 서버용 컴퓨터 등에 연결된 모니터 장치나, 휴대용 컴퓨터 장치나, 내비게이션 단말 장치나, 일반 텔레비전 장치나, 인터넷 프로토콜 텔레비전(IPTV, Internet Protocol television) 장치나, 스마트 폰, 태블릿 피씨, 개인용 디지털 보조 장치(PDA, Personal Digital Assistant), 또는 셀룰러 폰 등의 휴대용 단말 장치나, 산업 현장에서 광고나 영화 같은 화상을 재생하기 위해 이용되는 각종 디스플레이 장치나, 또는 이외 다양한 종류의 오디오/비디오 시스템 등이 있다.
- [4] 디스플레이 장치는 다양한 종류의 디스플레이 패널을 이용하여 영상을 표시할 수 있다. 예를 들어, 디스플레이 장치는 음극선관 패널, 발광 다이오드(Light Emitting Diode, LED) 패널, 유기 발광 다이오드(Organic Light Emitting Diode, OLED) 패널, 액정 디스플레이(Liquid Crystal Display, LCD) 패널 등을 포함할 수 있다.

발명의 상세한 설명

기술적 과제

- [5] 개시된 발명의 일 측면은 액정 디스플레이 패널을 다양한 패턴으로 반전 구동할 수 있는 디스플레이 드라이버를 포함하는 디스플레이 장치를 제공하고자 한다.

과제 해결 수단

- [6] 개시된 발명의 일 측면에 따른 디스플레이 장치는 액정 패널; 및 상기 액정 패널에 영상 신호를 출력하는 소스 드라이버를 포함할 수 있다. 상기 소스 드라이버는 디지털 영상 데이터를 정상 극성의 영상 신호와 반전 극성의 영상 신호로 변환하는 디지털-아날로그 변환기와, 그 각각이 상기 디지털-아날로그 변환기로부터 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 수신하고, 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하거나 교차 출력하는 복수의 멀티플렉서와, 상기 복수의 멀티플렉서와 각각 연결되는 복수의 출력 단자를 통하여 상기 복수의 멀티플렉서 각각으로 제어 신호를 출력하는 반전 제어부를 포함할 수 있다. 또한, 상기 복수의

멀티플렉서 각각은 상기 반전 제어부의 제1 제어 신호에 응답하여 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 반전 제어부의 제2 제어 신호에 응답하여 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력할 수 있다.

- [7] 상기 복수의 멀티플렉서 각각은 서로 독립적으로 상기 반전 제어부로부터 상기 제1 제어 신호와 상기 제2 제어 신호 중 어느 하나를 수신할 수 있다.
- [8] 상기 반전 제어부는 서로 다른 반전 모드에서 서로 다른 출력 신호를 상기 복수의 멀티플렉서 각각으로 출력할 수 있다.
- [9] 상기 소스 드라이버는 상기 액정 패널에 표시되는 콘텐츠에 따라 서로 다른 반전 모드로 동작할 수 있다.
- [10] 상기 소스 드라이버는 상기 반전 제어부로부터 상기 복수의 멀티플렉서 각각에 공급되는 상기 제1 제어 신호 및 상기 제2 제어 신호 중에 어느 하나에 따라 서로 다른 반전 모드로 동작할 수 있다.
- [11] 상기 소스 드라이버는 제1 프레임과 제2 프레임에서 서로 다른 반전 모드로 동작할 수 있다.
- [12] 상기 디스플레이 장치는 콘텐츠에 따라 반전 모드를 선택하는 메인 제어부를 더 포함하고, 상기 반전 제어부는 상기 메인 제어부로부터 상기 선택된 반전 모드에 관한 정보를 수신하고, 상기 선택된 반전 모드에 관한 정보에 따라 상기 복수의 멀티플렉서 각각으로 상기 제1 제어 신호 및 상기 제2 제어 신호 중에 어느 하나를 출력할 수 있다.
- [13] 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고, 상기 반전 제어부는 상기 제1, 제2, 제3 및 제4 멀티플렉서 각각으로 상기 제1 제어 신호를 출력하고, 상기 제1, 제2, 제3 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력할 수 있다.
- [14] 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고, 상기 제1, 제3, 제5 및 제7 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제4, 제6 및 제8 서브 픽셀은 상기 반전 극성의 영상 신호를 수신할 수 있다.
- [15] 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고, 상기 반전 제어부는 상기 제1 및 제3 멀티플렉서로 상기 제1 제어 신호를 출력하고, 상기 제2 및 제4 멀티플렉서로 상기 제2 제어 신호를 출력하고, 상기 제1 및 제3 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 제2 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력할 수 있다.
- [16] 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와

연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고, 상기 제1, 제4, 제5 및 제8 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제3, 제6 및 제7 서브 픽셀은 상기 반전 극성의 영상 신호를 수신할 수 있다.

[17] 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고, 상기 반전 제어부는 상기 제1 및 제2 멀티플렉서로 상기 제1 제어 신호를 출력하고, 상기 제3 및 제4 멀티플렉서로 상기 제2 제어 신호를 출력하고, 상기 제1 및 제2 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 제3 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력할 수 있다.

[18] 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고, 상기 제1, 제3, 제6 및 제8 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제4, 제5 및 제7 서브 픽셀은 상기 반전 극성의 영상 신호를 수신할 수 있다.

[19] 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고, 상기 반전 제어부는 상기 제1 및 제4 멀티플렉서로 상기 제1 제어 신호를 출력하고, 상기 제2 및 제3 멀티플렉서로 상기 제2 제어 신호를 출력하고, 상기 제1 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 제2 및 제3 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력할 수 있다.

[20] 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고, 상기 제1, 제4, 제6 및 제7 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제3, 제5 및 제8 서브 픽셀은 상기 반전 극성의 영상 신호를 수신할 수 있다.

[21] 개시된 발명의 일 측면에 따른 디스플레이 장치는 복수의 픽셀을 포함하는 액정 패널; 상기 복수의 픽셀에 대한 복수의 디지털 영상 데이터를 수신하는 수신기; 상기 수신기에 의하여 수신된 복수의 디지털 영상 데이터의 일부를 정상 극성 아날로그 영상 신호로 변환하는 복수의 정상 DA 변환기; 상기 수신기에 의하여 수신된 복수의 디지털 영상 데이터의 다른 일부를 반전 아날로그 영상 신호로 변환하는 복수의 반전 DA 변환기; 상기 정상 극성 아날로그 영상 신호와 상기 반전 아날로그 영상 신호를 그대로 상기 액정 표시 패널로 출력하거나, 상기 정상 극성 아날로그 영상 신호와 상기 반전 아날로그 영상 신호를 교차하여 상기 액정 표시 패널로 출력하는 복수의 멀티플렉서; 및 상기 복수의 멀티플렉서 각각에 상기 제1 제어 신호와 상기 제2 제어 신호 중 어느 하나를 출력하는 반전

제어부를 포함할 수 있다. 또한, 상기 복수의 멀티플렉서 각각은 상기 제1 제어 신호에 응답하여 상기 정상 극성 아날로그 영상 신호와 상기 반전 아날로그 영상 신호를 그대로 상기 액정 표시 패널로 출력하고, 상기 제2 제어 신호에 응답하여 상기 정상 극성 아날로그 영상 신호와 상기 반전 아날로그 영상 신호를 교차하여 상기 액정 표시 패널로 출력할 수 있다.

발명의 효과

- [22] 개시된 발명의 일 측면에 따르면, 액정 디스플레이 패널을 다양한 패턴으로 반전 구동할 수 있는 디스플레이 드라이버를 포함하는 디스플레이 장치를 제공할 수 있다.

도면의 간단한 설명

- [23] 도 1은 일 실시예에 의한 디스플레이 장치의 외관을 도시한다.
 [24] 도 2는 일 실시예에 의한 디스플레이 장치를 분해 도시한다.
 [25] 도 3은 일 실시예에 의한 디스플레이 장치에 포함된 액정 패널의 일 예를 도시한다.
 [26] 도 4는 일 실시예에 의한 디스플레이 장치의 제어 구성을 도시한다.
 [27] 도 5는 일 실시예에 의한 디스플레이 장치에 포함된 디스플레이 드라이버와 디스플레이 패널을 도시한다.
 [28] 도 6 및 도 7은 일 실시예에 의한 디스플레이 장치에 포함된 소스 드라이버와 디스플레이 패널의 일 예를 도시한다.
 [29] 도 8은 일 실시예에 의한 디스플레이 장치에 포함된 감마 생성기의 일 예를 도시한다.
 [30] 도 9 및 도 10은 일 실시예에 의한 디스플레이 장치의 반전 동작의 일 예를 도시한다.
 [31] 도 11 및 도 12는 일 실시예에 의한 디스플레이 장치의 반전 동작의 다른 일 예를 도시한다.
 [32] 도 13은 일 실시예에 의한 디스플레이 장치의 반전 동작의 또 다른 일 예를 도시한다.
 [33] 도 14 일 실시예에 의한 디스플레이 장치의 반전 동작의 또 다른 일 예를 도시한다.
 [34] 도 15는 일 실시예에 의한 디스플레이 장치의 동작 가능한 반전 모드들을 도시한다.
 [35] 도 16은 일 실시예에 의한 디스플레이 장치에 포함된 소스 드라이버와 디스플레이 패널의 다른 일 예를 도시한다.

발명의 실시를 위한 최선의 형태

- [36] 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 본 명세서가 실시예들의 모든 요소들을 설명하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한다.

명세서에서 사용되는 '부, 모듈, 부재, 블록'이라는 용어는 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예들에 따라 복수의 '부, 모듈, 부재, 블록'이 하나의 구성요소로 구현되거나, 하나의 '부, 모듈, 부재, 블록'이 복수의 구성요소들을 포함하는 것도 가능하다.

[37] 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것을 포함한다.

[38] 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

[39] 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.

[40] 제 1, 제 2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 전술된 용어들에 의해 제한되는 것은 아니다.

[41] 단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.

[42] 각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.

[43] 이하 첨부된 도면들을 참고하여 본 발명의 작용 원리 및 실시예들에 대해 설명한다.

[44] 도 1은 일 실시예에 의한 디스플레이 장치의 외관을 도시한다.

[45] 디스플레이 장치(1)는 외부로부터 수신되는 영상 신호를 처리하고, 처리된 영상을 시각적으로 표시할 수 있는 장치이다. 이하에서는 디스플레이 장치(1)가 텔레비전(Television, TV)인 경우를 예시하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 장치(1)는 모니터(Monitor), 휴대용 멀티미디어 장치, 휴대용 통신장치, 휴대용 연산장치 등 다양한 형태로 구현할 수 있으며, 디스플레이 장치(1)는 영상을 시각적으로 표시하는 장치라면 그 형태가 한정되지 않는다.

[46] 뿐만 아니라, 디스플레이 장치(1)는 건물 옥상이나 버스 정류장과 같은 옥외에 설치되는 대형 디스플레이 장치(Large Format Display, LFD)일 수 있다. 여기서, 옥외는 반드시 야외로 한정되는 것은 아니며, 지하철역, 쇼핑몰, 영화관, 회사, 상점 등 실내이더라도 다수의 사람들이 드나들 수 있는 곳이면 일 실시예에 따른 디스플레이 장치(1)가 설치될 수 있다.

[47] 디스플레이 장치(1)는 다양한 콘텐츠 소스들로부터 비디오 신호와 오디오 신호를 수신하고, 비디오 신호와 오디오 신호에 대응하는 비디오와 오디오를 출력할 수 있다. 예를 들어, 디스플레이 장치(1)는 방송 수신 안테나 또는 유선

케이블을 통하여 텔레비전 방송 콘텐츠를 수신하거나, 콘텐츠 재생 장치로부터 콘텐츠를 수신하거나, 콘텐츠 제공자의 콘텐츠 제공 서버로부터 콘텐츠를 수신할 수 있다.

[48] 이러한 디스플레이 장치(1)는 도 1에 도시된 바와 같이 본체(2), 영상(I)을 표시하는 스크린(3), 본체(2)의 하부에 마련되어 본체(2)를 지지하는 지지대(4)를 포함할 수 있다.

[49] 본체(2)는 디스플레이 장치(1)의 외형을 형성하며, 본체(2)의 내부에는 디스플레이 장치(1)가 영상(I)을 표시하기 위한 부품이 마련될 수 있다. 도 1에 도시된 본체(2)는 평평한 판 형상이나, 본체(2)의 형상이 도 1에 도시된 바에 한정되는 것은 아니다. 예를 들어, 본체(2)는 좌우 양단이 전방으로 돌출되고 중심부가 오목하도록 휘어진 형상일 수 있다.

[50] 스크린(3)은 본체(2)의 전면에 형성되며, 스크린(3)에는 시각 정보인 영상(I)이 표시될 수 있다. 예를 들어, 스크린(3)에는 정지 영상 또는 동영상을 표시될 수 있으며, 2차원 평면 영상 또는 3차원 입체 영상이 표시될 수 있다.

[51] 스크린(3)에는 복수의 픽셀(P)이 형성되며, 스크린(3)에 표시되는 영상(I)은 복수의 픽셀(P)로부터 출사된 광의 조합에 의하여 형성될 수 있다. 예를 들어, 복수의 픽셀(P)이 방출하는 광이 모자이크(mosaic)와 같이 조합됨으로써 스크린(3) 상에 하나의 영상(I)이 형성될 수 있다.

[52] 복수의 픽셀(P) 각각은 다양한 밝기 및 다양한 색상의 광을 방출할 수 있다.

[53] 다양한 밝기의 광을 방출하기 위하여, 복수의 픽셀(P) 각각은 직접 광을 방출할 수 있는 구성(예를 들어, 유기 발광 다이오드)을 포함하거나 백 라이트 유닛 등에 의하여 방출된 광을 투과하거나 차단할 수 있는 구성(예를 들어, 액정 패널)을 포함할 수 있다.

[54] 다양한 색상의 광을 방출하기 위하여, 복수의 픽셀(P) 각각은 서브 픽셀들(P_R , P_G , P_B)을 포함할 수 있다.

[55] 서브 픽셀들(P_R , P_G , P_B)은 적색 광을 방출할 수 있는 적색 서브 픽셀(P_R)과, 녹색 광을 방출할 수 있는 녹색 서브 픽셀(P_G)과, 청색 광을 방출할 수 있는 청색 서브 픽셀(P_B)을 포함할 수 있다. 예를 들어, 적색 광은 파장이 대략 620nm (nanometer, 10억분의 1미터)에서 750nm까지의 광을 나타낼 수 있고, 녹색 광은 파장이 대략 495nm에서 570nm까지의 광을 나타낼 수 있으며, 청색 광은 파장이 대략 450nm에서 495nm까지의 광을 나타낼 수 있다.

[56] 적색 서브 픽셀(P_R)의 적색 광, 녹색 서브 픽셀(P_G)의 녹색 광 및 청색 서브 픽셀(P_B)의 청색 광의 조합에 의하여, 복수의 픽셀(P) 각각은 다양한 밝기와 다양한 색상의 광을 출사할 수 있다.

[57] 도 1에 도시된 스크린(3)은 평평한 판 형상이나, 스크린(3)의 형상이 도 1에 도시된 바에 한정되는 것은 아니다. 예를 들어, 본체(2)의 형상에 따라 스크린(3)은 좌우 양단이 전방으로 돌출되고 중심부가 오목하도록 휘어진 형상일 수 있다.

- [58] 지지대(4)는 본체(2)의 하부에 설치되어, 본체(2)가 바닥 면에서 안정적으로 자세를 유지할 수 있도록 할 수 있다. 또한, 선택적으로, 지지대(4)는 본체(2)의 후면에 설치되어, 본체(2)가 벽면에 단단히 고정될 수 있도록 할 수 있다.
- [59] 도 2는 일 실시예에 의한 디스플레이 장치를 분해 도시한다. 도 3은 일 실시예에 의한 디스플레이 장치에 포함된 액정 패널의 일 예를 도시한다.
- [60] 도 2에 도시된 바와 같이, 본체(2) 내부에는 스크린(3)에 영상(I)을 생성하기 위한 각종 구성 부품들이 마련될 수 있다.
- [61] 예를 들어, 본체(2)에는 면광(surface light)을 전방으로 방출하는 백 라이트 유닛(40)과, 백 라이트 유닛(40)으로부터 방출된 광을 차단하거나 투과하는 액정 패널(20)과, 백 라이트 유닛(40) 및 액정 패널(20)의 동작을 제어하는 전원/제어 유닛(60)이 마련된다. 또한, 본체(2)에는 액정 패널(20), 백 라이트 유닛(40) 및 전원/제어 유닛(60)을 지지하고 고정하기 위한 베젤(10)과 프레임 미들 몰드(30)와 바텀 샤시(50)와 후면 커버(70)가 더 마련된다.
- [62] 백 라이트 유닛(40)은 단색광 또는 백색광을 방출하는 점 광원을 포함할 수 있으며, 점 광원으로부터 방출되는 광을 균일한 면광으로 변환하기 위하여 광을 굴절, 반사 및 산란시킬 수 있다.
- [63] 예를 들어, 백 라이트 유닛(40)은 단색광 또는 백색광을 방출하는 광원과, 광원으로부터 광이 입사되고 입사된 광을 확산시키는 도광판과, 도광판의 후면으로부터 방출된 광을 반사하는 반사 시트와, 도광판의 전면으로부터 방출된 광을 굴절 및 산란시키는 광학 시트를 포함할 수 있다.
- [64] 이처럼, 백 라이트 유닛(40)은 광원으로부터 방출된 광을 굴절, 반사 및 산란시킴으로써 전방을 향하여 균일한 면광을 방출할 수 있다.
- [65] 액정 패널(20)은 백 라이트 유닛(40)의 전방에 마련되며, 영상(I)을 형성하기 위하여 백 라이트 유닛(40)으로부터 방출되는 광을 차단하거나 또는 투과시킨다.
- [66] 액정 패널(20)의 전면은 앞서 설명한 디스플레이 장치(1)의 스크린(3)을 형성하며, 복수의 픽셀(P)로 구성될 수 있다. 액정 패널(20)에 포함된 복수의 픽셀(P)는 각각 독립적으로 백 라이트 유닛(40)의 광을 차단하거나 투과시킬 수 있으며, 복수의 픽셀(P)에 의하여 투과된 광은 디스플레이 장치(1)에 표시되는 영상(I)을 형성할 수 있다.
- [67] 예를 들어, 도 3에 도시된 바와 같이 액정 패널(20)은 제1 편광 필름(21), 제1 투명 기판(22), 픽셀 전극(23), 박막 트랜지스터(24), 액정층(25), 공통 전극(26), 컬러 필터(27), 제2 투명 기판(28), 제2 편광 필름(29)를 포함할 수 있다.
- [68] 제1 투명 기판(22) 및 제2 투명 기판(28)은 픽셀 전극(23), 박막 트랜지스터(24), 액정층(25), 공통 전극(26) 및 컬러 필터(27)을 고정 지지할 수 있다. 이러한, 제1 및 제2 투명 기판(22, 28)은 강화 유리 또는 투명 수지로 구성될 수 있다.
- [69] 제1 및 제2 투명 기판(22, 28)의 외측에는 제1 편광 필름(21) 및 제2 편광 필름(29)이 마련된다.
- [70] 제1 편광 필름(21)과 제2 편광 필름(29)은 각각 특정한 광을 투과시키고, 다른

- 광을 차단할 수 있다.
- [71] 광은 진행 방향과 직교하는 방향으로 진동하는 전기장과 자기장의 쌍으로 이루어질 수 있다. 광을 구성하는 전기장과 자기장은 광의 진행 방향과 직교하는 모든 방향으로 진동할 수 있으며, 전기장의 진동 방향과 자기장의 진동 방향은 서로 직교할 수 있다.
- [72] 예를 들어, 제1 편광 필름(21)은 제1 방향으로 진동하는 자기장을 갖는 광을 투과시키고, 다른 광을 차단한다. 또한, 제2 편광 필름(29)은 제2 방향으로 진동하는 자기장을 갖는 광을 투과시키고, 다른 광을 차단한다. 이때, 제1 방향과 제2 방향은 서로 직교할 수 있다. 다시 말해, 제1 편광 필름(21)이 투과시키는 광의 편광 방향과 제2 편광 필름(29)이 투과시키는 광의 진동 방향은 서로 직교한다. 그 결과, 일반적으로 광은 제1 편광 필름(21)과 제2 편광 필름(29)를 동시에 투과할 수 없다.
- [73] 제2 투명 기판(28)의 내측에는 컬러 필터(27)가 마련될 수 있다.
- [74] 컬러 필터(27)는 적색 광을 투과시키는 적색 필터(27R)와, 녹색 광을 투과시키는 녹색 필터(27G)와, 청색 광을 투과시키는 청색 필터(27B)를 포함할 수 있으며, 적색 필터(27R)와 녹색 필터(27G)와 청색 필터(27B)는 서로 나란하게 배치될 수 있다.
- [75] 컬러 필터(27)가 형성된 영역은 앞서 설명한 픽셀(P)에 대응된다. 또한, 적색 필터(27R)가 형성된 영역은 적색 서브 픽셀(P_R)에 대응되고, 녹색 필터(27G)가 형성된 영역은 녹색 서브 픽셀(P_G)에 대응되고, 청색 필터(27B)가 형성된 영역은 청색 서브 픽셀(P_B)에 대응된다.
- [76] 제2 투명 기판(22)의 내측에는 박막 트랜지스터(Thin Film Transistor, TFT) (24)가 마련된다. 예를 들어, 박막 트랜지스터(24)는 적색 필터(27R), 녹색 필터(27G) 및 청색 필터(27B)의 경계에 대응되는 위치에 마련될 수 있다.
- [77] 박막 트랜지스터(24)는 아래에서 설명할 픽셀 전극(23)에 흐르는 전류를 통과시키거나 차단할 수 있다. 예를 들어, 박막 트랜지스터(24)의 턴온(폐쇄) 또는 턴오프(개방)에 따라, 픽셀 전극(23)과 공통 전극(26) 사이에 전기장이 형성되거나 제거될 수 있다.
- [78] 박막 트랜지스터(24)는 폴리 실리콘(Poly-Silicon)으로 구성될 수 있으며, 리소그래피(lithography), 증착(deposition), 이온 주입(ion implantation) 공정 등 반도체 공정에 의하여 형성될 수 있다.
- [79] 제1 투명 기판(22)의 내측에는 픽셀 전극(23)이 마련되고, 제2 투명 기판(28)의 내측에는 공통 전극(26)이 마련될 수 있다.
- [80] 픽셀 전극(23)과 공통 전극(26)은 전기가 도통되는 금속 재질로 구성되며, 아래에서 설명할 액정층(25)을 구성하는 액정 분자(25a)의 배치를 변화시키기 위한 전기장을 생성할 수 있다.
- [81] 픽셀 전극(23)은 적색 필터(27R), 녹색 필터(27G) 및 청색 필터(27B)에 대응하는 영역에 형성되고, 공통 전극(26)은 액정 패널(20) 전체에 형성될 수 있다. 그 결과,

- 픽셀 전극(23)의 위치에 따라 액정 층(25)에 선택적으로 전기장이 형성될 수 있다.
- [82] 픽셀 전극(23)과 공통 전극(26)은 투명한 재질로 구성되며, 외부로부터 입사되는 광을 투과시킬 수 있다. 예를 들어, 픽셀 전극(23)과 공통 전극(26)은 인듐산화주석(Indium Tin Oxide: ITO), 인듐산화아연(Indium Zinc Oxide: IZO), 은나노와이어(Ag nano wire), 탄소나노튜브(carbon nano tube: CNT), 그래핀(graphene) 또는 PEDOT(3,4-ethylenedioxythiophene) 등으로 구성될 수도 있다.
- [83] 픽셀 전극(23)과 공통 전극(26) 사이에는 액정 층(25)이 형성되며, 액정 층(25)은 액정 분자(25a)에 의하여 채워진다.
- [84] 액정은 고체(결정)과 액체의 중간 상태를 나타낸다. 일반적인 물질은 고체 상태의 물질에 열을 가하면, 용융 온도에서 고체 상태에서 투명한 액체 상태로 상태 변화가 발생한다. 이에 비하여, 고체 상태의 액정 물질에 열을 가하면, 액정 물질은 용융 온도에서 불투명하고 혼탁한 액체로 변화한 이후 투명한 액체 상태로 변화한다. 이와 같은 액정 물질의 대부분은 유기화합물이며 분자형상은 가늘고 긴 막대 모양을 하고 있으며, 분자의 배열이 어떤 방향으로서는 불규칙한 상태와 같지만, 다른 방향에서는 규칙적인 결정의 형태를 가질 수 있다. 그 결과, 액정은 액체의 유동성과 결정(고체)의 광학적 이방성을 모두 갖는다.
- [85] 또한, 액정은 전기장의 변화에 따라 광학적 성질을 나타내기도 한다. 예를 들어, 액정은 전기장의 변화에 따라 액정을 구성하는 분자 배열의 방향이 변화할 수 있다.
- [86] 액정 층(25)에 전기장이 생성되면 액정 층(25)의 액정 분자(25a)는 전기장의 방향에 따라 배치되고, 액정 층(25)에 전기장이 생성되지 않으면 액정 분자(25a)는 불규칙하게 배치되거나 배향막(미도시)을 따라 배치될 수 있다.
- [87] 그 결과, 액정 층(25)을 통과하는 전기장의 존부에 따라 액정 층(25)의 광학적 성질이 달라질 수 있다. 예를 들어, 액정 층(25)에 전기장이 형성되지 않으면 액정 층(25)의 액정 분자(25a)의 배치로 인하여 제1 편광 필름(21)에 의하여 편광된 광이 액정 층(25)을 통과한 이후 제2 편광 필름(119)를 통과할 수 있다. 반면, 액정 층(25)에 전기장이 형성되면 액정 층(25)의 액정 분자(25a)의 배치가 변화하여 제1 편광 필름(21)에 의하여 편광된 광이 제2 편광 필름(29)를 통과하지 못한다.
- [88] 전원/제어 유닛(60)은 백 라이트 유닛(40)과 액정 패널(20)에 전력을 공급하는 전원 회로와 백 라이트 유닛(40)과 액정 패널(20)의 동작을 제어하는 제어 회로를 포함할 수 있다.
- [89] 전원 회로는 백 라이트 유닛(40)이 면광을 방출할 수 있도록 백 라이트 유닛(40)에 전력을 공급하고, 액정 패널(20)이 광을 투과 또는 차단시킬 수 있도록 액정 패널(20)에 전력을 공급할 수 있다.
- [90] 제어 회로는 백 라이트 유닛(40)이 방출하는 광의 세기를 조절하기 위하여 백 라이트 유닛(40)을 제어할 수 있으며, 스크린(3)에 영상이 표시되도록 액정

패널(20)을 제어할 수 있다.

- [91] 예를 들어, 제어 회로는 콘텐츠 소스들로부터 수신된 비디오 신호에 의한 영상이 표시되도록 액정 패널(20)을 제어할 수 있다. 액정 패널(20)에 포함된 복수의 픽셀(P) 각각은 제어 회로의 영상 데이터에 따라 광을 투과시키거나 차단하며, 그 결과 스크린(3)에 영상(I)이 표시된다.
- [92] 이러한 전원/제어 유닛(60)은 인쇄 회로 기판과 인쇄 회로 기판에 실장된 각종 회로로 구현될 수 있다. 예를 들어, 전원 회로는 콘덴서, 코일, 저항 소자, 마이크로 프로세서 등 및 이들이 실장된 전원 회로 기판을 포함할 수 있다. 또한, 제어 회로는 메모리, 마이크로 프로세서 및 이들이 실장된 제어 회로 기판을 포함할 수 있다.
- [93] 액정 패널(20)과 전원/제어 유닛(60) 사이에는, 영상 데이터를 전원/제어 유닛(60)으로부터 액정 패널(20)로 전송하는 케이블(20a)과, 영상 데이터를 처리하는 디스플레이 드라이버 직접 회로(Display Driver Integrated Circuit, DDI) (20b) (이하에서는 '디스플레이 드라이브 유닛'라 한다)가 마련된다.
- [94] 케이블(20a)은 전원/제어 유닛(60)과 디스플레이 드라이브 유닛(20b) 사이를 전기적으로 연결하고, 디스플레이 드라이브 유닛(20b)과 액정 패널(20) 사이를 전기적으로 연결할 수 있다.
- [95] 디스플레이 드라이브 유닛(20b)은 케이블(20a)을 통하여 전원/제어 유닛(60)으로부터 영상 데이터를 수신하고 케이블(20a)을 통하여 액정 패널(20)에 영상 데이터를 전송할 수 있다.
- [96] 케이블(20a)은 외력에 의하여 휘어질 수 있는 필름 케이블로 구현될 수 있으며, 케이블(20a)과 디스플레이 드라이브 유닛(20b)은 일체로 필름 케이블, 칩 온 필름(chip on film, COF), 테이프 캐리어 패키지(Tape Carrier Packet, TCP) 등으로 구현될 수 있다. 다시 말해, 디스플레이 드라이브 유닛(20b)은 케이블(20a) 상에 배치될 수 있다.
- [97] 다만, 이에 한정되는 것은 아니며, 디스플레이 드라이브 유닛(20b)은 액정 패널(20)의 제1 투명 기판(22) 상에 배치될 수 있다.
- [98] 도 3는 일 실시예에 의한 디스플레이 장치의 구성을 도시한다.
- [99] 도 3에 도시된 바와 같이, 디스플레이 장치(1)는 사용자로부터 사용자 입력을 수신하는 사용자 입력부(110)와, 콘텐츠 소스들로부터 비디오 신호 및/또는 오디오 신호를 수신하는 콘텐츠 수신부(120)와, 콘텐츠 수신부(120)에 의하여 수신된 비디오 신호 및/또는 오디오 신호를 처리하고 디스플레이 장치(1)의 동작을 제어하는 제어부(130)와, 제어부(130)에 의하여 처리된 영상을 표시하는 영상 표시부(140)와, 제어부(130)에 의하여 처리된 음향을 출력하는 음향 출력부(150)와, 디스플레이 장치(1)의 구성들에 전력을 공급하는 전원 공급부(160)를 포함한다.
- [100] 사용자 입력부(110)는 사용자 입력을 수신하는 입력 버튼(111)를 포함할 수 있다. 예를 들어, 사용자 입력부(110)는 디스플레이 장치(1)를 턴온 또는

턴오프시키기 위한 전원 버튼, 디스플레이 장치(1)에 표시되는 방송 콘텐츠를 선택하기 위한 채널 선택 버튼, 디스플레이 장치(1)가 출력하는 음향의 볼륨을 조절하기 위한 음향 조절 버튼, 콘텐츠 소스를 선택하기 위한 소스 선택 버튼 등을 포함할 수 있다.

- [101] 입력 버튼(111)은 각각 사용자 입력을 수신하고 사용자 입력에 대응하는 전기적 신호를 제어부(130)로 출력할 수 있으며, 푸시 스위치, 터치 스위치, 다이얼, 슬라이드 스위치, 토글 스위치 등 다양한 입력 수단에 의하여 구현될 수 있다.
- [102] 사용자 입력부(110)는 또한 원격 제어기(112a)의 원격 제어 신호를 수신하는 신호 수신기(112)를 포함한다. 사용자 입력을 수신하는 원격 제어기(112a)는 디스플레이 장치(1)와 분리되어 마련될 수 있으며, 사용자 입력을 수신하고, 사용자 입력에 대응하는 무선 신호를 디스플레이 장치(1)로 전송할 수 있다. 신호 수신기(112)는 원격 제어기(112a)로부터 사용자 입력에 대응하는 무선 신호를 수신하고, 사용자 입력에 대응하는 전기적 신호를 제어부(130)로 출력할 수 있다.
- [103] 콘텐츠 수신부(120)는 콘텐츠 소스들로부터 비디오 신호 및/또는 오디오 신호를 수신하는 입력 단자(121) 및 튜너(122)를 포함할 수 있다.
- [104] 입력 단자(121)은 케이블을 통하여 콘텐츠 소스들로부터 비디오 신호와 오디오 신호를 수신할 수 있다. 다시 말해, 디스플레이 장치(1)는 입력 단자(121)을 통하여 콘텐츠 소스들로부터 비디오 신호와 오디오 신호를 수신할 수 있다.
- [105] 예를 들어, 입력 단자(121)은 컴포넌트(component, YPbPr/RGB) 단자, 컴포지트(composite video blanking and sync, CVBS) 단자, 오디오 단자, 고화질 멀티미디어 인터페이스 (High Definition Multimedia Interface, HDMI) 단자, 범용 직렬 버스(Universal Serial Bus, USB) 단자 등을 포함할 수 있다.
- [106] 튜너(122)는 방송 수신 안테나 또는 유선 케이블로부터 방송 신호를 수신하고, 방송 신호 중에 사용자에게 의하여 선택된 채널의 방송 신호를 추출할 수 있다. 예를 들어, 튜너(122)는 방송 수신 안테나 또는 유선 케이블을 통하여 수신된 복수의 방송 신호 중에 사용자에게 의하여 선택된 채널에 해당하는 주파수를 가지는 방송 신호를 통과시키고, 다른 주파수를 가지는 방송 신호를 차단할 수 있다.
- [107] 이처럼, 콘텐츠 수신부(120)는 입력 단자(121) 및/또는 튜너(122)를 통하여 콘텐츠 소스들로부터 비디오 신호와 오디오 신호를 수신할 수 있으며, 입력 단자들(141) 및/또는 튜너(142)를 통하여 수신된 비디오 신호와 오디오 신호를 제어부(130)로 출력할 수 있다.
- [108] 제어부(130)는 마이크로 프로세서(131)와 메모리(132)를 포함할 수 있다.
- [109] 메모리(132)는 디스플레이 장치(1)를 제어하기 위한 프로그램 및 데이터를 저장하고, 디스플레이 장치(1)를 제어하는 중에 발행하는 데이터를 임시로 기억할 수 있다.
- [110] 또한, 메모리(132)는 비디오 신호 및/또는 오디오 신호를 처리하기 위한

프로그램 및 데이터를 저장하고, 비디오 신호 및/또는 오디오 신호를 처리하는 중에 발행하는 데이터를 임시로 기억할 수 있다.

[111] 메모리(132)는 데이터를 장기간 저장하기 위한 롬(Read Only Memory), 플래시 메모리 등의 비휘발성 메모리와, 데이터를 일시적으로 기억하기 위한 S-램(Static Random Access Memory, S-RAM), D-램(Dynamic Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.

[112] 마이크로 프로세서(131)는 사용자 입력부(110)로부터 사용자 입력을 수신하고, 사용자 입력에 따라 콘텐츠 수신부(120) 및/또는 영상 표시부(140) 및/또는 음향 출력부(150)를 제어하기 위한 제어 신호를 생성할 수 있다.

[113] 또한, 마이크로 프로세서(131)는 콘텐츠 수신부(120)로부터 비디오 신호 및/또는 오디오 신호를 수신하고, 비디오 신호를 디코딩하여 영상 데이터를 생성하고, 오디오 신호를 디코딩하고 음향 데이터를 생성할 수 있다. 영상 데이터와 음향 데이터는 각각 영상 표시부(140)와 음향 출력부(150)로 출력될 수 있다.

[114] 마이크로 프로세서(131)는 논리 연산 및 산술 연산 등을 수행하는 연산 회로와, 연산된 데이터를 기억하는 기억 회로 등을 포함할 수 있다.

[115] 제어부(130)는 사용자 입력에 따라 콘텐츠 수신부(120), 영상 표시부(140) 및 음향 출력부(150)의 동작을 제어할 수 있다. 예를 들어, 사용자 입력에 의하여 콘텐츠 소스가 선택되면, 제어부(130)는 선택된 콘텐츠 소스로부터 비디오 신호 및/또는 오디오 신호를 수신하도록 콘텐츠 수신부(120)를 제어할 수 있다.

[116] 또한, 제어부(130)는 콘텐츠 수신부(120)에 의하여 수신된 비디오 신호 및/또는 오디오 신호를 처리하고, 비디오 신호 및/또는 오디오 신호로부터 영상과 음향을 재현할 수 있다. 구체적으로, 제어부(130)는 비디오 신호 및/또는 오디오 신호를 디코딩하고, 비디오 신호 및/또는 오디오 신호로부터 영상 데이터와 음향 데이터를 복원할 수 있다.

[117] 제어부(130)는 앞서 도 2 및 도 3와 함께 설명된 전원/제어 유닛(60) 내의 제어 회로로서 구현될 수 있다.

[118] 영상 표시부(140)는 영상을 시각적으로 표시하는 디스플레이 패널(300)과, 디스플레이 패널(300)을 구동하는 디스플레이 드라이버(200)를 포함한다.

[119] 디스플레이 패널(300)은 디스플레이 드라이버(200)로부터 수신된 영상 데이터에 따라 영상을 생성하고, 영상을 표시할 수 있다.

[120] 디스플레이 패널(300)은 영상을 표시하는 단위가 되는 픽셀을 포함할 수 있다. 각각의 픽셀은 디스플레이 드라이버(200)로부터 영상을 나타내는 전기적 신호를 수신하고, 수신된 전기적 신호에 대응하는 광학 신호를 출력할 수 있다. 이처럼, 복수의 픽셀이 출력하는 광학 신호가 조합됨으로써 하나의 영상이 디스플레이 패널(300)에 표시될 수 있다.

[121] 디스플레이 패널(300)은 도 2 및 도 3와 함께 설명된 액정 패널(20)로 구현될 수 있다.

- [122] 디스플레이 드라이버(200)는 제어부(130)로부터 영상 데이터를 수신하고, 수신된 영상 데이터에 대응하는 영상을 표시하도록 디스플레이 패널(300)을 구동할 수 있다. 구체적으로, 디스플레이 드라이버(200)는 디스플레이 패널(300)을 구성하는 복수의 픽셀 각각에 영상 데이터에 대응하는 전기적 신호를 전달할 수 있다.
- [123] 디스플레이 드라이버(200)가 디스플레이 패널(300)을 구성하는 각각의 픽셀에 영상 데이터에 대응하는 전기적 신호를 전달하면 각각의 픽셀은 수신된 전기적 신호에 대응하는 광을 출력하고, 각각의 픽셀이 출력하는 광들이 조합되어 하나의 영상을 형성할 수 있다.
- [124] 디스플레이 드라이버(200)는 도 2와 함께 설명된 디스플레이 드라이브 직접 회로(20b, 도 2 참조)의 구동 회로로 구현될 수 있다.
- [125] 음향 출력부(150)는 음향을 증폭하는 앰프(151)와, 증폭된 음향을 청각적으로 출력하는 스피커(152)를 포함한다.
- [126] 제어부(130)는 오디오 신호로부터 디코딩된 음향 데이터를 아날로그 음향 신호로 변환할 수 있으며, 앰프(151)는 제어부(130)로부터 출력된 아날로그 음향 신호를 증폭할 수 있다.
- [127] 스피커(152)는 앰프(181)에 의하여 증폭된 아날로그 음향 신호를 음향(음파)으로 변환할 수 있다. 예를 들어, 스피커(182)는 전기적 음향 신호에 따라 진동하는 박막을 포함할 수 있으며, 박막의 진동에 의하여 음파가 생성될 수 있다.
- [128] 전원 공급부(160)는 사용자 입력부(110), 콘텐츠 수신부(120), 제어부(130), 영상 표시부(140), 음향 출력부(150) 및 그 밖의 모든 구성들에 전력을 공급할 수 있다.
- [129] 전원 공급부(160)는 스위칭 모드 파워 서플라이(Switching Mode Power Supply) (161) (이하 'SMPS'라 한다)를 포함한다.
- [130] SMPS (161)는 외부 전원의 교류 전력을 직류 전력으로 변환하는 AC-DC 컨버터와, 직류 전력의 전압을 변경하는 DC-DC 컨버터를 포함할 수 있다. 예를 들어, 외부 전원의 교류 전력은 AC-DC 컨버터에 의하여 직류 전력으로 변환되며, 직류 전력의 전압은 DC-DC 컨버터에 의하여 다양한 전압(예를 들어, 5V 및/또는 15V)으로 변경될 수 있다. 전압이 변경되는 직류 전력을 각각 사용자 입력부(110), 콘텐츠 수신부(120), 제어부(130), 영상 표시부(140), 음향 출력부(150) 및 그 밖의 모든 구성들에 공급될 수 있다.
- [131] 이상에서 설명된 바와 같이, 제어부(130)는 비디오 신호로부터 처리하여 영상 표시부(140)로 영상 데이터를 출력하며, 영상 표시부(140)의 디스플레이 드라이버(200)는 영상 데이터에 따라 디스플레이 패널(300)을 구동할 수 있다.
- [132] 이하에서는 디스플레이 드라이버(200)의 구성 및 동작이 더욱 자세하게 설명된다.
- [133] 도 5는 일 실시예에 의한 디스플레이 장치에 포함된 디스플레이 드라이버와 디스플레이 패널을 도시한다.

- [134] 디스플레이 패널(300)은 전기적 신호를 광학 신호로 변환함으로써 영상을 표시할 수 있다.
- [135] 디스플레이 드라이버(200)는 제어부(130)로부터 영상 데이터를 수신하고 영상 데이터에 대응하는 영상을 표시하도록 디스플레이 패널(300)을 제어할 수 있다. 예를 들어, 디스플레이 드라이버(200)는 디스플레이 패널(300)에 포함된 복수의 픽셀들(P)에 순차적으로 영상 데이터를 제공할 수 있으며, 복수의 픽셀들(P) 각각은 영상 데이터에 따라 다양한 밝기 및 다양한 색상을 가지는 광을 방출할 수 있다.
- [136] 디스플레이 패널(300)은 도 5에 도시된 바와 같이 복수의 픽셀들(P)을 포함할 수 있으며, 복수의 픽셀들(P) 각각은 적색 서브 픽셀(P_R)과 녹색 서브 픽셀(P_G)과 청색 서브 픽셀(P_B)을 포함할 수 있다.
- [137] 복수의 서브 픽셀들(P_R, P_G, P_B)은 디스플레이 패널(300) 상에 2차원으로 배치될 수 있다. 예를 들어, 복수의 서브 픽셀들(P_R, P_G, P_B)은 디스플레이 패널(300) 상에 행렬(matrix)을 이루어 배치될 수 있다. 다시 말해, 복수의 서브 픽셀들(P_R, P_G, P_B)은 행(row)과 열(column)로 배치될 수 있다.
- [138] 또한, 서브 픽셀들(P_R, P_G, P_B)은 복수의 게이트 라인들(G_1, G_2, G_3)과 복수의 소스 라인들(S_1, S_2, S_3)로 구획될 수 있다. 복수의 게이트 라인들(G_1, G_2, G_3)은 아래에서 설명할 게이트 드라이버(240)와 연결되며, 복수의 소스 라인들(S_1, S_2, S_3)은 아래에서 설명할 소스 드라이버(230)와 연결될 수 있다.
- [139] 복수의 서브 픽셀들(P_R, P_G, P_B) 각각은 박막 트랜지스터(TFT)와 스토리지 캐패시터(C_{STR})를 포함할 수 있다.
- [140] 스토리지 캐패시터(C_{STR})는 소스 드라이버(230)로부터 복수의 서브 픽셀들(P_R, P_G, P_B) 각각에 제공된 영상 데이터(정확히는, 영상 데이터에 의한 전하)를 저장하며, 영상 데이터에 대응하는 전압을 출력할 수 있다. 복수의 서브 픽셀들(P_R, P_G, P_B)은 스토리지 캐패시터(C_{STR})가 출력하는 전압에 대응하는 밝기의 광을 방출할 수 있다.
- [141] 박막 트랜지스터(TFT)는 영상데이터가 스토리지 캐패시터(C_{STR})에 공급되는 것을 허용하거나 차단할 수 있다. 영상 데이터는 소스 드라이버(230)로부터 연속적으로 제공되므로, 박막 트랜지스터(TFT)는 연속적으로 제공되는 영상 데이터 중에 적절한 영상 데이터가 선택적으로 스토리지 캐패시터(C_{STR})에 공급되는 것을 허용할 수 있다.
- [142] 박막 트랜지스터(TFT)의 게이트 단자는 게이트 라인($G_1, \text{or } G_2, \text{or } G_3$)에 연결되며, 소스 단자는 소스 라인($S_1, \text{or } S_2, \text{or } S_3$)에 연결되며, 드레인 단자는 스토리지 캐패시터(C_{STR})에 연결될 수 있다.
- [143] 디스플레이 드라이버(200)는 도 5에 도시된 바와 같이 타이밍 컨트롤러(210)와, 드라이버 전원(220)과, 소스 드라이버(230)와, 게이트 드라이버(240)를 포함한다.
- [144] 타이밍 컨트롤러(210)는 제어부(130)로부터 RGB 영상 데이터를 수신하고, 영상 데이터와 구동 제어 신호를 소스 드라이버(230)와 게이트 드라이버(240)로

출력할 수 있다.

- [145] 영상 데이터는 복수의 픽셀(P) 각각에 대한 색상 정보와 밝기 정보를 포함할 수 있다. 구체적으로, 영상 데이터는 복수의 픽셀(P)에 포함된 서브 픽셀들(P_R , P_G , P_B) 각각에 대한 R 영상 데이터와 G 영상 데이터와 B 영상 데이터(이하 'RGB 영상 데이터'라 한다)를 포함할 수 있다. R 영상 데이터는 적색 서브 픽셀(P_R)의 밝기 정보를 포함하며, G 영상 데이터는 녹색 서브 픽셀(P_G)의 밝기 정보를 포함하고, B 영상 데이터는 청색 서브 픽셀(P_B)의 밝기 정보를 포함할 수 있다. 예를 들어, RGB 영상 데이터는 8비트(bit) 데이터로 나타낼 수 있으며, 밝기의 값은 최대 밝기를 나타내는 '255'와 최저 밝기를 나타내는 '0' 사이의 값을 가질 수 있다.
- [146] 구동 제어 신호는 게이트 드라이버 제어 신호와 소스 드라이버 제어 신호를 포함할 수 있으며, 각각의 제어 신호는 게이트 드라이버(240)의 동작 및 소스 드라이버(230)의 동작을 제어할 수 있다.
- [147] 소스 드라이버(230)는 타이밍 컨트롤러(210)로부터 RGB 영상 데이터와 소스 드라이버 제어 신호를 수신하고, 소스 드라이버 제어 신호에 따라 RGB 영상 데이터를 디스플레이 패널(300)로 출력할 수 있다. 구체적으로, 소스 드라이버(230)는 타이밍 컨트롤러(210)로부터 디지털 RGB 영상 데이터를 수신하고, 디지털 RGB 영상 데이터를 아날로그 RGB 영상 신호로 변환하고, 아날로그 RGB 영상 신호를 디스플레이 패널(300)에 제공할 수 있다.
- [148] 소스 드라이버(230)의 복수의 출력들은 각각 디스플레이 패널(300)의 복수의 소스 라인들(S_1 , S_2 , S_3)과 연결될 수 있으며, 소스 드라이버(230)는 복수의 소스 라인들(S_1 , S_2 , S_3)을 통하여 복수의 서브 픽셀들(P_R , P_G , P_B) 각각으로 RGB 영상 신호를 출력할 수 있다. 특히, 소스 드라이버(230)는 디스플레이 패널(300) 상에 같은 행(row)에 포함된 복수의 서브 픽셀들(P_R , P_G , P_B) 각각으로 RGB 영상 신호를 동시에 출력할 수 있다.
- [149] 디스플레이 드라이버(200)는 도 5에 도시된 바와 같이 복수의 소스 드라이버들(230, 230a, 230b, 230c)을 포함할 수 있다. 복수의 소스 드라이버(230, 230a, 230b, 230c)들 각각은 복수의 서브 픽셀들(P_R , P_G , P_B) 각각으로 RGB 영상 신호를 출력할 수 있다.
- [150] 게이트 드라이버(240)는 타이밍 컨트롤러(210)로부터 게이트 드라이버 제어 신호를 수신하고, 게이트 드라이버 제어 신호에 따라 복수의 게이트 라인들(G_1 , G_2 , G_3) 중에 어느 하나를 활성화할 수 있다. 예를 들어, 게이트 드라이버(240)는 게이트 드라이버 제어 신호에 따라 복수의 게이트 라인들(G_1 , G_2 , G_3) 중에 아날로그 활성화 신호를 출력할 수 있다.
- [151] 앞서 설명된 바와 같이 소스 드라이버(230)는 복수의 소스 라인들(S_1 , S_2 , S_3)을 통하여 RGB 영상 신호를 출력할 수 있다. 이때, 소스 드라이버(230)에 의하여 출력된 RGB 영상 신호는 복수의 소스 라인들(S_1 , S_2 , S_3)을 따라 디스플레이 패널(300)의 모든 서브 픽셀들(P_R , P_G , P_B)에 제공될 수 있다.
- [152] 게이트 드라이버(240)는 디스플레이 패널(300)의 서브 픽셀들(P_R , P_G , P_B) 중에

적절한 행(row)의 서브 픽셀들(P_R, P_G, P_B)에 RGB 영상 신호가 제공되도록 복수의 게이트 라인들(G_1, G_2, G_3) 중에 어느 하나를 활성화할 수 있다. 따라서, 활성화된 게이트 라인($G_1, \text{or } G_2, \text{or } G_3$)와 연결된 박막 트랜지스터(TFT)가 턴온되며, 턴온된 박막 트랜지스터(TFT)를 통하여 RGE 영상 신호가 스토리지 캐패시터(C_{STR})에 전송될 수 있다.

- [153] 또한, 디스플레이 드라이버(200)는 도 5에 도시된 바와 같이 복수의 게이트 드라이버들(240, 240a, 240b)을 포함할 수 있다. 복수의 게이트 드라이버들(240, 240a, 240b) 각각은 적절한 행(row)의 서브 픽셀들(P_R, P_G, P_B)의 데이터 입력을 활성화할 수 있다.
- [154] 드라이버 전원(220)은 소스 드라이버(230) 및 게이트 드라이버(240)에 다양한 전압의 직류 전력을 공급할 수 있다.
- [155] 소스 드라이버(230)는 각각 RGB 영상 데이터와 소스 드라이버 제어 신호를 처리하는 디지털 회로와, 디스플레이 패널(300)을 구동하는 아날로그 회로를 포함할 수 있다. 또한, 게이트 드라이버(240)는 게이트 드라이버 제어 신호를 처리하는 디지털 회로와 디스플레이 패널(300)을 구동하는 아날로그 회로를 포함할 수 있다.
- [156] 디지털 회로와 아날로그 회로에는 서로 다른 전압의 직류 전력이 공급될 수 있다. 예를 들어, 디지털 회로에는 소비 전력 저감을 위하여 저전압(예를 들어, 5V)의 직류 전력이 공급되며, 아날로그 회로에는 디스플레이 패널(300)을 구동하기 위하여 고전압(예를 들어, 15V)의 직류 전력이 공급될 수 있다.
- [157] 따라서, 드라이버 전원(220)은 적어도 2개의 서로 다른 전압을 가지는 직류 전력을 소스 드라이버(230) 및 게이트 드라이버(240)에 공급할 수 있다.
- [158] 드라이버 전원(220)은 디스플레이 장치(1)의 전원 공급부(160)로부터 직류 전력을 공급받고, 공급된 직류 전력의 전압을 변경한 후 소스 드라이버(230) 및 게이트 드라이버(240)에 공급할 수 있다. 예를 들어, 드라이버 전원(220)은 전원 공급부(160)로부터 공급된 직류 전력의 전압을 상승시키기 위한 전하 펌프(charge pump) 회로를 포함할 수 있으며, 전하 펌프(charge pump) 회로에 의하여 승압된 직류 전력과 전원 공급부(160)로부터 공급된 직류 전력을 소스 드라이버(230) 및 게이트 드라이버(240)에 공급할 수 있다.
- [159] 이처럼, 소스 드라이버(230)와 게이트 드라이버(240)는 디스플레이 패널(300)에 포함된 복수의 서브 픽셀들(P_R, P_G, P_B)에 순차적으로 RGB 영상 신호를 출력할 수 있다.
- [160] 소스 드라이버(230)로부터 출력된 RGB 영상 신호에 의한 정보는 복수의 서브 픽셀들(P_R, P_G, P_B) 각각에 마련된 스토리지 캐패시터(C_{STR})에 저장될 수 있으며, 스토리지 캐패시터(C_{STR})는 RGB 영상 신호에 대응하는 전압을 픽셀 전극(23, 도 3 참고)과 공통 전극(26, 도 3 참고) 사이에 인가할 수 있다. 다시 말해, RGB 영상 신호에 대응하는 전압이 액정층(25, 도 3 참고)에 인가되며, RGB 영상 신호에 대응하는 전기장이 액정층(25)에 형성될 수 있다.

- [161] 액정층(25)에 형성된 전기장에 의하여 액정 분자(25a, 도 3 참고)의 배치가 변경되며, 서브 픽셀들(P_R , or P_G , or P_B)의 액정층(25)의 광학적 성질이 변화한다. 액정층(25)의 광학적 성질의 변화에 의하여 서브 픽셀들(P_R , or P_G , or P_B)은 광을 투과시키거나 광을 차단할 수 있으며, 디스플레이 패널(300)에 영상이 형성될 수 있다.
- [162] 이때, 액정층(25)에 동일한 방향의 전기장이 반복적으로 형성되면 전기장에 의한 액정 분자(25a)의 배치의 변화가 약화된다. 예를 들어, 액정층(25) 양단에 양의 전압(정상 전압)이 반복적으로 인가되면 전기장에 의한 액정 분자(25a)의 배치의 변화가 약화되고, 디스플레이 패널(300) 상에 잔상이 발생할 수 있다.
- [163] 이를 방지하기 위하여, 소스 드라이버(230)는 주기적으로(예를 들어, 매 프레임마다) 액정층(25) 양단에 음의 전압(반전 전압)이 인가되도록 디스플레이 패널(300)을 제어할 수 있다. 예를 들어, 소스 드라이버(230)는 서브 픽셀들(P_R , or P_G , or P_B) 각각에 양의 전압(정상 전압)과 음의 전압(반전 전압)이 교대로 인가되도록 디스플레이 패널(300)에 RGB 영상 신호를 제공할 수 있다. 다시 말해, 소스 드라이버(230)는 서브 픽셀들(P_R , or P_G , or P_B) 각각으로 정상 RGB 영상 신호와 반전 RGB 영상 신호를 교대로 출력할 수 있다.
- [164] 이하에서는 정상 RGB 영상 신호와 반전 RGB 영상 신호를 교대로 출력하기 위한 소스 드라이버(230)의 구성 및 동작이 설명된다.
- [165] 도 6 및 도 7은 일 실시예에 의한 디스플레이 장치에 포함된 소스 드라이버와 디스플레이 패널의 일 예를 도시한다. 도 8은 일 실시예에 의한 디스플레이 장치에 포함된 감마 생성기의 일 예를 도시한다.
- [166] 도 6 및 도 7에 도시된 바와 같이, 소스 드라이버(230)는 데이터 수신기(231)와, 로직 컨트롤러(232)와, 시프트 레지스터(233)와, 데이터 래치(234)와, 디지털-아날로그 컨버터(235) (이하 'DA 컨버터'라 한다)와, 복수의 출력 버퍼들(236)과, 복수의 멀티플렉서들(237)을 포함한다.
- [167] 데이터 수신기(231)는 타이밍 컨트롤러(210)로부터 디지털 RGB 영상 데이터와 소스 드라이버 제어 신호를 수신할 수 있다. 예를 들어, 디지털 RGB 데이터는 타이밍 컨트롤러(210)로부터 저전압 차등 신호(Low voltage differential signaling, LVDS) 형태로 전송될 수 있으며, 데이터 수신기(231)는 타이밍 컨트롤러(210)로부터 LVDS 신호를 수신하고, LVDS 신호로부터 디지털 RGB 영상 데이터를 복원할 수 있다.
- [168] 데이터 수신기(231)는 디지털 RGB 영상 데이터와 소스 드라이버 제어 신호를 로직 컨트롤러(232)로 출력할 수 있다.
- [169] 로직 컨트롤러(232)는 디지털 RGB 영상 데이터를 시프트 레지스터(233)로 출력하고, 소스 드라이버 제어 신호에 따라 시프트 레지스터(233), 데이터 래치(234), DA 컨버터(235), 복수의 출력 버퍼들(236) 및 복수의 멀티플렉서들(237)의 동작을 제어할 수 있다. 예를 들어, 로직 컨트롤러(232)는 디지털 RGB 영상 데이터가 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB

영상 신호로 변환되도록 시프트 레지스터(233), 데이터 래치(234), DA 컨버터(235), 복수의 출력 버퍼들(236) 및 복수의 멀티플렉서들(237)에 제어 신호를 출력할 수 있다.

- [170] 로직 컨트롤러(232)는 디지털 RGB 영상 데이터를 순차적으로 시프트 레지스터(233)로 출력할 수 있다.
- [171] 시프트 레지스터(233)는 직렬로 연결된 복수의 플립플롭(flip-flop)을 포함할 수 있으며, 직렬 입력 신호를 병렬 출력 신호로 변환할 수 있다. 구체적으로, 시프트 레지스터(233)는 로직 컨트롤러(232)로부터 디지털 RGB 영상 데이터를 순차적으로 수신하고(직렬 입력), 순차적으로 수신된 디지털 RGB 영상 데이터들을 복수의 출력 단자를 통하여 동시에 출력할 수 있다(병렬 출력).
- [172] 시프트 레지스터(233)에 의하여 직렬 디지털 RGB 영상 데이터는 병렬 디지털 RGB 영상 데이터로 변환될 수 있다.
- [173] 데이터 래치(234)는 병렬로 연결된 복수의 플립플롭을 포함할 수 있으며, 복수의 비트의 데이터를 임시로 기억할 수 있다. 구체적으로, 데이터 래치(234)는 시프트 레지스터(233)로부터 출력된 병렬 디지털 RGB 영상 데이터를 임시로 기억할 수 있다.
- [174] DA 컨버터(235)는 디지털 데이터를 아날로그 신호로 변환할 수 있다. 구체적으로, DA 컨버터(235)는 데이터 래치(234)로부터 출력된 디지털 RGB 영상 데이터를 아날로그 RGB 영상 신호로 변환하고, 아날로그 RGB 영상 신호를 복수의 출력 버퍼들(236)로 출력할 수 있다.
- [175] 도 7에 도시된 바와 같이 DA 컨버터(235)는 아날로그 RGB 영상 신호의 기준 전압을 감마 전압 생성기(235a)와, 디지털 RGB 영상 데이터를 디코딩하는 복수의 디코더들(235b)을 포함할 수 있다.
- [176] 감마 전압 생성기(235a)는 복수의 감마 기준 전압들을 출력할 수 있다. 예를 들어, 감마 전압 생성기(235a)는 중심 전압(V_C)과 최고 전압(V_H) 사이의 256개의 상측 기준 전압들($V_0, V_{1U}, V_{2U}, \dots, V_{254U}, V_{255U}$)을 복수의 디코더들(235b)로 출력하고, 중심 전압(V_C)과 최저 전압(V_L) 사이의 256개의 하측 기준 전압들($V_0, V_{1D}, V_{2D}, \dots, V_{254D}, V_{255D}$)를 복수의 디코더들(235b)로 출력할 수 있다. 또한, 중심 전압(V_C)은 공통 전극(26, 도 3 참조)으로 출력될 수 있다.
- [177] 감마 전압 생성기(235a)는 복수의 감마 기준 전압을 출력할 수 있는 전압 분배기로 구현될 수 있다. 예를 들어, 도 8에 도시된 바와 같이 감마 전압 생성기(235a)는 서로 직렬로 연결된 복수의 저항들(R)을 포함할 수 있다. 중심 전압(V_C)과 최고 전압(V_H) 사이에 255개의 저항들(R)이 직렬로 연결되며, 저항들(R) 사이에서 상측 기준 전압들($V_0, V_{1U}, V_{2U}, \dots, V_{254U}, V_{255U}$)이 출력될 수 있다. 또한, 중심 전압(V_C)과 최저 전압(V_L) 사이에 255의 저항들(R)이 직렬로 연결되며, 저항들(R) 사이에서 하측 기준 전압들($V_0, V_{1D}, V_{2D}, \dots, V_{254D}, V_{255D}$)이 출력될 수 있다.
- [178] 디스플레이 장치(1)가 비선형적인 감마값을 갖도록, 감마 전압 생성기(235a)를

구성하는 복수의 저항들(R)은 서로 상이한 전기적 저항값을 가질 수 있다. 또한, 디스플레이 장치(1)의 감마값이 변경 가능하도록, 감마 전압 생성기(235a)는 저항값이 변화하는 복수의 가변 저항들을 포함할 수 있다.

[179] 복수의 디코더들(235b) 각각은 데이터 래치(234)로부터 출력되는 디지털 RGB 영상 데이터를 디코딩하고, 디코딩된 디지털 RGB 영상 데이터에 따라 감마 전압 생성기(235a)로부터 출력되는 복수의 감마 기준 전압들 중 어느 하나의 감마 기준 전압을 선택하여, 출력할 수 있다.

[180] 예를 들어, 디지털 RGB 영상 데이터는 8비트의 데이터일 수 있으며, 복수의 디코더들(235b) 각각은 8비트 데이터를 256비트의 데이터로 변환할 수 있다. 다시 말해, 복수의 디코더들(235b) 각각은 8-to-256 디코더일 수 있다. 또한, 복수의 디코더들(235b) 각각은 디코딩된 256비트의 데이터를 기초로 복수의 감마 기준 전압 중에 어느 하나의 감마 기준 전압을 선택하고, 선택된 감마 기준 전압을 출력할 수 있다.

[181] 복수의 디코더들(235b)은 중심 전압(V_C)과 최고 전압(V_H) 사이의 상측 기준 전압들($V_0, V_{1U}, V_{2U}, \dots, V_{254U}, V_{255U}$)이 입력되는 정상 디코더들(235Ua-235Ud)와, 중심 전압(V_C)과 최저 전압(V_L) 사이의 하측 기준 전압들($V_0, V_{1D}, V_{2D}, \dots, V_{254D}, V_{255D}$)이 입력되는 반전 디코더들(235Da-235Dd)를 포함할 수 있다.

[182] 정상 디코더들(235Ua-235Ud)는 디지털 RGB 영상 데이터를 중심 전압(V_C)과 최고 전압(V_H) 사이의 전압을 가지는 정상 아날로그 RGB 영상 신호로 변환할 수 있다. 예를 들어, 정상 디코더들(235Ua-235Ud)는 8비트의 디지털 RGB 영상 데이터를 수신하고, 8비트의 디지털 RGB 영상 데이터에 따라 상측 기준 전압들($V_0, V_{1U}, V_{2U}, \dots, V_{254U}, V_{255U}$) 중 어느 하나의 전압을 가지는 정상 아날로그 RGB 영상 신호를 출력할 수 있다.

[183] 반전 디코더들(235Da-235Dd)는 디지털 RGB 영상 데이터를 중심 전압(V_C)과 최저 전압(V_L) 사이의 전압을 가지는 반전 아날로그 RGB 영상 신호로 변환할 수 있다. 예를 들어, 반전 디코더들(235Da-235Dd)는 8비트의 디지털 RGB 영상 데이터를 수신하고, 8비트의 디지털 RGB 영상 데이터에 따라 하측 기준 전압들($V_0, V_{1D}, V_{2D}, \dots, V_{254D}, V_{255D}$) 중 어느 하나의 전압을 가지는 반전 아날로그 RGB 영상 신호를 출력할 수 있다.

[184] 정상 디코더들(235Ua-235Ud)와 반전 디코더들(235Da-235Dd)는 서로 인접하게 배치될 수 있다. 다시 말해, 정상 디코더들(235Ua-235Ud)와 반전 디코더들(235Da-235Dd)는 교대로 배치될 수 있다.

[185] 복수의 디코더들(235b)은 제1 정상 디코더(235Ua), 제1 반전 디코더(235Ua), 제2 정상 디코더(235Ub), 제2 반전 디코더(235Ub), 제3 정상 디코더(235Uc), 제3 반전 디코더(235Uc), 제4 정상 디코더(235Ud), 제4 반전 디코더(235Ud) 등을 포함할 수 있다. 소스 드라이버(230)는 도 7에 도시된 디코더들(235b) 이외에 더 많은 개수의 디코더들을 포함할 수 있다.

[186] DA 컨버터(235)는 디지털 RGB 영상 데이터로부터 변환된 아날로그 RGB 영상

신호를 복수의 출력 버퍼들(236)로 출력할 수 있다. 구체적으로, 정상 디코더들(235Ua-235Ud)와 반전 디코더들(235Da-235Dd)는 각각 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 복수의 출력 버퍼들(236)로 출력할 수 있다.

[187] 복수의 출력 버퍼들(236)는 DA 컨버터(235)로부터 출력된 아날로그 RGB 영상 신호의 노이즈를 제거하고, 디스플레이 패널(300)에 충분한 전류를 공급할 수 있도록 아날로그 RGB 영상 신호의 전류를 증폭할 수 있다.

[188] 이처럼, 복수의 출력 버퍼들(236)는 아날로그 RGB 영상 신호의 전류를 증폭하는 전류 증폭기일 수 있으며, 복수의 출력 버퍼들(236)로부터 출력되는 아날로그 RGB 영상 신호는 디스플레이 패널(300)의 말단까지 전달될 수 있다.

[189] 복수의 멀티플렉서들(237) 각각은 복수의 출력 버퍼들(236)로부터 한 쌍의 아날로그 RGB 영상 신호들을 수신하며, 한 쌍의 아날로그 RGB 영상 신호들을 직접 출력하거나 교차 출력할 수 있다. 예를 들어, 도 7에 도시된 바와 같이 복수의 멀티플렉서들(237) 각각은 복수의 출력 버퍼들(236)로부터 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 수신할 수 있다. 또한, 복수의 멀티플렉서들(237) 각각은 로직 컨트롤러(232)로부터 반전 제어 신호를 수신할 수 있다.

[190] 특히, 복수의 멀티플렉서들(237)에서 한 쌍의 아날로그 RGB 영상 신호들(정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호)이 교차 출력되는 경우, 액정 패널(300)에 표시되는 영상의 왜곡을 방지하기 위하여 복수의 멀티플렉서들(237)의 이전 단계(예를 들어, 시프트 레지스터 또는 데이터 래치)에서 디지털 RGB 영상 신호들이 교차될 수 있다. 또한, 복수의 멀티플렉서들(237)에서 한 쌍의 아날로그 RGB 영상 신호들 그대로 출력되는 경우, 복수의 멀티플렉서들(237)의 이전 단계에서도 디지털 RGB 영상 신호들이 그대로 출력될 수 있다.

[191] 예를 들어, 제1 프레임에서 시프트 레지스터(233) 또는 데이터 래치(234)가 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호에 대응하는 한 쌍의 디지털 RGB 영상 데이터를 교차 출력하고, 복수의 멀티플렉서들(237)이 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차 출력할 수 있다. 또한, 제2 프레임에서 시프트 레지스터(233)와 데이터 래치(234)가 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호에 대응하는 한 쌍의 디지털 RGB 영상 데이터를 그대로 출력하고, 복수의 멀티플렉서들(237)이 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 그대로 출력할 수 있다.

[192] 이와 같이 복수의 멀티플렉서들(237)가 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차 출력하는지 또는 그대로 출력하는 지에 따라 시프트 레지스터(233) 또는 데이터 래치(234)가 디지털 RGB 영상 데이터를 교차 출력하거나 그대로 출력할 수 있다.

- [193] 복수의 멀티플렉서들(237)은 제1 멀티플렉서(237a)와, 제2 멀티플렉서(237b)와, 제3 멀티플렉서(237c)와 제4 멀티플렉서(237d) 등을 포함할 수 있다. 소스 드라이버(230)는 도 7에 도시된 멀티플렉서들(237) 이외에 더 많은 개수의 멀티플렉서들을 포함할 수 있다.
- [194] 제1 멀티플렉서(237a)는 제1 정상 디코더(235Ua)와 제1 반전 디코더(235Ua)로부터 출력된 RGB 영상 신호를 수신하고, 제2 멀티플렉서(237b)는 제2 정상 디코더(235Ub)와 제2 반전 디코더(235Ub)로부터 출력된 RGB 영상 신호를 수신할 수 있다. 또한, 제3 멀티플렉서(237c)는 제3 정상 디코더(235Uc)와 제3 반전 디코더(235Uc)로부터 출력된 RGB 영상 신호를 수신하고, 제4 멀티플렉서(237d)는 제4 정상 디코더(235Ud)와 제4 반전 디코더(235Ud)로부터 출력된 RGB 영상 신호를 수신할 수 있다.
- [195] 복수의 멀티플렉서들(237) 각각은 로직 컨트롤러(232)의 반전 제어 신호에 따라 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 그대로 출력하거나, 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차하여 출력할 수 있다. 예를 들어, 로직 컨트롤러(232)로부터 제1 제어 신호가 수신되면 복수의 멀티플렉서들(237)은 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 그대로 출력할 수 있으며, 로직 컨트롤러(232)로부터 제2 제어 신호가 수신되면 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차하여 출력할 수 있다.
- [196] 특히, 복수의 멀티플렉서들(237)은 각각 로직 컨트롤러(232)로부터 독립적으로 제어 신호를 수신할 수 있으며, 로직 컨트롤러(232)의 제어 신호에 따라 독립적으로 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다.
- [197] 복수의 멀티플렉서들(237)로부터 각각 출력된 아날로그 RGB 영상 신호는 서브 픽셀들(P_R , P_G , P_B)에 공급될 수 있다. 구체적으로, 아날로그 RGB 영상 신호는 게이트 드라이버(240)에 의하여 활성화된 행(row)의 서브 픽셀들(P_R , P_G , P_B)에 공급될 수 있다. 예를 들어, 제1 멀티플렉서(237a)로부터 출력된 RGB 영상 신호는 제1 적색 서브 픽셀(P_{R1}) 및 제1 녹색 서브 픽셀(P_{G1})로 입력되며, 제2 멀티플렉서(237b)로부터 출력된 RGB 영상 신호는 제1 청색 서브 픽셀(P_{B1}) 및 제2 적색 서브 픽셀(P_{G2})로 입력될 수 있다. 또한, 제3 멀티플렉서(237c)로부터 출력된 RGB 영상 신호는 제2 녹색 서브 픽셀(P_{G2}) 및 제2 청색 서브 픽셀(P_{B2})로 입력되며, 제4 멀티플렉서(237d)로부터 출력된 RGB 영상 신호는 제3 적색 서브 픽셀(P_{R3}) 및 제3 녹색 서브 픽셀(P_{G3})로 입력될 수 있다.
- [198] 이처럼, 로직 컨트롤러(232)으로부터 출력된 반전 제어 신호(제1 제어 신호 또는 제2 제어 신호)에 의하여 복수의 멀티플렉서들(237)의 동작(직접 출력 또는 교차 출력)이 제어될 수 있다. 또한, 로직 컨트롤러(232)는 타이밍 컨트롤러(210)로부터 반전 제어 신호를 수신할 수 있으며, 타이밍 컨트롤러(210)는 제어부(130)로부터 반전 제어 신호를 수신할 수 있다.

- [199] 소스 드라이버(230)의 반전 모드에 따른 로직 컨트롤러(232)로부터 출력된 반전 제어 신호에 응답하여 복수의 멀티플렉서들(237)은 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다.
- [200] 이하에서는 소스 드라이버(230)의 반전 모드들에 관하여 설명된다.
- [201] 도 9 및 도 10은 일 실시예에 의한 디스플레이 장치의 반전 동작의 일 예를 도시한다.
- [202] 제1 반전 모드에서는 동일한 제어 신호가 모든 복수의 멀티플렉서들(237)에 입력될 수 있다.
- [203] 예를 들어, 1번째 프레임에서 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, 도 9에 도시된 바와 같이 RGB 영상 신호를 직접 출력할 수 있다.
- [204] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제1 멀티플렉서(237a)는 제1 정상 디코더(235Ua)로부터 출력된 정상 RGB 영상 신호를 제1 적색 서브 픽셀(P_{R1})로 출력하고 제1 반전 디코더(235Ua)로부터 출력된 반전 RGB 영상 신호를 제1 녹색 서브 픽셀(P_{G1})로 출력할 수 있다.
- [205] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제2 멀티플렉서(237b)는 제2 정상 디코더(235Ub)로부터 출력된 정상 RGB 영상 신호를 제1 청색 서브 픽셀(P_{B1})로 출력하고 제2 반전 디코더(235Ub)로부터 출력된 반전 RGB 영상 신호를 제2 적색 서브 픽셀(P_{R2})로 출력할 수 있다.
- [206] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제3 멀티플렉서(237c)는 제3 정상 디코더(235Uc)로부터 출력된 정상 RGB 영상 신호를 제2 녹색 서브 픽셀(P_{G2})로 출력하고 제3 반전 디코더(235Uc)로부터 출력된 반전 RGB 영상 신호를 제2 청색 서브 픽셀(P_{B2})로 출력할 수 있다.
- [207] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제4 멀티플렉서(237d)는 제4 정상 디코더(235Ud)로부터 출력된 정상 RGB 영상 신호를 제3 적색 서브 픽셀(P_{R3})로 출력하고 제4 반전 디코더(235Ud)로부터 출력된 반전 RGB 영상 신호를 제3 녹색 서브 픽셀(P_{G3})로 출력할 수 있다.
- [208] 또한, 2번째 프레임에서 복수의 멀티플렉서들(237)은 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, 도 10에 도시된 바와 같이 모두 RGB 영상 신호를 교차 출력할 수 있다.
- [209] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제1 멀티플렉서(237a)는 제1 정상 디코더(235Ua)로부터 출력된 정상 RGB 영상 신호를 제1 녹색 서브 픽셀(P_{G1})로 출력하고 제1 반전 디코더(235Ua)로부터 출력된 반전 RGB 영상 신호를 제1 적색 서브 픽셀(P_{R1})로 출력할 수 있다.
- [210] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제2 멀티플렉서(237b)는 제2 정상 디코더(235Ub)로부터 출력된 정상 RGB 영상 신호를 제2 적색 서브 픽셀(P_{R2})로 출력하고 제2 반전 디코더(235Ub)로부터 출력된 반전 RGB 영상 신호를 제1 청색 서브 픽셀(P_{B1})로 출력할 수 있다.

- [211] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제3 멀티플렉서(237c)는 제3 정상 디코더(235Uc)로부터 출력된 정상 RGB 영상 신호를 제2 청색 서브 픽셀(P_{B2})로 출력하고 제3 반전 디코더(235Uc)로부터 출력된 반전 RGB 영상 신호를 제2 녹색 서브 픽셀(P_{G2})로 출력할 수 있다.
- [212] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제4 멀티플렉서(237d)는 제4 정상 디코더(235Ud)로부터 출력된 정상 RGB 영상 신호를 제3 녹색 서브 픽셀(P_{G3})로 출력하고 제4 반전 디코더(235Ud)로부터 출력된 반전 RGB 영상 신호를 제3 적색 서브 픽셀(P_{R3})로 출력할 수 있다.
- [213] 제3 프레임에서 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)로부터 제1 제어 신호를 수신할 수 있으며, 4번째 프레임에서 복수의 멀티플렉서들(237)은 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)로부터 제2 제어 신호를 수신할 수 있다.
- [214] 이처럼, 복수의 멀티플렉서들(237)은 하나의 프레임에서 모두 동일한 반전 제어 신호를 수신할 수 있다.
- [215] 도 11 및 도 12는 일 실시예에 의한 디스플레이 장치의 반전 동작의 다른 일 예를 도시한다.
- [216] 제2 반전 모드에서 제1 제어 신호와 제2 제어 신호가 복수의 멀티플렉서들(237)의 위치에 따라 교대로 입력될 수 있다.
- [217] 예를 들어, 1번째 프레임에서 제1 멀티플렉서(237a)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, 도 11에 도시된 바와 같이 RGB 영상 신호를 직접 출력할 수 있다. 또한, 2번째 프레임에서 제2 멀티플렉서(237b)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, 도 11에 도시된 바와 같이 RGB 영상 신호를 교차 출력할 수 있다.
- [218] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제1 멀티플렉서(237a)는 제1 정상 디코더(235Ua)로부터 출력된 정상 RGB 영상 신호를 제1 적색 서브 픽셀(P_{R1})로 출력하고 제1 반전 디코더(235Ua)로부터 출력된 반전 RGB 영상 신호를 제1 녹색 서브 픽셀(P_{G1})로 출력할 수 있다.
- [219] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제2 멀티플렉서(237b)는 제2 정상 디코더(235Ub)로부터 출력된 정상 RGB 영상 신호를 로 출력하고 제2 적색 서브 픽셀(P_{R2})제2 반전 디코더(235Ub)로부터 출력된 반전 RGB 영상 신호를 제1 청색 서브 픽셀(P_{B1})로 출력할 수 있다.
- [220] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제3 멀티플렉서(237c)는 제3 정상 디코더(235Uc)로부터 출력된 정상 RGB 영상 신호를 제2 녹색 서브 픽셀(P_{G2})로 출력하고 제3 반전 디코더(235Uc)로부터 출력된 반전 RGB 영상 신호를 제2 청색 서브 픽셀(P_{B2})로 출력할 수 있다.
- [221] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제4 멀티플렉서(237d)는 제4 정상 디코더(235Ud)로부터 출력된 정상 RGB 영상 신호를 제3 녹색 서브 픽셀(P_{G3})로 출력하고 제4 반전 디코더(235Ud)로부터 출력된 반전 RGB 영상 신호를 제3 적색 서브 픽셀(P_{R3})로 출력할 수 있다.

G_3)로 출력하고 제4 반전 디코더(235Ud)로부터 출력된 반전 RGB 영상 신호를 제3 적색 서브 픽셀(P_{R3})로 출력할 수 있다.

[222] 또한, 2번째 프레임에서 제1 멀티플렉서(237a)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, 도 12에 도시된 바와 같이 RGB 영상 신호를 교차 출력할 수 있다. 또한, 2번째 프레임에서 제2 멀티플렉서(237b)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, 도 12에 도시된 바와 같이 RGB 영상 신호를 직접 출력할 수 있다.

[223] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제1 멀티플렉서(237a)는 제1 정상 디코더(235Ua)로부터 출력된 정상 RGB 영상 신호를 제1 녹색 서브 픽셀(P_{G1})로 출력하고 제1 반전 디코더(235Ua)로부터 출력된 반전 RGB 영상 신호를 제1 적색 서브 픽셀(P_{R1})로 출력할 수 있다.

[224] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제2 멀티플렉서(237b)는 제2 정상 디코더(235Ub)로부터 출력된 정상 RGB 영상 신호를 제1 청색 서브 픽셀(P_{B1})로 출력하고 제2 반전 디코더(235Ub)로부터 출력된 반전 RGB 영상 신호를 제2 적색 서브 픽셀(P_{R2})로 출력할 수 있다.

[225] 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 제3 멀티플렉서(237c)는 제3 정상 디코더(235Uc)로부터 출력된 정상 RGB 영상 신호를 제2 청색 서브 픽셀(P_{B2})로 출력하고 제3 반전 디코더(235Uc)로부터 출력된 반전 RGB 영상 신호를 제2 녹색 서브 픽셀(P_{G2})로 출력할 수 있다.

[226] 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 제4 멀티플렉서(237d)는 제4 정상 디코더(235Ud)로부터 출력된 정상 RGB 영상 신호를 제3 적색 서브 픽셀(P_{R3})로 출력하고 제4 반전 디코더(235Ud)로부터 출력된 반전 RGB 영상 신호를 제3 녹색 서브 픽셀(P_{G3})로 출력할 수 있다.

[227] 제3 프레임에서 제1 멀티플렉서(237a)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고 제2 멀티플렉서(237b)와 제4 멀티플렉서(237d)는 제2 제어 신호를 출력할 수 있으며, 제4 프레임에서 제1 멀티플렉서(237a)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고 제2 멀티플렉서(237b)와 제4 멀티플렉서(237d)는 제1 제어 신호를 출력할 수 있다.

[228] 이처럼, 같은 프레임에서 제1 제어 신호와 제2 제어 신호는 복수의 멀티플렉서들(237)에 위치에 따라 교대로 입력될 수 있다.

[229] 도 13은 일 실시예에 의한 디스플레이 장치의 반전 동작의 또 다른 일 예를 도시한다.

[230] 제3 반전 모드에서 제1 제어 신호와 제2 제어 신호가 복수의 멀티플렉서들(237)의 위치에 따라 교대로 입력될 수 있다.

[231] 예를 들어, 1번째 프레임에서 제1 멀티플렉서(237a)와 제2 멀티플렉서(237b)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, 도 13에 도시된 바와 같이

RGB 영상 신호를 직접 출력할 수 있다. 또한, 2번째 프레임에서 제3 멀티플렉서(237c)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, 도 13에 도시된 바와 같이 RGB 영상 신호를 교차 출력할 수 있다.

[232] 또한, 2번째 프레임에서 제1 멀티플렉서(237a)와 제2 멀티플렉서(237b)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, RGB 영상 신호를 교차 출력할 수 있다. 또한, 2번째 프레임에서 제3 멀티플렉서(237c)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, RGB 영상 신호를 직접 출력할 수 있다.

[233] 도 14 일 실시예에 의한 디스플레이 장치의 반전 동작의 또 다른 일 예를 도시한다.

[234] 제4 반전 모드에서 제1 제어 신호와 제2 제어 신호가 복수의 멀티플렉서들(237)의 위치에 따라 교대로 입력될 수 있다.

[235] 예를 들어, 1번째 프레임에서 제1 멀티플렉서(237a)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, 도 14에 도시된 바와 같이 RGB 영상 신호를 직접 출력할 수 있다. 또한, 2번째 프레임에서 제2 멀티플렉서(237b)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, 도 14에 도시된 바와 같이 RGB 영상 신호를 교차 출력할 수 있다.

[236] 또한, 2번째 프레임에서 제1 멀티플렉서(237a)와 제4 멀티플렉서(237d)는 로직 컨트롤러(232)로부터 제2 제어 신호를 수신하고, RGB 영상 신호를 교차 출력할 수 있다. 또한, 2번째 프레임에서 제2 멀티플렉서(237b)와 제3 멀티플렉서(237c)는 로직 컨트롤러(232)로부터 제1 제어 신호를 수신하고, RGB 영상 신호를 직접 출력할 수 있다.

[237] 도 15는 일 실시예에 의한 디스플레이 장치의 동작 가능한 반전 모드들을 도시한다.

[238] 도 15에 도시된 바와 같이, 소스 드라이버(230)의 다양한 반전 모드에서 복수의 멀티플렉서들(237)은 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다.

[239] 제1 반전 모드(Mode 1)에서, 복수의 멀티플렉서들(237a-237l)은 모두 RGB 영상 신호를 직접 출력할 수 있다. 또한, 다음 프레임에서 복수의 멀티플렉서들(237a-237l)은 모두 RGB 영상 신호를 교차 출력할 수 있다.

[240] 제2 반전 모드(Mode 2)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제3, 제5, 제7, 제9 및 제11 멀티플렉서들(237a, 237c, 237e, 237g, 237i, 237k)은 RGB 영상 신호를 직접 출력하고, 제2, 제4, 제6, 제8, 제10 및 제12 멀티플렉서들(237b, 237d, 237f, 237h, 237j, 237l)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제3, 제5, 제7, 제9 및 제11 멀티플렉서들(237a, 237c, 237e, 237g, 237i, 237k)은 RGB 영상 신호를 교차 출력하고, 제2, 제4, 제6, 제8, 제10 및 제12

멀티플렉서들(237b, 237d, 237f, 237h, 237j, 237l)은 RGB 영상 신호를 직접 출력할 수 있다.

[241] 제3 반전 모드(Mode 3)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제2, 제5, 제6, 제9 및 제10 멀티플렉서들(237a, 237b, 237e, 237f, 237i, 237j)은 RGB 영상 신호를 직접 출력하고, 제3, 제4, 제7, 제8, 제11 및 제12 멀티플렉서들(237c, 237d, 237g, 237h, 237k, 237l)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제2, 제5, 제6, 제9 및 제10 멀티플렉서들(237a, 237b, 237e, 237f, 237i, 237j)은 RGB 영상 신호를 교차 출력하고, 제3, 제4, 제7, 제8, 제11 및 제12 멀티플렉서들(237c, 237d, 237g, 237h, 237k, 237l)은 RGB 영상 신호를 직접 출력할 수 있다.

[242] 제4 반전 모드(Mode 4)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제4, 제5, 제8, 제9 및 제12 멀티플렉서들(237a, 237d, 237e, 237h, 237i, 237l)은 RGB 영상 신호를 직접 출력하고, 제2, 제3, 제6, 제7, 제10 및 제11 멀티플렉서들(237b, 237c, 237f, 237g, 237j, 237k)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제4, 제5, 제8, 제9 및 제12 멀티플렉서들(237a, 237d, 237e, 237h, 237i, 237l)은 RGB 영상 신호를 교차 출력하고, 제2, 제3, 제6, 제7, 제10 및 제11 멀티플렉서들(237b, 237c, 237f, 237g, 237j, 237k)은 RGB 영상 신호를 직접 출력할 수 있다.

[243] 제5 반전 모드(Mode 5)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제2, 제3, 제7, 제8 및 제9 멀티플렉서들(237a, 237b, 237c, 237g, 237h, 237i)은 RGB 영상 신호를 직접 출력하고, 제4, 제5, 제6, 제10, 제11 및 제12 멀티플렉서들(237d, 237e, 237f, 237j, 237k, 237l)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제2, 제3, 제7, 제8 및 제9 멀티플렉서들(237a, 237b, 237c, 237g, 237h, 237i)은 RGB 영상 신호를 교차 출력하고, 제4, 제5, 제6, 제10, 제11 및 제12 멀티플렉서들(237d, 237e, 237f, 237j, 237k, 237l)은 RGB 영상 신호를 직접 출력할 수 있다.

[244] 제6 반전 모드(Mode 6)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제2, 제6, 제7, 제8 및 제12 멀티플렉서들(237a, 237b, 237f, 237g, 237h, 237l)은 RGB 영상 신호를 직접 출력하고, 제3, 제4, 제5, 제9, 제10 및 제11 멀티플렉서들(237c, 237d, 237e, 237i, 237j, 237k)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제2, 제6, 제7, 제8 및 제12 멀티플렉서들(237a, 237b, 237f, 237g, 237h, 237l)은 RGB 영상 신호를 교차 출력하고, 제3, 제4, 제5, 제9, 제10 및 제11 멀티플렉서들(237c, 237d, 237e, 237i, 237j, 237k)은 RGB 영상 신호를 직접 출력할 수 있다.

- [245] 제7 반전 모드(Mode 7)에서, 복수의 멀티플렉서들(237)은 위치에 따라 RGB 영상 신호를 직접 출력하거나 교차 출력할 수 있다. 제1, 제2, 제7, 제8, 제9 및 제10 멀티플렉서들(237a, 237b, 237g, 237h, 237i, 237j)은 RGB 영상 신호를 직접 출력하고, 제3, 제4, 제5, 제6, 제11 및 제12 멀티플렉서들(237c, 237d, 237e, 237f, 237k, 237l)은 RGB 영상 신호를 교차 출력할 수 있다. 또한, 다음 프레임에서 제1, 제2, 제7, 제8, 제9 및 제10 멀티플렉서들(237a, 237b, 237g, 237h, 237i, 237j)은 RGB 영상 신호를 교차 출력하고, 제3, 제4, 제5, 제6, 제11 및 제12 멀티플렉서들(237c, 237d, 237e, 237f, 237k, 237l)은 RGB 영상 신호를 직접 출력할 수 있다.
- [246] 디스플레이 장치(1)의 제어부(130)는 콘텐츠에 따라 제1 내지 제7 반전 모드 중에 어느 하나를 선택하고, 반전 모드의 선택에 관한 정보를 디스플레이 드라이버(200)의 타이밍 컨트롤러(210)로 전송할 수 있다. 타이밍 컨트롤러(210)는 제어부(130)로부터 수신된 반전 모드의 선택에 관한 정보를 로직 컨트롤러(232)로 출력할 수 있다. 로직 컨트롤러(232)는 선택된 반전 모드에 따라 복수의 멀티플렉서들(237)에 제1 제어 신호 및 제2 제어 신호 중에 어느 하나를 출력할 수 있다.
- [247] 도 15에 도시된 반전 모드들은 소스 드라이버(230)의 반전 모드의 일 예에 불과하며, 소스 드라이버(230)의 반전 모드는 도 15에 도시된 바에 한정되지 아니한다.
- [248] 또한, 소스 드라이버(230)의 반전 모드는 시간에 따라 변화할 수 있다. 예를 들어, 제1 프레임과 제2 프레임에서 소스 드라이버(230)는 제1 반전 모드로 동작하고, 제3 프레임과 제4 프레임에서 소스 드라이버(230)는 제2 반전 모드로 동작할 수 있다. 또한, 제5 및 제6 프레임에서는 소스 드라이버(230)는 다시 제1 반전 모드로 동작할 수 있다. 이처럼, 소스 드라이버(230)의 반전 모드는 프레임의 흐름에 따라 변화할 수 있다.
- [249] 이상에서 설명된 바와 같이, 복수의 멀티플렉서들(237)은 각각 로직 컨트롤러(232)에 의하여 제어될 수 있으며, 로직 컨트롤러(232)의 제어에 따라 정상 RGB 영상 신호와 반전 RGB 영상 신호를 그대로 출력하거나, 교차하여 출력할 수 있다.
- [250] 그 결과, 소스 드라이버(230)는 다양한 반전 모드로 동작할 수 있다.
- [251] 도 16은 일 실시예에 의한 디스플레이 장치에 포함된 소스 드라이버와 디스플레이 패널의 다른 일 예를 도시한다.
- [252] 도 16에 도시된 바와 같이, 소스 드라이버(230)는 로직 컨트롤러(232)와, DA 컨버터(235)와, 복수의 멀티플렉서들(237)과, 복수의 출력 버퍼들(236)을 포함할 수 있다.
- [253] 로직 컨트롤러(232)는 DA 컨버터(235), 복수의 멀티플렉서들(237) 및 복수의 출력 버퍼들(236)의 동작을 제어할 수 있다.
- [254] DA 컨버터(235)는 디지털 RGB 영상 데이터를 아날로그 RGB 영상 신호로

변환할 수 있으며, 아날로그 RGB 영상 신호의 기준 전압을 감마 전압 생성기(235a)와, 디지털 RGB 영상 데이터를 디코딩하는 복수의 디코더들(235b)을 포함할 수 있다. DA 컨버터(235)는 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 생성할 수 있으며, 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 복수의 멀티플렉서들(237)로 출력할 수 있다.

- [255] 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)의 반전 제어 신호에 따라 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 직접 출력하거나, 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차 출력할 수 있다.
- [256] 구체적으로, 복수의 멀티플렉서들(237)은 로직 컨트롤러(232)의 제1 제어 신호에 응답하여 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 그대로 출력 버퍼들(236)에 출력할 수 있으며, 로직 컨트롤러(232)의 제2 제어 신호에 응답하여 정상 아날로그 RGB 영상 신호와 반전 아날로그 RGB 영상 신호를 교차하여 출력 버퍼들(236)에 출력할 수 있다.
- [257] 복수의 출력 버퍼들(236)은 복수의 멀티플렉서들(237)로부터 출력된 아날로그 RGB 영상 신호의 노이즈를 제거하고, 디스플레이 패널(300)에 충분한 전류를 공급할 수 있도록 아날로그 RGB 영상 신호의 전류를 증폭할 수 있다.
- [258] 이처럼, 도 16에 도시된 소스 드라이버(230)는 도 6 및 도 7에 도시된 소스 드라이버(230)와 비교하여, 복수의 멀티플렉서들(237)의 복수의 출력 버퍼들(236)의 입력 단에 배치되는 차이가 있다.
- [259] 한편, 개시된 실시예들은 컴퓨터에 의해 실행 가능한 명령어를 저장하는 기록매체의 형태로 구현될 수 있다. 명령어는 프로그램 코드의 형태로 저장될 수 있으며, 프로세서에 의해 실행되었을 때, 프로그램 모듈을 생성하여 개시된 실시예들의 동작을 수행할 수 있다. 기록매체는 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.
- [260] 컴퓨터가 읽을 수 있는 기록매체로는 컴퓨터에 의하여 해독될 수 있는 명령어가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(Read Only Memory), RAM(Random Access Memory), 자기 테이프, 자기 디스크, 플래쉬 메모리, 광 데이터 저장장치 등이 있을 수 있다.
- [261] 이상에서와 같이 첨부된 도면을 참조하여 개시된 실시예들을 설명하였다. 개시된 실시예가 속하는 기술분야에서 통상의 지식을 가진 자는 개시된 실시예의 기술적 사상이나 필수적인 특징을 변경하지 않고도, 개시된 실시예들과 다른 형태로 실시될 수 있음을 이해할 것이다. 개시된 실시예들은 예시적인 것이며, 한정적으로 해석되어서는 안 된다.

청구범위

- [청구항 1] 액정 패널; 및
상기 액정 패널에 영상 신호를 출력하는 소스 드라이버를 포함하고,
상기 소스 드라이버는,
디지털 영상 데이터를 정상 극성의 영상 신호와 반전 극성의 영상 신호로 변환하는 디지털-아날로그 변환기;
그 각각이 상기 디지털-아날로그 변환기로부터 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 수신하고, 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하거나 교차 출력하는 복수의 멀티플렉서와,
상기 복수의 멀티플렉서와 각각 연결되는 복수의 출력 단자를 통하여 상기 복수의 멀티플렉서 각각으로 제어 신호를 출력하는 반전 제어부를 포함하고,
상기 복수의 멀티플렉서 각각은 상기 반전 제어부의 제1 제어 신호에 응답하여 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 반전 제어부의 제2 제어 신호에 응답하여 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력하는 디스플레이 장치.
- [청구항 2] 제1항에 있어서,
상기 복수의 멀티플렉서 각각은 서로 독립적으로 상기 반전 제어부로부터 상기 제1 제어 신호와 상기 제2 제어 신호 중 어느 하나를 수신하는 디스플레이 장치.
- [청구항 3] 제1항에 있어서,
상기 반전 제어부는 상기 소스 드라이버의 서로 다른 반전 모드에서 서로 다른 출력 신호를 상기 복수의 멀티플렉서 각각으로 출력하는 디스플레이 장치.
- [청구항 4] 제3항에 있어서,
상기 소스 드라이버는 상기 액정 패널에 표시되는 콘텐츠에 따라 서로 다른 반전 모드로 동작하는 디스플레이 장치.
- [청구항 5] 제3항에 있어서,
상기 소스 드라이버는 상기 반전 제어부로부터 상기 복수의 멀티플렉서 각각에 공급되는 상기 제1 제어 신호 및 상기 제2 제어 신호 중에 어느 하나에 따라 서로 다른 반전 모드로 동작하는 디스플레이 장치.
- [청구항 6] 제3항에 있어서,
상기 소스 드라이버는 제1 프레임과 제2 프레임에서 서로 다른 반전 모드로 동작하는 디스플레이 장치.
- [청구항 7] 제1항에 있어서,

컨텐츠에 따라 반전 모드를 선택하는 메인 제어부를 더 포함하고,
 상기 반전 제어부는 상기 메인 제어부로부터 상기 선택된 반전 모드에
 관한 정보를 수신하고, 상기 선택된 반전 모드에 관한 정보에 따라 상기
 복수의 멀티플렉서 각각으로 상기 제1 제어 신호 및 상기 제2 제어 신호
 중에 어느 하나를 출력하는 디스플레이 장치.

- [청구항 8] 제1항에 있어서,
 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고,
 상기 반전 제어부는 상기 제1, 제2, 제3 및 제4 멀티플렉서 각각으로 상기
 제1 제어 신호를 출력하고,
 상기 제1, 제2, 제3 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와
 상기 반전 극성의 영상 신호를 그대로 출력하는 디스플레이 장치.
- [청구항 9] 제8항에 있어서,
 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과,
 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3
 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와
 연결된 제7 및 제8 서브 픽셀을 포함하고,
 상기 제1, 제3, 제5 및 제7 서브 픽셀은 상기 정상 극성의 영상 신호를
 수신하며 상기 제2, 제4, 제6 및 제8 서브 픽셀은 상기 반전 극성의 영상
 신호를 수신하는 디스플레이 장치.
- [청구항 10] 제1항에 있어서,
 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고,
 상기 반전 제어부는 상기 제1 및 제3 멀티플렉서로 상기 제1 제어 신호를
 출력하고, 상기 제2 및 제4 멀티플렉서로 상기 제2 제어 신호를 출력하고,
 상기 제1 및 제3 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전
 극성의 영상 신호를 그대로 출력하고, 상기 제2 및 제4 멀티플렉서는 상기
 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력하는
 디스플레이 장치.
- [청구항 11] 제10항에 있어서,
 상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과,
 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3
 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와
 연결된 제7 및 제8 서브 픽셀을 포함하고,
 상기 제1, 제4, 제5 및 제8 서브 픽셀은 상기 정상 극성의 영상 신호를
 수신하며 상기 제2, 제3, 제6 및 제7 서브 픽셀은 상기 반전 극성의 영상
 신호를 수신하는 디스플레이 장치.
- [청구항 12] 제1항에 있어서,
 상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고,
 상기 반전 제어부는 상기 제1 및 제2 멀티플렉서로 상기 제1 제어 신호를


출력하고, 상기 제3 및 제4 멀티플렉서로 상기 제2 제어 신호를 출력하고, 상기 제1 및 제2 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 제3 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력하는 디스플레이 장치.

[청구항 13] 제12항에 있어서,
상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고,
상기 제1, 제3, 제6 및 제8 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제4, 제5 및 제7 서브 픽셀은 상기 반전 극성의 영상 신호를 수신하는 디스플레이 장치.


[청구항 14] 제1항에 있어서,
상기 복수의 멀티플렉서는 제1, 제2, 제3 및 제4 멀티플렉서를 포함하고, 상기 반전 제어부는 상기 제1 및 제4 멀티플렉서로 상기 제1 제어 신호를 출력하고, 상기 제2 및 제3 멀티플렉서로 상기 제2 제어 신호를 출력하고, 상기 제1 및 제4 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 그대로 출력하고, 상기 제2 및 제3 멀티플렉서는 상기 정상 극성의 영상 신호와 상기 반전 극성의 영상 신호를 교차 출력하는 디스플레이 장치.

[청구항 15] 제14항에 있어서,
상기 액정 패널은 상기 제1 멀티플렉서와 연결된 제1 및 제2 서브 픽셀과, 상기 제2 멀티플렉서와 연결된 제3 및 제4 서브 픽셀과, 상기 제3 멀티플렉서와 연결된 제5 및 제6 서브 픽셀과, 상기 제4 멀티플렉서와 연결된 제7 및 제8 서브 픽셀을 포함하고,
상기 제1, 제4, 제6 및 제7 서브 픽셀은 상기 정상 극성의 영상 신호를 수신하며 상기 제2, 제3, 제5 및 제8 서브 픽셀은 상기 반전 극성의 영상 신호를 수신하는 디스플레이 장치.


[도1]



[도2]




[도3]




[도4]


1




[도5]




[도6]




[도7]




[도8]




[도9]




[도10]




[도 11]




[도12]



[도13]



[도 14]



[도15]

Mode1:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	+	+	-	+	-	+	-	+	-
Mode2:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	-	+	+	-	+	+	-	+	+
Mode3:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	-	+	+	-	+	+	-	+	+
Mode4:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	+	+	-	+	-	+	+	-	+
Mode5:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	-	+	-	+	-	+	+	+	+
Mode6:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	-	+	+	-	+	-	+	-	-
Mode7:	237a	237b	237c	237d	237e	237f	237g	237h	237i	237j	237k	237l
	+	-	+	-	+	-	+	-	+	-	-	+

: 직접 출력
 : 교차 출력

INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2018/009082

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/36(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G 3/36; G02F 1/133; G07D 9/00; G09G 3/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean Utility models and applications for Utility models; IPC as above

Japanese Utility models and applications for Utility models; IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: display, liquid crystal panel, source driver, crossing, polarity, image signal, multiplexer

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-2008-0105288 A (LG DISPLAY CO., LTD.) 04 December 2008 See paragraphs [0062]-[0069], [0083]-[0100]; and figures 6-10, 13-14.	1-15
Y	KR 10-2016-0067261 A (LG DISPLAY CO., LTD.) 14 June 2016 See paragraphs [0025]-[0030]; and figures 2-3.	1-15
Y	KR 10-2013-0119675 A (LG DISPLAY CO., LTD.) 01 November 2013 See paragraphs [0024], [0028]-[0030]; and figure 6.	10-15
A	JP 2011-209452 A (FUJITSU FRONTTECH LTD.) 20 October 2011 See claims 1-4; and figures 1-3.	1-15
A	JP 2011-090151 A (SHARP CORP.) 06 May 2011 See claims 1-3; and figures 6-7.	1-15



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

15 NOVEMBER 2018 (15.11.2018)

Date of mailing of the international search report

16 NOVEMBER 2018 (16.11.2018)

Name and mailing address of the ISA/KR

Korean Intellectual Property Office
Government Complex Daejeon Building 4, 189, Cheongsu-ro, Seo-gu,
Daejeon, 35208, Republic of Korea

Facsimile No. +82-42-481-8578

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/KR2018/009082

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-2008-0105288 A	04/12/2008	CN 101226722 A	23/07/2008
		CN 101226722 B	28/09/2011
		CN 101819737 A	01/09/2010
		CN 101819737 B	10/04/2013
		JP 2008-170993 A	24/07/2008
		JP 2012-048267 A	08/03/2012
		JP 5727355 B2	03/06/2015
		KR 10-0874640 B1	17/12/2008
		KR 10-0874641 B1	17/12/2008
		KR 10-0891496 B1	06/04/2009
		KR 10-0894641 B1	24/04/2009
		KR 10-0894642 B1	24/04/2009
		KR 10-2008-0067091 A	18/07/2008
		KR 10-2008-0067093 A	18/07/2008
		KR 10-2008-0071049 A	01/08/2008
		KR 10-2008-0101263 A	21/11/2008
		US 2008-0170025 A1	17/07/2008
		US 8111229 B2	07/02/2012
KR 10-2016-0067261 A	14/06/2016	NONE	
KR 10-2013-0119675 A	01/11/2013	CN 103377629 A	30/10/2013
		CN 103377629 B	16/03/2016
		DE 102012112345 A1	24/10/2013
		JP 2013-228670 A	07/11/2013
		JP 5619119 B2	05/11/2014
		KR 10-1352253 B1	17/01/2014
		US 2013-0278585 A1	24/10/2013
		US 8847868 B2	30/09/2014
JP 2011-209452 A	20/10/2011	NONE	
JP 2011-090151 A	06/05/2011	NONE	

A. 발명이 속하는 기술분류(국제특허분류(IPC))

G09G 3/36(2006.01)i

B. 조사된 분야

조사된 최소문헌(국제특허분류를 기재)

G09G 3/36; G02F 1/133; G07D 9/00; G09G 3/20

조사된 기술분야에 속하는 최소문헌 이외의 문헌

한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우))

eKOMPASS(특허청 내부 검색시스템) & 키워드: 디스플레이, 액정 패널, 소스 드라이버, 교차, 극성, 영상 신호, 멀티플렉서

C. 관련 문헌

카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-2008-0105288 A (엘지디스플레이 주식회사) 2008.12.04 단락 [0062]-[0069], [0083]-[0100]; 및 도면 6-10, 13-14 참조.	1-15
Y	KR 10-2016-0067261 A (엘지디스플레이 주식회사) 2016.06.14 단락 [0025]-[0030]; 및 도면 2-3 참조.	1-15
Y	KR 10-2013-0119675 A (엘지디스플레이 주식회사) 2013.11.01 단락 [0024], [0028]-[0030]; 및 도면 6 참조.	10-15
A	JP 2011-209452 A (FUJITSU FRONTTECH LTD.) 2011.10.20 청구항 1-4; 및 도면 1-3 참조.	1-15
A	JP 2011-090151 A (SHARP CORP.) 2011.05.06 청구항 1-3; 및 도면 6-7 참조.	1-15

☐ 추가 문헌이 C(계속)에 기재되어 있습니다.

☒ 대응특허에 관한 별지를 참조하십시오.

* 인용된 문헌의 특별 카테고리:

“A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌

“T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌

“E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌

“X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다.

“L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌

“Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다.

“O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌

“&” 동일한 대응특허문헌에 속하는 문헌

“P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌

국제조사의 실제 완료일

2018년 11월 15일 (15.11.2018)

국제조사보고서 발송일

2018년 11월 16일 (16.11.2018)

ISA/KR의 명칭 및 우편주소




대한민국 특허청
(35208) 대전광역시 서구 청사로 189,
4동 (둔산동, 정부대전청사)

팩스 번호 +82-42-481-8578

심사관

진상범

전화번호 +82-42-481-8398



국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-2008-0105288 A	2008/12/04	CN 101226722 A CN 101226722 B CN 101819737 A CN 101819737 B JP 2008-170993 A JP 2012-048267 A JP 5727355 B2 KR 10-0874640 B1 KR 10-0874641 B1 KR 10-0891496 B1 KR 10-0894641 B1 KR 10-0894642 B1 KR 10-2008-0067091 A KR 10-2008-0067093 A KR 10-2008-0071049 A KR 10-2008-0101263 A US 2008-0170025 A1 US 8111229 B2	2008/07/23 2011/09/28 2010/09/01 2013/04/10 2008/07/24 2012/03/08 2015/06/03 2008/12/17 2008/12/17 2009/04/06 2009/04/24 2009/04/24 2008/07/18 2008/07/18 2008/08/01 2008/11/21 2008/07/17 2012/02/07
KR 10-2016-0067261 A	2016/06/14	없음	
KR 10-2013-0119675 A	2013/11/01	CN 103377629 A CN 103377629 B DE 102012112345 A1 JP 2013-228670 A JP 5619119 B2 KR 10-1352253 B1 US 2013-0278585 A1 US 8847868 B2	2013/10/30 2016/03/16 2013/10/24 2013/11/07 2014/11/05 2014/01/17 2013/10/24 2014/09/30
JP 2011-209452 A	2011/10/20	없음	
JP 2011-090151 A	2011/05/06	없음	

专利名称(译)	显示设备		
公开(公告)号	KR1020190029222A	公开(公告)日	2019-03-20
申请号	KR1020170116536	申请日	2017-09-12
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
[标]发明人	임성진 김지혜		
发明人	임성진 김지혜		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3688 G09G3/3614 G09G3/3659 G09G2300/0452 G09G2300/0828 G09G2310/0297 G09G3/36		
外部链接	Espacenet		

摘要(译)

该显示装置包括液晶面板；和源极驱动器，用于将图像信号输出到液晶面板。源极驱动器将数字图像数据转换成正常极性的视频信号和反极性的视频信号，它们各自接收正常极性的视频信号和反极性的视频信号，并接收正常极性的视频信号。并且，多个多路复用器按原样输出或交叉输出具有反相极性的图像信号，以及反向控制单元，其通过分别连接到多个多路复用器的多个输出端子向多个多路复用器中的每个输出控制信号。另外，每个多路复用器响应于反相控制器的第一控制信号按原样输出正常极性的图像信号和反极性的图像信号，并响应于反相控制器的第二控制信号对正常极性的图像信号进行反相。极性的视频信号可以交叉输出。