



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2013-0078021
(43) 공개일자 2013년07월10일

(51) 국제특허분류(Int. Cl.)
G02F 1/1333 (2006.01) G02F 1/1345 (2006.01)
(21) 출원번호 10-2011-0146727
(22) 출원일자 2011년12월30일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
송재연
인천 남구 용현3동 210-4번지 영동하이츠빌라 4동 201호
(74) 대리인
특허법인로알


전체 청구항 수 : 총 9 항

(54) 발명의 명칭 표시장치 제어용 통합 보드 및 이를 구비한 액정 표시장치

(57) 요약

본 발명의 일 실시예에서는, 기판과, 상기 기판에 실장되어 외부 신호를 수신하는 인터페이스 칩과, 상기 인터페이스 칩에 연결되어 외부기기로부터 상기 외부 신호를 입력받는 포트(port)와, 상기 기판에 실장되어 상기 인터페이스 칩과 전기적으로 연결된 타이밍 컨트롤러를 포함하고, 상기 기판은, 상기 타이밍 컨트롤러의 그라운드 단자에 연결된 제1 그라운드 패턴과, 상기 인터페이스 칩의 그라운드 단자에 연결된 제2 그라운드 패턴과, 상기 제1 그라운드 패턴과 상기 제2 그라운드 패턴을 연결하는 연결 패턴을 포함하며, 상기 연결 패턴의 면적은 상기 제1 및 제2 그라운드 패턴들 각각의 면적보다 작은 표시장치 제어용 통합 보드를 개시한다.

대표도 - 도8



특허청구의 범위

청구항 1

기판과,
 상기 기판에 실장되어 외부 신호를 수신하는 인터페이스 칩과,
 상기 인터페이스 칩에 연결되어 외부기기로부터 상기 외부 신호를 입력받는 포트(port)와,
 상기 기판에 실장되어 상기 인터페이스 칩과 전기적으로 연결된 타이밍 컨트롤러를 포함하고,
 상기 기판은,
 상기 타이밍 컨트롤러의 그라운드 단자에 연결된 제1 그라운드 패턴과,
 상기 인터페이스 칩의 그라운드 단자에 연결된 제2 그라운드 패턴과,
 상기 제1 그라운드 패턴과 상기 제2 그라운드 패턴을 연결하는 연결 패턴을 포함하며,
 상기 연결 패턴의 면적은 상기 제1 및 제2 그라운드 패턴들 각각의 면적보다 작은 표시장치 제어용 통합 보드.

청구항 2

제 1 항에 있어서,
 상기 타이밍 컨트롤러는 상기 인터페이스 칩으로부터 상기 외부 신호를 수신해서 소스 및 게이트 드라이버 IC들의 동작 타이밍을 제어하는 표시장치 제어용 통합 보드.

청구항 3

제 1 항에 있어서,
 상기 포트와 상기 제2 그라운드 패턴 사이에 연결되며, 상기 기판에 실장되는 제1 정전기 필터를 더 포함하고,
 상기 정전기 필터는 병렬로 연결된 저항 및 커패시터를 포함하는 표시장치 제어용 통합 보드.

청구항 4

제 1 항에 있어서,
 상기 포트는, USB가 수용되는 소켓과, 상기 소켓 내에 배치되어 USB와 전기적으로 연결되는 입력 단자가 형성돼 있는 슬롯(slot)을 포함하는 표시장치 제어용 통합 보드.

청구항 5

액정 표시패널과,
 상기 액정 표시패널에 빛을 공급하는 백라이트 유닛과,
 상기 액정표시패널과 상기 백라이트 유닛을 수용하는 케이스와,
 기판과, 상기 기판에 실장되어 외부 신호를 수신하는 인터페이스 칩과, 상기 인터페이스 칩에 연결되어 외부기기로부터 상기 외부 신호를 입력받는 포트(port)와, 상기 기판에 실장되어 상기 인터페이스 칩과 전기적으로 연결된 타이밍 컨트롤러를 포함하고, 상기 기판은, 상기 타이밍 컨트롤러의 그라운드 단자에 연결된 제1 그라운드 패턴과, 상기 인터페이스 칩의 그라운드 단자에 연결된 제2 그라운드 패턴과, 상기 제1 그라운드 패턴과 상기 제2 그라운드 패턴을 연결하는 연결 패턴을 포함하며, 상기 연결 패턴의 면적은 상기 제1 및 제2 그라운드 패턴들 각각의 면적보다 작은 통합 보드와.
 상기 케이스와 상기 통합 보드의 타이밍 컨트롤러 사이에 연결되며, 상기 기판에 실장되는 제2 정전기 필터를 포함하고,
 상기 정전기 필터는 병렬로 연결된 저항 및 커패시터를 포함하는 액정 표시장치.

청구항 6

제5 항에 있어서,

상기 통합보드는,

상기 케이스에 나사 결합시키는 체결홀과,

상기 체결홀의 외주면과, 상기 체결홀 주변의 상면 및 하면에 걸쳐 형성되며, 상기 제1 그라운드 패턴에 연결되는 링크패턴을 포함하는 액정 표시장치.

청구항 7

제 5 항에 있어서,

상기 타이밍 컨트롤러는 상기 인터페이스 칩으로부터 상기 외부 신호를 수신해서 소스 및 게이트 드라이버 IC들의 동작 타이밍을 제어하는 액정 표시장치.

청구항 8

제 5 항에 있어서,

상기 포트와 상기 제2 그라운드 패턴 사이에 연결되며, 상기 기판에 실장되는 제1 정전기 필터를 더 포함하고,

상기 정전기 필터는 병렬로 연결된 저항 및 커패시터를 포함하는 액정 표시장치.

청구항 9

제 5 항에 있어서,

상기 포트는, USB가 수용되는 소켓과, 상기 소켓 내에 배치되어 USB와 전기적으로 연결되는 입력 단자가 형성되어 있는 슬롯(slot)을 포함하는 액정 표시장치.

명세서

기술분야

[0001] 본 발명은 인터페이스 칩과 타이밍 컨트롤러가 하나의 기판에 실장된 통합 보드 및 이를 채용한 액정 표시장치에 관한 것이다.

배경기술

[0002] OLED, LCD, PDP와 같은 표시패널은 이 표시패널을 구동하기 위해 다양한 제어신호들을 발생시키는 보드들과 함께 표시 장치를 구성한다. 이 중 표시패널로 LCD를 사용한 액정 표시장치는 도 1에서 예시하는 바처럼 구성된다.

[0003] 도 1에서, 이 액정표시장치는 액정표시패널(10), 액정표시패널(10)의 데이터라인들(D1~Dm)에 접속된 데이터 구동회로(12), 액정표시패널(10)의 게이트라인들(G1~Gn)에 접속된 게이트 구동회로(13), 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하기 위한 타이밍 컨트롤러(11), 및 액정표시패널(10)의 구동 전압을 발생하는 직류-직류 변환기(15)를 포함해서 구성된다.

[0004] 데이터 구동회로(12)는 다수의 소스 드라이브 IC(Source drive IC)를 포함한다. 소스 드라이브 IC 각각은 타이밍 컨트롤러(11)로부터의 데이터 타이밍 제어신호(SSP, SSC, SOE)와 극성제어신호(POL)에 응답하여 타이밍 컨트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 소스 드라이브 IC들 각각은 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터를 직류-직류 변환기(15)로부터의 정극성/부극성 감마기준전압들(VGMA01~VGMA010)을 이용하여 아날로그 감마보상전압으로 변환하여 액정셀들에 충전될 정극성/부극성 아날로그 비디오 데이터전압을 발생한다. 그리고 소스 드라이브 IC 각각은 극성제어신호(POL)에 따라 정극성/부극성 아날로그 비디오 데이터전압의 극성을 반전시키면서 그 데이터전압을 데이터라인들(D1~Dm)에 공급한다.

[0005] 게이트 구동회로(13)는 다수의 게이트 드라이브 IC를 포함한다. 게이트 구동회로(13)는 타이밍 컨트롤러(11)로

부터의 게이트 타이밍 제어신호(GSP, GSC, GOE)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터를 포함하여 게이트라인들에 게이트펄스(또는 스캔펄스)를 순차적으로 공급한다.

[0006] 이 중, 데이터 구동회로의 소스 드라이버 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정을 이용하여 액정표시패널의 하부 유리기관 상에 실장할 수 있다. 그리고, 게이트 구동회로의 게이트 드라이버 IC들은 GIP(Gate In Panel) 공정으로 화소 어레이와 동시에 액정표시패널의 하부 유리기관 상에 직접 형성되어 게이트 라인들에 연결될 수 있고, 또한 TAB 공정으로 하부 유리기관 상에 부착되어 게이트 라인들에 연결될 수도 있다.

[0007] 이처럼 소스 및 게이트 드라이버 IC들을 액정표시패널의 하부 유리기관에 실장하는 경우, 보드의 숫자를 줄여 액정표시장치를 모듈로 간단히 구성할 수 있는 장점이 있다.

[0008] 도 2는 이처럼, 데이터 구동회로 및 게이트 구동회로의 드라이버 IC들을 액정표시패널에 실장한 경우, 액정표시장치의 개략적인 구성을 보여준다. 이 경우, 액정표시장치(100)는 타이밍 컨트롤러(110), 인터페이스 보드(130)를 포함해서 구성이 가능하다.

[0009] 이 중 타이밍 컨트롤러(110)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(SSP, SSC, SOE) 및 극성제어신호(POL)와, 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE)를 발생한다.

[0010] 인터페이스 보드(120)는 다수의 입력단자(123)를 통해서 외부로부터 액정표시장치의 동작에 필요한 오디오 신호, 비디오 신호등을 입력받아 타이밍 컨트롤러(110)에 제1 라인(C1)을 통해 입력한다.

[0011] 이처럼 구성된 액정표시장치에서, 인터페이스 보드(120)는 타이밍 컨트롤러(110)와 같이 하나의 PCB(이하, 기관)에 실장할 수 있지만, 이 경우 인터페이스 보드(120)에 마련된 입력단자(133)를 통해서 외부기기를 연결할 때 정전기가 발생해 타이밍 컨트롤러(110)에 전달될 수 있고, 이 경우 타이밍 컨트롤러(110)를 구성하는 회로소자들이 손상되거나, 타이밍 컨트롤러(110)에서 발생하는 제어신호를 왜곡하는 등의 문제가 발생한다.

발명의 내용

해결하려는 과제

[0012] 본 발명의 일 실시예에서는 상술한 문제점을 해결해서, 인터페이스 보드를 타이밍 컨트롤러와 같이 단일 기관에 통합하고, 이때 정전기에 의해서 타이밍 컨트롤러가 손상되는 것을 방지하는데 있다.

과제의 해결 수단

[0013] 본 발명의 일 실시예에서는, 기관과, 상기 기관에 실장되어 외부 신호를 수신하는 인터페이스 칩과, 상기 인터페이스 칩에 연결되어 외부기기로부터 상기 외부 신호를 입력받은 포트(port)와, 상기 기관에 실장되어 상기 인터페이스 칩과 전기적으로 연결된 타이밍 컨트롤러를 포함하고, 상기 기관은, 상기 타이밍 컨트롤러의 그라운드 단자에 연결된 제1 그라운드 패턴과, 상기 인터페이스 칩의 그라운드 단자에 연결된 제2 그라운드 패턴과, 상기 제1 그라운드 패턴과 상기 제2 그라운드 패턴을 연결하는 연결 패턴을 포함하며, 상기 연결 패턴의 면적은 상기 제1 및 제2 그라운드 패턴들 각각의 면적보다 작은 표시장치 제어용 통합 보드를 개시한다.

[0014] 상기 타이밍 컨트롤러는 상기 인터페이스 칩으로부터 상기 외부 신호를 수신해서 소스 및 게이트 드라이버 IC들의 동작 타이밍을 제어한다.

[0015] 상기 표시장치 제어용 통합보드는 포트와 상기 제2 그라운드 패턴 사이에 연결되며, 상기 단일 기관에 실장되는 제1 정전기 필터를 더 포함하고, 상기 정전기 필터는 병렬로 연결된 저항 및 커패시터를 포함한다.

[0016] 상기 포트는, USB가 수용되는 소켓과, 상기 소켓 내에 배치되어 USB와 전기적으로 연결되는 입력 단자가 형성돼 있는 슬롯(slot)을 포함한다.

[0017] 그리고, 본 발명의 다른 실시예에서는, 액정 표시패널과, 상기 액정 표시패널에 빛을 공급하는 백라이트 유닛과, 상기 액정표시패널과 상기 백라이트 유닛을 수용하는 케이스와, 상술한 구성으로 이뤄진 통합 보드와, 상기 케이스와 상기 통합 보드의 타이밍 컨트롤러 사이에 연결되며, 상기 단일 기관에 실장되는 제2 정전기 필터를 포함하고, 상기 정전기 필터는 병렬로 연결된 저항 및 커패시터를 포함하는 액정 표시장치를 개시한다.

[0018] 상기 통합보드는, 상기 케이스에 나사 결합시키는 체결홀과, 상기 체결홀의 외주면과, 상기 체결홀 주변의 상면

및 하면에 걸쳐 형성되며, 상기 제1 그라운드 패턴에 연결되는 링크패턴을 포함한다.

발명의 효과

- [0019] 본 발명의 일 실시예에서, 타이밍 컨트롤러와 인터페이스 보드가 하나의 기판에 통합되더라도, 입력단자에 마련된 정전기 필터에서 정전기를 방전시키므로 타이밍 컨트롤러가 손상되는 것을 방지할 수 있다.
- [0020] 또한, 통합보드에 마련된 그라운드는 그라운드 플레인(ground plane)을 나눠 구성하고, 각각의 그라운드를 미세 선폭을 갖는 배선으로 연결하고 있기 때문에, 어느 한 쪽의 그라운드로 유입된 정전기는 배선의 높은 저항 때문에 다른 그라운드로 전파되지 못하도록 구성함으로써, 하나의 기판에 통합된 타이밍 컨트롤러와 인터페이스 칩 모두가 정전기에 의해 손상되는 것을 방지할 수 있다.
- [0021] 또한, 통합보드로 액정 표시장치를 구성할 때, 케이스를 통합보드의 그라운드로 이용하더라도, 케이스를 통해 유입된 정전기는 정전기 필터에서 방전됨으로, 통합보드가 손상되는 것을 방지할 수 있다.

도면의 간단한 설명

- [0022] 도 1은 종래 기술을 액정 표시장치를 보여주는 도면이다.
- 도 2는 드라이버 IC들이 액정 표시패널에 실장된 경우의 액정 표시장치를 보여주는 도면이다.
- 도 3은 본 발명의 일 실시예에 따른 통합보드의 개략적인 구성을 보여주는 도면이다.
- 도 4는 도 3에 도시한 통합보드의 그라운드 패턴을 보여주는 도면이다.
- 도 5는 입력단자 중 USB 포트의 회로 구성을 보여주는 도면이다.
- 도 6은 통합보드를 포함하는 액정 표시장치의 개략적인 구성을 보여주는 도면이다.
- 도 7은 도 6의 'A' 부분을 확대해서 보여주는 도면이다.
- 도 8은 통합보드와 커버버텀 사이의 회로 구성을 보여주는 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0023] 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
- [0024] 도 3은 본 발명의 일 실시예에 따른 통합보드(10)를 개략적으로 보여주는 도면이다. 도 4는 도 3에 도시한 통합보드(10)의 그라운드 패턴을 보여준다. 본 발명의 일 실시예에서는 상술한 종래 기술의 타이밍 컨트롤러(11)와 인터페이스 보드(13)가 하나의 기판에 형성된다.
- [0025] 도 3 및 도 4에서, 통합보드(10)는 타이밍 컨트롤러(11)와, 인터페이스 칩(13)이 단일 기판에 형성돼 있다. 이 통합보드(10)에 구현된 타이밍 컨트롤러(11)의 기능과 인터페이스 칩(13)의 기능은 상술한 종래기술과 동일하므로, 그 상세한 설명은 생략한다.
- [0026] 제1 그라운드(G1)는 타이밍 컨트롤러(11)의 그라운드 단자에 배선을 통해 연결돼 타이밍 컨트롤러(11)의 그라운드를 이루며 제2 그라운드(G2)는 인터페이스 칩(13)의 그라운드 단자에 배선을 통해 연결돼 인터페이스 칩(13)의 그라운드를 이룬다. 이 제1 그라운드(G1)과 제2 그라운드(G2)는 제2 라인(C2)을 통해서 서로 연결돼 있다.
- [0027] 도 4는 인터페이스 칩(13) 및 타이밍 컨트롤러(11)가 형성된 기판(BD)의 그라운드 패턴을 단순화해서 보여주는 도면이다. 도 4에서와 같이, 기판(BD)에는 제1 면적으로 이뤄진 제1 그라운드 패턴(GP1)과 제2 면적으로 이뤄진 제2 그라운드 패턴(GP2)이 형성돼 있다. 그리고, 제1 그라운드 패턴(GP1)과 제2 그라운드 패턴(GP2)은 연결 패턴(Gn)에 의해 서로 연결돼 있다. 여기서, 제1 그라운드 패턴(GP1)과 제2 그라운드 패턴(G2)은 동일한 그라운드 플레인(ground plane)을 이뤄 제1 그라운드 패턴(GP1)의 제1 그라운드 전압과 제2 그라운드 패턴(Gp2)의 제2 그라운드 전압은 동일하다.
- [0028] 이 제1 그라운드 패턴(GP1)과 제2 그라운드 패턴(GP2)은 연결패턴(Gn)에 의해서 서로 연결되어 있는데, 이 연결 패턴(Gn)은 제1 그라운드 패턴(GP1)과 제2 그라운드 패턴(GP2)보다 면적이 작기 때문에, 제1 그라운드 패턴

(GP1)으로 유입된 정전기가 연결패턴(Gn)의 높은 저항으로 인해 제2 그라운드 패턴(GP2)으로 전달되는 것을 방지해 제2 그라운드(G2)에 연결된 인터페이스 칩(13)의 회로소자들이 손상되는 것을 방지하거나, 반대로 제2 그라운드 패턴(GP2)으로 유입된 정전기가 제1 그라운드 패턴(GP1)으로 전달되는 것을 방지해 제1 그라운드(G1)에 연결된 타이밍 컨트롤러(11)의 회로소자들이 손상되는 것을 방지한다.

[0029] 도 5는 인터페이스 칩(13)에 연결돼서 외부 신호를 입력받는 포트들(131) 중 하나인 USB 포트(port)(131a)에서 정전기가 유입되는 것을 방지하는 회로 구성을 간략히 보여준다. USB 포트(131a)는 다른 포트들에 비해 신체와 빈번히 접촉하기 때문에, 정전기가 주로 발생하는 곳이라, 포트들(131) 중 USB 포트(131a)를 예로 설명할 뿐이고, 나머지 포트들, 예로 HDMI 인터페이스, 콤포지트(composite) 인터페이스, 컴포넌트(component) 인터페이스 등도 이처럼 동일하게 구성될 수 있다.

[0030] 도 5에서, USB 포트(131a)는 외형을 이루며 금속으로 이뤄진 소켓(SK)과 이 프레임(SK) 안쪽에 배치된 슬롯(CN)을 포함한다. 슬롯(CN)에는 입력 단자들(CP)이 형성돼 있어, USB가 USB 포트(131a)에 연결될 때, USB 포트(131a)와 USB 사이를 전기적으로 연결시킨다.

[0031] 소켓(SK)은 제1 정전기 필터(FL1)를 통해서 인터페이스 칩(13)의 접지를 구성하는 제2 그라운드(G2)에 연결돼 있다. 여기서 제1 정전기 필터(FL1)는 병렬 연결된 저항(R) 및 캐패시터(C)로 구성된다.

[0032] 이처럼 USB 포트(131a)이 구성됨에 따라, USB를 USB 소켓(131a)에 연결할 때 발생하는 정전기는 금속으로 이뤄진 소켓(SK)으로 전달되고, 전위가 낮은 제2 그라운드(G2)로 유도돼, 선로를 통해 제1 정전기 필터(FL1)로 유입되면서 방전된다.

[0033] 이상의 실시예에 따르면, 인터페이스 칩(13)과 타이밍 컨트롤러(11)를 하나의 기판(BD)에 구성한 경우에, 인터페이스 칩(13)의 포트들(131)을 통해서 발생하는 정전기를 제1 정전기 필터(FL1)를 이용해 방전시키기 때문에, 인터페이스 칩(13)에서 발생한 정전기가 내부로 유입돼 기판(BD)에 실장된 회로소자들이 손상되는 것을 방지할 수 있다.

[0034] 한편, 상술한 바처럼 구성되는 통합보드는 커버버텀의 배면에 부착돼, 액정표시 장치를 구성한다. 이에 대해서, 도 6을 참조로 설명하면 다음과 같다.

[0035] 도 6에서, 일 실시예의 액정 표시장치는 액정 표시패널(PNL), 액정 표시패널(PNL)의 아래에 배치되는 백라이트 유닛(BLU)을 포함한다.

[0036] 액정 표시패널(PNL)은 상부 유리기판과 하부 유리기판 사이에 형성된 액정층을 포함하고, 액정층의 구동 형태에 따라 분류되는 FFS 모드, VA 모드, TN 모드, IPS 모드 등으로 구현될 수 있다.

[0037] 백라이트 유닛(BLU)은 광원(LS), 도광판(LGP), 및 다수의 광학시트들(OPS)을 포함하여 광원(LS)으로부터의 빛을 도광판(LGP)과 광학시트들(OPS)을 통해 균일한 면광원 형태의 빛으로 변환하여 그 빛을 액정 표시패널(PNL)에 공급한다.

[0038] 광원(LS)은 도광판(LGP)의 측면(또는 입광면)과 대향하게 배치되며, 도광판(LGP)의 측면에서 빛을 공급한다. 도광판(LGP)은 투명한 플라스틱 예를 들면, 폴리메타크릴레이트(Polymethly Methacrylate, PMMA)로 성형되는 판재로서, 점광원이나 선광원 형태의 빛을 면광원 형태의 빛으로 변환하는 역할을 한다.

[0039] 광학 시트들(OPS)은 1 매 이상의 프리즘 시트와 1 매 이상의 확산시트를 포함하여 도광판(LGP)으로부터 입사되는 빛을 확산하고 액정패널(PNL)의 광입사면에 대하여 실질적으로 수직인 각도로 빛의 진행경로를 굴절시킨다.

[0040] 이 액정 표시패널(PNL)과 백라이트 유닛(BLU)은 커버버텀(25)과 케이스탑(27)으로 이뤄진 케이스에 수용돼 액정 표시 장치로 구현된다. 이때, 가이드패널(21)이 백라이트 유닛(BLU)과 액정 표시패널(PNL) 사이에 위치해서 액정 표시패널(PNL)을 지지함과 동시에, 백라이트 유닛을 고정시킨다.

[0041] 커버버텀(25)은 백라이트 유닛을 수납할 수 있도록 얇은 박스 모양을 가지고 있다. 백라이트 유닛(BLU)과 액정패널(PNL)은 이 커버버텀(25)의 빈 공간에 순차적으로 적층된 상태로 수납된다. 그리고, 케이스탑(27)이 액정 표시패널(PNL)의 에지 부분을 감싼채 커버버텀(25)과 같이 백라이트 유닛(BLU)을 패키징해서 물품의 외관을 이루며, 외부 충격으로부터 백라이트 유닛(BLU)이 손상되는 것을 방지한다. 이 케이스탑(27)과 커버버텀(25)은 전기아연도금강판(EGI), 스테인레스(SUS), 갈바륨(SGLC), 알루미늄도금강판(일명 ALCOSTA), 주석도금강판(SPTE) 등의 금속 판재로 제작된다.

[0042] 그리고, 통합보드(10)는 커버버텀(25)의 배면에 마련된 보스(BS)에 나사로 결합돼 고정된다. 이 통합보드(10)

는 FPC와 같은 연성 인쇄회로기판(53)을 통해서 액정 표시패널(PNL)에 연결된다. 연성 인쇄회로기판(53)은 가이드 패널(21)과 케이스탑(27) 사이의 공간을 가로질러 통합보드(10)와 액정 표시패널(PNL)을 연결시킨다.

[0043] 한편, 통합보드(10)가 보스(BS)를 통해서 커버버팀(25)에 고정될 때, 금속으로 이뤄진 커버버팀(25)과 전기적으로 연결돼 커버버팀(25)이 통합보드(10)의 그라운드로 사용된다.

[0044] 도 7은 도 6의 'A' 부분을 확대한 것으로, 커버버팀(25)은 체결홈(ch2)이 마련된 보스(BS)를 포함하고 있으며, 기관(BD)은 체결홀(ch1)과, 체결홀(ch1)의 외주면과 체결홀(ch1) 주변의 윗면과 하면에 걸쳐 형성돼 있는 링크패턴(GS)을 포함해서 구성돼 있다. 이 링크패턴(GS)은 타이밍 컨트롤러(11)의 접지를 이루는 제1 그라운드(G1)에 연결돼 있다.

[0045] 이 기관(BD)은 체결홀(ch1)을 보스(BS)의 체결홈(ch2)과 맞춘 상태에서, 나사로 결합해 커버버팀(25)에 고정된다. 이때, 체결홀(ch1) 주변에 형성돼 있는 링크패턴(GS)은 보스(BS)의 윗면과 접촉해 커버버팀(25)과 링크패턴(GS)이 전기적으로 연결된다. 이에 따라, 커버버팀(25)이 제1 그라운드(G1)에 연결된다.

[0046] 한편, 도 8은 도 7과 같은 구성에 의해서 커버버팀(25)이 제1 그라운드(G1)에 연결될 때, 커버버팀(25)에서 통합보드(10)로 정전기가 유입되는 것을 방지하는 회로 구성을 보여준다.


[0047] 도 8에서, 커버버팀(25)은 도 7에서 설명한 링크패턴(GS)을 통해 제2 정전기 필터(FL2)의 제1 노드(N1)에 연결되며, 제2 노드(N2)는 링크패턴(GS)을 통해 통합보드(10)의 제1 그라운드(G1)에 연결돼 있다. 여기서, 제2 정전기 필터(FL2)는 병렬 연결된 저항(R)과 커패시터(C)로 구성된다.

[0048] 이에 따라, 커버버팀(25)으로 유입된 정전기는 링크패턴(GS)을 통해서 제2 정전기 필터(FL2)를 통과하면서 방전되므로, 커버버팀(25) 쪽에서 발생한 정전기 때문에, 통합보드(10)의 회로소자들이 손상되는 것을 방지할 수가 있다.


[0049] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	标题：用于控制显示装置的集成板和具有该集成板的液晶显示装置		
公开(公告)号	KR1020130078021A	公开(公告)日	2013-07-10
申请号	KR1020110146727	申请日	2011-12-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	SONG JAE YEON 송재연		
发明人	송재연		
IPC分类号	G02F1/1333 G02F1/1345		
CPC分类号	G02F1/136286 G02F1/136204 G09G3/3648		
外部链接	Espacenet		

摘要(译)

用途：对于控制集成板的显示装置和包括其的液晶显示器，时序控制器和接口板与一个基板集成。然而，它从“输入端子中制备的静电过滤器”释放静电。这样就防止了时序控制器的损坏。结构：基板有接口芯片接口芯片（13）。接收外部信号。端口端口（131）连接到接口芯片。外部信号从外部设备输入。基板具有定时控制器定时控制器（11）。它与接口芯片电连接。基板的第一接地图案（G1）连接到定时控制器的接地端子。基板的第二接地图案（G2）连接到接口芯片的接地端子。连接图案连接图案连接第一和第二接地图案。连接模式的面积小于第一和第二地面模式的每个区域。COPYRIGHT KIPO 2013

