



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2017년08월16일
(11) 등록번호 10-1768483
(24) 등록일자 2017년08월09일

(51) 국제특허분류(Int. Cl.)
G02F 1/1345 (2006.01) G02F 1/1362 (2006.01)
G02F 1/1368 (2006.01)
(21) 출원번호 10-2011-0018652
(22) 출원일자 2011년03월02일
심사청구일자 2016년01월14일
(65) 공개번호 10-2012-0100037
(43) 공개일자 2012년09월12일
(56) 선행기술조사문헌
KR1020070020608 A*
KR1020070010567 A*
KR1020090129803 A
KR1020050053826 A
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
박제형
경상북도 영주시 대동로175번길 6 (휴천동)
(74) 대리인
박영복

전체 청구항 수 : 총 5 항


심사관 : 신영교

(54) 발명의 명칭 액정 표시 장치

(57) 요약

본 발명은 측정 패드부와 데이터 라인의 구조 변경을 통해 데이터 라인의 라인 결함을 줄일 수 있는 액정 표시 장치에 관한 것으로, 서로 수직 교차하는 복수 개의 게이트 라인 및 데이터 라인에 의해 복수 개의 화소 영역과, 상기 게이트 라인을 구동하는 복수 개의 게이트 집적 회로와, 상기 데이터 라인을 구동하는 데이터 집적 회로와, 상기 데이터 라인의 데이터 신호 파형을 측정하기 위한 측정 패드부와, 상기 데이터 라인과 테스트 패드부를 접속시키는 연결 라인을 포함하며, 상기 데이터 라인의 신호를 측정하는 엔지니어링 이외의 공정에는 상기 측정 패드부와 상기 연결 라인을 오픈 상태로 유지하며, 상기 데이터 라인의 신호를 측정할 경우에는 상기 테스트 패드부와 상기 연결 라인을 접속시키는 것을 특징으로 한다.

대표도 - 도3a



명세서

청구범위

청구항 1

게이트 라인 및 데이터 라인이 교차하는 표시 영역;

상기 표시 영역의 외측에 위치하고, 제1 하부 전극 및 상기 제1 하부 전극 상에 위치하는 제1 상부 전극을 포함하는 측정 패드부;

상기 데이터 라인과 연결되며, 상기 제1 하부 전극과 이격된 제2 하부 전극 및 상기 제2 하부 전극 상에 위치하는 제2 상부 전극을 포함하는 연결 라인;

상기 제1 하부 전극과 상기 제1 상부 전극 사이 및 상기 제2 하부 전극과 상기 제2 상부 전극 사이에 위치하고, 컨택홀들을 포함하는 절연막; 및

상기 절연막 상에 위치하고, 서로 마주보는 상기 제1 상부 전극의 단부 및 상기 제2 상부 전극의 단부를 덮는 전도성 도트를 포함하는 액정 표시 장치.

청구항 2

제1항에 있어서,

상기 연결 라인은 상기 표시 영역의 외측에 위치하는 액정 표시 장치.

청구항 3

제1항에 있어서,

상기 제1 하부 전극과 상기 제1 상부 전극 사이에는 다수의 컨택홀이 위치하고,

상기 제2 하부 전극과 상기 제2 상부 전극 사이에는 다수의 컨택홀이 위치하는 액정 표시 장치.

청구항 4

제1항에 있어서,

상기 전도성 도트는 상기 절연막, 상기 제1 상부 전극 및 상기 제2 상부 전극과 직접 접촉하는 액정 표시 장치.

청구항 5

제1항에 있어서,

상기 전도성 도트는 은(Ag)을 포함하는 것을 특징으로 하는 액정 표시 장치.

발명의 설명

기술 분야

[0001] 본 발명은 액정 표시 장치에 관한 것으로, 측정 패드부와 데이터 라인의 구조 변경을 통해 데이터 라인의 라인 결함을 줄일 수 있는 액정 표시 장치에 관한 것이다.

배경 기술

[0002] 일반적인 액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 이방성과 전기장 내에 놓일 경우 그 크기에 따라 분자배열의 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 전계생성전극이 형성된 한 쌍의 투명절연기판으로 이루어진 액정패널을 필수적인 구성요소로 하며, 각 전계생성전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러

가지 화상을 표시한다.

[0003] 일반적으로 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 박막 트랜지스터 기판 제조공정과 컬러필터 및 공통전극을 형성하는 컬러필터기판 제조공정을 통해 각각 박막 트랜지스터 기판 및 컬러필터기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성한다.

[0004] 이러한, 액정표시장치의 제조 공정을 단계별로 살펴보면, 박막 트랜지스터 기판 및 컬러필터기판을 형성하는 공정과, 배향막 형성/러빙 공정, 기판합착/액정주입 공정, 스크라이빙 공정, 검사 공정, 집적회로 실장 공정, 엔지니어링 등으로 나눌 수 있다.

[0005] 이 중 엔지니어링은 데이터 집적회로를 실장 한 뒤 데이터 라인의 신호 파형을 측정하는 과정이다. 이를 위해, 데이터 라인은 데이터 라인의 신호 파형을 측정하는 측정 패드부와 접속하게 된다. 이때, 제조 공정 중에 정전기 발생이 발생되면, 측정 패드부로 정전기가 유입되고, 측정 패드부와 접속된 데이터 라인으로도 정전기가 유입된다. 따라서, 정전기가 유입된 데이터 라인은 라인 결함이 발생된다. 이와 같이, 측정 패드부는 액정 표시 패널 구동시 필요한 구동부가 아닌 엔지니어링 중에만 필요하지만, 측정 패드부에 의해 오히려 데이터 라인의 라인 결함을 발생시킨다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 측정 패드부와 데이터 라인의 구조 변경을 통해 데이터 라인의 라인 결함을 줄일 수 있는 액정 표시 장치를 제공하는 것이다.

과제의 해결 수단

[0007] 이를 위하여, 본 발명에 따른 액정 표시 장치는 서로 수직 교차하는 복수 개의 게이트 라인 및 데이터 라인에 의해 복수 개의 화소 영역과, 상기 게이트 라인을 구동하는 복수 개의 게이트 집적 회로와, 상기 데이터 라인을 구동하는 데이터 집적 회로와, 상기 데이터 라인의 데이터 신호 파형을 측정하기 위한 측정 패드부와, 상기 데이터 라인과 테스트 패드부를 접속시키는 연결 라인을 포함하며, 상기 데이터 라인의 신호를 측정하는 엔지니어링 이외의 공정에는 상기 측정 패드부와 상기 연결 라인을 오픈 상태로 유지하며, 상기 데이터 라인의 신호를 측정할 경우에는 상기 테스트 패드부와 상기 연결 라인을 접속시키는 것을 특징으로 한다.

[0008] 여기서, 상기 측정 패드부는 제1 상부 전극과, 상기 제1 상부 전극과 다수의 콘택홀을 통해 접속된 제1 하부 전극을 포함하는 것을 특징으로 한다.

[0009] 그리고, 상기 연결 라인은 제2 상부 전극과, 상기 제2 상부 전극과 다수의 콘택홀을 통해 접속된 제2 하부 전극을 포함하는 것을 특징으로 한다.

[0010] 또한, 상기 엔지니어링 이외의 공정에는 상기 테스트 패드부의 제1 상부 전극과 상기 연결 라인의 제2 상부 전극이 오픈 상태인 것을 특징으로 한다.

[0011] 그리고, 상기 엔지니어링 공정에는 상기 측정 패드부의 제1 상부 전극과 상기 연결 라인의 제2 상부 전극이 은(Ag) 도트에 의해 접속되는 것을 특징으로 한다.

발명의 효과

[0012] 본 발명에 따른 액정 표시 장치는 엔지니어링 이외의 공정 시에 측정 패드부와 데이터 라인을 연결시키지 않은 상태(오픈 상태)를 유지하며, 엔지니어링 시에만 측정 패드부와 데이터 라인을 연결시킨다.

[0013] 이에 따라, 액정 표시 장치의 공정 시 측정 패드부를 통해 정전기가 유입되더라도 측정 패드부와 데이터 라인은 접속되지 않은 상태이므로 데이터 라인에 정전기가 유입되지 않게 됨으로써 데이터 라인의 라인 결함을 방지할 수 있다.

[0014] 이와 같이, 데이터 라인의 라인 결함을 방지함으로써 그에 따른 액정 표시 패널의 수율을 향상시킬 수 있다.

도면의 간단한 설명

[0015] 도 1은 본 발명에 따른 액정 표시 장치의 평면도이다.

도 2는 도 1에 도시된 테스트 패드부를 확대한 평면도이다.

도 3a는 엔지니어링 이외의 공정 시에 측정 패드부와 연결 라인의 접속 관계를 나타낸 평면도이고, 도 3b는 도 3a를 I-I' 선을 따라 절단한 단면도이다.

도 4a는 엔지니어링 시에 측정 패드부와 연결 라인의 접속 관계를 나타낸 평면도이고, 도 4b는 도 4a를 I-I' 선을 따라 절단한 단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0016] 이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 4b를 참조하여 상세하게 설명하기로 한다.
- [0017] 도 1은 본 발명에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1에 도시된 테스트 패드부를 확대한 평면도이다. 도 3a는 엔지니어링 이외의 공정 시에 측정 패드부와 연결 라인의 접속 관계를 나타낸 평면도이고, 도 3b는 도 3a를 I-I' 선을 따라 절단한 단면도이다. 도 4a는 엔지니어링 시에 측정 패드부와 연결 라인의 접속 관계를 나타낸 평면도이고, 도 4b는 도 4a를 I-I' 선을 따라 절단한 단면도이다.
- [0018] 본 발명의 실시 예에 따른 액정 표시 장치는 서로 수직 교차하는 복수 개의 게이트 라인(G1 내지 Gn) 및 데이터 라인(D1 내지 Dm)에 의해 복수 개의 화소 영역이 정의된 표시 영역(104)과 게이트 라인(G1 내지 Gn)을 구동하는 복수 개의 게이트 집적 회로(112,116)와, 데이터 라인(D1 내지 Dm)을 구동하는 데이터 집적 회로(114)와, 각 라인들의 파형 검사, 액정 표시 패널의 구동 여부를 검사하거나 각 라인의 신호를 측정하기 위한 테스트 패드부(118)를 실장하는 비표시 영역(102)을 포함한다.
- [0019] 표시 영역은 게이트 라인(G1 내지 Gn)과 데이터 라인(D1 내지 Dm)의 교차로 정의된 영역마다 액정셀과, 액정셀 구동용 박막 트랜지스터(TFT)가 배열된다. 박막 트랜지스터(TFT)는 게이트 라인(G1 내지 Gn)으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 비디오 신호(VS)를 액정셀에 공급한다. 액정셀은 액정 캐패시터(C1c)와, 액정 캐패시터(C1c)와 병렬 접속된 스토리지 캐패시터(Cst)를 구비한다.
- [0020] 액정 캐패시터(C1c)는 박막 트랜지스터(TFT)와 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 기준 전압인 공통 전압(Vcom)을 공급하는 공통 전극으로 구성된다. 여기서, 유전 이방성을 갖는 액정은 화소 전극에 공급된 비디오 신호(VS)와 공통 전극에 공급된 공통 전압(Vcom)과의 전위차에 따라 회전하여 광투과율을 조절하게 된다.
- [0021] 스토리지 캐패시터(Cst)는 상기 화소 전극과, 그 화소 전극과 절연막을 사이에 두고 스토리지 기준 전압(Vst)을 공급하는 스토리지 전극으로 구성된다. 이러한 스토리지 캐패시터(Cst)는 화소 전극에 공급된 비디오 신호(VS)와 스토리지 전극에 공급된 스토리지 전압(Vst)과의 차전압을 충전하여 박막 트랜지스터(TFT)의 턴-오프시 화소 전극 쪽으로 방전함으로써 화소 전극에 충전된 비디오 신호의 변동을 감소시킨다. 스토리지 전극은 게이트 라인(GL1 내지 GLi)과 나란한 스토리지 라인(STL)에 공통으로 접속된다.
- [0022] 복수 개의 게이트 집적 회로(112,116)는 액정 표시 패널의 비표시 영역(102)에 적어도 두 개 이상이 실장되며, 게이트 라인들(G1 내지 Gn)에 스캔 신호를 공급한다. 이를 위해, 다수의 게이트 라인들(G1 내지 Gn) 중 일부 게이트 라인들과 접속되어 구동 신호를 공급하는 제1 게이트 집적 회로(112)와, 제1 게이트 집적 회로(112)와 접속된 게이트 라인들 외에 게이트 라인들과 접속되어 구동 신호를 공급하는 제2 게이트 집적 회로(116)를 포함한다. 이러한, 제1 및 제2 게이트 집적 회로(112,116) 각각은 전원부로부터의 게이트 온 전압을 이용한 스캔 펄스를 게이트 라인(G1 내지 Gn)에 순차적으로 공급한다. 스캔 펄스가 공급된 이외의 나머지 기간에는 전원부로부터의 게이트 오프 전압을 공급한다.
- [0023] 데이터 집적 회로(114)는 액정 표시 패널의 비표시 영역(102)에 실장되며, 데이터 라인(D1 내지 Dm)을 구동한다. 데이터 집적 회로(114)는 타이밍 컨트롤러로부터의 디지털 데이터를 감마 전압을 이용하여 아날로그 데이터 신호를 변환하여 복수 개의 집적 회로에 의해 게이트 라인(G1 내지 Gn)에 스캔 펄스가 공급될 때마다 데이터 라인(D1 내지 Dm)으로 공급한다.
- [0024] 테스트 패드부(118)는 액정 표시 패널의 비표시 영역(102)에 실장되며, 액정 표시 패널의 구동 여부를 검사하거나 각 라인의 신호를 측정한다. 이러한, 테스트 패드부(118)는 액정 표시 패널에 각종 신호 라인과 화소 전극이 형성된 후에 실시되는 전기적 점등검사와 각 화소의 불량을 검사하기 위한 오토 프로브 패드부(130)와, 데이터 라인(D1)의 신호 파형을 측정하기 위한 측정 패드부(140)를 포함한다.
- [0025] 구체적으로, 액정 표시 장치를 제조하기 위한 제조공정은 기판세정, 기판 패터닝 공정, 배향막 형성/러빙 공정,

기관합착/액정주입 공정, 스크라이빙 공정, 검사 공정, 집적회로 실장 공정, 엔지니어링 등으로 나누어진다. 이중 검사 공정은 액정 표시 패널 상의 신호라인의 단선 검사와 점결합 등의 존재 여부 검사를 위하여 오토 프로브(Auto Probe) 장치를 이용하여 점등검사를 하게 된다. 또한, 엔지니어링은 데이터 집적 회로(114)를 실장한 후 데이터 신호의 파형을 측정하기 위한 공정이며, 이를 측정 패드부(140)를 통해 측정하게 된다.

[0026] 이때, 도 2는 데이터 집적회로(114)가 실장되는 영역(110)과 테스트 패드부(118)를 확대한 도면이다.

[0027] 데이터 집적회로(114)가 실장되는 영역(110)에는 오토 프로브 패드부(140)의 검사용 단자(132, 134, 136)와 각 데이터 출력 패드부(122) 사이에 다수의 오토 프로브용 트랜지스터(D-Tr)가 배치되며, 데이터 집적회로(114)가 실장될 경우에 데이터 집적회로(114)의 출력 단자와 접속되는 데이터 출력 패드부(122)와 데이터 집적회로(114)가 실장될 경우에 데이터 집적회로(114)의 입력 단자와 접속되는 데이터 입력 패드부(120)를 포함한다.

[0028] 다수의 오토 프로브용 트랜지스터(D-Tr) 각각은 게이트 단자가 스위칭 신호 공급 패드부(138)와 접속되며, 소스 단자가 검사용 단자(132, 134, 136)와 접속되며, 드레인 단자가 각 데이터 라인들(D1 내지 Dm)과 접속된다. 이때, 스위칭 신호 공급 패드부(138)는 다수의 오토 프로브용 트랜지스터(D-Tr)를 스위칭하며, 검사용 단자(132, 134, 136)는 적색 데이터 신호를 공급하는 제1 검사용 단자(136)와, 녹색 데이터 신호를 공급하는 제2 검사용 단자(134)와, 청색 데이터 신호를 공급하는 제3 검사용 단자(132)를 포함한다.

[0029] 오토 프로브 검사시, 제1 검사용 단자(136)로 공급된 적색 데이터 신호에 의해 오토 프로브용 트랜지스터(D-Tr)가 턴-온 되고, 제2 검사용 단자(134)로 공급된 녹색 데이터 신호에 의해 오토 프로브용 트랜지스터(D-Tr)가 턴-온 되고, 제3 검사용 단자(132)로 공급된 청색 데이터 신호에 의해 오토 프로브용 트랜지스터(D-Tr)가 턴-온 된다. 이러한, 데이터 신호를 공급하여 각 데이터 라인들의 단선이나 불량 화소를 검사한다.

[0030] 측정 패드부(140)는 첫번째 데이터 라인(D1)의 신호 파형을 측정하기 위해 엔지니어링 시에만 데이터 라인(D1)과 접속된다. 구체적으로, 측정 패드부(140)는 데이터 라인(D1)의 파형 측정 시에만 첫번째 데이터 라인(D1)과 접속되고, 엔지니어링 이외의 공정 과정에서는 첫번째 데이터 라인(D1)과 오픈(Open)된 상태를 유지한다.

[0031] 이는, 액정 표시 장치의 제조 공정 중 배향막 형성/러빙 공정 중에 정전기가 발생될 확률이 높는데 이러한 정전기가 발생되면 제1 정전기 방지 라인(144d)을 통해 측정 패드부(140)로 전달되며 측정 패드부(140)로 전달된 정전기는 첫번째 데이터 라인(D1)을 전달하게 되어 첫번째 데이터 라인(D1)은 오토 프로브 검사 공정 중에 라인 불량으로 판정되어 그 액정 표시 패널은 사용하지 못하게 된다.

[0032] 구체적으로, 도 2에 도시된 바와 같이 제1 정전기 방지 라인들(144a, 144b, 144c, 144d, 144e)과 제2 정전기 방지 라인(146)이 절연막을 사이에 두고 교차하게 되는데 이러한 교차 영역의 단차에 의해 정전기 발생 확률이 높아진다. 이때, 제1 정전기 방지 라인들(144a, 144b, 144c, 144d, 144e)은 검사용 단자(132, 134, 136)와 측정 패드부(140)의 정전기를 방지하기 위해 투명 전극으로 형성된 라인이며, 제2 정전기 방지 라인(146)은 액정 표시 패널의 상부 기관의 정전기가 유입될 경우에 정전기를 은 도트를 통해 FPC로 전달하여 차단시키며 게이트 전극과 동일한 재질로 형성된다. 이와 같이, 절연막을 사이에 두고 제1 및 제2 정전기 방지 라인(144a, 144b, 144c, 144d, 144e, 146)이 교차하여 형성됨으로써 단차에 의한 정전기 발생 확률을 높음을 알 수 있다.

[0033] 이는, 하기 [표 1]에서와 같이 러빙 공정 후에 불량이 발생될 확률이 높음을 알 수 있다. 즉, 0EA/196EA는 196EA의 화소 갯수 중 불량 화소가 없는 것을 의미하며, 55EA/196EA는 196EA의 화소 갯수 중 불량 화소가 55EA가 불량 화소임을 의미한다.

표 1

[0034]

액정표시장치	세정 공정 후	러빙 공정 후	발생률
제1 액정표시장치제조 공정시	0EA/196EA	55EA/196EA	28.06%
제2 액정표시장치제조 공정시	0EA/196EA	80EA/196EA	40.82%

[0035] 이를 위해, 도 3a에 도시된 바와 같이 첫번째 데이터 라인(D1)으로 정전기가 유입되는 것을 방지하기 위해 엔지니어링 이외의 공정에는 측정 패드부(140)와 데이터 라인(D1)이 연결되지 않은 오픈(Open) 상태를 유지한다. 즉, 측정 패드부(140)와 데이터 라인(D1)을 접속시켜 놓지 않은 상태를 유지함으로써 측정 패드부(140)를 통해 정전기가 유입되더라도 정전기는 데이터 라인(D1)으로 유입되지 않게 된다. 이에 따라, 정전기에 따른 데이터 라인(D1)의 라인 결함이 생기지 않는 효과를 가진다. 이러한 접속 관계를 설명하자면, 도 3b에 도시된 바와 같

이 측정 패드부(140)의 제1 상부 전극(166)과 연결 라인(142)의 제2 상부 전극(156)은 서로 연결되지 않는다. 한편, 측정 패드부(140)는 제1 상부 전극(166)과 제1 하부 전극(162)이 다수의 컨택홀(168)을 통해 접속되며, 연결 라인(142)은 제2 상부 전극(156)과 제2 하부 전극(152)이 다수의 컨택홀(158)을 통해 접속된다. 제1 상부 전극(166)과 제1 하부 전극(162) 사이에는 절연막(154)이 위치한다. 절연막(154)은 제1 상부 전극(166)과 제1 하부 전극(162) 사이에 위치하는 다수의 컨택홀(168)을 포함한다. 제2 상부 전극(156)과 제2 하부 전극(152) 사이에는 절연막(154)이 위치한다. 절연막(154)은 제2 상부 전극(156)과 제2 하부 전극(152) 사이에 위치하는 다수의 컨택홀(158)을 포함한다.

[0036]

엔지니어링 시에는 측정 패드부(140)와 연결 라인(142)은 도 4a 및 도 4b에 도시된 바와 같이 금속 재질로 서로 연결시켜 첫번째 데이터 라인(D1)의 신호 파형을 측정한다. 즉, 도 4a 및 4b는 본 발명의 엔지니어링 시에 따른 측정 패드부(140)와 연결 라인(142)의 접속 관계를 도시한 도면이며, 측정 패드부(140)의 제1 상부 전극(166)과 연결 라인(142)의 제2 상부 전극(156)이 은(Ag) 도트(170)를 통해 접속된다. 은(Ag) 도트(170)는 절연막(154) 상에 위치한다. 은 도트(170)는 절연막(154)과 직접 접촉한다. 은 도트(170)는 서로 마주보는 제1 상부 전극(166)의 단부 및 제2 상부 전극(156)의 단부를 덮는다. 제1 상부 전극(166)의 단부 및 제2 상부 전극(156)의 단부는 은 도트(170)와 직접 접촉한다. 이에 따라, 연결 라인(142)과 접속된 첫번째 데이터 라인(D1)의 신호 파형을 측정할 수 있게 된다. 한편, 금속 재질은 은 도트로 상술하였으나, 은 도트 외에 전도성을 가지는 재질은 가능하다.

[0037]

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.


부호의 설명

[0038]


100 : 액정 표시 패널	102 : 비표시 영역
104 : 표시 영역	112 : 제1 게이트 집적회로
114 : 데이터 집적회로	116 : 제2 게이트 집적회로
120 : 데이터 입력 패드부	122 : 데이터 출력 패드부
132, 134, 136 : 검사용 단자	138 : 스위칭 신호 공급 패드부
140 : 측정 패드부	

도면


도면1




도면2




도면3a




도면3b



도면4a



도면4b



专利名称(译)	液晶显示器		
公开(公告)号	KR101768483B1	公开(公告)日	2017-08-16
申请号	KR1020110018652	申请日	2011-03-02
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	PARK JE HYUNG 박제형		
发明人	박제형		
IPC分类号	G02F1/1345 G02F1/1362 G02F1/1368		
CPC分类号	G02F1/1345 G02F1/1368 G02F1/136286 G02F2001/136254 G09G2300/0852		
代理人(译)	Bakyoungbok		
其他公开文献	KR1020120100037A		
外部链接	Espacenet		

摘要(译)

液晶显示装置技术领域本发明涉及一种能够通过改变测量焊盘部分和数据线的结构来减少数据线的线缺陷的液晶显示装置，更具体地，涉及通过多条栅极线和数据线具有多个像素区域的液晶显示装置，用于驱动栅极线的多个栅极集成电路，用于驱动数据线的的数据积分电路，用于测量数据线的的数据信号波形的测量焊盘部分，用于连接数据线和测试焊盘部分的连接焊盘，其中，测试焊盘单元和连接线在工程以外的过程中保持在打开状态，以测量数据线的信号，并且当测量数据线的信号时，并连接连接线。

