(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0059315
(43) 공개일자 2016년05월26일

(51) 국제특허분류(Int. Cl.)
G02F 1/133 (2006.01)
(21) 출원번호 10-2014-0161042
(22) 출원일자 2014년11월18일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
김원
인천광역시 부평구 경원대로1110번길 20, 101동 202호 (십정동, 부평금호어울림아파트)
(74) 대리인
박장원

전체 청구항 수 : 총 10 항

(54) 발명의 명칭 **액정표시장치**

(57) 요 약

액정패널에 하나 이상의 정전기 보호패턴을 형성하여 정전기에 의한 소자의 손상을 방지할 수 있는 액정표시장치가 제공된다. 액정표시장치는, 표시영역, 비표시영역 및 구동회로영역이 구비된 제1기판; 상기 표시영역과 상기 구동회로영역 사이의 상기 비표시영역에 구비된 제1보호패턴; 및 상기 구동회로영역 내에 구비된 제2보호패턴을 포함한다.

대 표 도 - 도4



명 세 서

청구범위

청구항 1

표시영역, 비표시영역 및 구동회로영역이 구비된 제1기판;

상기 표시영역과 상기 구동회로영역 사이의 상기 비표시영역에 구비된 제1보호패턴; 및

상기 구동회로영역 내에 구비된 제2보호패턴을 포함하는 액정표시장치.

청구항 2

제1항에 있어서,

상기 비표시영역의 상기 제1기판 상에 구비된 데이터신호전송라인 및 층간절연막을 더 포함하고,

상기 제1보호패턴은 상기 층간절연막 상에 위치되는 것을 특징으로 하는 액정표시장치.

청구항 3

제1항에 있어서,

상기 제1보호패턴은 접지와 연결되는 것을 특징으로 하는 액정표시장치.

청구항 4

제1항에 있어서,

상기 제1보호패턴은 상기 표시영역에 구비된 배향막의 끝단에 접촉되는 것을 특징으로 하는 액정표시장치.

청구항 5

제1항에 있어서,

상기 제1보호패턴은 상기 표시영역에 구비된 화소전극과 동일 물질로 구성된 것을 특징으로 하는 액정표시장치.

청구항 6

제1항에 있어서,

상기 구동회로영역에 구비된 다수의 패드를 더 포함하고,

상기 제2보호패턴은 상기 다수의 패드 중 최외곽 패드에 인접되어 하나 이상 구비되는 것을 특징으로 하는 액정표시장치.

청구항 7

제1항에 있어서,

상기 제2보호패턴은 하나 이상의 더미트랜지스터인 것을 특징으로 하는 액정표시장치.

청구항 8

제7항에 있어서,

상기 제1기판의 끝단에서 상기 구동회로영역의 상기 다수의 패드 및 상기 더미트랜지스터와 연결되도록 연장된 에지라인을 더 포함하고,

상기 더미트랜지스터는 게이트전극 및 소스전극이 에지라인과 연결되고, 드레인전극이 접지와 연결되는 것을 특징으로 하는 액정표시장치.

청구항 9

제1항에 있어서,

상기 제1기판의 끝단에서 상기 구동회로영역 사이의 영역으로 정의된 제3보호패턴을 더 포함하는 것을 특징으로 하는 액정표시장치.

청구항 10

제9항에 있어서,

상기 제3보호패턴의 영역 폭은 300~1000um인 것을 특징으로 하는 액정표시장치.

발명의 설명

기 술 분 야

[0001] 본 발명은 액정표시장치에 관한 것으로, 특히 액정패널에 하나 이상의 정전기 보호패턴을 형성하여 제조 공정에서 발생되는 정전기에 의한 파손을 방지할 수 있는 액정표시장치에 관한 것이다.

배 경 기 술

[0002] 정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 플라즈마 표시장치(Plasma Display Panel), 유기발광표시장치(Organic Light Emitting diode Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.

[0003] 그 중에, 현재 화질이 우수하고, 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 널리 사용되고 있다.

[0004] 도 1은 종래의 액정표시장치의 액정패널의 단면을 나타내는 도면이고, 도 2는 액정패널의 제조 순서도이다.

[0005] 도 1 및 도 2에 도시된 바와 같이, 종래의 액정표시장치는 액정패널(1)을 포함한다. 액정패널(1)은 어레이기판(10), 컬러필터기판(20) 및 액정층(30)으로 구성되며, 표시영역(A/A) 및 비표시영역(N/A)으로 구분된다.

[0006] 어레이기판(10)의 표시영역(A/A)에는 박막트랜지스터(TFT)가 형성된다. 박막트랜지스터(TFT)는 제1기판(11) 상에 형성된 게이트전극(12a), 반도체층(13), 소스전극(14a) 및 드레인전극(14b)을 포함한다. 또한, 게이트전극(12a)과 반도체층(13) 사이에는 게이트절연막(15)이 형성되고, 소스전극(14a) 및 드레인전극(14b) 상에는 층간절연막(16)이 형성된다. 층간절연막(16) 상에는 콘택홀(미도시)을 통해 드레인전극(14b)과 연결되는 화소전극(17)이 형성된다. 그리고, 화소전극(17) 상에는 액정층(30)의 액정(35)을 초기 배향할 수 있는 배향막(19)이 형성된다.

[0007] 어레이기판(10)의 비표시영역(N/A)에는 외부회로, 예컨대 구동 칩(미도시)이 실장되는 패드(18) 및 상기 패드(18)와 연결된 라인패턴(12b)이 형성된다. 다시 말해, 제1기판(11) 상에 라인패턴(12b)이 형성되고, 상기 라인패턴(12b) 상에 층간절연막(16)이 형성된다. 그리고, 층간절연막(16) 상에 콘택홀(미도시)을 통해 라인패턴(12b)과 연결되는 패드(18)가 형성된다. 여기서, 라인패턴(12b)은 박막트랜지스터(TFT)와 연결되도록 형성된다.

[0008] 컬러필터기판(20)은 어레이기판(10)보다 작은 크기로 형성되어 어레이기판(10)과 합착된다. 이에 따라, 어레이기판(10)의 비표시영역(N/A)에 형성된 패드(18)가 외부로 노출된다. 컬러필터기판(20)은 블랙매트릭스(22) 및 컬러필터층(23)을 포함한다.

[0009] 블랙매트릭스(22)는 제2기판(21) 상에 화소영역을 구획하며 형성된다. 컬러필터층(23)은 블랙매트릭스(22)에 의해 구획된 영역에 R, G, B 컬러필터가 일정한 순서로 배열되어 형성된다. 또한, 컬러필터층(23) 상에는 액정층(30)의 액정(35)을 초기 배향할 수 있는 배향막(미도시)이 형성된다.

[0010] 상술한 어레이기판(10)과 컬러필터기판(20)은 별도의 제조공정을 통해 각각 제조되어 합착되고(S10, S20, S30), 합착된 두 기판 사이에 액정(35)이 주입되어 액정층(30)을 형성함으로써, 액정패널(1)이 완성된다(S40).

[0011] 한편, 어레이기판(10)의 제조공정에서 액정(35)의 초기 배향을 위하여 배향막(19)을 일정한 방향으로 러빙하는

러빙공정이 필요하다(S15).

[0012] 그러나, 종래에는 러빙포가 배향막(19)에 접촉되어 회전하면서 러빙공정(S15)이 수행되기 때문에, 러빙공정(S15) 시 러빙포에 의해 정전기(static electricity)가 발생된다.

[0013] 이러한 정전기는 짧은 시간 내에 고전압을 어레이기판(10)으로 인가하기 때문에, 어레이기판(10)에 형성된 소자, 즉 박막트랜지스터(TFT) 또는 라인패턴(12b)이 손상된다. 손상된 박막트랜지스터(TFT) 또는 라인패턴(12b)은 액정표시장치의 불량을 야기한다.

발명의 내용

해결하려는 과제

[0014] 본 발명은 액정패널에 하나 이상의 정전기 보호패턴을 형성하여 정전기에 의한 신호라인 및 소자의 손상을 방지할 수 있는 액정표시장치를 제공하고자 하는 데 있다.

과제의 해결 수단

[0015] 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치는, 표시영역, 비표시영역 및 구동회로영역이 구비된 제1기판; 상기 표시영역과 상기 구동회로영역 사이의 상기 비표시영역에 구비된 제1보호패턴; 및 상기 구동회로영역 내에 구비된 제2보호패턴을 포함한다.

발명의 효과

[0016] 본 발명에 따른 액정표시장치는 액정패널의 어레이기판에 하나 이상의 정전기 보호패턴을 형성함으로써, 어레이기판 제조 공정 시 발생되는 정전기에 의해 어레이기판의 신호라인 및 소자 등이 손상되는 것을 방지할 수 있다.

도면의 간단한 설명

[0017] 도 1은 종래의 액정표시장치의 액정패널의 단면을 나타내는 도면이다.

도 2는 액정패널의 제조 순서도이다.

도 3은 본 발명의 일 실시예에 따른 액정패널의 어레이기판에 대한 평면도이다.

도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.

도 5는 도 3의 A영역을 확대하여 나타낸 도면이다.

도 6은 도 3의 B영역을 확대하여 나타낸 도면이다.

발명을 실시하기 위한 구체적인 내용

[0018] 이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치를 상세하게 설명한다. 설명의 편의를 위하여, 본 실시예에서는 휴대폰, PMP 등과 같은 휴대용 전자기기의 액정표시장치를 예로써 설명하기로 한다. 그러나, 본 발명은 모니터, TV 등과 같은 액정표시장치에서도 동일하게 적용될 수 있다.

[0019] 도 3은 본 발명의 일 실시예에 따른 액정패널의 어레이기판에 대한 평면도이다.

[0020] 도 3을 참조하면, 본 실시예의 어레이기판(100)은 컬러필터기판(미도시)과 액정층(미도시)을 사이에 두고 합착되어 액정패널(미도시)을 구성할 수 있다. 여기서, 컬러필터기판은 어레이기판(100)보다 작은 크기로 형성되어 합착될 수 있다. 이에 따라, 어레이기판(100)은 컬러필터기판에 의해 일부가 노출될 수 있다.

[0021] 어레이기판(100)은 표시영역(A/A), 비표시영역(N/A) 및 구동회로영역(D/A)을 포함할 수 있다.

[0022] 어레이기판(100)의 표시영역(A/A)에는 서로 교차되도록 형성된 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)에 의해 화소(P)가 형성될 수 있다. 화소(P)는 표시영역(A/A)에서 매트릭스 형태로 배열되도록 형성될 수 있다.

[0023] 각 화소(P)에는 게이트라인(GL) 및 데이터라인(DL)과 연결된 박막트랜지스터(TFT), 상기 박막트랜지스터(TFT)와 연결된 액정커패시터(Clc) 및 스토리지커패시터(Cst)가 형성될 수 있다.

[0024] 어레이기판(100)의 비표시영역(N/A)은 표시영역(A/A)을 둘러싸며 형성될 수 있다. 비표시영역(N/A)에는 표시영역(A/A)의 다수의 게이트라인(GL) 및 데이터라인(DL)에 각각 구동신호를 전달할 수 있는 다수의 전송라인, 예컨대 데이터신호전송라인(DDL) 및 게이트신호전송라인(미도시)이 형성될 수 있다.

[0025] 어레이기판(100)의 비표시영역(N/A) 중 하부 비표시영역(N/A)은 어레이기판(100)과 합착된 컬러필터기판에 의해 노출될 수 있다. 구동회로영역(D/A)은 노출된 하부 비표시영역(N/A)에 형성될 수 있다. 구동회로영역(D/A)에는 액정패널의 구동을 위한 회로, 예컨대 구동 칩(200)이 실장될 수 있다.

[0026] 또한, 앞서 설명된 데이터신호전송라인(DDL) 및 게이트신호전송라인은 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에 형성되어 구동 칩(200)에서 생성된 데이터신호 및 게이트신호를 표시영역(A/A)의 다수의 데이터라인(DL) 및 게이트라인(GL)에 전달할 수 있다.

[0027] 어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 에지라인(EL)이 형성될 수 있다. 또한, 어레이기판(100)의 끝단에는 에지라인(EL)과 수직하도록 절단라인(미도시)이 형성될 수 있다.

[0028] 상술한 어레이기판(100)에는 제조 공정 시 발생되는 정전기(static electricity)에 의해 다수의 신호라인 및 소자가 손상되는 것을 방지하기 위하여 하나 이상의 정전기 보호패턴(미도시)이 형성될 수 있다.

[0029] 예컨대, 어레이기판(100)에는 하부 비표시영역(N/A) 및 구동회로영역(D/A)에 하나 이상의 정전기 보호패턴이 형성될 수 있다. 이러한 정전기 보호패턴은 어레이기판(100)의 제조 공정 시 발생되는 정전기를 접지(GND)로 방전시키거나 또는 그 세기를 현저히 낮추어 다수의 신호라인 및 소자가 손상되는 것을 방지할 수 있다. 이하, 도면들을 참조하여 본 발명의 정전기 보호패턴에 대해 상세히 설명하기로 한다.

[0030] 도 4는 도 3을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.

[0031] 도 3 및 도 4를 참조하면, 어레이기판(100)의 표시영역(A/A)에는 박막트랜지스터(TFT)가 구비된 화소(P)가 형성될 수 있다. 박막트랜지스터(TFT)는 제1기판(101) 상에 형성된 게이트전극(102), 반도체층(103), 소스전극(104) 및 드레인전극(105)을 포함할 수 있다.

[0032] 또한, 게이트전극(102)과 반도체층(103) 사이에는 게이트절연막(107)이 형성되고, 소스전극(104) 및 드레인전극(105) 상에는 층간절연막(108)이 형성될 수 있다.

[0033] 화소전극(109)은 층간절연막(108)에 형성된 콘택홀(미도시)을 통해 드레인전극(105)과 연결될 수 있다. 화소전극(109)은 투명한 도전물질, 예컨대 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명한 도전물질로 형성될 수 있다.

[0034] 화소전극(109) 상에는 액정층을 초기 배향할 수 있는 배향막(110)이 형성될 수 있다. 배향막(110)은 고분자 유기물질이 화소전극(109) 상에 소정 두께로 도포되고, 러빙 공정을 통해 일방향으로 러빙되어 형성될 수 있다.

[0035] 어레이기판(100)의 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 데이터신호전송라인(DDL)과 제1정전기 보호패턴(115)이 형성될 수 있다.

[0036] 데이터신호전송라인(DDL)은 제1기판(101) 상에 형성된 게이트절연막(107) 상에 형성될 수 있다. 데이터신호전송라인(DDL)은 앞서 설명된 소스전극(104) 및 드레인전극(105)과 동일한 물질로 동일 공정으로 형성될 수 있다. 데이터신호전송라인(DDL)은 표시영역(A/A)의 데이터라인(미도시) 끝단으로부터 후술될 구동회로영역(D/A)의 패드(120)까지 연장되도록 형성될 수 있다.

[0037] 제1정전기 보호패턴(115)은 데이터신호전송라인(DDL) 상에 층간절연막(108)을 사이에 두고 형성될 수 있다. 제1정전기 보호패턴(115)은 데이터신호전송라인(DDL)과 교차되는 방향으로 제1기판(101)의 일측에서 타측까지 연장되도록 층간절연막(108) 상에 형성될 수 있다. 제1정전기 보호패턴(115)은 앞서 설명된 화소전극(109)과 동일한 물질로 동일 공정으로 형성될 수 있다.

[0038] 또한, 제1정전기 보호패턴(115)은 표시영역(A/A)에 형성된 배향막(110)의 끝단에 접촉되도록 형성될 수 있다. 이에 따라, 제1정전기 보호패턴(115)은 표시영역(A/A)에 형성된 배향막(110)의 러빙공정 시 발생되는 정전기를 방전시킬 수 있다.

[0039] 예컨대, 배향막(110)의 러빙공정은 외주면이 러빙포로 둘러싸인 롤러(미도시)가 배향막(110)의 표면에 접촉되어 일 방향으로 이동하면서 회전하여 수행되는 공정이다. 이때, 러빙포와 배향막(110)의 접촉에 의해 정전기가 발생된다. 이러한 정전기는 표시영역(A/A)에 형성된 박막트랜지스터(TFT) 등과 같은 소자 또는 신호라인을 손상시킬 수 있다.

[0040] 제1정전기 보호패턴(115)은 러빙공정에서 발생되는 정전기를 배향막(110)을 통해 전달받아 방전시킬 수 있다. 제1정전기 보호패턴(115)은 외부의 접지 또는 공통전압라인(미도시)에 연결되어 정전기를 방전시킬 수 있다.

[0041] 또한, 제1정전기 보호패턴(115)은 소정 높이로 형성될 수 있다. 이에 따라, 러빙공정을 수행하는 롤러가 구동회로영역(D/A)에 접촉되는 것을 방지함으로써, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다.

[0042] 구동회로영역(D/A)에는 구동 칩(200)이 실장되는 패드(120)가 다수 형성될 수 있다. 패드(120) 각각은 앞서 설명된 하부 비표시영역(N/A)의 데이터신호전송라인(DDL)과 연결될 수 있다.

[0043] 예컨대, 구동회로영역(D/A)까지 연장되도록 형성된 데이터신호전송라인(DDL) 상에는 층간절연막(108)이 형성될 수 있다. 패드(120)는 층간절연막(108)에 형성된 콘택홀(미도시)을 통해 데이터신호전송라인(DDL)과 연결될 수 있다. 여기서, 패드(120)와 데이터신호전송라인(DDL) 사이, 즉 층간절연막(108)의 콘택홀에는 도전물질(125)이 형성되어 패드(120)와 데이터신호전송라인(DDL)을 연결시킬 수 있다.

[0044] 이와 같이, 본 실시예의 어레이기판(100)은 표시영역(A/A)과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에 배향막(110)의 끝단과 접촉되는 제1정전기 보호패턴(115)을 형성함으로써, 배향막(110)의 러빙공정에서 발생되는 정전기를 제1정전기 보호패턴(115)을 통해 방전시킬 수 있다. 따라서, 정전기에 의해 신호라인 및 소자가 손상되는 것을 방지할 수 있다.

[0045] 또한, 제1정전기 보호패턴(115)을 소정 높이로 어레이기판(100)의 일측에서 타측까지 연장되어 형성함으로써, 러빙공정을 수행하는 러빙롤러가 구동회로영역(D/A)의 패드(120)에 접촉되는 것을 방지할 수 있다.

[0046] 도 5는 도 3의 A영역을 확대하여 나타낸 도면이다.

[0047] 도 3 및 도 5를 참조하면, 어레이기판(100)의 구동회로영역(D/A)에는 구동 칩(200)이 실장되는 다수의 패드(120)가 형성될 수 있다. 다수의 패드(120)는 데이터신호전송라인(DDL)과 연결되는 패드 및 어레이기판(100)의 끝단에 형성된 에지라인(EL)과 연결되는 패드를 포함할 수 있다.

[0048] 구동회로영역(D/A)에는 하나 이상의 정전기 보호패턴, 예컨대 하나 이상의 제2정전기 보호패턴(200)이 형성될 수 있다. 제2정전기 보호패턴(200)은 구동회로영역(D/A)에 형성된 다수의 패드(120) 중 최외곽 패드(120) 근처에 형성될 수 있다. 이러한 제2정전기 보호패턴(200)은 에지라인(EL)과 각각 연결될 수 있다. 본 실시예에서는 최외곽 패드(120)의 양측으로 각각 2개의 제2정전기 보호패턴(200)이 형성된 예를 들어 설명하나, 제2정전기 보호패턴(200)의 개수 및 위치는 제한되지 않는다.

[0049] 제2정전기 보호패턴(200)은 어레이기판(100)의 구동 칩 실장공정 또는 어레이기판(100)의 기판 절단공정 시 발생되는 정전기를 방전시킬 수 있다.

[0050] 예컨대, 구동 칩 실장공정 또는 기판 절단공정 시 외부 장치 등에 의해 정전기가 발생될 수 있으며, 이러한 정전기는 에지라인(EL)을 통해 구동회로영역(D/A)의 다수의 패드(120)로 전달되어 패드(120)를 손상시킬 수 있다.

[0051] 제2정전기 보호패턴(200)은 어레이기판(100)의 끝단에 형성된 다수의 에지라인(EL) 중 양측 외곽의 에지라인(EL)과 연결되도록 형성되며, 구동 칩 실장공정 또는 기판 절단공정 시 발생되는 정전기를 에지라인(EL)을 통해 제공받아 방전시킬 수 있다.

[0052] 이러한 제2정전기 보호패턴(200)은 더미트랜지스터(dummy transistor)일 수 있으며, 앞서 표시영역(A/A)에 형성된 박막트랜지스터(TFT)와 동일 공정 및 동일 물질로 형성될 수 있다. 여기서, 더미트랜지스터는 게이트전극 및 소스전극이 에지라인(EL)과 공통 연결되고, 드레인전극이 외부 접지 또는 공통전압라인(미도시)에 연결되도록 구성되어 에지라인(EL)을 통해 전달되는 정전기를 방전시킬 수 있다.

[0053] 이와 같이, 본 실시예의 어레이기판(100)은 구동회로영역(D/A)의 다수의 패드(120) 중 최외곽 패드(120)에 인접하여 하나 이상이 제2정전기 보호패턴(200)을 형성함으로써, 어레이기판(100)의 구동 칩 실장공정 또는 기판 절

단공정에서 발생되는 정전기를 제2정전기 보호패턴(200)을 통해 방전시킬 수 있다. 따라서, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다.

[0054] 도 6은 도 3의 B영역을 확대하여 나타낸 도면이다.

[0055] 도 3 및 도 6을 참조하면, 어레이기판(100)의 끝단 비표시영역, 예컨대 어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 하부 비표시영역(N/A)에는 다수의 에지라인(EL)이 형성될 수 있다. 다수의 에지라인(EL)은 어레이기판(100)의 끝단으로부터 구동회로영역(D/A)에 형성된 패드(120)까지 연장되도록 형성될 수 있다.

[0056] 또한, 어레이기판(100)의 끝단 비표시영역에는 어레이기판(100)의 절단을 가이드하는 절단라인(SL)이 형성될 수 있다. 절단라인(SL)은 다수의 에지라인(EL)과 교차되는 방향으로 형성될 수 있다.

[0057] 어레이기판(100)의 끝단 비표시영역에는 제3정전기 보호패턴이 형성될 수 있다. 제3정전기 보호패턴은 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)을 갖는 영역으로 정의될 수 있다.

[0058] 제3정전기 보호패턴, 즉 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)은 종래의 어레이기판의 폭보다 증가될 수 있다. 이렇게, 제3정전기 보호패턴의 영역 폭(D)을 증가시킴으로써, 어레이기판(100)의 기판 절단공정 시 발생되는 정전기의 세기를 감소시킬 수 있다.

[0059] 예컨대, 어레이기판(100)은 커터(미도시) 등과 같은 외부장치가 절단라인(SL)을 따라 기판 절단공정을 수행하게 된다. 이때, 커터에 의해 정전기가 발생될 수 있으며, 이러한 정전기는 에지라인(EL)을 통해 구동회로영역(D/A)의 다수의 패드(120)로 전달되어 패드(120)를 손상시킬 수 있다.

[0060] 이때, 제3정전기 보호패턴이 절단라인(SL)과 구동회로영역(D/A) 사이의 폭(D)을 증가시켜 형성되기 때문에, 절단라인(SL)과 구동회로영역(D/A)의 패드(120) 간 간격 또한 증가될 수 있다. 이에 따라, 에지라인(EL)의 길이가 증가되어 저항성분이 커지며, 기판 절단공정 시 발생된 정전기는 에지라인(EL)의 저항 성분에 의해 그 크기가 감소될 수 있다. 여기서, 제3정전기 보호패턴의 영역 폭(D)은 300~1000um로 형성될 수 있으며, 바람직하게는 500um로 형성될 수 있다.

[0061] 이와 같이, 본 실시예의 어레이기판(100)은 끝단 비표시영역(N/A)의 크기, 즉 절단라인(SL)에 의해 절단되는 어레이기판(100)의 끝단과 구동회로영역(D/A) 사이의 영역 폭을 증가시켜 제3정전기 보호패턴을 형성함으로써, 어레이기판(100)의 기판 절단공정에서 발생되는 정전기가 구동회로영역(D/A)으로 전달될 때 그 크기를 감소시킬 수 있다.

[0062] 또한, 구동회로영역(D/A)으로 전달된 크기가 감소된 정전기는 앞서 설명된 제2정전기 보호패턴(200)을 통해 방전될 수 있다. 따라서, 정전기에 의해 구동회로영역(D/A)의 패드(120)가 손상되는 것을 방지할 수 있다.

[0063] 한편, 도면에 도시되지는 않았으나, 어레이기판(100)의 끝단 비표시영역(N/A)에는 다수의 에지라인(EL) 각각과 연결되는 정전기 보호회로(미도시)가 더 형성될 수도 있다. 정전기 보호회로는 에지라인(EL)을 통해 전달되는 정전기를 방전시킬 수 있다.

[0064] 이상에서 설명한 바와 같이, 본 발명의 액정표시장치는 어레이기판(100)에 적어도 하나 이상의 정전기 보호패턴을 형성함으로써, 어레이기판(100)의 제조 공정, 예컨대 러빙공정, 기판 절단공정 등에서 발생된 정전기에 의해 신호라인 및 소자 등이 손상되는 것을 방지할 수 있다.

[0065] 전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

부호의 설명

[0066] 100: 어레이기판 110: 배향막

115: 제1정전기 보호패턴 120: 패드

200: 제2정전기 보호패턴

도면

도면1


1
A/A
N/A
22
21
20
B
R
23
35
30
19
18
16
10
11
14a
13
12a
14b
17
16
15
11
12b
TFT

도면2


S10
어레이 기판 제조
컬러 필터 기판 제조
S20
S15
배향
S30
합착
S40
액정 주입/밀봉

도면3


100
N/A
A/A
P
DL
TFT
GL
Clc
Cst
100
IV
DDL
200
DA
IV'
EL
A
B

도면4


100
A/A
N/A
D/A
115
110
109
120
108
125
DDL
107
101
104
103
102
105
TFT

도면5



도면6



专利名称(译)	液晶显示器		
公开(公告)号	KR1020160059315A	公开(公告)日	2016-05-26
申请号	KR1020140161042	申请日	2014-11-18
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM WON 김원		
发明人	KIM,WON 김원		
IPC分类号	G02F1/133		
CPC分类号	G02F1/136286 G02F1/1343 G02F1/136204 G02F2201/50		
代理人(译)	PARK，JANG WON박장원		
外部链接	Espacenet		

摘要(译)

提供一种液晶显示装置，其能够通过在液晶面板上形成至少一个静电保护图案来防止由于静电而损坏元件。一种液晶显示装置，包括具有显示区域的第一基板，非显示区域和驱动电路区域;第一保护图案设置在显示区域和驱动电路区域之间的非显示区域中;并且在驱动电路区域中提供第二保护图案。