



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2013년11월12일
(11) 등록번호 10-1329078
(24) 등록일자 2013년11월05일

(51) 국제특허분류(Int. Cl.)

G02F 1/1345 (2006.01)

(21) 출원번호 10-2008-0049654

(22) 출원일자 2008년05월28일

심사청구일자 2011년11월03일

(65) 공개번호 10-2009-0123522

(43) 공개일자 2009년12월02일

(56) 선행기술조사문헌

KR1020060038788 A*

JP2002329747 A

JP2005202211 A

KR1020040075377 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

장광호

서울특별시 동작구 사당로23바길 9, 108동 1802호
(사당동, 동작삼성래미안아파트)

백명기

경기도 용인시 수지구 푸른솔로 49, 도담마을7단지
지프리에체아파트 702동 2002호 (죽전동)

(74) 대리인

김용인, 박영복

전체 청구항 수 : 총 8 항


심사관 : 유창훈

(54) 발명의 명칭 액정표시장치 및 그 제조방법

(57) 요약

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 신호 라인과 접속되는 신호 패드부를 구비하는 액정 패널과, 폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기판 상에 내장되며, 상기 신호 패드부와 접속되도록 회로용 전극을 노출시키는 적어도 하나의 구동 집적회로와, 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키며, 도전성 볼 및 열경화성 수지로 이루어진 도전성 필름을 포함하며, 상기 도전성 볼은 상기 구동집적회로의 회로용 전극 전면과 상기 신호 패드부의 전극 전면 사이에 다수개가 형성된 것을 특징으로 한다.

대표도 - 도3a



특허청구의 범위

청구항 1

신호 라인과 접속되는 신호 패드부를 구비하는 액정 패널과,

폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기관 상에 내장되며, 상기 신호 패드부와 접속되는 적어도 하나의 구동 집적회로와,

상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키며, 도전성 볼 및 열경화성 수지로 이루어진 도전성 필름을 포함하며,

상기 구동 집적 회로는

구동용 기관 상에 형성되는 회로용 하부 전극과;

상기 회로용 하부 전극을 노출시키는 회로용 콘택홀을 가지는 회로용 보호막을 구비하며,

상기 신호 패드부는

상기 구동용 기관과 마주보는 기관 상에 형성되는 패널용 하부 패드와;

상기 패널용 하부 패드를 노출시키는 패널용 콘택홀을 가지는 패널용 보호막과;

상기 패널용 콘택홀을 통해 상기 패널용 하부 패드와 접속되는 패널용 상부 패드를 구비하며,

상기 도전성 볼은 상기 구동집적회로의 회로용 하부 전극 전면과 상기 패널용 상부 패드 전면 사이에 다수개가 형성되며,

상기 패널용 하부 패드 및 상기 회로용 하부 전극은 소스/드레인 금속층 또는 게이트 금속층으로 형성되며, 상기 패널용 보호막 및 상기 회로용 보호막은 무기 절연 물질 또는 유기 절연 물질로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 구동 집적회로는

상기 회로용 콘택홀을 통해 상기 회로용 하부 전극과 접속되는 회로용 상부 전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.

청구항 3

삭제

청구항 4

제 2 항에 있어서,

상기 회로용 콘택홀은 정사각형, 직사각형 및 원형 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.

청구항 5

신호 라인과 접속되는 신호 패드부를 구비하는 액정 패널을 마련하는 단계와,

폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기관 상에 내장되며, 상기 신호 패드부와 접속되는 적어도 하나의 구동 집적회로를 형성하는 단계와,

도전성 필름을 통해 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키는 단계를 포함하며,

상기 도전성 필름은 도전성 볼 및 열경화성 수지로 이루어지며,

상기 도전성 볼은 상기 구동집적회로의 회로용 전극 전면과 상기 신호 패드부의 전극 전면 사이에 다수개가 형성되어 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키며,

상기 구동 집적 회로는

구동용 기관 상에 형성되는 회로용 하부 전극과;

상기 회로용 하부 전극을 노출시키는 회로용 콘택홀을 가지는 회로용 보호막을 구비하며,

상기 신호 패드부는

상기 구동용 기관과 마주보는 기관 상에 형성되는 패널용 하부 패드와;

상기 패널용 하부 패드를 노출시키는 패널용 콘택홀을 가지는 패널용 보호막과;

상기 패널용 콘택홀을 통해 상기 패널용 하부 패드와 접속되는 패널용 상부 패드를 구비하며,

상기 패널용 하부 패드 및 상기 회로용 하부 전극은 소스/드레인 금속층 또는 게이트 금속층으로 형성되며, 상기 패널용 보호막 및 상기 회로용 보호막은 무기 절연 물질 또는 유기 절연 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 6

제 5 항에 있어서,

상기 구동 집적회로는

상기 회로용 콘택홀을 통해 상기 회로용 하부 전극과 접속되는 회로용 상부 전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 7

삭제

청구항 8

제 6 항에 있어서,

상기 회로용 콘택홀은 정사각형, 직사각형 및 원형 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 9

제 5 항에 있어서,

상기 도전성 필름을 통해 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키는 단계는,

본딩기를 사용하여 상기 구동 집적회로를 상기 신호 패드부와 얼라인(align)하여 압착을 하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 10

제 9 항에 있어서,

상기 압착 공정은 100~500℃의 온도와, 0.15~0.60MPa의 압력과, 2~60sec의 시간의 조건으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.

명 세 서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 액정표시장치에 관한 것으로, 특히 공정 단순화 및 제조 비용을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

배 경 기 술

- [0002] 정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 증증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
- [0003] 그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
- [0004] 일반적으로, 액정표시장치(Liquid Crystal Display Device: LCD)는 액정셀들이 매트릭스 형태로 배열된 액정 패널과, 액정셀들을 구동하기 위한 구동 집적회로들로 구성된다. 액정 패널은 박막 트랜지스터 어레이가 형성된 제 1 기판과, 컬러 필터 어레이가 형성된 제 2 기판은 셀공정을 거쳐 액정층을 사이에 두고 서로 합착되어 완성된다.
- [0005] 제 1 기판은 박막 트랜지스터 기판으로써, 복수의 게이트 라인과, 게이트 절연막을 사이에 두고 게이트 라인과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터 라인과, 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터와, 각 화소 영역에 형성되어 박막 트랜지스터와 접속된 화소 전극으로 구성된다.
- [0006] 제 2 기판은 컬러필터 기판으로써, 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 컬러 필터층 상에 전압을 공급하는 공통 전극으로 구성된다.
- [0007] 이와 같은 박막 트랜지스터 기판은 컬러 필터 기판과 액정층을 사이에 두고 합착된다.
- [0008] 구동집적회로는 액정 패널의 데이터 라인들에 화상신호를 공급하는 복수의 데이터 구동 집적회로와, 액정 패널의 게이트 라인들에 게이트 펄스를 공급하는 복수의 게이트 구동 집적회로를 포함한다. 여기서, 게이트 구동 집적회로 및 데이터 구동 집적회로 각각과 게이트 라인과 접속된 게이트 패드 및 데이터 라인과 접속된 데이터 패드와 각각 접속되어 실장되는데 실장 방법으로 와이어 방법을 대체한 탭(TAB) 방식과, 칩을 바로 기판 상에 실장시키는 COG(Chip On Glass) 방식이 있다.
- [0009] 탭(TAB) 방식은 게이트 구동 집적회로 및 데이터 구동 집적회로를 테이프 캐리어 패키지(Tape Carrier Package: TCP)에 실장하여 액정 패널에 ACF를 이용하여 접속하는 방식이다. COG(Chip On Glass) 방식은 게이트 구동 집적회로 및 데이터 구동 집적회로를 직접 박막 트랜지스터 어레이 기판 상에 실장하는 방식이며, 게이트 구동 집적회로 및 데이터 구동 집적회로에 신호들을 제공하기 위한 FPC(Flexible Printed Circuit Film)가 부착되게 된다.
- [0010] 이와 같이, 탭(TAB) 및 COG(Chip On Glass)를 이용한 구동 집적회로 실장 기술은 TCP, FPC 및 PCB의 실장에 따라 비용 증가 및 이에 따른 면적으로 인해 bezel이 커지는 문제점이 있다.

발명의 내용

해결 하고자하는 과제

- [0011] 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 공정 단순화 및 제조 비용을 감소시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.

과제 해결수단

- [0012] 상기 기술적 과제를 달성하기 위하여, 본 발명의 한 특징에 따른 액정표시장치는 신호 라인과 접속되는 신호 패드부를 구비하는 액정 패널과, 폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기판 상에 내장되며, 상기 신호 패드부와 접속되도록 회로용 전극을 노출시키는 적어도 하나의 구동 집적회로와, 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키며, 도전성 불 및 열경화성 수지로 이루어진 도전성 필름을 포함하며, 상기 도전성 불은 상기 구동집적회로의 회로용 전극 전면과 상기 신호 패드부의 전극 전면 사이에 다수개가 형성된 것을 특징으로 한다.
- [0013] 본 발명의 다른 특징에 따른 액정표시장치의 제조방법은 신호 라인과 접속되는 신호 패드부를 구비하는 액정 패널을 마련하는 단계와, 폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기판 상에 내장되며, 상기 신호 패드부와 접속되도록 회로용 전극을 노출시키는 적어도 하나의 구동 집적회로를 형성하는 단계와, 도전성 필름을 통

해 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키는 단계를 포함하며, 상기 도전성 필름은 도전성 볼 및 열경화성 수지로 이루어지며, 상기 도전성 볼은 상기 구동 집적회로의 회로용 전극 전면과 상기 신호 패드부의 전극 전면 사이에 다수개가 형성되어 상기 구동 집적회로와 상기 신호 패드부를 전기적으로 연결시키는 것을 특징으로 한다.

효 과

- [0014] 본 발명에 따른 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
- [0015] LTPS 공정으로 형성된 게이트 집적회로와 게이트 패드부를 ACF 필름을 통해 전기적으로 연결함으로써, 탭(TAB) 및 COG(Chip On Glass) 방식에서의 TCP, FPC 및 PCB를 사용하지 않음으로써 공정 및 제조 비용을 줄일 수 있고, TCP, FPC 및 PCB이 차지하는 면적을 줄일 수 있어 Narrow bezel에 대한 요구에 대응할 수 있다.

발명의 실시를 위한 구체적인 내용

- [0016] 도 1은 본 발명에 따른 액정표시장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 I-I' 선에 따른 액정표시장치를 나타내는 단면도이다.
- [0017] 도 1 및 도 2를 참조하면, 액정셀들(LC)이 매트릭스 형태로 배열된 액정 패널(115)과, 액정셀들(LC)을 구동하기 위한 구동 집적회로들로 구성된다. 액정 패널(115)은 박막 트랜지스터 어레이가 형성된 제 1 기판(110)과, 컬러 필터 어레이가 형성된 제 2 기판(112)은 셀공정을 거쳐 액정층을 사이에 두고 서로 합착되어 완성된다.
- [0018] 제 1 기판(110)은 박막 트랜지스터 기판으로써, 복수의 게이트 라인(GL~GLn)과, 게이트 절연막을 사이에 두고 게이트 라인과 교차하게 형성되어 화소 영역을 정의하는 복수의 데이터라인(DL~DLm)과, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)와, 각 화소 영역에 형성되어 박막 트랜지스터(TFT)와 접속된 화소 전극으로 구성된다.
- [0019] 박막 트랜지스터(TFT)는 게이트 라인(GL)에서 분기된 게이트 전극과, 게이트 전극이 형성된 기판의 전면에 형성된 게이트 절연막과, 게이트 절연막 상에 게이트 전극과 중첩되게 형성된 반도체층과, 데이터 라인(DL)에서 분기되어 반도체층 상에 형성되는 소스 전극, 반도체층 상에 소스 전극과 마주하게 형성된 드레인 전극으로 구성된다.
- [0020] 이러한 박막 트랜지스터 기판(110)은 제 2 기판(112)인 컬러필터 기판과 액정층을 사이에 두고 합착된다. 제 2 기판(112)은 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과, 컬러 필터층 상에 전압을 공급하는 공통 전극을 구비한다.
- [0021] 구동 집적회로는 제 2 기판(112)에 의해 노출된 제 1 기판(110) 영역인 비표시 영역에서 액정 패널(115)의 데이터 라인들(DL~DLm)에 화상신호를 공급하는 복수의 데이터 구동 집적회로(140)와, 액정 패널(115)의 게이트 라인들(GL~GLn)에 게이트 펄스를 공급하는 복수의 게이트 구동 집적회로(150)를 포함한다.
- [0022] 게이트 구동 집적회로(150)는 폴리 실리콘형 박막 트랜지스터를 이용하여 구동형 기판 상에 내장되는 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 공정에 의해 형성되어 제 1 기판(110) 상에 실장된다. 또한, 복수의 게이트 링크들(127)을 통해 스캔 펄스를 게이트 라인들(GL1~GLn)에 순차적으로 공급하여 액정 패널(115)상의 액정셀들(LC)을 1라인분씩 순차적으로 구동한다.
- [0023] 데이터 집적회로(140)는 게이트 라인(GL~GLn)들 중 어느 하나에 스캔 펄스가 공급될 때마다 데이터 라인들(DL1~DLm) 각각에 화소 전압신호를 공급한다.
- [0024] 게이트 라인과 접속된 게이트 패드는 게이트 구동 집적회로(150)와 ACF 필름(124)을 통해 접속된다. 다시 말해, ACF 필름(124)은 도전성 볼(124a) 및 열경화성 수지(124b)로 이루어지며, 가열 압착하여 게이트 패드 및 게이트 구동 집적회로(150)를 전기적으로 연결시킨다.
- [0025] 데이터 구동 집적회로(140)는 복수의 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP라 함)(130)에 실장되어 인쇄회로기판(Printed Circuit Board : PCB)(120)과 액정 패널(115) 사이에서 접속된다. 이러한 데이터 구동 집적회로(140)는 데이터 제어신호에 따라 데이터 신호를 화상신호로 변환하여 복수의 데이터 링크들(147)을 통해 데이터 라인들(DL1~DLm)에 공급한다.
- [0026] 도 3a는 본 발명의 제 1 실시예에 따른 도 2의 A 영역을 확대한 단면도이고, 도 3b는 본 발명의 제 2 실시예에

따른 도 2의 A 영역을 확대한 단면도이다.

- [0027] 도 3a와 같이, 게이트 집적회로(150) 및 액정 패널(115)의 게이트 패드부(145)는 1~15 μ m 직경의 도전성 볼(124a) 및 열경화성 수지(124b)로 이루어진 ACF 필름(124)을 통해 접속된다.
- [0028] 게이트 집적회로(150)는 구동용 기관(130) 상에 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132), 회로용 하부 전극(134), 회로용 보호막(136) 및 회로용 상부 전극(138)가 순차적으로 적층되어 형성된다.
- [0029] 버퍼층(131)은 기관으로부터 발생하는 불순물이 액정 패널의 반도체층(도시하지 않음)으로 유입되는 것을 방지하기 위해 형성한다.
- [0030] 회로용 보호막(136)은 회로용 하부 전극(134)을 노출시키는 회로용 콘택홀(160)을 구비하며, 회로용 콘택홀(160)을 통해 회로용 상부 전극(138) 및 회로용 하부 전극(134)이 전기적으로 연결된다. 여기서, 회로용 하부 전극(134)은 게이트 금속층 또는 소스/드레인 금속층으로 형성되며, 회로용 상부 전극(138)은 투명 도전층으로 형성된다.
- [0031] 게이트 패드부(145)는 박막 트랜지스터 기관(110) 상에 패널용 상부 패드(141) 및 패널용 하부 패드(143)로 이루어진 게이트 패드로 형성된다. 패널용 하부 패드(143) 및 패널용 상부 패드(141)는 패널용 보호막(142)에 형성된 패널용 콘택홀을 통해 전기적으로 연결된다. 여기서, 패널용 하부 패드(143)는 소스/드레인 금속층 또는 게이트 금속층으로 형성되며, 패널용 상부 패드(142)는 투명 도전층으로 형성된다.
- [0032] 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0033] 소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0034] 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132), 회로용 및 패널용 보호막(136, 142)은 산화 실리콘(SiO_x) 또는 질화 실리콘(SiN_x) 등의 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
- [0035] 투명 도전층은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등으로 형성된다.
- [0036] 이와 같이 형성된 게이트 집적회로(150) 및 게이트 패드부(145)는 ACF 필름(124)을 통해 가열 압착하여 접속되며, ACF 필름(124)을 통하여 게이트 집적회로(150)의 회로용 상부 전극(138)과 게이트 패드부(145)의 패널용 상부 패드(141)가 전기적으로 연결된다. 여기서, 압착 방법은 TAB 본딩기를 사용하여 LTPS 공정으로 형성된 게이트 집적회로(150)를 액정 패널(115)의 게이트 패드부(145)와 얼라인(align)하여 가압착을 하고, PCB 본딩기를 사용하여 본 압착을 한다.
- [0037] 가압착 조건은 0~500℃의 온도와, 0~0.60MPa의 압력과, 0~30sec의 시간의 조건으로 이루어지며, 본압착 공정은 100~500℃의 온도와, 0.15~0.60MPa의 압력과, 2~60sec의 시간의 조건으로 이루어진다. 여기서, 압력 조건은 본딩기 내부의 압력 조건으로써, 실제 압력조건은 달라질 수도 있다.
- [0038] 이와 같은 방법 외에도, 본딩기를 사용하여 한번의 압착 방법으로 게이트 집적회로(150) 및 게이트 패드부(145)를 압착시킬 수도 있다.
- [0039] 게이트 집적회로(150) 및 게이트 패드부(145)는 도 3b와 같이 형성될 수도 있다.
- [0040] 도 3b를 참조하면, 게이트 집적회로(150)는 구동용 기관(130) 상에 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132) 및 회로용 전극(135)이 순차적으로 적층되어 형성된다.
- [0041] 회로용 보호막(136)은 회로용 전극(135)을 노출시키는 회로용 콘택홀(163)을 구비한다. 여기서, 회로용 전극(135)은 노출되어 형성되므로 즉, 부식의 위험이 있으므로 부식에 강한 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 몰리브덴-티타늄(MoTi) 또는 이들의 조합으로 형성된다.
- [0042] 게이트 패드부(145)는 박막 트랜지스터 기관(110) 상에 패널용 상부 패드(141) 및 패널용 하부 패드로(143) 이

루어진 게이트 패드로 형성된다. 패널용 하부 패드(143) 및 패널용 상부 패드(141)는 패널용 콘택홀을 통해 전기적으로 연결된다. 여기서, 패널용 하부 패드(143)는 소스/드레인 금속층 또는 게이트 금속층으로 형성되며, 패널용 상부 패드(141)는 투명 도전층으로 형성된다.

- [0043] 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0044] 소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0045] 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132) 및 회로용 및 패널용 보호막(136, 142)은 산화 실리콘(SiO_x) 또는 질화 실리콘(SiN_x) 등의 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
- [0046] 투명 도전층은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide : ITZO) 등으로 형성된다.
- [0047] 이와 같이 형성된 게이트 집적회로(150) 및 게이트 패드부(145)는 ACF 필름(124)을 통해 가열 압착하여 접속되며, ACF 필름(124)을 통하여 게이트 집적회로(150)의 회로용 전극(135)과 게이트 패드부(145)의 패널용 상부 패드(141)가 전기적으로 연결된다.
- [0048] 여기서, 압착 방법은 TAB 본딩기를 사용하여 LTPS 공정으로 형성된 게이트 집적회로(150)를 액정 패널(115)의 게이트 패드부(145)와 얼라인(align)하여 가압착을 하고, PCB 본딩기를 사용하여 본 압착을 한다.
- [0049] 가압착 조건은 0~500℃의 온도와, 0~0.60MPa의 압력과, 0~30sec의 시간의 조건으로 이루어지며, 본압착 공정은 100~500℃의 온도와, 0.15~0.60MPa의 압력과, 2~60sec의 시간의 조건으로 이루어진다. 여기서, 압력 조건은 본딩기 내부의 압력 조건으로써, 실제 압력조건은 달라질 수도 있다.
- [0050] 이와 같은 방법 외에도, 본딩기를 사용하여 1회의 압착 공정으로 게이트 집적회로(150) 및 게이트 패드부(145)를 압착시킬 수도 있다.
- [0051] 이와 같이, LTPS 공정으로 형성된 게이트 집적회로(150)와 게이트 패드부(145)를 ACF 필름(124)을 통해 전기적으로 연결함으로써, 탭(TAB) 및 COG(Chip On Glass) 방식에서의 TCP, FPC 및 PCB를 사용하지 않음으로써 공정 및 제조 비용을 줄일 수 있고, TCP, FPC 및 PCB이 차지하는 면적을 줄일 수 있어 Narrow bezel에 대한 요구에 대응할 수 있다.
- [0052] 도 4a 내지 도 4d는 본 발명의 제 1 실시예에 따른 도 3a의 게이트 집적회로(150)의 제조방법을 나타낸 단면도들이다.
- [0053] 도 4a 및 도 4b를 참조하면, 구동용 기관(130) 상에 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132), 회로용 하부 전극(134) 및 회로용 보호막(136)을 순차적으로 적층하여 형성한다.
- [0054] 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132) 및 회로용 보호막(136)은 산화 실리콘(SiO_x) 또는 질화 실리콘(SiN_x) 등의 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
- [0055] 층간 절연막(132) 상에 회로용 하부 전극(134)은 게이트 금속층 또는 소스/드레인 금속층 물질로 스퍼터링 등의 증착 방법을 통해 형성한다.
- [0056] 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0057] 소스/드레인 금속층은 몰리브덴(Mo), 알루미늄(Al), 알루미늄-네오디미움(Al-Nd), 구리(Cu), 크롬(Cr), 티타늄(Ti), 몰리티타늄 합금(MoTi), 몰리니오븀 합금(MoNb), 타이아늄니오븀 합금(TiNb) 등의 금속과 이들의 합금이 단일층 또는 복수층 구조로 형성된다.
- [0058] 이어서, 도 4c와 같이 회로용 보호막(136) 상에 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 회

회용 하부 전극(134)의 일부 영역이 노출되도록 회로용 콘택홀(160)을 형성한 후, 도 4d와 같이 회로용 보호막(136) 상에 투명 도전층의 회로용 상부 전극(138)을 형성한다. 회로용 상부 전극(138)은 회로용 콘택홀(160)을 통해 회로용 하부 전극(134)과 전기적으로 연결된다.

- [0059] 여기서, 게이트 집적회로(150)의 회로용 콘택홀(160)은 도 5a 내지 도 5c와 같이, 정사각형, 직사각형, 원형 등의 구조로 적어도 하나 이상 형성할 수 있다.
- [0060] 도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 도 3b의 게이트 집적회로(150)의 제조방법을 나타낸 단면도들이다.
- [0061] 도 6a 및 도 6b를 참조하면, 구동용 기관(130) 상에 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132), 회로용 전극(135) 및 회로용 보호막(136)을 순차적으로 적층하여 형성한다.
- [0062] 버퍼층(131), 게이트 절연막(도시하지 않음), 층간 절연막(132) 및 회로용 보호막(136)은 산화 실리콘(SiO_x) 또는 질화 실리콘(SiN_x) 등의 무기 절연물질이 PECVD 등의 증착 방법으로 증착되어 형성되거나, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobuten) 또는 PFCB(Perfluorocyclobutane) 등과 같은 유기 절연물질이 스핀 또는 스핀리스 등의 코팅 방법으로 코팅되어 형성된다.
- [0063] 층간 절연막(132) 상의 회로용 전극(135)은 스퍼터링 등의 증착 방법을 통해 부식에 강한 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 몰리브덴-티타늄(MoTi) 또는 이들의 조합으로 형성한다.
- [0064] 이어서, 도 6c와 같이 회로용 보호막(136) 상에 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 회로용 전극(135)의 일부 영역이 노출되도록 회로용 콘택홀(163)을 형성한다.
- [0065] 여기서, 회로용 콘택홀(163)은 도 7과 같이, 제 1 실시예에서의 회로용 콘택홀(도 3a의 160)에 비해 콘택홀 면적 즉, 접촉 면적이 넓게 형성된다.
- [0066] 이와 같이, LTPS 공정의 게이트 집적회로(150)는 도 8a 및 도 8b와 같이, 필요에 따라 복수개로 형성하여 박막 트랜지스터 기관(110) 상에 실장할 수도 있다.
- [0067] LTPS 공정으로 형성된 게이트 집적회로(150)의 두께는 2~7mm로 하나의 게이트 집적회로로 너무 길게 형성하게 되면 쉽게 부러질 수 있고, 얼라인이나 본딩 공정이 어려워지는 문제점이 있으므로 필요에 따라 분할하여 형성한다.
- [0068] 이와 같이, LTPS 공정으로 형성된 게이트 집적회로(150)와 게이트 패드부(145)를 ACF 필름(124)을 통해 전기적으로 연결함으로써, 탭(TAB) 및 COG(Chip On Glass) 방식에서의 TCP, FPC 및 PCB를 사용하지 않음으로써 공정 및 제조 비용을 줄일 수 있고, TCP, FPC 및 PCB이 차지하는 면적을 줄일 수 있어 Narrow bezel에 대한 요구에 대응할 수 있다.
- [0069] 한편, 본원 발명은 게이트 구동 집적회로의 제조방법을 예로 들어 설명하였지만, 데이터 집적회로의 제조방법으로도 적용 가능하다.
- [0070] 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도면의 간단한 설명

- [0071] 도 1은 본 발명에 따른 액정표시장치를 나타내는 평면도이다.
- [0072] 도 2는 도 1에 도시된 I-I' 선에 따른 액정표시장치를 나타내는 단면도이다.
- [0073] 도 3a는 본 발명의 제 1 실시예에 따른 도 2의 A 영역을 확대한 단면도이다.
- [0074] 도 3b는 본 발명의 제 2 실시예에 따른 도 2의 A 영역을 확대한 단면도이다.
- [0075] 도 4a 내지 도 4d는 본 발명의 제 1 실시예에 따른 도 3a의 게이트 집적회로의 제조방법을 나타낸 단면도들이다.
- [0076] 도 5a 내지 도 5c는 게이트 집적회로의 회로용 콘택홀의 실시예들을 나타낸 도면이다.
- [0077] 도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 도 3b의 게이트 집적회로의 제조방법을 나타낸

단면도들이다.

[0078] 도 7은 도 3b의 회로용 콘택홀을 나타내는 평면도이다.

[0079] 도 8a 및 도 8b는 LTPS 공정의 게이트 집적회로를 액정 패널에 실장하기 위한 여러가지 변형예를 나타낸 도면들이다.

[0080] < 도면의 주요 부분에 대한 부호의 설명 >

[0081] 110 : 제 1 기판, 박막 트랜지스터 기판 112 : 제 2 기판, 컬러필터 기판

[0082] 115 : 액정 패널 120 : 인쇄회로기판


[0083] 124 : ACF 필름 140 : 데이터 구동 집적회로

[0084] 145 : 게이트 패드부 150 : 게이트 구동 집적회로


[0085] 160, 163 : 콘택홀

도면


도면1




도면2




도면3a




도면3b




도면4a




도면4b




도면4c




도면4d




도면5a




도면5b




도면5c




도면6a




도면6b




도면6c




도면7



도면8a



도면8b



专利名称(译)	标题：液晶显示装置及其制造方法		
公开(公告)号	KR101329078B1	公开(公告)日	2013-11-12
申请号	KR1020080049654	申请日	2008-05-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	JANG KWANG HO 장광호 BAEK MYOUNG KEE 백명기		
发明人	장광호 백명기		
IPC分类号	G02F1/1345 G02F		
CPC分类号	H01L27/1214 G02F1/13452 H01L27/124		
代理人(译)	金勇 年轻的小公园		
其他公开文献	KR1020090123522A		
外部链接	Espacenet		

摘要(译)

公开了一种液晶显示装置及其制造方法。液晶显示装置包括液晶面板,该液晶面板包括连接到栅极线的栅极焊盘和连接到数据线的数据焊盘;至少一个安装在电路基板上的驱动电路,包括多晶硅薄膜晶体管,由低温多晶硅(LTPS)工艺形成,并包括连接到栅极焊盘或数据焊盘的电路焊盘;导电膜,用于电连接驱动电路和栅极焊盘或数据焊盘。

