



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2013년12월12일

(11) 등록번호 10-1340670

(24) 등록일자 2013년12월05일

(51) 국제특허분류(Int. Cl.)

G02F 1/1345 (2006.01) *G09G 3/36* (2006.01)

(21) 출원번호 10-2009-0052834

(22) 출원일자 2009년06월15일

심사청구일자 2011년11월09일

(65) 공개번호 10-2010-0134290

(43) 공개일자 2010년12월23일

(56) 선행기술조사문헌

KR100843478 B1*

KR1020050122606 A*

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

최일만

경상북도 칠곡군 석적읍 중리 LG필립스LCD기숙사
B-508

권명훈

대구광역시 북구 동천로 155, 101동 1806호 (동천동, 칠곡네스빌)

(74) 대리인

서교준

전체 청구항 수 : 총 3 항

심사관 : 유창훈


(54) 발명의 명칭 액정표시장치

(57) 요약

액정표시장치가 개시된다.

본 발명에 따른 액정표시장치는 스타트 펄스 신호가 공급되는 LOG 신호라인과 상기 LOG 신호라인을 통해 상기 스타트 펄스 신호가 입력되는 내부 구동회로 사이에 캐패시터를 형성하여 (0n) 타임이 짧은 스타트 펄스의 신호라인에서 정전기가 발생하더라도 상기 내부 구동회로로 안정적으로 구동할 수 있다.

대표도



특허청구의 범위

청구항 1

다수의 게이트라인과 데이터라인이 배열된 제1 기판과 상기 제1 기판과 합착되는 제2 기판을 포함하는 액정표시 패널과, 상기 제1 기판 상에 위치하며 상기 다수의 게이트라인을 구동하는 다수의 게이트 드라이버 집적회로 및 상기 다수의 데이터라인을 구동하는 다수의 데이터 드라이버 집적회로를 포함하는 액정표시장치에 있어서,

상기 제1 기판의 일측면에 부착되어 상기 게이트 및 데이터 드라이버 집적회로를 제어하는 제어부와, 상기 게이트 및 데이터 드라이버 집적회로를 구동하기 위한 구동전압들을 생성하는 전압 생성부를 포함하는 인쇄회로기판;

상기 인쇄회로기판 상에 형성되어 상기 제어부 및 전압 생성부로부터의 각종 신호들 및 전압들을 상기 게이트 드라이버 집적회로로 공급하는 다수의 LOG 신호라인들; 및

상기 다수의 LOG 신호라인들 중 상기 다수의 게이트 및 데이터 드라이버 집적회로로 공급되는 각종 신호들 중 온(On) 구간이 짧은 신호들인 스타트 펄스 신호 또는 리셋 펄스 신호가 제공되는 LOG 신호라인과 전기적으로 접속되는 안정화부;를 포함하고,

상기 안정화부는 상기 온(On) 구간이 짧은 신호들이 제공되는 LOG 신호라인에 상기 온(On) 구간이 짧은 신호가 입력되는 동안 정전기가 발생하면 상기 정전기가 발생된 신호를 안정적으로 출력하여 상기 다수의 게이트 드라이버 집적회로로 공급하며,

상기 제1 기판 상에는 상기 다수의 LOG 신호라인들과 일대일로 대응되는 다수의 링크라인들이 형성되어 있으며, 상기 다수의 링크라인들을 통해 상기 다수의 LOG 신호라인들로부터 제공된 상기 각종 신호들 및 전압들을 상기 다수의 게이트 집적회로로 공급되고,

상기 제1 기판은 상기 다수의 링크라인들과 전기적으로 연결되어 상기 각종 신호들 및 전압들을 안정적으로 출력하는 플로팅 금속을 더 포함하는 것을 특징으로 하는 액정표시장치.

청구항 2

제1 항에 있어서,

상기 안정화부는 금속 캐패시터인 것을 특징으로 하는 액정표시장치.

청구항 3

삭제

청구항 4

삭제

청구항 5

제1 항에 있어서,

상기 제1 기판은 상기 다수의 링크라인들과 상기 플로팅 금속 사이에 위치하여 상기 각종 신호들 및 전압들을 정전기로부터 보호하는 정전기 방지회로를 더 포함하는 것을 특징으로 하는 액정표시장치.

명 세 서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 액정표시장치에 관한 것으로, 특히 스타트 펄스 신호가 입력되는 LOG 신호라인에서 정전기가 발생하더라도 상기 스타트 펄스 신호를 안정적으로 내부 구동회로로 공급할 수 있는 액정표시장치에 관한 것이다.

배경 기술

- [0002] 일반적으로, 액정표시장치는 서로 대향하는 박막트랜지스터 어레이(thin film transistor array) 기판 및 컬러 필터(color filter) 기판이 일정한 셀-갭이 유지되도록 합착되고, 상기 박막트랜지스터 어레이 기판 및 컬러 필터 기판의 일정한 셀-갭에 액정층이 형성되는 액정표시패널과 상기 액정표시패널을 구동하기 위한 구동회로로 구성된다.
- [0003] 상기 구동회로는 상기 게이트라인들에 스캔신호를 순차적으로 인가하는 게이트 드라이버 집적회로와, 상기 게이트 드라이버 집적회로의 스캔신호에 대응하여 상기 데이터라인들을 통해 화상정보를 화소들에 인가하는 데이터 드라이버 집적회로와, 상기 데이터 및 게이트 드라이버 집적회로를 제어하기 위한 타이밍 컨트롤러와, 상기 액정표시장치의 구동에 요구되는 여러가지 구동전압들을 공급하는 전원공급부를 구비한다.
- [0004] 일반적으로, 상기 구동회로를 액정표시패널과 연결하는 탭(tape automated bonding:탭) 방식과 칩-온-글래스(chip-on-glass:칩-온-글래스) 방식이 있다. 상기 탭방식은 고분자물질로 만들어진 얇은 가요성(Flexible) 필름, 즉, TCP(Tape carrier package) 상에 구동회로를 실장하고, 상기 가요성 필름을 액정표시패널과 연결하는 방법이고, 상기 칩-온-글래스 방식은 상기 구동회로를 액정표시패널 상에 직접 실장하여 연결하는 방법이다.
- [0005] 상기 박막트랜지스터 어레이 기판의 면적이 컬러필터 기판의 면적보다 크기 때문에 상기 두 기판의 합착시 상기 박막트랜지스터 어레이 기판의 가장자리 영역이 외부로 노출되는데, 상기 탭방식은 상기 노출영역에 상기 TCP들을 부착하는 방법으로 이루어진다.
- [0006] 상기 칩-온-글래스 방식은 타이밍 컨트롤러 및 전원 공급부로부터의 제어신호들 및 구동전압들을 공급받아 게이트 드라이버 집적회로 및 데이터 드라이버 집적회로로 공급하는 다수의 신호라인들을 라인-온-글래스(Line-On-Glass) 방식으로 상기 박막트랜지스터 어레이 기판 상에 실장한다.
- [0007] 또한, 상기 탭방식의 경우에는 라인-온-글래스 방식으로 신호라인들을 실장함으로써, 인쇄회로기판을 제거하고 액정표시패널을 더욱 박형화할 수 있다. 특히, 상대적으로 적은 신호라인들을 필요로하는 게이트 드라이버 집적회로들에 접속되는 신호라인들을 라인-온-글래스 방식으로 박막트랜지스터 어레이 기판 상에 형성함으로써, 게이트 인쇄회로기판을 제거하는 방법이 많이 사용되고 있다.
- [0008] 상기 게이트 인쇄회로기판을 제거한 라인-온-글래스 방식의 경우, 상기 게이트 드라이버 집적회로들은 상기 박막트랜지스터 어레이 기판 상에 형성된 LOG 신호라인들을 통해 데이터 인쇄회로기판 상에 실장된 타이밍 컨트롤러 및 전원 공급부로부터의 제어신호들 및 구동전압들을 공급받는다.
- [0009] 이때, 상기 타이밍 컨트롤러는 상기 게이트 드라이버 집적회로의 구동 타이밍을 제어하는 스타트 펄스 신호를 포함하는 제어신호들 및 클럭신호를 상기 LOG 신호라인들로 공급하게 되는데, 이때 상기 스타트 펄스 신호는 매우 짧은 온(On) 타임을 갖고 있다. 상기 스타트 펄스 신호의 온(On) 타임이 짧기 때문에 순식간에 높은 펄스의 값이 상기 LOG 신호라인들로 공급되게 되어 상기 LOG 신호라인에서는 정전기가 발생하게 된다.
- [0010] 상기 정전기로 인해 상기 스타트 펄스 신호가 상기 게이트 드라이버 집적회로로 정확하게 입력되어야 할 타이밍에 입력되지 못하게 되는 경우가 발생하게 된다. 또한, 상기 정전기로 인해 상기 스타트 펄스 신호가 입력되는 LOG 신호라인과 인접한 신호라인들에 영향을 주게 되는 경우도 발생하게 되고, 상기 게이트 드라이버 집적회로의 오동작을 초래하는 경우가 발생하게 된다.

발명의 내용

해결 하고자하는 과제

- [0011] 본 발명은 박막트랜지스터 어레이 상에 형성된 LOG 라인들 중 스타트 펄스 신호가 입력되는 LOG 신호라인과 상기 스타트 펄스 신호가 입력되는 입력단 사이에 캐패시터를 형성하여 상기 스타트 펄스 신호에 의한 정전기 발생을 최소화할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
- [0012] 또한, 본 발명은 상기 스타트 펄스 신호에서 정전기가 발생하더라도 안정적으로 상기 스타트 펄스 신호를 구동회로로 입력할 수 있는 액정표시장치를 제공함에 그 목적이 있다.

과제 해결수단

[0013] 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인과 데이터라인이 배열된 제1 기판과 상기 제1 기판과 합착되는 제2 기판을 포함하는 액정표시패널과, 상기 제1 기판 상에 위치하며 상기 다수의 게이트라인을 구동하는 다수의 게이트 드라이버 집적회로 및 상기 다수의 데이터라인을 구동하는 다수의 데이터 드라이버 집적회로를 포함하는 액정표시장치에 있어서, 상기 제1 기판의 일측면에 부착되어 상기 게이트 및 데이터 드라이버 집적회로를 제어하는 제어부와, 상기 게이트 및 데이터 드라이버 집적회로를 구동하기 위한 구동전압들을 생성하는 전압 생성부를 포함하는 인쇄회로기판과, 상기 인쇄회로기판 상에 형성되어 상기 제어부 및 전압 생성부로부터의 각종 신호들 및 전압들을 상기 게이트 드라이버 집적회로로 공급하는 다수의 LOG 신호라인들 및 상기 다수의 LOG 신호라인들 중 상기 다수의 게이트 및 데이터 드라이버 집적회로로 공급되는 각종 신호들 중 온(On) 구간이 짧은 신호들인 스타트 펄스 신호 또는 리셋 펄스 신호가 제공되는 LOG 신호라인과 전기적으로 접속되는 안정화부를 포함하고, 상기 안정화부는 상기 온(On) 구간이 짧은 신호들이 제공되는 LOG 신호라인에 상기 온(On) 구간이 짧은 신호가 입력되는 동안 정전기가 발생하면 상기 정전기가 발생된 신호를 안정적으로 출력하여 상기 다수의 게이트 드라이버 집적회로로 공급한다.

효 과

[0014] 본 발명은 박막트랜지스터 어레이 상에 형성된 다수의 LOG 신호라인들 중 스타트 펄스 신호가 공급되는 LOG 신호라인과 상기 스타트 펄스 신호가 입력되는 내부 구동회로의 입력단 사이에 금속 캐패시터를 형성하여 (On) 타임이 짧은 스타트 펄스의 LOG 신호라인에서의 정전기 발생을 최소화할 수 있고, 상기 정전기가 발생하더라도 상기 내부 구동회로로 안정적으로 구동할 수 있다.

발명의 실시를 위한 구체적인 내용

[0015] 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.

[0016] 도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.

[0017] 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 교차되며 그 교차부에 액정셀(C1c)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(100)과, 상기 게이트라인(GL1 ~ GLn)에 스캔 신호를 공급하기 위한 게이트 드라이버(110)와, 상기 데이터라인(DL1 ~ DLm)에 데이터를 공급하기 위한 데이터 드라이버(120)와, 상기 게이트 드라이버(110) 및 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130)와, 상기 게이트 드라이버(110)로 게이트 전압을 공급하는 게이트 전압 생성부(140) 및 상기 액정표시패널(100)의 공통전극으로 공통전압을 공급하는 공통전압 생성부(150)를 포함한다.

[0018] 상기 액정표시패널(100)은 두 장의 유리기판 사이에 액정이 형성되며, 그 하부 유리기판 상에는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 상호 교차하도록 형성된다. 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)의 교차부에 형성된 박막트랜지스터(TFT)는 게이트라인(GL1 ~ GLn)으로부터의 스캔 신호에 응답하여 데이터라인(DL1 ~ DLm)으로부터의 데이터를 액정셀(C1c)에 공급하게 된다. 이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLn)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLm)에 접속된다. 상기 박막트랜지스터(TFT)의 드레인 전극은 액정셀(C1c)의 화소전극에 접속된다.

[0019] 또한, 상기 액정표시패널(100)의 하부 유리기판 상에는 액정셀(C1c)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(C1c)과 전단 게이트라인 사이에 형성될 수도 있으며, 액정셀(C1c)과 별도의 공통라인 사이에 형성될 수도 있다.

[0020] 상기 액정표시패널(100)의 상부 유리기판 상에는 상기 박막트랜지스터(TFT)가 형성된 각 화소영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리 하여 상기 게이트라인(GL1 ~ GLn)과, 데이터 라인(DL1 ~ DLm) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스와, 이들 모두를 덮는 공통전극을 포함한다.

[0021] 상기 게이트 드라이버(110)는 상기 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 스캔 신호들을 대응되게 공급한다. 이들 다수의 스캔 신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다. 상기 게이트 드라이버(110)는 다수의 게이트 드라이버 집적회로를 포함할 수 있다.

[0022] 상기 데이터 드라이버(120)는 상기 타이밍 컨트롤러(130)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터전압을 발생하여 상기 액정표시

패널(100) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다. 상기 데이터 드라이버(120)는 다수의 데이터 드라이버 집적회로를 포함할 수 있다.

[0023] 상기 타이밍 컨트롤러(130)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(Clk)를 이용하여 상기 게이트 드라이버(110)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성한다. 또한, 상기 타이밍 컨트롤러(130)는 외부의 시스템으로부터 입력된 영상 데이터(Data)를 정렬하여 정렬된 데이터(G(n))를 상기 데이터 드라이버(120)로 공급한다.

[0024] 상기 게이트 전압 생성부(140)는 도시하지 않은 전원 공급부로부터 공급받은 전원전압(Vdd)을 이용하여 게이트 전압(게이트 하이 전압, 게이트 로우 전압)을 생성하여 상기 게이트 드라이버(110)로 상기 게이트 전압을 공급한다. 이때, 상기 게이트 전압은 상기 액정표시패널(100)의 게이트라인(GL1 ~ GLn)을 구동하기 위한 전압이다.

[0025] 상기 공통전압 생성부(150)는 상기 전원 공급부로부터 공급받은 전원전압(Vdd)을 이용하여 공통전압(Vcom)을 생성하여 상기 액정표시패널(100)의 공통전극으로 상기 공통전압(Vcom)을 공급한다.

[0026] 이때, 상기 타이밍 컨트롤러(130)와 게이트 전압 생성부(140) 및 공통전압 생성부(150)는 상기 데이터 드라이버(120)가 실장된 데이터 인쇄회로기판(도시하지 않음) 상에 배치될 수 있다.

[0027] 도 2는 도 1의 액정표시장치의 일부를 개략적으로 나타낸 도면이다.

[0028] 도 1 및 도 2에 도시된 바와 같이, 액정표시장치는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 배열된 액정표시패널(100)과, 상기 데이터라인(DL)을 구동하는 데이터 드라이버 집적회로(122)와, 타이밍 컨트롤러(도 1의 130)와 게이트 전압 생성부(도 1의 140) 및 공통전압 생성부(도 1의 150)가 배치되며 상기 액정표시패널(100)의 일면에 부착된 데이터 인쇄회로기판(124)을 포함한다.

[0029] 상기 액정표시패널(100)은 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103)으로 이루어진다.

[0030] 상기 박막트랜지스터 어레이 기관(101)에는 횡방향으로 일정하게 이격되어 배열된 게이트라인들(GL)과 종방향으로 일정하게 이격되어 배열된 데이터라인(DL)들이 서로 교차하며, 그 교차되는 게이트라인(GL)들과 데이터라인(DL)에 구획되는 화소가 정의된다. 상기 화소는 매트릭스 형태로 박막트랜지스터 어레이 기관(101) 상에 배열된다.

[0031] 상기 컬러필터 기관(103)은 상기 화소들에 대응하는 위치에 적색, 녹색 및 청색의 컬러필터가 형성되고, 상기 컬러필터를 통과하는 빛의 색간섭을 방지하기 위한 블랙 매트릭스가 상기 컬러필터의 외곽을 감싸는 형태로 형성되며, 상기 박막트랜지스터 어레이 기관의 화소전극과 함께 상기 액정층에 전계를 인가하는 공통전극이 형성된다.

[0032] 상기 박막트랜지스터 어레이 기관(101)과 상기 컬러필터 기관(103)이 대향하는 내면에는 화소전극과 공통전극이 구비되어 상기 화소전극과 공통전극 사이의 전압차에 의해 액정층의 액정분자들이 구동되며, 상기 화소들에 인가되는 화상정보의 크기에 따라 상기 액정표시패널(100)에서 표시되는 화상의 휘도가 변화된다.

[0033] 이때, 상기 액정표시패널(100)과 데이터 인쇄회로기판(124)은 가요성 회로기판(Flexible Printed Circuit, FPC)(128)을 통하여 서로 전기적 물리적으로 연결되어 있다.

[0034] 상기 데이터 인쇄회로기판(124)에는 도 1에 도시된 데이터 드라이버(120)를 구성하는 데이터 드라이버 집적회로(122)가 실장되어 있으며, 상기 다수의 데이터라인(DL)과 전기적으로 연결된 다수의 데이터 리드선(126) 및 상기 다수의 게이트라인(GL)과 전기적으로 연결된 다수의 게이트 리드선(113)이 형성되어 있다.

[0035] 상기 다수의 데이터 리드선(126)은 상기 데이터 드라이버 집적회로(122)의 출력 단자와 연결되어 있고, 접촉부(도시하지 않음)를 통하여 상기 액정표시패널(100)에 형성된 다수의 데이터라인(DL)과 연결되어 있어 화상 신호를 상기 데이터 드라이버 집적회로(122)로부터 상기 데이터라인(DL)에 전달한다. 또한, 상기 데이터 인쇄회로기판(124) 및 상기 가요성 회로 기관(128)에는 다수의 LOG 신호라인들(200)이 형성된다.

[0036] 상기 다수의 LOG 신호라인들(200)은 상기 데이터 인쇄회로기판(124)에 실장된 타이밍 컨트롤러(도 1의 130)로부터의 제어신호들과 클럭신호를 제공받는다. 또한, 상기 다수의 LOG 신호라인들(200)은 상기 데이터 인쇄회로기판(124)에 실장된 게이트 전압 생성부(도 1의 140)로부터의 게이트 전압들과 전원 공급부(도시하지 않음)으로부터의 전원전압 및 그라운드 전압 등을 제공받는다.

- [0037] 상기 다수의 LOG 신호라인들(200)은 상기 제어신호들과 클럭신호와 게이트 전압과 전원전압 및 그라운드 전압을 상기 액정표시패널(100)의 박막트랜지스터 어레이 기관(101) 상에 형성된 게이트 드라이버 집적회로(111)에 제공한다.
- [0038] 상기 게이트 드라이버 집적회로(111)는 상기 제어신호들과 클럭신호와 게이트 전압과 전원전압 및 그라운드 전압을 이용하여 스캔 신호를 상기 액정표시패널(100) 상의 게이트라인(GL1 ~ GLn)으로 공급한다.
- [0039] 도 3은 도 2의 A 영역을 상세히 나타낸 도면이다.
- [0040] 도 2 및 도 3에 도시된 바와 같이, 박막트랜지스터 어레이 기관(101)에는 다수의 LOG 신호라인들(200)과, 상기 LOG 신호라인들(200)과 컨택홀(H)을 통해 전기적으로 연결되는 다수의 링크라인들(300)과, 상기 다수의 링크라인들(300)과 접속된 플로팅 금속(182)과, 더미 패턴(172) 및 안정화부(180)가 형성된다.
- [0041] 또한, 상기 박막트랜지스터 어레이 기관(101)에는 데이터 인쇄회로기관(도 2의 124) 상에 실장된 공통전압 생성부(도 1의 150)로부터의 공통전압(Vcom)이 공급되는 공통전압라인(176) 및 액정표시패널(100)에 공급된 공통전압(Vcom)을 피드백 받는 공통전압 피드백라인(178)이 더 형성된다.
- [0042] 상기 다수의 LOG 신호라인들(200) 중 제1 LOG 신호라인(161)에는 그라운드 전압(GND)이 공급되고, 제2 LOG 신호라인(162)에는 리셋(Reset) 신호가 공급되며, 제3 LOG 신호라인(163)에는 제1 전원전압(Vss)이 공급된다. 상기 다수의 LOG 신호라인들(200) 중 제4 내지 제7 LOG 신호라인(164 ~ 167)에는 제1 내지 제4 클럭신호(게이트 제어 신호를 포함)가 공급되고, 제8 LOG 신호라인(168)에는 제2 전원전압(Vdd)이 공급된다. 상기 다수의 LOG 신호라인들(200) 중 제9 LOG 신호라인(169)에는 기수번째 전원전압(Vdd-o)이 공급되고, 제10 LOG 신호라인(170)에는 우수번째 전원전압(Vdd-e)이 공급된다. 상기 다수의 LOG 신호라인들(200) 중 제11 LOG 신호라인(174)은 상기 제1 내지 제10 LOG 라인(161 ~ 170)과 일정간격 이격되어 상기 박막트랜지스터 어레이 기관(101) 상에 형성된다.
- [0043] 이때, 상기 다수의 LOG 신호라인들(200)은 게이트 드라이버 집적회로(111)를 구동하기 위한 각종 신호들이 공급된다. 이때, 상기 다수의 LOG 신호라인들(200)은 편의상 11 개로 도시하였으나 실제로 그 수는 그 이상일 수 있다.
- [0044] 상기 다수의 링크라인들(300, 181 ~ 190)은 상기 다수의 LOG 신호라인들(200) 중 제1 내지 제10 LOG 신호라인들(161 ~ 170)과 일대일로 연결되어 있으며 상기 제1 내지 제10 LOG 신호라인들(161 ~ 170)로 공급되는 각종신호들 및 전압들을 상기 플로팅 금속(182)으로 공급되게 한다. 이때, 상기 각종신호들 및 전압들이 입력되는 상기 플로팅 금속(182)의 입력단에는 정전기 방지회로(195)가 형성되어 있다. 정전기 방지회로(195)는 상기 다수의 링크라인들(300, 181 ~ 190)로부터 공급되는 각종신호들 및 전압들에 정전기가 발생하지 않도록 한다.
- [0045] 상기 플로팅 금속(182)은 상기 다수의 링크라인들(300, 181 ~ 190) 및 정전기 방지회로(195)를 통해 공급된 각종신호들 및 전압들을 박막트랜지스터 어레이 기관(도 2의 101) 상에 형성된 게이트 드라이버 집적회로(도 2의 111)의 입력단으로 공급한다. 상기 플로팅 금속(182)은 상기 각종신호들 및 전압들을 안정적으로 상기 게이트 드라이버 집적회로(도 2의 111)의 입력단으로 공급하는 역할을 한다.
- [0046] 상기 다수의 LOG 신호라인들(200) 중 제11 LOG 신호라인(174)은 상기 제1 내지 제10 LOG 신호라인(161 ~ 170)과 일정간격 이격되어 데이터 인쇄회로기관(도 2의 124) 상에 실장된 타이밍 컨트롤러(도 1의 130)로부터의 스타트 펄스 신호가 공급된다.
- [0047] 상기 제11 LOG 신호라인(174)은 상기 정전기 방지회로(195)를 통해 상기 플로팅 금속(182)과 전기적으로 연결되고 이와 동시에 상기 안정화부(180)와 전기적으로 연결된다. 이로 인해, 상기 제11 LOG 신호라인(174)은 상기 스타트 펄스 신호를 상기 플로팅 금속(182) 및 상기 안정화부(180)로 공급한다. 이때, 상기 안정화부(180)는 금속 캐패시터일 수 있다.
- [0048] 상기 스타트 펄스 신호는 상기 각종 신호들 예를 들어, 게이트 제어신호 또는 제1 내지 제4 클럭신호에 비해 온(On) 구간이 짧고 순식간에 높은 레벨의 펄스가 상기 제11 LOG 신호라인(174)에 입력되기 때문에 상기 제11 LOG 신호라인(174)에 상기 스타트 펄스 신호가 입력되는 동안에 정전기가 발생할 수 있다. 상기 정전기가 발생한 스타트 펄스 신호는 상기 안정화부(180)로 공급된다.
- [0049] 상기 안정화부(180)로 상기 정전기가 발생한 스타트 펄스 신호가 공급되면, 상기 안정화부(180)는 상기 제11 LOG 신호라인(174)에 비해 큰 면적으로 이루어져 있어 상기 정전기가 발생한 스타트 펄스 신호를 안정적인 신호로 출력할 수 있다. 상기 안정화부(180)에서 출력된 안정적인 신호는 상기 게이트 드라이버 집적회로(도 2의 111)로 공급된다. 따라서, 상기 게이트 드라이버 집적회로(도 2의 111)는 상기 안정적인 신호를 제공받아 구동

되어 액정표시패널(도 2의 100)에 형성된 게이트라인(GL)으로 스캔 신호를 공급하게 된다.

특히, 상기 안정화부(180)는 상기 박막트랜지스터 어레이 기판(101) 상에 금속라인들을 증착하는 경우, 에칭(etching) 하는 경우 및 액정셀에서 배향을 하는 경우 등에서 발생하는 정전기를 효과적으로 개선할 수 있다.

결국, 상기 안정화부(180)는 제11 LOG 신호라인(174)을 통해 스타트 펄스 신호가 입력되는 동안에 정전기가 발생하더라도 상기 스타트 펄스 신호를 안정적으로 출력하기 때문에 상기 스타트 펄스 신호에 정전기가 발생하는 경우를 최소화할 수 있다.

도면의 간단한 설명

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.

도 2는 도 1의 액정표시장치의 일부를 개략적으로 나타낸 도면.

도 3은 도 2의 A 영역을 상세히 나타낸 도면.

<도면의 주요부분에 대한 간단한 설명>

100:액정표시패널

103:컬러필터 기판

111:게이트 드라이버 집적회로 113:게이트 리드선

120: 데이터 드라이버 122: 데이터 드라이버 집적회로

124:데이터 인쇄회로기판

128:가요성 회로기판 130:타이밍 컨트롤러

140:게이트 전압 생성부 150:공통전압 생성부

161 ~ 170:제1 내지 제10 LOG 신호라인들

172:더미 패턴 174:제11 LOG 신호라인

176: 공통전압라인 178: 공통전압 피드백라인

180:안정화부

181 ~ 190: 제1 내지 제10 링크라인들


192:플로팅 금속 195:정전기 방지회로

200:LOG 신호라인


300:링크라인

도면


도면1



도면2



도면3



专利名称(译)	液晶显示器		
公开(公告)号	KR101340670B1	公开(公告)日	2013-12-12
申请号	KR1020090052834	申请日	2009-06-15
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHOI IL MAN 최일만 KWON MYEONG HOON 권명훈		
发明人	최일만 권명훈		
IPC分类号	G02F1/1345 G09G G02F G09G3/36		
CPC分类号	G02F1/13452 G09G3/3648 G02F1/136204 G09G3/3611 G09G2300/0426		
其他公开文献	KR1020100134290A		
外部链接	Espacenet		

摘要(译)

公开了一种LCD装置。液晶显示装置包括形成在内部驱动电路的输入端和LOG型信号线之间的电容器，其接收起始脉冲信号。因此，即使在用于传输短使能时间的起始脉冲信号的LOG信号线上产生静电，LCD装置也可以稳定地驱动其内部驱动电路。

