

특허청구의 범위

청구항 1

두 개의 트랜지스터가 교번하여 구동되는 게이트 구동부가 내장된 액정표시패널;

상기 액정표시패널의 데이터 라인을 구동하는 데이터 구동부;

상기 두 개의 트랜지스터를 스위칭시키기 위한 하나의 전압신호를 생성하여 출력하는 타이밍 컨트롤러; 및

상기 하나의 전압신호를 이용해, 상기 두 개의 트랜지스터를 스위칭시킬 수 있는 두 개의 스위칭 신호를 생성하여, 상기 게이트 구동부로 출력하는 레벨 쉬프터를 포함하는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 두 개의 트랜지스터는,

상기 게이트 라인에 게이트 오프 전압을 교번하여 공급시키는 제1트랜지스터와 제2트랜지스터인 것을 특징으로 하는 액정표시장치.

청구항 3

제 2 항에 있어서,

상기 두 개의 스위칭 신호 중 제1스위칭 신호에 의해 상기 제1트랜지스터가 구동되어 상기 게이트 라인으로 게이트 오프 전압을 인가시키며, 제2스위칭 신호에 의해 상기 제2트랜지스터가 구동되어 상기 게이트 라인으로 게이트 오프 전압을 인가시키는 것을 특징으로 하는 액정표시장치.

청구항 4

제 1 항에 있어서,

상기 타이밍 컨트롤러는,

상기 두 개의 트랜지스터를 스위칭시키기 위한 제1 전압신호와 제2전압신호를 상기 하나의 전압신호로 결합하여, 상기 하나의 전압신호를 하나의 출력 핀을 통해 상기 레벨 쉬프터로 전송하는 것을 특징으로 하는 액정표시장치.

청구항 5

제 1 항에 있어서,

상기 레벨 쉬프터는,

다수의 게이트 쉬프트 클럭 신호를 생성하는 게이트 쉬프트 클럭 생성부;

상기 다수의 게이트 쉬프트 클럭 신호를 레벨 쉬프팅하여 상기 게이트 구동부로 공급하는 레벨 쉬프팅부; 및

상기 전압신호를 이용하여 상기 두 개의 스위칭 신호를 생성하기 위한 스위칭 신호 생성부를 포함하는 액정표시장치.

청구항 6

제 5 항에 있어서,

상기 스위칭 신호 생성부는,

상기 쉬프트 클럭 생성부 또는 상기 레벨 쉬프팅부에 형성되는 것을 특징으로 하는 액정표시장치.

청구항 7

제 5 항에 있어서,

상기 스위칭 신호 생성부는,

상기 전압신호를 입력받아 제1출력신호(Q)와 제2출력신호(Q')를 출력하는 플립플롭;

상기 제1출력신호와 제2출력신호 각각을 지연시키기 위한 제1지연부 및 제2지연부;

상기 제1지연부로부터 출력된 제1지연신호(A)와 상기 전압신호를 앤드연산하여 제1스위칭 신호를 출력하는 제1앤드게이트; 및

상기 제2지연부로부터 출력된 제2지연신호(B)와 상기 전압신호를 앤드연산하여 제2스위칭 신호를 출력하는 제2앤드게이트를 포함하는 액정표시장치.

청구항 8

제 7 항에 있어서,

상기 제2출력신호는 상기 플립플롭의 또 다른 입력신호로 변환되는 것을 특징으로 하는 액정표시장치.

명세서

기술분야

[0001] 본 발명은 액정표시장치에 관한 것으로서, 특히, 타이밍 컨트롤러의 출력 핀 수가 감소된 액정표시장치에 관한 것이다.

배경기술

[0002] 액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정표시장치는 화소 영역들이 매트릭스 형태로 배열된 액정표시패널과 액정표시패널을 구동하기 위한 구동회로를 구비한다.

[0003] 액정표시패널의 표시 영역에는 다수개의 게이트 라인과 다수개의 데이터 라인이 서로 수직하게 교차 배열되어 화소 영역이 정의된다. 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된 박막 트랜지스터는 게이트 라인의 스캔 신호에 따라 턴-온되어 데이터 라인의 데이터 신호를 각 화소 전극에 인가한다.

[0004] 구동회로는 액정표시패널의 게이트 라인을 구동하는 게이트 구동부와, 데이터 라인을 구동하는 데이터 구동부와, 게이트 구동부 및 데이터 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러와, 액정표시패널과 구동부의 구동에 필요한 전원 신호들을 공급하는 전원부를 포함한다.

[0005] 게이트 구동부는 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 게이트 쉬프트 클럭에 따라 쉬프트시켜, 게이트 라인에 순차적으로 게이트 온 전압을 갖는 스캔 펄스를 공급하고, 스캔 펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. 이때, 타이밍 컨트롤러로부터의 게이트 쉬프트 클럭 신호는 레벨 쉬프터를 통해 전압 레벨이 변경되어 게이트 구동부로 공급된다.

[0006] 게이트 구동부가 게이트 라인을 구동하기 위해서는 다수의 게이트 쉬프트 클럭 신호가 필요하므로, 타이밍 컨트롤러가 다수의 클럭 신호를 생성하여 출력해야 한다. 이로 인하여, 타이밍 컨트롤러의 출력핀 수가 증가하고, 다수의 게이트 쉬프트 클럭 신호가 레벨 쉬프터를 통해 게이트 구동부로 공급됨으로써 레벨 쉬프터의 입력핀 수도 증가하게 된다. 또한, 다수의 게이트 쉬프트 클럭 신호를 생성하기 위해 타이밍 컨트롤러의 회로가 복잡해지며, 이에 따른 비용도 증가하게 된다.

[0007] 도 1은 종래 기술에 의한 액정표시장치에서 타이밍 컨트롤러와 레벨 쉬프터(P-IC)와 액정표시패널 간의 핀 연결 구조를 나타낸 예시도이다.

[0008] 한편, 종래 기술에 의한 타이밍 컨트롤러는, 스타트 신호(VST) 및 복수의 게이트 쉬프트 클럭(O_GCLK1,2,3,4)을 생성하여 레벨 쉬프터(P-IC)로 출력하는 한편, GIP(Gate In Panel)의 TFT의 스트레스(Stress)를 줄이기 위해 TFT를 교번하여 사용하는 스위칭 신호(VDD_E, VDD_O)를 생성하여 레벨 쉬프터로 출력하게 된다.

[0009] 여기서, VDD_E가 하이(High)인 경우, 제1TFT가 ON되어 구동되며, 제2TFT는 OFF 된다. 또한, VDD_O가 하이

(High)인 경우, 제1TFT가 OFF되고, 제2TFT가 ON되어 구동된다.

- [0010] 한편, 레벨 쉬프터(Power-IC)는 타이밍 컨트롤러에서 출력된 VDD_E와 VDD_O를 수신하여, 이를 다시 액정표시패널의 GIP로 전송하도록 구성되어 있다.
- [0011] 즉, 액정표시패널에 형성되어 있는 GIP에서는 레벨 쉬프터로부터 전송되어온 두 개의 스위칭 신호에 의해 제1TFT와 제2TFT를 스위칭하여 사용한다. 여기서, 제1TFT와 제2TFT는 GIP의 쉬프트 레지스터에 형성되어 있는 풀다운 트랜지스터를 말한다.
- [0012] 부연하여 설명하면, GIP는 각 게이트 라인마다 스캔신호를 1수평기간 동안에 출력하여 각 화소에 형성된 스위칭 소자(박막 트랜지스터)를 온시키고 있으며, 각 게이트 라인에 대하여 1프레임 기간 중 1수평기간을 제외한 기간 동안에는 방전용 전압(게이트 오프 전압)을 출력하여 스위칭 소자를 오프시키고 있다. 따라서, 방전용 전압을 출력하기 위해, GIP의 쉬프트 레지스터에 형성되어 있는 풀다운 트랜지스터의 경우, 1프레임 기간 중 1수평기간을 제외한 기간 동안 지속적으로 방전용 전압을 출력시켜야 하기 때문에 많은 스트레스를 받게 되며, 이를 해소하기 위해 일반적으로 두 개의 풀다운 트랜지스터가 교번되어 사용되고 있다.
- [0013] 따라서, 종래의 타이밍 컨트롤러는 상기 두 개의 풀다운 트랜지스터를 교번시킬 수 있는 스위칭 신호(VDD_O, VDD_E)를 GIP로 전송하고 있으며, 이를 위해 타이밍 컨트롤러와 레벨 쉬프터(Power-IC) 사이에는 도 1에 도시된 바와 같이, 상기 스위칭 신호를 전송하기 위한 두 개의 핀이 추가적으로 더 형성되어야만 한다.
- [0014] 한편, 종래의 액정표시장치는 상기한 바와 같이 상기 스위칭 신호를 전송하기 위해 두 개의 핀이 추가적으로 더 형성되어야 함으로, 타이밍 컨트롤러와 레벨 쉬프터에서 핀(Pin) 및 패키지(package) 손실(loss)이 존재하게 된다.
- [0015] 도 2는 종래 기술에 의한 액정표시장치의 타이밍 컨트롤러에서 출력되는 신호들의 파형을 나타낸 예시도로서, 특히, GIP 액정표시패널의 TFT를 제어하기 위한 두 개의 스위칭 신호(VDD_EVEN, VDD_ODD)의 파형을 나타내고 있다.
- [0016] 종래의 타이밍 컨트롤러와 레벨 쉬프터는 상기한 바와 같이 GIP의 두 개의 트랜지스터를 스위칭시키기 위해, VDD_E 및 VDD_O를 출력하기 위한 두 개의 핀을 포함하고 있으며, 두 개의 핀에서는 도 2에 도시된 바와 같은 파형(도 2에 도시된 파형 중 제일 하단의 두 개의 파형(VDD_EVEN, VDD_ODD))이 출력되고 있다.
- [0017] 즉, 상기한 바와 같은, 종래의 액정표시장치는 두 개의 라인을 통한 스위칭 신호의 전송을 위해 두 개의 핀을 형성해야 함으로, 두 개의 핀에 의한 핀 및 패키지 손실뿐만 아니라, 공정상의 문제 및 PCB 상에서의 각 부품들의 배치에 있어서도 다양한 문제점들이 나타나고 있다.

발명의 내용

해결하려는 과제

- [0018] 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 타이밍 컨트롤러로부터 전송되어온 한 개의 전압신호를 이용해, 레벨 쉬프터가 두 개의 스위칭 신호를 생성하여 액정표시패널에 형성되어 있는 게이트 구동부로 전송할 수 있는, 액정 표시 장치를 제공하는 것이다.

과제의 해결 수단

- [0019] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 두 개의 트랜지스터가 교번하여 구동되는 게이트 구동부가 내장된 액정표시패널; 상기 액정표시패널의 데이터 라인을 구동하는 데이터 구동부; 상기 두 개의 트랜지스터를 스위칭시키기 위한 하나의 전압신호를 생성하여 출력하는 타이밍 컨트롤러; 및 상기 하나의 전압신호를 이용해, 상기 두 개의 트랜지스터를 스위칭시킬 수 있는 두 개의 스위칭 신호를 생성하여, 상기 게이트 구동부로 출력하는 레벨 쉬프터를 포함한다.

발명의 효과

- [0020] 상술한 해결 수단에 따라, 본 발명은 타이밍 컨트롤러로부터 전송되어온 한 개의 전압신호를 이용해, 레벨 쉬프터가 두 개의 스위칭 신호를 생성하여 액정표시패널에 형성되어 있는 게이트 구동부로 전송함으로써, 타이밍 컨트롤러와 레벨 쉬프터 간의 출력핀 수를 감소시킬 수 있다는 효과를 제공한다.

[0021] 즉, 본 발명은 타이밍 컨트롤러(T-Con)의 출력 핀(Pin) 수를 종래의 두 개에서 하나로 줄일 수 있으며, 레벨 쉬프터(Power-IC)의 입력 핀(Pin) 수 역시 종래의 두 개에서 하나로 줄일 수 있다는 효과를 제공한다.

도면의 간단한 설명

[0022] 도 1은 종래 기술에 의한 액정표시장치에서 타이밍 컨트롤러와 레벨 쉬프터(P-IC)와 액정표시패널 간의 핀 연결 구조를 나타낸 예시도.

도 2는 종래 기술에 의한 액정표시장치의 타이밍 컨트롤러에서 출력되는 신호들의 파형을 나타낸 예시도.

도 3은 본 발명에 따른 액정표시장치의 블록도를 나타낸 예시도.

도 4는 본 발명에 따른 액정표시장치의 타이밍 컨트롤러에서 출력되는 신호들의 파형을 나타낸 예시도.

도 5는 본 발명에 따른 액정표시장치에 적용되는 레벨 쉬프터의 스위칭 신호 생성부의 구성을 나타낸 예시도.

도 6은 도 5에 도시된 스위칭 신호 생성부로 입출력되는 신호들의 파형을 나타낸 예시도.

도 7은 본 발명에 따른 액정표시장치에서 타이밍 컨트롤러와 레벨 쉬프터(P-IC)와 액정표시패널 간의 핀 연결 구조를 나타낸 예시도.

도 8은 본 발명에 따른 액정표시장치에서 각 구성요소들의 배치 위치를 나타낸 예시도.

발명을 실시하기 위한 구체적인 내용

[0023] 이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

[0024] 도 3은 본 발명에 따른 액정표시장치의 블록도를 나타낸 예시도이다. 또한, 도 4는 본 발명에 따른 액정표시장치의 타이밍 컨트롤러에서 출력되는 신호들의 파형을 나타낸 예시도이다.

[0025] 본 발명에 따른 액정표시장치는 도 3에 도시된 바와 같이, 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(130), 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(140)가 내장된 액정표시패널(150), 게이트 구동부(140)를 제어하는 레벨 쉬프터(120) 및 레벨 쉬프터(120)와 데이터 구동부(130)를 제어하는 타이밍 컨트롤러(100)를 포함하여 구성되는 제어보드(160) 및 액정표시패널(150)을 포함하여 구성된다.

[0026] 우선, 액정표시패널(150)은 표시 영역(152)과 표시 영역(152)의 주변부인 비표시 영역으로 구분된다. 액정표시패널(150)은 표시 영역(152)에 서로 교차하여 화소 영역을 정의하는 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLm)과, 상기 각 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부분에 형성되는 박막트랜지스터(TFT)와, 각 박막 트랜지스터(TFT)와 접속되어 각 화소 영역에 형성된 액정 커패시터(C1c), 액정 커패시터(C1c)와 병렬 접속된 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(C1c)는 박막 트랜지스터(TFT)와 접속된 화소 전극과 공통 전극 사이에 위치하는 액정으로 구성된다. 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 게이트 온 전압에 의해 턴-온되어 데이터 라인(DL1 내지 DLm)으로부터의 데이터 전압을 화소 전극에 공급하여 데이터 전압과 공통 전압(Vcom)과 차전압이 액정 커패시터(C1c)에 충전되게 한다. 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터 게이트 오프 전압(Voff)에 의해 턴-오프되어 액정 커패시터(C1c)에 충전된 전압이 유지되게 한다. 이때, 스토리지 커패시터(Cst)는 액정 커패시터(C1c)에 충전된 전압이 안정적으로 유지되게 한다.

[0027] 액정표시패널(150)의 비표시 영역에는 게이트 구동부(140)가 GIP 타입으로 형성된다. 게이트 구동부(140)는 레벨 쉬프터(120)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인(GL1 내지 GLn)에 순차적으로 게이트 온 전압(Von)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 구동부(140)는 게이트 라인(GL1 내지 GLn)에 게이트 온 전압(Von)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 오프 전압(Voff)을 공급하게 된다.

[0028] 한편, 액정표시패널에 형성되어 있는 게이트 구동부(GIP)는 상기한 바와 같이, 각 게이트 라인마다 스캔 펄스를 1수평기간 동안에 출력하여 각 화소에 형성된 스위칭 소자(박막 트랜지스터)를 온시키고, 스캔 펄스가 공급되지 않는 나머지 기간 동안에는 게이트 오프 전압을 공급하고 있다. 이때, 게이트 구동부는 게이트 오프 전압을 공급하는 풀다운 트랜지스터의 스트레스를 줄이기 위하여 두 개의 풀다운 트랜지스터를 형성한 후, 두 개의 풀다운 트랜지스터를 교번적으로 사용하고 있다. 이러한 두 개의 풀다운 트랜지스터는 타이밍 컨트롤러로부터 전송된 전압신호(VDD_EO)를 이용하여, 레벨 쉬프터가 생성해 출력한, 두 개의 스위칭 신호(VDD_ODD,

VDD_EVEN)에 의해 교번된다.

- [0029] 데이터 구동부(130)는 타이밍 컨트롤러(100)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동부(130)는 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 샘플링 신호에 따라 래치한 후 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 공급한다. 이어서, 데이터 구동부(130)는 수평 라인 단위로 공급되는 화소 데이터(RGB)를 감마 생성부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동부(130)는 화소 데이터(RGB)를 화소 신호로 변환할 때 타이밍 컨트롤러(100)로부터의 극성 제어(POL) 신호에 응답하여, 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 구동부(130)는 소스 출력 인에이블 신호(SOE)에 응답하여 화소 신호가 데이터 라인(DL1 내지 DLm)에 공급되는 기간을 결정하게 된다.
- [0030] 타이밍 컨트롤러(100)는 외부로부터 입력되는 수직 및 수평 동기신호(V,H), 데이터 인에이블(DE) 및 도트 클럭(DCLK)을 이용하여 데이터 구동부(130)를 제어하기 위한 데이터 제어신호(DCS)를 생성함과 동시에 레벨 쉬프터(120) 및 게이트 구동부(140)를 제어하기 위한 게이트 제어신호(GCS)를 생성한다. 데이터 제어신호(DCS)는 소스 쉬프트 클럭(SSC), 소스 스타트 펄스(SSP) 및 극성 제어신호(POL), 소스 출력 인에이블 신호(SOE) 등을 포함한다. 게이트 제어신호(GCS)는 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2), 클럭 신호(RCLK), 게이트 출력 인에이블 신호(GOE) 등을 포함한다. 여기서, 클럭 신호(RCLK), 제1 게이트 스타트 펄스(GSP1), 게이트 출력 인에이블 신호(GOE)는 레벨 쉬프터(120)에 공급되고, 제2 게이트 스타트 펄스(GSP2)는 레벨 쉬프터(120)를 경유하여 게이트 구동부(140)로 공급된다.
- [0031] 한편, 타이밍 컨트롤러는 게이트 구동부의 두 개의 트랜지스터를 교번시키기 위한 하나의 전압신호(VDD_EO)를 출력한다. 즉, 도 3 및 도 4에 도시된 바와 같이, 타이밍 컨트롤러는 게이트 구동부의 두 개의 트랜지스터를 교번시켜 구동시킬 수 있는 두 개의 스위칭 신호(VDD_E, VDD_O)를 결합하여 하나의 전압신호(VDD_EO)를 생성한 후, 이를 하나의 핀을 통해 레벨 쉬프터(120)로 공급한다.
- [0032] 레벨 쉬프터(120)는 하나의 클럭 신호(RCLK)와 제1 게이트 스타트 펄스(GSP1)를 이용해서 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 생성하는 게이트 쉬프트 클럭 생성부(미도시), 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅함과 아울러 게이트 출력 인에이블 신호(GOE)에 따라 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭을 조절하여 게이트 구동부(140)로 공급하는 레벨 쉬프팅부(미도시) 및 타이밍 컨트롤러로부터 전송되어온 전압신호를 이용하여 두 개의 스위칭 신호를 생성하기 위한 스위칭 신호 생성부(114)를 포함한다.
- [0033] 게이트 쉬프트 클럭 생성부는 타이밍 컨트롤러(100)로부터 입력되는 하나의 클럭 신호(RCLK) 및 제1 게이트 스타트 펄스(GSP1)를 이용하여 순차적으로 쉬프트되는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi, 여기서 i는 2이상의 정수)를 생성한다.
- [0034] 레벨 쉬프팅부는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅하여 출력한다. 또한, 레벨 쉬프팅부는 게이트 출력 인에이블 신호(GOE)에 응답하여 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭을 조절하여 출력한다. 이때, 레벨 쉬프팅부는 다수의 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)를 레벨 쉬프팅하기 이전 또는 이후에 게이트 출력 인에이블 신호(GOE)에 따라 제1 내지 제i 게이트 쉬프트 클럭 신호(GSC1 내지 GSCi)의 펄스 폭을 감소시켜 출력한다.
- [0035] 스위칭 신호 생성부(114)는 상기한 바와 같이, 타이밍 컨트롤러로부터 전송되어온 전압신호(VDD_EO)를 이용하여 두 개의 스위칭 신호를 생성하는 것으로서, 이에 대하여는 도 5 및 도 6을 참조하여 상세히 설명된다. 한편, 스위칭 신호 생성부는 레벨 쉬프터에서 게이트 쉬프트 클럭 생성부 및 레벨 쉬프팅부와 독립적으로 형성될 수도 있으나, 게이트 쉬프트 클럭 생성부 또는 레벨 쉬프팅부 내부에 형성될 수도 있다.
- [0036]
- [0037] 도 5는 본 발명에 따른 액정표시장치에 적용되는 레벨 쉬프터의 스위칭 신호 생성부의 구성을 나타낸 예시도이다. 또한, 도 6은 도 5에 도시된 스위칭 신호 생성부로 입출력되는 신호들의 파형을 나타낸 예시도이다.
- [0038] 즉, 본 발명에 따른 액정표시장치에 적용되는 레벨 쉬프터에서, 타이밍 컨트롤러로부터 전송되어온 하나의 전압신호(VDD_EO)를 이용하여 두 개의 스위칭 신호(VDD_EVEN, VDD_ODD)를 출력하기 위한 스위칭 신호 생성부(114)는, 도 5에 도시된 바와 같이, 플립플롭(F/F), 두 개의 지연부(Delay) 및 두 개의 앤드게이트(And Gate)를 포함하여 구성된다.

- [0039] 플립플롭(F/F)은 타이밍 컨트롤러로부터 전송되어온 전압신호(VDD_E0)를 입력으로 받으며, 두 개의 출력신호(Q, Q')를 출력한다. 여기서, 두 개의 출력신호 중 제2출력신호(Q')는 플립플롭으로 플립플롭의 입력으로 변환된다.
- [0040] 두 개의 지연부(제1지연부 및 제2지연부) 각각은 플립플롭의 제1출력신호(Q) 및 제2출력신호(Q')를 지연시키는 기능을 수행한다.
- [0041] 두 개의 앤드게이트 중 제1앤드게이트는 제1지연부를 거친 플립플롭의 제1출력신호(Q)와 제어신호(VDD_E0)를 입력으로 받아, VDD_EVEN 신호를 출력하는 기능을 수행하며, 제2앤드게이트는 제2지연부를 거친 플립플롭의 제2출력신호(Q')와 전압신호(VDD_E0)를 입력으로 받아, VDD_ODD 신호를 출력하는 기능을 수행한다. 여기서, VDD_EVEN은 상기한 바와 같은 게이트 구동부의 두 개의 트랜지스터 중 제1트랜지스터를 스위칭시켜 구동시키는 신호(이하, 간단히 '제1스위칭 신호'라 함)를 말하며, VDD_ODD는 제2트랜지스터를 스위칭시켜 구동시키는 신호(이하, 간단히 '제2스위칭 신호'라 함)를 말한다.
- [0042] 상기한 바와 같은 구성을 갖는 스위칭 신호 생성부(114)가, 하나의 제어신호를 이용하여 두 개의 스위칭 신호를 생성하는 방법을 설명하면 다음과 같다.
- [0043] 우선, 제1구역(①)에서, 제어신호(VDD_E0)가 하이(High)레벨로 플립플롭에 입력되면, 플립플롭의 제1출력신호(Q) 및 제2출력신호(Q')가 각각 하이레벨 및 로우레벨로 출력되며, 제1지연부와 제2지연부로부터는 각각 하이레벨의 제1지연신호(A) 및 로우레벨의 제2지연신호(B)가 출력된다.
- [0044] 이때, 제1앤드게이트는 하이레벨의 제어신호와 하이레벨의 제1지연신호(A)를 입력으로받아 앤드(And) 논리연산을 수행하여, 하이레벨의 제1스위칭 신호(VDD_EVEN)을 출력하며, 제2앤드게이트는 하이레벨의 제어신호와 로우레벨의 제2지연신호(B)를 입력으로받아 앤드(And) 논리연산을 수행하여 로우레벨의 제2스위칭 신호(VDD_ODD)를 출력한다. 이때, 게이트 구동부의 제1트랜지스터는 레벨 쉬프터(구체적으로는 스위칭 신호 생성부)로부터 전송되어온 제1스위칭 신호에 의해 턴온되어 게이트 오프전압(스캔펄스)을 게이트 라인으로 전송하며, 제2트랜지스터는 제2스위칭 신호에 의해 턴오프된다.
- [0045] 다음으로, 제2구역(②)에서, 제어신호가 도 4의 C지점에서, 로우레벨로 변환되면, 제1출력신호(Q) 및 제2출력신호(Q')가 각각 로우레벨 및 하이레벨로 출력되며, 제1지연부와 제2지연부로부터는 각각 로우레벨의 제1지연신호(A) 및 하이레벨의 제2지연신호(B)가 출력된다.
- [0046] 이때, 제1앤드게이트는 로우레벨의 제어신호와 로우레벨의 제1지연신호(A)를 입력으로받아 앤드(And) 논리연산을 수행하여 로우레벨의 제1스위칭 신호(VDD_EVEN)을 출력하며, 제2앤드게이트는 로우레벨의 제어신호와 하이레벨의 제2지연신호(B)를 입력으로받아 앤드(And) 논리연산을 수행하여 로우레벨의 제2스위칭 신호(VDD_ODD)를 출력한다. 이때, 게이트 구동부의 제1트랜지스터와 제2트랜지스터는 모두 턴오프된다. 여기서, 제1 및 제2트랜지스터가 모두 턴오프되는 제2구역(②)은 프레임과 프레임 사이에서 화면이 출력되지 않는 기간이 될 수 있다.
- [0047] 다음으로, 제3구역(③)에서, 제어신호(VDD_E0)가 하이(High)레벨로 플립플롭에 입력되면, 플립플롭의 제1출력신호(Q) 및 제2출력신호(Q')가 각각 로우레벨 및 하이레벨로 출력되며, 제1지연부와 제2지연부로부터는 각각 로우레벨의 제1지연신호(A) 및 하이레벨의 제2지연신호(B)가 출력된다.
- [0048] 이때, 제1앤드게이트는 하이레벨의 제어신호와 로우레벨의 제1지연신호(A)를 입력으로받아 앤드(And) 논리연산을 수행하여 로우레벨의 제1스위칭 신호(VDD_EVEN)을 출력하며, 제2앤드게이트는 하이레벨의 제어신호와 하이레벨의 제2지연신호(B)를 입력으로받아 앤드(And) 논리연산을 수행하여 하이레벨의 제2스위칭 신호(VDD_ODD)를 출력한다. 이때, 게이트 구동부의 제2트랜지스터는 레벨 쉬프터(구체적으로는 스위칭 신호 생성부)로부터 전송되어온 제2스위칭 신호에 의해 턴온되어 게이트 오프전압(스캔펄스)을 게이트 라인으로 전송하며, 제1트랜지스터는 제1스위칭 신호에 의해 턴오프된다.
- [0049] 다음으로, 제4구역(④)은 제2구역(②)과 마찬가지로 프레임과 프레임 사이에서 화면이 출력되지 않는 기간으로서, 제1스위칭 신호 및 제2스위칭 신호 모두 턴오프된다.
- [0050] 한편, 제5구역(⑤)부터는 다시 제1구역에서 설명된 과정을 반복하게 되며, 따라서, 게이트 구동부의 제1트랜지스터와 제2트랜지스터가 교번되어 구동될 수 있다.

[0051] 도 7은 본 발명에 따른 액정표시장치에서 타이밍 컨트롤러와 레벨 쉬프터(P-IC)와 액정표시패널 간의 핀 연결 구조를 나타낸 예시도이다.

[0052] 즉, 본 발명에 따른 액정표시장치의 타이밍 컨트롤러(100)는, 스타트 신호(VST) 및 복수의 게이트 쉬프트 클럭(O_GCLK1,2,3,4)을 생성하여 레벨 쉬프터(P-IC)로 출력하는 한편, GIP(Gate In Panel) 타입으로 액정표시패널에 형성된 게이트 구동부(140)의 두 개의 풀다운 트랜지스터를 교번하여 구동시키기 위한 하나의 전압신호(VDD_EO)를 생성하여 레벨 쉬프터(120)로 출력한다. 여기서, 도 7에는 레벨 쉬프터에서 액정표시패널로 전송되는 게이트 쉬프트 클럭 및 스타트 신호는 생략되어 있다.

[0053] 레벨 쉬프터(120)는 상기 신호들을 증폭하여 액정표시패널(150)의 게이트구동부(140)로 전송하는 한편, 하나의 전압신호(VDD_EO)를 입력으로 받아, 두 개의 스위칭 신호(VDD_EVEN, VDD_ODD)를 생성하여 게이트 구동부로 출력한다.

[0054] 한편, 액정표시장치에 형성된 게이트 구동부는 상기 신호들을 이용하여 표시영역(152)에 화상을 출력한다. 이때, 레벨 쉬프터에서 생성된 두 개의 스위칭 신호중 제1스위칭 신호(VDD_EVEN)가 하이(High)인 경우, 게이트 구동부의 제1트랜지스터가 ON되어 게이트 오프 전압을 게이트 라인으로 인가하며, 제2트랜지스터는 오프된다. 또한, 제2스위칭 신호(VDD_ODD)가 하이(High)인 경우, 게이트 구동부의 제1트랜지스터가 OFF되고, 제2트랜지스터가 ON되어 게이트 오프 전압을 게이트라인으로 인가한다.

[0055] 도 8은 본 발명에 따른 액정표시장치에서 각 구성요소들의 배치 위치를 나타낸 예시도이다.

[0056] 즉, 본 발명에 따른 액정표시장치는, 타이밍 컨트롤러(100) 및 레벨 쉬프터(120)가 실장된 제어보드(160), 액정표시패널(150)의 데이터 라인(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(130)가 실장된 데이터 회로 필름(170) 및 게이트 구동부(140)를 내장한 액정표시패널(150)을 포함하여 구성된다.

[0057] 타이밍 컨트롤러(100)는 데이터 구동부(130)를 제어하기 위한 데이터 제어신호(DCS)를 데이터 회로 필름(170)을 경유하여 데이터 구동부(130)로 공급한다. 또한, 타이밍 컨트롤러(100)는 레벨 쉬프터(120) 및 게이트 구동부(140)를 제어하기 위한 게이트 제어신호(GCS)를 레벨 쉬프터(120)에 공급한다. 게이트 제어신호(GCS)는 제1 및 제2 게이트 스타트 펄스(GSP1, GSP2), 클럭 신호(RCLK), 게이트 출력 인에이블(GOE) 등을 포함한다. 또한, 타이밍 컨트롤러는 게이트 구동부에 형성되어, 게이트 오프 전압을 각 게이트 라인에 공급하는 두 개의 트랜지스터(풀다운 트랜지스터)를 교번하여 스위칭하기 위한 전압신호(VDD_EO)를 생성하여 레벨 쉬프터로 전송한다.

[0058] 레벨 쉬프터(120)는 타이밍 컨트롤러(100)로부터 제1 게이트 스타트 펄스(GSP1) 및 클럭 신호(RCLK)를 이용하여 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)를 생성하고, 생성된 다수의 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4)와 제2 게이트 쉬프트 클럭 신호(GSP2)를 레벨 쉬프팅하여 출력한다. 또한, 레벨 쉬프터는 타이밍 컨트롤러로부터 전송되어온 전압신호를 이용해 두 개의 스위칭 신호(VDD_EVEN, VDD_ODD)를 생성하여 액정표시패널의 게이트 구동부로 출력한다.

[0059] 게이트 구동부(140)는 다수의 스테이지로 구성된 쉬프트 레지스터를 구비한다. 다수의 스테이지 각각은 스캔 펄스가 순차적으로 쉬프트되게 입력 신호(즉, 제2 게이트 스타트 펄스 또는 전단 스캔 펄스)에 응답하여 제1 내지 제4 게이트 쉬프트 클럭 신호(GSC1 내지 GSC4) 중 어느 하나를 선택하여 스캔 펄스를 출력한다.

[0060] 상기한 바와 같은 본 발명은, 타이밍 컨트롤러 및 레벨 쉬프터의 핀 삭제를 통해, 타이밍 컨트롤러와 레벨 쉬프터의 연결을 단순화 시키고 있다는 특징을 가지고 있다.

[0061] 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

부호의 설명

[0062] 100 : 타이밍 컨트롤러 120 : 레벨 쉬프터

130 : 데이터 구동부


140 : 게이트 구동부

150 : 액정표시패널


160 : 제어보드

도면


도면1




도면2



도면3




도면4




도면5


114




도면6



도면7



도면8



专利名称(译)	液晶显示器		
公开(公告)号	KR1020120057380A	公开(公告)日	2012-06-05
申请号	KR1020100119082	申请日	2010-11-26
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	MOON MYUNG KOOK 문명국 NAM HYUN TAEK 남현택 KIM JONG WOO 김종우		
发明人	문명국 남현택 김종우		
IPC分类号	G09G3/36 G02F1/133		
CPC分类号	G09G3/3648 G09G3/3614 G09G3/3677 G09G2300/0408 G09G2310/0224 G09G2310/0289 G09G2310/08		
其他公开文献	KR101279350B1		
外部链接	Espacenet		

摘要(译)

液晶显示装置本发明涉及一种液晶显示装置，更具体地说，涉及一种液晶显示装置，该液晶显示装置能够利用从定时控制器发送的单个电压信号通过电平移位器产生两个开关信号，并将产生的开关信号传送到形成在液晶显示板中的栅极驱动器。提供。根据本发明的一个方面，提供了一种液晶显示装置，包括具有栅极驱动单元的液晶显示板，其中两个晶体管交替驱动；一种数据驱动器，用于驱动液晶显示面板的数据线；一种定时控制器，用于产生和输出一个电压信号，用于切换两个晶体管；并且电平移位器用于产生两个开关信号，能够使用一个电压信号切换两个晶体管并将两个开关信号输出到栅极驱动器。公开的专利申请No.10-2012-0057380

