



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2018년07월18일
(11) 등록번호 10-1879407
(24) 등록일자 2018년07월11일

(51) 국제특허분류(Int. Cl.)

G09G 3/36 (2006.01)

(21) 출원번호 10-2011-0085338

(22) 출원일자 2011년08월25일

심사청구일자 2016년08월18일

(65) 공개번호 10-2013-0022623

(43) 공개일자 2013년03월07일

(56) 선행기술조사문헌

KR1020090061466 A*

(뒷면에 계속)

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

김민규

경기도 고양시 일산서구 대산로 184, 108동 1203호 (주엽동, 문촌마을)

장수혁

대구광역시 동구 국제보상로 829, 두산위브 103동 1801호 (신천동)

(74) 대리인

특허법인천문

전체 청구항 수 : 총 13 항

심사관 : 추장희


(54) 발명의 명칭 액정 표시 장치 및 그의 구동 방법

(57) 요약

본 발명은 액정 표시 패널에 표시되는 영상의 표시 품질을 향상시킬 수 있도록 한 액정 표시 장치 및 그의 구동 방법에 관한 것으로, 본 발명에 따른 액정 표시 장치는 데이터 라인들과 게이트 라인들에 의해 정의되는 화소 영역마다 액정셀들이 형성된 액정 표시 패널; 한 프레임 영상의 디지털 입력 데이터들을 분석해 상기 액정셀들에

(뒷면에 계속)

대표도 - 도2



공급될 데이터 전압들의 극성을 편향시키는 문제 패턴을 가지는지를 검출하여 수평 극성 제어 신호를 생성하는 수평 극성 제어부; 상기 게이트 라인들을 구동하는 게이트 구동 회로부; 및 상기 디지털 입력 데이터들을 정극성 및 부극성 데이터 전압으로 변환하고 상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하여 상기 데이터 라인들에 공급하는 데이터 구동 회로부를 포함하여 구성되며, 상기 수평 극성 제어부는 상기 문제 패턴을 가지는 프레임 영상이 i (단, i 는 2 이상의 자연수) 프레임 동안 반복되는 경우에 상기 수평 극성 제어 신호를 반전시키는 것을 특징으로 한다.

(56) 선행기술조사문헌

KR1020090107238 A*

KR 1020080002568 A

KR 1020080109989 A

KR 1020110017751 A

*는 심사관에 의하여 인용된 문헌

명세서

청구범위

청구항 1

데이터 라인들과 게이트 라인들에 의해 정의되는 화소 영역마다 액정셀들이 형성된 액정 표시 패널;

한 프레임 영상의 디지털 입력 데이터들을 분석해 상기 액정셀들에 공급될 데이터 전압들의 극성을 편향시키는 문제 패턴을 가지는지를 검출하여 수평 극성 제어 신호를 생성하는 수평 극성 제어부;

상기 게이트 라인들을 구동하는 게이트 구동 회로부; 및

상기 디지털 입력 데이터들을 정극성 및 부극성 데이터 전압으로 변환하고 상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하여 상기 데이터 라인들에 공급하는 데이터 구동 회로부를 포함하고,

상기 수평 극성 제어부는 상기 문제 패턴을 가지는 프레임 영상이 i (단, i 는 2 이상의 자연수) 프레임 동안 반복되는 경우에 상기 수평 극성 제어 신호를 반전시키고,

상기 수평 극성 제어부는 상기 프레임 영상이 상기 문제 패턴을 가지지 않을 경우 제 1 논리 상태의 플래그 신호를 생성하고 상기 프레임 영상이 상기 문제 패턴을 가지는 경우 제 2 논리 상태의 플래그 신호를 생성하는 문제 패턴 검출부를 포함하고,

상기 문제 패턴 검출부는 모든 화소에 대하여 인접한 2개의 화소에 공급될 상기 디지털 입력 데이터들의 계조 값을 연속적으로 비교하여 문제 패턴 기준 값 이상의 계조 차이를 가지는 화소들의 개수를 카운팅하는 픽셀 카운터부를 갖는 것을 특징으로 하는 액정 표시 장치.

청구항 2

제 1 항에 있어서,

상기 수평 극성 제어부는,

상기 프레임 영상이 상기 문제 패턴을 가지지 않을 경우, 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키기 위한 제 1 논리 상태의 수평 극성 제어 신호를 생성하고,

상기 프레임 영상이 상기 문제 패턴을 가질 경우, 상기 데이터 전압들의 극성을 상기 수평 1 도트 인버전 방식과 다른 인버전 방식으로 반전시키기 위한 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 것을 특징으로 하는 액정 표시 장치.

청구항 3

제 2 항에 있어서,

상기 데이터 구동 회로부는,

상기 제 1 논리 상태의 수평 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키고,

상기 제 2 논리 상태의 수평 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시키는 것을 특징으로 하는 액정 표시 장치.

청구항 4

제 2 항에 있어서,

상기 수평 극성 제어부는 상기 플래그 신호에 이용하여 상기 수평 극성 제어 신호를 생성하는 수평 극성 제어 신호 생성부를 더 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 5

제 4 항에 있어서,

상기 수평 극성 제어 신호 생성부는,

상기 제 2 논리 상태의 플래그 신호에 대해서만 하이 논리 상태의 플래그 검출 신호를 생성하는 플래그 검출부; 및

상기 하이 논리 상태의 플래그 검출 신호를 카운팅하고 그 카운팅 값이 상기 i 프레임의 개수 이상일 경우에만 상기 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 플래그 카운터를 포함하여 구성되는 것을 특징으로 하는 액정 표시 장치.

청구항 6

제 4 항에 있어서,

상기 수평 극성 제어 신호 생성부는,

제 1 내지 제 k 비트 레지스터를 통해 상기 플래그 신호를 저장하고 상기 각 비트 레지스터에 저장된 플래그 신호를 프레임 단위로 쉬프트시키는 비트 쉬프터; 및

상기 제 1 내지 제 k 비트 레지스터 중에서 상기 i 프레임의 개수에 대응되는 제 1 내지 제 i 비트 레지스터들로부터 출력되는 플래그 신호들이 모두 제 2 논리 상태일 경우에만 상기 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 논리 연산부를 포함하여 구성되는 것을 특징으로 하는 액정 표시 장치.

청구항 7

제 6 항에 있어서,

상기 수평 극성 제어 신호 생성부는 상기 i 프레임의 개수에 대응되는 프레임 개수 설정 값에 따라 상기 제 1 내지 제 k 비트 레지스터 중에서 제 1 내지 제 i 비트 레지스터들의 출력을 상기 논리 연산부로 공급하는 출력 선택부를 더 포함하여 구성되는 것을 특징으로 하는 액정 표시 장치.

청구항 8

데이터 라인들과 게이트 라인들에 의해 정의되는 화소 영역마다 액정셀들이 형성된 액정 표시 패널을 포함하는 액정 표시 장치의 구동 방법에 있어서,

한 프레임 영상의 디지털 입력 데이터들을 분석해 상기 액정셀들에 공급될 데이터 전압들의 극성을 편향시키는 문제 패턴을 가지는지를 검출하여 수평 극성 제어 신호를 생성하는 단계;

상기 게이트 라인들을 구동하는 단계; 및

상기 디지털 입력 데이터들을 정극성 및 부극성 데이터 전압으로 변환하고 상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하여 상기 데이터 라인들에 공급하는 단계를 포함하고,

상기 수평 극성 제어 신호는 상기 문제 패턴을 가지는 프레임 영상이 i (단, i 는 2 이상의 자연수) 프레임 동안 반복되는 경우에 반전되고,

상기 수평 극성 제어 신호를 생성하는 단계는 상기 프레임 영상이 상기 문제 패턴을 가지지 않을 경우 제 1 논리 상태의 플래그 신호를 생성하고 상기 프레임 영상이 상기 문제 패턴을 가지는 경우 제 2 논리 상태의 플래그 신호를 생성하는 단계를 포함하고,

상기 플래그 신호를 생성하는 단계는 모든 화소에 대하여 인접한 2개의 화소에 공급될 상기 디지털 입력 데이터들의 계조 값을 연속적으로 비교하여 문제 패턴 기준 값 이상의 계조 차이를 가지는 화소들의 개수를 카운팅하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 9

제 8 항에 있어서,

상기 수평 극성 제어 신호를 생성하는 단계는,

상기 프레임 영상이 상기 문제 패턴을 가지지 않을 경우, 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방

식으로 반전시키기 위한 제 1 논리 상태의 수평 극성 제어 신호를 생성하고,

상기 프레임 영상이 상기 문제 패턴을 가질 경우, 상기 데이터 전압들의 극성을 상기 수평 1 도트 인버전 방식과 다른 인버전 방식으로 반전시키기 위한 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 10

제 9 항에 있어서,

상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하는 단계는,

상기 제 1 논리 상태의 수평 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키고,

상기 제 2 논리 상태의 수평 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시키는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 11

제 9 항에 있어서,

상기 수평 극성 제어 신호를 생성하는 단계는 상기 플래그 신호에 이용하여 상기 수평 극성 제어 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 12

제 11 항에 있어서,

상기 플래그 신호에 이용하여 상기 수평 극성 제어 신호를 생성하는 단계는,

상기 제 2 논리 상태의 플래그 신호에 대해서만 하이 논리 상태의 플래그 검출 신호를 생성하는 단계; 및

상기 하이 논리 상태의 플래그 검출 신호를 카운팅하고 그 카운팅 값이 상기 i 프레임의 개수 이상일 경우에만 상기 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 13

제 11 항에 있어서,

상기 플래그 신호에 이용하여 상기 수평 극성 제어 신호를 생성하는 단계는,

제 1 내지 제 k 비트 레지스터를 통해 상기 플래그 신호를 저장하고 상기 각 비트 레지스터에 저장된 플래그 신호를 프레임 단위로 쉬프트시키는 단계; 및

상기 제 1 내지 제 k 비트 레지스터 중에서 상기 i 프레임의 개수에 대응되는 제 1 내지 제 i 비트 레지스터들로부터 출력되는 플래그 신호들이 모두 제 2 논리 상태일 경우에만 상기 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 구동 방법.

발명의 설명

기술 분야

[0001] 본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로, 액정 표시 패널에 표시되는 영상의 표시 품질을 향상시킬 수 있도록 한 액정 표시 장치 및 그의 구동 방법에 관한 것이다.

배경 기술

[0002] 일반적으로, 액정 표시 장치는 액정의 광 투과율을 이용하여 영상을 표시하는 평판 표시장치의 하나로써, 다른 표시 장치에 비해 얇고 가벼우며, 낮은 구동전압 및 낮은 소비전력을 갖는 장점이 있어 산업 전반에 광범위하게 사용되고 있다.

[0003] 종래의 액정 표시 장치는 액정의 열화를 방지하기 위하여, 액정 표시 패널에 충전되는 데이터 전압들의 극성을 일정한 패턴으로 반전시키는 인버전 방식으로 구동된다.

[0004] 그러나, 액정 표시 장치에 입력되는 영상과 액정 표시 패널의 극성 패턴의 상관 관계에 따라 액정 표시 패널에 충전되는 데이터 전압의 극성이 어느 한 극성으로 편중되고, 극성 편중으로 인하여 공통전압의 쉬프트(Shift)가 발생하여 표시품질이 떨어질 수 있다. 예를 들어, 도 1에 도시된 도트 인버전 구동방식을 이용하여 화이트 패턴과 블랙 패턴을 교번적으로 표시할 경우, 공통전압이 정극성 데이터 전압(+) 쪽으로 쉬프트되어 녹색 화소들이 상대적으로 밝게 보이는 녹색조(Greenish) 현상이 발생되고, 이로 인하여 액정 표시 패널의 표시 품질이 저하되게 된다.

발명의 내용

해결하려는 과제

[0005] 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 표시 패널에 표시되는 영상의 표시 품질을 향상시킬 수 있도록 한 액정 표시 장치 및 그의 구동 방법에 관한 것이다.

과제의 해결 수단

[0006] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 데이터 라인들과 게이트 라인들에 의해 정의되는 화소 영역마다 액정셀들이 형성된 액정 표시 패널; 한 프레임 영상의 디지털 입력 데이터들을 분석해 상기 액정셀들에 공급될 데이터 전압들의 극성을 편향시키는 문제 패턴을 가지는지를 검출하여 수평 극성 제어 신호를 생성하는 수평 극성 제어부; 상기 게이트 라인들을 구동하는 게이트 구동 회로부; 및 상기 디지털 입력 데이터들을 정극성 및 부극성 데이터 전압으로 변환하고 상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하여 상기 데이터 라인들에 공급하는 데이터 구동 회로부를 포함하여 구성되며, 상기 수평 극성 제어부는 상기 문제 패턴을 가지는 프레임 영상이 i (단, i 는 2 이상의 자연수) 프레임 동안 반복되는 경우에 상기 수평 극성 제어 신호를 반전시키는 것을 특징으로 한다.

[0007] 상기 수평 극성 제어부는 상기 프레임 영상이 상기 문제 패턴을 가지지 않는 경우, 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키기 위한 제 1 논리 상태의 수평 극성 제어 신호를 생성하고, 상기 프레임 영상이 상기 문제 패턴을 가질 경우, 상기 데이터 전압들의 극성을 상기 수평 1 도트 인버전 방식과 다른 인버전 방식으로 반전시키기 위한 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 것을 특징으로 한다.

[0008] 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치의 구동 방법은 데이터 라인들과 게이트 라인들에 의해 정의되는 화소 영역마다 액정셀들이 형성된 액정 표시 패널을 포함하는 액정 표시 장치의 구동 방법에 있어서, 한 프레임 영상의 디지털 입력 데이터들을 분석해 상기 액정셀들에 공급될 데이터 전압들의 극성을 편향시키는 문제 패턴을 가지는지를 검출하여 수평 극성 제어 신호를 생성하는 단계; 상기 게이트 라인들을 구동하는 단계; 및 상기 디지털 입력 데이터들을 정극성 및 부극성 데이터 전압으로 변환하고 상기 극성 제어 신호에 따라 상기 데이터 전압들의 극성을 제어하여 상기 데이터 라인들에 공급하는 단계를 포함하여 이루어지며, 상기 수평 극성 제어 신호는 상기 문제 패턴을 가지는 프레임 영상이 i (단, i 는 2 이상의 자연수) 프레임 동안 반복되는 경우에 반전되는 것을 특징으로 한다.

[0009] 상기 수평 극성 제어 신호를 생성하는 단계는 상기 프레임 영상이 상기 문제 패턴을 가지지 않는 경우, 상기 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키기 위한 제 1 논리 상태의 수평 극성 제어 신호를 생성하고, 상기 프레임 영상이 상기 문제 패턴을 가질 경우, 상기 데이터 전압들의 극성을 상기 수평 1 도트 인버전 방식과 다른 인버전 방식으로 반전시키기 위한 제 2 논리 상태의 수평 극성 제어 신호를 생성하는 것을 특징으로 한다.

발명의 효과

[0010] 상기 과제의 해결 수단에 의하면, 본 발명에 따른 액정 표시 장치 및 그의 구동 방법은 문제 패턴을 가지는 프레임 영상이 적어도 i 프레임 동안 연속되는 경우에만 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시킴으로써 녹색조 현상을 방지함과 아울러 직류화 잔상 현상을 방지하여 액정 표시 패널(110)에 표시되는 영상의 표시 품질을 향상시킬 수 있다.

도면의 간단한 설명

- [0011] 도 1은 일반적인 액정 표시 장치에서 도트 인버전 방식의 데이터 전압 극성을 나타내는 도면이다.
- 도 2는 본 발명의 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
- 도 3은 도 2에 도시된 타이밍 제어부에서 생성되는 로우 논리 상태의 수평 극성 제어 신호에 따른 수평 1 도트 인버전 방식의 데이터 전압 극성을 나타내는 도면이다.
- 도 4는 도 2에 도시된 타이밍 제어부에서 생성되는 하이 논리 상태의 수평 극성 제어 신호에 따른 수평 1 도트 인버전 방식의 데이터 전압 극성을 나타내는 도면이다.
- 도 5는 도 2에 도시된 타이밍 제어부에서 생성되는 수평 극성 제어 신호가 프레임마다 반전될 경우 발생하는 직류화 잔상 현상을 설명하기 위한 도면이다.
- 도 6은 도 5에 도시된 타이밍 제어부를 설명하기 위한 도면이다.
- 도 7은 도 6에 도시된 수평 극성 제어부를 설명하기 위한 도면이다.
- 도 8은 도 7에 도시된 수평 극성 제어 신호 생성부의 일 실시 예를 설명하기 위한 도면이다.
- 도 9는 도 7에 도시된 수평 극성 제어 신호 생성부의 다른 실시 예를 설명하기 위한 도면이다.
- 도 10은 도 7에 도시된 수평 극성 제어 신호 생성부의 또 다른 실시 예를 설명하기 위한 도면이다.
- 도 11은 본 발명의 실시 예에 따른 액정 표시 장치의 구동 방법을 단계적으로 설명하기 위한 순서도이다.

발명을 실시하기 위한 구체적인 내용

- [0012] 이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.
- [0013] 도 2는 본 발명의 실시 예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
- [0014] 도 2를 참조하여 본 발명의 실시 예에 따른 액정 표시 장치는 액정 표시 패널(110), 타이밍 제어부(120), 게이트 구동 회로부(130), 및 데이터 구동 회로부(140)를 포함하여 구성된다.
- [0015] 액정 표시 패널(110)은 제 1 및 제 2 기관 사이에 액정층이 형성된다. 이러한 액정 표시 패널(110)은 데이터 라인들(DL)과 게이트 라인들(GL)의 교차에 의해 마련된 화소 영역마다 형성된 복수의 화소(P)를 포함한다.
- [0016] 복수의 화소(P)는 적색, 녹색, 및 청색 화소가 반복적으로 배치되며, 인접한 적색, 녹색, 및 청색 화소는 하나의 단위 화소를 구성한다. 이때, 단위 화소를 구성하는 적색, 녹색, 및 청색 화소 각각을 서브 화소라 정의하기로 한다. 하나의 단위 화소는 적색, 녹색, 및 청색 서브 화소를 투과하는 적색, 녹색, 및 청색 광을 조합에 의해 소정의 컬러 영상을 구현한다.
- [0017] 액정 표시 패널(110)의 제 1 기관에는 데이터 라인들(DL), 게이트 라인들(GL), 박막 트랜지스터(T), 박막 트랜지스터(T)에 접속되어 화소 전극들과 공통 전극 사이의 전계에 구동되는 액정셀들(C1), 및 액정셀(C1)에 충전된 전압을 유지시키는 스토리지 커패시터(C2) 등을 포함한 화소 어레이가 형성된다.
- [0018] 액정 표시 패널(110)의 제 2 기관에는 블랙 매트릭스 및 컬러 필터 등을 포함하는 컬러필터 어레이가 형성된다.
- [0019] 공통 전극은 액정셀(C1)의 액정 모드에 따라 제 1 기관 또는 제 2 기관에 형성될 수 있다. 예를 들어, TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드 등의 수직 전계 구동방식의 액정 모드일 경우, 공통 전극은 제 2 기관에 형성된다. 반면에, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드 등과 같은 수평 전계 구동방식의 액정 모드일 경우, 공통 전극은 화소 전극에 나란하도록 제 1 기관에 형성된다.
- [0020] 액정 표시 패널(110)의 제 1 및 제 2 기관 각각에는 편광판이 부착되고 액정 분자들의 초기 배열을 위한 배향막이 형성된다.
- [0021] 본 발명에서 적용 가능한 액정 표시 패널(110)의 액정 모드는 상술한 TN 모드, VA 모드, IPS 모드, FFS 모드 뿐만 아니라 어떠한 액정 모드로도 구현될 수 있다. 또한, 본 발명의 액정 표시 장치는 투과형 액정 표시 장치, 반투과형 액정 표시 장치, 반사형 액정 표시 장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정 표시 장치와 반투과형 액정 표시 장치에서는 백 라이트 유닛(미도시)이 필요하다.
- [0022] 타이밍 제어부(120)는 외부로부터의 디지털 입력 데이터(RGB)를 액정 표시 패널(110)의 구동에 알맞도록 처리

(또는 정렬)하고, 처리된 디지털 데이터(R', G', B')하여 데이터 구동 회로부(140)에 공급한다.

- [0023] 또한, 타이밍 제어부(120)는 외부로부터 입력되는 데이터 인에이블 신호(Data Enable) 신호(DE) 및 기준 클럭(Reference Clock)(Rclk) 등의 타이밍 동기신호(TSS)에 따라 게이트 구동 회로부(130)와 데이터 구동 회로부(140)의 구동 타이밍을 제어하기 위한 타이밍 제어 신호들을 생성한다. 이때, 타이밍 제어 신호들은 게이트 구동 회로부(130)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GCS), 데이터 구동 회로부(140)의 구동 타이밍을 제어하고 데이터 제어 신호(DCS), 및 데이터 전압의 수평 극성을 제어하기 위한 수평 극성 제어 신호(HPC)를 포함한다.
- [0024] 게이트 제어 신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse)(GSP), 게이트 쉬프트 클럭(Gate Shift Clock)(GSC), 게이트 출력 인에이블(Gate Output Enable) 신호(GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스(또는 스캔 펄스)를 발생하기 위한 신호이고, 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 펄스의 출력을 제어하기 위한 신호이다.
- [0025] 데이터 제어 신호(DCS)는 소스 스타트 펄스(Source, Start Pulse)(SSP), 소스 샘플링 클럭(Source Sampling Clock)(SSC), 소스 출력 인에이블(Source Output Enable) 신호(SOE), 및 수직 극성 제어 신호(VPC) 등을 포함한다.
- [0026] 소스 스타트 펄스(SSP)는 데이터의 샘플링 시작 시점을 제어하기 위한 신호이고, 소스 샘플링 클럭(SSC)은 데이터의 샘플링 동작을 제어하는 신호이며, 소스 출력 인에이블 신호(SOE)는 데이터 전압의 출력을 제어하기 위한 신호이다. 이때, 데이터 제어 신호(DCS) 중 소스 스타트 펄스(SSP)는 타이밍 제어부(120)와 데이터 구동 회로부(130) 간의 인터페이싱 방식에 따라 생략될 수도 있다. 수직 극성 제어 신호(VPC)는 데이터 전압의 수직 극성을 제어하기 위한 신호로써, 게이트 라인(GL)이 구동에 대응되는 적어도 1 수평 주기 단위로 하이 논리 상태 및 로우 논리 상태를 반복한다.
- [0027] 수평 극성 제어 신호(HPC)는 데이터 전압의 수평 극성을 제어하기 위한 신호이다. 이러한 수평 극성 제어 신호(HPC)는 프레임 단위로 액정 표시 패널(110)에 공급될 데이터 전압들의 극성 패턴에 따라 로우 논리 상태(또는 제 1 논리 상태) 또는 하이 논리 상태(또는 제 2 논리 상태)를 갖는다.
- [0028] 구체적으로, 수평 극성 제어 신호(HPC)는 액정 표시 패널(110)에 공급될 데이터 전압들의 극성이 정극성 또는 부극성 쪽으로 편향되지 않는 정상 패턴을 가질 경우 로우 논리 상태를 갖는다.
- [0029] 반면에, 수평 극성 제어 신호(HPC)는 프레임 단위로 액정 표시 패널(110)에 공급될 데이터 전압들의 극성이 정극성 또는 부극성 쪽으로 편향되는 문제 패턴(또는 취약 패턴)을 가질 경우 하이 논리 상태를 갖는다.
- [0030] 상기 문제 패턴은 공통 전압의 쉬프트를 유발하여 액정 표시 패널(110)에 표시되는 영상의 표시 품질을 떨어뜨리는 영상으로 정의될 수 있다. 이러한 문제 패턴 영상에는 서브 화소 단위로 화이트 데이터와 블랙 데이터가 반복되는 영상, 픽셀 단위로 화이트 데이터와 블랙 데이터가 반복되는 영상, 블랙 배경 내에 화이트 패턴 영역이 포함된 크로스트크 체크 패턴 영상 등이 될 수 있다.
- [0031] 게이트 구동 회로부(130)는 게이트 제어 신호(GCS)에 응답하여 게이트 펄스를 게이트 라인들(GL)에 순차적으로 공급한다. 이를 위해, 게이트 구동 회로부(130)는 복수의 게이트 구동 집적 회로(미도시)를 포함하여 구성되거나, 박막 트랜지스터 형성 공정시 제 1 기판의 일측 또는 양측에 형성될 수 있다.
- [0032] 데이터 구동 회로부(140)는 복수의 데이터 구동 집적 회로(미도시)를 포함하여 구성된다. 복수의 데이터 구동 집적 회로 각각은 타이밍 제어부(120)로부터 제공되는 데이터 제어 신호(DCS)에 응답하여 타이밍 제어부(120)로부터 제공되는 디지털 데이터(R', G', B')를 샘플링하여 래치하고, 래치된 디지털 데이터(R', G', B')를 정극성 및 부극성 데이터 전압으로 변환한다. 그리고, 복수의 데이터 구동 집적 회로 각각은 수직 극성 제어 신호(VPC)와 수평 극성 제어 신호(HPC)에 따라 정극성 또는 부극성 데이터 전압을 선택하여 데이터 라인들(DL)에 공급한다. 이를 위해, 복수의 데이터 구동 집적 회로 각각은 디지털 데이터(R', G', B')의 샘플링 신호를 생성하는 쉬프트 레지스터(미도시), 샘플링 신호에 따라 디지털 데이터(R', G', B')를 샘플링하여 래치하는 래치부(미도시), 복수의 정극성 및 부극성 감마 전압을 이용하여 래치된 디지털 데이터(R', G', B')를 정극성 및 부극성 데이터 전압으로 변환하는 디지털-아날로그 변환부(미도시), 극성 제어 신호(VPC, HPC)에 따라 정극성 또는 부극성 데이터 전압을 선택하는 선택부(미도시), 및 선택된 데이터 전압을 데이터 라인들(DL)에 접속된 출력 채널로 출력하는 출력 버퍼부(미도시) 등을 포함하여 구성될 수 있다.

- [0033] 상술한 각 데이터 구동 집적 회로의 출력 채널을 통해 출력되는 데이터 전압들의 극성은 수평 극성 제어 신호(HPC)에 따라 수평 1 도트 인버전 방식 또는 수평 2 도트 인버전 방식으로 반전될 수 있으며, 수직 극성 제어 신호(VPC)에 따라 적어도 수직 1 도트 인버전 방식으로 반전될 수 있다.
- [0034] 구체적으로, 수평 극성 제어 신호(HPC)가 로우 논리 상태일 경우, 데이터 구동 회로부(140)는 각 출력 채널을 통해 출력되는 데이터 전압들을 수평 1 도트 인버전 방식 및 적어도 수직 1 도트 인버전 방식으로 반전시킨다. 예를 들어, 수평 1 도트 인버전 방식에 따른 데이터 전압들의 극성은, 도 3에 도시된 바와 같이, 이웃하는 1 도트(또는 하나의 화소) 단위로 반전되는 것으로, 각 단위 화소(UP)를 구성하는 적색, 녹색, 및 청색 화소(R, G, B) 중 적색 화소(R)와 청색 화소(B)는 동일한 극성을 가지는 반면에 녹색 화소(G)는 인접한 화소(R, B)와 다른 극성을 갖는다.
- [0035] 반면에, 수평 극성 제어 신호(HPC)가 하이 논리 상태일 경우, 데이터 구동 회로부(140)는 각 출력 채널을 통해 출력되는 데이터 전압들을 수평 2 도트 인버전 방식 및 적어도 수직 1 도트 인버전 방식으로 반전시킨다. 예를 들어, 수평 2 도트 인버전 방식에 따른 데이터 전압들의 극성은, 도 4에 도시된 바와 같이, 2 도트(또는 2개의 화소) 단위로 반전되는 것으로, 각 단위 화소(UP)를 구성하는 적색, 녹색, 및 청색 화소(R, G, B) 중 인접한 2개의 화소(RG, GB)는 동일한 극성을 가지는 반면에 나머지 하나의 화소(R, B)는 다른 극성을 갖는다.
- [0036] 한편, 수평 극성 제어 신호(HPC)는 프레임 단위로 액정 표시 패널(110)에 공급될 데이터 전압들의 극성 패턴에 따라 프레임 단위로 로우 논리 상태와 하이 논리 상태를 반복할 수 있다. 이러한 수평 극성 제어 신호(HPC)에 응답하여 데이터 구동 회로부(140)는, 도 5에 도시된 바와 같이, 프레임(N, N+1, N+2, N3) 단위로 데이터 전압들의 극성을 수평 1 도트 인버전 방식 또는 수평 2 도트 인버전 방식으로 반전시킨다. 이에 따라, 액정 표시 패널(110)에 표시되는 영상의 극성 패턴이 프레임 단위로 수평 1 도트 인버전 방식 또는 수평 2 도트 인버전 방식으로 반전됨으로써 상술한 공통 전압의 쉬프트로 인한 녹색조(Greenish) 현상을 방지할 수 있으나, 일부 화소(㉠, ㉡)들에는 매 프레임마다 동일한 극성의 데이터 전압이 반복적으로 충전되고, 이로 인하여 일부 화소(㉠, ㉡)들에서 직류화 잔상(DC Image sticking)이 발생하여 표시 품질이 저하된다.
- [0037] 상기의 직류화 잔상을 방지하기 위하여, 타이밍 제어부(120)는 상술한 문제 패턴을 가지는 프레임 영상이 적어도 i(단, i는 2 이상의 자연수) 프레임 동안 연속되는 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성한다.
- [0038] 도 6은 도 5에 도시된 타이밍 제어부를 설명하기 위한 도면이다.
- [0039] 도 6을 참조하면, 타이밍 제어부(120)는 데이터 처리부(122), 제어 신호 생성부(124), 및 수평 극성 제어부(126)를 포함하여 구성된다.
- [0040] 데이터 처리부(122)는 외부로부터 입력되는 디지털 입력 데이터(RGB)를 액정 표시 패널(110)의 구동에 알맞도록 정렬하고, 정렬된 디지털 데이터(R', G', B')를 데이터 구동 회로부(140)에 공급한다. 예를 들어, 데이터 처리부(122)는 입력되는 타이밍 동기신호(TSS)의 기준 클럭(Rclk)에 따라 디지털 입력 데이터(RGB)를 샘플링하고, mini LVDS(Low Voltage Differential Signaling) 방식으로 디지털 데이터(R', G', B')와 함께 mini LVDS 클럭을 데이터 구동 회로부(140)로 전송할 수 있다.
- [0041] 제어 신호 생성부(124)는 기준 클럭(Rclk)과 데이터 인에이블 신호(DE)에 기초하여 상술한 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성한다. 한편, 데이터 처리부(122)는 패킷(Packets) 인터페이스 방식에 따라 디지털 데이터(R', G', B')와 제어 신호 생성부(124)에서 생성된 데이터 제어 신호(DCS)를 패킷 형태로 변환하여 데이터 구동 회로부(140)로 전송할 수도 있다.
- [0042] 수평 극성 제어부(126)는 입력되는 디지털 입력 데이터(RGB)의 극성 패턴을 분석하여 프레임 영상이 상술한 문제 패턴 영상인지를 검출하고, 검출되는 문제 패턴을 가지는 프레임 영상이 i 프레임 동안 연속되는 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다. 이를 위해, 수평 극성 제어부(126)는, 도 7에 도시된 바와 같이, 문제 패턴 검출부(210), 및 수평 극성 제어 신호 생성부(220)를 포함하여 구성된다.
- [0043] 문제 패턴 검출부(210)는 수평 1 도트 인버전 방식의 극성 패턴을 기준으로 하여 프레임 단위로 디지털 입력 데이터(RGB)를 분석하여 현재 프레임 영상의 극성 패턴이 상술한 문제 패턴인지를 검출하여 플래그(Flag) 신호(FS)를 생성한다. 이때, 플래그 신호(FS)는 현재 프레임 영상의 극성 패턴이 문제 패턴일 경우 하이 논리 상태를 가지며, 그렇지 않은 경우 로우 논리 상태를 갖는다. 이를 위해, 문제 패턴 검출부(210)는 픽셀 카운터부

(212), 비교부(214), 및 문제 패턴 플래그 생성부(216)를 포함하여 구성된다.

- [0044] 일 실시 예에 따른 픽셀 카운터부(212)는 인접한 2개의 화소에 공급될 디지털 입력 데이터(RGB)들의 계조 값을 비교하여 설정된 문제 패턴 기준 값 이상의 계조 차이를 가지는 화소들의 개수를 카운팅하고, 카운팅된 화소 카운팅 값(SCV, UCV)을 비교부(214)에 제공한다. 예를 들어, 문제 패턴 기준 값은 10 ~ 20 범위로 설정될 수 있으나 이에 한정되지 않고, 디지털 입력 데이터(RGB)에서 문제 패턴을 검출하기 위한 검출 시간, 회로 구성, 검출 정확도 등에 따라 다양한 값으로 설정될 수 있다. 이러한 픽셀 카운터부(212)는 모든 서브 화소에 대하여 인접한 2개의 서브 화소들에 공급될 디지털 입력 데이터들(RGB)을 연속적으로 비교하여 문제 패턴 기준 값 이상의 계조 차이를 가지는 서브 화소들의 개수를 카운팅하고, 카운팅된 서브 화소 카운팅 값(SCV)을 비교부(214)에 제공한다. 또한, 픽셀 카운터부(212)는 모든 단위 화소에 대하여 인접한 2개의 단위 화소들에 공급될 디지털 입력 데이터들(RGB)을 연속적으로 비교하여 문제 패턴 기준 값 이상의 계조 차이를 가지는 단위 화소들의 개수를 더 카운팅하고, 카운팅된 단위 화소 카운팅 값(UCV)을 비교부(214)에 제공할 수 있다.
- [0045] 다른 실시 예에 따른 픽셀 카운터부(212)는 별도의 메모리 소자에 미리 저장된 문제 패턴 정보와 디지털 입력 데이터(RGB)를 비교하여 디지털 입력 데이터(RGB)에 포함된 문제 패턴의 개수를 카운팅하고, 카운팅된 화소 카운팅 값(SCV)을 비교부(214)에 제공할 수 있다.
- [0046] 비교부(214)는 픽셀 카운터부(212)에서 제공되는 서브 화소 카운팅 값(SCV)이 설정된 서브 화소 임계 값(St_h)보다 클 경우 하이 논리 상태의 제 1 비교 신호(CS1)를 생성하고, 그렇지 않은 경우 로우 논리 상태의 제 1 비교 신호(CS1)를 생성한다. 또한, 비교부(214)는 픽셀 카운터부(212)에서 제공되는 단위 화소 카운팅 값(UCV)이 설정된 단위 화소 임계 값(U_{th})보다 클 경우 하이 논리 상태의 제 2 비교 신호(CS2)를 더 생성하고, 그렇지 않은 경우 로우 논리 상태의 제 2 비교 신호(CS2)를 더 생성할 수 있다.
- [0047] 문제 패턴 플래그 생성부(216)는 비교부(214)로부터 제공되는 제 1 또는 제 2 비교 신호(CS1, CS2)의 논리 상태에 따라 플래그 신호(FS)를 생성하여 수평 극성 제어 신호 생성부(220)에 제공한다. 예를 들어, 문제 패턴 플래그 생성부(216)는 제 1 또는 제 2 비교 신호(CS1, CS2)가 로우 논리 상태를 가질 경우 로우 논리 상태(또는 제 1 논리 상태)의 플래그 신호(FS)를 생성하고, 제 1 또는 제 2 비교 신호(CS1, CS2)가 하이 논리 상태를 가질 경우 하이 논리 상태(또는 제 2 논리 상태)의 플래그 신호(FS)를 생성한다.
- [0048] 또한, 문제 패턴 플래그 생성부(216)는 비교부(214)로부터 제공되는 제 1 및 제 2 비교 신호(CS1, CS2)의 논리 상태에 따라 플래그 신호(FS)를 생성하여 수평 극성 제어 신호 생성부(220)에 제공한다. 예를 들어, 문제 패턴 플래그 생성부(216)는 제 1 및 제 2 비교 신호(CS1, CS2) 중 어느 하나가 하이 논리 상태를 가질 경우 하이 논리 상태의 플래그 신호(FS)를 생성하고, 그렇지 않은 경우 로우 논리 상태의 플래그 신호(FS)를 생성한다. 이 경우, 문제 패턴 플래그 생성부(216)는 논리합(OR) 게이트로 이루어질 수 있다.
- [0049] 수평 극성 제어 신호 생성부(220)는 문제 패턴 검출부(210)의 문제 패턴 플래그 생성부(216)로부터 프레임 단위로 제공되는 플래그 신호(FS)의 논리 상태에 기초하여 수평 극성 제어 신호(HPC)를 생성한다. 즉, 수평 극성 제어 신호 생성부(220)는 프레임 단위로 입력되는 플래그 신호(FS)가 로우 논리 상태를 가질 경우 로우 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 제공한다. 그리고, 수평 극성 제어 신호 생성부(220)는 프레임 단위로 입력되는 플래그 신호(FS)가 하이 논리 상태를 가짐과 아울러 플래그 신호(FS)가 i 프레임 동안 연속적으로 하이 논리 상태를 가질 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 제공한다.
- [0050] 일 실시 예에 따른 수평 극성 제어 신호 생성부(220)는, 도 8에 도시된 바와 같이, 플래그 검출부(221), 및 플래그 카운터(223)를 포함하여 구성된다.
- [0051] 플래그 검출부(221)는 문제 패턴 플래그 생성부(216)로부터 프레임 단위로 제공되는 플래그 신호(FS)가 하이 논리 상태일 경우에만 하이 논리 상태의 플래그 검출 신호(FDS)를 생성하여 플래그 카운터(223)에 제공한다.
- [0052] 플래그 카운터(223)는 플래그 검출부(221)로부터 프레임 단위로 제공되는 하이 논리 상태의 플래그 검출 신호(FDS)만을 카운팅하고 그 카운팅 값이 설정된 프레임 개수 설정 값(FCS) 이상일 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급하고, 그렇지 않은 경우에는 로우 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다. 이때, 프레임 개수 설정 값(FCS)은 타이밍 제어부(120)에 내장된 메모리 소자에 저장되어 사용자에게 의해 변경될 수 있다. 이러한 플래그 카운터(223)는 하이 논리 상태의 플래그 검출 신호(FDS)가 설정된 프레임 개수 설정 값(FCS)에 대응되는 프레임 개수만큼 연속적으로 공급될 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하게 된다.

- [0053] 상기의 플래그 카운터(223)는 플래그 검출부(221)로부터 프레임 단위로 제공되는 로우 논리 상태의 플래그 검출 신호(FDS) 또는 피드백되는 하이 논리 상태의 수평 극성 제어 신호(HPC)에 따라 리셋될 수 있다.
- [0054] 다른 실시 예에 따른 수평 극성 제어 신호 생성부(220)는, 도 9에 도시된 바와 같이, 비트 쉬프트터(225), 및 논리 연산부(227)를 포함하여 구성된다.
- [0055] 비트 쉬프트터(225)는 제 1 내지 제 k 비트 레지스터(RG1 내지 RGk)를 포함하여 구성된다. 이러한 비트 쉬프트터(225)는 플래그 검출부(221)로부터 프레임 단위로 제공되는 플래그 신호(FS)를 제 1 비트 레지스터(RG1)에 저장하고, 프레임 단위의 비트 쉬프트 클럭(BSC)에 따라 제 1 비트 레지스터(RG1)에 저장된 플래그 신호(FS)를 제 2 내지 제 k 비트 레지스터(RG2 내지 RGk)로 1 비트씩 쉬프트시킨다.
- [0056] 논리 연산부(227)는 비트 쉬프트터(225)의 제 1 내지 제 k 비트 레지스터(RG1 내지 RGk) 각각으로부터 출력되는 플래그 신호(FSn 내지 FSn-k)들을 논리 연산하여 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다. 이때, 논리 연산부(227)는 논리곱(AND) 게이트로 이루어질 수 있다.
- [0057] 상기의 논리 연산부(227)는 설정된 프레임 개수 설정 값(FCS)에 대응되는 개수에 대응되는 비트 레지스터(RG1 내지 RGk)들로부터 플래그 신호(FSn 내지 FSn-k)를 공급받는다. 예를 들어, 설정된 프레임 개수 설정 값(FCS)이 3일 경우, 논리 연산부(227)는 제 1 내지 제 3 비트 레지스터(RG1 내지 RG3)로부터 출력되는 3개의 플래그 신호((FSn 내지 FSn-2)들이 모두 하이 논리 상태일 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급하고, 그렇지 않은 경우에는 로우 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다.
- [0058] 또 다른 실시 예에 따른 수평 극성 제어 신호 생성부(220)는, 도 10에 도시된 바와 같이, 비트 쉬프트터(225), 출력 선택부(228) 및 논리 연산부(229)를 포함하여 구성된다.
- [0059] 비트 쉬프트터(225)는 제 1 내지 제 k 비트 레지스터(RG1 내지 RGk)를 포함하여 구성된다. 이러한 비트 쉬프트터(225)는 플래그 검출부(221)로부터 프레임 단위로 제공되는 플래그 신호(FS)를 제 1 비트 레지스터(RG1)에 저장하고, 프레임 단위의 비트 쉬프트 클럭(BSC)에 따라 제 1 비트 레지스터(RG1)에 저장된 플래그 신호(FS)를 제 2 내지 제 k 비트 레지스터(RG2 내지 RGk)로 1 비트씩 쉬프트시킨다.
- [0060] 출력 선택부(228)는 비트 쉬프트터(225)의 제 1 내지 제 k 비트 레지스터(RG1 내지 RGk) 각각의 출력 단자에 접속된다. 이러한 출력 선택부(228)는 설정된 프레임 개수 설정 값(FCS)에 기초하여 제 1 내지 제 k 플래그 신호(FSn 내지 FSn-k)의 개수를 선택한다. 예를 들어, 설정된 프레임 개수 설정 값(FCS)이 3일 경우, 출력 선택부(228)는 제 1 내지 제 3 비트 레지스터(RG1 내지 RG3)로부터 출력되는 3개의 플래그 신호((FSn 내지 FSn-2)들을 논리 연산부(229)에 공급한다.
- [0061] 논리 연산부(229)는 출력 선택부(228)로부터 공급되는 플래그 신호(FS)들을 논리 연산하여 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다. 이때, 논리 연산부(229)는 논리곱(AND) 게이트로 이루어질 수 있다. 예를 들어, 설정된 프레임 개수 설정 값(FCS)이 3일 경우, 논리 연산부(229)는 출력 선택부(228)를 통해 제 1 내지 제 3 비트 레지스터(RG1 내지 RG3)로부터 출력되는 3개의 플래그 신호((FSn 내지 FSn-2)들이 모두 하이 논리 상태일 경우에만 하이 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급하고, 그렇지 않은 경우에는 로우 논리 상태의 수평 극성 제어 신호(HPC)를 생성하여 데이터 구동 회로부(140)에 공급한다.
- [0062] 한편, 데이터 구동 회로부(140)는 상술한 수평 극성 제어부(126)로부터 로우 논리 상태의 수평 극성 제어 신호(HPC)가 공급되는 경우, 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시키고, 상술한 수평 극성 제어부(126)로부터 하이 논리 상태의 수평 극성 제어 신호(HPC)가 공급되는 경우, 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시킨다.
- [0063] 상술한 바와 같은, 본 발명의 액정 표시 장치는 프레임 단위로 디지털 입력 데이터(RGB)를 분석하여 문제 패턴을 가지는 프레임 영상이 적어도 i 프레임 동안 연속되는 경우에만 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시킴으로써 상술한 녹색조 현상을 방지함과 아울러 직류화 잔상 현상을 방지하여 액정 표시 패널(110)에 표시되는 영상의 표시 품질을 향상시킨다.
- [0064] 도 11은 본 발명의 실시 예에 따른 액정 표시 장치의 구동 방법을 단계적으로 설명하기 위한 순서도이다.
- [0065] 도 11을 도 2와 결부하여 본 발명의 실시 예에 따른 액정 표시 장치의 구동 방식을 설명하면 다음과 같다.

- [0066] 먼저, 수평 1 도트 인버전 방식의 기준 극성 패턴을 기준으로 하여 프레임 단위로 디지털 입력 데이터(RGB)를 분석하여 현재 프레임 영상의 극성 패턴이 상술한 문제 패턴인지를 검출한다(S100). 여기서, 문제 패턴 여부를 검출하는 방법은 도 7에 도시된 문제 패턴 검출부(210)에 대한 설명으로 대신하기로 한다.
- [0067] 그런 다음, 현재 프레임 영상이 문제 패턴인지를 판단한다(S110).
- [0068] 만약, 현재 프레임 영상이 문제 패턴이 아닌 경우(S110의 "아니오"), 도 3에 도시된 바와 같이, 로우 논리 상태의 수평 극성 제어 신호(HPC:L)를 생성하여 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시킨다(S120).
- [0069] 반면에, 현재 프레임 영상이 문제 패턴일 경우(S110의 "예"), 하이 논리 상태의 수평 극성 제어 신호(HPC:H)를 생성하게 된다.
- [0070] 그런 다음, 하이 논리 상태의 수평 극성 제어 신호(HPC:H)가 적어도 i 프레임 동안 반복되는지를 판단한다(S130).
- [0071] 만약, 하이 논리 상태의 수평 극성 제어 신호(HPC:H)가 적어도 i 프레임 동안 반복되지 않을 경우(S130의 "아니오"), 로우 논리 상태의 수평 극성 제어 신호(HPC:L)를 생성하여 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 1 도트 인버전 방식으로 반전시킨다(S120).
- [0072] 반면에, 하이 논리 상태의 수평 극성 제어 신호(HPC:H)가 적어도 i 프레임 동안 반복되는 경우(S130의 "예"), 도 4에 도시된 바와 같이, 하이 논리 상태의 수평 극성 제어 신호(HPC:H)를 생성하여 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시킨다(S140).
- [0073] 상술한 바와 같은, 본 발명의 액정 표시 장치의 구동 방법은 프레임 단위로 디지털 입력 데이터(RGB)를 분석하여 문제 패턴을 가지는 프레임 영상이 적어도 i 프레임 동안 연속되는 경우에만 액정 표시 패널(110)에 공급될 데이터 전압들의 극성을 수평 2 도트 인버전 방식으로 반전시킴으로써 상술한 녹색조 현상을 방지함과 아울러 직류화 잔상 현상을 방지하여 액정 표시 패널(110)에 표시되는 영상의 표시 품질을 향상시킨다.
- [0074] 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

부호의 설명


- | | | |
|--------|----------------------|----------------|
| [0075] | 110: 액정 표시 패널 | 120: 타이밍 제어부 |
| | 122: 데이터 처리부 | 124: 제어 신호 생성부 |
| | 126: 수평 극성 제어부 | 210: 문제 패턴 검출부 |
| | 220: 수평 극성 제어 신호 생성부 | |

도면


도면1

R	G	B	R	G	B
+	-	+	-	+	-
-	+	-	+	-	+
+	-	+	-	+	-
-	+	-	+	-	+


도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



专利名称(译)	液晶显示器及其驱动方法		
公开(公告)号	KR101879407B1	公开(公告)日	2018-07-18
申请号	KR1020110085338	申请日	2011-08-25
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM MIN KYU 김민규 JANG SU HYUK 장수혁		
发明人	김민규 장수혁		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3614 G09G3/3688 G09G2320/0257		
其他公开文献	KR1020130022623A		
外部链接	Espacenet		

摘要(译)

液晶显示装置及其驱动方法技术领域本发明涉及能够提高液晶显示面板上显示的图像的显示品质的液晶显示装置及其驱动方法，一种液晶显示面板，其中在每个区域中形成液晶单元；分析一帧图像的数字输入数据并将其存储在液晶单元中。一种水平极性控制单元，用于检测要提供的数据模式是否具有使数据电压的极性偏转以产生水平极性控制信号的问题模式；栅极驱动电路，用于驱动栅极线；以及数据驱动电路，用于将数字输入数据转换为正数据电压和负数据电压，并根据极性控制信号控制数据电压的极性，以将数据电压提供给数据线，其特征在于，当对 i (i 是2或更多的自然数) 帧重复具有问题模式的帧图像时，水平极性控制信号被反转。

