



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2011-0107408
(43) 공개일자 2011년09월30일

- | | |
|---|--|
| <p>(51) Int. Cl.
G09G 3/18 (2006.01) G09G 3/36 (2006.01)</p> <p>(21) 출원번호 10-2011-7020377</p> <p>(22) 출원일자(국제출원일자) 2010년02월02일
심사청구일자 2011년09월01일</p> <p>(85) 번역문제출일자 2011년09월01일</p> <p>(86) 국제출원번호 PCT/US2010/022862</p> <p>(87) 국제공개번호 WO 2010/088655
국제공개일자 2010년08월05일</p> <p>(30) 우선권주장
12/545,763 2009년08월21일 미국(US)
61/149,291 2009년02월02일 미국(US)</p> | <p>(71) 출원인
애플 인크.
미합중국 95014 캘리포니아 쿠퍼티노 인피니트 루프 1</p> <p>(72) 발명자
호텔링, 스티븐 포터
미국 95014 캘리포니아주 쿠퍼티노 엠에스 83-티 인피니트 루프 1 애플 인크. 내</p> <p>(74) 대리인
양영준, 백만기</p> |
|---|--|


전체 청구항 수 : 총 25 항

(54) 액정 디스플레이 재배열 반전

(57) 요약

액정 디스플레이 디바이스 내에 배치된 픽셀들의 전극들에 공급되는 전압들을 스위칭하는 방법들 및 장치. 액정 전극들의 제1 세트에 공급되는 교류 전압과 관련된 주파수를 감소시킴으로써, 액정 디스플레이 디바이스를 구동하기 위해 요구되는 전력이 감소될 수 있다. 동시에, 액정 디스플레이 디바이스 내의 픽셀들의 행들을 업데이트하기 위한 재배열된 스케줄은 개선된 화질을 제공할 수 있다.

대표도



특허청구의 범위

청구항 1

디스플레이 패널 내의 픽셀들의 행들을 업데이트하는 방법으로서,

상기 디스플레이 패널 내의 픽셀들의 각각의 행을 복수의 업데이트 세트 중 하나에 할당하는 단계 - 각각의 업데이트 세트는 행들의 시퀀스를 포함하고 상기 시퀀스 내의 각각의 행은 상기 시퀀스 내의 다음 행으로부터 적어도 하나의 행만큼 분리됨 -;

상기 디스플레이 패널 내의 전극들의 세트에 공통 전압을 인가하는 단계 - 상기 인가되는 전압은 일정한 주파수로 2개의 전압 레벨들 사이에서 스위치하도록 구성됨 -; 및

상기 전극들에 인가되는 상기 전압이 전압 레벨들을 스위칭할 때마다 업데이트 세트의 행들 내의 픽셀들을 업데이트하는 단계

를 포함하는 방법.

청구항 2

제1항에 있어서, 각각의 업데이트 세트는 동일한 수의 행들을 갖는 방법.

청구항 3

제1항에 있어서, 각각의 업데이트 세트는 모든 짝수 행들 또는 모든 홀수 행들의 시퀀스를 포함하는 방법.

청구항 4

제3항에 있어서,

제1 업데이트 세트 및 제2 업데이트 세트만을 할당하는 단계 - 각각의 업데이트 세트는 모든 짝수 행들 또는 모든 홀수 행들의 시퀀스를 포함함 -; 및

하나의 업데이트 세트의 행들 내의 픽셀들을, 다른 하나의 업데이트 세트의 행들 내의 픽셀들을 업데이트하기 전에 업데이트하는 단계를 더 포함하는 방법.

청구항 5

제1항에 있어서, 상기 디스플레이 패널의 게이트 펄스 시퀀스를 수정함으로써 업데이트 세트의 행들 내의 픽셀들을 업데이트하는 단계를 더 포함하는 방법.

청구항 6

제5항에 있어서, 디스플레이 드라이버 칩 내에서 상기 게이트 펄스 시퀀스를 수정하는 단계를 더 포함하는 방법.

청구항 7

제5항에 있어서, 게이트 드라이버 회로를 통해 상기 게이트 펄스 시퀀스를 수정하는 단계를 더 포함하는 방법.

청구항 8

디스플레이 패널 내의 픽셀들의 행들을 업데이트하는 방법으로서,

상기 디스플레이 패널 내의 모든 행들 내의 픽셀들이 업데이트될 때까지 복수의 짝수 행들 내의 픽셀들을 업데이트하는 단계와 복수의 홀수 행들 내의 픽셀들을 업데이트하는 단계 사이에서 교대하는 단계를 포함하는 방법.

청구항 9

제8항에 있어서, 상기 복수의 짝수 행들 내의 픽셀들을 업데이트하는 단계 및 상기 복수의 홀수 행들 내의 픽셀들을 업데이트하는 단계 각각은 동일한 수의 행들을 업데이트하는 단계를 포함하는 방법.

청구항 10

제8항에 있어서, 모든 홀수 행들 내의 픽셀들을 업데이트하기 전에 모든 짝수 행들 내의 픽셀들을 업데이트하는 단계를 더 포함하는 방법.

청구항 11

제8항에 있어서, 상기 디스플레이 패널의 게이트 펄스 시퀀스를 수정함으로써 상기 복수의 짝수 행들 내의 픽셀들을 업데이트하는 단계 및 상기 복수의 홀수 행들 내의 픽셀들을 업데이트하는 단계를 더 포함하는 방법.

청구항 12

제11항에 있어서, 디스플레이 드라이버 칩 내에서 상기 게이트 펄스 시퀀스를 수정하는 단계를 더 포함하는 방법.

청구항 13

제11항에 있어서, 게이트 드라이버 회로를 통해 상기 게이트 펄스 시퀀스를 수정하는 단계를 더 포함하는 방법.

청구항 14

디스플레이 장치로서,

복수의 행들로 배열된 픽셀들의 어레이 - 각각의 픽셀은 공통 전극 및 개별적으로 어드레싱 가능한 픽셀 전극을 포함하고, 상기 공통 전극들은 공통 교류 전압원에 결합됨 -;

상기 픽셀들의 어레이에 연결되고, 교호하는 짝수 행들의 그룹들 및 홀수 행들의 그룹들이 업데이트되도록 행 업데이트 시퀀스를 재배열(reorder)하도록 구성된 제1 모듈; 및

상기 픽셀들의 어레이에 연결되고, 게이트 펄스 시퀀스를 재배열하도록 구성된 제2 모듈

을 포함하고,

상기 게이트 펄스 시퀀스는 그룹 내에서 상기 재배열된 행 업데이트 시퀀스에 대응하는 그룹 내의 행들을 선택하도록 구성되는 디스플레이 장치.

청구항 15

제14항에 있어서, 상기 제1 모듈은 부분 프레임 버퍼를 포함하는 액정 디스플레이 드라이버 모듈 내에 배치되는 디스플레이 장치.

청구항 16

제14항에 있어서, 상기 제1 모듈은 호스트 비디오 드라이버 내에 배치되는 디스플레이 장치.

청구항 17

제14항에 있어서, 상기 제2 모듈은 액정 디스플레이 드라이버 모듈 내에 배치되는 디스플레이 장치.

청구항 18

제14항에 있어서, 상기 제2 모듈은 전기 절연성 기판 상에 배치된 게이트 드라이버 회로들의 세트를 포함하는 디스플레이 장치.

청구항 19

제14항에 있어서, 상기 공통 교류 전압원은 일정한 주파수로 전압들을 스위칭하도록 구성되고, 상기 주파수는 원하는 레벨의 화질을 달성하기 위하여 선택되는 디스플레이 장치.

청구항 20

제14항에 있어서, 상기 터치 센서 패널은 컴퓨팅 시스템 내에 포함되는 디스플레이 장치.

청구항 21

액정 디스플레이 디바이스에서 반전을 수행하는 방법으로서,

상기 액정 디스플레이 디바이스 내의 픽셀들의 행들을 점진적으로 업데이트하도록 구성된 비디오 피드(video feed)를 수신하는 단계;

지정된 양의 행들이 먼저 메모리 버퍼에 저장되도록 상기 비디오 피드를 재배열하는 단계 - 상기 지정된 양의 행들은 홀수 행들과 동일한 수의 짝수 행들을 포함하고, 상기 비디오 피드는 상기 짝수 행들이 상기 홀수 행들보다 먼저 업데이트되도록 재배열됨 -; 및

상기 재배열된 비디오 피드에 대응하는 행들을 선택하도록 구성된 게이트 펄스 시퀀스를 생성하는 단계를 포함하는 방법.

청구항 22

제21항에 있어서, 상기 행들의 양은 상기 픽셀들 각각과 관련된 전극들에 결합된 전압원과 관련된 주파수와 대응하도록 선택되는 방법.

청구항 23

제22항에 있어서, 상기 주파수는 상기 액정 디스플레이 디바이스를 구동하기 위해 요구되는 전력의 총량을 감소시키기 위하여 선택되는 방법.

청구항 24

제21항에 있어서, 상기 행들의 양은 상기 액정 디스플레이 디바이스 상에 상기 비디오 피드를 디스플레이하는 것과 관련된 이미지 깨짐(image tearing)의 레벨을 감소시키도록 선택되는 방법.

청구항 25

제21항에 있어서, 상기 방법은 터치 센서 패널, 휴대폰, 미디어 플레이어 또는 퍼스널 컴퓨터에서 수행되는 방법.

명세서

기술분야

[0001] 본 발명의 실시예들은 일반적으로 액정 디스플레이 디바이스의 분야에 관한 것이다. 더 상세하게는, 본 명세의 실시예들은 하나의 예시적인 양태에서 액정 디스플레이 디바이스들 내의 픽셀들의 행들을 업데이트하는 방법들에 관한 것이다.

배경 기술

[0002] 종래의 액정 디스플레이들은 종종 액정 분자들로 채워지고 (백라이트와 같은) 광원 또는 광 반사기의 전방에 배열된 다수의 컬러 또는 단색 픽셀들로 구성된다. 디스플레이의 각각의 어드레싱 가능한 픽셀은 2개의 전극들에 인접하여 배열된 액정 엘리먼트를 포함한다. 그 2개의 전극들 사이의 전압을 설정함으로써, 그 전극들 사이의 전계의 강도가 변경된다. 이 전계의 강도는 액정 엘리먼트 내의 분자들이 전계에 관하여 특정한 배향(orientation)을 취하게 한다(즉, 전계에 평행 또는 수직, 또는 그 사이의 어떤 각도로). 적당하게 배향된 편광자들과 결합될 때, 액정 엘리먼트는 사실상, 각각의 픽셀에서 특정량의 광이 디스플레이의 밖으로 통과하게 하는, 셔터로서 기능한다. 따라서, 2개의 전극들 사이의 전압을 조정함으로써, 디스플레이는 다양한 그레이(grey)의 레벨들(또는 컬러의 경우에는, 다양한 적색, 녹색, 또는 청색의 레벨들)을 생성할 수 있다.

[0003] 만일 2개의 전극들 사이의 전압이 연장된 시간 기간 동안 일정하게 유지된다면, "잔상(image sticking)"으로 알려진 현상이 일어날 수 있다. 잔상은 전극들에 인가된 전압이 변경된 후에 액정들이 그들의 통상의 상태로 복귀하는 것을 방해하는 액정들 내에 형성된 기생 전하의 결과이다. 이것은 특정 서브-픽셀의 하부 또는 상부에서 대전된 결정 정렬(charged crystal alignment)을 일으킬 수 있고, 또는 서브-픽셀의 에지 쪽으로의 결정 이동(crystal migration)을 일으킬 수도 있다. 잔상의 순효과(net effect)는 이미지가 변경된 후에도 이전에 디

스플레이된 이미지의 희미한 윤곽이 디스플레이 스크린 상에 남을 수 있다는 것이다. 그러므로 이 효과는 바람직하지 못하다.

[0004] 종래의 반전 기법들(inversion techniques)은 2개의 전극들 사이에 인가된 전압의 극성을 주기적으로 스위칭하는 것에 의해 이 현상을 정정한다. 그러나, 이들 반전 기법들의 일부는 이미지 열화 및/또는 플리커(flicker)를 초래할 수 있는 반면, 다른 것들은 큰 출력 전압을 공급할 수 있는 하드웨어를 요구하거나 그렇지 않으면 고주파의 교류 전압을 요구한다. 이런 이유로, 종래의 반전 기법들은 종종 구현을 위해 많은 양의 전력을 요구한다.

발명의 내용

[0005] 본 명세의 다양한 실시예들은 액정 디스플레이 디바이스 내에 배치된 픽셀들의 전극들에 공급되는 전압들을 스위칭하는 방법들에 관한 것이다. 액정 전극들의 제1 세트에 공급되는 교류 전압과 관련된 주파수를 감소시킴으로써, 액정 디스플레이 디바이스를 구동하기 위해 요구되는 전력이 감소될 수 있다. 동시에, 액정 디스플레이 디바이스 내의 픽셀들의 행들을 업데이트하기 위한 재배열된 스케줄(reordered schedule)은 개선된 화질을 제공할 수 있다(즉, 지각할 수 있는 플리커 및/또는 이미지 깨짐(image tearing) 없이).

도면의 간단한 설명

- [0006] 도 1은 본 명세의 실시예들에 따른 예시적인 박막 트랜지스터 회로의 일부를 예시한다.
- 도 2는 본 명세의 실시예들에 따른 예시적인 액정 커패시터의 다이어그램이다.
- 도 3의 (a)는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법과 관련된 예시적인 공통의 전압 파형을 예시하는 다이어그램이다.
- 도 3의 (b)는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법과 관련된 예시적인 데이터 전압 파형들을 예시하는 다이어그램이다.
- 도 3의 (c)는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법과 관련된 예시적인 게이트 펄스 시퀀스들을 예시하는 다이어그램이다.
- 도 3의 (d)는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법과 관련된 블랙 데이터 소스에 관하여 예시적인 상대 전압 파형들을 예시하는 다이어그램이다.
- 도 3의 (e)는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법과 관련된 화이트 데이터 소스에 관하여 예시적인 상대 전압 파형들을 예시하는 다이어그램이다.
- 도 3f는 본 명세의 실시예들에 따른 2행 재배열된 반전 방법 동안의 액정 커패시터들의 예시적인 상대 전압들의 표들을 예시하는 다이어그램이다.
- 도 4a는 종래의 1행 반전을 위한 예시적인 행 시퀀스들을 예시하는 표이다.
- 도 4b는 본 명세의 실시예들에 따른 2행 재배열된 반전을 위한 예시적인 행 시퀀스들을 예시하는 표이다.
- 도 4c는 본 명세의 실시예들에 따른 4행 재배열된 반전을 위한 예시적인 행 시퀀스들을 예시하는 표이다.
- 도 4d는 본 명세의 실시예들에 따른 8행 반전을 위한 예시적인 행 시퀀스들을 예시하는 표이다.
- 도 5는 본 명세의 실시예들에 따른 재배열된 반전을 이용하는 터치 센서 패널 및 디스플레이 모듈을 포함하는 예시적인 컴퓨팅 시스템을 예시한다.
- 도 6은 본 명세의 실시예들에 따른 재배열된 반전을 이용하는 터치 스크린을 포함하는 예시적인 컴퓨팅 시스템을 예시한다.
- 도 7은 본 명세의 실시예들에 따른 재배열된 반전을 이용하는 예시적인 터치 스크린의 일부를 예시한다.
- 도 8은 본 명세의 실시예들에 따른 재배열된 반전을 이용하는 다른 예시적인 터치 스크린의 일부를 예시한다.
- 도 9는 본 명세의 실시예들에 따른 도 8의 예시적인 터치 스크린의 추가 상세를 예시한다.
- 도 10은 본 명세의 실시예들에 따른 재배열된 행 반전을 이용하는 액정 디스플레이 패널을 포함할 수 있는 예시적인 휴대폰을 예시한다.

도 11은 본 명세의 실시예들에 따른 재배열된 행 반전을 이용하는 액정 디스플레이 패널을 포함할 수 있는 예시적인 디지털 미디어 플레이어를 예시한다.

도 12는 본 명세의 실시예들에 따른 재배열된 행 반전을 이용하는 액정 디스플레이 패널을 포함할 수 있는 예시적인 퍼스널 컴퓨터를 예시한다.

발명을 실시하기 위한 구체적인 내용

- [0007] 예시적인 실시예들에 대한 다음 설명에서는, 본 명세의 실시예들이 실시될 수 있는 특정한 실시예들이 예로서 도시되어 있는 첨부 도면들이 참조된다. 본 명세의 실시예들의 범위에서 벗어나지 않고 다른 실시예들이 이용될 수 있고 구조상의 변경이 이루어질 수 있다는 것을 이해해야 한다.
- [0008] 본 명세의 다양한 실시예들은 액정 디스플레이 디바이스 내에 배치된 픽셀들의 전극들에 공급되는 전압들을 스위칭하는 방법들에 관한 것이다. 액정 전극들의 제1 세트에 공급되는 교류 전압과 관련된 주파수를 감소시킴으로써, 액정 디스플레이 디바이스를 구동하기 위해 요구되는 전력이 감소될 수 있다. 동시에, 액정 디스플레이 디바이스 내의 픽셀들의 행들을 업데이트하기 위한 재배열된 스케줄은 개선된 화질을 제공할 수 있다(즉, 인지할 수 있는 플리커 및/또는 이미지 깨짐 없이).
- [0009] 본 명세의 실시예들은 디스플레이 패널 내의 행 업데이트들의 재배열된 시퀀스를 생성하는 방법들에 관하여 여기에 설명되고 예시될 수 있지만, 본 명세의 실시예들은 그렇게 제한되지 않고, 처음에 미리 지정된 순서에 따라서 디스플레이 패널 내의 행들을 업데이트하는 방법들에 추가로 적용 가능하다는 것을 이해해야 한다. 즉, 본 명세의 일부 실시예들은 순차적 행 업데이트에 대응하는 데이터의 스트림이 비순차적 행 업데이트 스케줄과 매칭하기 위하여 재배열될 것을 요구하지 않는다. 대신에, 처음에 비순차적 행 업데이트 스케줄에 따라서 데이터의 스트림을 출력하는 로직이 이용될 수 있고, 그에 의해 개별 재배열 로직에 대한 필요를 제거한다.
- [0010] 또한, 본 명세의 실시예들은 호스트 비디오 드라이버 내에서 수행되는 로직에 관하여 여기에 설명되고 예시될 수 있지만, 본 명세의 실시예들은 그렇게 제한되지 않고, 디스플레이 서브어셈블리, 액정 디스플레이 드라이버 칩 내에서, 또는 소프트웨어, 펌웨어, 및/또는 하드웨어의 임의의 조합으로 다른 모듈 내에서 수행될 수도 있다는 것을 이해해야 한다.
- [0011] 도 1은 본 명세의 실시예들에 따른 예시적인 박막 트랜지스터 회로(100)의 일부를 예시한다. 도면에 의해 도시된 바와 같이, 박막 트랜지스터 회로(100)는 행들로 배열된 복수의 픽셀들(102)을 포함하고, 각각의 픽셀(102)은 컬러 서브-픽셀들(104)(각각, 적색, 녹색, 및 청색)의 세트를 포함한다. 따라서 액정 디스플레이에 의해 재현 가능한 각각의 컬러는 컬러 서브-픽셀들(104)의 특정 세트로부터 방사하는 광의 3개의 레벨들의 조합일 수 있다.
- [0012] 각각의 컬러 서브-픽셀(104)은 유전체의 역할을 하는 액정과 함께 커패시터를 형성하는 2개의 전극들을 포함할 수 있다. 이것은 도 1에서 (C_{ic} 로서 여기에 표시된) 액정 커패시터(106)로서 도시되어 있다. 2개의 전극들 사이에 위치하는 액정 분자들은 전압에 직면하여 회전하여 트위스트된 분자 구조(twisted molecular structure)를 형성할 수 있고 이러한 분자 구조는 예를 들면 제1 편광자에 대하여 백라이트로부터 오는 입사 편광 광의 편광 각도를 변화시킬 수 있다. 편광의 변화의 순량은 전압의 크기에 의존하고, 전압의 크기는 제2 편광자의 편광 각도에 관하여 입사 광의 편광 각도의 정렬 정도를 변경하기 위해 조정될 수 있다. 액정 디스플레이의 유형에 따라서는, 전극들에 걸쳐서 전압이 인가될 때, 전계에 평행 또는 수직 방향으로 액정 분자들을 정렬시키는(트위스트 또는 언트위스트(untwist)) 토크가 작용한다. 요컨대, 전극들에 걸쳐서 인가되는 전압을 제어함으로써, 광은 변화하는 양으로 특정 서브-픽셀(104)을 통과하게 될 수 있다.
- [0013] 종래의 박막 트랜지스터 액티브 매트릭스 타입 디스플레이들에서는, (게이트 라인들(108)로 불리는) 복수의 스캔 라인들 및 복수의 데이터 라인들(110)이 각각 수평 및 수직 방향으로 형성될 수 있다. 각각의 서브-픽셀은 게이트 라인들(108) 중 하나와 데이터 라인들(110) 중 하나의 각각의 교차점에 제공된 박막 트랜지스터(TFT)(112)를 포함할 수 있다. 서브-픽셀들의 행은 (그 행의 TFT들을 온 시키기 위해) 그 행의 게이트 라인들(108) 상에 게이트 신호를 인가하고, 그 행 내의 각각의 서브-픽셀에 대하여 원하는 방출 광의 양에 대응하는 전압들을 게이트 라인들(110) 상에 인가하는 것에 의해 어드레싱될 수 있다. 각각의 데이터 라인(110)의 전압 레벨은 (여기서 V_{cf} 로 표시된) 컬러 필터 전압원(114)에 관하여 액정 커패시터(106)와 관련된 2개의 전극들에 걸쳐서 원하는 전압 레벨을 유지하기 위해 각각의 서브-픽셀 내의 저장 커패시터(116)에 저장될 수 있다. 관련된 서브-픽셀(104)이 인-플레인 스위칭(IPS : in-plane switching)이면, 컬러 필터 전압원(114)은, 예를 들면, 공

통 전압 라인에 연결된 프린지 필드 전극(fringe field electrode)에 의해 제공될 수 있다는 것에 유의한다. 대안적으로, 관련된 서브-픽셀(104)이 인-플레인 스위칭을 이용하지 않으면(non-IPS), 컬러 필터 전압원(114)은, 예를 들면, 컬러 필터 글라스 상에 패터닝된 ITO(indium tin oxide)의 층을 통하여 제공될 수 있다.

[0014] (여기서 C_{st} 로 표시된) 저장 커패시터(116)는 또한 박막 트랜지스터들(112)의 특성의 변동에 의해 또는 액정 커패시터들(106)과 관련된 액정 엘리먼트들의 변동으로 인해 야기된 서브-픽셀들의 원하는 전압 레벨의 변화성을 감소시키는 데 도움이 될 수 있다. 박막 트랜지스터 회로(100)를 가로질러 수평으로 및 게이트 라인들(108)에 평행으로 연장하는 (여기서 V_{cst} 로 표시된) 커패시터 전압 라인들(118)의 세트는 저장 커패시터들(116) 각각을 충전시키기 위해 이용될 수 있다. 커패시터 전압 라인들(118)은 전형적으로 함께 및 컬러 필터 전압원(114)에 결합된다.

[0015] 도 2는 본 명세의 실시예들에 따른 예시적인 액정 커패시터(106)의 다이어그램이다. 도면에 의해 도시된 바와 같이, 액정 커패시터(106)는 2개의 전극들 사이에 위치하는 (예를 들면, 일련의 액정 분자들을 포함할 수 있는) 액정 엘리먼트(204)를 포함할 수 있다. 통상의 동작 중에, (도 2에서 픽셀 전극(202)으로 표시된) 상부 전극과 (도 2에서 공통 전극(206)으로 표시된) 하부 전극 사이의 상대 전압에 기초하여 전계(208)가 생성될 수 있다. 액정 엘리먼트(204)가 회전하는(트위스트 또는 언트위스트) 양은 전계(208)의 강도에 의존하고, 전계(208)는 전극들(202 및 206) 사이의 상대 전압에 의존한다.

[0016] 만일 2개의 전극들 사이의 전압이 (예를 들면, DC 바이어스에 의해) 연장된 시간 기간 동안 일정하게 유지된다면, "잔상"으로 알려진 현상이 일어날 수 있다. 잔상은 전극들에 인가된 전압이 변경된 후에 액정들이 그들의 통상의 상태로 복귀하는 것을 방해하는 액정들 내에 형성된 기생 전하(분극화)의 결과이다. 이것은 서브-픽셀(104)의 하부 또는 상부에서 대전된 결정 정렬(charged crystal alignment)을 일으킬 수 있고, 또는 서브-픽셀(104)의 에지 쪽으로의 결정 이동(crystal migration)을 일으킬 수도 있다. 잔상의 순효과는 이미지가 변경된 후에도 이전에 디스플레이된 이미지의 희미한 윤곽이 디스플레이 스크린 상에 남을 수 있다는 것이다. 그러므로 이 효과는 바람직하지 못하다.

[0017] 액정 디스플레이 디바이스들에서 잔상의 효과를 감소시키기 위한 하나의 일반적인 전략은 액정 커패시터의 전극들 사이의 상대 전압의 구성을 주기적으로 스위칭함으로써 액정 커패시터(106)를 가로질러 제로 볼트의 평균 DC 전압을 유지하는 것이다. 예를 들면, 만일 액정 엘리먼트(204)에 특정량의 트위스트를 생성하기 위해 3볼트의 총 상대 전압 크기가 요구된다면, 이것은 전극들(202 및 206) 사이의 상대 전압이 후속의 비디오 프레임들 동안에 양의 3볼트와 음의 3볼트 사이에 교호하도록 전극들(202 및 206)의 전압들을 스위칭하는 것에 의해 달성될 수 있다.

[0018] 불행하게도, 그러한 전압 스위칭, 즉, 반전, 전략의 많은 종래의 구현들은 화질(플리커) 대 전력 소비의 2개의 경쟁하는 설계 트레이드오프에 이른다. 예를 들면, 공통 전극들(206)에 인가되는 전압이 각각의 연속적인 비디오 프레임에서 스위칭되는 종래의 프레임 반전의 방법의 경우를 생각해보자.

[0019] 한편, 프레임 반전은 각각의 프레임 업데이트마다 단 하나의 전압 전이(voltage transition)만이 요구되기 때문에 비교적 낮은 전력을 소비할 수 있다. 다른 한편, 연속적인 비디오 프레임들 사이의 전압 스위칭은 LCD 드라이버 칩에서의 사소한 오류들, 박막 트랜지스터들의 비대칭, 차지 인디렉션(charge indirection)으로 인해, 및 그렇지 않다면 불완전한 특성을 지니는 박막 트랜지스터 스위치들로 인해 광학적 비대칭을 초래할 수 있다. 많은 경우에, 연속적인 비디오 프레임들 내의 동일한 픽셀들은 상이한 휘도 레벨로 나타날 수 있다(예를 들면, 제 1 비디오 프레임 동안에, 디스플레이의 임의의 주어진 픽셀에 대한 휘도의 퍼센티지는 50%일 수 있는 반면, 다음 프레임 동안에, 동일한 픽셀에 대한 휘도의 퍼센티지는 52%일 수 있다). 연속적인 프레임들 사이의 동일한 픽셀에 의해 생성된 휘도 레벨들 사이의 차이는 비교적 작을 수 있지만, 그럼에도 불구하고 인간의 눈은 플리커를 인지할 수 있는데, 이는 디스플레이의 각각의 픽셀이 보다 밝은 레벨과 보다 어두운 레벨 사이에(즉, V_{com} 의 전압 레벨에 따라서) 빠르게 교호하기 때문이다.

[0020] 플리커의 문제는 전극들에 인가되는 전압 레벨이 스위칭되기 전에 픽셀들의 인접한 행들이 업데이트되는 반전 방법들에서 일어날 수 있다. 종래의 프레임 반전 방법들에서는, 예를 들면, 주어진 비디오 프레임 동안에 모든 픽셀 행들이 제1 전압에 유지되고, 다음 비디오 프레임 동안에 모든 것이 제2 전압으로 스위칭된다.

[0021] 인접한 픽셀 행들이 상이한 전압 레벨들에 유지되고 후속의 프레임들에서 스위칭되는, 종래의 1행 반전 방법들은 플리커가 감소된 보다 나은 화질을 제공할 수 있다. 특히, 행들을 순차적으로 업데이트하고 각각의 행마다

V_{com} 을 반전시키는 것은 광학적 비대칭을 완화할 수 있는데, 이는 임의의 주어진 비디오 프레임에 대하여 디스플레이 스크린 상의 픽셀들의 행들의 절반이 그 행들의 다른 절반과는 다르게 거동하기 때문이다. 더 구체적으로, 단일 비디오 프레임 동안에, 짝수 행들은 약간 더 밝아질 수 있는 반면, 홀수 행들은 약간 더 어두워질 수 있고, 다음 비디오 프레임에 대해서는 그 관계가 반대로 된다. 따라서, 평균 디스플레이 강도는 모든 비디오 프레임들에 걸쳐서 일정하게 유지되기 때문에 인간의 눈은 플리커를 인지할 수 없다.

[0022] 그러나, 디스플레이 패널의 각 행이 업데이트될 때 V_{com} 을 반전시키는 것은, 예를 들면, 종래의 프레임 반전 방법과 비교할 때 비교적 많은 양의 전력을 소비할 수 있다. 이는 전력은 전류에 직접 관련되는 반면, 전류는 주파수에 직접 관련되기 때문이다. 더 구체적으로,

[0023] $P = I \cdot V$ 이고,

[0024] $I = C_{TOT} \cdot f \cdot V_{PP}$ 이다.

[0025] 따라서, 행 업데이트들과 관련된 주파수 f 를 증가시킴으로써, 전류 I 는 그에 의해 증가되고 더 높은 전력 출력 P 로 귀결된다. 1행 반전에서는, 예를 들면, 중진 프레임 동안에 V_{com} 이 스위칭되는 횟수는 디스플레이 패널 내의 픽셀 행들의 총수와 같다. 이와 대조하여, 프레임 반전은 프레임마다 한 번만 V_{com} 이 스위칭될 것을 요구하고 따라서 실질적으로 더 적은 전력을 요구한다.

[0026] 따라서, 예를 들면, 종래의 프레임 반전과 1행 반전 사이에 플리커 대 전력 소비의 설계 트레이드오프가 존재한다. 플리커 대 전력 소비의 이 설계 트레이드오프는 다른 종류의 반전 기법들도 제한한다는 것에 유의한다. 예를 들면, 종래의 2행 반전에서는, V_{com} 의 전압 레벨들이 스위칭되기 전에 픽셀들의 2개의 행이 업데이트될 수 있다. 따라서, 2행 반전의 주파수는 1행 반전의 주파수의 2분의 1일 수 있고, 상당히 더 작은 전력 소비율로 귀결된다.

[0027] 그러나, 보다 낮은 주파수와 관련된 전력 절약에도 불구하고, 비디오 피드(video feed) 내에서 비대칭적인 시각적 아티팩트(visual artifacts)가 인지될 수 있다. 이것은 V_{com} 의 각각의 전이에서 인접한 행들의 쌍들이 업데이트되기 때문이다. 즉, 임의의 주어진 행에 인접하는 모든 행들이 그 특정한 행보다 더 어두운(또는 더 밝은) 휘도의 레벨을 나타낼 수 있는 1행 반전의 경우와는 다르게, 2행 반전의 경우에는, 인접한 행들의 쌍들이 동시에 더 밝아지거나 더 어두워진다. 따라서, 플리커-효과는 1행 반전의 경우보다 2행 반전의 경우에 더 많이 인지될 수 있다. 또한 V_{com} 의 전압 레벨이 스위칭되기 전에 더 많은 행들이 업데이트될 때(예를 들면, 4개의 행들의 세트들이 업데이트되는 4행 반전, 8개의 행들의 세트들이 업데이트되는 8행 반전 등), 반전을 구현하기 위해 필요한 전력량은 점진적으로 더 작아지는 반면, 인지할 수 있는 플리커의 양은 점진적으로 더 많이 두드러질 수 있다는 것에 유의한다.

[0028] 따라서, 본 명세의 실시예들은 1행 반전의 공간적 특성을 유지하면서(즉, 인지할 수 있는 플리커 없이 높은 화질을 유지하면서) 동시에 전력을 절약하기 위하여 V_{com} 반전 주파수를 감소시키는 데 도움이 된다. 일부 실시예들에서 이것은 다수의 V_{com} 을 독립적으로 스위칭하는 대신에 디스플레이 패널의 모든 공통 전극들(206)을 구동하기 위한 단일 전압원을 이용하여 달성될 수 있다.

[0029] 본 명세의 실시예들은 다양한 방법으로 구현될 수 있다. 예를 들면, 일 실시예에 따르면, 디스플레이 패널 내의 픽셀들의 각각의 행은 업데이트 세트에 할당될 수 있고 그 세트 내의 임의의 주어진 행은 그 세트 내의 후속의 행으로부터 적어도 한 행만큼 분리된다. 디스플레이 패널 내의 전극들에 공통 전압이 인가될 수 있고, 인가된 전압은 일정한 주파수로 2개의 전압 레벨들 사이에 스위칭하도록 적용된다. 업데이트 세트의 행들 내의 픽셀들은 그 후 전극들에 인가되는 전압이 전압 레벨들을 스위칭할 때마다 업데이트될 수 있다.

[0030] 이런 식으로, 플리커의 효과는 완화될 수 있는데, 이는 V_{com} 의 단일 전이 동안에 업데이트된 인접한 행들의 클러스터가 없기 때문이다. 또한, V_{com} 반전 주파수는 종래의 1행 반전과 관련된 반전 주파수보다 더 작기 때문에, 종래의 1행 반전을 위하여 필요한 것보다 더 적은 전력이 요구될 수 있다.

[0031] 도 3의 (a) 내지 (e)는 본 명세의 실시예들에 따른 재배열된 반전을 구현하는 예시적인 방법과 관련된 다양한 파형들을 예시하는 다이어그램들이다. 도 3의 (a) 내지 도 3f에 관하여 일반적으로 2행 재배열된 반전 방법이 도시되어 있지만, 이 프로세스는 본 명세의 실시예들에 따른 더 많은 수의 행들을 이용하도록 쉽게 확장될 수

있다는 것에 유의한다(4행 재배열된 방법, 8행 재배열된 방법, 16행 재배열된 방법, 32행 재배열된 방법, 및 64행 재배열된 방법을 포함하나 제한되지는 않는다).

[0032] 도 3의 (a)는 본 명세의 실시예들에 따른 공통 전극들에 인가되는 전압들(V_{com})을 스위칭하는 예시적인 방법과 관련된 과정을 예시하는 다이어그램이다. 도면에 의해 도시된 바와 같이, V_{com} 의 각각의 전이마다 2행의 픽셀들이 업데이트될 수 있다. V_{com} 의 각각의 전이에서 종래의 1행 반전의 경우보다 2배 많은 행들이 업데이트될 수 있기 때문에, 디스플레이 내의 모든 행들을 업데이트하기 위해 필요한 V_{com} 전이의 수는 종래의 1행 반전을 위해 필요한 전이의 수의 2분의 1일 수 있다. 따라서, 반전 주파수는 종래의 1행 반전과 관련된 주파수의 2분의 1일 수 있고, 따라서 디스플레이를 구동하기 위해 더 적은 전력이 필요할 수 있다.

[0033] 도 3의 (b)는 픽셀 전극들(202)에 인가되는 전압들과 관련된 과정들의 세트를 예시하는 다이어그램이다. 제1 과정은 제1 데이터 라인(110)(DATA(black))을 통하여 인가되는 전압을 시간의 함수로서 예시하는 반면, 제2 과정은 제2 데이터 라인(110)(DATA(white))을 통하여 인가되는 전압을 시간의 함수로서 예시한다. 박막 트랜지스터 회로(100) 내의 특정한 픽셀(102)은 대응하는 블랙 및 화이트 서브-픽셀들에서 픽셀 전극들(202)에 인가되는 전압 레벨들에 기초하여 특정한 레벨의 휘도를 생성할 수 있다. 도 3의 (a) 내지 (e)에서 예시된 예에서, 각각의 픽셀에 대한 특정한 휘도 출력은 블랙 서브-픽셀에 관하여 0.5 볼트, 및 화이트 서브-픽셀에 관하여 3.5 볼트의 크기를 갖는 상대 전압을 달성함으로써 생성된다.

[0034] 블랙 및 화이트 데이터 라인들(110)에 대한 특정한 전압 설정들은 시간의 특정한 순간에 픽셀 전극들(202)과 공통 전극들(206) 사이의 원하는 상대 전압에 기초하여 결정될 수 있다. 따라서, 만일 V_{com} 의 전압 레벨이 (접지에 관하여) +0.5 볼트일 때 +0.5 볼트의 목표 상대 전압을 원한다면, 대응하는 데이터 라인(110)에 인가되는 전압은 +1.0 볼트일 수 있다. 유사하게, 만일 V_{com} 의 전압 레벨이 (접지에 관하여) +0.5 볼트일 때 +3.5 볼트의 목표 상대 전압을 원한다면, 대응하는 데이터 라인(110)에 인가되는 전압은 +4.0 볼트일 수 있다.

[0035] (종래의 2행 반전의 경우에서와 같이) V_{com} 의 각각의 전이에서 2개의 행이 업데이트될 수 있다 할지라도, 행들이 선택되는 순서는 본 명세의 실시예들에 따라 비순차적일 수 있다는 것에 유의한다. 더 구체적으로, 행들은 V_{com} 의 동일한 전이 동안에 업데이트되는 인접한 행들의 클러스터들의 수를 최소화하기 위하여 비순차적인 순서로 선택될 수 있다. 예를 들면, 도 3의 (a)에 도시된 바와 같이, 선택된 행들의 제1 세트(업데이트 세트)는 행 0 및 행 2를 포함할 수 있는 반면, 제2 업데이트 세트는 행 1 및 행 3를 포함할 수 있다. 따라서, 업데이트 세트 내의 각각의 행은 V_{com} 의 전압 레벨이 스위칭된 후에 업데이트되는 일반적으로 인접한 행만큼 그 세트 내의 다음 행으로부터 분리될 수 있다.

[0036] 이 특정한 시퀀스로 행들을 선택하기 위하여, 게이트 펄스 시퀀스들은 본 명세의 실시예들에 따라 재배열될 수 있다. 예를 들면, 도 3의 (c)는 제1 업데이트 세트 내의 행 0 및 행 2, 및 제2 업데이트 세트 내의 행 1 및 행 3를 선택하기 위해 이용될 수 있는 게이트 펄스 시퀀스들의 재배열된 세트를 예시한다. 게이트 인덱스들은 디스플레이 패널 내의 특정한 행에 대응할 수 있다. 따라서, 행 0를 선택하기 위해, 전압이 게이트 0에 인가될 수 있다. 도 3의 (c)에 의해 예시된 바와 같이, 행들의 재배열된 시퀀스(0,2; 1,3)를 달성하기 위하여, 전압이 게이트 0에 인가될 수 있고, 그 후 게이트 2, 게이트 1, 및 게이트 3에 인가될 수 있다.

[0037] 도 3의 (b)에서 예시된 데이터 라인들에 대한 전압 설정들은 (도 3의 (a)에 도시된 바와 같은) 시간에 걸친 V_{com} 의 전압 설정 및 (도 3의 (c)에 도시된 바와 같은) 행들이 게이팅되는 순서에 따라서 설정될 수 있다. 시간의 특정한 순간에서의 픽셀 전극(202)과 공통 전극(206) 사이의 상대 전압이 도 3의 (d) 및 도 3의 (e)에 도시되어 있고, 이 도면들은 블랙 및 화이트 서브-픽셀들과 관련된 과정들의 세트를 예시하는 다이어그램이다. 특정한 행이 게이팅된 후의 서브-픽셀에 대한 상대 전압은 대응하는 데이터 라인의 전압 레벨 마이너스 V_{com} 의 전압 레벨 사이의 차이로서 주어진다. 예를 들면, 행 1이 게이팅된 후에, 화이트 서브-픽셀에 대한 상대 전압은 1.0 볼트 마이너스 4.5 볼트 = -3.5 볼트일 수 있다.

[0038] 도 3의 (a) 내지 (e)가 예시하는 바와 같이, 2행 재배열된 반전 방법의 V_{com} 반전 주파수는 종래의 2행 반전과 관련된 것과 동일한 주파수일 수 있다. 따라서, 2행 재배열된 반전을 구현하기 위해 필요한 전력량은 종래의 2행 반전의 것에 필적할 수 있다. 그러나, 인지할 수 있는 플리커의 양은 종래의 1행 반전의 것과 비슷할 수 있는데, 이는 V_{com} 의 동일한 전이 동안에 픽셀들의 인접한 행들이 결코 업데이트되지 않기 때문이다.

- [0039] 이 반전 방식의 순효과는, 각각의 비디오 프레임에 대하여, 짝수 행들은 여전히 홀수 행들과 상이한 레벨의 휘도를 나타낼 수 있고, 따라서 종래의 1행 반전의 것에 필적하는 방식으로 플리커의 효과를 완화할 수 있다는 것이다. 이것은 액정 디스플레이 패널의 4개의 행들 각각에 대한 픽셀들의 상대 전압들을 포함하는 표인 도 3f에서 가장 잘 증명된다. 이들 전압들은 V_{com} 의 전압 레벨과 특정한 행이 게이팅된 후에 대응하는 데이터 라인 (110)에 인가되는 전압 레벨 사이의 차이로서 얻어질 수 있는, 도 3의 (d) 및 도 3의 (e)에 도시된 상대 전압 파형들의 수치 표현들이라는 것에 유의한다.
- [0040] 짝수 행들 또는 홀수 행들의 업데이트 세트들을 선택함으로써, 인접한 행들의 클러스터들은 따라서 동시에 더 밝아지거나 어두워지는 것으로서 쉽게 인지되지 않는다. 동시에, V_{com} 의 주파수는 종래의 1행 반전과 관련된 주파수의 2분의 1인 레벨로 감소될 수 있다. 이것은 보다 작은 전력 출력으로 귀결되는데, 이는 (이미 전술한 바와 같이) 전류는 주파수에 직접 관련되고, 전력은 전류에 직접 관련되기 때문이다.
- [0041] 도 4a-4d는 본 명세의 실시예들에 따라 2행 재배열된 반전의 전술한 프로세스가 어떻게 확장될 수 있는지를 함께 예시하는 행 업데이트 시퀀스들 및 대응하는 V_{com} 전압 설정들의 표들이다. 도 4a는 종래의 1행 반전을 예시하는 표이다. 도 4b는 2행 재배열된 반전을 예시하고, 도 4c는 4행 재배열된 반전을 예시하고, 도 4d는 8행 재배열된 반전을 예시한다. 각각의 표의 상부는 V_{com} 의 전압 설정을 시간의 함수로서 나타내는 반면, 하부는 업데이트되고 있는 현재의 픽셀들의 행의 인덱스를 포함한다. 각각의 표 내에 16개의 행들이 예시되어 있지만(즉, 행 0-15), 디스플레이 패널 내의 행들의 실제 수는 실질적으로 더 클 수 있으며, 그러나 행 업데이트들의 순서는 여전히 일반적으로 표들 내에 예시된 것과 동일한 패턴을 따를 것이라는 것에 유의한다.
- [0042] 도 4b-4d에 도시된 시퀀스들과 관련된 재배열된 반전의 방법들은 다수의 방법으로 구현될 수 있다. 예를 들면, 일부 실시예들에서, 디스플레이 패널 내의 픽셀들의 각각의 행은 업데이트 세트에 할당될 수 있고 그 세트 내의 각각의 행은 적어도 1행만큼 분리된다. 디스플레이 내의 전극들의 세트에 인가되는 공통 전압은 일정한 주파수로 2개의 전압 레벨들 사이에 스위칭될 수 있다. 업데이트 세트 내에 존재하는 행들은 그 후 공통 전압의 각각의 전이에서 업데이트될 수 있다.
- [0043] 도 4b는 본 명세의 실시예들에 따른 2행 재배열된 반전의 예시적인 시퀀스를 예시한다. 도 4b에 의해 도시된 바와 같이, V_{com} 전이들의 수(8)는 종래의 1행 반전에서 이용되는 V_{com} 전이들의 수(도 4a에 도시된 바와 같이, 16)의 2분의 1일 수 있다. 마찬가지로, 업데이트 세트 내의 행들의 수는 종래의 1행 반전에서 업데이트되는 행들의 수의 2배일 수 있다.
- [0044] 도 4c는 본 명세의 실시예들에 따른 4행 재배열된 반전의 예시적인 시퀀스를 예시한다. 도 4c에 의해 도시된 바와 같이, V_{com} 전이들의 수(4)는 종래의 1행 반전으로서 V_{com} 전이들의 수(16)의 4분의 1일 수 있다. 마찬가지로, 업데이트 세트 내의 행들의 수는 종래의 1행 반전에서 업데이트되는 행들의 수의 4배일 수 있다.
- [0045] 도 4d는 본 명세의 실시예들에 따른 8행 재배열된 반전의 예시적인 시퀀스를 예시한다. 도 4d에 의해 도시된 바와 같이, V_{com} 전이들의 수(2)는 종래의 1행 반전으로서 V_{com} 전이들의 수(16)의 8분의 1일 수 있다. 마찬가지로, 업데이트 세트 내의 행들의 수는 종래의 1행 반전에서 업데이트되는 행들의 수의 8배일 수 있다.
- [0046] 도 4b-4d에 의해 도시된 바와 같이, V_{com} 의 주파수가 2등분되기 때문에, 각각의 업데이트 세트 내의 행들의 수는 2배가 될 수 있다. 전류는 주파수에 직접 관련되고 전력은 전류에 직접 관련되기 때문에, V_{com} 의 주파수가 점진적으로 작아질 때, 디스플레이를 구동하기 위해 필요한 전력량도 점진적으로 작아진다.
- [0047] 일 실시예에 따르면, 모든 짝수 행들은 V_{com} 이 스위칭되기 전에 업데이트될 수 있고, 그 후에 모든 홀수 행들이 업데이트된다. 많은 경우에, 이 설정은 V_{com} 의 최소 주파수를 제공하고 그럼에도 여전히 종래의 1행 반전과 관련된 플리커의 특성을 유지한다.
- [0048] 그러나, "잔상"으로 알려진 바람직하지 못한 이미지 효과는 업데이트 세트가 점진적으로 더 커질 때 더 많이 인지 가능하게 될 수 있다는 것에 유의해야 한다. 프레임 깨짐(frame tearing)은 2개의 연속적인 프레임들을 걸쳐서 디스플레이 상에 표시되는 개별 이미지들의 부분들이 동시에 개별 위치들에서 나타나게 할 수 있다. 인지할 수 있는 깨짐(tec)의 레벨과 깨진 이미지(torn image)가 스크린 상에 남는 시간은 둘 다 업데이트 세트 내의 행들의 수에 의존하기 때문에, 본 명세의 일부 실시예들은 전력 절약과 높은 화질의 균형을 맞추기 위하여 8행으로부터 64행까지 어디서든 업데이트한다.

- [0049] 재배열된 행 반전이 구현될 수 있도록 게이트 펄스 시퀀스 및 행 업데이트 시퀀스를 수정하기 위하여, 본 명세의 실시예들에 따라 다수의 기법들이 이용될 수 있다. 예를 들면, 게이트 펄스 시퀀스는 액정 디스플레이 드라이버 칩 내에서 또는 상당한 면적 또는 성능 불이익 없이 전기 절연 기관(예를 들면, 유리) 상에 배치된 게이트 드라이버 회로들을 통해 재배열될 수 있다.
- [0050] 일부 실시예들에서, 행 업데이트 시퀀스는 그 시퀀스가 호스트 비디오 드라이버로부터 순차적으로 전송된 후에 액정 디스플레이 드라이버 내에서 재배열될 수 있다. 일부 실시예들에서, 액정 디스플레이 드라이버 칩은 이 재배열을 달성하기 위하여 부분 프레임 버퍼를 이용할 수 있다. 일 실시예에서, 예를 들면, 부분 프레임 버퍼는 업데이트 세트 내의 행들의 수에 대응하는 메모리 사이즈를 포함한다.
- [0051] 다른 실시예들에서, 행 업데이트 시퀀스는 호스트 비디오 드라이버 자체 내에서 재배열될 수 있다. 호스트 비디오 드라이버는 행 업데이트들의 재배열된 시퀀스를 액정 디스플레이 드라이버에 전송할 수 있다. 이런 식으로, 액정 디스플레이 드라이버 칩 내에 포함된 로직은 재배열 프로세스로부터 크게 분리될 수 있다. 또한, 액정 디스플레이 드라이버 칩은 추가적인 메모리를 요구하지 않을 수 있고, 그에 의해 비용 절약으로 귀결된다.
- [0052] 도 5는 위에 설명된 본 명세의 실시예들 중 하나 이상의 실시예를 포함할 수 있는 터치 센서 패널(524) 및 디스플레이 모듈(538)을 포함하는 예시적인 컴퓨팅 시스템(500)을 예시한다. 터치 감지 기능에 관련하여, 예시적인 컴퓨팅 시스템(500)은 하나 이상의 터치 프로세서들(502), 및 주변 장치들(504), 및 터치 서브시스템(506)을 포함할 수 있다. 주변 장치들(504)은 RAM(random access memory) 또는 다른 종류의 메모리 또는 저장 장치, 감시 타이머(watchdog timer) 등을 포함할 수 있지만, 이에 제한되지는 않는다. 터치 서브시스템(506)은 하나 이상의 센서 채널들(508), 채널 스캔 로직(510) 및 드라이버 로직(514)을 포함할 수 있지만, 이에 제한되지는 않는다. 채널 스캔 로직(510)은 RAM(512)에 액세스하고, 센스 채널들로부터 자율적으로 데이터를 판독하고 센스 채널들에 대한 제어를 제공할 수 있다. 또한, 채널 스캔 로직(510)은 터치 센서 패널(524)의 라인들을 구동하기 위해 선택적으로 적용될 수 있는 다양한 주파수들 및 위상들로 자극 신호들(516)을 생성하도록 드라이버 로직(514)을 제어할 수 있다. 일부 실시예들에서, 터치 서브시스템(506), 터치 프로세서(502) 및 주변 장치들(504)은 단일 ASIC(application specific integrated circuit) 내에 통합될 수 있다.
- [0053] 터치 센서 패널(524)은 복수의 드라이브 라인들 및 복수의 센스 라인들을 갖는 용량성 감지 매체(capacitive sensing medium)를 포함할 수 있지만, 다른 감지 매체가 이용될 수도 있다. 드라이브 및 센스 라인들의 각각의 교차점은 용량성 감지 노드를 나타낼 수 있고 터치 픽셀(526)로서 간주될 수 있는데, 이것은 터치 센서 패널(524)이 터치의 "이미지"를 캡처하는 것으로 간주될 때 특히 유용할 수 있다. (즉, 패널 서브시스템(506)이 터치 센서 패널 내의 각각의 터치 센서에서 터치 이벤트가 검출되었는지를 결정한 후에, 터치 이벤트가 일어난 멀티-터치 패널 내의 터치 센서들의 패턴은 터치의 "이미지"(예를 들면, 패널을 터치하는 손가락들의 패턴)로서 간주될 수 있다.) 터치 센서 패널(524)의 각각의 센스 라인은 터치 서브시스템(506) 내의 (여기서 이벤트 검출 및 복조 회로로 칭해지기도 하는) 센스 채널(508)을 구동할 수 있다.
- [0054] 컴퓨팅 시스템(500)은 또한 터치 프로세서(502)로부터의 출력들을 수신하고 그 출력들에 기초한 액션들을 수행하기 위한 호스트 프로세서(528)를 포함할 수 있고, 여기서 액션들은 커서 또는 포인터와 같은 오브젝트를 움직이는 것, 스크롤링 또는 패닝하는 것, 제어 설정들을 조정하는 것, 파일 또는 문서를 여는 것, 메뉴를 보는 것, 선택하는 것, 명령을 실행하는 것, 호스트 디바이스에 연결된 주변 장치를 동작시키는 것, 전화 통화에 응답하는 것, 전화 통화를 거는 것, 전화 통화를 종료하는 것, 볼륨 또는 오디오 설정을 변경하는 것, 주소들, 자주 다이얼링된 번호들, 수신된 통화들, 못 받은 통화들과 같은 전화 통신에 관련된 정보를 저장하는 것, 컴퓨터 또는 컴퓨터 네트워크에 접속하는 것, 컴퓨터 데스크톱의 사용자의 선호 배열과 관련된 사용자 프로파일을 로딩하는 것, 웹 콘텐츠에의 액세스를 허용하는 것, 특정 프로그램을 시작하는 것, 메시지를 암호화 또는 해독하는 것 등을 포함할 수 있지만, 이에 제한되지는 않는다. 호스트 프로세서(528)는 또한 터치 패널 프로세싱에 관련되지 않을 수 있는 추가적인 기능들을 수행할 수 있고, 프로그램 저장 장치(532) 및 디스플레이 모듈(538)에 연결될 수 있다. 터치 센서 패널(524)의 아래에 부분적으로 또는 전적으로 배치될 때, 액정 디스플레이 디바이스(530)는 터치 센서 패널(524)과 함께 터치 스크린을 형성할 수 있다.
- [0055] 위에 설명된 기능들 중 하나 이상은 메모리(예를 들면, 도 5의 주변 장치들(504) 중 하나)에 저장되고 패널 프로세서(502)에 의해 실행되는, 또는 프로그램 저장 장치(532)에 저장되고 호스트 프로세서(528)에 의해 실행되는 펌웨어에 의해 수행될 수 있다는 것에 유의한다. 펌웨어는 또한 컴퓨터 기반 시스템, 프로세서를 포함하는 시스템과 같은 명령 실행 시스템, 장치 또는 디바이스, 또는 그 명령 실행 시스템, 장치, 또는 디바이스로부터 명령들을 폐치하고 그 명령들을 실행할 수 있는 다른 시스템에 의해 또는 그와 관련하여 사용되는 임의의 컴퓨

터 판독가능 매체 내에 저장 및/또는 운반될 수 있다. 이 문서의 컨텍스트에서, "컴퓨터 판독가능 매체"는 명령 실행 시스템, 장치, 또는 디바이스에 의해 또는 그와 관련하여 사용되는 프로그램을 포함하거나 저장할 수 있는 임의의 매체일 수 있다. 컴퓨터 판독가능 매체는 전자, 자기, 광학, 전자기, 적외선, 또는 반도체 시스템, 장치 또는 디바이스, 휴대용 컴퓨터 디스켓(자기), RAM(random access memory)(자기), ROM(read-only memory)(자기), EPROM(erasable programmable read-only memory)(자기), CD, CD-R, CD-RW, DVD, DVD-R, 또는 DVD-RW와 같은 휴대용 광 디스크, 또는 콤팩트 플래시 카드, SD(secure digital) 카드와 같은 플래시 메모리, USB 메모리 디바이스, 메모리 스틱 등을 포함할 수 있지만, 이에 제한되지는 않는다.

[0056] 펌웨어는 또한 컴퓨터 기반 시스템, 프로세서를 포함하는 시스템과 같은 명령 실행 시스템, 장치 또는 디바이스, 또는 그 명령 실행 시스템, 장치, 또는 디바이스로부터 명령들을 폐지하고 그 명령들을 실행할 수 있는 다른 시스템에 의해 또는 그와 관련하여 사용되는 임의의 운반 매체 내에서 전파될 수 있다. 이 문서의 컨텍스트에서, "운반 매체(transport medium)"는 명령 실행 시스템, 장치, 또는 디바이스에 의해 또는 그와 관련하여 사용되는 프로그램을 전달, 전파 또는 운반할 수 있는 임의의 매체일 수 있다. 운반 판독가능 매체는 전자, 자기, 광학, 전자기 또는 적외선 유선 또는 무선 전파 매체를 포함할 수 있지만, 이에 제한되지는 않는다.

[0057] 디스플레이 기능에 관련하여, 디스플레이 모듈(538)은 액정 디바이스(530)에 비디오 피드를 스트리밍하도록 적응된 호스트 비디오 모듈(529)을 포함할 수 있다. 비디오 피드는 액정 디스플레이 디바이스(530) 내에 있는 액정 디스플레이 드라이버 모듈(534)에 의해 수신될 수 있다.

[0058] 일부 실시예들에 따르면, 호스트 비디오 모듈(529)은 행들이 순차적으로 업데이트되도록 행 업데이트들에 대응하는 신호들을 출력할 수 있다. 액정 디스플레이 드라이버 모듈(534)은, 이들 신호들을 수신하는 즉시, 위에 설명된 방식으로 시퀀스를 재배열할 수 있다. (도 5에 의해 도시된 것과 같은) 일부 실시예들에서, 액정 디스플레이 드라이버 모듈은 아웃-오브-시퀀스(out-of-sequence) 시그널링 데이터를 일시적으로 저장하기 위한 부분 프레임 버퍼를 포함할 수 있다.

[0059] 다른 실시예들에서는, 호스트 비디오 모듈(529) 내에 재배열 로직이 포함될 수 있고, 여기서 호스트 비디오 모듈(529)은 재배열된 비디오 피드를 액정 디스플레이 드라이버 모듈(534)에 제공할 수 있다. 또 다른 실시예들에서, 호스트 비디오 모듈(529)은 처음에 지정된 행 업데이트 시퀀스를 출력하도록 적응될 수 있고, 그에 의해 재배열 로직에 대한 필요를 제거할 수 있다.

[0060] 일부 실시예들에서, 디스플레이 및 터치 감지 기능은 픽셀들(102)의 적어도 일부가 터치 센서 패널 내의 용량성 터치 센서들로서 기능하도록 적응될 수 있도록 통합될 수 있다. 예를 들면, 도 6은 본 명세의 실시예들에 따른 재배열된 반전을 이용하는 터치 스크린(620)을 포함하는 예시적인 컴퓨팅 시스템(600)의 블록도이다.

[0061] 터치 스크린(620)은 복수의 드라이브 라인들(622) 및 복수의 센스 라인들(623)을 갖는 용량성 감지 매체를 포함할 수 있다. 드라이브 라인들(622)은 드라이브 인터페이스(624)를 통하여 드라이버 로직(614)으로부터의 자극 신호들(616)에 의해 구동될 수 있고, 센스 라인들(623)에서 생성된 결과 센스 신호들(617)은 센스 인터페이스(625)를 통하여 터치 서브시스템(606) 내의 (이벤트 검출 및 복조 회로로 칭해지기도 하는) 센스 채널들(608)로 전송된다. 신호들(617)은 터치 스크린(620) 상의 또는 그 근처의 터치 물체와 드라이브 및 센스 라인들의 상호 작용의 결과로 생기는 터치 정보를 운반할 수 있다. 이런 식으로, 드라이브 라인들 및 센스 라인들은 상호 작용하여 터치 픽셀들(626 및 627)과 같은 용량성 감지 노드들을 형성할 수 있다.

[0062] 도 7은 본 명세의 실시예들에 따른 드라이브 라인들(622) 및 센스 라인들(623)의 예시적인 구성을 도시하는 터치 스크린(620)의 보다 상세한 도면이다. 도 7에 도시된 바와 같이, 각각의 드라이브 라인(622)은 연결부들(705)에서 드라이브 라인 링크들(703)에 의해 전기적으로 연결된 다수의 드라이브 라인 부분들(701)로 형성된다. 드라이브 라인 링크들(703)은 센스 라인들(623)에 전기적으로 연결되지 않을 수 있고; 오히려, 드라이브 라인 링크들은 바이패스들(707)을 통하여 센스 라인들을 우회할 수 있다. 드라이브 라인들(622) 및 센스 라인들(623)은 용량성으로 상호 작용하여 터치 픽셀들(626 및 627)과 같은 터치 픽셀들을 형성할 수 있다. 드라이브 라인들(622)(즉, 드라이브 라인 부분들(701) 및 드라이브 라인 링크들(703)) 및 센스 라인들(623)은 터치 스크린(620) 내의 전기 도전성 구조들로 형성될 수 있다.

[0063] 전기 도전성 구조들은, 예를 들면, 종래의 액정 디스플레이들에 존재하는 구조들을 포함할 수 있다. 도 8은 본 명세의 실시예들에 따른 터치 감지 시스템의 부분들을 형성하도록 공통 전극들(206)이 그룹화된 예시적인 구성을 예시한다. 공통 전극들(206)은 ITO(indium tin oxide)와 같은 반투명 도전성 재료로 형성될 수 있다. 이 예에서, 공통 전극들(206)은 터치 스크린 상에 이미지를 디스플레이하기 위해 터치 스크린(620)의 디스플레이

단계(display phase) 동안에 종래의 FFS(fast field switching) 디스플레이의 공통 전극들처럼 동작한다. 터치 단계(touch phase) 동안에, 공통 전극들(206)은 터치 스크린(620)의 드라이브 라인 부분들(701) 및 센스 라인들(623)에 대응하는 드라이브 부분 영역들(803) 및 센스 영역들(805)을 형성하도록 함께 그룹화될 수 있다.

[0064] 도 9는 본 명세의 실시예들에 따른 드라이브 라인들을 형성하도록 드라이브 부분 영역들을 연결하기 위해 및 공통 전극들(206)을 도 8에 도시된 구성으로 그룹화하기 위해 사용될 수 있는 도전성 라인들의 예시적인 구성을 예시한다. 도 9는 x 방향을 따르는 xV_{com} 라인들(801) 및 y 방향을 따르는 yV_{com} 라인들(903)을 포함한다. 각각의 드라이브 부분 영역(803)은, 아래에 더 상세히 설명된 바와 같이, 드라이브 부분 영역에서 xV_{com} 라인들(901) 중 하나에 및 yV_{com} 라인들(903) 중 하나에 각각의 공통 전극을 연결할 수 있는, 연결부들(905)을 통하여 함께 연결된 공통 전극들(801)의 그룹으로서 형성될 수 있다. yV_{com} 라인(903a)과 같은, 드라이브 부분 영역들(803)을 통하여 이어지는 yV_{com} 라인들(903)은 각각의 드라이브 부분 영역의 위와 아래의 다른 드라이브 부분 영역들로부터의 전기적 분리를 제공하는 단절들(breaks)(909)을 포함할 수 있다.

[0065] 각각의 센스 영역(805)은 yV_{com} 라인들(903) 중 하나에 각각의 공통 전극을 연결할 수 있는 연결부들(907)을 통하여 함께 연결된 공통 전극들(206)의 그룹으로서 형성될 수 있다. (도시되지 않은) 추가적인 연결부들은 각각의 센스 영역(805)의 yV_{com} 라인들을 함께 연결할 수 있다. 예를 들면, 추가적인 연결부들은 동작의 터치 단계 동안에 각각의 센스 영역의 yV_{com} 라인들을 연결하는 스위치들을 터치 스크린(620)의 가장자리에 포함할 수 있다. yV_{com} 라인(903b)과 같은, 센스 영역들(805)을 통하여 이어지는 yV_{com} 라인들(903)은 y 방향으로 모든 공통 전극들(801)을 전기적으로 연결할 수 있고; 따라서, 센스 영역들의 yV_{com} 라인들은 단절들을 포함하지 않는다.

[0066] 드라이브 라인들(911)은 xV_{com} 라인들(901)을 이용하여 센스 영역들(805)을 가로질러 드라이브 부분 영역들(803)을 연결하는 것에 의해 형성될 수 있다. xV_{com} 라인들은 바이패스들(913)을 이용하여 센스 영역에서 yV_{com} 라인들을 우회할 수 있다.

[0067] 본 명세의 실시예들은 다양한 전자 디바이스들 내에서 이용될 수 있다는 것에 유의하는 것이 중요하다. 예를 들면, 도 10은 본 명세의 일 실시예에 따른 재배열된 행 반전을 이용하는 액정 디스플레이 패널(1002)을 포함할 수 있는 휴대폰(1000)을 예시한다. 도 11은 본 명세의 다른 실시예에 따른 재배열된 행 반전을 이용하는 액정 디스플레이 패널(1102)을 포함할 수 있는 예시적인 디지털 미디어 플레이어(1100)를 예시한다. 도 12는 본 명세의 다른 실시예에 따른 액정 디스플레이 패널(1202)을 포함할 수 있는 예시적인 퍼스널 컴퓨터(1200)를 예시한다. 다양한 다른 전자 디바이스들이 또한 본 명세의 범위 내에 있는 것으로 예상된다.

[0068] 본 발명의 일 실시예는 복수의 행들로 배열된 픽셀들의 어레이 - 각각의 픽셀은 공통 전극 및 개별적으로 어드레싱 가능한 픽셀 전극을 포함하고, 상기 공통 전극들은 공통 교류 전압원에 결합됨 -; 상기 픽셀들의 어레이에 연결되고, 교호하는 짝수 행들의 그룹들 및 홀수 행들의 그룹들이 업데이트되도록 행 업데이트 시퀀스를 재배열(reorder)하도록 적용된 제1 모듈; 및 상기 픽셀들의 어레이에 연결되고, 게이트 펄스 시퀀스를 재배열하도록 적용된 제2 모듈을 포함하는 디스플레이 장치일 수 있고, 상기 게이트 펄스 시퀀스는 상기 재배열된 행 업데이트 시퀀스에 대응하는 그룹 내의 상기 행들을 선택하도록 적용되고, 상기 픽셀들의 적어도 일부는 터치 센서 패널 내의 용량성 터치 센서들로서 기능하도록 적용된다.

[0069] 본 발명의 다른 실시예는 액정 디스플레이 디바이스에서 반전을 수행하는 방법일 수 있고, 그 방법은 상기 액정 디스플레이 디바이스 내의 픽셀들의 행들을 점진적으로 업데이트하도록 적용된 비디오 피드(video feed)를 수신하는 단계; 지정된 양의 행들이 먼저 메모리 버퍼에 저장되도록 상기 비디오 피드를 재배열하는 단계 - 상기 지정된 양의 행들은 홀수 행들과 동일한 수의 짝수 행들을 포함하고, 상기 비디오 피드는 상기 짝수 행들이 상기 홀수 행들보다 먼저 업데이트되도록 재배열됨 -; 및 상기 재배열된 비디오 피드에 대응하는 상기 행들을 선택하도록 적용된 게이트 펄스 시퀀스를 생성하는 단계를 포함하고, 상기 비디오 피드를 재배열하는 단계는 호스트 비디오 모듈 내에서 수행된다. 상기 비디오 피드는 또한 디스플레이 서버어셈블리 내에서 수행될 수 있다.

[0070] 본 발명의 또 다른 실시예는 디스플레이 장치를 포함하는 휴대폰일 수 있고, 상기 디스플레이 장치는 복수의 행들로 배열된 픽셀들의 어레이 - 각각의 픽셀은 공통 전극 및 개별적으로 어드레싱 가능한 픽셀 전극을 포함하고, 상기 공통 전극들은 공통 교류 전압원에 결합됨 -; 상기 픽셀들의 어레이에 연결되고, 교호하는 짝수 행들의 그룹들 및 홀수 행들의 그룹들이 업데이트되도록 행 업데이트 시퀀스를 재배열하도록 적용된 제1 모듈;

및 상기 픽셀들의 어레이에 연결되고, 게이트 펄스 시퀀스를 재배열하도록 적응된 제2 모듈을 포함하고, 상기 게이트 펄스 시퀀스는 상기 재배열된 행 업데이트 시퀀스에 대응하는 그룹 내의 상기 행들을 선택하도록 적응된다.


[0071] 본 발명의 또 다른 실시예는 디스플레이 장치를 포함하는 미디어 플레이어일 수 있고, 상기 디스플레이 장치는 복수의 행들로 배열된 픽셀들의 어레이 - 각각의 픽셀은 공통 전극 및 개별적으로 어드레싱 가능한 픽셀 전극을 포함하고, 상기 공통 전극들은 공통 교류 전압원에 결합됨 -; 상기 픽셀들의 어레이에 연결되고, 교호하는 짝수 행들의 그룹들 및 홀수 행들의 그룹들이 업데이트되도록 행 업데이트 시퀀스를 재배열하도록 적응된 제1 모듈; 및 상기 픽셀들의 어레이에 연결되고, 게이트 펄스 시퀀스를 재배열하도록 적응된 제2 모듈을 포함하고, 상기 게이트 펄스 시퀀스는 상기 재배열된 행 업데이트 시퀀스에 대응하는 그룹 내의 상기 행들을 선택하도록 적응된다.

[0072] 본 발명의 추가적인 실시예는 디스플레이 장치를 포함하는 퍼스널 컴퓨터일 수 있고, 상기 디스플레이 장치는 복수의 행들로 배열된 픽셀들의 어레이 - 각각의 픽셀은 공통 전극 및 개별적으로 어드레싱 가능한 픽셀 전극을 포함하고, 상기 공통 전극들은 공통 교류 전압원에 결합됨 -; 상기 픽셀들의 어레이에 연결되고, 교호하는 짝수 행들의 그룹들 및 홀수 행들의 그룹들이 업데이트되도록 행 업데이트 시퀀스를 재배열하도록 적응된 제1 모듈; 및 상기 픽셀들의 어레이에 연결되고, 게이트 펄스 시퀀스를 재배열하도록 적응된 제2 모듈을 포함하고, 상기 게이트 펄스 시퀀스는 상기 재배열된 행 업데이트 시퀀스에 대응하는 그룹 내의 상기 행들을 선택하도록 적응된다.


[0073] 이 명세의 실시예들은 첨부 도면들을 참조하여 충분히 설명되었지만, 숙련된 당업자들에게는 다양한 변경들 및 수정들이 명백해질 것이라는 것에 유의해야 한다. 그러한 변경들 및 수정들은 부속된 청구항들에 의해 정의된 이 명세의 실시예들의 범위 내에 포함되는 것으로 이해되어야 한다.

도면


도면1



도면2



도면3



Frame0

블랙

Row0	+0.5	+0.5	+0.5	+0.5
Row1	-0.5	-0.5	-0.5	-0.5
Row2	+0.5	+0.5	+0.5	+0.5
Row3	-0.5	-0.5	-0.5	-0.5

Frame1

Row0	-0.5	-0.5	-0.5	-0.5
Row1	+0.5	+0.5	+0.5	+0.5
Row2	-0.5	-0.5	-0.5	-0.5
Row3	+0.5	+0.5	+0.5	+0.5

Frame0

화이트

Row0	+3.5	+3.5	+3.5	+3.5
Row1	-3.5	-3.5	-3.5	-3.5
Row2	+3.5	+3.5	+3.5	+3.5
Row3	-3.5	-3.5	-3.5	-3.5

Frame1

Row0	-3.5	-3.5	-3.5	-3.5
Row1	+3.5	+3.5	+3.5	+3.5
Row2	-3.5	-3.5	-3.5	-3.5
Row3	+3.5	+3.5	+3.5	+3.5

도면3f

도면4a

(중래 기술)

1행 반전 VCOM	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
1행 반전 ROW	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15		

행 기입 시퀀스(좌에서 우로)

도면4b

2행 제비연된 VCOM	0	0	1	1	1	0	0	1	1	1	0	0	1	1	1	0	0	1	1
2행 제비연된 ROW	0	2	1	3	4	6	5	7	8	10	9	11	12	14	13	15			
	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1			


도면4c

4행 제배열된 VCOM	0	0	0	0	1	1	1	1	0	0	0	0	0	1	1	1	1
4행 제배열된 ROW	0	2	4	6	1	3	5	7	8	10	12	14	9	11	13	15	
	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	


도면4d

8행	계배연관	VCOM	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	
8행	계배연관	DATA	0	2	4	6	8	10	12	14	1	3	5	7	9	11	13	15				


도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



专利名称(译)	液晶显示器重排反转		
公开(公告)号	KR1020110107408A	公开(公告)日	2011-09-30
申请号	KR1020117020377	申请日	2010-02-02
[标]申请(专利权)人(译)	苹果公司		
申请(专利权)人(译)	苹果公司		
当前申请(专利权)人(译)	苹果公司		
[标]发明人	HOTELLING STEVEN PORTER 호텔링스티븐포터		
发明人	호텔링,스티븐포터		
IPC分类号	G09G3/18 G09G3/36		
CPC分类号	G09G3/3614 G09G2310/0213 G09G2310/04 G09G2320/0204 G09G2320/0247 G09G2330/021		
代理人(译)	二金 Yangyoungjun Baekmangi 本讲		
优先权	12/545763 2009-08-21 US 61/149291 2009-02-02 US		
其他公开文献	KR101374935B1		
外部链接	Espacenet		

摘要(译)

提供了切换布置在像素的液晶显示装置内的电极的电压的方法及其装置。与提供给第一组液晶电极的AC电压相关的频率降低。以这种方式，可以减少为了操作液晶显示装置所需的电力。同时，可以提供改善用于更新液晶显示装置内的像素行的重新安排的时间表的图像质量。

