

특허청구의 범위

청구항 1

서로 대향하고, 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판 및 제2 기판;
 상기 제1 기판 상의 상기 비표시 영역에 형성되는 공통 전압 라인;
 상기 공통 전압 라인 상에 형성되는 하나 이상의 컬럼 스페이서;
 상기 제1 기판 상에서 상기 컬럼 스페이서를 커버하도록 형성되고, 상기 공통 전압 라인과 전기적으로 연결되는 도전층;
 상기 제2 기판 상에 형성되고, 상기 도전층과 전기적으로 연결되는 공통 전극; 및
 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함하는 표시 장치.

청구항 2

제1항에 있어서,
 상기 제1 기판 상에 형성되는 하나 이상의 박막 트랜지스터를 더 포함하되,
 상기 박막 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 포함하는 표시 장치.

청구항 3

제2항에 있어서,
 상기 공통 전압 라인 상에 형성되고, 상기 공통 전압 라인과 전기적으로 연결되는 중간 도전체를 더 포함하고,
 상기 도전층은 상기 중간 도전체를 통해 상기 공통 전압 라인과 전기적으로 연결되는 표시 장치.

청구항 4

제3항에 있어서,
 상기 중간 도전체는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 형성되는 표시 장치.

청구항 5

제2항에 있어서,
 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함하되,
 상기 도전층은 상기 화소 전극과 동일한 물질로 형성되는 표시 장치.

청구항 6

제1항에 있어서,
 상기 컬럼 스페이서는 상기 비표시 영역에 형성되는 표시 장치.

청구항 7

제6항에 있어서,
 상기 제1 기판과 상기 제2 기판 사이의 상기 비표시 영역에 배치되는 실런트를 더 포함하되,
 상기 컬럼 스페이서는 상기 비표시 영역에서 상기 실런트보다 상기 표시 영역에 인접하게 배치되는 표시 장치.

청구항 8

제1항에 있어서,

상기 제2 기관상에 형성되는 컬러 필터 및 블랙 매트릭스를 더 포함하되,
상기 공통 전극은 상기 컬러 필터 및 상기 블랙 매트릭스 상에 형성되는 표시 장치.

청구항 9

제8항에 있어서,
상기 비표시 영역에 배치되는 상기 블랙 매트릭스 상에 형성되는 더미 컬러 필터를 더 포함하되,
상기 공통 전극은 상기 더미 컬러 필터 상에 형성되는 표시 장치.

청구항 10

제8항에 있어서,
상기 공통 전극은 상기 컬러 필터의 일부 영역을 개구시키는 절개부를 포함하는 표시 장치.

청구항 11

제10항에 있어서,
상기 제1 기관과 상기 제2 기관 사이의 상기 비표시 영역에 배치되는 실런트를 더 포함하되,
상기 실런트와 상기 공통 전극은 서로 중첩하지 않는 표시 장치.

청구항 12

서로 대향하고, 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기관 및 제2 기관;
상기 제1 기관 상의 상기 비표시 영역에 형성되는 공통 전압 라인;
상기 공통 전압 라인 상에 형성되고, 상기 공통 전압 라인과 전기적으로 연결되는 도전층;
상기 제2 기관 상에 형성되는 하나 이상의 컬럼 스페이서;
상기 제2 기관 상에서 상기 컬럼 스페이서를 커버하도록 형성되고, 상기 도전층과 전기적으로 연결되는 공통 전극; 및
상기 제1 기관과 상기 제2 기관 사이에 개재되는 액정층을 포함하는 표시 장치.

청구항 13

제12항에 있어서,
상기 제1 기관 상에 형성되는 하나 이상의 박막 트랜지스터를 더 포함하되,
상기 박막 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 포함하는 표시 장치..

청구항 14

제13항에 있어서,
상기 공통 전압 라인 상에 형성되고, 상기 공통 전압 라인과 전기적으로 연결되는 중간 도전체를 더 포함하고,
상기 도전층은 상기 중간 도전체를 통해 상기 공통 전압 라인과 전기적으로 연결되는 표시 장치.

청구항 15

제14항에 있어서,
상기 중간 도전체는 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 형성되는 표시 장치.

청구항 16

제13항에 있어서,

상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함하되,
상기 도전층은 상기 화소 전극과 동일한 물질로 형성되는 표시 장치.

청구항 17

제12항에 있어서,
상기 컬럼 스페이서는 상기 비표시 영역에 형성되는 표시 장치.

청구항 18

제17항에 있어서,
상기 제1 기판과 상기 제2 기판 사이의 상기 비표시 영역에 배치되는 실런트를 더 포함하되,
상기 컬럼 스페이서는 상기 비표시 영역에서 상기 실런트보다 상기 표시 영역에 인접하게 배치되는 표시 장치.

청구항 19

제12항에 있어서,
상기 제2 기판상에 형성되는 컬러 필터 및 블랙 매트릭스를 더 포함하되,
상기 컬럼 스페이서는 상기 블랙 매트릭스 상에 형성되는 표시 장치.

청구항 20

제19항에 있어서,
상기 비표시 영역에 배치되는 상기 블랙 매트릭스 상에 형성되는 더미 컬러 필터를 더 포함하되,
상기 컬럼 스페이서는 상기 더미 컬러 필터 상에 형성되는 표시 장치.

청구항 21

제19항에 있어서,
상기 공통 전극은 상기 컬러 필터의 일부 영역을 개구시키는 절개부를 포함하는 표시 장치.

청구항 22

제21항에 있어서,
상기 제1 기판과 상기 제2 기판 사이의 상기 비표시 영역에 배치되는 실런트를 더 포함하되,
상기 실런트와 상기 공통 전극은 서로 중첩하지 않는 표시 장치.

청구항 23

기판 상에 블랙 매트릭스 및 컬러 필터를 형성하는 단계;
상기 블랙 매트릭스 및 상기 컬러 필터 상에 오버코팅층을 형성하는 단계;
상기 오버코팅층 상에 제1 컬럼 스페이서 및 제2 컬럼 스페이서를 형성하는 단계; 및
상기 오버코팅층 및 상기 제1 컬럼 스페이서 상에 공통 전극을 형성하는 단계를 포함하는 표시 장치 제조 방법.

청구항 24

제23항에 있어서,
상기 기판은 표시 영역 및 비표시 영역을 포함하고,
상기 제1 컬럼 스페이서는 상기 비표시 영역에 형성되고,
상기 제2 컬럼 스페이서는 상기 표시 영역에 형성되는 표시 장치 제조 방법.

청구항 25

제24항에 있어서,

상기 비표시 영역에 형성된 상기 블랙 매트릭스 상에 더미 컬러 필터를 형성하는 단계를 더 포함하고,

상기 제1 컬러 스페이서는 상기 더미 컬러 필터 상에 형성되는 표시 장치 제조 방법.

명세서**기술 분야**

[0001] 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 공정 단순화가 가능하며 슬림 BM 구조 적용이 가능한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.

배경 기술

[0002] 표시 장치, 특히, 액정 표시 장치는 소형화, 경량화 및 저전력화 등이 가능한 특징으로 인해, 핸드폰, 개인 정보 단말기(Personal Digital Assistant, PDA) 및 휴대용 멀티미디어 재생장치(Portable Multimedia Player, PMP) 등과 같은 소형 제품뿐만 아니라, 중대형 제품인 모니터 및 TV 등에 장착되어 사용되고 있다.

[0003] 이러한, 표시 장치는 실질적으로 영상을 표시하는 표시 영역과 배선과 블랙 매트릭스(Black Matrix, BM) 등이 형성되는 비표시 영역으로 구분되는데, 최근 표시 장치의 소형화 등에 따라 블랙 매트릭스의 폭이 작게 형성되는 슬림(slim) BM의 적용이 증가하고 있다. 그러나, 비표시 영역에 존재하는 공통 전압 라인, 게이트 배선, 쇼트 포인트(short point)의 공간 확보가 이루어져야 하므로, 블랙 매트릭스의 폭을 축소하는데 한계가 존재한다.

발명의 내용**해결하려는 과제**

[0004] 이에, 본 발명이 해결하려는 과제는 표시 장치에서의 비표시 영역의 폭, 즉, 블랙 매트릭스의 폭을 작게 형성하는 슬림 BM 구조 적용이 가능한 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.

[0005] 본 발명이 해결하려고 하는 다른 과제는 공통 전압 라인과 컬러 필터 기관의 공통 전극 사이의 쇼트 포인트에 대한 별도의 공정을 제거하여, 공정 단순화가 가능한 표시 장치 및 표시 장치 제조 방법을 제공하는 것이다.

[0006] 본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0007] 상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 서로 대향하고, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기관 및 제2 기관, 제1 기관 상의 비표시 영역에 형성되는 공통 전압 라인, 공통 전압 라인 상에 형성되는 하나 이상의 컬러 스페이서, 제1 기관 상에서 컬러 스페이서를 커버하도록 형성되고, 공통 전압 라인과 전기적으로 연결되는 도전층, 제2 기관 상에 형성되고, 도전층과 전기적으로 연결되는 공통 전극 및 제1 기관과 제2 기관 사이에 개재되는 액정층을 포함한다.

[0008] 상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 서로 대향하고, 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기관 및 제2 기관, 제1 기관 상의 비표시 영역에 형성되는 공통 전압 라인, 공통 전압 라인 상에 형성되고, 공통 전압 라인과 전기적으로 연결되는 도전층, 제2 기관 상에 형성되는 하나 이상의 컬러 스페이서, 제2 기관 상에서 컬러 스페이서를 커버하도록 형성되고, 도전층과 전기적으로 연결되는 공통 전극 및 제1 기관과 제2 기관 사이에 개재되는 액정층을 포함한다.

[0009] 상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 기관 상에 블랙 매트릭스 및 컬러 필터를 형성하는 단계, 블랙 매트릭스 및 컬러 필터 상에 오버코팅층을 형성하는 단계, 오버코팅층 상에 제1 컬러 스페이서 및 제2 컬러 스페이서를 형성하는 단계 및 오버코팅층 및 제1 컬러 스페이서 상에 공통 전극을 형성하는 단계를 포함한다.

[0010] 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

발명의 효과

- [0011] 본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
- [0012] 즉, 표시 장치에서의 비표시 영역의 폭, 즉, 블랙 매트릭스의 폭을 작게 형성하는 슬림 BM 구조 적용이 가능한 표시 장치 및 표시 장치 제조 방법을 제공할 수 있다.
- [0013] 또, 공통 전압 라인과 컬러 필터 기관의 공통 전극 사이의 쇼트 포인트에 대한 별도의 공정을 제거하여, 공정 단순화가 가능한 표시 장치 및 표시 장치 제조 방법을 제공할 수 있다.
- [0014] 본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도면의 간단한 설명

- [0015] 도 1 내지 도 6은 본 발명의 다양한 실시예들에 따른 표시 장치의 단면도들이다.
- 도 7은 본 발명의 일 실시예에 따른 표시 장치 제조 방법의 순서도이다.
- 도 8 내지 도 12는 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 공정별 단면도들이다.

발명을 실시하기 위한 구체적인 내용

- [0016] 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
- [0017] 소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
- [0018] 비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
- [0019] 이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
- [0020] 도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 1을 참조하면, 표시 장치(100)는 TN 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이스(50), 도전층(61), 공통 전극(62) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 1은 표시 장치(100)의 일부 단면만을 도시하였다.
- [0021] 제1 기관(10) 및 제2 기관(20) 각각은 표시 장치(100)의 하부 및 상부에 위치하는 기관으로서, 절연 물질로 구성될 수 있고, 구체적으로 유리 또는 플라스틱으로 이루어질 수 있다.
- [0022] 제1 기관(10)과 제2 기관(20)은 서로 대향하도록 배치되고, 제1 기관(10)과 제2 기관(20) 사이에는 액정층(90)이 개재된다. 또한, 액정층(90)의 외곽, 즉, 제1 기관(10)과 제2 기관(20)의 외곽 영역에는 실런트(sealant; 95)가 배치될 수 있다. 실런트(95)는 제1 기관(10)과 제2 기관(20) 내부를 밀봉하여 내부 소자를 보호하기 위한 것으로서, 열경화성 물질 또는 광경화성 물질 등 다양한 물질로 구성될 수 있다.
- [0023] 제1 기관(10) 및 제2 기관(20)은 각각 표시 영역(AA) 및 비표시 영역(NA)을 포함하고, 비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 표시 영역(AA)은 표시 장치(100)에서 화상이 디스플레이되는 영역을 의미하고, 비표시 영역(NA)은 표시 장치(100)에서 표시 영역(AA)이 제외된 나머지 영역을 의미하는 것으로서, 비표시 영역(NA)에는 다양한 배선들이 배치되고, 실런트(95) 또한 비표시 영역(NA)에 배치될 수 있다. 제1 기관(10)의 표시 영역(AA)과 제2 기관(20)의 표시 영역(AA)은 서로 대응하는 영역이고, 제1 기관(10)의 비표시 영역(NA)과 제2 기관(20)의 비표시 영역(NA) 또한 서로 대응하는 영역일 수 있다.
- [0024] 제1 기관(10) 상에는 하나 이상의 박막 트랜지스터(30)가 형성될 수 있고, 박막 트랜지스터(30)는 제1 기관(10)

0)의 표시 영역(AA)에 형성될 수 있다. 도 1에서는 설명의 편의를 위해 박막 트랜지스터(30)를 하나의 엘리먼트로 도시하였으나, 박막 트랜지스터(30)는 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함할 수 있다. 박막 트랜지스터(30)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다. 이와 같이, 제1 기판(10)에 표시 장치(100)를 구동하기 위한 박막 트랜지스터(30)가 형성되는 경우, 제1 기판(10)은 박막 트랜지스터 기판이라고도 지칭될 수 있다.

[0025] 제1 기판(10)의 비표시 영역(NA)에는 다양한 배선들이 형성될 수 있다. 도 1을 참조하면, 제1 기판(10)의 비표시 영역(NA)에는 공통 전압 라인(41) 및 게이트 배선(43)이 형성된다. 공통 전압 라인(41)은 공통 전극(62)에 공통 전압을 인가하기 위한 배선이고, 게이트 배선(43)은 박막 트랜지스터(30)의 게이트 전극에 게이트 신호를 인가하기 위한 배선이다. 도 1에는 도시되지 않았으나, 공통 전압 라인(41) 및 게이트 배선(43)은 표시 영역(AA) 측으로 연결되어 신호를 전달할 수 있다.

[0026] 제1 기판(10) 상에는 공통 전압 라인(41)과 게이트 배선(43) 등과 같은 다양한 배선들을 커버하도록 절연막(44)이 형성될 수 있다. 절연막(44)은 제1 기판(10)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있으며, 공통 전압 라인(41)의 일부 영역을 개구시킬 수 있다. 몇몇 실시예에서, 절연막(44)은 게이트 절연막일 수 있다.

[0027] 제1 기판(10) 상에는 공통 전압 라인(41) 상에 형성되고, 공통 전압 라인(41)과 전기적으로 연결되는 중간 도전체(42)가 형성될 수 있다. 중간 도전체(42)는 절연막(44) 상에 형성되고, 절연막(44)의 개구 영역을 통해 중간 도전체(42)와 전기적으로 연결될 수 있다. 몇몇 실시예에서, 중간 도전체(42)는 박막 트랜지스터(30)의 소스 전극 및 드레인 전극과 실질적으로 동일한 물질로 형성될 수 있고, 박막 트랜지스터(30)의 소스 전극 및 드레인 전극과 실질적으로 동시에 형성될 수 있다.

[0028] 제1 기판(10) 상에는 중간 도전체(42)를 커버하도록 패시베이션막(45)이 형성될 수 있다. 제1 기판(10)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있으며, 중간 도전체(42)의 일부 영역을 개구시킬 수 있다.

[0029] 제1 기판(10) 상에는 박막 트랜지스터(30)를 보호하고, 개구율을 높이기 위한 유기막(46)이 형성될 수 있다. 유기막(46)은 제1 기판(10)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있으며, 중간 도전체(42)의 일부 영역을 개구시킬 수 있고, 박막 트랜지스터(30)의 일부 영역을 개구시킬 수도 있다.

[0030] 제1 기판(10)상에는 제1 기판(10)과 제2 기판(20) 사이의 셀갭을 유지하기 위해 하나 이상의 컬럼 스페이서(50)가 형성될 수 있다. 컬럼 스페이서(50)는 제1 기판(10) 상에서 비표시 영역(NA)에 형성되는 제1 컬럼 스페이서(51) 및 표시 영역(AA)에 형성되는 제2 컬럼 스페이서(52)를 포함할 수 있다. 제1 컬럼 스페이서(51)는 비표시 영역(NA)에서 공통 전압 라인(41) 상에 배치될 수 있고, 제2 컬럼 스페이서(52)는 표시 영역(AA)에서 유기막(46) 상에 배치될 수 있다. 비표시 영역(NA)에 형성되는 제1 컬럼 스페이서(51)는 비표시 영역(NA)에 형성되는 실리콘트(95)보다 표시 영역(AA)에 인접하게 배치될 수 있다. 도 1에서는 설명의 편의를 위해 제1 컬럼 스페이서(51)를 2개로 도시하고, 제2 컬럼 스페이서(52)를 1개로 도시하였으나, 이에 제한되지 않고, 다양한 개수로 설계되어 형성될 수 있다.

[0031] 제1 기판(10) 상에는 비표시 영역(NA)에 형성되는 제1 컬럼 스페이서(51)를 커버하도록 형성되는 도전층(61)이 형성된다. 도전층(61)은 비표시 영역(NA)에 형성되는 제1 컬럼 스페이서(51)를 커버하도록 형성되어, 제1 컬럼 스페이서(51)의 표면을 따라 컨포멀(conformal)하게 형성될 수 있다. 도전층(61)은 투명한 전도성 물질로 형성될 수 있고, 예를 들어, IZO, IZO 등과 같은 투명 전도성 물질로 형성될 수 있다. 도전층(61)은 제1 기판(10)의 표시 영역(AA)에 형성될 수 있으며, 제1 기판(10)의 표시 영역(AA)에 형성되는 도전층(61)은 화소 전극으로 기능할 수 있다. 따라서, 제1 기판(10)의 표시 영역(AA)에 형성되는 도전층(61)은 유기막(46)의 개구부를 통해 박막 트랜지스터(30)의 드레인 전극과 전기적으로 연결될 수 있다. 또한, 도전층(61)은 제1 기판(10)의 비표시 영역(NA)에 형성될 수 있으며, 제1 기판(10)의 비표시 영역(NA)에 형성되는 도전층(61)은 패시베이션막(45) 및 유기막(46)의 개구부를 통해 공통 전압 라인(41)에 전기적으로 연결되고, 구체적으로, 중간 도전체(42)를 통해 공통 전압 라인(41)에 전기적으로 연결될 수 있다. 도전층(61)은 공통 전압 라인(41)과 전기적으로 연결되어 제2 기판(20)에 형성되는 공통 전극(62)에 공통 전압을 인가할 수 있으며, 이에 대해서는 후술한다.

[0032] 제2 기판(20) 상에는 소정의 패턴으로 블랙 매트릭스(70)가 형성될 수 있다. 블랙 매트릭스(70)는 제2 기판(20)의 표시 영역(AA) 및 비표시 영역(NA) 모두에 형성될 수 있고, 컬러 필터(80)를 통하여 구현되는 가시광선들의 혼색 및 간섭을 방지함과 동시에, 시인이 불필요한 구성의 시인을 저지하는 역할을 할 수 있다. 블랙 매트릭스(70)의 소정의 패턴은 개구부를 포함하는데, 컬러 필터(80)는 적색 컬러 필터(80), 녹색 컬러 필터(80) 및 청

색 컬러 필터(80)를 포함할 수 있고, 블랙 매트릭스(70)의 개구부를 충전하는 방식으로 형성될 수 있다. 컬러 필터(80)는 블랙 매트릭스(70)를 충전하는 과정에서 일부가 블랙 매트릭스(70) 상에 형성될 수 있다. 도 1에서는 컬러 필터(80)의 일부가 블랙 매트릭스(70) 상에 형성되는 실시예를 도시하였으나, 컬러 필터(80)가 블랙 매트릭스(70) 상에 존재하지 않게 블랙 매트릭스(70)의 개구부를 충전할 수도 있음은 자명하다. 제2 기관(20)의 비표시 영역(NA)에는 더미 컬러 필터(81)가 형성될 수도 있고, 더미 컬러 필터(81)는 비표시 영역(NA)에 형성된 블랙 매트릭스(70) 상에 형성될 수도 있다. 이와 같이, 제2 기관(20)에 컬러 필터(80)가 형성되는 경우, 제2 기관(20)은 컬러 필터 기관이라고도 지칭될 수 있다.

[0033] 제2 기관(20) 상에는 블랙 매트릭스(70), 컬러 필터(80) 및 더미 컬러 필터(81)를 커버하도록 오버코팅층(47)이 형성될 수 있다. 오버코팅층(47)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있다.

[0034] 제2 기관(20) 상에는 공통 전극(62)이 형성될 수 있다. 공통 전극(62)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80) 및 더미 컬러 필터(81) 상에 형성될 수 있다. 또한, 공통 전극(62)은 오버코팅층(47) 상에 형성될 수 있다. 공통 전극(62)은 투명한 전도성 물질로 형성될 수 있고, 예를 들어, IZO, IZO 등과 같은 투명 전도성 물질로 형성될 수 있다.

[0035] 제2 기관(20) 상에 형성된 공통 전극(62)과 제1 기관(10) 상에 형성된 도전층(61)은 전기적으로 연결된다. 따라서, 공통 전압 라인(41)에 입력되는 공통 전압은 공통 전극(62)으로 인가될 수 있고, 구체적으로 공통 전압 라인(41)에 입력되는 공통 전압은 중간 도전체(42), 도전층(61)을 통해 공통 전극(62)으로 입력될 수 있다.

[0036] 본 발명의 일 실시예에 따른 표시 장치에서는 공통 전압 라인과 공통 전극을 쇼트시키기 위한 쇼트 포인트가 불필요하다. 즉, 종래에는 박막 트랜지스터 기관에 배치되는 공통 전압 라인과, 컬러 필터 기관에 배치되는 공통 전극을 전기적으로 연결하기 위해, 비표시 영역에 별도의 쇼트 포인트를 형성하였으며, 이에, 비표시 영역의 폭이 증가하였으며, 이에 따라 블랙 매트릭스의 폭 또한 증가하였다. 그러나, 본 발명의 일 실시예에 따른 표시 장치에서는 별도의 쇼트 포인트 제조 없이 컬럼 스페이서가 쇼트 포인트 역할을 대신할 수 있으므로, 공정 단순화가 가능하다. 또한, 본 발명의 일 실시예에 따른 표시 장치에서는 쇼트 포인트를 형성하기 위한 별도의 영역을 비표시 영역 상에 확보할 필요가 없으므로, 블랙 매트릭스의 폭을 작게 형성하는 슬림 BM 구조 적용이 가능하다.

[0037] 도 2는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 2를 참조하면, 표시 장치(200)는 VA 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이서(50), 도전층(16), 공통 전극(162) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 2는 표시 장치(200)의 일부 단면만을 도시하였다. 설명의 편의 상, 도 1에 도시된 표시 장치의 도면에 나타난 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.

[0038] 제2 기관(20) 상에는 공통 전극(162)이 형성될 수 있다. 공통 전극(162)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80) 및 더미 컬러 필터(81) 상에 형성될 수 있다. 또한, 공통 전극(162)은 오버코팅층(47) 상에 형성될 수 있다. 공통 전극(162)은 컬러 필터(80)의 일부 영역을 개구시키는 절개부를 포함할 수 있고, 실런트(195)와 서로 중첩하지 않을 수 있다. 공통 전극(162)이 절개부를 포함하고, 실런트(195)와 중첩하지 않는다는 것을 제외하면, 공통 전극(162) 및 실런트(195)는 도 1의 공통 전극 및 실런트와 실질적으로 동일하므로, 중복 설명을 생략한다.

[0039] 도 3은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 3을 참조하면, 표시 장치(300)는 박리 개선형 TN 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이서(50), 도전층(61), 공통 전극(262) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 3은 표시 장치(300)의 일부 단면만을 도시하였다. 설명의 편의 상, 도 1에 도시된 표시 장치의 도면에 나타난 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.

[0040] 제2 기관(20) 상에는 공통 전극(262)이 형성될 수 있다. 공통 전극(262)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80) 및 더미 컬러 필터(81) 상에 형성될 수 있다. 또한, 공통 전극(262)은 오버코팅층(47) 상에 형성될 수 있다. 공통 전극(262)은 실런트(295)와 서로 중첩하지 않을 수 있다. 공통 전극(262)이 실런트(295)와 중첩하지 않는다는 것을 제외하면, 공통 전극(262) 및 실런트(295)는 도 1의 공통 전극 및 실런트와 실질적으로 동일하므로, 중복 설명을 생략한다.

[0041] TN 모드에서 실런트 아래 부분에 공통 전극이 있는 경우, 박리 불량에 취약할 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치에서는 VA 모드와 같이 TN 모드에서도 실런트 아래 부분에 공통 전극을 제거할 수

있고, 박리 불량 문제를 해결할 수 있다.

- [0042] 도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4를 참조하면, 표시 장치(400)는 TN 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이스(350), 도전층(361), 공통 전극(362) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 4는 표시 장치(400)의 일부 단면만을 도시하였다. 설명의 편의 상, 도 1에 도시된 표시 장치의 도면에 나타난 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
- [0043] 제1 기관(10) 상에는 도전층(361)이 형성된다. 도전층(361)은 투명한 전도성 물질로 형성될 수 있고, 예를 들어, IZO, IZO 등과 같은 투명 전도성 물질로 형성될 수 있다. 도전층(361)은 제1 기관(10)의 표시 영역(AA)에 형성될 수 있으며, 제1 기관(10)의 표시 영역(AA)에 형성되는 도전층(361)은 화소 전극으로 기능할 수 있다. 따라서, 제1 기관(10)의 표시 영역(AA)에 형성되는 도전층(361)은 유기막(46)의 개구부를 통해 박막 트랜지스터(30)의 드레인 전극과 전기적으로 연결될 수 있다. 또한, 도전층(361)은 제1 기관(10)의 비표시 영역(NA)에 형성될 수 있으며, 제1 기관(10)의 비표시 영역(NA)에 형성되는 도전층(361)은 패시베이션막(45) 및 유기막(46)의 개구부를 통해 공통 전압 라인(41)에 전기적으로 연결되고, 구체적으로, 중간 도전체(42)를 통해 공통 전압 라인(41)에 전기적으로 연결될 수 있다. 도전층(361)은 공통 전압 라인(41)과 전기적으로 연결되어 제2 기관(20)에 형성되는 공통 전극(362)에 공통 전압을 인가할 수 있으며, 이에 대해서는 후술한다.
- [0044] 제2 기관(20)상에는 제1 기관(10)과 제2 기관(20) 사이의 셀갭을 유지하기 위해 하나 이상의 컬럼 스페이스(350)가 형성될 수 있다. 컬럼 스페이스(350)는 제2 기관(20) 상에서 비표시 영역(NA)에 형성되는 제1 컬럼 스페이스(351) 및 표시 영역(AA)에 형성되는 제2 컬럼 스페이스(352)를 포함할 수 있다. 제1 컬럼 스페이스(351)는 비표시 영역(NA)에서 오버코팅층(47) 상에 배치될 수 있고, 제2 컬럼 스페이스(352)는 표시 영역(AA)에서 오버코팅층(47) 상에 배치될 수 있다. 비표시 영역(NA)에 형성되는 제1 컬럼 스페이스(351)는 비표시 영역(NA)에 형성되는 실런트(395)보다 표시 영역(AA)에 인접하게 배치될 수 있다. 도 4에서는 설명의 편의를 위해 제1 컬럼 스페이스(351)를 1개로 도시하고, 제2 컬럼 스페이스(352)를 1개로 도시하였으나, 이에 제한되지 않고, 다양한 개수로 설계되어 형성될 수 있다.
- [0045] 제2 기관(20) 상에는 공통 전극(362)이 형성될 수 있다. 공통 전극(362)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80) 및 더미 컬러 필터(81) 상에 형성될 수 있다. 또한, 공통 전극(362)은 오버코팅층(47) 상에서 비표시 영역(NA)에 형성되는 제1 컬럼 스페이스(351)를 커버하도록 형성될 수 있으며, 제1 컬럼 스페이스(351)의 표면을 따라 콘포멀하게 형성될 수 있다.
- [0046] 제2 기관(20) 상에 형성된 공통 전극(362)과 제1 기관(10) 상에 형성된 도전층(361)은 전기적으로 연결된다. 따라서, 공통 전압 라인(41)에 입력되는 공통 전압은 공통 전극(362)으로 인가될 수 있고, 구체적으로 공통 전압 라인(41)에 입력되는 공통 전압은 중간 도전체(42), 도전층(361)을 통해 공통 전극(362)으로 입력될 수 있다.
- [0047] 본 발명의 다른 실시예에 따른 표시 장치에서는 공통 전압 라인과 공통 전극을 쇼트시키기 위한 쇼트 포인트가 불필요하다. 즉, 종래에는 박막 트랜지스터 기관에 배치되는 공통 전압 라인과, 컬러 필터 기관에 배치되는 공통 전극을 전기적으로 연결하기 위해, 비표시 영역에 별도의 쇼트 포인트를 형성하였으며, 이에, 비표시 영역의 폭이 증가하였으며, 이에 따라 블랙 매트릭스의 폭 또한 증가하였다. 그러나, 본 발명의 다른 실시예에 따른 표시 장치에서는 별도의 쇼트 포인트 제조 없이 컬럼 스페이스가 쇼트 포인트 역할을 대신할 수 있으므로, 공정 단순화가 가능하다. 또한, 본 발명의 다른 실시예에 따른 표시 장치에서는 쇼트 포인트를 형성하기 위한 별도의 영역을 비표시 영역 상에 확보할 필요가 없으므로, 블랙 매트릭스의 폭을 작게 형성하는 슬림 BM 구조 적용이 가능하다.
- [0048] 도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 2를 참조하면, 표시 장치(500)는 VA 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이스(350), 도전층(361), 공통 전극(462) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 5는 표시 장치(500)의 일부 단면만을 도시하였다. 설명의 편의 상, 도 4에 도시된 표시 장치의 도면에 나타난 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
- [0049] 제2 기관(20) 상에는 공통 전극(462)이 형성될 수 있다. 공통 전극(462)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80), 더미 컬러 필터(81) 및 컬럼 스페이스(350) 상에 형성될 수 있다. 또한, 공통 전극(462)은 오버코팅층(47) 상에 형성될 수 있다. 공통 전극(462)은 컬러 필터(80)의 일부 영역을 개구시키는 절개부를 포함할 수 있고, 실런트(495)와 서로 중첩하지 않을 수

있다. 공통 전극(462)이 절개부를 포함하고, 실런트(495)와 중첩하지 않는다는 것을 제외하면, 공통 전극(462) 및 실런트(495)는 도 4의 공통 전극 및 실런트와 실질적으로 동일하므로, 중복 설명을 생략한다.

- [0050] 도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 6을 참조하면, 표시 장치(600)는 박리 개선형 TN 모드의 액정 표시 장치로서, 제1 기관(10), 제2 기관(20), 공통 전압 라인(41), 컬럼 스페이스(350), 도전층(361), 공통 전극(562) 및 액정층(90)을 포함한다. 설명의 편의를 위하여 도 6은 표시 장치(600)의 일부 단면만을 도시하였다. 설명의 편의 상, 도 4에 도시된 표시 장치의 도면에 나타난 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
- [0051] 제2 기관(20) 상에는 공통 전극(562)이 형성될 수 있다. 공통 전극(562)은 제2 기관(20)의 표시 영역(AA)과 비표시 영역(NA) 모두에 형성될 수 있고, 블랙 매트릭스(70), 컬러 필터(80), 더미 컬러 필터(81) 및 컬럼 스페이스(350) 상에 형성될 수 있다. 또한, 공통 전극(562)은 오버코팅층(47) 상에 형성될 수 있다. 공통 전극(562)은 실런트(595)와 서로 중첩하지 않을 수 있다. 공통 전극(562)이 실런트(595)와 중첩하지 않는다는 것을 제외하면, 공통 전극(562) 및 실런트(595)는 도 4의 공통 전극 및 실런트와 실질적으로 동일하므로, 중복 설명을 생략한다.
- [0052] TN 모드에서 실런트 아래 부분에 공통 전극이 있는 경우, 박리 불량에 취약할 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치에서는 VA 모드와 같이 TN 모드에서도 실런트 아래 부분에 공통 전극을 제거할 수 있고, 박리 불량 문제를 해결할 수 있다.
- [0053] 도 7은 본 발명의 일 실시예에 따른 표시 장치 제조 방법의 순서도이다. 도 8 내지 도 12는 본 발명의 일 실시예에 따른 표시 장치 제조 방법을 설명하기 위한 공정별 단면도들이다.
- [0054] 먼저, 기관(20) 상에 블랙 매트릭스(70) 및 컬러 필터(80)를 형성한다(S70). 기관(20) 상에 블랙 매트릭스(70) 및 컬러 필터(80)를 형성하는 것은 도 1 내지 도 6의 기관 상에 블랙 매트릭스 및 컬러 필터를 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
- [0055] 컬러 필터(80)를 형성하는 것은 비표시 영역(NA)에 형성된 블랙 매트릭스(70) 상에 더미 컬러 필터(81)를 형성하는 것을 포함할 수 있다. 더미 컬러 필터(81)를 형성하는 것은 도 1 내지 도 6의 더미 컬러 필터를 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
- [0056] 이어서, 블랙 매트릭스(70) 및 컬러 필터(80) 상에 오버코팅층(47)을 형성한다(S71). 오버코팅층(47)을 형성하는 것은 도 1 내지 도 6의 오버코팅층을 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
- [0057] 이어서, 오버코팅층(47) 상에 제1 컬럼 스페이스(351) 및 제2 컬럼 스페이스(352)를 형성한다(S72). 제1 컬럼 스페이스(351) 및 제2 컬럼 스페이스(352)를 형성하는 것은 도 4 내지 도 6의 제1 컬럼 스페이스 및 제2 컬럼 스페이스를 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
- [0058] 이어서, 오버코팅층(47) 및 제1 컬럼 스페이스(351) 상에 공통 전극(462)을 형성한다(S73). 공통 전극(462)을 형성하는 것은 도 5의 공통 전극을 형성하는 것과 실질적으로 동일하므로 중복 설명을 생략한다.
- [0059] 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.


부호의 설명

- [0060] 10: 제1 기관
20: 제2 기관
30: 박막 트랜지스터
41: 공통 전압 라인
42: 중간 도전체
43: 게이트 배선
44: 절연막


- 45: 패시베이션막
- 46: 유기막
- 47: 오버코팅층
- 50, 350: 컬럼 스페이스
- 51, 351: 제1 컬럼 스페이스
- 52, 352: 제2 컬럼 스페이스
- 61, 361: 도전층
- 62, 162, 262, 362, 462, 562: 공통 전극
- 70: 블랙 매트릭스
- 80: 컬러 필터
- 81: 더미 컬러 필터
- 90: 액정층
- 95, 195, 295, 395, 495, 595: 실런트
- 100, 200, 300, 400, 500, 600: 표시 장치
- AA: 표시 영역
- NA: 비표시 영역

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10



도면11



도면12



专利名称(译)	显示装置和显示装置的制造方法		
公开(公告)号	KR1020140013325A	公开(公告)日	2014-02-05
申请号	KR1020120080004	申请日	2012-07-23
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器有限公司		
当前申请(专利权)人(译)	三星显示器有限公司		
[标]发明人	KIM DONG GYU 김동규 KIM DO HOON 김도훈		
发明人	김동규 김도훈		
IPC分类号	G02F1/1339		
CPC分类号	G02F1/136286 G02F1/13394 G02F1/133512 G02F2201/121 G02F1/1339		
其他公开文献	KR101985481B1		
外部链接	Espacenet		

摘要(译)

提供了一种显示装置和显示装置制造方法。所述显示装置包括第一基板和第二基板，所述第一基板和第二基板彼此面对并且包括显示区域和围绕所述显示区域的非显示区域，形成在所述第一基板上的非显示区域中的公共电压线，形成至少一个柱状间隔物，形成覆盖所述第一基板上的柱状间隔物并电连接至公共电压线的导电层，形成于第二基板上并电连接至导电层的公共电极，并且在两个基板之间插入液晶层。

