



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2011-0060659
(43) 공개일자 2011년06월08일

- | | |
|--|---|
| <p>(51) Int. Cl.
<i>G02F 1/1339</i> (2006.01) <i>G02F 1/1335</i> (2006.01)</p> <p>(21) 출원번호 10-2009-0117311</p> <p>(22) 출원일자 2009년11월30일
심사청구일자 없음</p> | <p>(71) 출원인
엘지디스플레이 주식회사
서울 용산구 한강로3가 65-228</p> <p>(72) 발명자
이창덕
충북 청주시 흥덕구 분평동 1255 (78/3) 주은프레지던트A 911-1302</p> <p>윤세창
대구광역시 달서구 월성동 500-13 월성우방 102동 401호
(뒷면에 계속)</p> <p>(74) 대리인
허용특</p> |
|--|---|

전체 청구항 수 : 총 9 항


(54) 액정표시장치 및 그의 제조방법

(57) 요약

액정표시장치 및 그의 제조방법이 개시된다.

본 발명에 따른 액정표시장치는 박막트랜지스터, 화소전극, 다수의 게이트라인과 데이터라인이 형성되어 화상을 표시하는 액티브 영역과, 상기 다수의 게이트라인에 접속되는 게이트 구동회로를 구비한 더미 영역을 갖는 제1 기판과, 상기 제1 기판에 대항하며 상기 화소전극과의 사이에서 전계를 형성하는 공통전극과 상기 액티브 영역에 대응되도록 형성된 컬러필터 및 상기 액티브 영역과 더미 영역에 걸쳐 형성된 블랙 매트릭스를 구비한 제2 기판과, 상기 제1 및 제2 기판 사이의 셀-갭을 일정하게 유지하기 위해 상기 액티브 영역과 더미 영역 내에 형성된 컬럼 스페이서 및 상기 제1 및 제2 기판 사이에 형성된 액정층을 포함하며, 상기 더미 영역에 형성된 컬럼 스페이서의 두께는 상기 액티브 영역에 형성된 컬럼 스페이서의 두께보다 두껍다.

대표도 - 도2



(72) 발명자

허승호

경상북도 구미시 옥계동 대동아파트 104-610

남유성

경기도 광명시 하안3동 하안주공13단지아파트
1305-602

오대석

경상북도 구미시 형곡2동 211-2번지 동광빌라 303
호

특허청구의 범위

청구항 1

박막트랜지스터, 화소전극, 다수의 게이트라인과 데이터라인이 형성되어 화상을 표시하는 액티브 영역과, 상기 다수의 게이트라인에 접속되는 게이트 구동회로를 구비한 더미 영역을 갖는 제1 기관;

상기 제1 기관에 대항하며 상기 화소전극과의 사이에서 전계를 형성하는 공통전극과 상기 액티브 영역에 대응되도록 형성된 컬러필터 및 상기 액티브 영역과 더미 영역에 걸쳐 형성된 블랙 매트릭스를 구비한 제2 기관;

상기 제1 및 제2 기관 사이의 셀-갭을 일정하게 유지하기 위해 상기 액티브 영역과 더미 영역 내에 형성된 컬럼 스페이서; 및

상기 제1 및 제2 기관 사이에 형성된 액정층을 포함하며,

상기 더미 영역에 형성된 컬럼 스페이서의 두께는 상기 액티브 영역에 형성된 컬럼 스페이서의 두께보다 두꺼운 것을 특징으로 하는 액정표시장치.

청구항 2

제1 항에 있어서,

상기 더미 영역에 형성된 컬럼 스페이서는 하프 톤 마스크 또는 멀티 톤 마스크를 이용하여 형성되는 것을 특징으로 하는 액정표시장치.

청구항 3

제1 항에 있어서,

상기 더미 영역에 형성된 컬럼 스페이서는 상기 액티브 영역에 형성된 컬럼 스페이서와 동일한 재질 및 동일 공정을 통해 형성되는 것을 특징으로 하는 액정표시장치.

청구항 4

제1 항에 있어서,

상기 게이트 구동회로는 클럭신호가 인가되는 클럭신호라인과 다수의 트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 5

기관 상에 블랙 매트릭스 및 공통전극을 순차적으로 적층하는 단계;

상기 블랙 매트릭스 및 공통전극이 적층된 기관 상에 감광막을 적층하는 단계; 및

상기 감광막이 적층된 기관 상에 차단부와 투과부 및 반투과부로 구성된 하프 톤 마스크(Half Tone Mask)를 이용하여 상기 차단부에 대응하는 부분의 감광막은 그대로 남겨두고, 상기 투과부에 대응하는 부분은 완전히 제거되어 하부의 공통전극이 그대로 노출되며 상기 반투과부에 대응하는 부분은 표면으로부터 일부만 제거된 컬럼 스페이서를 형성하는 단계:를 포함하고,

상기 컬럼 스페이서는 화상이 표시되지 않으며 게이트 구동회로부가 구비된 액정표시패널의 더미 영역에 위치하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 6

제5 항에 있어서,

상기 더미 영역에 형성된 컬럼 스페이서는 액정표시패널의 더미 영역으로 둘러싸인 액티브 영역에 형성된 컬럼 스페이서와 상이한 두께를 갖는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 7

기관 상에 블랙 매트릭스 및 공통전극을 순차적으로 적층하는 단계;

상기 블랙 매트릭스 및 공통전극이 적층된 기관 상에 감광막을 적층하는 단계; 및

상기 감광막이 적층된 기관 상에 차단부와 투과부 및 제1 및 제2 반투과부로 구성된 멀티 톤 마스크(Multi Ton Mask)를 이용하여 상기 차단부에 대응하는 부분의 감광막은 그대로 남겨두고, 상기 투과부에 대응하는 부분은 완전히 제거되어 하부의 공통전극이 그대로 노출되고, 상기 제1 및 제2 반투과부에 대응하는 부분은 표면으로부터 일부만 제거된 컬럼 스페이서를 형성하는 단계;를 포함하고,

상기 컬럼 스페이서는 화상이 표시되지 않으며 게이트 구동회로부가 구비된 액정표시패널의 더미 영역에 위치하는 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 8

제7 항에 있어서,

상기 제1 반투과부에 대응되는 부분의 컬럼 스페이서의 두께는 상기 제2 반투과부에 대응되는 부분의 두께와 상이한 것을 특징으로 하는 액정표시장치의 제조방법.

청구항 9

제7 항에 있어서,

상기 더미 영역에 형성된 컬럼 스페이서는 액정표시패널의 더미 영역으로 둘러싸인 액티브 영역에 형성된 컬럼 스페이서와 상이한 두께를 갖는 것을 특징으로 하는 액정표시장치의 제조방법.

명세서

발명의 상세한 설명

기술분야

[0001] 본 발명은 액정표시장치에 관한 것으로, 특히 액티브 영역(Active Area)을 제외한 영역(예를 들어, GIP 회로부)에 구비된 컬럼 스페이서를 다양하게 변형하여 상기 GIP 회로부에서 액정이 차지하는 면적을 감소시켜 상기 GIP 회로부에서 발생하는 RC 딜레이를 최소화시킬 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.

배경기술

[0002] 일반적으로, 액정표시장치는 서로 대향하는 박막트랜지스터 어레이(Thin Film Transistor array) 기관 및 컬러필터(Color Filter) 기관이 일정한 셀-갭이 유지되도록 합착되고, 상기 박막트랜지스터 어레이 기관 및 컬러필터 기관의 일정한 셀 갭에 액정층이 형성되는 액정표시패널과 상기 액정표시패널을 구동하기 위한 구동회로로 구성된다.

[0003] 상기 구동회로는 상기 액정표시패널의 게이트라인에 스캔신호를 순차적으로 인가하는 게이트 드라이버 집적회로와, 상기 게이트 드라이버 집적회로의 스캔신호에 대응하여 상기 액정표시패널의 데이터라인들을 통해 화상정보를 화소들에 인가하는 데이터 드라이버 집적회로와, 상기 데이터 및 게이트 드라이버 집적회로를 제어하기 위한 타이밍 컨트롤러와, 상기 액정표시장치의 구동에 요구되는 여러가지 구동전압들을 공급하는 전원 공급부를 구비한다.

[0004] 상기 액정표시패널은 화상이 표시되는 액티브 영역(Active Area, A/A) 및 화상이 표시되지 않는 더미영역(Dummy Area, D/A)으로 구분될 수 있다. 상기 액정표시패널의 더미영역(D/A)에는 게이트라인을 구동하기 위한 게이트 구동회로들이 형성될 수 있다. 상기 게이트 구동회로들은 상기 액정표시패널의 더미영역(D/A)에 직접 실장된 형태를 갖는다. 상기 게이트 구동회로들은 다수의 트랜지스터(TR)와 논리소자와 캐패시터 및 저항소자들로 이루어질 수 있다.

[0005] 상기 액정표시패널은 앞서 서술한 바와 같이 박막트랜지스터 어레이 기관과 컬러필터 기관이 일정한 셀-갭을 유지하여 합착되고 합착된 두 기관 사이에 형성된 액정층을 포함한다. 상기 액정표시패널은 상기 두 기관의 셀-갭을 일정하게 유지하며 상기 박막트랜지스터 어레이 기관이나 컬러필터 기관에 고정되는 컬럼 스페이서(또는 패

턴화된 스페이서)를 포함한다. 상기 컬럼 스페이서는 상기 액정표시패널의 액티브 영역(A/A) 및 더미 영역(D/A) 상에 모두 형성된다.

[0006] 한편, 상기 더미 영역(D/A)에도 상기 액티브 영역(A/A)과 마찬가지로 액정층이 형성된다. 상기 액정층의 유전율로 인해 상기 더미 영역(D/A)의 컬러필터 기관의 공통전극과 박막트랜지스터 어레이 기관의 게이트 구동회로들의 전극 사이에 기생 용량(Parasitic Capacitance)이 증가하게 된다. 이로 인해, 시정수(RC Delay)가 증가하게 되어 상기 더미 영역(D/A)의 게이트 구동회로들의 소비 전력이 증가하는 문제점이 발생된다.

발명의 내용

해결 하고자하는 과제

[0007] 본 발명은 액티브 영역(Active Area)을 제외한 영역(예를 들어, GIP 회로부)에 구비된 컬럼 스페이서의 구조를 다양하게 변형하여 상기 GIP 회로부에서 액정이 차지하는 면적을 감소시켜 상기 GIP 회로부에서 발생하는 RC 딜레이(시정수)를 최소화시킬 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.

[0008] 또한, 본 발명은 상기 GIP 회로부의 RC 딜레이를 최소화시켜 소비 전력을 감소시킬 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.

과제 해결수단

[0009] 본 발명의 실시예에 따른 액정표시장치는 박막트랜지스터, 화소전극, 다수의 게이트라인과 데이터라인이 형성되어 화상을 표시하는 액티브 영역과, 상기 다수의 게이트라인에 접속되는 게이트 구동회로를 구비한 더미 영역을 갖는 제1 기관과, 상기 제1 기관에 대항하며 상기 화소전극과의 사이에서 전계를 형성하는 공통전극과 상기 액티브 영역에 대응되도록 형성된 컬러필터 및 상기 액티브 영역과 더미 영역에 걸쳐 형성된 블랙 매트릭스를 구비한 제2 기관과, 상기 제1 및 제2 기관 사이의 셀-갭을 일정하게 유지하기 위해 상기 액티브 영역과 더미 영역 내에 형성된 컬럼 스페이서 및 상기 제1 및 제2 기관 사이에 형성된 액정층을 포함하며, 상기 더미 영역에 형성된 컬럼 스페이서의 두께는 상기 액티브 영역에 형성된 컬럼 스페이서의 두께보다 두껍다.

[0010] 본 발명의 제1 실시예에 따른 액정표시장치의 제조방법은 기관 상에 블랙 매트릭스 및 공통전극을 순차적으로 적층하는 단계와, 상기 블랙 매트릭스 및 공통전극이 적층된 기관 상에 감광막을 적층하는 단계 및 상기 감광막이 적층된 기관 상에 차단부와 투과부 및 반투과부로 구성된 하프 톤 마스크(Half Tone Mask)를 이용하여 상기 차단부에 대응하는 부분의 감광막은 그대로 남겨두고, 상기 투과부에 대응하는 부분은 완전히 제거되어 하부의 공통전극이 그대로 노출되며 상기 반투과부에 대응하는 부분은 표면으로부터 일부만 제거된 컬럼 스페이서를 형성하는 단계를 포함하고, 상기 컬럼 스페이서는 화상이 표시되지 않으며 게이트 구동회로부가 구비된 액정표시패널의 더미 영역에 위치한다.

[0011] 본 발명의 제2 실시예에 따른 액정표시장치의 제조방법은 기관 상에 블랙 매트릭스 및 공통전극을 순차적으로 적층하는 단계와, 상기 블랙 매트릭스 및 공통전극이 적층된 기관 상에 감광막을 적층하는 단계 및 상기 감광막이 적층된 기관 상에 차단부와 투과부 및 제1 및 제2 반투과부로 구성된 멀티 톤 마스크(Multi Ton Mask)를 이용하여 상기 차단부에 대응하는 부분의 감광막은 그대로 남겨두고, 상기 투과부에 대응하는 부분은 완전히 제거되어 하부의 공통전극이 그대로 노출되고, 상기 제1 및 제2 반투과부에 대응하는 부분은 표면으로부터 일부만 제거된 컬럼 스페이서를 형성하는 단계를 포함하고, 상기 컬럼 스페이서는 화상이 표시되지 않으며 게이트 구동회로부가 구비된 액정표시패널의 더미 영역에 위치한다.

효과

[0012] 본 발명에 따른 액정표시장치는 액티브 영역(Active Area, A/A)을 제외한 더미 영역(Dummy Area, D/A)에 형성되는 컬럼 스페이서의 두께를 두껍게 형성하는 등의 구조 변경을 통해 상기 더미 영역(Dummy Area, D/A)에서 액정이 차지하는 면적을 감소시켜 상기 더미 영역(Dummy Area, D/A)에 구비된 GIP 회로부에서 발생하는 RC Delay(시정수)를 최소화하여 소비 전력을 감소시킬 수 있다.

발명의 실시를 위한 구체적인 내용

[0013] 이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.

- [0014] 도 1은 본 발명에 따른 액정표시장치를 나타낸 도면이다.
- [0015] 도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 다수의 게이트라인과 데이터라인이 배열되어 화상을 표시하는 액정표시패널(100)과, 상기 액정표시패널(100)의 일측에 일정간격 이격된 데이터 인쇄회로기판(160)과, 상기 액정표시패널(100)과 데이터 인쇄회로기판(160) 사이에 위치하며 상기 액정표시패널(100)의 일측과 상기 데이터 인쇄회로기판(160)의 일측에 접속되는 다수의 데이터 테이프 캐리어 패키지(130)와, 상기 다수의 데이터 테이프 캐리어 패키지(130) 각각에 실장된 데이터 드라이버 집적회로(120)를 포함한다.
- [0016] 상기 액정표시패널(100)은 박막트랜지스터 어레이 기관(101) 및 컬러필터 기관(103)을 포함한다. 상기 다수의 게이트라인과 데이터라인은 상기 박막트랜지스터 어레이 기관(101) 상에 형성되어 화소 영역을 정의한다. 상기 컬러필터 기관(103) 상에는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인과 데이터라인 등을 가리는 블랙매트릭스 및 이들 모두를 덮는 공통전극이 형성된다.
- [0017] 상기 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103) 사이에는 액정층이 형성되며, 상기 박막트랜지스터 어레이 기관(101)의 일측 단면 및 일측 장변은 상기 컬러필터 기관(103)에 비해 돌출되어 있어 상기 박막트랜지스터 어레이 기관(101)은 상기 컬러필터 기관(103)에 비해 크다. 상기 화소영역에는 박막트랜지스터(TFT)와, 화소전극 및 상기 액정층의 액정셀(C1c)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(C1c)과 전단 게이트라인 사이에 형성될 수도 있으며, 액정셀(C1c)과 별도의 공통라인 사이에 형성될 수 있다.
- [0018] 상기 액정표시패널(100)은 화상이 표시되는 액티브 영역(A/A)과 화상이 표시되지 않고 상기 다수의 게이트라인을 구동하기 위한 게이트 구동회로부(110)가 위치하는 더미 영역(D/A)으로 구분될 수 있다. 상기 액정표시패널(100)의 액티브 영역(A/A) 및 더미 영역(D/A)에는 상기 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103)의 셀-갭을 균일하게 유지시키는 컬럼 스페이서(도시하지 않음)가 형성된다.
- [0019] 상기 데이터 테이프 캐리어 패키지(130)에는 데이터 드라이버 집적회로(120)가 형성되고 상기 데이터 드라이버 집적회로(120)들과 전기적으로 접속된 입력패드 및 출력패드들이 형성된다. 상기 데이터 테이프 캐리어 패키지(130)의 입력패드는 상기 데이터 인쇄회로기판(160)과 전기적으로 접속되고, 출력패드는 상기 액정표시패널(100)의 일부분과 전기적으로 접속된다. 따라서, 외부 시스템으로부터 제공된 디지털 영상신호가 상기 데이터 드라이버 집적회로(120)를 통해 아날로그 신호로 변환되어 상기 액정표시패널(100)의 데이터라인으로 공급된다.
- [0020] 상기 데이터 인쇄회로기판(160)에는 상기 게이트 구동회로부(110)와 데이터 드라이버 집적회로(120)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(140)와, 상기 액정표시패널(100)과 상기 게이트 구동회로부(110) 및 상기 데이터 드라이버 집적회로(120)의 구동을 위한 전원을 공급하는 전원 공급부(150)를 포함한다.
- [0021] 상기 액정표시패널(100)의 더미 영역(D/A)에 구비된 게이트 구동회로부(110)는 상기 다수의 게이트라인에 대응되는 다수의 스테이지를 구비하는데, 상기 다수의 스테이지 각각은 다수의 트랜지스터와 다수의 클럭신호가 공급되는 클럭신호라인들을 포함할 수 있다. 상기 다수의 스테이지들 각각에 구비된 트랜지스터의 구성 및 개수는 얼마든지 변경이 가능하다.
- [0022] 도 2는 도 1의 더미 영역을 I~ I'에 따라 절단한 단면을 나타낸 도면이다.
- [0023] 도 1 및 도 2에 도시된 바와 같이, 상기 액정표시패널(100)의 더미 영역(D/A)에도 액티브 영역(A/A)과 마찬가지로 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103)이 구비된다.
- [0024] 상기 박막트랜지스터 어레이 기관(101) 상에는 상기 게이트 구동회로부(110)를 구성하는 클럭신호라인들이 구비된 클럭부(Clock)와, 다수의 트랜지스터들이 구비된 구동부가 형성되고, 상기 클럭부(Clock) 및 구동부 상에는 보호층(105)이 형성되어 있다.
- [0025] 상기 컬러필터 기관(103) 상에는 블랙 매트릭스(107)와, 공통전극(109)이 순차적으로 형성된다. 이때, 상기 블랙 매트릭스(107)는 차광성을 갖는 크롬/산화크롬 이중층 또는 카본블랙, 산화티탄 등으로 된 유기막으로 사용될 수 있다.
- [0026] 상기 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103) 사이에는 일정한 셀-갭을 유지하도록 하는 컬럼 스페이서(170)가 위치한다. 또한, 상기 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103) 사이에는 액정층이 형성되고, 상기 박막트랜지스터 어레이 기관(101)과 컬러필터 기관(103)은 셀패턴(190)에 의해 합착된다.

- [0027] 상기 컬럼 스페이서(170)는 하프 톤 마스크(Half Tone Mask) 또는 멀티 톤 마스크(Multi Tone Mask)를 이용하여 상이한 두께를 갖게 형성된다.
- [0028] 도 3a 내지 도 3c는 본 발명의 제1 실시예에 따라 도 2의 컬럼 스페이서를 형성한 방법을 나타낸 도면이다.
- [0029] 도 3a에 도시된 바와 같이, 더미 영역(D/A)의 컬러필터 기관(103, 이하 "절연기관"이라 함) 상에 블랙 매트릭스(107)를 형성하고, 그 상부에 공통전극(109)을 형성한다. 상기 공통전극(109)은 공통전위가 인가되는 투명전극으로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide:IZO)를 사용한다.
- [0030] 상기 절연기관(103) 상에 순차적으로 형성된 블랙 매트릭스(107) 및 공통전극(109) 상에 감광막(175)을 증착한다.
- [0031] 상기 감광막(175)이 위치한 절연기관(103) 상에 도 3b에 도시된 바와 같이, 투과부(200a)와, 반 투과부(200b) 및 차단부(200c)로 구성된 마스크(200)를 위치시킨다. 다음으로, 상기 마스크(200)의 상부로 광을 조사하여 하부의 감광막(175)을 노광(exposure)하고 현상(develop)하는 공정을 진행한다. 이때, 상기 마스크(200)는 하프 톤 마스크(Half Tone Mask)이다.
- [0032] 상기 마스크(200)의 차단부(200c)에 대응하는 부분의 감광막(175)은 그대로 남아 있고, 상기 투과부(200a)에 대응하는 영역은 완전히 제거되어 하부의 공통전극(109)이 노출되고, 상기 반투과부(200b)에 대응한 영역은 표면으로부터 일부만이 제거된다.
- [0033] 이렇게 제거된 감광막(175)은 도 3c에 도시된 바와 같이 컬럼 스페이서(170)의 형태가 된다. 이때, 상기 컬럼 스페이서(170)는 도 1의 액정표시패널(100)의 액티브 영역(A/A)에 형성된 컬럼 스페이서(도시하지 않음)와 동일한 재질로 형성되며 동일 공정에서 행해진다.
- [0034] 상기 컬럼 스페이서(170)는 상기 하프 톤 마스크(200)로 인해 상기 공통전극(109)의 표면으로부터 일부만 제거된 단차부를 포함하며 상기 더미 영역(D/A)에서 차지하는 면적이 증가한다.
- [0035] 상기 더미 영역(D/A)에서 컬럼 스페이서(170)가 차지하는 면적이 증가하게 되면, 상기 더미 영역(D/A)에 위치하는 액정층이 차지하는 면적이 감소하게 된다. 상기 액정층이 상기 더미 영역(D/A) 내에서 차지하는 면적이 감소하게 됨에 따라 상기 액정층의 유전율에 의해 상기 더미 영역(D/A) 내의 공통전극(109)과 상기 게이트 구동회로부(110) 사이에서 발생하는 기생 용량을 최소화시킬 수 있다.
- [0036] 상기 더미 영역(D/A) 상에서 발생하는 기생 용량을 최소화시킴에 따라 상기 게이트 구동회로부(110)에서 RC 딜레이에 따른 신호왜곡을 방지하여 상기 게이트 구동회로부(110)의 출력특성을 향상시킬 수 있다.
- [0037] 상기 더미 영역(D/A)에 형성된 컬럼 스페이서(170)의 구조는 도면 상에 도시된 구조로 한정되는 것은 아니며, 상기 더미 영역(D/A) 내에서 액정층이 차지하는 면적을 감소시킬 수 있는 구조로 다양하게 변경이 가능하다.
- [0038] 도 4a 내지 도 4c는 본 발명의 제2 실시예에 따라 도 2의 컬럼 스페이서를 형성한 방법을 나타낸 도면이다.
- [0039] 도 4a에 도시된 바와 같이, 더미 영역(D/A)의 컬러필터 기관(103, 이하 "절연기관"이라 함) 상에 블랙 매트릭스(107)를 형성하고, 그 상부에 공통전극(109)을 형성한다. 상기 공통전극(109)은 공통전위가 인가되는 투명전극으로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide:IZO)를 사용한다.
- [0040] 상기 절연기관(103) 상에 순차적으로 형성된 블랙 매트릭스(107) 및 공통전극(109) 상에 감광막(175)을 증착한다.
- [0041] 상기 감광막(175)이 위치한 절연기관(103) 상에 도 4b에 도시된 바와 같이, 투과부(300a)와, 제1 반투과부(300b)와, 차단부(300c) 및 제2 반투과부(300d)로 구성된 마스크(300)를 위치시킨다. 다음으로, 상기 마스크(300) 상부로 광을 조사하여 하부의 감광막(175)을 노광(exposure)하고 현상(develop)하는 공정을 진행한다. 이때, 상기 마스크(300)는 멀티 톤 마스크(Multi Tone Mask)이다.
- [0042] 상기 멀티 톤 마스크(300)를 이용한 공정을 통해 상기 감광막(175)은 각 영역마다 두께가 차이가 난다. 이는 상기 멀티 톤 마스크(300)를 통해 조사되는 광의 투과량 차이에 기인한다. 즉, 상기 차단부(300c)를 통해 광이 투과되지 못하기 때문에 상기 차단부(300c)에 대응되는 부분은 그대로 남게 되고, 상기 제1 및 제2 반투과부(300b, 300d)를 통해서는 일부 광만이 투과하게 되어 일부 두께만 남게 되고, 상기 투과부(300a)를 통해 투과되는 광은 전부 투과되므로 이 부분의 감광막(175)은 완전하게 제거된다.
- [0043] 특히, 상기 제1 반투과부(300b)에 대응되는 부분의 감광막(175)은 상기 제2 반투과부(300d)에 대응되는 부분보

다 광 투과율이 많기 때문에 상기 제2 반투과부(300d)에 대응되는 부분의 두께보다 더 얇게 남게 된다.


- [0044] 다시 말해서, 상기 멀티 톤 마스크(300)의 차단부(300c)에 대응하는 부분의 감광막(175)은 그대로 남아 있고, 상기 투과부(300a)에 대응하는 영역은 완전히 제거되어 하부의 공통전극(109)이 그대로 노출된다. 상기 제1 및 제2 반투과부(300b, 300d)에 대응하는 영역은 표면으로부터 일부만이 제거되는데, 상기 제1 반투과부(300b)에 대응하는 부분의 두께가 상기 제2 반투과부(300d)에 대응되는 부분의 두께보다 더 얇게 남는다.
- [0045] 이렇게 제거된 감광막(175)은 도 4c에 도시된 바와 같이 컬럼 스페이서(270)의 형태가 된다. 이때, 상기 컬럼 스페이서(270)는 도 1의 액정표시패널(100)의 액티브 영역(A/A)에 형성된 컬럼 스페이서(도시하지 않음)와 동일한 재질로 형성되며 동일 공정에서 행해진다.
- [0046] 상기 컬럼 스페이서(270)는 상기 멀티 톤 마스크(300)로 인해 상기 공통전극(109)의 표면으로부터 일부만 제거된 단차부를 포함하며 상기 더미 영역(D/A)에서 차지하는 면적이 증가한다.
- [0047] 상기 더미 영역(D/A)에서 컬럼 스페이서(270)가 차지하는 면적이 증가하게 되면, 상기 더미 영역(D/A)에 위치하는 액정층이 차지하는 면적이 감소하게 된다. 상기 액정층이 상기 더미 영역(D/A) 내에서 차지하는 면적이 감소하게 됨에 따라 상기 액정층의 유전율에 의해 상기 더미 영역(D/A) 내의 공통전극(109)과 상기 게이트 구동회로부(110) 사이에서 발생하는 기생 용량을 최소화시킬 수 있다.
- [0048] 상기 더미 영역(D/A) 상에서 발생하는 기생 용량을 최소화시킴에 따라 상기 게이트 구동회로부(110)에서 RC 딜레이에 따른 신호왜곡을 방지하여 상기 게이트 구동회로부(110)의 출력특성을 향상시킬 수 있다.
- [0049] 상기 더미 영역(D/A)에 형성된 컬럼 스페이서(170)의 구조는 도면 상에 도시된 구조로 한정되는 것은 아니며, 상기 더미 영역(D/A) 내에서 액정층이 차지하는 면적을 감소시킬 수 있는 구조로 다양하게 변경이 가능하다.
- [0050] 도 5는 액정층의 두께와 기생용량의 관계 및 클럭신호라인의 왜곡과의 관계를 나타낸 파형도이다.
- [0051] 도 5에 도시된 바와 같이, 액정층(LC)의 두께가 증가하게 되면, 더미 영역(D/A)에 형성된 공통전극(도 2의 109)과 게이트 구동부(도 2의 110)의 클럭신호라인 사이에서 발생하는 기생 용량이 증가하는 것을 알 수 있다. 마찬가지로, 상기 액정층(LC)의 두께가 증가하게 되면, 상기 더미 영역(D/A)의 게이트 구동부(110)의 클럭신호라인에서 발생하는 딜레이가 증가하는 것을 알 수 있다.
- [0052] 이와 같이, 더미 영역(D/A) 내의 액정층의 두께가 증가하면 할수록 기생 용량 및 게이트 구동부(110)에서의 딜레이가 증가하게 된다.
- [0053] 따라서, 본 발명에 따른 액정표시장치는 게이트 구동회로부(110)가 형성된 더미 영역(D/A)에 위치하는 컬럼 스페이서의 두께를 변경하여 상기 더미 영역(D/A) 내에서 차지하는 액정의 면적을 감소시킴으로써, 상기 액정의 유전율로 인해 발생하는 기생 용량을 감소시켜 게이트 구동부의 출력특성을 향상시킬 수 있다.

도면의 간단한 설명


- [0054] 도 1은 본 발명에 따른 액정표시장치를 나타낸 도면.
- [0055] 도 2는 도 1의 더미 영역을 I~I'에 따라 절단한 단면을 나타낸 도면.
- [0056] 도 3a 내지 도 3c는 본 발명의 제1 실시예에 따라 도 2의 컬럼 스페이서를 형성한 방법을 나타낸 도면.
- [0057] 도 4a 내지 도 4c는 본 발명의 제2 실시예에 따라 도 2의 컬럼 스페이서를 형성한 방법을 나타낸 도면.
- [0058] 도 5는 액정층의 두께와 기생용량의 관계 및 클럭신호라인의 왜곡과의 관계를 나타낸 파형도.

도면


도면1




도면2




도면3a




도면3b




도면3c




도면4a




도면4b



도면4c



도면5



专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	KR1020110060659A	公开(公告)日	2011-06-08
申请号	KR1020090117311	申请日	2009-11-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	LEE CHANG DEOK 이창덕 YUN SAI CHANG 윤세창 HEO SEUNG HO 허승호 NAM YOU SUNG 남유성 OH DAE SEOK 오대석		
发明人	이창덕 윤세창 허승호 남유성 오대석		
IPC分类号	G02F1/1339 G02F1/1335		
CPC分类号	G02F1/13394 G02F1/13306 G02F2001/13396		
外部链接	Espacenet		

摘要(译)

用途：提供一种液晶显示器及其制造方法，以最小化GIP电路的RC延迟并使有源区中的柱状衬垫料的结构不同地变形。组成：活动区域通过形成薄膜晶体管，像素电极和用于显示图像的活动区域来显示图像。第二基板（103）具有黑色矩阵（107），该黑色矩阵（107）通过滤色器形成，该滤色器形成为对应于形成电场的公共电极（109）。在第一和第二衬底之间的有源区内形成柱状衬垫料（170）。

