



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2010-0073544
(43) 공개일자 2010년07월01일

(51) Int. Cl.

G09G 3/36 (2006.01) G09G 3/20 (2006.01)

G02F 1/133 (2006.01)

(21) 출원번호 10-2008-0132250

(22) 출원일자 2008년12월23일

심사청구일자 없음

(71) 출원인

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

채지은

경상북도 구미시 진평동 1037-21번지

문수환

경상북도 구미시 상모동 우방신세계타운 105동 901호

(74) 대리인

김용인, 박영복


전체 청구항 수 : 총 10 항

(54) 액정 표시장치의 구동장치와 그 구동방법

(57) 요약

본 발명은 데이터 구동 IC의 수를 줄일 수 있도록 하면서도 액정 패널에서의 데이터 충전량을 보상하여 표시 화질을 향상시키고 소비전력 또한 더욱 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것으로, 3색의 서브 화소들이 복수의 게이트 라인 방향으로는 동일 색으로 배열되고 복수의 데이터 라인 방향으로 3색이 교번적으로 배열됨과 아울러 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나씩의 데이터 라인과 공통으로 접속된 액정패널; 상기 복수의 데이터 라인을 구동하는 데이터 드라이버; 홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 4n-3번째 및 4n번째 게이트 라인들을 순차적으로 구동하는 제 1 게이트 드라이버; 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 4n-2번째 및 4n-1번째 게이트 라인들을 순차적으로 구동하는 제 2 게이트 드라이버; 및 상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터를 각각 정렬하여 상기 데이터 드라이버에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호와 데이터 제어신호를 생성하여 상기 제 1 및 제 2 게이트 드라이버와 상기 데이터 드라이버에 각각 공급하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.

대표도



특허청구의 범위

청구항 1

3색의 서브 화소들이 복수의 게이트 라인 방향으로는 동일 색으로 배열되고 복수의 데이터 라인 방향으로 3색이 교번적으로 배열됨과 아울러 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널;

상기 복수의 데이터 라인을 구동하는 데이터 드라이버;

홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-3$ 번째 및 $4n$ 번째 게이트 라인들을 순차적으로 구동하는 제 1 게이트 드라이버;

짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-2$ 번째 및 $4n-1$ 번째 게이트 라인들을 순차적으로 구동하는 제 2 게이트 드라이버; 및

상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터를 각각 정렬하여 상기 데이터 드라이버에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호와 데이터 제어신호를 생성하여 상기 제 1 및 제 2 게이트 드라이버와 상기 데이터 드라이버에 각각 공급하는 타이밍 컨트롤러를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.

청구항 2

제 1 항에 있어서,

상기 G_{4n-3} 번째 게이트 라인과 G_{4n-2} 번째 게이트 라인은

하나의 쌍을 이루고 상기 G_{4n-1} 번째 게이트 라인과 G_{4n} 번째의 게이트 라인이 또 하나의 쌍을 이루므로써 상기 복수의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인과 상기 $4n-2$ 번째 게이트 라인의 사이 및 상기 $4n-1$ 번째 게이트 라인과 상기 $4n$ 번째 게이트 라인의 사이들에 각각 배열된 것을 특징으로 하는 액정 표시장치의 구동장치.

청구항 3

제 2 항에 있어서,

상기의 서브 화소들 중 홀수 행에 위치한 홀수 열의 서브 화소들은

상기 $4n-3$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 홀수 열의 서브 화소들은 $4n-1$ 번째 게이트 라인에 각각 접속되며, 홀수 행에 위치한 짝수 열의 서브 화소들은 $4n-2$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 짝수 열의 서브 화소들은 $4n$ 번째 게이트 라인에 각각 접속된 것을 특징으로 하는 액정 표시 장치의 구동장치.

청구항 4

제 1 항에 있어서,

상기 복수의 게이트 라인들 중

홀수 번째 게이트 라인들과 짝수 번째의 게이트 라인들이 각각 하나 씩의 쌍을 이루고, 한 가로 행을 구성하는 동일 색의 서브 화소들 각각은 한 쌍을 이루는 각각의 홀수 번째 게이트 라인과 짝수 번째 게이트 라인의 사이에 배치되며, 홀수 열의 서브 화소들은 상기 홀수 번째의 게이트 라인들과 접속되고 짝수 열의 서브 화소들은 짝수 번째의 게이트 라인들과 각각 접속된 것을 특징으로 하는 액정 표시장치의 구동장치.

청구항 5

제 4 항에 있어서,

상기 제 1 게이트 드라이버는

홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 홀수 번째 게이트 라인들을 순차적으로 구동하며, 상

기 제 2 게이트 드라이버는 상기 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 짝수 번째 게이트 라인들을 순차적으로 구동하는 것을 특징으로 하는 액정 표시장치의 구동장치.

청구항 6

제 3 또는 제 5 항에 있어서,

상기 액정 패널은

상기 홀수 및 짝수 프레임 단위로 각각 다르게 데이터의 극성이 반전되는 홀수 및 짝수 프레임별 인버전 구동 방식으로 구동됨으로써 상기 홀수 및 짝수 별 각각의 프레임 기간들에 각각의 프레임 별로 데이터의 극성을 반전시킨 것을 특징으로 하는 액정 표시장치의 구동장치.

청구항 7

3색의 서브 화소들이 복수의 게이트 라인 방향으로 동일 색으로 배열되고 복수의 데이터 라인 방향으로 3색이 교번적으로 배열됨과 아울러 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널을 구비한 액정 표시장치의 구동방법에 있어서,

상기 복수의 데이터 라인을 구동하는 단계;

홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-3$ 번째 및 $4n$ 번째 게이트 라인들을 순차적으로 구동하는 단계;

짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-2$ 번째 및 $4n-1$ 번째 게이트 라인들을 순차적으로 구동하는 단계; 및

상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터를 각각 정렬하여 데이터 드라이버에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호와 데이터 제어신호를 생성하여 제 1 및 제 2 게이트 드라이버와 상기 데이터 드라이버에 각각 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.

청구항 8

제 7 항에 있어서,

상기 G_{4n-3} 번째 게이트 라인과 G_{4n-2} 번째 게이트 라인은

하나의 쌍을 이루고 상기 G_{4n-1} 번째 게이트 라인과 G_{4n} 번째의 게이트 라인이 또 하나의 쌍을 이루으로써 상기 복수의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인과 상기 $4n-2$ 번째 게이트 라인의 사이 및 상기 $4n-1$ 번째 게이트 라인과 상기 $4n$ 번째 게이트 라인의 사이들에 각각 배열된 것을 특징으로 하며,

상기의 서브 화소들 중 홀수 행에 위치한 홀수 열의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 홀수 열의 서브 화소들은 $4n-1$ 번째 게이트 라인에 각각 접속되며, 홀수 행에 위치한 짝수 열의 서브 화소들은 $4n-2$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 짝수 열의 서브 화소들은 $4n$ 번째 게이트 라인에 각각 접속된 것을 특징으로 하는 액정 표시 장치의 구동 방법.

청구항 9

제 7 항에 있어서,

상기 복수의 게이트 라인들 중

홀수 번째 게이트 라인들과 짝수 번째의 게이트 라인들이 각각 하나 씩의 쌍을 이루고, 한 가로 행을 구성하는 동일 색의 서브 화소들 각각은 한 쌍을 이루는 각각의 홀수 번째 게이트 라인과 짝수 번째 게이트 라인의 사이에 배치되며, 홀수 열의 서브 화소들은 상기 홀수 번째의 게이트 라인들과 접속되고 짝수 열의 서브 화소들은 짝수 번째의 게이트 라인들과 각각 접속된 것을 특징으로 하는 액정 표시장치의 구동방법.

청구항 10

제 9 항에 있어서,

상기 복수의 게이트 라인을 구동하는 단계는

홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 홀수 번째 게이트 라인들을 순차적으로 구동하는 단계, 및

상기 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 짝수 번째 게이트 라인들을 순차적으로 구동하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.

명세서

발명의 상세한 설명

기술 분야

[0001] 본 발명은 액정 표시장치에 관한 것으로, 특히 데이터 구동 IC의 수를 줄일 수 있도록 하면서도 액정 패널에서의 데이터 충전량을 보상하여 표시 화질을 향상시키고 소비전력 또한 더욱 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.

배경 기술

[0002] 액정 표시 장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절률, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정 표시 장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜서 편광판을 투과하는 광 투과율을 조절함으로써 영상을 표시한다.

[0003] 액정 표시 장치는 다수의 화소들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하는 데이터 드라이버 등을 포함한다.

[0004] 액정 패널의 각 화소는 데이터 신호에 따라 광 투과율을 조절하는 적, 녹, 청 서브 화소의 조합으로 원하는 색을 구현한다. 각 서브 화소는 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다.

[0005] 게이트 드라이버는 액정 패널의 게이트 라인들을 순차적으로 구동하는 다수의 게이트 집적 회로(Integrated Circuit; 이하, IC)를 포함한다.

[0006] 데이터 드라이버는 게이트 라인들 각각이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 액정 패널의 데이터 라인들로 공급하는 다수의 데이터 IC를 포함한다.

[0007] 데이터 IC는 디지털-아날로그 컨버터 등과 같은 복잡한 회로 구성을 포함하여 제조 원가가 높고, 액정 패널의 데이터 라인의 수가 게이트 라인 보다 많으므로 게이트 IC들 보다 많은 데이터 IC들이 필요하다. 이에 따라, 액정 표시장치의 제조 원가를 감소시키기 위하여 액정 패널의 해상도는 그대로 유지하면서 데이터 IC의 수를 줄일 수 있는 방안이 고려되었다.

[0008] 예를 들면, 데이터 IC의 수를 줄이기 위하여, 한 데이터 라인의 양측에 위치한 오드 및 이븐 서브 화소를 상기 데이터 라인을 이용하여 순차 구동하는 구조를 이용하여 데이터 라인의 수를 반감시킨 액정 패널이 제안되었다.

[0009] 그러나 오드 및 이븐 서브 화소를 한 데이터 라인의 양측에 위치시켜 데이터 IC의 수를 감소시키는 경우, 데이터 IC의 수는 반감되지만 시분할 구동으로 인한 데이터 충전량 또한 반감되기 때문에 가로선 또는 세로선 얼룩과 같은 화질 불량이 발생하는 문제점이 있다. 근래에는 각종 표시장치들이 대형화되는 추세에 있기 때문에 종래의 데이터 IC가 반감된 구성보다도 더욱 데이터 IC의 수를 더 줄일 수 있으면서도 화질의 불량을 방지할 수 있도록 한 액정 표시장치가 절실히 요구되고 있다.

발명의 내용

해결 하고자하는 과제

[0010] 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 구동 IC의 수를 줄일 수 있도록 하면서도 액정

패널에서의 데이터 충전량을 보상하여 표시 화질을 향상시키고 소비전력 또한 더욱 감소시킬 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법을 제공하는 데 그 목적이 있다.

과제 해결수단

- [0011] 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 3색의 서브 화소들이 복수의 게이트 라인 방향으로 동일 색으로 배열되고 복수의 데이터 라인 방향으로 3색이 교번적으로 배열됨과 아울러 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널; 상기 복수의 데이터 라인을 구동하는 데이터 드라이버; 홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-3$ 번째 및 $4n$ 번째 게이트 라인들을 순차적으로 구동하는 제 1 게이트 드라이버; 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-2$ 번째 및 $4n-1$ 번째 게이트 라인들을 순차적으로 구동하는 제 2 게이트 드라이버; 및 상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터를 각각 정렬하여 상기 데이터 드라이버에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호와 데이터 제어신호를 생성하여 상기 제 1 및 제 2 게이트 드라이버와 상기 데이터 드라이버에 각각 공급하는 타이밍 컨트롤러를 구비한 것을 특징으로 한다.
- [0012] 상기 G_{4n-3} 번째 게이트 라인과 G_{4n-2} 번째 게이트 라인은 하나의 쌍을 이루고 상기 G_{4n-1} 번째 게이트 라인과 G_{4n} 번째의 게이트 라인이 또 하나의 쌍을 이루므로써 상기 복수의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인과 상기 $4n-2$ 번째 게이트 라인의 사이 및 상기 $4n-1$ 번째 게이트 라인과 상기 $4n$ 번째 게이트 라인의 사이들에 각각 배열된 것을 특징으로 한다.
- [0013] 상기의 서브 화소들 중 홀수 행에 위치한 홀수 열의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 홀수 열의 서브 화소들은 $4n-1$ 번째 게이트 라인에 각각 접속되며, 홀수 행에 위치한 짝수 열의 서브 화소들은 $4n-2$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 짝수 열의 서브 화소들은 $4n$ 번째 게이트 라인에 각각 접속된 것을 특징으로 한다.
- [0014] 상기 복수의 게이트 라인들 중 홀수 번째 게이트 라인들과 짝수 번째의 게이트 라인들이 각각 하나 씩의 쌍을 이루고, 한 가로 행을 구성하는 동일 색의 서브 화소들 각각은 한 쌍을 이루는 각각의 홀수 번째 게이트 라인과 짝수 번째 게이트 라인의 사이에 배치되며, 홀수 열의 서브 화소들은 상기 홀수 번째의 게이트 라인들과 접속되고 짝수 열의 서브 화소들은 짝수 번째의 게이트 라인들과 각각 접속된 것을 특징으로 한다.
- [0015] 상기 제 1 게이트 드라이버는 홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 홀수 번째 게이트 라인들을 순차적으로 구동하며, 상기 제 2 게이트 드라이버는 상기 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 짝수 번째 게이트 라인들을 순차적으로 구동하는 것을 특징으로 한다.
- [0016] 상기 액정 패널은 상기 홀수 및 짝수 프레임 단위로 각각 다르게 데이터의 극성이 반전되는 홀수 및 짝수 프레임 임별 인버전 구동 방식으로 구동됨으로써 상기 홀수 및 짝수 별 각각의 프레임 기간들에 각각의 프레임 별로 데이터의 극성을 반전시킨 것을 특징으로 한다.
- [0017] 또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 3색의 서브 화소들이 복수의 게이트 라인 방향으로 동일 색으로 배열되고 복수의 데이터 라인 방향으로 3색이 교번적으로 배열됨과 아울러 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널을 구비한 액정 표시장치의 구동방법에 있어서, 상기 복수의 데이터 라인을 구동하는 단계; 홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-3$ 번째 및 $4n$ 번째 게이트 라인들을 순차적으로 구동하는 단계; 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 $4n-2$ 번째 및 $4n-1$ 번째 게이트 라인들을 순차적으로 구동하는 단계; 상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터를 각각 정렬하여 데이터 드라이버에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호와 데이터 제어신호를 생성하여 제 1 및 제 2 게이트 드라이버와 상기 데이터 드라이버에 각각 공급하는 단계를 포함한 것을 특징으로 한다.
- [0018] 상기 G_{4n-3} 번째 게이트 라인과 G_{4n-2} 번째 게이트 라인은 하나의 쌍을 이루고 상기 G_{4n-1} 번째 게이트 라인과 G_{4n} 번째의 게이트 라인이 또 하나의 쌍을 이루므로써 상기 복수의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인과 상기 $4n-2$ 번째 게이트 라인의 사이 및 상기 $4n-1$ 번째 게이트 라인과 상기 $4n$ 번째 게이트 라인의 사이들에 각각 배열된 것을 특징으로 하며, 상기의 서브 화소들 중 홀수 행에 위치한 홀수 열의 서브 화소들은 상기 $4n-3$ 번째 게이트 라인에 각각 접속되고 짝수 행에 위치한 홀수 열의 서브 화소들은 $4n-1$ 번째 게이트 라인에 각각 접속되며, 홀수 행에 위치한 짝수 열의 서브 화소들은 $4n-2$ 번째 게이트 라인에 각각 접속되고 짝수 행에

위치한 짝수 열의 서브 화소들은 $4n$ 번째 게이트 라인에 각각 접속된 것을 특징으로 한다.

[0019] 상기 복수의 게이트 라인들 중 홀수 번째 게이트 라인들과 짝수 번째의 게이트 라인들이 각각 하나 씩의 쌍을 이루고, 한 가로 행을 구성하는 동일 색의 서브 화소들 각각은 한 쌍을 이루는 각각의 홀수 번째 게이트 라인과 짝수 번째 게이트 라인의 사이에 배치되며, 홀수 열의 서브 화소들은 상기 홀수 번째의 게이트 라인들과 접속되고 짝수 열의 서브 화소들은 짝수 번째의 게이트 라인들과 각각 접속된 것을 특징으로 한다.

[0020] 상기 복수의 게이트 라인을 구동하는 단계는 홀수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 홀수 번째 게이트 라인들을 순차적으로 구동하는 단계 및 상기 짝수 번째 프레임 기간 동안 상기 게이트 라인들 중 상기 짝수 번째 게이트 라인들을 순차적으로 구동하는 단계를 포함한 것을 특징으로 한다.

효 과

[0021] 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 종래의 액정패널에 비해 3배에서 6배까지 데이터 구동 IC의 수를 감소시킬 수 있다. 또한, 본 발명의 액정 표시장치의 구동장치 및 그 구동방법은 액정 패널에서의 데이터 충전량을 보상하여 표시 화질을 향상시킴과 아울러, 인버전 방식을 전환하여 소비전력 또한 더욱 감소시킬 수 있다.

발명의 실시를 위한 구체적인 내용

[0022] 이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

[0023] 도 1은 본 발명의 제 1 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.

[0024] 도 1에 도시된 액정 표시장치는 3색의 서브 화소(R,G,B)들이 복수의 게이트 라인(G_{4n-3} , G_{4n-1} 및 G_{4n-2} , G_{4n}) 방향으로는 동일 색으로 배열되고 데이터 라인(D_1 내지 D_m) 방향으로 3색이 교번적으로 배열됨과 아울러, 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널(2); 액정패널(2)에 구비된 복수의 데이터 라인(D_1 내지 D_m)을 구동하는 데이터 드라이버(4); 홀수 번째 프레임 기간 동안 게이트 라인(G_{4n-3} , G_{4n-2} , G_{4n-1} , G_{4n})들 중 $4n-3$ 번째 및 $4n$ 번째 게이트 라인들(G_{4n-3} , G_{4n})을 순차적으로 구동하는 제 1 게이트 드라이버(6); 짝수 번째 프레임 기간 동안 게이트 라인(G_{4n-3} , G_{4n-2} , G_{4n-1} , G_{4n})들 중 $4n-2$ 번째 및 $4n-1$ 번째 게이트 라인들(G_{4n-2} , G_{4n-1})을 순차적으로 구동하는 제 2 게이트 드라이버(8); 및 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터(I_Data)를 정렬하여 데이터 드라이버(4)에 공급함과 아울러 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호(GCS1, GCS2)와 데이터 제어신호(DCS)를 생성하여 제 1 및 제 2 게이트 드라이버(6,8)와 데이터 드라이버(4)에 각각 공급하는 타이밍 컨트롤러(10)를 구비한다.

[0025] 액정패널(2)의 화소 매트릭스를 구성하는 복수의 서브 화소들은 적색, 녹색, 청색 서브 화소(R,G,B)로 구분되어 복수의 데이터 라인(D_1 내지 D_m) 및 복수의 게이트 라인(G_{4n-3} , G_{4n-2} , G_{4n-1} , G_{4n})에 의해 정의되는 영역마다 형성된다.

[0026] 본 발명의 제 1 실시 예의 경우, G_{4n-3} 번째 게이트 라인(G_{4n-3})과 G_{4n-2} 번째 게이트 라인(G_{4n-2})은 하나의 쌍을 이루고, G_{4n-1} 번째 게이트 라인(G_{4n-1})과 G_{4n} 번째의 게이트 라인(G_{4n})이 또 하나의 쌍을 이룬다. 이에 따라, 복수의 서브 화소(R,G,B)들은 $4n-3$ 번째 게이트 라인(G_{4n-3})과 $4n-2$ 번째 게이트 라인(G_{4n-2})의 사이 및 $4n-1$ 번째 게이트 라인(G_{4n-1})과 $4n$ 번째 게이트 라인(G_{4n})의 사이들에 각각 배열된다. 여기서, 상기의 n 은 1 이상의 자연수이다.

[0027] 상기의 서브 화소들 중 홀수 행에 위치한 홀수 열의 서브 화소들은 $4n-3$ 번째 게이트 라인(G_{4n-3})에 각각 접속되며, 짝수 행에 위치한 홀수 열의 서브 화소들은 $4n-1$ 번째 게이트 라인(G_{4n-1})에 각각 접속된다. 아울러, 홀수 행에 위치한 짝수 열의 서브 화소들은 $4n-2$ 번째 게이트 라인(G_{4n-2})에 각각 접속되며, 짝수 행에 위치한 짝수 열의 서브 화소들은 $4n$ 번째 게이트 라인(G_{4n})에 각각 접속된다.

[0028] 한편, 데이터 라인(D_1 내지 D_m) 각각은 양측에 위치한 홀수 열의 서브 화소들 및 짝수 열의 서브 화소들과 공통 접속된다. 다시 말하여, 각각의 데이터 라인(D_1 내지 D_m)은 그 데이터 라인과 인접하여 왼쪽에 위치한 홀수 열의 서브 화소들 각각과 해당 박막 트랜지스터(TFT)를 통해 접속되고, 그 데이터 라인과 인접하여 오른쪽에 위치한 짝수 열의 서브 화소들 각각과 해당 박막 트랜지스터(TFT)를 통해 접속된다. 그리고 각각의 서브 화소들(R,G,B)은 복수의 데이터 라인(D_1 내지 D_m) 방향으로 3색(적색, 녹색, 청색)이 반복적으로 배치됨과 아울러

상기 복수의 게이트 라인($G_{4n-3}, G_{4n-2}, G_{4n-1}, G_{4n}$)의 방향으로 동일한 색이 배치된다. 따라서, 한 데이터 라인과 접속된 홀수 열의 서브 화소들과 짝수 열의 서브 화소들은 해당 박막 트랜지스터(TFT)를 통해 서로 다른 게이트 라인 즉, 홀수 또는 짝수 번째의 게이트 라인들(G_{4n-3}, G_{4n-1} 또는 G_{4n-2}, G_{4n})과 각각 접속되어 홀수 또는 짝수 프레임 단위로 구동된다. 이와 같이, 동일 색으로 배치된 가로 행에서 같은 데이터 라인과 접속된 한 쌍의 서브 화소 즉, 홀수 열의 서브 화소와 짝수 열의 서브 화소는 상기 한 쌍의 게이트 라인(G_{4n-3}, G_{4n-2} 또는 G_{4n-1}, G_{4n}) 중 서로 다른 게이트 라인과 접속되어서 짝수 및 홀수 번째의 프레임 단위로 순차 구동된다.

[0029] 도 1에 도시된 액정 패널(2)은 소비 전력 감소를 위하여 홀수 및 짝수 프레임 단위로 각각 다르게 데이터의 극성이 반전되는 홀수 및 짝수 프레임별 인버전 구동 방식으로 구동된다. 이에 따라, 홀수 번째의 게이트 라인들(G_{4n-3}, G_{4n-1})에 접속된 서브 화소들은 홀수 프레임 기간에서 동일한 극성의 데이터를 충전하고, 짝수 번째의 게이트 라인들(G_{4n-2}, G_{4n})에 접속된 서브 화소들은 짝수 프레임 기간에서 동일한 극성의 데이터를 충전한다. 그리고 홀수 및 짝수 별 각각의 프레임 기간들에 각각의 프레임 별로 데이터의 극성이 반전된다. 상술한 바와 같이, 본 발명에서는 홀수 및 짝수 프레임별로 각각의 프레임 단위의 데이터 극성이 반전되어 소비전력을 감소시킬 수 있지만, 서브 화소들(R,G,B)과 게이트 라인들($G_{4n-3}, G_{4n-2}, G_{4n-1}, G_{4n}$)의 배치 구성에 따라 시각적으로는 1도트 인버전 방식으로 구동되는 것으로 인지된다. 이에 따라, 본 발명의 액정패널(2)과 그 구동방식은 소비전력을 감소 시키면서도 화질을 향상시킬 수 있다.

[0030] 데이터 드라이버(4)는 타이밍 컨트롤러(10)로부터의 데이터 제어신호(DCS) 예를 들어, 소스 스타트 펄스(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여, 타이밍 컨트롤러(10)로부터 홀수 및 짝수 프레임 단위로 정렬된 영상 데이터(Data)를 아날로그 전압 즉, 영상 신호로 변환한다.

[0031] 구체적으로, 데이터 드라이버(4)는 SSC에 따라 입력되는 홀수 번째 또는 짝수 번째 프레임의 영상 데이터(Data)를 래치한 후, SOE 신호에 응답하여 각 게이트 라인(GL_1 내지 GL_n)에 스캔 펄스가 공급되는 1수평 주기마다 1수평 라인 분의 영상신호를 각 데이터 라인(DL_1 내지 DL_m)에 공급한다. 이때, 데이터 드라이버(4)는 상기 타이밍 컨트롤러(10)로부터의 극성 제어신호에 응답하여 정렬된 영상 데이터(Data)의 계조 값에 따라 소정 레벨을 가지는 정극성(+) 또는 부극성(-)의 감마전압을 선택하고 선택된 감마전압을 영상 신호로 각 데이터 라인(DL_1 내지 DL_m)에 공급한다. 상술한 바와 같이, 데이터 드라이버(4)는 액정 패널(2)의 각 서브 화소(R,G,B)들이 홀수 및 짝수 별 각각의 프레임 기간들에 각각의 프레임 별로 데이터 극성이 반전되도록 정극성(+) 또는 부극성(-)의 영상신호를 각 데이터 라인(DL_1 내지 DL_m)에 공급한다.

[0032] 제 1 게이트 드라이버(6)는 타이밍 컨트롤러(10)로부터 홀수 번째 프레임 기간마다 입력되는 제 1 게이트 제어신호(GCS1) 예를 들어, 게이트 스타트 펄스(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호에 응답하여 스캔 펄스를 순차 발생한다. 그리고 순차적으로 발생된 스캔 펄스들을 자신에 연결된 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 순차적으로 공급한다. 다시 말하여, 제 1 게이트 제어신호(GCS1)는 매 프레임 기간 중 홀수 번째 프레임 기간에만 제 1 게이트 드라이버(6)에 공급된다. 제 1 게이트 드라이버(6)는 이러한 제 1 게이트 제어신호(GCS1)에 응답하여 홀수 번째 프레임 기간마다 GSP를 GSC에 따라 쉬프트 시켜서 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 스캔 펄스 예를 들어, 게이트 온 전압을 순차적으로 공급한다. 그리고, 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 게이트 온 전압이 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. 여기서, 제 1 게이트 드라이버(6)는 스캔 펄스의 펄스 폭을 GOE 신호에 따라 제어한다.

[0033] 제 2 게이트 드라이버(8)는 타이밍 컨트롤러(10)로부터 짝수 번째 프레임 기간마다 입력되는 제 2 게이트 제어신호(GCS2) 다시 말해, GSP, GSC, GOE 신호에 응답하여 스캔 펄스를 순차 발생한다. 그리고 순차적으로 발생된 게이트 온 전압들을 자신에 연결된 4n-2번째 및 4n-1번째의 게이트 라인들(G_{4n-2}, G_{4n-1})에 순차적으로 공급한다. 구체적으로, 제 2 게이트 제어신호(GCS2)는 매 프레임 기간 중 짝수 번째 프레임 기간에만 제 2 게이트 드라이버(8)에 공급된다. 제 2 게이트 드라이버(8)는 이러한 제 2 게이트 제어신호(GCS2)에 응답하여 짝수 번째 프레임 기간 마다 GSP를 GSC에 따라 쉬프트 시켜서 4n-2번째 및 4n-1번째의 게이트 라인들(G_{4n-2}, G_{4n-1})에 게이트 온 전압들을 순차적으로 공급한다. 그리고, 4n-2번째 및 4n-1번째의 게이트 라인들(G_{4n-2}, G_{4n-1})에 게이트 온 전압이 공급되지 않는 기간에는 게이트 오프 전압을 공급한다. 마찬가지로, 제 2 게이트 드라이버(8)는 스캔 펄스의 펄스 폭을 GOE 신호에 따라 제어한다.

[0034] 타이밍 컨트롤러(10)는 외부로부터 입력되는 영상 데이터(I_Data)를 액정패널(2)의 구동에 알맞도록 정렬하여

홀수 프레임 및 짝수 프레임별로 데이터 드라이버(4)에 공급한다. 구체적으로, 타이밍 컨트롤러(10)는 입력된 영상 데이터(I_Data) 중 홀수 프레임에 표시될 영상 데이터 즉, 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-4}, G_{4n})에 접속된 서브 화소들을 통해 홀수 프레임에 표시되는 영상 데이터들을 정렬하여 홀수 프레임 기간에 표시될 수 있도록 데이터 드라이버(4)에 공급한다. 아울러, 타이밍 컨트롤러(10)는 입력된 영상 데이터(I_Data) 중 짝수 프레임에 표시될 영상 데이터 즉, 4n-2번째 및 4n-1번째의 게이트 라인들(G_{4n-2}, G_{4n-1})에 접속된 서브 화소들을 통해 짝수 프레임에 표시되는 영상 데이터들을 정렬하여 짝수 프레임 기간에 표시될 수 있도록 데이터 드라이버(4)에 공급한다.

[0035] 또한, 타이밍 컨트롤러(10)는 외부로부터 입력되는 동기신호 즉, 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync) 중 적어도 하나를 이용하여 제 1 및 제 2 게이트 제어신호(GCS1, GCS2)와 함께 데이터 제어신호(DCS)를 생성하고, 이를 제 1 및 제 2 게이트 드라이버(6, 8)와 함께 데이터 드라이버(4)에 각각 공급함으로써 제 1 및 제 2 게이트 드라이버(6, 8)와 함께 데이터 드라이버(4)를 제어한다.

[0036] 구체적으로, 타이밍 컨트롤러(8)는 홀수 프레임 기간에는 제 1 게이트 제어신호(GCS1)와 함께 데이터 제어신호(DCS)를 생성하여 제 1 게이트 드라이버(6)와 데이터 드라이버(4)에 각각 공급한다. 이때, 제 2 게이트 드라이버(8)에는 제 2 게이트 제어신호(GCS2) 중 적어도 하나 예를 들어, SSP 신호를 공급하지 않음으로써 제 2 게이트 드라이버(8)를 대기 모드로 전환시킨다. 반면, 짝수 프레임 기간에는 제 2 게이트 제어신호(GCS2)와 함께 데이터 제어신호(DCS)를 생성하여 제 2 게이트 드라이버(6)와 데이터 드라이버(4)에 각각 공급한다. 아울러, 제 1 게이트 드라이버(6)에는 제 1 게이트 제어신호(GCS1) 중 적어도 하나 예를 들어, SSP 신호를 공급하지 않음으로써 제 1 게이트 드라이버(6)를 대기 모드로 전환시킨다.

[0037] 도 2는 홀수 번째 프레임 기간의 구동방법을 설명하기 위한 파형도이다. 그리고, 도 3은 홀수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면이다.

[0038] 도 2 및 도 3에 도시된 바와 같이, 홀수 프레임 기간에 영상을 표시하기 위해서 타이밍 컨트롤러(10)는 홀수 프레임 기간에 표시되는 영상 데이터(O_R, G, B)를 정렬하여 데이터 드라이버(4)에 적어도 한 수평라인 단위로 공급한다. 그리고, 타이밍 컨트롤러(10)는 제 1 게이트 제어신호(GCS1)와 데이터 제어신호(DCS)를 생성하여 제 1 게이트 드라이버(6)와 데이터 드라이버(4)에 각각 공급하게 된다.

[0039] 이에, 데이터 드라이버(4)는 홀수 프레임 기간 내에 표시될 영상 데이터(O_R, G, B)를 아날로그의 영상 신호로 변환하여 매 수평기간 단위로 각각의 데이터 라인(D₁ 내지 D_m)에 공급한다. 그리고, 제 1 게이트 드라이버(6)는 제 1 게이트 제어신호(GCS1)에 응답하여 홀수 번째 프레임 기간 내에 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 게이트 온 전압들을 순차적으로 공급한다. 그리고, 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 게이트 온 전압이 공급되지 않는 기간에는 게이트 오프 전압을 공급한다.

[0040] 이에 따라, 도 3에 도시된 바와 같이 가장 상단의 수평 행에 배열된 적색(R)의 서브 화소들 중 4n-3번째 게이트 라인(G_{4n-3})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 적색의 영상 신호(O_R)를 충전하게 된다. 다음으로, 두 번째 단의 수평 행에 배열된 녹색(G)의 서브 화소들 중 4n번째 게이트 라인(G_{4n})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 녹색의 영상 신호(O_G)를 충전하게 된다. 이 후, 세 번째 단의 수평 행에 배열된 청색(B)의 서브 화소들 중 4n-3번째 게이트 라인(G_{4n-3})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 청색의 영상 신호(O_B)를 충전하게 된다. 이와 같은 방법으로 홀수 번째 프레임 기간 내에서는 순차적 게이트 온 전압이 공급되는 4n-3번째 및 4n번째의 게이트 라인들(G_{4n-3}, G_{4n})에 접속된 서브 화소들이 순차적으로 홀수 프레임 영상 데이터(O_R, G, B)들을 충전하여 영상을 표시한다.

[0041] 도 4는 짝수 번째 프레임 기간의 구동방법을 설명하기 위한 파형도이다. 그리고, 도 5는 짝수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면이다.

[0042] 도 4 및 도 5에 도시된 바와 같이, 짝수 프레임 기간에 영상을 표시하기 위해서 타이밍 컨트롤러(10)는 짝수 프레임 기간에 표시되는 영상 데이터(E_R, G, B)를 정렬하여 데이터 드라이버(4)에 적어도 한 수평라인 단위로 공급한다. 그리고, 타이밍 컨트롤러(10)는 제 2 게이트 제어신호(GCS2)와 데이터 제어신호(DCS)를 생성하여 제 2 게이트 드라이버(8)와 데이터 드라이버(4)에 각각 공급하게 된다.

[0043] 이에, 데이터 드라이버(4)는 짝수 프레임 기간 내에 표시될 영상 데이터(E_R, G, B)를 아날로그의 영상 신호로 변환하여 매 수평기간 단위로 각각의 데이터 라인(D₁ 내지 D_m)에 공급한다. 그리고, 제 2 게이트 드라이버(8)는 제 2 게이트 제어신호(GCS2)에 응답하여 짝수 번째 프레임 기간 내에 4n-2번째 및 4n-1번째의 게이트 라인들

(G_{4n-2}, G_{4n-1})에 게이트 온 전압들을 순차적으로 공급한다. 그리고, 4n-2번째 및 4n-1번째의 게이트 라인들 (G_{4n-2}, G_{4n-1})에 게이트 온 전압이 공급되지 않는 기간에는 게이트 오프 전압을 공급한다.

[0044] 이에 따라, 도 5에 도시된 바와 같이 가장 상단의 수평 행에 배열된 적색(R)의 서브 화소들 중 4n-2번째 게이트 라인(G_{4n-2})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 적색의 영상 신호(E_R)를 충전하게 된다. 다음으로, 두 번째 단의 수평 행에 배열된 녹색(G)의 서브 화소들 중 4n-1번째 게이트 라인(G_{4n-1})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 녹색의 영상 신호(E_G)를 충전하게 된다. 이 후, 세 번째 단의 수평 행에 배열된 청색(B)의 서브 화소들 중 4n-2번째 게이트 라인(G_{4n-2})을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D₁ 내지 D_m)으로 공급되는 청색의 영상 신호(E_B)를 충전하게 된다. 이와 같은 방법으로 짝수 번째 프레임 기간 내에서는 순차적 게이트 온 전압이 공급되는 4n-2번째 및 4n-1번째의 게이트 라인들(G_{4n-2}, G_{4n-1})에 접속된 서브 화소들이 순차적으로 짝수 프레임 영상 데이터(D_R, G_B)들을 충전하여 영상을 표시한다.

[0045] 이상 상술한 바와 같이, 본 발명의 제 1 실시 예에 따른 액정 표시장치는 액정패널(2)에 구비된 3색의 서브 화소들(R, G, B)이 각 게이트 라인(G_{4n-3}, G_{4n-1} 및 G_{4n-2}, G_{4n}) 방향으로 동일 색으로 배열되고 데이터 라인(D₁ 내지 D_m) 방향으로 3색(R, G, B)이 교번적으로 배열됨과 아울러, 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인을 공유하도록 배치된다. 이에 따라, 본 발명에서는 데이터 드라이버(4)를 이루는 데이터 구동 IC의 수를 종래의 액정패널에 비해 3배에서 6배까지 감소시킬 수 있다. 또한, 프레임 인버전 방식을 수행하면서도 도트 인버전 방식을 수행하는 효과를 볼 수 있기 때문에 소비 전력을 감소시키면서도 표시 화질을 더욱 향상시킬 수 있다.

[0046] 도 6은 본 발명의 제 2 실시 예에 따른 액정 표시장치를 나타낸 구성도이다.

[0047] 도 6에 도시된 액정 표시장치는 3색의 서브 화소(R, G, B)들이 홀수 번째 게이트 라인(GL1, GL3, GL5, ... GLn-1)과 짝수 번째 게이트 라인(GL2, GL4, GL6, ... GLn)의 사이마다 동일 색으로 배열되고 복수의 데이터 라인(D₁ 내지 D_m) 방향으로 3색이 교번적으로 배열됨과 아울러, 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인과 공통으로 접속된 액정패널(12); 상기 액정패널(12)에 구비된 복수의 데이터 라인(D₁ 내지 D_m)을 구동하는 데이터 드라이버(14); 홀수 번째 프레임 기간 동안 상기 게이트 라인(G₁ 내지 G_n)들 중 홀수 번째 게이트 라인들(GL1, GL3, GL5, ... GLn-1)을 순차적으로 구동하는 제 1 게이트 드라이버(16); 짝수 번째 프레임 기간 동안 상기 게이트 라인(G₁ 내지 G_n)들 중 짝수 번째 게이트 라인들(GL2, GL4, GL6, ... GLn)을 순차적으로 구동하는 제 2 게이트 드라이버(18); 및 상기 홀수 및 짝수 번째의 프레임 기간별로 외부로부터 입력되는 영상 데이터(I_{Data})를 정렬하여 상기 데이터 드라이버(14)에 공급함과 아울러 상기 홀수 및 짝수 번째의 프레임 기간별로 서로 다른 제 1 및 제 2 게이트 제어신호(GCS1, GCS2)와 데이터 제어신호(DCS)를 생성하여 상기 제 1 및 제 2 게이트 드라이버(16, 18)와 데이터 드라이버(14)에 각각 공급하는 타이밍 컨트롤러(20)를 구비한다.

[0048] 액정패널(2)의 화소 매트릭스를 구성하는 복수의 화소들 각각은 적색, 녹색, 청색 서브 화소(R, G, B)로 구분되어 복수의 데이터 라인(D₁ 내지 D_m) 및 복수의 게이트 라인(G₁ 내지 G_n)에 의해 정의되는 영역마다 형성된다.

[0049] 본 발명의 제 2 실시 예의 경우, 홀수 번째 게이트 라인(GL1, GL3, GL5, ... GLn-1)들과 짝수 번째의 게이트 라인(GL2, GL4, GL6, ... GLn)들이 각각 하나 씩의 쌍을 이룬다. 이에 따라, 한 가로 행을 구성하는 동일 색의 서브 화소들 각각은 한 쌍을 이루는 게이트 라인 즉, 홀수 번째 게이트 라인과 짝수 번째 게이트 라인(G₁과 G₂, G₃과 G₄, G₅와 G₆ ... G₋₁과 G_n)들의 사이에 배치되어서, 상기 홀수 번째 또는 짝수 번째 게이트 라인들(G₁ 및 G₂, G₃ 및 G₄, G₅ 및 G₆ ... G₋₁ 및 G_n) 중 어느 하나와 접속된다.

[0050] 동일 색으로 배치된 가로 행에서 같은 데이터 라인과 접속된 한 쌍의 서브 화소 즉, 홀수 열의 서브 화소와 짝수 열의 서브 화소는 상기 한 쌍의 게이트 라인(G₁과 G₂, G₃과 G₄, G₅와 G₆ ... G₋₁과 G_n) 중 서로 다른 게이트 라인과 접속되어서 짝수 및 홀수 번째의 프레임 단위로 순차 구동된다. 더욱 구체적으로, 동일 색으로 배치된 가로 행에서 상기의 서브 화소들 중 홀수 열의 서브 화소들은 홀수 번째의 게이트 라인(GL1, GL3, GL5, ... GLn-1)들과 접속되고 짝수 열의 서브 화소들은 짝수 번째의 게이트 라인(GL2, GL4, GL6, ... GLn)들과 접속된다.

[0051] 데이터 라인(D₁ 내지 D_m) 각각은 양측에 위치한 홀수 열의 서브 화소들 및 짝수 열의 서브 화소들과 공통 접속된다. 다시 말하여, 각각의 데이터 라인(D₁ 내지 D_m)은 그 데이터 라인과 인접하여 왼쪽에 위치한 홀수 열

의 서브 화소들 각각과 해당 박막 트랜지스터(TFT)를 통해 접속되고, 그 데이터 라인과 인접하여 오른쪽에 위치한 짝수 열의 서브 화소들 각각과 해당 박막 트랜지스터(TFT)를 통해 접속된다.

[0052] 그리고 한 데이터 라인과 접속된 홀수 열의 서브 화소들과 짝수 열의 서브 화소들은 해당 박막 트랜지스터(TFT)를 통해 서로 다른 게이트 라인 즉, 홀수 또는 짝수 번째의 게이트 라인들(G_1 내지 G_n)과 각각 접속되어 홀수 또는 짝수 프레임 단위로 구동된다.

[0053] 제 2 실시 예에 따른 액정 패널(12)은 제 1 실시 예에 따른 액정패널(2)과 마찬가지로 소비 전력 감소를 위하여 홀수 및 짝수 프레임 단위로 데이터의 극성이 반전되는 홀수 및 짝수 프레임별 인버전 구동 방법으로 구동된다. 이에 따라, 홀수 번째의 게이트 라인들($GL1, GL3, GL5, \dots GLn-1$)에 접속된 서브 화소들은 홀수 프레임 기간에서 동일한 극성의 데이터를 충전하고, 짝수 번째의 게이트 라인들($GL2, GL4, GL6, \dots GLn$)에 접속된 서브 화소들은 짝수 프레임 기간에서 동일한 극성의 데이터를 충전한다. 그리고 홀수 및 짝수 별 각각의 프레임 기간들에 각각의 프레임 별로 데이터의 극성이 반전된다.

[0054] 본 발명의 제 2 실시 예에 따른 데이터 드라이버(14)는 제 1 실시 예에 따른 데이터 드라이버(4)와 동일하기 때문에 그에 대한 구체적인 설명은 상술한 제 1 실시 예에서의 설명으로 대신하기로 한다.

[0055] 제 1 게이트 드라이버(16)는 타이밍 컨트롤러(20)로부터 홀수 번째 프레임 기간마다 입력되는 제 1 게이트 제어 신호(GCS1)에 응답하여 스캔 펄스를 순차 발생한다. 그리고 순차적으로 발생된 스캔 펄스들을 자신에 연결된 홀수 번째의 게이트 라인들($GL1, GL3, GL5, \dots GLn-1$)에 순차적으로 공급한다.

[0056] 제 2 게이트 드라이버(18)는 타이밍 컨트롤러(20)로부터 짝수 번째 프레임 기간마다 입력되는 제 2 게이트 제어 신호(GCS2)에 응답하여 스캔 펄스를 순차 발생한다. 그리고 순차적으로 발생된 스캔 펄스들을 자신에 연결된 짝수 번째의 게이트 라인들($GL2, GL4, GL6, \dots GLn$)에 순차적으로 공급한다.

[0057] 타이밍 컨트롤러(20)는 외부로부터 입력된 영상 데이터(I_Data) 중 홀수 프레임에 표시될 영상 데이터 즉, 홀수 번째의 게이트 라인들($GL1, GL3, GL5, \dots GLn-1$)에 접속된 서브 화소들을 통해 홀수 프레임에 표시되는 영상 데이터들을 정렬하여 홀수 프레임 기간에 표시될 수 있도록 데이터 드라이버(4)에 공급한다. 아울러, 타이밍 컨트롤러(20)는 입력된 영상 데이터(I_Data) 중 짝수 프레임에 표시될 영상 데이터 즉, 짝수 번째의 게이트 라인들($GL2, GL4, GL6, \dots GLn$)에 접속된 서브 화소들을 통해 짝수 프레임에 표시되는 영상 데이터들을 정렬하여 짝수 프레임 기간에 표시될 수 있도록 데이터 드라이버(4)에 공급한다. 또한, 타이밍 컨트롤러(10)는 외부로부터 입력되는 동기신호(DCLK, DE, Hsync, Vsync) 중 적어도 하나를 이용하여 제 1 및 제 2 게이트 제어신호(GCS1, GCS2)와 함께 데이터 제어신호(DCS)를 생성하고, 이를 제 1 및 제 2 게이트 드라이버(16, 18)와 함께 데이터 드라이버(14)에 각각 공급함으로써 제 1 및 제 1 게이트 드라이버(16, 18)와 함께 및 데이터 드라이버(14)를 제어한다. 타이밍 컨트롤러(20)에 대한 더욱 구체적인 설명은 상술한 제 1 실시 예에 따른 타이밍 컨트롤러(10)의 설명으로 대신하기로 한다.

[0058] 도 7은 제 2 실시 예에 따른 홀수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면이다.

[0059] 도 7에 도시된 바와 같이, 가장 상단의 수평 행에 배열된 적색(R)의 서브 화소들 중 1번째 게이트 라인(G_1)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는 적색의 영상 신호(O_R)를 충전하게 된다. 다음으로, 두 번째 단의 수평 행에 배열된 녹색(G)의 서브 화소들 중 3번째 게이트 라인(G_3)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는 녹색의 영상 신호(O_G)를 충전하게 된다. 이 후, 세 번째 단의 수평 행에 배열된 청색(B)의 서브 화소들 중 5번째 게이트 라인(G_5)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는 청색의 영상 신호(O_B)를 충전하게 된다. 이와 같은 방법으로 홀수 번째 프레임 기간 내에서는 순차적 게이트 온 전압이 공급되는 홀수 번째의 게이트 라인들($GL1, GL3, GL5, \dots GLn-1$)에 접속된 서브 화소들이 순차적으로 홀수 프레임 영상 데이터(O_R, G, B)들을 충전하여 영상을 표시한다.

[0060] 도 8은 제 2 실시 예에 따라 짝수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면이다.

[0061] 도 8에 도시된 바와 같이, 가장 상단의 수평 행에 배열된 적색(R)의 서브 화소들 중 2번째 게이트 라인(G_2)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는 적색의 영상 신호(E_R)를 충전하게 된다. 다음으로, 두 번째 단의 수평 행에 배열된 녹색(G)의 서브 화소들 중 4번째 게이트 라인(G_4)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는 녹색의 영상 신호(E_G)를 충전하게 된다. 이 후, 세 번째 단의 수평 행에 배열된 청색(B)의 서브 화소들 중 6번째 게이트 라인(G_6)을 통해 게이트 온 전압이 공급되는 서브 화소들은 각 데이터 라인(D_1 내지 D_m)으로 공급되는

청색의 영상 신호(E_B)를 충전하게 된다. 이와 같은 방법으로 짝수 번째 프레임 기간 내에서는 순차적 게이트 온 전압이 공급되는 짝수 번째의 게이트 라인들(GL₂, GL₄, GL₆, ...GL_n)에 접속된 서브 화소들이 순차적으로 짝수 프레임 영상 데이터(D_{R,G,B})들을 충전하여 영상을 표시한다.

[0062] 이상 상술한 바와 같이, 본 발명의 제 2 실시 예에 따른 액정 표시장치는 액정패널(2)에 구비된 3색의 서브 화소들(R,G,B)이 게이트 라인(G₁ 내지 G_n) 방향으로는 동일 색으로 배열되고, 데이터 라인(D₁ 내지 D_m) 방향으로 3색(R,G,B)이 교번적으로 배열됨과 아울러, 홀수 열 및 짝수 열에 배치된 서브 화소들이 하나 씩의 데이터 라인을 공유하도록 배치된다. 이에 따라, 본 발명에서는 데이터 드라이버(14)를 이루는 데이터 구동 IC의 수를 종래의 액정패널에 비해 3배에서 6배까지 감소시킬 수 있다. 또한, 프레임 인버전 방식을 수행하면서도 도트 인버전 방식을 수행하는 효과를 볼 수 있기 때문에 소비 전력을 감소시키면서도 표시 화질을 더욱 향상시킬 수 있다.

[0063] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 간단한 설명

[0064] 도 1은 본 발명의 제 1 실시 예에 따른 액정 표시장치를 나타낸 구성도.

[0065] 도 2는 홀수 번째 프레임 기간의 구동방법을 설명하기 위한 파형도.

[0066] 도 3은 홀수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면.

[0067] 도 4는 짝수 번째 프레임 기간의 구동방법을 설명하기 위한 파형도.

[0068] 도 5는 짝수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면.


[0069] 도 6은 본 발명의 제 2 실시 예에 따른 액정 표시장치를 나타낸 구성도.

[0070] 도 7은 제 2 실시 예에 따른 홀수 번째 프레임 기간에 데이터 충전되는 서브 화소들을 나타낸 도면.


[0071] 도 8은 제 2 실시 예에 따라 짝수 번째 프레임 기간에 데이터 충전되는 서브 화소.

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



专利名称(译)	液晶显示装置的驱动装置及其驱动方法		
公开(公告)号	KR1020100073544A	公开(公告)日	2010-07-01
申请号	KR1020080132250	申请日	2008-12-23
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	CHAE JI EUN 채지은 MOON SU HWAN 문수환		
发明人	채지은 문수환		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3648 G09G2310/0297 G09G2310/02		
代理人(译)	金勇 年轻的小公园		
其他公开文献	KR101341906B1		
外部链接	Espacenet		

摘要(译)

本发明涉及一种液晶显示器的驱动装置及其驱动方法，即使在减少数据驱动集成电路的数量时也能补偿液晶面板的数据充电容量，并且提高了显示清晰度，而且还减少了液晶显示器的数据。功耗。并且，子像素被布置为其中3色的子像素与多个栅极线方向结合并且其中3个颜色被布置在多个数据线方向并且被布置在奇数列和偶数列中的颜色的子像素当前驱动的数据驱动器的栅极线之间的时间是 $4n-3$ ：不均匀帧周期和 $4n$ 数栅极线数据线为1和连接的液晶面板：当前驱动的第一栅极驱动器的栅极线中连续 $4n-2$ 的多条数据线：偶数编号的转向帧持续时间和 $4n-1$ 条栅极线连续地当前驱动的第二栅极驱动器具有从外部输入的视频数据根据偶数转数和奇数的帧持续时间以及提供的相应时序控制器，产生数据驱动器不同的第一和第二栅极控制信号以及数据控制信号。包含在第一和第二栅极驱动器和数据驱动器中。R，G，B子像素，液晶面板，栅极线，反转模式。

