



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2013-0016904
(43) 공개일자 2013년02월19일

(51) 국제특허분류(Int. Cl.)
G02F 1/1343 (2006.01) G06F 3/041 (2006.01)
G02F 1/1333 (2006.01)
(21) 출원번호 10-2011-0079102
(22) 출원일자 2011년08월09일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울특별시 영등포구 여의대로 128(여의도동)
(72) 발명자
박재훈
경기도 파주시 월롱면 덕은리 정다운마을 103동 1317호
유재성
서울특별시 송파구 올림픽로 99, 115동 1302호 (잠실동, 잠실엘스)
정호영
대구광역시 수성구 신매로 91, 협화아파트 213동 107호 (신매동)
(74) 대리인
특허법인천문

전체 청구항 수 : 총 9 항


(54) 발명의 명칭 액정 표시장치

(57) 요약

본 발명은 사용자의 터치를 센싱하기 위한 센싱 전극을 구비한 액정 표시장치에 관한 것이다.

본 발명의 실시 예에 따른 액정 표시장치는 제1 기판 및 제2 기판; 상기 제1 기판 상에서 서로 교차 배열되어 픽셀 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 픽셀 영역 내에 형성된 픽셀 전극; 상기 픽셀 전극과 함께 전계를 형성함과 아울러 사용자의 터치를 센싱하는 역할을 하는 제1 공통전극 및 제2 공통전극; 상기 제2 기판 상에서 셀갭을 유지하기 위해 형성된 컬럼 스페이서; 상기 컬럼 스페이서 상에 형성되어, 인접한 제1 공통전극들을 전기적으로 연결시키는 제1 센싱 라인; 및 상기 제1 공통 전극과 상기 제1 센싱 라인 사이에 형성되는 배향막;을 포함하고, 상기 배향막에는 상기 제1 공통전극과 상기 제1 센싱 라인을 콘택시키는 전류 패스가 형성된 것을 특징으로 한다.

대표도 - 도3



특허청구의 범위

청구항 1

제1 기관 및 제2 기관;

상기 제1 기관 상에서 서로 교차 배열되어 픽셀 영역을 정의하는 게이트 라인 및 데이터 라인;

상기 픽셀 영역 내에 형성된 픽셀 전극;

상기 픽셀 전극과 함께 전계를 형성함과 아울러 사용자의 터치를 센싱하는 역할을 하는 제1 공통전극 및 제2 공통전극;

상기 제2 기관 상에서 셀갭을 유지하기 위해 형성된 컬럼 스페이서;

상기 컬럼 스페이서 상에 형성되어, 인접한 제1 공통전극들을 전기적으로 연결시키는 제1 센싱 라인; 및

상기 제1 공통 전극과 상기 제1 센싱 라인 사이에 형성되는 배향막;을 포함하고,

상기 배향막에는 상기 제1 공통전극과 상기 제1 센싱 라인을 컨택시키는 전류 패스가 형성된 것을 특징으로 하는 액정 표시장치.

청구항 2

제 1 항에 있어서, 상기 배향막은,

제1 공통전극 및 제2 공통전극 상에 형성된 제1 배향막 및 상기 제1 센싱 라인 상에 형성되는 제2 배향막을 포함하는 것을 특징으로 하는 액정 표시장치.

청구항 3

제 1 항에 있어서,

상기 배향막에 형성된 상기 전류 패스는 상기 제1 공통 전극에 20V 및 5mA의 직류 전원을 10초 동안 공급하여 형성된 것을 특징으로 하는 액정 표시장치.

청구항 4

제 1 항에 있어서,

상기 제1 센싱 라인에 의해 로우(row) 방향으로 인접한 제1 공통전극들이 연결되어 로우 방향의 터치 위치를 검출하기 위한 복수의 로우 공통전극 블록을 구성하는 것을 특징으로 하는 액정 표시장치.

청구항 5

제 4 항에 있어서,

상기 복수의 로우 공통전극 블록은 상기 전류 패스에 의해 최대 저항이 35[Ω] 이하의 균일한 저항 값을 가지는 것을 특징으로 하는 액정 표시장치.

청구항 6

제 1 항에 있어서,

상기 제1 기관에 형성되어 인접한 제2 공통전극들을 연결시키는 제2 센싱 라인을 포함하는 것을 특징으로 하는 액정 표시장치.

청구항 7

제 6 항에 있어서,

상기 제2 센싱 라인에 의해 컬럼(column) 방향으로 인접한 제2 공통전극들이 연결되어 컬럼 방향의 터치 위치를

검출하기 위한 복수의 컬럼 공통전극 블록을 구성하는 것을 특징으로 하는 액정 표시장치.

청구항 8

제 1 항에 있어서,

상기 배향막은 폴리이미드 또는 폴리비닐알코올로 0.1 μ m ~ 700 μ m의 두께를 가지도록 형성된 것을 특징으로 하는 액정 표시장치.

청구항 9

제 1 항에 있어서,

상기 제1 공통전극 하부에 형성되어 상기 제1 공통전극의 저항을 낮추는 금속층을 더 포함하는 것을 특징으로 하는 액정 표시장치.

명세서

기술 분야

[0001] 본 발명은 액정 표시장치에 관한 것으로서, 보다 구체적으로는 사용자의 터치를 센싱하기 위한 센싱 전극을 구비한 액정 표시장치에 관한 것이다.

배경 기술

- [0002] 액정 표시장치는 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
- [0003] 액정 표시장치는 하부기관, 상부기관, 및 상기 양 기관 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
- [0004] 이와 같은 액정 표시장치는 그 입력 수단으로서 마우스나 키보드가 일반적이지만, 네비게이션(navigation), 휴대용 단말기 및 가전 제품 등의 경우에는 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있는 터치 스크린이 많이 적용되고 있다.
- [0005] 이하에서는, 터치 스크린이 적용된 종래 기술에 따른 액정 표시장치에 대해서 상세히 설명하기로 한다.
- [0006] 도 1은 종래 기술에 따른 액정 표시장치의 개략적인 단면도이다.
- [0007] 도 1에 도시된 바와 같이, 종래의 액정 표시장치는 액정 패널(10) 및 터치 스크린(20)을 포함하여 이루어진다.
- [0008] 액정 패널(10)은 화상을 디스플레이 하는 것으로서, 하부 기관(12), 상부 기관(14) 및 양 기관(12, 14) 사이에 형성된 액정층(16)을 포함하여 이루어진다.
- [0009] 터치 스크린(20)은 상기 액정 패널(10)의 상면에 형성되어 사용자의 터치를 센싱하는 것으로서, 터치 기관(22), 상기 터치 기관(22)의 하면에 형성된 제1 센싱 전극(24), 및 상기 터치 기관(22)의 상면에 형성된 제2 센싱 전극(26)을 포함하여 이루어진다.
- [0010] 상기 제1 센싱 전극(24)은 상기 터치 기관(22)의 하면에서 가로 방향으로 배열되고, 상기 제2 센싱 전극(26)은 상기 터치 기관(22)의 상면에서 세로 방향으로 배열되어 있다.
- [0011] 따라서, 사용자가 소정 위치를 터치하게 되면, 터치된 위치에서 상기 제1 센싱 전극(24)과 제2 센싱 전극(26) 사이의 커패시턴스(capacitance)가 변화되고, 커패시턴스가 변화된 위치를 센싱함으로써 사용자의 터치 위치를 센싱할 수 있게 된다.
- [0012] 그러나, 이와 같은 종래의 액정 표시장치는 상기 액정 패널(10)의 상면에 별도의 터치 스크린(20)이 형성된 구조이기 때문에, 상기 터치 스크린(20)으로 인해서 전체 두께가 증가되고, 제조 공정이 복잡하고, 또한 제조 단가가 증가되는 단점이 있다.

발명의 내용

해결하려는 과제

- [0013] 본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 사용자의 터치를 센싱하기 위한 센싱 전극을 액정 패널 내부에 내장함으로써, 종래와 같이 액정 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소될 수 있는 액정 표시장치를 제공하는 것을 목적으로 한다.
- [0014] 위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0015] 본 발명의 실시 예에 따른 액정 표시장치는 제1 기판 및 제2 기판; 상기 제1 기판 상에서 서로 교차 배열되어 픽셀 영역을 정의하는 게이트 라인 및 데이터 라인; 상기 픽셀 영역 내에 형성된 픽셀 전극; 상기 픽셀 전극과 함께 전계를 형성함과 아울러 사용자의 터치를 센싱하는 역할을 하는 제1 공통전극 및 제2 공통전극; 상기 제2 기판 상에서 셀갭을 유지하기 위해 형성된 컬럼 스페이서; 상기 컬럼 스페이서 상에 형성되어, 인접한 제1 공통전극들을 전기적으로 연결시키는 제1 센싱 라인; 및 상기 제1 공통전극과 상기 제1 센싱 라인 사이에 형성되는 배향막;을 포함하고, 상기 배향막에는 상기 제1 공통전극과 상기 제1 센싱 라인을 콘택시키는 전류 패스가 형성된 것을 특징으로 한다.

발명의 효과

- [0016] 본 발명은 액정 구동을 위한 전계 형성을 위해 이용되는 공통전극을 사용자의 터치를 센싱하기 위한 센싱 전극으로 활용함으로써, 종래와 같이, 액정 패널 상면에 별도의 터치 스크린을 구성할 필요가 없어, 두께가 감소하고, 제조 공정도 단순화되며, 제조 단가도 감소되는 효과가 있다.
- [0017] 특히, 본 발명의 실시 예에 따른 액정 표시장치는 제1 공통전극에 일정한 전기적 스트레스를 가함으로써, 배향막에 전류 패스(current path)를 형성시켜 로우 공통전극과 제1 센싱 라인의 콘택 저항을 낮출 수 있다. 이를 통해, 로우 센싱 라인들이 균일하면서도 낮은 저항을 가지게 하여 터치 센싱 성능을 높일 수 있다.
- [0018] 위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악 될 수도 있을 것이다.

도면의 간단한 설명

- [0019] 도 1은 종래의 액정 표시장치의 개략적인 단면도.
 도 2는 본 발명의 실시 예에 따른 액정 표시장치의 개략적인 평면도.
 도 3은 도2의 A1-A2라인에 따른 단면도.
 도 4는 로우 공통전극 및 컬럼 스페이서 콘택 영역의 등가 회로도.
 도 5는 로우 공통전극과 제1 센싱 라인 사이의 형성된 배향막에 전류 패스를 형성시키는 방법을 나타내는 도면.
 도 6 내지 도 8은 로우 공통전극과 컬럼 스페이서의 콘택 저항이 낮아지는 것을 나타내는 도면.
 도 9는 본 발명의 다른 실시 예에 따른 액정 표시장치를 나타내는 단면도.

발명을 실시하기 위한 구체적인 내용

- [0020] 이하, 도면을 참조로 본 발명의 실시 예에 대해서 상세히 설명하기로 한다.
- [0021] 도 2는 본 발명의 실시 예에 따른 액정 표시장치의 개략적인 평면도이고, 도 3은 도2의 A1-A2라인에 따른 단면도이다. 도 2 및 도 3에서는 백라이트 유닛 및 구동 회로부의 도시는 생략하였으며, 도 3에서는 로우 공통전극과 센싱 라인이 콘택되는 영역의 단면을 도시하고 있다.
- [0022] 도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 액정 표시장치는 액정층(미도시)을 사이에 두고 서로 합착된 제1 기판(100, TFT 어레이 기판)과 제2 기판(200, 컬러필터 어레이 기판)을 포함하여 이루어진다.

- [0023] 제1 기관(100, TFT 어레이 기관)에는 스위칭 소자로서 TFT(thin film transistor, 미도시)가 형성되어 있고, 액정을 구동시키는 전극 쌍으로서 픽셀 전극(pixel electrode, 미도시)과 공통전극(140)이 형성되어 있다.
- [0024] 도 2에서는 액정을 구동하는 전극으로 기능함과 더불어 사용자의 터치를 센싱하기 위한 센싱 전극으로 기능하는 공통전극(140)만을 도시하였다.
- [0025] 공통전극(140)이 센싱 전극으로 기능하기 위해서, 공통전극(140)은 TFT 어레이 기관(100)의 전체 면에 하나의 몸체(one body)로 형성되는 것이 아니라 소정의 형태의 패턴으로 형성된다.
- [0026] 즉, 공통전극(140)은 복수 개의 제1 공통전극(141, 로우 공통전극) 및 복수 개의 제2 공통전극(142, 컬럼 공통전극)으로 구성된다. 상기 복수 개의 제1 공통전극(141) 및 복수 개의 제2 공통전극(142)은 블록으로 형성된다.
- [0027] 이러한, 복수 개의 제1 공통전극(141)에 의해서 사용자가 터치한 Y축 위치를 센싱할 수 있고, 복수 개의 제2 공통전극(142)에 의해서 사용자가 터치한 X축 위치를 센싱할 수 있다.
- [0028] 제1 공통전극 블록 및 상기 제2 공통전극 블록의 크기는 손가락 또는 펜의 터치면 등을 고려하여 적절하게 형성할 수 있다. 예로서, 제1 공통전극 블록 및 제2 공통전극 블록은 수십 개 내지 수백 개의 픽셀에 대응하는 크기로 형성될 수 있다.
- [0029] 또한, 상기 제1 공통전극 블록 및 상기 제2 공통전극 블록 각각은 하나의 몸체로 형성될 수도 있지만, 복수 개의 전극들이 전기적으로 연결되어 형성될 수도 있다.
- [0030] 이하에서는, 센싱 전극으로 기능하는 제1 공통전극(141) 및 제2 공통전극(142)에 대해서 보다 상세히 설명하기로 한다.
- [0031] 사용자가 터치한 Y축 위치를 센싱하기 위해서, 제2 공통전극(142)들은 세로 방향(컬럼 방향)으로 길게 형성된 구조로 이루어진다. 이와 같은 구조의 제2 공통전극(142)들 각각이 세로 방향에서 소정 간격으로 이격되어 전체적으로 스트라이프(stripe) 형상으로 이루어져 있다.
- [0032] 이때, 제2 공통전극(142)들은 제1 기관(100, TFT 어레이 기관) 상에 형성된 제2 센싱 라인(150)에 의해 연결되게 된다.
- [0033] 따라서, 사용자가 소정 위치를 터치하게 되면, 소정 간격으로 이격된 복수 개의 제2 공통전극(142)들 중에서 커패시턴스(capacitance)가 변화되는 제2 공통전극(142)이 인지되고, 그에 따라 사용자가 터치한 Y축 위치를 센싱할 수 있게 된다.
- [0034] 이어서, 사용자가 터치한 X축 위치를 센싱하기 위해서, 복수 개의 제1 공통전극(141)들 각각은 세로 방향에서 소정 간격으로 이격된 구조로 이루어져 있다. 다만, 상기 제1 공통전극(141)이 가로 방향으로 길게 형성되면, 제1 공통전극(141)과 제2 공통전극(142)이 서로 전기적으로 연결되어 사용자가 터치한 X축 위치 및 Y축 위치를 센싱할 수 없게 된다.
- [0035] 따라서, 상기 제1 공통전극(141)은 가로 방향으로 길게 형성되지 않고, 가로 방향에서도 소정 간격으로 이격된 구조로 이루어져 있다. 이때, 제1 공통전극(141)들은 제2 기관(200, 컬러필터 어레이 기관) 상에 형성된 제1 센싱 라인(250)에 의해 연결되게 된다.
- [0036] 결과적으로, 도 2에 도시된 바와 같이, 제1 공통전극(141)들 및 제2 공통전극(142)들은 바둑판 형상으로 이루어진다.
- [0037] 특히, 가로 방향에서는, 복수 개의 제1 공통전극(141)들 사이에 제2 공통전극(142)이 형성되어 있고, 세로 방향에서는, 복수 개의 제1 공통전극(141)들 사이에 제2 공통전극(142)이 형성되어 있지 않게 된다.
- [0038] 이와 같이, 가로 방향에서, 상기 제2 공통전극(142)을 사이에 두고 복수 개의 제1 공통전극(141)들이 소정 간격으로 이격되어 있기 때문에, 상기 복수 개의 제1 공통전극(141)들을 가로 방향으로 연결시킬 필요가 있다.
- [0039] 이와 같은 복수 개의 제1 공통전극(141)들을 가로 방향으로 연결시키는 것은 상기 제2 기관(200, 컬러필터 어레이 기관)에 형성된 컬럼 스페이스(240) 및 제1 센싱 라인(250)을 통해 이루어지며, 이하에서 그에 대해서 설명하기로 한다.
- [0040] 도 3에 도시된 바와 같이, 제2 기관(200, 컬러필터 어레이 기관) 상에는 광 누설을 방지하기 위한 차광층(미도시)이 형성되고, 상기 차광층 사이에 컬러 필터(미도시)가 형성되어 있다.


- [0041] 상기 컬럼 필터 상에 오버 코트층(220)이 형성되고, 상기 오버 코트층(220) 상에 셀갭(cell gap) 유지를 위한 컬럼 스페이서(240)가 형성되어 있다.
- [0042] 여기서, 오버 코트층(220)은 1.4 ~ 1.5 μ m의 두께로 형성되고, 컬럼 스페이서는 2.4 μ m의 두께로 형성될 수 있다.
- [0043] 컬럼 스페이서(240) 위에 제1 센싱 라인(250)이 형성되고, 제1 센싱 라인(250) 위에는 액정의 배향을 위한 제2 배향막(270), alignment layer)이 형성되어 있다.
- [0044] 여기서, 제1 센싱 라인(250)은 몰리브덴(Mo)으로 0.5 μ m의 두께로 형성될 수 있고, 상기 제2 배향막(270)은 폴리이미드(PI) 또는 폴리비닐알코올(PVA)로 0.1 μ m ~ 700 μ m의 두께를 가지도록 형성될 수 있다.
- [0045] 도면에 도시되지 않았지만, 제1 기판(100, TFT 어레이 기판) 상에는, 게이트 라인, 데이터 라인, 박막 트랜지스터(TFT), 픽셀 전극, 및 공통전극(140)을 포함하여 이루어진다.
- [0046] 앞에서 설명한 바와 같이, 공통 전극(140)은 제1 공통전극(141) 및 제2 공통전극(142)으로 구성되고, 공통 전극(140) 위에 제1 배향막(170)이 형성되어 있다.
- [0047] 상기 게이트 라인은 제1 기판(100, TFT 어레이 기판) 상에서 제1 방향, 예로서 가로 방향으로 배열되어 있고, 상기 데이터 라인은 상기 제1 기판(100, TFT 어레이 기판) 상에서 제2 방향, 예로서 세로 방향으로 배열되어 있다.
- [0048] 이와 같이 게이트 라인과 데이터 라인이 서로 교차 배열되어 복수 개의 픽셀 영역이 정의된다. 상기 게이트 라인과 데이터 라인은 곧은 직선으로 형성될 수도 있고, 굽은 직선으로 형성될 수도 있다.
- [0049] 박막 트랜지스터(TFT)는 스위칭 소자로서 상기 게이트 라인과 데이터 라인이 교차하는 영역에 형성된다. 상기 박막 트랜지스터(TFT)는 게이트 전극, 액티브, 소스 전극 및 드레인 전극을 포함하여 이루어진다.
- [0050] 상기 게이트 전극은 상기 게이트 라인에서 분기되어 있고, 상기 소스 전극은 상기 데이터 라인에서 분기되어 있고, 상기 드레인 전극은 상기 소스 전극과 마주하고 있다.
- [0051] 이와 같은 박막 트랜지스터(TFT)의 구성은, 상기 게이트 전극이 상기 액티브 아래에 위치하는 바텀 게이트(bottom gate) 구조 또는 상기 게이트 전극이 상기 액티브 위에 위치하는 탑 게이트(top gate) 구조 등 다양하게 변경될 수 있다.
- [0052] 상기 픽셀 전극은 상기 픽셀 영역 각각에 형성되어 있으며, 이와 같은 픽셀 전극은 상기 박막 트랜지스터(TFT)의 드레인 전극과 전기적으로 연결되어 있다. 특히, 상기 픽셀 전극은 상기 드레인 전극과 직접 연결될 수 있지만, 반드시 그에 한정되는 것은 아니다.
- [0053] 상기 공통전극(140)은 상기 픽셀 전극과 함께 전계를 형성하여 액정층을 구동시키는 역할을 하는 것으로서, 특히, 상기 공통전극(140)은 상기 픽셀 영역에서 하나 이상의 슬릿(Slit)을 구비할 수 있다.
- [0054] 따라서, 상기 슬릿을 통해서 상기 픽셀 전극과 상기 공통전극(140) 사이에 프린지 필드(fringe field)가 형성되고, 이와 같은 프린지 필드에 의해서 액정이 구동될 수 있다.
- [0055] 여기서, 공통전극(140)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 0.05 μ m를 가지도록 형성된다. 상기 제1 배향막(170)은 폴리이미드(PI) 또는 폴리비닐알코올(PVA)로 0.1 μ m ~ 700 μ m의 두께를 가지도록 형성될 수 있다.
- [0056] 도 3에서는 제1 공통전극(141)들을 가로 방향으로 연결시키는 역할을 수행하는 컬럼 스페이서(240)와 제1 센싱 라인(250)을 도시하였으며, 그 외의 구성들에 대해서는 간략히 도시하거나 생략하였다.
- [0057] 상기 컬럼 스페이서(240)는 액정 표시장치의 셀갭을 유지시키는 역할을 함과 더불어 상기 제1 센싱 라인(250)과 함께 전술한 복수 개의 제1 공통전극(141)들을 가로 방향으로 연결시키는 역할을 한다.
- [0058] 구체적으로 설명하면, 상기 제1 센싱 라인(250)이 상기 컬럼 스페이서(240) 위를 지나면서 가로 방향으로 길게 형성되면, 상기 컬럼 스페이서(240) 형성 영역에서 상기 제1 센싱 라인(150)이 제1 배향막(170) 및 제2 배향막(270)을 사이에 두고 상기 제1 공통전극 블록(141)과 접촉하게 된다. 이러한 콘택 구조를 통해 상기 복수 개의 제1 공통전극(141)들이 가로 방향으로 연결되게 된다
- [0059] 도 3의 도시 및 상술한 설명에서는 제1 기판(100, TFT 어레이 기판)에 제1 배향막(170)이 형성되고, 제2 기판

(200, 컬러필터 어레이 기판)에 제2 배향막(270)이 형성된 것으로 설명하였으나, 상기 제1 배향막(170) 및 제2 배향막(270) 중 하나만이 형성될 수도 있다.


- [0060] 이러한 경우, 상기 컬럼 스페이서(240) 형성 영역에서 상기 제1 센싱 라인(150)이 제1 배향막(170) 또는 제2 배향막(270)을 사이에 두고 상기 제1 공통전극 블록(141)과 접촉하게 된다.
- [0061] 이와 같이 상기 제1 센싱 라인(250)을 통해서 가로 방향으로 배열된 제1 공통전극(141)들을 전기적으로 연결시키게 되지만, 상기 제1 센싱 라인(250)이 상기 제2 공통전극(142)들과도 접촉하게 되면 결과적으로 터치 위치 센싱이 불가능하게 된다.
- [0062] 즉, 터치 센싱을 위해서는, 상기 제1 센싱 라인(250)은 상기 제2 공통전극 블록(142)들과는 접촉하지 않도록 형성되어야 한다. 상기 제1 센싱 라인(250)은 상기 제1 공통전극 블록(141)들과는 전기적으로 연결되지만, 상기 제2 공통전극 블록(142)들과는 전기적으로 연결되지 않도록 형성된다.
- [0063] 상기 제1 센싱 라인(250)은 상기 제1 공통전극(141) 및 제2 공통전극(142) 위를 지나면서 가로 방향으로 길게 형성되어 있다. 이때, 상기 컬럼 스페이서(240)는 상기 제1 공통전극(141) 영역에서는 상기 제1 센싱 라인(250)과 접촉하지만 상기 제2 공통전극(142) 영역에서는 상기 제1 센싱 라인(250)과 접촉하지 않게 된다.
- [0064] 따라서, 상기 제1 센싱 라인(250)은 상기 컬럼 스페이서(240)를 통해서 제1 공통전극(141)과는 전기적으로 연결되고 상기 제2 공통전극(142)과는 전기적으로 연결되지 않는다.
- [0065] 한편, 도 3에서는 하나의 제1 센싱 라인(250)에 의해서 제1 공통전극(141)들이 가로 방향으로 연결된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 복수 개의 제1 센싱 라인(250)에 의해서 제1 공통전극(141)들이 연결될 수도 있다.
- [0066] 특히, 상기 제1 공통전극(141)은 일반적으로 ITO와 같은 저항이 큰 투명금속으로 이루어지기 때문에, 상기 제1 공통전극(141)에 전기 전도도가 우수한 금속으로 이루어진 제1 센싱 라인(250)을 복수 개 연결할 경우 공통전극의 저항을 줄일 수 있는 효과가 있다.
- [0067] 한편, 상기 제1 센싱 라인(250)이 가로 방향으로 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 제1 센싱 라인(250)이 세로 방향으로 형성될 수도 있다. 이 경우, 상기 제2 공통전극(142)은 가로 방향으로 길게 형성된 구조로 이루어질 것이다.
- [0068] 상술한 바와 같이, 상기 제1 기판(100, TFT 어레이 기판) 위에는 제1 배향막(170)이 형성되고, 상기 제2 기판(200, 컬러필터 어레이 기판) 위에는 제2 배향막(270)이 형성되어, 상기 제1 배향막(170) 및 제2 배향막(270)에 의해서 액정층의 초기 배향방향을 결정된다.
- [0069] 따라서, 상기 제1 배향막(170)은 상기 제1 기판(100, TFT 어레이 기판)의 최상면, 즉, 상기 제1/제2 공통전극(141, 142) 상에 형성되어 있고, 상기 제2 배향막(270)은 상기 제2 기판(200, 컬러필터 어레이 기판)의 최하면, 즉, 상기 제1 센싱 라인(250) 상에 형성되어 있다.
- [0070] 제1 배향막(170)과 제2 배향막(270)은 당 업계에 공지된 롤러(roller)를 이용한 프린팅 방법으로 형성되는데, 제조공정 특성상 별도의 공정을 수행하지 않는 경우, 제1 배향막(170)과 제2 배향막(270)을 제1 기판(100, TFT 어레이 기판)과 제2 기판(200, 컬러필터 어레이 기판) 상의 일부 영역에 선택적으로 형성하기는 어렵다.
- [0071] 도 4를 참조하면, 인접한 2개의 제1 공통전극(141, row Vcom)을 컬럼 스페이서(240) 및 제1 센싱 라인(250)을 통해 연결시켰을 때의 등가저항을 도 4에 도시하고 있다.
- [0072] 여기서, 인접한 2개의 제1 공통전극(141)이 연결될 때의 총 저항은 2개의 제1 공통전극(141) 각각의 저항($R_{row\ com}$), 제1 배향막(170)의 저항($R_{alignment\ layer_TFT}$), 제1 공통전극(141)과 제1 센싱 라인(250)이 컨택되는 2개 영역(C)의 저항($R_{contact}$) 및 제1 배향막(170)의 저항($R_{alignment\ layer_C/F}$)의 합이 된다.
- [0073] 액정을 배향하기 위해 셀(Cell) 공정에서 제1 기판(100, TFT 어레이 기판)과 제2 기판(200, 컬러필터 어레이 기판) 상에 코팅(coating)되는 두 배향막(170, 270)은 폴리이미드와 같이 높은 비저항을 가지는 절연체이다.
- [0074] 제1 공통전극(141)과 제1 센싱 라인(250)을 전기적으로 컨택시켜 사용자의 터치를 센싱할 때, 상기 제1 배향막(170) 및 제2 배향막(270)의 높은 저항으로 인해 제1 공통전극(141)과 제1 센싱 라인(250)의 컨택이 원활이 이루어지지 않고, 결과적으로 인-셀 터치 패널(In-cell Touch Panel) 구조에서 제1 센싱 라인의 저항이 증가되어 터치 센싱 성능이 저하될 수 있다.

- [0075] 이러한 문제점을 해결하기 위해서는 로우 터치 블록의 저항을 낮춰야 하지만, 제1 센싱 라인(250)은 비저항이 낮은 도전체 이고, 제1 공통전극(141)의 저항을 낮추는 것에는 한계가 있다.
- [0076] 도 5는 로우 공통전극과 제1 센싱 라인 사이의 형성된 배향막에 전류 패스를 형성시키는 방법을 나타내는 도면이다.
- [0077] 도 5를 참조하면, 본 발명에서는 로우 터치 블록의 저항을 낮추기 위해, 액정 표시장치의 제조공정 중에 정전류 수단(300)을 통해 제1 공통전극(141)에 일정한 전기적 스트레스(Stress)를 가하여 두 배향막(170, 270)에 전류 패스(EP, current path)를 형성시켰다.
- [0078] 이를 통해, 제1 공통전극(141)과 제1 센싱 라인(250)이 접촉되는 영역(C)의 인터페이스 저항을 낮춰, 터치 구동에 적합한 수준으로 저항을 낮추고 안정적이게 만들 수 있다.
- [0079] 도 6 내지 도 8은 로우 공통전극과 컬럼 스페이서의 콘택 저항이 낮아지는 것을 나타내는 도면이다.
- [0080] 도 6을 참조하면, 상기 제1 배향막(170) 및 제2 배향막(270)의 두께로 인해 제1 공통전극(141)과 제1 센싱 라인(250) 사이에는 터치 구동에 적합한 수준 이상의 높은 저항이 형성되어, 터치 센싱 성능이 낮아질 수 있다.
- [0081] 또한, 상기 제1 배향막(170) 및 제2 배향막(270)은 일정 범위의 두께를 가지도록 형성되지만, 전체 영역에서 균일한 두께를 가지도록 형성하는 것에는 기술적 한계가 있어, 제1 공통전극(141)과 제1 센싱 라인(250)의 전기적으로 접속되는 복수의 콘택 영역(C)들 간에도 서로 다른 저항을 가지게 된다.
- [0082] 이러한 콘택 영역(C)들 간의 저항 차이와 높은 저항은 터치 센싱 신호의 RC 딜레이(RC delay)에 영향을 주게 되어 정상적인 터치 센싱에 장애를 준다. 즉, 터치 센싱 성능을 저하시키는 원인이 된다.
- [0083] 이러한 문제점들을 해결하기 위해서는, 모든 콘택 영역(C)에서 터치 센싱에 적합한 수준으로 낮으면서도 균일한 저항이 형성되어야 한다.
- [0084] 도 7을 참조하면, 제1 공통전극(141)에 일정한 전기적 스트레스를 가하면, 상기 제1 배향막(170) 및 제2 배향막(270)에서 분자 재배열과 절연체(dielectric)로서의 성질을 잃게 되는 브레이크 다운(Breakdown) 현상이 발생하여 두 배향막(170, 270)에 전류 패스(EP, current path)가 형성된다.
- [0085] 즉, 상기 제1 배향막(170) 및 제2 배향막(270)의 인터페이스에서 강한 전기장이 발생하며, 이것이 콘택 영역(C)에서 브레이크 다운 현상이 발생되어 두 배향막(170, 270)의 전기 저항이 낮아지게 된다.
- [0086] 결과적으로, 제1 공통전극(141)과 제1 센싱 라인(250)의 콘택 영역(C)의 저항을 낮춰 터치 센싱이 안정적으로 이루어지도록 할 수 있다.
- [0087] 여기서, 제1 배향막(170)이 700um의 두께로 형성되고, 제2 배향막(270)이 0.1um이 두께로 형성될 때, 정전류 수단(300)을 통해 제1 공통전극(141)에 20V, 5mA의 크기의 직류(DC) 전원을 10초(sec) 동안 인가하여 125kV/mm ~ 250kV/mm에 해당하는 전기적 스트레스를 가한다. 이를 통해, 상기 제1 배향막(170) 및 제2 배향막(270)에 전류 패스(EP)를 형성시킬 수 있다.
- [0088] 한편, 정전류 수단(300)의 전류 값, 전압 값 및 전원 공급 시간을 달리하여 실험한 결과, 정전류 수단(300)의 전류 값을 10mA 이상으로 높였을 경우에는 제1 센싱 라인(250)이 파손되는 불량이 발생할 수 있고, 전압 값을 10V이하로 낮추는 경우에는 두 배향막(170, 270)에 전류 패스(EP)가 형성되지 않는 불량이 발생할 수 있다.
- [0089] 따라서, 본 발명에서는 실험 결과에 기초하여 정전류 수단(300)에서 공급되는 전원의 조건을 20V, 5mA의 크기의 직류(DC) 전원 및 공급시간을 10초(sec)로 설정하였다.
- [0090] 도 8을 참조하면, 두 배향막(170, 270)에 전류 패스(EP)가 형성되기 이전에는 로우 공통전극 블록의 평균 저항이 190.08[Ω], 최대 저항이 531[Ω], 최소 저항이 31[Ω]이었다.
- [0091] 반면, 본 발명과 같이, 두 배향막(170, 270)에 전류 패스(EP)를 형성시킨 이후에는 로우 공통전극 블록의 평균 저항이 31.56[Ω], 최대 저항이 35[Ω], 최소 저항이 16[Ω]으로 낮아져 터치 센싱에 적합하면서도 전체 콘택 영역(C)에서 균일한 저항을 가지도록 할 수 있다. 이를 통해, 터치 센싱이 안정적으로 이루어지도록 함과 아울러, 터치 센싱 성능을 향상시킬 수 있다.
- [0092] 도 9는 본 발명의 다른 실시 예에 따른 액정 표시장치를 나타내는 단면도이다.
- [0093] 도 9를 참조하면, 본 발명의 다른 실시 예에 따른 액정 표시장치는 제1 공통전극(141) 하부에 비저항이 낮은 금


도면2




도면3




도면4




도면5



도면6



도면7



도면8


<전류 패스 형성 이전>

제1 배향막	제2 배향막	평균 저항 값 (ohm)	최대 저항 값 (ohm)	최소 저항 값 (ohm)
유	유	190.98	531	31

<전류 패스 형성 이후>

제1 배향막	제2 배향막	평균 저항 값 (ohm)	최대 저항 값 (ohm)	최소 저항 값 (ohm)
유	유	31.56	45	16

도면9



专利名称(译)	液晶显示器		
公开(公告)号	KR1020130016904A	公开(公告)日	2013-02-19
申请号	KR1020110079102	申请日	2011-08-09
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	PARK JAE HOON 박제훈 YU JAE SUNG 유재성 JUNG HO YOUNG 정호영		
发明人	박제훈 유재성 정호영		
IPC分类号	G02F1/1343 G06F3/041 G02F1/1333		
CPC分类号	G02F1/1333 G02F1/13338 G02F1/134309 G06F3/0412		
其他公开文献	KR101950434B1		
外部链接	Espacenet		

摘要(译)

液晶显示装置技术领域本发明涉及一种具有用于感测用户的触摸的感测电极的液晶显示装置。根据本发明实施例的液晶显示装置包括第一基板和第二基板;栅极线和数据线在第一基板上彼此交叉以限定像素区域;形成在像素区域中的像素电极;第一公共电极和第二公共电极,其与像素电极一起形成电场并感测用户的触摸;形成柱状间隔物以在第二基板上保持单元间隙;第一感测线形成在柱状间隔物上并电连接相邻的第一公共电极;并且,在第一公共电极和第一感测线之间形成取向层,其中,在取向层中形成用于接触第一公共电极和第一感测线的电流路径。专利文献1:JP-A-10-2013-0016904

